CN115843209A - 半导体结构的制备方法、半导体结构和半导体存储器 - Google Patents

Abstract

本申请实施例公开了一种半导体结构的制备方法、半导体结构和半导体存储器，该制备方法包括：提供衬底；于衬底上依次形成MTJ结构和第一掩膜结构；对第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案；将第一图案转移至MTJ结构；于MTJ结构上方形成第二掩模结构；对第二掩模结构进行图案化处理形成沿第二方向延伸的第二图案；第一方向与第二方向相交，且第一方向与第二方向不垂直；利用第二图案对MTJ结构进行图案化处理，形成蜂窝状MTJ阵列，其中，第一图案与第二图案组成蜂窝状图案。这样，由于蜂窝状MTJ阵列具有高密度，从而能够在形成半导体存储器时，可以提高半导体存储器的存储密度。

Description

半导体结构的制备方法、半导体结构和半导体存储器

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构的制备方法、半导体结构和半导体存储器。

背景技术

电子存储器包括易失性存储器和非易失性存储器，易失性存储器在断电的情况下会丢失存储数据，而非易失性存储器能够在断电的情况下存储数据。磁性随机存取存储器(Magneto-resistive Random Access Memory，MRAM)是非易失性存储器，与目前的非易失性存储器(例如闪速随机存取存储器)相比，MRAM存储速度更快且具有更好的耐用性；与目前的易失性存储器(例动态随机存取存储器和静态随机存取存储器)相比，MRAM具有更低的功耗。

MRAM通过磁性隧道结(Magnetic Tunnel Junctions，MTJ)来存储数据。然而与其它类型的存储器相比，MARM的存储单元要大得多，存储密度低，限制了MRAM在更广阔的市场应用。

发明内容

本申请提供了一种半导体结构的制备方法、半导体结构和半导体存储器，能够提高半导体存储器的存储密度。

第一方面，本申请实施例提供了一种半导体结构的制备方法，该方法包括：

提供衬底；

于所述衬底上依次形成磁性隧道结(MTJ)结构和第一掩膜结构；

对所述第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案；

将所述第一图案转移至所述MTJ结构；

于所述MTJ结构上方形成第二掩模结构；

所述第二掩模结构进行图案化处理形成沿第二方向延伸的第二图案；所述第一方向与所述第二方向相交，且所述第一方向与所述第二方向不垂直；

利用所述第二图案对所述MTJ结构进行图案化处理，形成蜂窝状MTJ阵列，其中，所述第一图案与所述第二图案组成蜂窝状图案。

第二方面，本申请实施例提供了一种半导体结构，该半导体结构包括：

衬底；

形成于所述衬底上方的蜂窝状MTJ阵列；其中，所述蜂窝状MTJ阵列以蜂窝状图案排列，所述蜂窝状图案包括沿第一方向延伸的第一图案以及沿第二方向延伸的第二图案，所述第一方向与所述第二方向相交，且所述第一方向与所述第二方向不垂直。

第三方面，本申请实施例提供了一种半导体存储器，该半导体存储器包括如第二方面所述的半导体结构。

本申请实施例所提供的一种半导体结构的制备方法、半导体结构和半导体存储器，通过提供衬底；于衬底上依次形成MTJ结构和第一掩膜结构；对第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案；将第一图案转移至MTJ结构；于MTJ结构上方形成第二掩模结构；对第二掩模结构进行图案化处理形成沿第二方向延伸的第二图案；第一方向与第二方向相交，且第一方向与第二方向不垂直；利用第二图案对MTJ结构进行图案化处理，形成蜂窝状MTJ阵列，其中，第一图案与第二图案组成蜂窝状图案。这样，由于蜂窝状MTJ阵列具有高密度，从而能够在形成半导体存储器时，不仅提高了存储器的存储密度，对于MRAM存储器，更有利于扩展其应用市场；而且由于蜂窝状图案的对称性好，在刻蚀MTJ层时，还更有利于图案化过程。

附图说明

图1为本申请实施例提供的一种半导体结构的制备方法的流程示意图；

图2为本申请实施例提供的一种形成第一掩膜结构后所得的结构示意图；

图3a为本申请实施例提供的一种形成图案化的第一掩膜结构后所得的结构示意图；

图3b为本申请实施例提供的一种形成图案化的第一掩膜结构后所得的俯视示意图；

图4a为本申请实施例提供的一种形成第一介质层后所得的结构示意图；

图4b为本申请实施例提供的一种形成第一介质层后所得的俯视示意图；

图5a为本申请实施例提供的一种形成第一图案后所得的结构示意图

图5b为本申请实施例提供的一种形成第一图案后所得的俯视示意图；

图6a为本申请实施例提供的一种将第一图案转移至MTJ结构后所得的结构示意图；

图6b为本申请实施例提供的一种将第一图案转移至MTJ结构后所得的俯视示意图；

图7为本申请实施例提供的一种形成第一光刻胶层后所得的结构示意图；

图8a为本申请实施例提供的一种形成图案化的第一光刻胶层后所得的结构示意图；

图8b为本申请实施例提供的一种形成图案化的第一光刻胶层后所得的俯视示意图；

图9a为本申请实施例提供的一种形成第二介质层后所得的结构示意图；

图9b为本申请实施例提供的一种形成第二介质层后所得的俯视示意图；

图10a为本申请实施例提供的一种形成第二图案后所得的结构示意图；

图10b为本申请实施例提供的一种形成第二图案后所得的俯视示意图；

图11a为本申请实施例提供的一种形成蜂窝状图案后所得的结构示意图；

图11b为本申请实施例提供的一种形成蜂窝状图案后所得的俯视示意图；

图12a为本申请实施例提供的一种去除第一介质层后所得的结构示意图；

图12b为本申请实施例提供的一种去除第一介质层后所得的俯视示意图；

图13a为本申请实施例提供的一种蜂窝状MTJ阵列的结构示意图；

图13b为本申请实施例提供的一种蜂窝状MTJ阵列的俯视示意图；

图14a为本申请实施例提供的另一种将第一图案转移至MTJ结构后所得的结构示意图；

图14b为本申请实施例提供的另一种将第一图案转移至MTJ结构后所得的俯视示意图；

图15为本申请实施例提供的一种形成第二光刻胶层后所得的结构示意图；

图16a为本申请实施例提供的一种形成图案化的第二光刻胶层后所得的结构示意图；

图16b为本申请实施例提供的一种形成图案化的第二光刻胶层后所得的俯视示意图；

图17a为本申请实施例提供的一种形成第三介质层后所得的结构示意图；

图17b为本申请实施例提供的一种形成第三介质层后所得的俯视示意图；

图18a为本申请实施例提供的另一种形成第二图案后所得的结构示意图；

图18b为本申请实施例提供的另一种形成第二图案后所得的俯视示意图；

图19a为本申请实施例提供的另一种形成蜂窝状图案后所得的结构示意图；

图19b为本申请实施例提供的另一种形成蜂窝状图案后所得的俯视示意图；

图20为本申请实施例提供的一种半导体结构的结构示意图；

图21为本申请实施例提供的一种半导体存储器的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。

在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。

需要指出，本申请实施例所涉及的术语“第一\第二\第三”仅仅是区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

目前，MARM主要针对利基市场，与动态随机存取存储器(Dynamic Random AccessMemory，DRAM)相比，MRAM的存储单元要大得多，这显著限制了MRAM在主流市场的应用，MARM只能在少数领域发挥作用。

为了将MRAM的存储单元缩小，以提高其存储密度，目前在提高MRAM存储密度方面仍然存在较大的挑战，其主要挑战来源于对MRAM中的MTJ阵列的图案化过程。因此，本申请实施例期望提出一种能够制备出高密度MTJ阵列的图案化方案，来提高MRAM的存储密度。

然而，由于阴影效应的影响，MTJ的高密度刻蚀难以实现。面对复杂且具有挑战性的高密度MTJ阵列的图案化，本申请实施例提出了一种采用高密度点阵图形光刻解决方案，利用具有高密度的蜂窝状MTJ阵列，可以在形成半导体存储器时，不仅提高存储器的存储密度，对于MRAM存储器，更有利于扩展其应用市场；而且由于蜂窝状图案的对称性好，在刻蚀MTJ层时，还更有利于图案化过程。

下面将结合附图对本申请各实施例进行详细说明。

本申请的一实施例中，参见图1，其示出了本申请实施例提供的一种半导体结构的制备方法的流程示意图。如图1所示，该方法可以包括：

S01、提供衬底。

需要说明的是，衬底可以为硅衬底或者硅、锗、硅锗化合物等其它合适的衬底材料，例如掺杂或者非掺杂的单晶硅衬底、多晶硅衬底等，本申请实施例对此不作具体限定。

在本申请实施例中，优选地，衬底可以是经过前道制程(Front End Of Line，FEOL)后的晶圆。

S102、于衬底上依次形成MTJ结构和第一掩膜结构。

需要说明的是，本申请实施例在衬底上方依次形成MTJ结构和第一掩模结构，在后续步骤中，通过对第一掩膜结构和MTJ结构进行处理最终具有蜂窝状结构的MTJ阵列。

参见图2，其示出了本申请实施例提供的一种形成第一掩膜结构后所得的结构示意图。进一步地，如图2所示，在衬底101上形成MTJ结构102时，针对MTJ结构102，在一些实施例中，所述MTJ结构102可以包括MTJ层1021和MTJ掩膜层1022；其中，MTJ层1021形成于衬底101上，MTJ掩膜层1022形成于MTJ层1021上。

需要说明的是，如图2所示，在本申请实施例中，MTJ结构102具体可以包括MTJ层1021和MTJ掩模层1022；其中，MTJ层1021即包括有磁性隧道结成分的部分，其直接形成于衬底101上；MTJ掩模层1022形成于MTJ层1021上，在最终得到的半导体结构中，MTJ掩膜层1022作为上电极。

如图2所示，在衬底101上形成MTJ结构102之后，继续在MTJ结构上方形成第一掩膜结构103。具体来说，就是在MTJ掩膜层1022上方形成第一掩膜结构103。其中，第一掩膜结构103可以为光刻胶层。

在一种具体的示例中，针对图2所示的结构，其中，MTJ层1021具体可以包括(从下至上)：缓冲层(Buffer layer)，钉扎层(Pinning layer)，参考层(Reference layer)，隧道屏障(Tunneling barrier)，自由层(Free layer)以及帽层(Cap layer)。其中，缓冲层的材料可以包括钽(Ta)、铂(Pt)和镍铁(NiFe)；钉扎层材料可以包括钴/铂复合材料([Co/Pt]n)或者钴/钯复合材料([Co/Pd]n)；参考层的材料可以包括钴铁(CoFe)、钴(Co)以及钴铁硼(CoFeB)；隧道屏障的材料可以包括氧化镁(MgO)和氧化铝(AlOx)；自由层的材料可以包括CoFe和CoFeB；帽层的材料可以包括钌(Ru)和Ta。

MTJ掩膜层1022具体可以包括(从下至上)：金属层(Metal layer)和介电层(Dielectric layer)。其中，金属层的材料可以包括钽、氮化钽(TaN)、氮化钛(TiN)和钛(Ti)；介电层的材料可以包括氮化硅(SiNx)、氧化硅(SiOx)和碳化物。在本申请实施例的一种示例中，MTJ掩膜层可以包括介质层。

第一掩膜结构103具体可以包括(从下至上)：抗反射涂层，(Bottom Anti-Reflection Coating，BARC)，和光刻胶(Photoresist)。

S103、对第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案。

需要说明的是，本申请实施例可以利用自对准双重成像技术(Self-alignedDouble Patterning，SADP)对第一掩膜结构进行图案化处理，以得到沿第一方向延伸的第一图案。其中，SADP可以通过多道工艺实现对图形的图案倍增。

在一些实施例中，对第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案，可以包括：

沿第一方向对第一掩膜结构进行刻蚀处理形成图案化的第一掩膜结构；

于MTJ掩膜层上方形成包覆第一掩膜结构的第一介质层，且第一介质层表面具有与第一掩膜结构间隔排列的第一沟槽；

去除位于第一掩膜结构顶部所在平面上方的第一介质层以及去除位于第一沟槽下方的第一介质层；

去除第一掩膜结构，形成沿第一方向延伸的第一图案。

需要说明的是，参见图3a，其示出了本申请实施例提供的一种形成图案化的第一掩膜结构后所得的结构示意图，参见图3b，示出了本申请实施例提供的一种形成图案化的第一掩膜结构后所得的俯视示意图；参见图4a，其示出了本申请实施例提供的一种形成第一介质层后所得的结构示意图，参见图4b，其示出了本申请实施例提供的一种形成第一介质层后所得的俯视示意图；参见图5a，其示出了本申请实施例提供的一种形成第一图案后所得的结构示意图，参见图5b，其示出了本申请实施例提供的一种形成第一图案后所得的俯视示意图。

在对第一掩模结构进行图案化的过程中，首先，如图3a和图3b所示，沿第一方向对第一掩膜结构103进行刻蚀处理，即沿第一方向图案化第一掩膜结构103，从而形成图案化的第一掩膜结构103，此时形成的图案具有较宽的间距。

然后，如图4a和图4b所示，在MTJ结构102上方形成包覆第一掩膜结构103的第一介质层104。对于第一介质层104，其包覆图案化的第一掩膜结构103，且第一介质层104表面具有与图案化的第一掩膜结构103间隔排列的第一沟槽。

需要说明的是，在图4b中，为了便于表示，将第一沟槽以深色示出。

最后，如图5a和图5b所示，将形成于第一掩膜结构103上方的第一介质层104和形成于第一沟槽下方的第一介质层104进行去除，并去除第一掩膜结构103，从而得到沿第一方向延伸的第一图案(也就是图案化的第一介质层104)。

S104、将第一图案转移至MTJ结构。

S105、于MTJ结构上方形成第二掩模结构。

S106、对第二掩模结构进行图案化处理形成沿第二方向延伸的第二图案。

S107、利用第二图案对MTJ结构进行图案化处理，形成蜂窝状MTJ阵列。

需要说明的是，对于步骤S104～S107，本申请实施例提供了两种不同的实现方式，接下来，针对第一实现方式进行详细描述。

在第一种实现方式中，对于步骤S104，在一些实施例中，将第一图案转移至MTJ结构，可以包括：

以第一介质层为掩膜，将第一图案转移至MTJ掩膜层。

需要说明的是，参见图6a，其示出了本申请实施例提供的一种将第一图案转移至MTJ结构后所得的结构示意图；参见图6b，其示出了本申请实施例提供的一种将第一图案转移至MTJ结构后所得的俯视示意图。

参见图6a和图6b，在本实现方式中，将第一图案转移至MTJ结构102是指将第一图案转移至MTJ掩膜层1022。具体来说，可以是对被第一介质层104暴露的MTJ掩膜层进行刻蚀，以将第一图案转移至MTJ掩膜层。

对于步骤S105，在一些实施例中，在于MTJ结构上方形成第二掩模结构之前，该方法还可以包括：于MTJ层上方形成覆盖MTJ掩膜层和第一介质层的第一牺牲层。

需要说明的是，在形成第二掩模结构之前，首先在MTJ层上方形成覆盖MTJ掩模层和第一介质层的第一牺牲层，其中，第一牺牲层的顶面可以与第一介质层的顶面平齐，也可以略高于第一介质层的顶面，第一牺牲层的具体高度与实际的工艺参数和工艺水平相关，本申请实施例对此不作具体限定。

对于步骤S106，在一些实施例中，第二掩模结构第一光刻胶层和第二介质层；对第二掩模结构进行图案化处理形成沿第二方向延伸的第二图案，可以包括：

于第一牺牲层和第一介质层上方形成第一光刻胶层；

沿第二方向对第一光刻胶层进行刻蚀处理，形成图案化的第一光刻胶层；

于第一牺牲层上方形成包覆第一光刻胶层的第二介质层，且第二介质层表面具有与第一光刻胶层间隔排列的第二沟槽；

去除位于第一光刻胶层顶部所在平面上方的第二介质层和位于所述第二沟槽下方的第二介质层；

去除第一光刻胶层，形成沿第二方向延伸的第二图案。

需要说明的是，在本实现方式中，第二掩模结构具体可以包括第一光刻胶层和第二介质层。本申请实施例可以采用SADP工艺对第二掩模结构进行图案化处理，以形成沿第二方向延伸的第二图案。

具体地，参见图7，其示出了本申请实施例提供的一种形成第一光刻胶层后所得的结构示意图；参见图8a，其示出了本申请实施例提供的一种形成图案化的第一光刻胶层后所得的结构示意图，参见图8b，其示出了本申请实施例提供的一种形成图案化的第一光刻胶层后所得的俯视示意图；参见图9a，其示出了本申请实施例提供的一种形成第二介质层后所得的结构示意图，参见图9b，其示出了本申请实施例提供的一种形成第二介质层后所得的俯视示意图；参见图10a，其示出了本申请实施例提供的一种形成第二图案后所得的结构示意图，参见图10b，其示出了本申请实施例提供的一种形成第二图案后所得的俯视示意图。

在对第二掩模结构进行图案化的过程中，首先，如图7所示，在MTJ层1021上方形成覆盖MTJ掩膜层1022和第一介质层104的第一牺牲层105，在第一牺牲层105(在本申请实施例的附图中，以第一牺牲层105的顶面与第一介质层104的顶面平齐为例)和第一介质层104上方形成第一光刻胶层106。

如图8a和图8b所示，沿第二方向对第一光刻胶层106进行刻蚀处理，得到图案化的第一光刻胶层106；其中，第一方向与第二方向相交，且第一方向与第二方向不垂直。

如图9a和图9b所示，在第一牺牲层105上方形成包覆第一光刻胶层106的第二介质层107；在图9a中，具体来说，第二介质层107形成于第一牺牲层105和第一介质层104的上方，并包覆第一光刻胶层106，且第二介质层107表面具有与第一光刻胶层106间隔排列的第二沟槽。

需要说明的是，在图9b中，为了便于表示，将第二沟槽以深色示出。

如图10a和图10b所示，将位于第一光刻胶层106顶面上方和第二沟槽下方的第二介质层107去除，并去除第一光刻胶层106，得到图案化的第二介质层107，也就是第二图案；其中，第二图案沿第二方向延伸。

对于步骤S107，在一些实施例中，利用第二图案对MTJ结构进行图案化处理，形成蜂窝状MTJ阵列，可以包括：

以第二介质层为掩膜，图案化第一介质层、第一牺牲层和MTJ掩模层，去除第一牺牲层和第二介质层，保留的第一介质层和MTJ掩模层形成蜂窝状图案；

去除第一介质层，以MTJ掩膜层为掩膜，将蜂窝状图案转移至MTJ层，并去除竖直方向上的部分MTJ掩膜层，得到蜂窝状MTJ阵列。

需要说明的是，本实现方式在形成蜂窝状MTJ阵列时，以第二介质层为掩膜，对第一介质层、第一牺牲层和MTJ掩模层进行图案化，并将第一牺牲层和第二介质层去除，从而将第二图案转移到第一介质层和MTJ掩膜层；由于在前述步骤中，第一介质层和MTJ掩膜层已经具有第一图案，此时得到的第一介质层和MTJ掩膜层就同时具有第一图案和第二图案，第一图案和第二图案共同组成蜂窝状图案。

具体地，参见图11a，其示出了本申请实施例提供的一种形成蜂窝状图案后所得的结构示意图；参见图11b，其示出了本申请实施例提供的一种形成蜂窝状图案后所得的俯视示意图。

如图11b所示，对于具有蜂窝状图案的第一介质层104和MTJ掩膜层1022，其中的每一个单元(将第一介质层104和MTJ掩膜层1022中的每一个柱体称作一个单元)周围的六个单元相连呈现的形状为蜂窝状。

在得到蜂窝状图案之后，将第一介质层去除，得到具有蜂窝状图案的MTJ掩膜层。具体地，参见图12a，其示出了本申请实施例提供的一种去除第一介质层后所得的结构示意图；参见图12b，其示出了本申请实施例提供的一种去除第一介质层后所得的俯视示意图。

需要说明的是，在图案化的实际工艺过程中，会对图案进行调整，从而形成的蜂窝状图案中的每一单元，通常为圆柱形，即如图12b所示，每一个单元的俯视图为圆形。

以MTJ掩膜层为掩膜，将蜂窝状图案转移至MTJ层，并去除竖直方向上的部分MTJ掩膜层，最终得到蜂窝状MTJ阵列。具体地，参见图13a，其示出了本申请实施例提供的一种蜂窝状MTJ阵列的结构示意图；参见图13b，其示出了本申请实施例提供的一种蜂窝状MTJ阵列的俯视示意图。

进一步地，在本实现方式中，在将第二图案转移至MTJ结构，形成蜂窝状MTJ阵列之前的MTJ掩膜层和MTJ层的高度比可以为1.5:1～3:1之间；在将第二图案转移至MTJ结构，形成蜂窝状MTJ阵列之后的MTJ掩膜层和MTJ层的高度比可以为0.5:1～1.5:1之间。

需要说明的是，参见图12a和13a，由于MTJ层1021和MTJ掩模层1022通常均为金属材料，从而在进行图案转移的过程中，在图案化MTJ层的同时，MTJ掩模层1022也会被部分去除。因此，在将蜂窝状图案转移至MTJ结构，形成蜂窝状MTJ阵列之前的MTJ结构中，MTJ掩膜层1022和MTJ层101的高度比为1.5:1～3:1之间，也就是在一开始形成MTJ结构102时，可以将MTJ掩膜层1022和MTJ层101的高度比设置为1.5:1～3:1之间，这样避免了在图案化转移时，MTJ掩模层1022被过渡消耗，使得在最终得到的MTJ阵列中，MTJ掩模层1022和MTJ层1021具有合适的高度比例；优选地，在最终形成的蜂窝状MTJ阵列中，MTJ掩膜层和MTJ层的高度比为0.5:1～1.5:1之间。

还需要说明的是，本实现方式在形成蜂窝状MTJ阵列的过程中，还可以先不将第一方向的图案转移至MTJ掩膜层，而是在形成第二图案并将第二图案转移至MTJ掩膜层之后，再将多余的MTJ掩膜层去除，这样，也能够得到蜂窝状MTJ阵列。也就是说，本领域技术人员可以结合实际场景和工艺需求对图案化的具体过程进行合理的调整，本申请实施例对此不作具体限定。

以上描述了采用本申请实施例提供的第一种实现方式执行步骤S104～S107的具体过程，接下来，针对采用第二实现方式执行步骤S104～S107的具体过程进行详细描述。

在第二种实现方式中，对于步骤S104，在一些实施例中，将第一图案转移至MTJ结构，可以包括：

以第一介质层为掩膜，将第一图案转移至MTJ掩膜层和MTJ层。

需要说明的是，参见图14a，其示出了本申请实施例提供的另一种将第一图案转移至MTJ结构后所得的结构示意图；参见图14b，其示出了本申请实施例提供的另一种将第一图案转移至MTJ结构后所得的俯视示意图。

如图14a和图14b所示，在本实现方式中，将第一图案转移至MTJ结构102是指将第一图案转移至MTJ掩膜层1022和MTJ层1021。具体来说，可以是对被第一介质层104暴露的MTJ掩膜层1022进行刻蚀，将第一图案转移至MTJ掩膜层1022，并继续去除被MTJ掩膜层1022暴露的MTJ层，将图案转移至MTJ层1021。

对于步骤S105，在一些实施例中，于MTJ结构上方形成第二掩模结构之前，该方法还可以包括：于衬底上方形成覆盖MTJ层、MTJ掩膜层和第一介质层的第二牺牲层。

需要说明的是，在形成第二掩模结构之前，首先在衬底上方形成覆盖MTJ层、MTJ掩膜层和第一介质层的第二牺牲层，其中，第二牺牲层的顶面可以与第一介质层的顶面平齐，也可以略高于第一介质层的顶面，第二牺牲层的高度与实际的工艺参数和工艺水平相关，本申请实施例对此不作具体限定。

对于步骤S106，在一些实施例中，第二掩模结构包括第二光刻胶层和第三介质层；对第二掩模结构进行图案化处理形成沿第二方向延伸的第二图案，可以包括：

于第二牺牲层和第一介质层上方形成第二光刻胶层；

沿第二方向对第二光刻胶层进行刻蚀处理，形成图案化的第二光刻胶层；

于第二牺牲层上方形成包覆第二光刻胶层的第三介质层，且第三介质层表面具有与第二光刻胶层间隔排列的第三沟槽；

去除位于第二光刻胶层顶部所在平面上方的第三介质层和位于第三沟槽下方的第三介质层；

去除第二光刻胶层，形成沿第二方向延伸的第二图案。

需要说明的是，在本实现方式中，第二掩模结构具体可以包括第二光刻胶层和第三介质层。本申请实施例可以采用SADP工艺对第二掩模结构进行图案化处理，以形成沿第二方向延伸的第二图案。

具体地，参见图15，其示出了本申请实施例提供的一种形成第二光刻胶层后所得的结构示意图；参见图16a，其示出了本申请实施例提供的一种形成图案化的第二光刻胶层后所得的结构示意图，参见图16b，其示出了本申请实施例提供的一种形成图案化的第二光刻胶层后所得的俯视示意图；参见图17a，其示出了本申请实施例提供的一种形成第三介质层后所得的结构示意图，参见图17b，其示出了本申请实施例提供的一种形成第三介质层后所得的俯视示意图；参见图18a，其示出了本申请实施例提供的另一种形成第二图案后所得的结构示意图，参见图18b，其示出了本申请实施例提供的另一种形成第二图案后所得的俯视示意图。

本实现方式在对第二掩模结构进行图案化的过程中，如图15示，在衬底101上方形成覆盖MTJ层1021、MTJ掩膜层1022和第一介质层104的第二牺牲层108，在第二牺牲层108(在本申请实施例的附图中，以第二牺牲层108的顶面与第一介质层104的顶面平齐为例)和第一介质层104的上方形成第二光刻胶层109。

,如图16a和图16b所示，沿第二方向对第二光刻胶层109进行刻蚀处理，得到图案化的第二光刻胶层109；其中，第一方向与第二方向相交，且第一方向与第二方向不垂直。

如图17a和图17b所示，在第二牺牲层108上方形成包覆第二光刻胶层109的第三介质层1010；在图17a中，具体来说，第三介质层1010形成于第二牺牲层108和第一介质层104的上方，并包覆第二光刻胶层109，且第三介质层1010表面具有与第二光刻胶层109间隔排列的第三沟槽。

需要说明的是，在图17b中，为了便于表示，将第三沟槽以深色示出。

如图18a和图18b所示，将位于第二光刻胶层109顶面上方和第三沟槽下方的第三介质层1010去除，并去除第二光刻胶层109，得到图案化的第三介质层1010，也就是第二图案；其中，第二图案沿第二方向延伸。

对于步骤S107，在一些实施例中，利用第二图案对MTJ结构进行图案化处理，形成蜂窝状MTJ阵列，可以包括：

以第三介质层为掩膜，图案化第一介质层、第二牺牲层和MTJ结构，去除第二牺牲层和第三介质层，保留的第一介质层和MTJ结构形成蜂窝状结构；

去除第一介质层，得到蜂窝状MTJ阵列。

需要说明的是，本实现方式在形成蜂窝状MTJ阵列时，以第三介质层为掩膜，对第一介质层、第二牺牲层和MTJ结构进行图案化，并将第二牺牲层和第三介质层去除，就能将第二图案转移到第一介质层和MTJ结构(即MTJ掩膜层和MTJ层)；由于在前述步骤中，第一介质层、MTJ掩膜层和MTJ层已经具有第一图案，此时得到的第一介质层、MTJ掩膜层和MTJ层就同时具有第一图案和第二图案，第一图案和第二图案共同组成蜂窝状图案。

具体地，参见图19a，其示出了本申请实施例提供的另一种形成蜂窝状图案后所得的结构示意图；参见图19b，其示出了本申请实施例提供的另一种形成蜂窝状图案后所得的俯视示意图。

如图19b所示，对于具有蜂窝状图案的第一介质层104和MTJ结构102，其中的每一个单元(第一介质层104和MTJ结构102中的每一个柱体称作一个单元)周围的六个单元相连呈现的形状为蜂窝状。

需要说明的是，在图案化的实际工艺过程中，会对图案进行调整，从而形成的蜂窝状图案中的每一单元，通常为圆柱形，即如图19b所示，每一个单元的俯视图为圆形。

在得到蜂窝状图案之后，将第一介质层104去除，就得到了蜂窝状MTJ阵列。蜂窝状MTJ阵列的示意图具体可以参见前述图13a和图13b。

进一步地，在本实现方式中，MTJ掩膜层和MTJ层的高度比可以为0.5:1～1.5:1之间。

需要说明的是，参见图13a～图19b，由于本实现方式在转移第一图案时，是以第一介质层为掩膜将第一图案直接转移至MTJ层，并在转移第二图案时，以第三介质层为掩膜直接将第二图案转移至MTJ层，也就是说，在图案化MTJ层时，基本不会造成MTJ掩膜层的消耗，因此，可以在最初形成MTJ掩膜层和MTJ层时，就直接将形成高度比在0.5:1～1.5:1之间的MTJ掩膜层和MTJ层。

还需要说明的是，本实现方式在形成蜂窝状MTJ阵列的过程中，还可以先不将第一方向的图案转移至MTJ结构，而是在形成第二图案并转移至MTJ结构之后，再将多余的MTJ结构去除，这样，也能够得到蜂窝状MTJ阵列。也就是说，本领域技术人员可以结合实际场景和工艺需求对图案化的具体过程进行合理的调整，本申请实施例对此不作具体限定。

也就是说，本申请实施例所得到的MTJ阵列具有蜂窝状图案，且包括MTJ层和MTJ掩模层两层结构，其中，MTJ掩模层作为半导体结构的上电极。

进一步地，在形成蜂窝状MTJ阵列之后，该方法还可以包括：

于衬底上方形成包覆蜂窝状MTJ阵列的绝缘层。

需要说明的是，参见图20，其示出了本申请实施例提供的一种半导体结构的结构示意图。如图20所示，在形成MTJ阵列之后，本申请实施例还在衬底上方形成包覆MTJ阵列的绝缘层1011。例如，通过沉积等工艺形成绝缘层，绝缘层1011的材料可以包括SiNx和SiOx等。

进一步地，在一些实施例中，第一方向与第二方向的夹角为60度，蜂窝状图案为六边形图案。需要说明的是，对于第一方向和第二方向，其夹角优选为60°，该蜂窝状图案为六边形图案。这样，能够最大限度提高MTJ阵列的密度。

需要说明的是，在本申请实施例中，第一介质层、第二介质层以及第三介质层的材料均可以包括氧化硅(SiO或者SiO₂)等；第一牺牲层和第二牺牲层的材料均可以包括旋涂碳(Spin On Carbon，SOC)。在形成每一层结构的过程中，可以根据选择的具体材料的特性，采用对应适用的沉积等方式形成，例如：化学气相沉积(Chemical Vapor Deposition，CVD)以及物理气相沉积(Physical Vapor Deposition，PVD)等等；在去除各层结构的过程中，同样可以根据需要被刻蚀的材料的特性，选择合适的刻蚀工艺，例如光刻、干法刻蚀以及湿法刻蚀等等。

本申请实施例提供的蜂窝状图案的MTJ阵列为六边形图案的MTJ阵列，该六边形阵列是通过本申请实施例所提供的半导体结构的制备方法得到的，该阵列呈六边形蜂窝状，在相同的单元间距下，六边形蜂窝状阵列相较于正交阵列(该阵列呈正方形)，存储单元的尺寸大大减小，存储密度更高，从而在相同的存储面积下，提供本申请实施例得到的半导体结构可以存储更多的数据。另外，在相同的存储密度下，六边形阵列的较好的对称型和更大的间距更有利于MTJ阵列的刻蚀，解决了现在MTJ阵列图形化过程中的挑战。

综上所述，本申请实施例提供的半导体结构的制备方法至少可以通过以下两种实施步骤来实现。

第一种：步骤1，在衬底上沉积MTJ层、MTJ掩膜层和第一掩膜结构；步骤2，利用SADP工艺在第一掩膜结构形成第一图案；步骤3：将第一图案转移至MTJ掩膜层；步骤4：利用SADP工艺在第一图案上方形成第二图案；步骤5：将第二图案转移至MTJ掩膜层，形成蜂窝状图案；步骤6：将蜂窝状图案转移至MTJ层，形成蜂窝状MTJ阵列。

第二种：步骤1，在衬底上沉积MTJ层、MTJ掩膜层和第一掩膜结构；步骤2，利用SADP工艺在第一掩膜结构形成第一图案；步骤3：将第一图案转移至MTJ掩膜层和MTJ层；步骤4：利用SADP工艺在第一图案上方形成第二图案；步骤5：将第二图案转移至MTJ掩膜层和MTJ层，得到蜂窝状MTJ阵列。

通过本申请实施例的半导体制备方法制得的半导体结构，其中的蜂窝状MTJ阵列具有高密度，且在图案化的过程中，阴影效应得以显著改善；另外，这种方案可以应用于DRAM的图形化方案，即可以兼容DRAM平台；通过该方法能够得到小间距的蜂窝状图案；尤其是对于第二种方式，能够避免在图案化MTJ层时对MTJ掩膜层的消耗。也就是说，本申请实施例尤其涉及MRAM芯片的制造，特别是高密度MTJ图案化，利用SADP技术对六边形蜂窝状高密度MTJ阵列进行图案化，可应用于具有小MTJ存储单元的高密度MRAM芯片。

本申请实施例提供了一种半导体结构的制备方法，通过提供衬底；于衬底上依次形成MTJ结构和第一掩膜结构；对第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案；将第一图案转移至MTJ结构；于MTJ结构上方形成第二掩模结构；对第二掩模结构进行图案化处理形成沿第二方向延伸的第二图案；第一方向与第二方向相交，且第一方向与第二方向不垂直；利用第二图案对MTJ结构进行图案化处理，形成蜂窝状MTJ阵列，其中，第一图案与第二图案组成蜂窝状图案。这样，由于蜂窝状MTJ阵列具有高密度，从而能够在形成存储器时，提高存储器的存储密度，尤其是对于MRAM存储器，有利于扩展其应用市场；另外，由于蜂窝状图案的对称性好，在高密度图案化过程中，更有利于进行刻蚀。

本申请的另一实施例中，参见图20，其示出了本申请实施例提供的一种半导体结构的结构示意图。如图20所示，该半导体结构可以包括：

衬底101；

形成于衬底101上方的蜂窝状MTJ阵列；其中，蜂窝状MTJ阵列以蜂窝状图案排列，蜂窝状图案包括沿第一方向延伸的第一图案和沿第二方向延伸的第二图案，第一方向与第二方向相交，且第一方向与第二方向不垂直。

在一些实施例中，半导体结构还包括绝缘层1011；其中，绝缘层1011，形成于衬底101上方且包覆蜂窝状MTJ阵列。

进一步地，对于蜂窝状MTJ阵列，在一些实施例中，蜂窝状MTJ阵列可以包括MTJ层1021和MTJ掩膜层1022；其中，MTJ层1021形成于衬底101上，MTJ掩膜层1022形成于MTJ层1021上。

进一步地，对于蜂窝状MTJ阵列，在一些实施例中，在蜂窝状MTJ阵列中，MTJ掩膜层1022和所述MTJ层1021的高度比可以为0.5:1～1.5:1之间。

进一步地，对于MTJ掩膜层，在一些实施例中，MTJ掩膜层的材料可以包括钽、氮化钽、氮化钛和钛中的一种或多种。

进一步地，对于蜂窝状图案，第一方向与第二方向的夹角可以为60度，蜂窝状图案可以为六边形图案。

本申请实施例提供了一种半导体结构，该半导体结构包括有蜂窝状MTJ阵列，由于蜂窝状MTJ阵列具有高密度，从而能够在形成存储器时，提高存储器的存储密度，尤其是对于MRAM存储器，有利于扩展其应用市场。

本申请的又一实施例中，参见图21，其示出了本申请实施例提供的一种半导体存储器21的结构示意图。如图21所示，该半导体存储器21可以包括前述任一项实施例所述的半导体结构。

进一步地，半导体存储器包括磁随机存取存储器MRAM。

对于该半导体存储器，由于其包括前述实施例所述的半导体结构，从而其存储密度能够显著提高，可以应用于更广阔的市场。

以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。

需要说明的是，在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。

本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (22)

1.一种半导体结构的制备方法，其特征在于，所述方法包括：

提供衬底；

于所述衬底上依次形成磁性隧道结(MTJ)结构和第一掩膜结构；

对所述第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案；

将所述第一图案转移至所述MTJ结构；

于所述MTJ结构上方形成第二掩模结构；

对所述第二掩模结构进行图案化处理形成沿第二方向延伸的第二图案；所述第一方向与所述第二方向相交，且所述第一方向与所述第二方向不垂直；

利用所述第二图案对所述MTJ结构进行图案化处理，形成蜂窝状MTJ阵列，其中，所述第一图案与所述第二图案组成蜂窝状图案。

2.根据权利要求1所述的方法，其特征在于，所述MTJ结构包括MTJ层和MTJ掩膜层；其中，所述MTJ层形成于所述衬底上，所述MTJ掩膜层形成于所述MTJ层上。

3.根据权利要求2所述的方法，其特征在于，所述对所述第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案，包括：

沿所述第一方向对所述第一掩膜结构进行刻蚀处理形成图案化的第一掩膜结构；

于所述MTJ掩膜层上方形成包覆所述第一掩膜结构的第一介质层，且所述第一介质层表面具有与所述第一掩膜结构间隔排列的第一沟槽；

去除位于所述第一掩膜结构顶部所在平面上方的第一介质层以及去除位于所述第一沟槽下方的第一介质层；

去除所述第一掩膜结构，形成所述沿第一方向延伸的第一图案。

4.根据权利要求3所述的方法，其特征在于，所述将所述第一图案转移至所述MTJ结构，包括：

以所述第一介质层为掩膜，将所述第一图案转移至所述MTJ掩膜层。

5.根据权利要求4所述的方法，其特征在于，所述于所述MTJ结构上方形成第二掩模结构之前，所述方法还包括：

于所述MTJ层上方形成覆盖所述MTJ掩膜层和所述第一介质层的第一牺牲层。

6.根据权利要求5所述的方法，其特征在于，所述第二掩模结构包括第一光刻胶层和第二介质层；所述对所述第二掩模结构进行图案化处理形成沿第二方向延伸的第二图案，包括：

于所述第一牺牲层和所述第一介质层上方形成第一光刻胶层；

沿所述第二方向对所述第一光刻胶层进行刻蚀处理，形成图案化的第一光刻胶层；

于所述第一牺牲层上方形成包覆所述第一光刻胶层的所述第二介质层，且所述第二介质层表面具有与所述第一光刻胶层间隔排列的第二沟槽；

去除位于所述第一光刻胶层顶部所在平面上方的所述第二介质层和位于所述第二沟槽下方的所述第二介质层；

去除所述第一光刻胶层，形成沿所述第二方向延伸的所述第二图案。

7.根据权利要求6所述的方法，其特征在于，所述利用所述第二图案对所述MTJ结构进行图案化处理，形成蜂窝状MTJ阵列，包括：

以所述第二介质层为掩膜，图案化所述第一介质层、第一牺牲层和MTJ掩模层，去除所述第一牺牲层和第二介质层，保留的所述第一介质层和MTJ掩模层形成所述蜂窝状图案；

去除所述第一介质层，以所述MTJ掩膜层为掩膜，将所述蜂窝状图案转移至所述MTJ层，并去除竖直方向上的部分所述MTJ掩膜层，得到所述蜂窝状MTJ阵列。

8.根据权利要求4所述的方法，其特征在于，在将所述第二图案转移至所述MTJ结构，形成蜂窝状MTJ阵列之前的所述MTJ掩膜层和所述MTJ层的高度比为1.5:1～3:1之间；

在将所述第二图案转移至所述MTJ结构，形成蜂窝状MTJ阵列之后的所述MTJ掩膜层和所述MTJ层的高度比为0.5:1～1.5:1之间。

9.根据权利要求3所述的方法，其特征在于，所述将所述第一图案转移至所述MTJ结构，包括：

以所述第一介质层为掩膜，将所述第一图案转移至所述MTJ掩膜层和所述MTJ层。

10.根据权利要求9所述的方法，其特征在于，所述于所述MTJ结构上方形成第二掩模结构之前，所述方法还包括：

于所述衬底上方形成覆盖所述MTJ层、MTJ掩膜层和所述第一介质层的第二牺牲层。

11.根据权利要求10所述的方法，其特征在于，所述第二掩模结构包括第二光刻胶层和第三介质层；所述对所述第二掩模结构进行图案化处理形成沿第二方向延伸的第二图案，包括：

于所述第二牺牲层和所述第一介质层上方形成第二光刻胶层；

沿所述第二方向对所述第二光刻胶层进行刻蚀处理，形成图案化的第二光刻胶层；

于所述第二牺牲层上方形成包覆所述第二光刻胶层的所述第三介质层，且所述第三介质层表面具有与所述第二光刻胶层间隔排列的第三沟槽；

去除位于所述第二光刻胶层顶部所在平面上方的第三介质层和位于所述第三沟槽下方的第三介质层；

去除所述第二光刻胶层，形成所述沿第二方向延伸的第二图案。

12.根据权利要求11所述的方法，其特征在于，所述利用所述第二图案对所述MTJ结构进行图案化处理，形成蜂窝状MTJ阵列，包括：

以所述第三介质层为掩膜，图案化所述第一介质层、所述第二牺牲层和所述MTJ结构，去除所述第二牺牲层和第三介质层，保留的所述第一介质层和MTJ结构形成所述蜂窝状结构；

去除所述第一介质层，得到所述蜂窝状MTJ阵列。

13.根据权利要求11所述的方法，其特征在于，所述MTJ层和所述MTJ掩膜层的高度比为0.5:1～1.5:1之间。

14.根据权利要求1所述的方法，其特征在于，在所述形成蜂窝状MTJ阵列之后，所述方法还包括：

于所述衬底上方形成包覆所述蜂窝状MTJ阵列的绝缘层。

15.根据权利要求1至14任一项所述的方法，其特征在于，所述第一方向与所述第二方向的夹角为60度，所述蜂窝状图案为六边形图案。

16.一种半导体结构，其特征在于，所述半导体结构包括：

衬底；

形成于所述衬底上方的蜂窝状MTJ阵列；其中，所述蜂窝状MTJ阵列以蜂窝状图案排列，所述蜂窝状图案包括沿第一方向延伸的第一图案以及沿第二方向延伸的第二图案，所述第一方向与所述第二方向相交，且所述第一方向与所述第二方向不垂直。

17.根据权利要求16所述的半导体结构，其特征在于，所述半导体结构还包括绝缘层；其中，所述绝缘层于形成所述衬底上方且包覆所述蜂窝状MTJ阵列。

18.根据权利要求16所述的半导体结构，其特征在于，所述蜂窝状MTJ阵列包括MTJ层和MTJ掩膜层；其中，所述MTJ层形成于所述衬底上，所述MTJ掩膜层形成于所述MTJ层上。

19.根据权利要求18所述的半导体结构，其特征在于，所述MTJ掩膜层和所述MTJ层的高度比为0.5:1～1.5:1之间。

20.根据权利要求16至19任一项所述的半导体结构，其特征在于，所述第一方向与所述第二方向的夹角为60度，所述蜂窝状图案为六边形图案。

21.一种半导体存储器，其特征在于，包括如权利要求16至20任一项所述的半导体结构。

22.根据权利要求21所述的半导体存储器，其特征在于，所述半导体存储器包括磁随机存取存储器MRAM。

Images