CN115915903A - 半导体结构的制备方法、半导体结构和半导体存储器 - Google Patents

半导体结构的制备方法、半导体结构和半导体存储器 Download PDF

Info

Publication number
CN115915903A
CN115915903A CN202111009844.9A CN202111009844A CN115915903A CN 115915903 A CN115915903 A CN 115915903A CN 202111009844 A CN202111009844 A CN 202111009844A CN 115915903 A CN115915903 A CN 115915903A
Authority
CN
China
Prior art keywords
layer
mtj
pattern
mask
honeycomb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111009844.9A
Other languages
English (en)
Inventor
曹堪宇
王晓光
李辉辉
曾定桂
邓杰芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Beijing Superstring Academy of Memory Technology
Original Assignee
Changxin Memory Technologies Inc
Beijing Superstring Academy of Memory Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc, Beijing Superstring Academy of Memory Technology filed Critical Changxin Memory Technologies Inc
Priority to CN202111009844.9A priority Critical patent/CN115915903A/zh
Priority to PCT/CN2022/077718 priority patent/WO2023029398A1/zh
Priority to US17/842,937 priority patent/US20230063767A1/en
Publication of CN115915903A publication Critical patent/CN115915903A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本申请实施例公开了一种半导体结构的制备方法、半导体结构和半导体存储器,该制备方法包括:提供衬底;于衬底上依次形成MTJ结构和第一掩膜结构;对第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案;于第一图案上方形成第二掩膜结构;对第二掩膜结构进行图案化处理形成沿第二方向延伸的第二图案;其中,第一方向与所述第二方向相交,且第一方向与所述第二方向不垂直;利用第二图案对第一图案进行图案化处理,形成蜂窝状图案;将蜂窝状图案转移至MTJ结构,形成蜂窝状MTJ阵列。这样,由于蜂窝状MTJ阵列具有高密度,从而能够在形成半导体存储器时,可以提高半导体存储器的存储密度。

Description

半导体结构的制备方法、半导体结构和半导体存储器
技术领域
本申请涉及半导体技术领域,尤其涉及一种半导体结构的制备方法、半导体结构和半导体存储器。
背景技术
电子存储器包括易失性存储器和非易失性存储器,易失性存储器在断电的情况下会丢失存储数据,而非易失性存储器能够在断电的情况下存储数据。磁性随机存取存储器(Magneto-resistive Random Access Memory,MRAM)是非易失性存储器,与目前的非易失性存储器(例如闪速随机存取存储器)相比,MRAM存储速度更快且具有更好的耐用性;与目前的易失性存储器(例动态随机存取存储器和静态随机存取存储器)相比,MRAM具有更低的功耗。
MRAM通过磁性隧道结(Magnetic Tunnel Junctions,MTJ)来存储数据。然而与其它类型的存储器相比,MARM的存储单元要大得多,存储密度低,限制了MRAM在更广阔的市场应用。
发明内容
本申请提供了一种半导体结构的制备方法、半导体结构和半导体存储器,能够提高半导体存储器的存储密度。
第一方面,本申请实施例提供了一种半导体结构的制备方法,该方法包括:
提供衬底;
于所述衬底上依次形成磁性隧道结(MTJ)结构和第一掩膜结构;
对所述第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案;
于所述第一图案上方形成第二掩膜结构;
对所述第二掩膜结构进行图案化处理形成沿第二方向延伸的第二图案;其中,所述第一方向与所述第二方向相交,且所述第一方向与所述第二方向不垂直;
利用所述第二图案对所述第一图案进行图案化处理,形成蜂窝状图案;
将所述蜂窝状图案转移至所述MTJ结构,形成蜂窝状MTJ阵列。
第二方面,本申请实施例提供了一种半导体结构,该半导体结构包括:
衬底;
形成于所述衬底上方的蜂窝状MTJ阵列;其中,所述蜂窝状MTJ阵列以蜂窝状图案排列,所述蜂窝状图案包括沿第一方向延伸的第一图案和沿第二方向延伸的第二图案,所述第一方向与所述第二方向相交,且所述第一方向与所述第二方向不垂直。
第三方面,本申请实施例提供了一种半导体存储器,该半导体存储器包括如第二方面所述的半导体结构。
本申请实施例所提供的一种半导体结构的制备方法、半导体结构和半导体存储器,通过提供衬底;于衬底上依次形成MTJ结构和第一掩膜结构;对第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案;于第一图案上方形成第二掩膜结构;对第二掩膜结构进行图案化处理形成沿第二方向延伸的第二图案;其中,第一方向与第二方向相交,且第一方向与第二方向不垂直;利用第二图案对第一图案进行图案化处理,形成蜂窝状图案;将蜂窝状图案转移至 MTJ结构,形成蜂窝状MTJ阵列。这样,由于蜂窝状MTJ阵列具有高密度,从而能够在形成半导体存储器时,不仅提高了存储器的存储密度,对于MRAM 存储器,更有利于扩展其应用市场;而且由于蜂窝状图案的对称性好,在刻蚀 MTJ层时,还更有利于图案化过程。
附图说明
图1为本申请实施例提供的一种半导体结构的制备方法的流程示意图;
图2为本申请实施例提供的一种形成MTJ结构后所得的结构示意图;
图3为本申请实施例提供的一种形成第一掩模结构后所得的结构示意图;
图4a为本申请实施例提供的一种形成图案化的第一光刻胶层后所得的结构示意图;
图4b为本申请实施例提供的一种形成图案化的第一光刻胶层后所得的俯视示意图;
图5a为本申请实施例提供的一种形成第一介质层后所得的结构示意图;
图5b为本申请实施例提供的一种形成第一介质层后所得的俯视示意图;
图6a为本申请实施例提供的一种形成图案化的第一介质层后所得的结构示意图;
图6b为本申请实施例提供的一种形成图案化的第一介质层后所得的俯视示意图;
图7a为本申请实施例提供的一种形成第一图案后所得的结构示意图;
图7b为本申请实施例提供的一种形成第一图案后所得的俯视示意图;
图8为本申请实施例提供的一种形成第二光刻胶层后所得的结构示意图;
图9a为本申请实施例提供的一种形成图案化的第二光刻胶层后所得的结构示意图;
图9b为本申请实施例提供的一种形成图案化的第二光刻胶层后所得的俯视示意图;
图10a为本申请实施例提供的一种形成第二介质层后所得的结构示意图;
图10b为本申请实施例提供的一种形成第二介质层后所得的俯视示意图;
图11a为本申请实施例提供的一种形成第二图案后所得的结构示意图;
图11b为本申请实施例提供的一种形成第二图案后所得的俯视示意图;
图12a为本申请实施例提供的一种形成蜂窝状图案后所得的结构示意图;
图12b为本申请实施例提供的一种形成蜂窝状图案后所得的俯视示意图;
图13为本申请实施例提供的另一种形成第一掩模结构后所得的结构示意图;
图14a为本申请实施例提供的一种形成图案化的第三光刻胶层后所得的结构示意图;
图14b为本申请实施例提供的一种形成图案化的第三光刻胶层后所得的俯视示意图;
图15a为本申请实施例提供的一种形成第三介质层后所得的结构示意图;
图15b为本申请实施例提供的一种形成第三介质层后所得的俯视示意图;
图16a为本申请实施例提供的另一种形成第一图案后所得的结构示意图;
图16b为本申请实施例提供的另一种形成第一图案后所得的俯视示意图;
图17为本申请实施例提供的一种形成第四光刻胶层后所得的结构示意图;
图18a为本申请实施例提供的一种形成图案化的第四光刻胶层后所得的结构示意图;
图18b为本申请实施例提供的一种形成图案化的第四光刻胶层后所得的俯视示意图;
图19a为本申请实施例提供的一种形成第四介质层后所得的结构示意图;
图19b为本申请实施例提供的一种形成第四介质层后所得的俯视示意图;
图20a为本申请实施例提供的另一种形成第二图案后所得的结构示意图;
图20b为本申请实施例提供的另一种形成第二图案后所得的俯视示意图;
图21a为本申请实施例提供的另一种形成蜂窝状图案后所得的结构示意图;
图21b为本申请实施例提供的另一种形成蜂窝状图案后所得的俯视示意图;
图22a为本申请实施例提供的一种形成蜂窝状图案后所得的结构示意图;
图22b为本申请实施例提供的一种形成蜂窝状图案后所得的俯视示意图;
图23a为本申请实施例提供的另一种形成蜂窝状图案后所得的结构示意图;
图23b为本申请实施例提供的另一种形成蜂窝状图案后所得的俯视示意图;
图24a为本申请实施例提供的一种去除第一掩模结构后所得的结构示意图;
图24b为本申请实施例提供的一种去除第一掩模结构后所得的俯视示意图;
图25a为本申请实施例提供的一种蜂窝状MTJ阵列的结构示意图;
图25b为本申请实施例提供的一种蜂窝状MTJ阵列的俯视示意图;
图26为本申请实施例提供的一种半导体结构的结构示意图;
图27为本申请实施例提供的一种半导体存储器的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是,此处所描述的具体实施例仅用于解释相关申请,而非对该申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与有关申请相关的部分。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的,不是旨在限制本申请。
在以下的描述中,涉及到“一些实施例”,其描述了所有可能实施例的子集,但是可以理解,“一些实施例”可以是所有可能实施例的相同子集或不同子集,并且可以在不冲突的情况下相互结合。
需要指出,本申请实施例所涉及的术语“第一\第二\第三”仅仅是区别类似的对象,不代表针对对象的特定排序,可以理解地,“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序,以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。
目前,MARM主要针对利基市场,与动态随机存取存储器(Dynamic Random AccessMemory,DRAM)相比,MRAM的存储单元要大得多,这显著限制了 MRAM在主流市场的应用,MARM只能在少数领域发挥作用。
为了将MRAM的存储单元缩小,以提高其存储密度,目前在提高MRAM 存储密度方面仍然存在较大的挑战,其主要挑战来源于对MRAM中的MTJ阵列的图案化过程。因此,本申请实施例期望提出一种能够制备出高密度MTJ阵列的图案化方案,来提高MRAM的存储密度。
然而,由于阴影效应的影响,MTJ的高密度刻蚀难以实现。面对复杂且具有挑战性的高密度MTJ阵列的图案化,本申请实施例提出了一种采用高密度点阵图形光刻解决方案,利用具有高密度的蜂窝状MTJ阵列,可以在形成半导体存储器时,不仅提高存储器的存储密度,对于MRAM存储器,更有利于扩展其应用市场;而且由于蜂窝状图案的对称性好,在刻蚀MTJ层时,还更有利于图案化过程。
下面将结合附图对本申请各实施例进行详细说明。
本申请的一实施例中,参见图1,其示出了本申请实施例提供的一种半导体结构的制备方法的流程示意图。如图1所示,该方法可以包括:
S101、提供衬底。
需要说明的是,衬底可以为硅衬底或者硅、锗、硅锗化合物等其它合适的衬底材料,例如掺杂或者非掺杂的单晶硅衬底、多晶硅衬底等,本申请实施例对此不作具体限定。
在本申请实施例中,优选地,衬底可以是经过前道制程(Front End Of Line,FEOL)后的晶圆。
S102、于衬底上依次形成MTJ结构和第一掩膜结构。
需要说明的是,本申请实施例在衬底上方依次形成MTJ结构和第一掩模结构,在后续步骤中,通过对MTJ结构进行处理最终得到MTJ阵列;通过对第一掩模结构进行一系列处理得到蜂窝状图案,将图案转移到MTJ结构以得到具有蜂窝状结构的MTJ阵列。
参见图2,其示出了本申请实施例提供的一种形成MTJ结构后所得的结构示意图。进一步地,如图2所示,在衬底101上形成MTJ结构102时,针对 MTJ结构102,在一些实施例中,MTJ结构102可以包括MTJ层1021和MTJ 掩膜层1022;其中,MTJ层1021形成于衬底101上,MTJ掩膜层1022形成于 MTJ层1021上。
需要说明的是,在本申请实施例中,MTJ结构102具体可以包括MTJ层 1021和MTJ掩模层1022;其中,MTJ层1021即包括有磁性隧道结成分的部分,其直接形成于衬底101上;MTJ掩模层1022形成于MTJ层1021上,在后续步骤中作为图案化MTJ层1021时的掩模,同时还作为最终得到的半导体结构中的上电极。
还需要说明的是,对于MTJ结构102,在形成MTJ层1021和MTJ掩模层1022时,在一些实施例中,MTJ掩膜层1022和MTJ层1021的高度比可以为 1.5:1~3:1之间;即MTJ掩模层1022的高度要高于MTJ层1021的高度,这样能够避免在后续图案化MTJ层1021的过程中,MTJ掩模层1022被全部消耗。
S103、对第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案。
S104、于第一图案上方形成第二掩膜结构。
S105、对第二掩膜结构进行图案化处理形成沿第二方向延伸的第二图案。
S106、利用第二图案对第一图案进行图案化处理,形成蜂窝状图案。
需要说明的是,对于步骤S102~S106,在本申请实施例的一种实现方式中,第一掩模结构为双层掩模结构,即第一掩膜结构包括掩膜结构层和第一光刻胶层;接下来,针对这种实现方式下形成蜂窝状图案的流程进行详细阐述。
对于步骤S102,在形成MTJ结构102之后,继续在MTJ结构102上形成第一掩模结构103。参见图5,其示出了本申请实施例提供的一种形成第一掩模结构103后所得的结构示意图。
如图3所示,在该实现方式中,对于第一掩模结构103,其包括掩模结构层1031和第一光刻胶层1032,其中,掩膜结构层1031形成于MTJ结构102 上,第一光刻胶层1032形成于掩膜结构层1031上。
在一种具体的示例中,针对图3所示的结构,其中,MTJ层具体可以包括 (从下至上):缓冲层(Buffer layer),钉扎层(Pinning layer),参考层(Reference layer),隧道屏障(Tunneling barrier),自由层(Free layer)以及帽层(Cap layer)。其中,缓冲层的材料可以包括钽(Ta)、铂(Pt)和镍铁(NiFe);钉扎层材料可以包括钴/铂复合材料([Co/Pt]n)或者钴/钯复合材料([Co/Pd]n);参考层的材料可以包括钴铁(CoFe)、钴(Co)以及钴铁硼(CoFeB);隧道屏障的材料可以包括氧化镁(MgO)和氧化铝(AlOx);自由层的材料可以包括CoFe和 CoFeB;帽层的材料可以包括钌(Ru)和Ta。
MTJ掩膜层具体可以包括(从下至上):金属层(Metal layer)和介电层(Dielectric layer)。其中,金属层的材料可以包括钽、氮化钽(TaN)、氮化钛 (TiN)和钛(Ti);介电层的材料可以包括氮化硅(SiNx)、氧化硅(SiOx)和碳化物。在本申请实施例的一种示例中,MTJ掩膜层可以包括介质层。
掩膜结构层具体可以包括(从下至上):刻蚀停止层(Etch stop layer)和介电层。其中,刻蚀停止层可以包括SiNx、氮氧化硅(SiON)和多晶硅(Poly Si);介电层的材料可以包括碳化物、旋涂碳(SOC)和SiOx。
第一光刻胶层具体可以包括(从下至上):抗反射涂层,(Bottom Anti-ReflectionCoating,BARC),和光刻胶(Photoresist)。
对于步骤S103,在形成第一掩模结构103之后,可以通过自对准双重成像技术(Self-aligned Double Patterning,SADP)对第一掩模结构进行图案化处理,从而形成沿第一方向延伸的第一图案。其中,SADP可以通过多道工艺实现对图形的图案倍增。
进一步地,对于第一图案,在一些实施例中,对第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案,可以包括:
沿第一方向对第一光刻胶层进行刻蚀处理,形成图案化的第一光刻胶层;
于掩膜结构层上方形成包覆第一光刻胶层的第一介质层,且第一介质层表面具有与第一光刻胶层间隔排列的第一沟槽;
去除位于第一光刻胶层顶部所在平面上方的第一介质层和位于第一沟槽下方的第一介质层;
去除第一光刻胶层,形成图案化的第一介质层;
以第一介质层为掩膜,将第一介质层的图案转移至掩膜结构层,形成沿第一方向延伸的第一图案。
需要说明的是,本申请实施例可以采用SADP对第一掩模结构103进行图案化处理,以形成沿第一方向延伸的第一图案。
参见图4a,其示出了本申请实施例提供的一种形成图案化的第一光刻胶层后所得的结构示意图,参见图4b,示出了本申请实施例提供的一种形成图案化的第一光刻胶层后所得的俯视示意图;参见图5a,其示出了本申请实施例提供的一种形成第一介质层后所得的结构示意图,参见图5b,其示出了本申请实施例提供的一种形成第一介质层后所得的俯视示意图;参见图6a,其示出了本申请实施例提供的一种形成图案化的第一介质层后所得的结构示意图,参见图6b,其示出了本申请实施例提供的一种形成图案化的第一介质层后所得的俯视示意图;参见图7a,其示出了本申请实施例提供的一种形成第一图案后所得的结构示意图,参见图7b,其示出了本申请实施例提供的一种形成第一图案后所得的俯视示意图。
需要说明的是,在对第一掩模结构进行图案化的过程中,如图4a和图4b 所示,沿第一方向对第一光刻胶层1032进行刻蚀处理,从而形成图案化的第一光刻胶层1032。具体来说,在掩膜结构层1031上形成初始第一光刻胶层,沿第一方向图案化初始第一光刻胶层,形成图案化的第一光刻胶层1032。
如图5a和图5b所示,在掩膜结构层1031上方形成包覆第一光刻胶层1032 的第一介质层104。对于第一介质层104,其包覆图案化的第一光刻胶层1032,且第一介质层104表面具有与图案化的第一光刻胶层1032间隔排列的第一沟槽。
需要说明的是,在图5b中,为了便于表示,将第一沟槽以深色示出。
如图6a和图6b所示,将形成于第一光刻胶层1032上方的第一介质层104 和形成于第一沟槽下方的第一介质层104进行去除,并去除第一光刻胶层1032,从而得到图案化的第一介质层104。对于图案化的第一介质层104,其图案沿第一方向延伸。
如图7a和图7b所示,以第一介质层104为掩模,将第一介质层104的图案转移到掩模结构层1031,从而得到沿第一方向延伸的第一图案。其中,进行图案转移的过程可以包括对被第一介质层104暴露的掩模结构层1031进行刻蚀处理,将暴露的掩模结构层1031去除后,即可得到具有图案的掩模结构层1031,也就是第一图案。进一步地,该方法还可以包括,去除第一介质层104。
对于步骤S104和S105,在得到第一图案之后,继续在第一图案上方形成第二掩模结构,以便对第二掩模结构进行图案化处理形成第二图案。
在一些实施例中,在第一图案上形成第二掩膜结构之前,该方法还可以包括:于MTJ结构上方形成覆盖掩膜结构层的第一牺牲层。
需要说明的是,在形成第二掩模结构之前,首先在MTJ结构上方形成覆盖掩模结构层的第一牺牲层,其中,第一牺牲层的顶面可以与第一图案的顶面平齐,也可以略高于第一图案的顶面,第一牺牲层的高度与实际的工艺参数和工艺水平相关,本申请实施例对此不作具体限定。
在一些实施例中,第二掩膜结构包括第二光刻胶层和第二介质层;对第二掩膜结构进行图案化处理形成沿第二方向延伸的第二图案,可以包括:
于第一牺牲层和掩膜结构层上方形成第二光刻胶层;
沿第二方向对第二光刻胶层进行刻蚀处理,形成图案化的第二光刻胶层;
于第一牺牲层上方形成包覆第二光刻胶层的第二介质层,且第二介质层表面具有与第二光刻胶层间隔排列的第二沟槽;
去除位于第二光刻胶层顶部所在平面上方的第二介质层和位于第二沟槽下方的第二介质层;
去除第二光刻胶层,形成沿第二方向延伸的第二图案。
需要说明的是,在本示例中,第二掩模结构具体可以包括第三光刻胶层和第二介质层。需要说明的是,本申请实施例可以采用SADP工艺对第二掩模结构进行图案化处理,以形成沿第二方向延伸的第二图案。
具体地,参见图8,其示出了本申请实施例提供的一种形成第二光刻胶层后所得的结构示意图;参见图9a,其示出了本申请实施例提供的一种形成图案化的第二光刻胶层后所得的结构示意图,参见图9b,其示出了本申请实施例提供的一种形成图案化的第二光刻胶层后所得的俯视示意图;参见图10a,其示出了本申请实施例提供的一种形成第二介质层后所得的结构示意图,参见图 10b,其示出了本申请实施例提供的一种形成第二介质层后所得的俯视示意图;参见图11a,其示出了本申请实施例提供的一种形成第二图案后所得的结构示意图,参见图11b,其示出了本申请实施例提供的一种形成第二图案后所得的俯视示意图。
在对第二掩模结构进行图案化的过程中,如图8所示,在MTJ结构102上方形成覆盖掩模结构层1031的第一牺牲层105,在第一牺牲层105(在本申请实施例的附图中,以第一牺牲层105的顶面与第一图案的顶面平齐为例)和掩模结构层1031上方形成第二光刻胶层1061。
如图9a和图9b所示,沿第二方向对第二光刻胶层1061进行刻蚀处理,得到图案化的第二光刻胶层1061;其中,第一方向与第二方向相交,且第一方向与第二方向不垂直。
如图10a和图10b所示,在第一牺牲层105上方形成包覆第二光刻胶层1061 的第二介质层1062;在图10a中,具体来说,第二介质层1062形成于第一牺牲层105和掩膜结构层1031的上方,并包覆第一光刻胶层105,且第二介质层 1062表面具有与第二光刻胶层1061间隔排列的第二沟槽。
需要说明的是,在图10b中,为了便于表示,将第二沟槽以深色示出。
如图11a和图11b所示,将位于第二光刻胶层1061顶面上方和第二沟槽下方的第二介质层1062去除,并去除第二光刻胶层1061,得到图案化的第二介质层1062,也就是第二图案;其中,第二图案沿第二方向延伸。
对于步骤S106,在得到第二图案之后,利用第二图案对第一图案进行图案化处理,从而得到蜂窝状图案。
进一步地,在一些实施例中,利用第二图案对第一图案进行图案化处理,形成蜂窝状图案,可以包括:以第二图案为掩膜,图案化掩膜结构层和第一牺牲层,去除第一牺牲层和未被第二介质层覆盖的掩膜结构层,去除第二介质层,保留的掩膜结构层形成蜂窝状图案。
需要说明的是,参见图12a和图12b,其中,图12a示出了本申请实施例提供的一种形成蜂窝状图案后所得的结构示意图,参见图12b,其示出了本申请实施例提供的一种形成蜂窝状图案后所得的俯视示意图。
如图12a和12b所示,在将第二图案转移至第一图案形成蜂窝状图案时,以第二图案为掩模,对位于其下方的掩模结构层1031和第一牺牲层105共同进行图案化,将第一牺牲层105和未被第二介质层1062覆盖的掩模结构层1031 去除,并去除第二介质层1062,保留下的掩模结构层1031即形成蜂窝状图案。如图12a所示,对于具有蜂窝状图案的掩模结构层1031,其中的每一个单元(将掩膜结构层1031中的每一个柱体称作一个单元),其周围的六个单元相连呈现的形状为蜂窝状。
还需要说明的是,在将第一牺牲层105去除时,掩模结构层1031也可能会被部分刻蚀,从而高度降低,即如图12a所示,其中的掩模结构层1031的高度略小于图11a中的掩模结构层1031的高度。
以上描述针对在第一掩模结构具有双层掩模结构的情况下,形成蜂窝状图案的实现方式的过程进行了详细阐述。对于步骤S102~S106,在本申请实施例的另一种实现方式中,第一掩模结构还可以为单层掩模结构,即第一掩模结构只包括第三光刻胶层,接下来,针对这种实现方式下形成蜂窝状图案的流程进行详细阐述。
对于步骤S102,在衬底上方形成MTJ结构的描述与前述示例一致,参见前述图2,这里不再赘述。在形成MTJ结构102之后,继续在MTJ结构102 上形成第一掩模结构103。参见图13,其示出了本申请实施例提供的另一种形成第一掩模结构103后所得的结构示意图。
如图13所示,在该实现方式中,对于第一掩模结构103,其包括第三光刻胶层1033,第三光刻胶层1033形成于MTJ结构102上,具体来说,第三光刻胶层1033形成于MTJ掩膜层1022上。
在一种具体的示例中,针对图13所示的结构,可以参照前述针对图3所示的结构的具体描述而理解,不同之处在于,图13的结构不包括掩膜结构层。
对于步骤S103,在形成第一掩模结构103之后,可以通过SADP对第一掩模结构进行图案化处理,从而形成沿第一方向延伸的第一图案。
进一步地,对于第一图案,在一些实施例中,对第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案,可以包括:
沿第一方向对第三光刻胶层进行刻蚀处理,形成图案化的第三光刻胶层;
于MTJ结构上形成包覆第三光刻胶层的第三介质层,且第三介质层表面具有与第三光刻胶层间隔排列的第三沟槽;
去除位于第三光刻胶层顶部所在平面上方的第三介质层以及去除位于第三沟槽下方的第三介质层;
去除第三光刻胶层,形成沿第一方向延伸的第一图案。
参见图14a,其示出了本申请实施例提供的一种形成图案化的第三光刻胶层后所得的结构示意图,参见图14b,示出了本申请实施例提供的一种形成图案化的第三光刻胶层后所得的俯视示意图;参见图15a,其示出了本申请实施例提供的一种形成第三介质层后所得的结构示意图,参见图15b,其示出了本申请实施例提供的一种形成第三介质层后所得的俯视示意图;参见图16a,其示出了本申请实施例提供的另一种形成第一图案后所得的结构示意图,参见图 16b,其示出了本申请实施例提供的另一种形成第一图案后所得的俯视示意图。
需要说明的是,在对第一掩模结构进行图案化的过程中,如图14a和图14b 所示,沿第一方向对第三光刻胶层1033进行刻蚀处理,从而形成图案化的第三光刻胶层1033。
如图15a和图15b所示,在MTJ结构102上方形成包覆第三光刻胶层1033 的第三介质层107。对于第三介质层107,其包覆图案化的第三光刻胶层1033,且第三光刻胶层1033表面具有与图案化的第三光刻胶层1033间隔排列的第三沟槽。
需要说明的是,在图15b中,为了便于表示,将第三沟槽以深色示出。
如图16a和图16b所示,将形成于第三光刻胶层1033上方的第三介质层 107和形成于第三沟槽下方的第三介质层107进行去除,并去除第三光刻胶层 1033,从而得到沿第一方向延伸的第一图案(也就是图案化的第三介质层107)。
对于步骤S104和S105,在得到第一图案之后,继续在第一图案上方形成第二掩模结构,以便对第二掩模结构进行图案化处理形成第二图案。
在一些实施例中,在第一图案上形成第二掩膜结构之前,该方法还可以包括:于MTJ结构上方形成覆盖第三介质层的第二牺牲层。
需要说明的是,在形成第二掩模结构之前,首先在MTJ结构上方形成覆盖第三介质层的第二牺牲层,其中,第二牺牲层的顶面可以与第一图案的顶面平齐,也可以略高于第一图案的顶面,与实际的工艺参数和工艺水平相关,本申请实施例对此不作具体限定。
在一些实施例中,第二掩膜结构可以包括第四光刻胶层和第四介质层;对第二掩膜结构进行图案化处理形成沿第二方向延伸的第二图案,可以包括:
于第二牺牲层和第四介质层上方形成第四光刻胶层;
沿第二方向对第四光刻胶层进行刻蚀处理,形成图案化的第四光刻胶层;
于第二牺牲层上方形成包覆第四光刻胶层的第四介质层,且第四介质层表面具有与第四光刻胶层间隔排列的第四沟槽;
去除位于第四光刻胶层顶部所在平面上方的第四介质层以及去除位于第四沟槽下方的第四介质层;
去除第四光刻胶层,形成沿第二方向延伸的第二图案。
需要说明的是,在本示例中,第二掩模结构具体可以包括第四光刻胶层和第四介质层。需要说明的是,本申请实施例可以采用SADP工艺对第二掩模结构进行图案化处理,以形成沿第二方向延伸的第二图案。
具体地,参见图17,其示出了本申请实施例提供的一种形成第四光刻胶层后所得的结构示意图;参见图18a,其示出了本申请实施例提供的一种形成图案化的第四光刻胶层后所得的结构示意图,参见图18b,其示出了本申请实施例提供的一种形成图案化的第四光刻胶层后所得的俯视示意图;参见图19a,其示出了本申请实施例提供的一种形成第四介质层后所得的结构示意图,参见图19b,其示出了本申请实施例提供的一种形成第四介质层后所得的俯视示意图;参见图20a,其示出了本申请实施例提供的另一种形成第二图案后所得的结构示意图,参见图20b,其示出了本申请实施例提供的另一种形成第二图案后所得的俯视示意图。
在对第二掩模结构进行图案化的过程中,如图17所示,在第二牺牲层108 (在本申请实施例的附图中,以第二牺牲层108的顶面与第一图案的顶面平齐为例)和第三介质层107上方形成第四光刻胶层1063。
如图18a和图18b所示,沿第二方向对第四光刻胶层1063进行刻蚀处理,得到图案化的第四光刻胶层1063;其中,第一方向与第二方向相交,且第一方向与第二方向不垂直。
如图19a和图19b所示,在第二牺牲层108上方形成包覆第四光刻胶层1063 的第四介质层1064;在图19a中,具体来说,第四介质层1064形成于第二牺牲层108和第三介质层107的上方,并包覆第四光刻胶层1063,且第四介质层 1064表面具有与第四光刻胶层1063间隔排列的第四沟槽。
需要说明的是,在图19b中,为了便于表示,将第四沟槽以深色示出。
如图20a和图20b所示,将位于第四光刻胶层1063顶面上方和第四沟槽下方的第四介质层1064去除,并去除第四光刻胶层1063,得到图案化的第四介质层1064,也就是第二图案;其中,第二图案沿第二方向延伸。
针对步骤S106,在得到第二图案之后,利用第二图案对第一图案进行图案化处理,从而得到蜂窝状图案。
进一步地,在一些实施例中,利用第二图案对第一图案进行图案化处理,形成蜂窝状图案,可以包括:以第二图案为掩膜,图案化第三介质层和第二牺牲层,去除第二牺牲层和未被第四介质层覆盖的第三介质层,去除第四介质层,保留的第三介质层形成蜂窝状图案。
需要说明的是,参见图21a和图21b,其中,图21a示出了本申请实施例提供的另一种形成蜂窝状图案后所得的结构示意图,参见图21b,其示出了本申请实施例提供的另一种形成蜂窝状图案后所得的俯视示意图。
如图21a和21b所示,在将第二图案转移至第一图案形成蜂窝状图案时,以第二图案为掩模,对位于其下方的第三介质层107和第二牺牲层108共同进行图案化,将第二牺牲层108和未被第四介质层1064覆盖的第三介质层107 去除,并去除第四介质层1064,保留下的第三介质层107即形成蜂窝状图案。如图21a所示,对于具有蜂窝状图案的第三介质层107,其中的每一个单元(第三介质层107中的每一个柱体称作一个单元)周围的六个单元相连呈现的形状为蜂窝状。
以上描述针对在第一掩模结构具有单层掩模结构的情况下,形成蜂窝状图案的实现方式的过程进行了详细阐述。
S107、将蜂窝状图案转移至MTJ结构,形成蜂窝状MTJ阵列。
需要说明的是,在掩模结构层1031形成蜂窝状图案之后,进一步将蜂窝状图案转移到MTJ结构,最终得到蜂窝状MTJ阵列。
在一些实施例中,将蜂窝状图案转移至MTJ结构,形成蜂窝状MTJ阵列,可以包括:
以第一掩膜结构为掩膜,将蜂窝状图案转移至MTJ掩膜层,形成图案化的 MTJ掩膜层;
以MTJ掩膜层为掩膜,将蜂窝状图案转移至MTJ层,形成蜂窝状MTJ阵列。
需要说明的是,在得到蜂窝状图案后,就以具有蜂窝状图案的第一掩模结构为掩模,将蜂窝状图案转移到MTJ掩模层,从而得到图案化的MTJ掩模层;并进一步以具有蜂窝状图案的MTJ结构为掩模,最终得到蜂窝状MTJ阵列。
还需要说明的是,对于将蜂窝状图案转移至MTJ掩膜层,形成图案化的 MTJ掩膜层的步骤,针对前述具有双层/单层结构的第一掩模结构,这里的实现方式略有不同。
具体地,在第一种实现方式中,针对形成于掩模层结构1031中的蜂窝状图案,参见图22a,其示出了本申请实施例提供的一种形成蜂窝状图案后所得的结构示意图,参见图22b,其示出了本申请实施例提供的一种形成蜂窝状图案后所得的俯视示意图。
以第一掩模结构103为掩模即以掩模层结构1031为掩模,将蜂窝状图案转移至MTJ掩模层1022。具体地,可以通过对被掩模层结构1031暴露的MTJ 掩模层1022进行刻蚀处理,以实现蜂窝状图案的转移;在此过程中,掩模层结构1031也会被部分刻蚀,因此,在图22a中,掩模层结构1031的高度低于图 12a中的掩模层结构1031的高度。
需要说明的是,在图案化的实际工艺过程中,会对图案进行调整,从而形成的蜂窝状图案中的每一单元,通常为圆柱形,即如图22b所示,每一个单元的俯视图为圆形。
在第二种实现方式中,针对形成于第三介质层1033中的蜂窝状图案,参见图23a,其示出了本申请实施例提供的另一种形成蜂窝状图案后所得的结构示意图,参见图23b,其示出了本申请实施例提供的另一种形成蜂窝状图案后所得的俯视示意图。
以第一掩模结构103为掩模即以第三介质层107为掩模,将蜂窝状图案转移至MTJ掩模层1022。具体地,可以通过对被第三介质层107暴露的MTJ掩模层1022进行刻蚀处理,以实现蜂窝状图案的转移;在此过程中,第三介质层 107也会被部分刻蚀,因此,在图23a中,第三介质层107的高度低于图21a 中的第三介质层107的高度。
需要说明的是,在图案化的实际工艺过程中,会对图案进行调整,从而形成的蜂窝状图案中的每一单元,通常为圆柱形,即如图23b所示,每一个单元的俯视图为圆形。
在形成图案化的MTJ掩模层1032之后,以MTJ掩膜层1032为掩膜,将蜂窝状图案转移至MTJ层1021,形成蜂窝状MTJ阵列。
在一些实施例中,该方法还可以包括:去除第一掩膜结构和竖直方向上的部分MTJ掩膜层。
需要说明的是,针对形成于掩模层结构中的蜂窝状图案,去除第一掩模结构即去除掩模层结构;针对形成于第三介质层中的蜂窝状图案,去除第一掩模结构即去除第三介质层。具体地,参见图24a和24b,其中,图24a示出了本申请实施例提供的一种去除第一掩模结构后所得的结构示意图,图24b示出了本申请实施例提供的一种去除第一掩模结构后所得的俯视示意图。
进一步地,参见图25a和图25b,其中,图25a示出了本申请实施例提供的一种蜂窝状MTJ阵列的结构示意图,图25b示出了本申请实施例提供的一种蜂窝状MTJ阵列的俯视示意图。
如图25a和25b所示,在将蜂窝状图案转移至MTJ层1021以形成蜂窝状 MTJ阵列的过程中,由于MTJ层1021和MTJ掩模层1022通常均为金属材料,从而在进行图案转移的过程中,MTJ掩模层1022也会被部分去除;因此,如前述的,在将蜂窝状图案转移至MTJ结构,形成蜂窝状MTJ阵列之前的MTJ 结构中,MTJ掩膜层1022和MTJ层1021的高度比为1.5:1~3:1之间,这样避免了在图案化转移时,MTJ掩模层1022被过渡消耗,从而在最终得到的MTJ 阵列中,MTJ掩模层1022和MTJ层1021具有合适的高度比。
在一些实施例中,在将蜂窝状图案转移至MTJ结构,形成蜂窝状MTJ阵列后的蜂窝状MTJ阵列中,MTJ掩膜层和MTJ层的高度比为0.5:1~1.5:1之间。
也就是说,本申请实施例所得到的MTJ阵列具有蜂窝状图案,且包括MTJ 层和MTJ掩模层两层结构,其中,MTJ掩模层作为半导体结构的上电极。
进一步地,在形成蜂窝状MTJ阵列之后,该方法还可以包括:
于衬底上方形成包覆蜂窝状MTJ阵列的绝缘层。
需要说明的是,参见图26,其示出了本申请实施例提供的一种半导体结构的结构示意图。如图26所示,在形成MTJ阵列之后,本申请实施例还在衬底上方形成包覆MTJ阵列的绝缘层109;例如,通过沉积等工艺形成绝缘层,绝缘层109的材料可以包括SiNx和SiOx等。
进一步地,在一些实施例中,第一方向与第二方向的夹角为60度,蜂窝状图案为六边形图案。需要说明的是,对于第一方向和第二方向,其夹角优选为 60°,该蜂窝状图案为六边形图案。这样,能够最大限度提高MTJ阵列的密度。
需要说明的是,在本申请实施例中,第一介质层、第二介质层、第三介质层以及第四介质层的材料均可以包括氧化硅(SiO或者SiO2)等;第一牺牲层和第二牺牲层的材料均可以包括旋涂碳(Spin On Carbon,SOC)。在形成每一层结构的过程中,可以根据选择的具体材料的特性,采用对应适用的沉积等方式形成,例如:化学气相沉积(Chemical VaporDeposition,CVD)以及物理气相沉积(Physical Vapor Deposition,PVD)等等;在去除各层结构的过程中,同样可以根据需要被刻蚀的材料的特性,选择合适的刻蚀工艺,例如光刻、干法刻蚀以及湿法刻蚀等等。
本申请实施例提供的蜂窝状图案的MTJ阵列为六边形图案的MTJ阵列,该六边形阵列是通过本申请实施例所提供的半导体结构的制备方法得到的,该阵列呈六边形蜂窝状,在相同的单元间距下,六边形蜂窝状阵列相较于正交阵列(该阵列呈正方形),存储单元的尺寸大大减小,存储密度更高,从而在相同的存储面积下,提供本申请实施例得到的半导体结构可以存储更多的数据。另外,在相同的存储密度下,六边形阵列的较好的对称型和更大的间距更有利于 MTJ阵列的刻蚀,解决了现在MTJ阵列图形化过程中的挑战。
综上所述,本申请实施例提供的半导体结构的制备方法至少可以通过以下两种实施步骤来实现。
第一种:步骤1,在衬底上沉积MTJ层和三层掩膜层(三层掩膜层即MTJ 掩膜层、掩膜结构层和第一光刻胶层);步骤2,利用SADP工艺在掩膜结构层形成第一图案;步骤3:利用SADP工艺在第一图案上方形成第二图案;步骤4:将第二图案转移到第一图案,第一图案与第二图案交叉在掩膜结构层形成蜂窝状图案;步骤5:将蜂窝状图案转移至MTJ掩膜层;步骤6:对MTJ层刻蚀形成蜂窝状MTJ阵列。
第二种:步骤1,在衬底上沉积MTJ层和双层掩膜层(双层掩膜层即MTJ 掩膜层和第三光刻胶层);步骤2,利用SADP工艺在掩膜结构层形成第一图案;步骤3:利用SADP工艺在第一图案上方形成第二图案;步骤4:将第二图案转移到第一图案,第一图案与第二图案交叉在掩膜结构层形成蜂窝状图案;步骤 5:将蜂窝状图案转移至MTJ掩膜层;步骤6:对MTJ层刻蚀形成蜂窝状MTJ 阵列。
通过本申请实施例的半导体制备方法制得的半导体结构,其中的蜂窝状 MTJ阵列具有高密度,阴影效应显著改善;另外,这种方案在应用于DRAM的图形化方案,即可以兼容DRAM平台;通过该方法能够得到小间距的蜂窝状图案。尤其是对于第一种方式,掩膜结构层还有利于将图案更好地转移下去,同时,掩膜结构层还能够避免MTJ元件之间的交叉污染。也就是说,本申请实施例尤其涉及MRAM芯片的制造,特别是高密度MTJ图案化,利用SADP技术和双/三层掩膜层对六边形蜂窝状高密度MTJ阵列进行图案化,可应用于具有小MTJ存储单元的高密度MRAM芯片。
本申请实施例提供了一种半导体结构的制备方法,通过提供衬底;于衬底上依次形成MTJ结构和第一掩膜结构;对第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案;于第一图案上方形成第二掩膜结构;对第二掩膜结构进行图案化处理形成沿第二方向延伸的第二图案;其中,第一方向与第二方向相交,且第一方向与第二方向不垂直;利用第二图案对第一图案进行图案化处理,形成蜂窝状图案;将蜂窝状图案转移至MTJ结构,形成蜂窝状MTJ阵列。这样,由于蜂窝状MTJ阵列具有高密度,从而能够在形成存储器时,提高存储器的存储密度,尤其是对于MRAM存储器,有利于扩展其应用市场;另外,由于蜂窝状图案的对称性好,在高密度图案化过程中,更有利于进行刻蚀。
本申请的另一实施例中,参见图26,其示出了本申请实施例提供的一种半导体结构的结构示意图。如图26所示,该半导体结构可以包括:
衬底101;
形成于衬底101上方的蜂窝状MTJ阵列;其中,蜂窝状MTJ阵列以蜂窝状图案排列,蜂窝状图案包括沿第一方向延伸的第一图案和沿第二方向延伸的第二图案,第一方向与第二方向相交,且第一方向与第二方向不垂直。
在一些实施例中,半导体结构还包括绝缘层109;其中,绝缘层109,形成于底101上方且包覆蜂窝状MTJ阵列。
进一步地,对于蜂窝状MTJ阵列,在一些实施例中,蜂窝状MTJ阵列可以包括MTJ层1021和MTJ掩膜层1022;其中,MTJ层1021形成于衬底101 上,MTJ掩膜层1022形成于MTJ层1021上。
进一步地,对于蜂窝状MTJ阵列,在一些实施例中,在蜂窝状MTJ阵列中,MTJ掩膜层1022和MTJ层1021的高度比可以为0.5:1~1.5:1之间。
进一步地,对于MTJ掩膜层,在一些实施例中,MTJ掩膜层的材料可以包括钽、氮化钽、氮化钛和钛中的一种或多种。
进一步地,对于蜂窝状图案,在一些实施例中,第一方向与第二方向的夹角可以为60度,蜂窝状图案可以为六边形图案。
本申请实施例提供了一种半导体结构,该半导体结构包括蜂窝状MTJ阵列,由于蜂窝状MTJ阵列具有高密度,从而能够在形成半导体存储器时,提高半导体存储器的存储密度,尤其是对于MRAM存储器,有利于扩展其应用市场。
本申请的又一实施例中,参见图27,其示出了本申请实施例提供的一种半导体存储器27的结构示意图。如图27所示,该半导体存储器27可以包括前述任一项实施例所述的半导体结构。
进一步地,半导体存储器包括磁随机存取存储器MRAM。
对于该半导体存储器,由于其包括前述实施例所述的半导体结构,从而其存储密度能够显著提高,可以应用于更广阔的市场。
以上所述,仅为本申请的较佳实施例,并非用于限定本申请的保护范围。
需要说明的是,在本申请中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法,在不冲突的情况下可以任意组合,得到新的方法实施例。
本申请所提供的几个产品实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的产品实施例。
本申请所提供的几个方法或设备实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的方法实施例或设备实施例。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (22)

1.一种半导体结构的制备方法,其特征在于,所述方法包括:
提供衬底;
于所述衬底上依次形成磁性隧道结(MTJ)结构和第一掩膜结构;
对所述第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案;
于所述第一图案上方形成第二掩膜结构;
对所述第二掩膜结构进行图案化处理形成沿第二方向延伸的第二图案;其中,所述第一方向与所述第二方向相交,且所述第一方向与所述第二方向不垂直;
利用所述第二图案对所述第一图案进行图案化处理,形成蜂窝状图案;
将所述蜂窝状图案转移至所述MTJ结构,形成蜂窝状MTJ阵列。
2.根据权利要求1所述的方法,其特征在于,所述第一掩膜结构包括掩膜结构层和第一光刻胶层;其中,所述掩膜结构层形成于所述MTJ结构上,所述第一光刻胶层形成于所述掩膜结构层上;
相应地,所述对所述第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案,包括:
沿所述第一方向对所述第一光刻胶层进行刻蚀处理,形成图案化的第一光刻胶层;
于所述掩膜结构层上方形成包覆所述第一光刻胶层的第一介质层,且所述第一介质层表面具有与所述第一光刻胶层间隔排列的第一沟槽;
去除位于所述第一光刻胶层顶部所在平面上方的第一介质层和位于所述第一沟槽下方的第一介质层;
去除所述第一光刻胶层,形成图案化的第一介质层;
以所述第一介质层为掩膜,将所述第一介质层的图案转移至所述掩膜结构层,形成沿所述第一方向延伸的所述第一图案。
3.根据权利要求2所述的方法,其特征在于,所述在所述第一图案上形成第二掩膜结构之前,还包括:
于所述MTJ结构上方形成覆盖所述掩膜结构层的第一牺牲层。
4.根据权利要求3所述的方法,其特征在于,所述第二掩膜结构包括第二光刻胶层和第二介质层;
所述对所述第二掩膜结构进行图案化处理形成沿第二方向延伸的第二图案,包括:
于所述第一牺牲层和所述掩膜结构层上方形成第二光刻胶层;
沿所述第二方向对所述第二光刻胶层进行刻蚀处理,形成图案化的第二光刻胶层;
于所述第一牺牲层上方形成包覆所述第二光刻胶层的所述第二介质层,且所述第二介质层表面具有与所述第二光刻胶层间隔排列的第二沟槽;
去除位于所述第二光刻胶层顶部所在平面上方的所述第二介质层和位于所述第二沟槽下方的所述第二介质层;
去除所述第二光刻胶层,形成沿第二方向延伸的所述第二图案。
5.根据权利要求4所述的方法,其特征在于,所述利用所述第二图案对所述第一图案进行图案化处理,形成蜂窝状图案,包括:
以所述第二图案为掩膜,图案化所述掩膜结构层和所述第一牺牲层,去除所述第一牺牲层和未被所述第二介质层覆盖的所述掩膜结构层,去除所述第二介质层,保留的所述掩膜结构层形成所述蜂窝状图案。
6.根据权利要求1所述的方法,其特征在于,所述第一掩膜结构包括第三光刻胶层;其中,所述第三光刻胶层形成于所述MTJ结构上;
相应地,所述对所述第一掩膜结构进行图案化处理形成沿第一方向延伸的第一图案,包括:
沿所述第一方向对所述第三光刻胶层进行刻蚀处理,形成图案化的第三光刻胶层;
于所述MTJ结构上形成包覆所述第三光刻胶层的第三介质层,且所述第三介质层表面具有与所述第三光刻胶层间隔排列的第三沟槽;
去除位于所述第三光刻胶层顶部所在平面上方的第三介质层以及去除位于所述第三沟槽下方的第三介质层;
去除所述第三光刻胶层,形成所述沿第一方向延伸的所述第一图案。
7.根据权利要求6所述的方法,其特征在于,所述在所述第一图案上形成第二掩膜结构之前,还包括:
于所述MTJ结构上方形成覆盖所述第三介质层的第二牺牲层。
8.根据权利要求7所述的方法,其特征在于,所述第二掩膜结构包括第四光刻胶层和第四介质层;
所述对所述第二掩膜结构进行图案化处理形成沿第二方向延伸的第二图案,包括:
于所述第二牺牲层和所述第四介质层上方形成第四光刻胶层;
沿所述第二方向对所述第四光刻胶层进行刻蚀处理,形成图案化的第四光刻胶层;
于所述第二牺牲层上方形成包覆所述第四光刻胶层的所述第四介质层,且所述第四介质层表面具有与所述第四光刻胶层间隔排列的第四沟槽;
去除位于所述第四光刻胶层顶部所在平面上方的所述第四介质层以及去除位于所述第四沟槽下方的所述第四介质层;
去除所述第四光刻胶层,形成沿第二方向延伸的所述第二图案。
9.根据权利要求8所述的方法,其特征在于,所述利用所述第二图案对所述第一图案进行图案化处理,形成蜂窝状图案,包括:
以所述第二图案为掩膜,图案化所述第三介质层和所述第二牺牲层,去除所述第二牺牲层和未被所述第四介质层覆盖的所述第三介质层,去除所述第四介质层,保留的所述第三介质层形成所述蜂窝状图案。
10.根据权利要求1所述的方法,其特征在于,所述MTJ结构包括MTJ层和MTJ掩膜层;其中,所述MTJ层形成于所述衬底上,所述MTJ掩膜层形成于所述MTJ层上。
11.根据权利要求10所述的方法,其特征在于,所述将所述蜂窝状图案转移至所述MTJ结构,形成蜂窝状MTJ阵列,包括:
以所述第一掩膜结构为掩膜,将所述蜂窝状图案转移至所述MTJ掩膜层,形成图案化的MTJ掩膜层;
以所述MTJ掩膜层为掩膜,将所述蜂窝状图案转移至所述MTJ层,形成所述蜂窝状MTJ阵列。
12.根据权利要求11所述的方法,其特征在于,所述方法还包括:
去除所述第一掩膜结构和竖直方向上的部分所述MTJ掩膜层。
13.根据权利要求11所述的方法,其特征在于,在将所述蜂窝状图案转移至所述MTJ结构,形成蜂窝状MTJ阵列之前的所述MTJ结构中,所述MTJ掩膜层和所述MTJ层的高度比为1.5:1~3:1之间;
在将所述蜂窝状图案转移至所述MTJ结构,形成蜂窝状MTJ阵列之后的所述蜂窝状MTJ阵列中,所述MTJ掩膜层和所述MTJ层的高度比为0.5:1~1.5:1之间。
14.根据权利要求1所述的方法,其特征在于,在所述形成蜂窝状MTJ阵列之后,所述方法还包括:
于所述衬底上方形成包覆所述蜂窝状MTJ阵列的绝缘层。
15.根据权利要求1所述的方法,其特征在于,所述第一方向与所述第二方向的夹角为60度,所述蜂窝状图案为六边形图案。
16.一种半导体结构,其特征在于,所述半导体结构包括:
衬底;
形成于所述衬底上方的蜂窝状MTJ阵列;其中,所述蜂窝状MTJ阵列以蜂窝状图案排列,所述蜂窝状图案包括沿第一方向延伸的第一图案和沿第二方向延伸的第二图案,所述第一方向与所述第二方向相交,且所述第一方向与所述第二方向不垂直。
17.根据权利要求16所述的半导体结构,其特征在于,所述半导体结构还包括绝缘层;其中,
所述绝缘层,形成于所述衬底上方且包覆所述蜂窝状MTJ阵列。
18.根据权利要求16所述的半导体结构,其特征在于,所述蜂窝状MTJ阵列包括MTJ层和MTJ掩膜层;其中,所述MTJ层形成于所述衬底上,所述MTJ掩膜层形成于所述MTJ层上。
19.根据权利要求18所述的半导体结构,其特征在于,在所述蜂窝状MTJ阵列中,所述MTJ掩膜层和所述MTJ层的高度比为0.5:1~1.5:1之间。
20.根据权利要求16至19任一项所述的半导体结构,其特征在于,所述第一方向与所述第二方向的夹角为60度,所述蜂窝状图案为六边形图案。
21.一种半导体存储器,其特征在于,包括如权利要求16至20任一项所述的半导体结构。
22.根据权利要求21所述的半导体存储器,其特征在于,所述半导体存储器包括磁随机存取存储器MRAM。
CN202111009844.9A 2021-08-31 2021-08-31 半导体结构的制备方法、半导体结构和半导体存储器 Pending CN115915903A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111009844.9A CN115915903A (zh) 2021-08-31 2021-08-31 半导体结构的制备方法、半导体结构和半导体存储器
PCT/CN2022/077718 WO2023029398A1 (zh) 2021-08-31 2022-02-24 半导体结构的制备方法、半导体结构和半导体存储器
US17/842,937 US20230063767A1 (en) 2021-08-31 2022-06-17 Method for manufacturing semiconductor structure, semiconductor structure, and semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111009844.9A CN115915903A (zh) 2021-08-31 2021-08-31 半导体结构的制备方法、半导体结构和半导体存储器

Publications (1)

Publication Number Publication Date
CN115915903A true CN115915903A (zh) 2023-04-04

Family

ID=85411757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111009844.9A Pending CN115915903A (zh) 2021-08-31 2021-08-31 半导体结构的制备方法、半导体结构和半导体存储器

Country Status (2)

Country Link
CN (1) CN115915903A (zh)
WO (1) WO2023029398A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110076784A1 (en) * 2009-09-29 2011-03-31 Grandis Inc. Fabrication of Magnetic Element Arrays
KR102315273B1 (ko) * 2017-05-25 2021-10-20 삼성전자 주식회사 위상 반전 마스크 및 반도체 소자의 제조 방법
US10593678B1 (en) * 2018-08-24 2020-03-17 Micron Technology, Inc. Methods of forming semiconductor devices using aspect ratio dependent etching effects, and related semiconductor devices
CN112563409A (zh) * 2019-09-10 2021-03-26 浙江驰拓科技有限公司 基于自旋轨道矩的磁性存储器及其制备方法
US11043632B2 (en) * 2019-09-17 2021-06-22 Headway Technologies, Inc. Ion beam etching process design to minimize sidewall re-deposition
CN112309986B (zh) * 2020-10-30 2022-03-29 福建省晋华集成电路有限公司 版图结构、半导体器件及其形成方法

Also Published As

Publication number Publication date
WO2023029398A1 (zh) 2023-03-09

Similar Documents

Publication Publication Date Title
US8278122B2 (en) Method for forming MTJ cells
CN101515566B (zh) 集成电路的制造方法
KR101350091B1 (ko) 크로스-포인트 메모리 구조체, 및 메모리 어레이 형성 방법
US8802451B2 (en) Method for manufacturing high density non-volatile magnetic memory
US9070869B2 (en) Fabrication method for high-density MRAM using thin hard mask
CN100530595C (zh) 包括作为存储节点的电阻变化层的存储器件的制造方法
US9306156B2 (en) Methods of manufacturing a magnetoresistive random access memory device
CN102142442B (zh) 半导体器件及其形成方法
US9564442B2 (en) Methods of forming contacts for a semiconductor device structure, and related methods of forming a semiconductor device structure
US8390051B2 (en) Methods of forming semiconductor device structures and semiconductor device structures including a uniform pattern of conductive lines
US8420408B2 (en) Semiconductor memory and manufacturing method thereof
US10777561B2 (en) Semiconductor structure formation
US10593870B2 (en) Sidewall image transfer on magnetic tunnel junction stack for magnetoresistive random-access memory patterning
US6849465B2 (en) Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition
KR100561859B1 (ko) 컨택홀이 없는 나노 크기의 자기터널접합 셀 형성 방법
CN105655481A (zh) 超密型交叉矩阵列式磁性随机存储器制造工艺
TW202207418A (zh) 半導體元件
CN115915903A (zh) 半导体结构的制备方法、半导体结构和半导体存储器
CN108376690B (zh) 一种用于制造高密度mram的自对准互联方法
CN115843209A (zh) 半导体结构的制备方法、半导体结构和半导体存储器
US20230063767A1 (en) Method for manufacturing semiconductor structure, semiconductor structure, and semiconductor memory
US20230061322A1 (en) Method for manufacturing semiconductor structure, semiconductor structure and semiconductor memory
CN110061125B (zh) 一种立体结构磁性随机存储器的制作方法
CN215299292U (zh) 磁性存储单元及磁性存储器
US20230029195A1 (en) Semiconductor structure and method for manufacturing same, and semiconductor memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination