KR20010059166A - 반도체소자의 캐패시터 형성방법 - Google Patents

Abstract

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로,

이웃하는 저장전극 행과 서로 반대 방향으로 이동시켜 이웃하는 네개의 저장전극이 두개의 저장전극 장축변과 두개의 저장전극 단축변으로 공간이 구비되는 저장전극 마스크를 디자인하고 이를 이용한 노광 및 현상공정으로 저장전극을 형성함으로써 저장전극의 모서리 부분 손상을 억제하여 반도체소자의 고집적화에 충분한 정전용량을 확보하는 저장전극을 형성하는 기술이다.

Description

반도체소자의 캐패시터 형성방법{A method for forming a capacitor of a semiconductor device}

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 반도체 메모리 소자가 고집적화됨에따라 발생하는 공정상의 많은 문제 중의 하나가 작아지는 캐패시터의 면적에서 30 fF 이상의 큰 정전용량을 확보하는 것이다. 이를 해결하기 위하여 많은 시도들이 행해지고 있지만 대부분이 상당한 기술과 장비의 개발 및 이에 따른 비용과 시간의 소모를 필요로 하고 있다. 본 발명은 기존의 캐패시터 제조공정에서 필연적으로 발생할 수 밖에 없는 캐패시터 면적의 손실을 극소화하여 기존 공정방법에서 확보할 수 있는 정전용량을 극대화시키는 기술에 관한 것이다.

반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.

특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.

그래서, ( εo × εr × A ) / T ( 단, 상기 εo 는 진공유전율, 상기 εr 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량 C 를 증가시키기 위하여, 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 저장전극의 표면적을 증가시키는 등의 방법을 사용하였다.

그리고, 상기 저장전극의 표면적을 증가시키기 위하여 삼차원적인 구조를 갖는 저장전극을 형성하였다.

그러나, 정전용량을 확보하기 위한 캐패시터의 개발에는 많은 개발인력, 시간 및 비용을 필요로 하며, 특히 새로운 개념의 캐패시터 구조 또는 물질을 적용하는 경우 상당한 시행착오를 거쳐야 하는 모험을 해야 하므로 쉽게 적용하지 못하고 기존의 방법을 수정하여 가능한 1 퍼센트의 정전용량이라도 더 확보하려는 방안을 모색하고 있다.

도 1a 및 도 1b 은 기존의 캐패시터를 제조하기 위한 캐패시터의 레이아웃도를 도시한 것이다.

상기 도 1a 는 활성영역(11) 상부에 저장전극 콘택홀(13)이 있으며 상기 저장전극홀(13)을 중심축으로 하여 저장전극(15)이 직교 격자형으로 배치된 것을 도시한다.

그러나, 상기 도 1a 와 같이 이웃하는 네개의 저장전극(15) 모서리 부분이 모이는 ⓨ 부분은 후속 노광 및 현상공정을 통하여 형성되는 감광막패턴에서 라운딩 ( rounding ) 되어 형성된다.

이 경우 최초 디자인된 것보다 모서리 부분의 면적이 없어지는 셈이므로 전체적인 캐패시터 표면적이 감소하는 결과를 나타낸다.

여기서, 도 1b 는 상기 도 1a 의 ⓧ 부분을 상세히 설명한 것이다.

상기한 바와같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 저장전극의 모서리가 밀집되는 부분에서 노광공정시 산란되는 광원으로 인하여 노광되고 현상공정시 제거되어 모서리가 라운딩된 저장전극을 형성하게 되며 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극을 형성하기 위한 노광공정시 섬 형태 ( island type ) 저장전극 모서리 부분이 밀집되지 않도록 지그재그 ( zigzag ) 형태로 디자인하여 광원의 밀집으로 인한 산란현상을 방지하여 저장전극의 손상을 최대한 방지하여 반도체소자의 고집적화를 가능하게 위한 정전용량을 확보할 수 있는 반도체소자의 캐패시터 형성방법을 제공하는데 그목적이 있다.

도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 캐패시터 형성방법을 나타낸 레이아웃도.

도 2a 및 도 2b 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 나타낸 레이아웃도.

〈도면의 주요주분에 대한 부호의 설명〉

11 : 활성영역 13 : 저장전극

15 : 저장전극 a : 이웃하는 저장전극과의 거리

상기 목적 달성을 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,

이웃하는 저장전극 행과 서로 반대 방향으로 이동시켜 이웃하는 네개의 저장전극이 두개의 저장전극 장축변과 두개의 저장전극 단축변으로 공간이 구비되는 저장전극 마스크를 디자인하고 이를 이용한 노광 및 현상공정으로 저장전극을 형성함으로써 저장전극의 모서리 부분 손상을 억제하여 반도체소자의 고집적화에 충분한 정전용량을 확보하는 저장전극을 형성하는 것과,

상기 저장전극은 반도체소자의 고집적화에 충분한 삼차원적구조로 형성하는 것과,

상기 저장전극은 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 후속공정에서 고유전체막을 사용하여 캐패시터를 형성하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 2a 및 도 2b 는 본 발명의 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.

도 2a 를 참조하면, 저장전극 콘택홀(13)이 행별로 첫행에 배치되는 저장전극(15)들의 우측으로 배치되고, 다음 행에서는 저장전극(15)들은 왼쪽으로 배치된다.

그리고, 그 다음행은 저장전극들의 오른쪽으로 배치되는 것과 같이 지그재그형태로 저장전극을 배치시켜 이웃하는 네개의 저장전극 모서리가 밀집되지않도록 저장전극을 형성함으로써 노광공정시 다량의 광원으로 인한 산란 현상으로 저장전극(15)의 표면적이 라운딩되는 현상을 방지한다.

도 2b 를 참조하면, 상기 도 2a 에서 지그재그로 형성된 이웃하는 네개의 저장전극(15)을 도시한 상세도로서, 도 1b 의 ⓨ 와 같이 노광공정시 광원의 밀집된 부분이 없음을 도시한다.

여기서, 상기 저장전극(15)은 반도체소자의 고집적화에 충분한 정전용량을 가질 수 있는 다른 형태로 형성할 수도 있다.

그리고, 후속공정으로 형성되는 유전체막을 높은 정전용량을 확보할 수 있는 고유전체막으로 형성할 수도 있다.

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 이웃하는 네개의 저장전극 모서리가 맞닿지 않도록 서로 이웃하는 저장전극 행을 반대방향으로 이동시켜 두개의 저장전극 변부분과 두개의 저장전극 모서리 부분으로 이웃하는 네개의 저장전극을 배열함으로써 노광 공정시 광원의 밀집으로 인한 저장전극 모서리 부분의 라운딩 현상을 억제하여 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.

Claims (3)

1. 이웃하는 저장전극 행과 서로 반대 방향으로 이동시켜 이웃하는 네개의 저장전극이 두개의 저장전극 장축변과 두개의 저장전극 단축변으로 공간이 구비되는 저장전극 마스크를 디자인하고 이를 이용한 노광 및 현상공정으로 저장전극을 형성함으로써 저장전극의 모서리 부분 손상을 억제하여 반도체소자의 고집적화에 충분한 정전용량을 확보하는 저장전극을 형성하는 것을 특징으로하는 반도체소자의 캐패시터 형성방법.
2. 제 1 항에 있어서,

   상기 저장전극은 반도체소자의 고집적화에 충분한 삼차원적구조로 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.
3. 제 1 항에 있어서,

   상기 저장전극은 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 후속공정에서 고유전체막을 사용하여 캐패시터를 형성하는 것을 특징으로 하는 반도체소자의 캐패시터 형성방법.