CN112130053B - 一种在ate上进行芯片功能同步测试的方法 - Google Patents

Abstract

本发明公开了一种可实现在ATE即自动测试设备上使用芯片内部时钟进行测试同步的同步测试方法。通过该方法，可以基于芯片内部时钟对测试完成时间和测试应答时刻不同的芯片进行同步，从而在量产阶段实现基于芯片内部时钟进行测试时的多芯片同步测试。

Description

一种在ATE上进行芯片功能同步测试的方法

技术领域

本发明用于集成电路芯片的量产测试领域，具体涉及在量产过程中，在ATE上通过芯片内部定时/计数器对外部输入低频时钟个数计数来实现同步测试。

背景技术

在集成电路芯片的量产测试过程中，芯片的有些功能需要测试，这些功能测试需要使用芯片内部时钟，而集成电路芯片基于内部时钟工作时，由于集成电路芯片时钟频率的差异，对测试时间较短的测试项，集成电路芯片测试时累计的时钟运行误差可以忽略，ATE可以实现同步测试。面对测试时间长的测试项，集成电路芯片测试时累计的时钟运行误差较大，ATE实现同步测试较为困难。

目前在芯片使用内部时钟进行功能测试时，主要面临以下3点困难：

1、在集成电路芯片中，芯片的内部时钟在经过校准之后，仍然分布在一定的范围内。如果芯片内部时钟目标频率为X，芯片时钟频率规格为目标频率的±5％，频率上限和下限差异为(1-(X-0.05*X)/(X+0.05*X))*100％≈9.524％。即在时钟频率规格为目标频率的±5％时，符合时钟频率规格要求的内部时钟最慢的芯片和最快的芯片之间的差异约为目标频率的9.524％。在基于芯片内部时钟进行功能测试时，内部时钟的差异会随着指令运行的个数进行累积，在测试完成后，输出测试应答时出现明显的不同步现象。

2、目前多数ATE设备都提供了“匹配”功能，可以对不同步应答的芯片进行同步测试，但这项功能要求不同应答之间的时钟差异在65535个时钟之内，如果不同应答之间的时钟个数差异超过65535，ATE会直接判定为失效，造成误测。即在测试时累计的时钟运行误差引起的不同应答之间的时钟个数差异累计超过65535个时钟时，无法采用“匹配”功能。

3、目前的部分ATE不具备“匹配”功能，无法对不同步应答的芯片进行同步测试，受测试环境、测试产能和测试成本的要求，不能采用包含“匹配”功能的ATE进行测试，因此部分ATE无法满足功能测试需求。

发明内容

针对现有技术的不足，本发明的目的是提供一种可以在不同种类ATE上应用的基于待测芯片内部时钟进行功能测试的同步测试方法，利用芯片内部的定时/计数器，对ATE输入的外部时钟进行计数，通过计数过程实现使用芯片内部时钟进行同步的功能测试。

本发明所述方法的实施包括两部分，ATE及其控制程序，待测芯片及其功能测试程序。

ATE及其控制程序用来发送开始测试指令，提供外部输入低速时钟，接收测试应答，控制整个测试进程。

待测芯片及其功能测试程序用来接收开始测试指令后开始测试，对外部输入低速时钟进行计数，在计数到预先设定的个数后，发送测试应答。

进一步的改进在于，ATE发送开始测试指令和接收测试应答，不受通信接口协议的限制。可以通过芯片本身的I2C、SPI、UART或者7816接口协议进行通信，将开始测试指令和测试应答包装成通信协议指令的形式。也可以将数字端口输入逻辑电平的跳变作为开始测试，输出逻辑电平的跳变作为测试应答输出。也可以自定义ATE可以模拟出的通信协议，将开始测试指令和测试应答包装成自定义通信协议指令的形式。

进一步的改进在于，在芯片产品内部包含定时/计数功能，且定时/计数功能可以独立于其他功能工作时。即可使用本发明所述的方法实现芯片内部时钟进行同步的功能测试。

进一步的改进在于，本方法可以在目前的绝大多数ATE上实现，不受“匹配”功能有无的限制。ATE仅需提供外部输入时钟即可使用本发明所述的方法实现芯片内部时钟进行同步的功能测试。

进一步的改进在于，本方法中待测芯片功能测试程序中的计数部分的计数个数，根据符合芯片时钟规格的最慢时钟所需的测试时间来估算。测试时间的估算采用功能测试COS在仿真环境下时钟频率调整到芯片时钟规格下限后的仿真时间加上一定的裕量来估算。由于芯片时钟校准总是在功能测试之前进行，因此，增加一定的时间裕量用来消除实际芯片运行时与仿真环境的不一致，而不会出现因为芯片内部时钟频率不满足芯片内部时钟规格要求而导致的功能测试失效。

本发明所述的方法包含以下步骤：

1、ATE发开始测试指令到各个待测芯片；

2、ATE停止发送测试指令。ATE将输入时钟切换为低速时钟，用于适配不同集成电路芯片产品内部定时/计数器的计数值的上限，防止因为不同集成电路芯片产品内部定时/计数器的上限不同而导致计数值溢出引发计数不同步，从而导致本方法无法适用的情况出现。

3、芯片收到ATE发送的开始测试指令后，立即开始使用内部时钟进行功能测试，同时对时钟端口上ATE输入的外部时钟进行计数。内部功能测试与时钟计数完全同时进行。

4、预先根据仿真环境对测试COS时间的仿真，同时根据内部时钟的计数上限，在测试COS中设定计数的次数，ATE输入的低速时钟的个数与测试COS中设定的的计数次数一致，根据预先的估算，在符合芯片时钟规格的最慢时钟的芯片也已经完成测试后，芯片内部定时/计数器对ATE输入的外部时钟个数计数完成。

5、ATE切回接收应答状态，同步接收芯片发送的测试应答。并根据应答判定各芯片测试pass或者fail。

附图说明

图1是本发明的流程示意图；

图2是本发明的功能示意图。左侧为ATE设备，右侧为并行的多个待测电路。ATE设备和多个待测电路通过通信端口和时钟端口进行并行通信。

具体实施方式

为了加深对本发明的理解，下面将结合实施例对本发明作进一步的详述，本实施例仅用于解释本发明，并不构成对本发明保护范围的限定。

实施的功能示意图如图2所示，包括ATE和待测芯片。ATE和待测芯片之间通过测试线缆连接ATE和待测芯片的时钟端口和通信端口。ATE控制程序与待测芯片的功能测试程序和计数程序通过测试线缆连接的时钟端口和通信端口进行通信。

实施的流程示意图如图1所示，实施的具体步骤如下：

1、ATE控制程序在芯片上电后，通过通信接口向各个芯片发送开始测试指令，各个芯片接收到开始测试指令后无需发送应答。

2、ATE发完开始测试指令后，停止通信。切换为输入低频时钟，此时输入的时钟不作为通信时钟，而作为芯片内部定时/计数器计数的外部输入。在切换到低速时钟前，应该保持1个低速时钟周期时间的低电平，确保芯片内部通信已经终止且功能测试已经开始。

3、各个芯片收到开始测试指令后，停止接收开始测试指令的通信过程。同时开始进行功能测试和内部定时/计数器计数，在功能测试结束后，内部功能测试程序查询定时/计数器的计数值，并与设定的计数值进行比对。

4、当查询到定时/计数器的计数值，与预先设定的计数值相同时，恢复通信模式，输出测试应答。如果通信模式需要预先响应，则执行通信模式的响应，确认ATE和待测芯片通信开始后，输出测试应答。

5、在输入设定的外部时钟个数后，切换为通信模式，并立即开始接收测试应答。如果通信模式需要预先响应，则执行通信模式的响应，确认ATE和待测芯片通信开始后，接收测试应答。ATE接收测试应答后，同时对应答信息判定功能测试pass或者fail。

Claims (1)

1.一种在ATE上进行芯片功能同步测试的方法，可以对测试完成时间和测试应答时刻不同步的芯片进行同步测试,其特征在于，通过芯片本身的I2C、SPI、UART或者7816接口协议进行通信，将开始测试指令和测试应答包装成通信协议指令的形式；或者将数字端口输入逻辑电平的跳变作为开始测试，输出逻辑电平的跳变作为测试应答输出；或者自定义ATE可以模拟出的通信协议，将开始测试指令和测试应答包装成自定义通信协议指令的形式；步骤包括：

ATE和待测芯片建立通信连接，ATE发送开始测试指令至各个待测芯片，所述待测芯片在收到开始测试指令后，各个待测芯片分别使用内部时钟开始进行测试，不需要对开始测试指令进行应答；

ATE停止发送指令，ATE将从待测芯片时钟端口上输入的指令操作时钟切换为外部低频时钟，所述待测芯片在测试时，需要使用待测芯片内部定时/计数器对外部输入低频时钟个数进行计数；

待测芯片使用内部时钟进行测试，并对时钟端口上输入的外部低频时钟个数进行计数，所述待测芯片内部进行的测试，与待测芯片内部定时/计数器对外部输入低频时钟的计数同时进行；

ATE根据测试时间的需求，从待测芯片时钟端口输入一定的外部低频时钟个数，所述外部低频时钟个数乘以外部输入低频时钟的周期，所得到的总时间长度来匹配芯片测试所用的时间长度；

ATE将外部输入时钟切换回指令操作时钟，ATE和待测芯片重新建立通信连接，ATE接收测试各个待测芯片的应答，完成同步测试，所述待测芯片内部定时/计数器对外部输入低频时钟个数计数完毕后，ATE和待测芯片重新建立通信连接，所有待测芯片同时发送应答。