CN109683567B - 基于rs485网络中系统时钟同步方法 - Google Patents

基于rs485网络中系统时钟同步方法 Download PDF

Info

Publication number
CN109683567B
CN109683567B CN201811565391.6A CN201811565391A CN109683567B CN 109683567 B CN109683567 B CN 109683567B CN 201811565391 A CN201811565391 A CN 201811565391A CN 109683567 B CN109683567 B CN 109683567B
Authority
CN
China
Prior art keywords
slave
clock
master
interrupt
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811565391.6A
Other languages
English (en)
Other versions
CN109683567A (zh
Inventor
史立余
谌宏飞
张祖泷
陈险峰
毕喜飞
张治新
于涵
廖添泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Oumai Electric Inspection Co ltd
Original Assignee
Shanghai Oumai Electric Inspection Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Oumai Electric Inspection Co ltd filed Critical Shanghai Oumai Electric Inspection Co ltd
Priority to CN201811565391.6A priority Critical patent/CN109683567B/zh
Publication of CN109683567A publication Critical patent/CN109683567A/zh
Application granted granted Critical
Publication of CN109683567B publication Critical patent/CN109683567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/4185—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by the network communication
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/33—Director till display
    • G05B2219/33139—Design of industrial communication system with expert system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

本发明提供了一种基于RS485网络中系统时钟同步方法，包括主机和从机，主机与从机之间通过RS485接口连接，所述RS485接口的连接线不仅作为主机和从机之间的通讯连接线，同时，作为主机和从机之间的时钟同步信号线，用于主机对从机进行时钟同步命令控制，且，作为RS485通讯连接线时的通讯波特率的配置对作为RS485时钟同步信号线时的同步控制不产生影响。本发明方法，通过一路RS485，使得各个从机通过从主机获取时间戳来计算出自己的时钟时间与主机的时钟时间的偏差，通过计算，对自己的时钟进行修正校准，使得系统时钟同步效果能达到所设定的要求。

Description

基于RS485网络中系统时钟同步方法
技术领域
本发明涉及一种基于RS485分布式网络系统时钟同步的方法。
背景技术
目前，在电力系统设备的测量过程中越来越多地采用RS485网络。相对于以太网组成的系统，虽然RS485网络传输数据带宽较小，但是RS485网络结构简单，除了硬件上的成本降低外，对于由单片机组成的测量系统中，不需要复杂的网络通讯协议和大量的程序和内存空间，在单片机上的软件开销比较小，运行效率更高。
虽然RS485的网络系统简单，但实际应用中有时对网络中各个设备进行数据采样的时钟同步性要求高。在由一个主机控制和以多个从机为数据采集单元组成的系统中，主机和从机上都有各自的时钟系统。本文中把主机上的时钟称为主时钟，从机上的时钟称为从时钟,要求各个采集单元采集数据时达到和主机时钟同步，就需要解决系统对时问题。其中主时钟作为整个RS485网络的系统时钟。
发明内容
针对上述现有技术中存在的缺陷，本发明的目的是提供一种基于RS485网络中的系统同步对时方法，应用于基于单片机组成的RS485分布式网络系统中，实现测量时的精确时钟同步。
为达到上述目的，本发明所采用的技术方案如下：
一种基于RS485网络中系统时钟同步方法，包括主机和从机，主机与从机之间通过RS485接口连接，所述RS485接口的连接线不仅作为主机和从机之间的通讯连接线，同时，作为主机和从机之间的时钟同步信号线，用于主机对从机进行时钟同步命令控制，且，作为RS485通讯连接线时的通讯波特率的配置对作为RS485时钟同步信号线时的同步控制不产生影响。
具体包括步骤如下：
步骤1：主机发送准备命令
当需要进行时钟同步时，主机先发送时钟同步准备命令，发送命令后主机要做必要的准备工作，包括允许外部中断，中断标志清零；
步骤2：从机接收准备命令
从机接收到准备命令后，做必要的准备工作，包括允许外部中断，中断标志清零；
步骤3：主机发送同步命令
同步命令发送出去后，主机会产生外部中断，会产生中断标志，在外部中断中记录中断产生时的主时钟并保存，并且禁止外部中断再产生，直至再次发送完新的同步准备命令；
步骤4:从机接收同步命令
从机接收到同步命令后，也产生了外部中断，在外部中断中记录中断产生时的从时钟值并保存，并且禁止外部中断再产生，直至再次接收到主机发送的新的同步准备命令；
步骤5：主机发送主时钟；
步骤6：从机接收主时钟；
步骤7：从机修正各自的从时钟；
从机接收到主机的主时钟值后，对自己的从时钟进行修正。
主机的数据发送线连接其外部中断引脚，在主机向各从机发送同步命令后，主机发送一个数据，该数据的起始位作为时钟同步信号用以触发主机外部中断引脚发生中断。
从机的数据接收线连接其外部中断引脚，在从机接收到主机发出的同步命令后，等待接收主机发送的数据，该数据的起始位作为时钟同步信号用以触发从机外部中断引脚发生中断。
主机中的CPU控制器的外部中断优先级配置为其所有中断中的最高优先级；从机中的CPU控制器的外部中断优先级配置为其所有中断中的最高优先级。
主机中的外部中断引脚上的中断信号的触发配置为从高到低触发中断；从机中的外部中断引脚上的中断信号的触发配置为从高到低触发中断。
同步命令是一个字节或多个字节的数据。
时钟包括时钟计数器的值和定时器的值，其中，定时器的值记录至系统时钟的精度设定位，直到溢出中断，定时器的值清零并重新装载，时钟计数器的值加1。
外部中断中记录到的中断产生时的主时钟称为同步主时钟，保存到主时钟计数器M_Int_Time_Counter和主定时器M_Int_Timer中；外部中断中记录到的中断产生时的从时钟值保存到从时钟计数器S_Int_Time_Counter和从定时器S_Int_Timer中。
从机接收到主机的主时钟值后，对自己的从时钟进行修正时，从机首先读取自己当前的从时钟计数器S_Time_Counter和从定时器S_Timer的值，分别计算这两个值和中断产生时保存的对应的两个值的偏差，把偏差值加上中断产生时保存的主时钟值，然后写入到S_Time_Counter和S_Timer中，此后从定时器中的值从S_Timer开始计数，直到溢出中断，中断后，S_Time_Counter值做加1的调整。
在从机对自己的从时钟进行修正后，修正后的从时钟与当前主时钟之间还会存在一定的同步误差，包括信号传输的时差、中断处理的时差以及主时钟和从时钟各自的时钟源不同造成的时差，信号传输的时差是指主机和从机产生中断之间的时间差，中断处理的时差在主机和从机中都有，表示在中断发生后到读取各自的时钟之间的时间差。
其中由主时钟和从时钟各自的时钟源不同造成的时差可以通过从机再对定时器的赋值进行校准。或者减小主机和从机之间的同步时间间隔来减小时间偏差。
主机为一个，从机为多个。
与现有技术相比，本发明具有如下的有益效果：
本发明公开的基于RS485的系统时钟同步方法，通过硬软件结合，使得各个从机通过从主机获取主时间来计算出自己的时钟时间与主机的时钟时间的偏差，通过计算，对自己的时钟进行修正校准，使得系统时钟同步效果能达到所设定的要求。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明的硬件原理结构框图；
图2为本发明时钟同步过程示意图；
图3为本发明主机定时器中断服务流程图；
图4为本发明主机外部中断服务流程图；
图5为本发明主机主程序流程图；
图6为本发明从机主程序流程图；
图7为本发明的系统测试原理图；
图8为同步时的同步信号时间误差示意图；
图9为时钟同步一秒后，主机和从机的时钟差示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
本发明提供一种基于RS485网络中的主从机时钟同步对时方法。
时钟同步的原理：
一般系统包括一个主机，多个从机。主机和从机都以单片机作为控制单元，单片机上有定时器，有外部中断引脚和UART接口。其中UART连接RS485芯片，作为系统的通讯总线使用。
主时钟和从时钟的产生原理：
主机上的单片机称为主CPU，从机上的单片机称为从CPU。主机和从机上的单片机都是用外部晶振倍频后作为工作时钟。主、从CPU各自都有自己的工作时钟和定时器，工作时钟经过分频后作为定时器的时钟源，时钟源可以设定为经过一定的时间间隔产生定时中断，中断的次数被记录后形成主时钟和从时钟。时间间隔根据实际需要设置，可以是1秒，1毫秒等。
硬件信号的同步实现：
要实现时钟同步，在硬件上通过信号线来实现。主机和从机的硬件连接结构图如图1所示。系统中主机和从机通过RS485通讯，而RS485芯片和CPU连接的接口为UART接口。通讯过程中，主CPU的发送数据线TXD_M和从CPU的接收数据线RXD_S产生的信号相同，并且同步，可以用此信号线作为同步信号线。
时间的精确读取：
UART发送数据是按照位发送，发送一个8位的数据一般要发送10个位，其中有起始位和停止位。UART发送信号在没有发送数据时是高电平，而发送数据时的起始位为低电平，可以用通信过程中的这个起始位作为同步信号。根据这个同步信号，需要主CPU和从CPU同时抓取各自的时钟。
同时抓取信号通过中断来实现。在CPU中都有外部中断引脚，在主CPU中，把TXD_Mx信号连接到一个中断引脚。在从CPU中，把RXD_S信号连接到一个中断引脚。CPU的外部中断都设置为从高到低电平的跳变来触发。在CPU的外部中断中读取时钟，这样主、从CPU就能同时读取到各自的时钟。
从机时钟修正：
得到各自的时钟后，主机把主时钟发送给从机，从机按照主机的时钟修正自己的时钟，就实现了和主机时钟的同步。
以下通过一具体实施例来对时钟同步的具体实现方法做进一步详细的说明。
定时器的配置及定时中断处理：
主CPU使用STM32F103VCT6芯片，系统时钟频率：72MHz时钟，使用定时器Timer4，时钟预分频数为720，那么一个时钟周期为0.01mS，即10uS。定时器的自动重装载寄存器周期的值设置为50000，则定时中断一次的时间为50000x0.01mS＝500mS。主定时器命名为M_Timer。
从CPU使用STM32F103C8T6芯片，系统频率和定时器的配置和主CPU相同，从定时器命名为S_Timer。
CPU的定时器为16位，配置后开启定时器，定时器每隔10uS计数加一，等计数值达到50000时计数值清零，并产生定时中断，两次定时中断时间间隔500mS。定义变量记录中断次数，就可以换算成时钟。主机的定时器中断次数计数变量命名为主机时钟计数器，变量名：M_Time_Counter，从机的定时器中断次数计数变量名称为从机时钟计数器，变量名：S_Time_Counter。
主机定时中断中，M_Time_Counter计数器加1；从机定时中断中，M_Time_Counter计数器加1。
UART接口的配置：
UART用于连接RS485芯片进行通讯。主CPU使用UART1接RS485，配置波特率115200,8位数据位，1位停止位，无奇偶校验。从CPU使用UART3连接RS485芯片，配置波特率115200,8位数据位，1位停止位，无奇偶校验。
外部中断的配置和中断处理：
主CPU外部中断使用PC0引脚，连接UART的发送信号线TX。配置为下降沿触发中断。从CPU外部中断使用PA2引脚，连接UART的接收信号线RX。配置为下降沿触发中断。主、从CPU的外部中断都可以进行禁止和允许的设置，即禁止中断产生和允许中断产生。
在中断中读取定时器的时间计数值，保存。
主CPU外部中断处理：读取时钟计数器M_Time_Counter和定时器M_Timer的值，并保存到M_Int_Time_Counter和M_Int_Timer中，设置中断标志，禁止外部中断；
从CPU外部中断处理：读取时钟计数器S_Time_Counter和定时器S_Timer的值，并保存到S_Int_Time_Counter和S_Int_Timer中，设置中断标志，禁止外部中断；
时钟同步过程：
从机和主机的时钟同步包括以下步骤实现：主机发送准备命令；从机接收准备命令；主机发送同步命令；从机接收同步命令；主机发送主时钟；从机接收主时钟并修正自己的从时钟，如图2所示。
具体过程包括如下：
主机发送准备命令：当需要进行时钟同步时，主机先发送时钟同步准备命令。发送命令后主机要做必要的准备工作，具体为允许外部中断，中断标志清零。
从机接收到准备命令后，做同样的准备工作，允许外部中断，中断标志清零。
主机发送同步命令：同步命令发送出去后，主机会产生外部中断，会产生中断标志，并且也在外部中断中记录到了中断产生时的主时钟，主时钟值保存在M_Int_Time_Counter和M_Int_Timer中。M_Int_Time_Counter中的值的时钟单位是0.5S，即500mS；M_Int_Timer中的值的时钟单位是0.01mS，即10uS。
从机接收到同步命令后，也已经产生了外部中断，这个可以根据中断标志可以判断。中断产生时的从时钟值保存在S_Int_Time_Counter和S_Int_Timer中。S_Int_Time_Counter中的值的时钟单位是0.5S，即500mS；S_Int_Timer中的值的时钟单位是0.01mS，即10uS。从机接收到同步命令后，等待接收主机的主时钟值。
主机发送主时钟：主机发送同步命令后，发送主时钟值，即M_Int_Time_Counter和M_Int_Timer中的数据给从机。
从机接收到主机的时钟值后，通过计算，对自己的时钟进行修正。
主机发送对时命令，16进制数据包：“55AA3154494D450D0A”
主机发送对时数据包，16进制数据包：“55AA32”
主机发送主机时间，16进制数据包：“55AA33xxxxxxxxyyyy”
参数定义：
主机时钟秒计时：M_Time_Counter，单位0.5秒
主机时钟微秒计时：M_Timer，单位10微妙，或0.01毫秒
从机时钟秒计时：S_Time_Counter，单位0.5秒
从机时钟微秒计时：S_Timer，单位10微妙，或0.01毫秒。
从机时钟的计算和修正：
从机接收到主机的时钟数据后，对自己的时钟进行修正。读取当前的时钟计数器S_Time_Counter和定时器S_Timer的值，分别计算这两个值和中断产生时的对应的两个值的偏差，把偏差值加上主时钟值，然后写入到S_Time_Counter和S_Timer中。此后定时器中的值从S_Timer开始计数，直到溢出中断，中断后，S_Time_Counter值做加1的调整。
软件流程：
主机定时器中断服务程序，如图3所示：
主机定时器中断服务程序处理主机时钟更新，主要的功能是进行秒增加1计数。计数每加1，表示主时钟增加0.5秒。同时在中断服务程序中增加一个测试信号，测试信号是一个低脉冲信号，用示波器测量可以看到，每隔0.5秒输出一个低脉冲信号。
从机定时器中断服务程序：
从机的定时中断程序和主机相同，也是每隔0.5秒计数值加1，并且也输出一个低脉冲信号。
主机外部中断服务程序，如图4所示：
主机外部中断的产生是由时钟同步命令引起，在中断中读取主时钟并保存，并且禁止外部中断在产生。这个时钟称为同步主时钟，保存到M_Int_Time_Counter和M_Int_Timer中。表示主机中断时的时钟。
从机外部中断服务程序：
从机外部中断的产生也是由时钟同步命令引起，处理方式和主机相同，读取的时钟值保存到S_Int_Time_Counter和S_Int_Timer中。表示从机中断时的时钟。
主机主程序流程，如图5所示：
主机主程序流程是主机在时钟同步过程中从发起对时到最后对时结束的程序执行流程。
从机主程序流程，如图6所示：
从机主程序流程是从机在运行过程中，从接收到对时准备命令到对时处理完成的程序执行流程。
时钟同步测试结果与分析，图7所示。
影响时钟同步误差的因素：
影响时钟同步的时间差包括信号传输的时差和中断处理的时钟差。信号传输指的是主机和从机产生中断之间的时间差。通过测量，时差在1.4uS左右，如图8所示。中断处理的时间在主机和从机中都有，表示在中断发生后到读取各自的时钟之间的时差。实际测量中，中断处理的时间为3uS左右，如果使主机和从机的中断处理过程尽量一致，即可减小时间偏差。
时钟同步的测量：
图9是实际测量的同步后的时钟。是在时钟同步后1秒钟时主机和从机输出的信号时间偏差。根据图示时差小于5uS。通过长时间的测量，有个别时间同步后的时钟偏差大于10uS，但不会超过20uS。
如果要减小时钟同步的偏差，可以采用的方法：减小定时器的分频数，从10uS可以提高到2uS。
时钟同步后，由于主时钟和从时钟各自的时钟源不同，运行过程中也会慢慢产生偏差，减小此偏差可以采用的方法是从机再对定时器的赋值进行校准；另外是减小主机和从机之间的同步时间，比如10秒或更短时间进行一次时钟同步。
本实验测量过程中，主时钟和从时钟之间的时间差是1.1uS/S，如果10秒钟做一次时钟同步的时，偏差已经达到11uS，所以可以采用5秒钟做一次时钟同步。
高精度时钟同步测量系统在电力监测设备中有很大的使用空间，试验证明，本发明基于RS485分布式网络系统的时钟同步精度可以达到微秒级。从成本和精度方面为其他基于RS485网络系统的时钟同步提供参考和帮助。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (9)

1.一种基于RS485网络中系统时钟同步方法，其特征在于，包括主机和从机，主机与从机之间通过RS485接口连接，所述RS485接口的连接线不仅作为主机和从机之间的通讯连接线，同时，作为主机和从机之间的时钟同步信号线，用于主机对从机进行时钟同步命令控制，且，作为RS485通讯连接线时的通讯波特率的配置对作为RS485时钟同步信号线时的同步控制不产生影响；
具体包括步骤如下：
步骤1：主机发送准备命令
当需要进行时钟同步时，主机先发送时钟同步准备命令，发送命令后主机要做必要的准备工作，包括允许外部中断，中断标志清零；
步骤2：从机接收准备命令
从机接收到准备命令后，做必要的准备工作，包括允许外部中断，中断标志清零；
步骤3：主机发送同步命令
同步命令发送出去后，主机会产生外部中断，会产生中断标志，在外部中断中记录到了中断产生时的主时钟并保存，并且禁止外部中断再产生，直至再次发送完新的同步准备命令；
步骤4:从机接收同步命令
从机接收到同步命令后，也产生了外部中断，在外部中断中记录到了中断产生时的从时钟值并保存，并且禁止外部中断再产生，直至再次接收到主机发送的新的同步准备命令；
步骤5：主机发送主时钟；
步骤6：从机接收主时钟；
步骤7：从机修正自己的从时钟；
从机接收到主机的主时钟值后，对自己的从时钟进行修正。
2.根据权利要求1所述的基于RS485网络中系统时钟同步方法，其特征在于，主机的数据发送线连接其外部中断引脚，在主机向从机发送同步命令后，主机发送一个数据，该数据的起始位作为时钟同步信号用以触发主机外部中断引脚发生中断；从机的数据接收线连接其外部中断引脚，在从机接收到主机发出的同步命令后，等待接收主机发送的数据，该数据的起始位作为时钟同步信号用以触发从机外部中断引脚发生中断。
3.根据权利要求1所述的基于RS485网络中系统时钟同步方法，其特征在于，主、从机中的CPU控制器的外部中断优先级均配置为其所有中断中的最高优先级。
4.根据权利要求1所述的基于RS485网络中系统时钟同步方法，其特征在于，主、从机中的外部中断引脚上的中断信号的触发均配置为从高到低触发中断。
5.根据权利要求1所述的基于RS485网络中系统时钟同步方法，其特征在于，同步命令是一个字节或多个字节的数据。
6.根据权利要求1所述的基于RS485网络中系统时钟同步方法，其特征在于，时钟包括时钟计数器的值和定时器的值，其中，定时器的值决定系统时钟的最小单位，直到溢出中断，定时器的值清零并重新装载，时钟计数器的值加1。
7.根据权利要求1所述的基于RS485网络中系统时钟同步方法，其特征在于，主机外部中断中记录到的中断产生时的主时钟称为同步主时钟，保存到主时钟计数器M_Int_Time_Counter和主定时器M_Int_Timer中；从机外部中断中记录到的中断产生时的从时钟值保存到从时钟计数器S_Int_Time_Counter和从定时器S_Int_Timer中；从机接收到主机的主时钟值后，对自己的从时钟进行修正时，从机首先读取自己当前的从时钟计数器S_Time_Counter和从定时器S_Timer的值，分别计算这两个值和中断产生时保存的对应的两个值的偏差，把偏差值加上中断产生时保存的主时钟值，然后写入到S_Time_Counter和S_Timer中，此后从定时器中的值从S_Timer开始计数，直到溢出中断，中断后，S_Time_Counter值做加1的调整。
8.根据权利要求1所述的基于RS485网络中系统时钟同步方法，其特征在于，在从机对自己的从时钟进行修正后，修正后的从时钟与当前主时钟之间还会存在一定的同步误差，包括信号传输的时差、中断处理的时差以及主时钟和从时钟各自的时钟源不同造成的时差，信号传输的时差是指主机和从机产生中断之间的时间差，中断处理的时差在主机和从机中都有，表示在中断发生后到读取各自的时钟之间的时间差，其中由主时钟和从时钟各自的时钟源不同造成的时差可以通过从机再对定时器的赋值进行校准，或者减小主机和从机之间的同步时间间隔来减小时间偏差。
9.根据权利要求1所述的基于RS485网络中系统时钟同步方法，其特征在于，主机为一个，从机为多个。
CN201811565391.6A 2018-12-20 2018-12-20 基于rs485网络中系统时钟同步方法 Active CN109683567B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811565391.6A CN109683567B (zh) 2018-12-20 2018-12-20 基于rs485网络中系统时钟同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811565391.6A CN109683567B (zh) 2018-12-20 2018-12-20 基于rs485网络中系统时钟同步方法

Publications (2)

Publication Number Publication Date
CN109683567A CN109683567A (zh) 2019-04-26
CN109683567B true CN109683567B (zh) 2020-10-02

Family

ID=66188126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811565391.6A Active CN109683567B (zh) 2018-12-20 2018-12-20 基于rs485网络中系统时钟同步方法

Country Status (1)

Country Link
CN (1) CN109683567B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110895125B (zh) * 2019-11-08 2022-05-03 重庆云铭科技股份有限公司 一种电子雷管芯片内部时钟校准方法
CN111988105B (zh) * 2020-08-25 2022-11-01 烟台东方威思顿电气有限公司 一种基于rs485的高精度对时方法
CN112235096B (zh) * 2020-09-08 2023-05-05 高新兴物联科技股份有限公司 一种数据通讯方法、数据接收方法、装置以及数据发送方法、装置
CN112462717B (zh) * 2020-12-03 2021-11-30 摩通传动与控制(深圳)有限公司 一种基于EtherCAT的高精度多轴时钟同步方法
CN114301561A (zh) * 2021-11-30 2022-04-08 国网辽宁省电力有限公司葫芦岛供电公司 改进ieee1588协议的时钟同步装置及方法和时钟伺服系统及方法
CN116132218A (zh) * 2023-03-30 2023-05-16 杭州协能科技股份有限公司 主机和多从机的通信系统及其通信方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515831B (zh) * 2008-02-22 2013-08-28 杭州华三通信技术有限公司 一种时间同步传递方法、系统及装置
CN101399635A (zh) * 2008-09-28 2009-04-01 中兴通讯股份有限公司 通讯波特率自适应方法、装置以及主机
JP5102789B2 (ja) * 2009-01-16 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置及びデータプロセッサ
CN101610145B (zh) * 2009-07-03 2013-08-07 中兴通讯股份有限公司 一种实现分布式系统的同步控制的方法和系统
CN101876928B (zh) * 2009-11-13 2012-07-25 北京全路通信信号研究设计院有限公司 一种二乘二取二系统的同步方法和设备
CN104065545B (zh) * 2014-06-27 2017-12-22 浙江大学 基于Modbus协议的RS485总线通讯方法及基于该通讯方法的电力电子系统
CN106131947B (zh) * 2016-09-14 2019-11-05 潘进 一种无线网络设备间时钟同步的方法
CN107577140B (zh) * 2017-09-14 2019-11-05 国电南瑞科技股份有限公司 一种基于fpga的同步时钟管理模块

Also Published As

Publication number Publication date
CN109683567A (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
CN109683567B (zh) 基于rs485网络中系统时钟同步方法
US9923656B2 (en) Methods, systems, and computer readable media for testing recovered clock quality
US10908941B2 (en) Timestamping data received by monitoring system in NFV
EP3284217B1 (en) Methods, systems, and computer readable medium for synchronizing timing among network interface cards (nics) in a network equipment test device
EP3284244B1 (en) Methods, systems, and computer readable media for emulating network devices with different clocks
CN109407752B (zh) Rs485通讯中实现时钟同步的gis断路器在线监测系统
CN104836630B (zh) Ieee1588时钟同步系统及其实现方法
CN110166952B (zh) 基于广播同步的无线传感器网络数据采集方法及系统
CN109462452B (zh) 一种提高暂态录波型故障指示器采样同步精度的方法
US9323286B2 (en) Ad-hoc synchronization of industrial control networks
CN105549379A (zh) 一种基于高精度时间基准触发的同步测量装置及方法
CN114567926B (zh) 一种用于无线分布式测试系统的时钟同步和触发装置
EP3026515A1 (en) Programmable controller system and controller therefor
US11716162B2 (en) Method and system for controlling network timing precision of a seismic collector, and terminal device
CN108259109B (zh) Ptp域中的网络设备及tod同步方法
CN109302255B (zh) 时间同步控制方法、装置、系统及计算机可读存储介质
CN103647614A (zh) 基于ieee1588协议的可靠提高时间同步精度方法
CN112782640A (zh) 一种智能电能表的检定方法及装置
CN116455501A (zh) 一种数据帧同步通信方法、系统、数控机床
CN108666990A (zh) 一种电网差动保护方法及系统
CN113381832B (zh) 一种基于fpga平台的精确时间同步方法
CN102983959B (zh) 在多个mac中实现ptp一步模式和两步模式的方法及装置
CN214480655U (zh) 一种兼容可定义确定性通信以太网的嵌入式设备
CN214627000U (zh) 一种兼容可定义确定性通信以太网的网卡设备
CN109104312A (zh) 一种可配置afdx总线数据帧延时设备和afdx数据帧延时方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant