KR20110125643A - 데이터 처리 인터페이스 디바이스 - Google Patents

데이터 처리 인터페이스 디바이스 Download PDF

Info

Publication number
KR20110125643A
KR20110125643A KR1020117020343A KR20117020343A KR20110125643A KR 20110125643 A KR20110125643 A KR 20110125643A KR 1020117020343 A KR1020117020343 A KR 1020117020343A KR 20117020343 A KR20117020343 A KR 20117020343A KR 20110125643 A KR20110125643 A KR 20110125643A
Authority
KR
South Korea
Prior art keywords
information
integrated circuit
die
circuit die
ddic
Prior art date
Application number
KR1020117020343A
Other languages
English (en)
Inventor
필립 이. 마드리드
스테판 씨. 에니스
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20110125643A publication Critical patent/KR20110125643A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Information Transfer Systems (AREA)

Abstract

집적 회로 패키지(110)를 포함하는 데이터 처리 디바이스(100)의 제1 집적 회로 다이(130)에서 제1 타입의 정보가 결정된다. 상기 집적 회로 패키지(110)는 상기 제1 집적 회로 다이(130)와 제2 집적 회로 다이(120)를 포함한다. 상기 제1 집적 회로 다이(130)에서 제2 타입의 정보가 결정된다. 상기 제1 및 제2 정보는 시분할 다중화 프로토콜(300)을 이용하여 상기 프로토콜(300)의 제1 시간 슬롯 동안에 상기 제1 정보를 송신하고 상기 프로토콜(300)의 제2 시간 슬롯 동안에 상기 제2 정보를 송신함으로써 상기 제1 집적 회로 다이(130)로부터 상기 제2 집적 회로 다이(120)로 송신된다.

Description

데이터 처리 인터페이스 디바이스{DATA PROCESSING INTERFACE DEVICE}
본 개시는 개괄적으로 전자 디바이스들에 관한 것이고, 더욱 상세하게는 데이터 처리 디바이스들에 관한 것이다.
VLSI(very large-scale integration)는 단일의 IC(integrated circuit) 패키지에 많은 수의 컴포넌트들을 조합하여 집적 회로(IC)를 생성하는 공정이다. IC 패키지는 단일의 IC 다이를 포함할 수 있고, 또는 1개 이상의 IC 다이를 포함할 수 있다. 1개 이상의 IC 다이를 포함하는 IC 패키지는 멀티-칩 모듈(multi-chip module, MCM)으로 지칭된다. 예를 들면, 2개의 개별 마이크로프로세서 IC 다이를 포함하는 데이터 처리 디바이스는 단일의 MCM에 2개의 개별 마이크로프로세서 IC 다이를 포함함으로써 구현될 수 있다. 각각의 IC 다이는 개별적으로 제조되고 각각의 IC 다이는 MCM 패키지에 포함되는 기판에 접합(bond)된다. MCM 패키지 기판은 각각의 IC 다이의 핀들 사이에 그리고 IC 다이의 핀들과 MCM의 외부 인터페이스 핀들 사이에 전기적 연결을 제공하는 전도체들을 포함한다. 전도체들은 데이터 신호들과 기준 신호들을 실어 나를 수 있다.
IC 다이의 핀들은 와이어(wire)들이 접합되는 금속화된 패드들, IC 다이의 표면 일부분에 배치되는 금속 범프들(metal bumps) 등과 같은 전도성 구조이다. IC 다이의 개별 핀들과 MCM 기판에 포함되는 해당 전도체들은 전기적 연결을 제공하도록 함께 접합된다. 패키징 기술은 이 전기적 연결들이 얼마나 물리적으로 작을 수 있는지를 제한하므로 그 기술은 특정 IC 다이에 병합될 수 있는 개별 핀들의 개수를 제한한다. 그러므로, IC 다이에 물리적으로 배치될 수 있는 핀들의 개수는 개별 IC 다이에 포함될 수 있는 회로 컴포넌트들의 개수를 제한할 수 있다. 한 MCM에 병합되는 복수의 IC 다이에 신호 인터페이스를 제공하는 것은 특히 어렵다.
제1 양상에서, 방법은 집적 회로 패키지를 포함하는 데이터 처리 디바이스의 제1 집적 회로 다이에서 제1 타입의 제1 정보를 결정하는 것과, 상기 집적 회로 패키지는 상기 제1 집적 회로 다이와 제2 집적 회로 다이를 포함하며, 상기 제1 집적 회로 다이에서 제2 타입의 제2 정보를 결정하는 것과, 그리고 시분할 다중화 프로토콜(time-divided multiplexed protocol)을 이용하여 상기 프로토콜의 제1 시간 슬롯(time slot) 동안에 상기 제1 정보를 송신하고 상기 프로토콜의 제2 시간 슬롯 동안에 상기 제2 정보를 송신함으로써 상기 제1 집적 회로 다이로부터 상기 제2 집적 회로 다이로 상기 제1 및 제2 정보를 송신하는 것을 포함한다. 제1 양상의 한 실시예에서, 상기 제1 타입의 제1 정보는 상기 제1 집적 회로 다이의 측정된 온도를 표시한다. 제1 양상의 또 다른 실시예에서, 상기 제2 타입의 제2 정보는 상기 제1 집적 회로 다이와 관련된 동작 모드를 표시한다. 제1 양상의 추가 실시예에서, 상기 방법은 상기 제2 집적 회로 다이로부터 상기 제1 정보에 대한 요청을 상기 제1 집적 회로 다이에서 수신하는 것을 포함한다.
제1 양상의 또 다른 실시예에서, 상기 방법은 상기 제1 정보에 대한 요청을 수신하는 것이 상기 집적 회로 패키지의 제1 입력/출력 핀에서 상기 제1 정보에 대한 요청을 수신하는 것에 응답하여 이루어지는 것을 포함한다. 제1 양상의 추가 실시예에서, 상기 제1 입력/출력 핀은 상기 제1 집적 회로 다이에 의해 직접적으로 액세스할 수 없다. 제1 양상의 또 다른 실시예에서, 상기 제1 정보는 상기 제1 집적 회로 다이의 온도를 표시하고, 상기 방법은 상기 제2 정보에 의거하여 테스트 결과를 결정하는 것을 더 포함하며, 상기 제2 정보는 상기 데이터 처리 디바이스에서 수신되는 테스트 패턴을 기반으로 한다. 제1 양상의 또 다른 실시예에서, 상기 방법은 상기 집적 회로 패키지의 상기 제1 입력/출력 핀을 통해 상기 제1 정보를 제공하는 것과, 그리고 상기 집적 회로 패키지의 제2 입력/출력 핀을 통해 상기 테스트 결과를 제공하는 것을 포함한다.
제1 양상의 또 다른 실시예에서, 상기 테스트 결과를 결정하는 것은 제1 시간에 상기 테스트 패턴을 수신하는 것에 응답하여 상기 테스트 결과를 결정하는 것을 포함하고, 상기 제1 정보를 결정하는 것은 제2 시간에 상기 제1 집적 회로 다이에서 정보 요청을 수신하는 것에 응답하여 상기 제1 정보를 결정하는 것을 포함하며, 상기 제1 시간은 상기 제2 시간과 비-결정적인(non-deterministic) 관계를 가진다. 제1 양상의 또 다른 실시예에서, 상기 제1 집적 회로 다이는 슬레이브 디바이스(slave device)로서 구성되고, 상기 제2 집적 회로 다이는 마스터 디바이스(master device)로서 상기 제1 및 제2 정보를 송신하도록 구성된다. 제1 양상의 추가 실시예에서, 상기 방법은 상기 제1 집적 회로 다이에서 제3 타입의 제3 정보를 수신하는 것과, 그리고 상기 시분할 다중화 프로토콜을 이용하여 상기 프로토콜의 제3 시간 슬롯 동안에 상기 제3 정보를 송신함으로써 상기 제2 집적 회로 다이로 상기 제1 정보 및 상기 제2 정보와 함께 상기 제3 정보를 송신하는 것을 포함한다.
제1 양상의 또 다른 실시예에서, 상기 방법은 상기 제2 집적 회로 다이에서 상기 제1 타입의 제3 정보를 수신하는 것과, 상기 제2 집적 회로 다이에서 상기 제2 타입의 제4 정보를 수신하는 것과, 그리고 상기 시분할 다중화 프로토콜을 이용하여 상기 프로토콜의 제3 시간 슬롯 동안에 상기 제3 정보를 송신하고 상기 프로토콜의 제4 시간 슬롯 동안에 상기 제4 정보를 송신함으로써 상기 제1 집적 회로 다이로 상기 제3 및 제4 정보를 송신하는 것을 포함한다.
제2 양상에서, 방법은 집적 회로 패키지의 제1 집적 회로 다이에서 시분할 다중화 정보 스트림을 수신하는 것과, 상기 시분할 다중화 정보 스트림은 상기 집적 회로 패키지의 제2 집적 회로 다이로부터 수신되며, 상기 제1 집적 회로 다이에서 상기 정보 스트림의 제1 시간 슬롯을 결정하는 것과, 상기 제1 집적 회로 다이에서 상기 정보 스트림의 제2 시간 슬롯을 결정하는 것과, 그리고 상기 제1 시간 슬롯에서 상기 제1 정보를 그리고 상기 제2 시간 슬롯에서 상기 제2 정보를 통신하는 것을 포함한다. 제2 양상의 한 실시예에서, 상기 방법은 상기 집적 회로 패키지의 입력/출력 핀을 통해 상기 제1 정보에 의거하여 제3 정보를 통신하는 것을 포함한다. 제2 양상의 또 다른 실시예에서, 상기 입력/출력 핀은 상기 제2 집적 회로 다이에 의해 직접적으로 액세스 가능한 것이 아니다. 제2 양상의 또 다른 실시예에서, 상기 제1 정보는 상기 제1 집적 회로 다이의 측정된 온도를 표시한다. 제2 양상의 또 다른 실시예에서, 상기 제2 정보는 상기 제1 집적 회로 다이와 관련된 동작 모드를 표시한다. 제2 양상의 추가 실시예에서, 상기 집적 회로 다이는 제1 데이터 처리 코어를 포함한다.
제3 양상에서, 디바이스는 집적 회로 패키지를 포함하고, 상기 집적 회로 패키지는 제1 집적 회로 다이와, 그리고 상기 제1 집적 회로 다이에 연결되는 제2 집적 회로 다이를 포함한다. 상기 제2 집적 회로 다이는 제1 타입의 제1 정보를 결정하고, 제2 타입의 제2 정보를 결정하며, 그리고 시분할 다중화 프로토콜을 이용하여 상기 프로토콜의 제1 시간 슬롯 동안에 상기 제1 정보를 송신하고 상기 프로토콜의 제2 시간 슬롯 동안에 상기 제2 정보를 송신함으로써 상기 제1 집적 회로 다이로 상기 제1 및 제2 정보를 송신하도록 구성된다. 제3 양상의 한 실시예에서, 상기 제1 정보는 상기 제2 집적 회로 다이의 측정된 온도를 표시한다.
본 개시는 첨부된 도면들을 참조함으로써 더 잘 이해될 수 있으며 본 발명의 수많은 특징들 및 장점들이 당해 기술 분야의 기술자들에게 자명하게 될 것이다.
도 1은 본 개시의 특정 실시예에 따라 데이터 처리 시스템에 포함되는 MCM의 단면도를 예시한 것이다.
도 2는 본 개시의 특정 실시예에 따라 다이-대-다이 통신 링크(die-to-die communication link, DDCL)를 포함하는 도 1의 MCM을 예시하는 블록도이다.
도 3은 본 개시의 특정 실시예에 따라 도 2의 DDCL에 의해 구현되는 시분할 다중화 프로토콜(time-divided multiplexed protocol)을 예시하는 그래프이다.
도 4는 본 개시의 특정 실시예에 따라 도 2의 DDCL에 의해 구현되는 시분할 다중화 프로토콜을 예시하는 타이밍도(timing diagram)이다.
도 5는 본 개시의 특정 실시예에 따라 도 1의 MCM의 평면도를 예시한 것이다.
시분할 다중화 프로토콜(time-divided multiplexed protocol)을 이용하여 데이터 처리 디바이스에 포함되는 2개 이상의 IC 다이 사이에 서로 다른 타입의 정보 교환을 용이하게 하기 위해 다이-대-다이 통신 링크(die-to-die communication link, DDCL)를 제공하는 디바이스 및 방법이 개시된다.
도 1은 본 개시의 특정 실시예에 따라 데이터 처리 시스템(100)에 포함되는 MCM(110)의 단면도를 예시한 것이다. MCM(110)은 IC 다이(120)와 IC 다이(130), 전도체들(conductors)(140, 142, 144, 146), 외부 인터페이스 핀들(external interface pins)(152, 154, 156)을 포함한다. IC 다이(120)와 IC 다이(130) 각각은 IC 다이(120)와 IC 다이(130) 사이의 정보 교환을 지원하기 위해 다이-대-다이 인터페이스 회로(die-to-die interface circuit, DDIC)를 포함한다. IC 다이(120)는 DDIC(122)와 핀들(1202, 1204, 1206)을 포함한다. IC 다이(130)는 DDIC(132)와 핀들(1302, 1304, 1306)을 포함한다.
IC 다이(120)는 전도체(140)에 연결되는 핀(1202)을, 전도체(142)에 연결되는 핀(1204)을, 전도체(144)에 연결되는 핀(1206)을 가진다. IC 다이(130)는 전도체(144)에 연결되는 핀(1302)을, 전도체(142)에 연결되는 핀(1304)을, 전도체(146)에 연결되는 핀을 가진다. MCM(110)은 전도체(140)에 연결되는 외부 인터페이스 핀(152)을, 전도체(142)에 연결되는 외부 인터페이스 핀(154)을, 전도체(146)에 연결되는 외부 인터페이스 핀(156)을 가진다. 그러므로, IC 다이의 핀들과 MCM(110)의 전도체들 사이에 전기적 연결을 제공하기 위해 IC 다이(120)와 IC 다이(130)의 핀들은 MCM(110)의 전도체들(140, 142, 144)과 같은 해당 전도체들에 각각 연결된다.
MCM(110)과 같은 MCM은 수백 개의 개별 전도체들을 포함할 수 있고, 각각의 전도체는 IC 다이(120)와 IC 다이(130)에 포함되는 핀들로 및 핀들로부터 신호를 전도시키거나, 또는 IC 다이의 핀들과 MCM(110)의 외부 인터페이스 핀들, 예컨대 핀들(152, 154, 156) 사이에 신호를 전도시킬 수 있다. MCM(110)에서의 외부 인터페이스 핀은 MCM(110)에 대해 입력, 출력, 또는 양방향 인터페이스로서 역할할 수 있다. 예를 들면, 한 실시예에서 전도체(142)는 핀(154)에서 수신되는 클록 신호를 전도시킬 수 있고 그 신호를 IC 다이(120)의 핀(1204)과 IC 다이(130)의 핀(1304)으로 제공할 수 있다. 외부 인터페이스 핀(152)은 IC 다이(120)에서 발생되는 메모리 어드레스를 데이터 처리 시스템(100)의 메모리 디바이스로 전도시키는 MCM(110) 출력일 수 있다. MCM(110)에서 공통의 외부 인터페이스 핀은 IC 다이(120)와 IC 다이(130) 각각에서 3상태(tri-state)나 오픈 콜렉터(open-collector) 형태의 드라이버들을 사용함으로써 IC 다이(120)와 IC 다이(130) 모두로부터 전도되는 신호들에 대해 출력으로서 기능할 수 있다. IC 다이(120)와 IC 다이(130)는 마이크로프로세서 디바이스들, 주변장치 인터페이스 디바이스들, 또 다른 유형의 데이터 처리 디바이스, 또는 그들의 조합과 같은 데이터 처리 디바이스들을 포함할 수 있다.
IC 다이(120)와 IC 다이(130) 각각은 IC 다이들 사이의 정보 교환을 지원하기 위해 DDIC 모듈을 포함한다. IC 다이(120)와 같은 하나의 IC 다이는 마스터 디바이스(master device)로 지정되고, 나머지 IC 다이는 슬레이브 디바이스들(slave devices)로 지정된다. 마스터 디바이스로 지정된 IC 다이는 특정한 분류의 정보에 대해서 MCM(110)과 데이터 처리 시스템(100) 사이의 배타적인 인터페이스로서 역할할 수 있다. 마스터 디바이스는 데이터 처리 시스템(100)과 슬레이브 디바이스 사이에 정보를 중계할 수 있다. IC 다이를 마스터 디바이스로 지정하는 것은 각각의 IC 다이의 핀을 적절한 기준 전압으로 접합시킴으로써 이루어질 수 있다. 예를 들면, 마스터 디바이스와 관련된 마스터 핀은 논리값 하이(logic-high) 기준 전압에 연결될 수 있는 반면, 슬레이브 디바이스들과 관련된 마스터 핀은 논리값 로우(logic-low) 기준 전압에 연결될 수 있다. 마스터 디바이스는 DDCL을 사용하여 MCM(110)의 외부 인터페이스 핀들을 통해 수신된 정보를 슬레이브 디바이스로 중계할 수 있고, 슬레이브 디바이스에서 발생되어 DDCL을 통해 수신된 정보를 데이터 처리 시스템(100)으로 전달할 수 있다. 따라서, MCM(110)의 각각의 IC 다이는 데이터 처리 시스템(100)의 다른 부분들과 통신하기 위하여 MCM(110)의 외부 인터페이스 핀들에 대한 전용의 연결을 필요치 않는다. 그럼으로써, 복수의 IC 다이에 의해 공유 외부 인터페이스 핀을 사용하기 위해 중재(arbitration)와 관련된 논리 회로가 제거될 수 있다.
예를 들면, IC 다이(120)는 마스터 디바이스로 지정될 수 있고 IC 다이(130)는 슬레이브 디바이스로 지정될 수 있다. 데이터 처리 시스템(100)은 IC 다이(130)의 현재 동작 온도를 요청할 수 있다. 마스터 IC 다이(120)는 그 요청(request)을 MCM(110)의 외부 인터페이스 핀들을 통해 수신하고 그 요청을 슬레이브 IC 다이(130)의 DDIC(132)로 송신하기 위해 DDIC(122)를 사용한다. 슬레이브 IC 다이(130)는 요청된 정보를 마스터 IC 다이(120)의 DDIC(122)로 다시 송신하기 위해 DDIC(132)를 사용한다. 마스터 IC 다이(120)는 그 정보를 MCM(110)의 외부 인터페이스 핀들을 통해 데이터 처리 시스템(100)으로 전달한다. 마스터 IC 다이(120)는 또한 슬레이브 디바이스들의 적절한 초기화를 조정하는 것을 책임지는 마스터 부트 프로세서(master boot processor)로 지정될 수 있다. 한 실시예에서, 마스터 IC 다이(120)는 개별 슬레이브 디바이스들이 데이터 처리 시스템(100)의 외부 메모리 디바이스와 직접적으로 정보를 교환하도록 구성되기 전에 정보를 슬레이브 디바이스들로 제공하기 위해 DDCL을 사용할 수 있다.
MCM(110) 외부에서 발생하는 일부 요청들은 MCM(110)과 데이터 처리 시스템(100) 사이의 다른 통신들의 타이밍에 영향을 줄 수 있다. 테스트 프로세스는 비-결정적(non-deterministic)일 수 있기 때문에 이러한 요청들은 제조 테스트 절차 동안에 수신될 때 특히 문제될 수 있다. 제조된 디바이스가 완전히 기능하는지 검증하기 위해 MCM(110)과 같은 디바이스가 테스트 진행중에 있을 때, 자동 테스트 설비(automatic test equipment, ATE)는 MCM(110)의 외부 인터페이스 핀들로 자극(stimulus)을 제공하고 ATE는 MCM(110)의 외부 인터페이스 핀들에서 수신된 응답들을 예상 응답들과 비교한다. ATE는 전형적으로 모든 응답들이 정확하고 결정적인(deterministic) 시간에 수신될 것을 요한다. 만일 테스트 절차에 의해 제공되고 있는 정보에 관하여 비-결정적인 시간에 예상되지 않은 요청이 MCM(110)에서 수신되면, MCM(110)으로부터의 응답은 지연될 수 있고, ATE는 디바이스가 올바르게 기능하는지 여부를 판별할 수 없을 수도 있다.
예를 들면, 테스트 동안에, ATE나 다른 디바이스가 IC 다이(130)가 온-다이(on-die) 온도 센서로부터의 온도 정보를 제공해 줄 것을 주기적으로 요청할 수 있다. 이러한 요청은 진행중인 테스트에 대하여 랜덤한 시간에 이슈(issue)될 수 있다. 바라는 대로의 동기식(synchronous) 테스트 진행을 교란하지 않고 요청을 만족시키기 위하여, DDIC(122)와 DDIC(132)는 시분할 다중화 프로토콜을 이용하며, 이는 특정 타입의 데이터를 위해 프로토콜의 특정한 타임 슬롯들(time slots)을 예약해 둔다. 따라서, IC 다이(120)와 IC 다이(130) 사이의 온도 정보의 교환은 다른 다이-대-다이 통신들을 방해하지 않도록 예약된 시간들 동안에 발생할 수 있다. DDCL은 각각의 IC 다이에서 동시에 실행되고 있는 포어그라운드 타스크(foreground task)의 타이밍을 방해함이 없이 백그라운드 타스크(background task)를 지원하기 위해 개별 IC 다이 사이의 정보 교환에 사용될 수 있다.
도 2는 본 개시의 특정 실시예에 따라 DDCL을 포함하는 MCM(110)을 예시하는 블록도이다. MCM(110)은 IC 다이(120)와 IC 다이(130)를 포함한다. IC 다이(120)는 DDIC(122)를 포함하고 IC 다이(130)는 DDIC(132)를 포함한다. DDIC(122)와 DDIC(132)는 함께 IC 다이(120)와 IC 다이(130) 사이의 다이-대-다이 통신 링크를 제공하는 DDCL(200)를 구현한다. IC 다이(120)는 "HT"로 표시된 고속 인터페이스(high-speed interface)를 통해 IC 다이(130)에 연결된다. DDIC(122)는 "CLKIN"으로 표시된 신호를 수신하는 제1 입력과, "RESET"으로 표시된 신호를 수신하는 제2 입력과, "DSLAVE"로 표시된 노드(node)에 연결되는 제3 입력과, "DMASTER"로 표시된 노드에 연결되는 출력과, "DATA1"로 표시된 인터페이스를 가진다. DDIC(132)는 신호(CLKIN)를 수신하는 제1 입력과, 신호(RESET)를 수신하는 제2 입력과, 노드(DMASTER)에 연결되는 제3 입력과, 노드(DSLAVE)에 연결되는 출력과, "DATA2"로 표시된 인터페이스를 가진다.
IC 다이(120)에 포함되는 DDIC(122)와 IC 다이(130)에 포함되는 DDIC(132) 각각은 MCM(110)의 외부 인터페이스 핀들로부터 리셋 신호(RESET)와 클록 신호(CLKIN)를 수신한다. DDIC(122)와 DDIC(132)는 노드들(DMASTER, DSLAVE)을 통해 전도되는 정보의 송신과 수신을 동기화하기 위해 클록 신호(CLKIN)를 사용한다. 노드들(DMASTER, DSLAVE) 각각은 4-비트 신호를 전도시킬 수 있고, DDIC(122)와 DDIC(132) 사이에 정보를 주고 받는 데 사용된다. 한 실시예에서, 신호(CLKIN)는 데이터 처리 시스템(100)에 의해 제공되는 200 MHz 클록 신호이다. 회로 및 배선의 불균형으로 인해 DDIC(122)에 도달하는 신호(CLKIN)는 DDIC(132)에 도달하는 것에 비해 스큐(skew)가 생길 수 있다. 신호(CLKIN)의 도달 시간의 불균형을 해결하기 위해 DDIC들(122, 132)은 전형적으로 40% 내지 60%의 듀티 사이클(duty cycle)을 갖는 클록 신호를 수신할 때 올바르게 동작하도록 설계된다.
신호(RESET)가 어서션(assertion)되는 동안에, DDIC(122)와 DDIC(132)는 그 해당 출력들을 논리값 로우로 설정한다. 신호(RESET)의 디어서션(de-assertion)에 이어, DDIC(122)와 DDIC(132) 각각에서 초기화 절차가 수행된다. 신호(RESET)가 디어서션된 후 특정한 시간들에서, DDIC(122)의 데이터 송신기는 유효 비트(valid bit)를 송신할 수 있다. 유효 비트는 노드(DMASTER)를 통해 DDIC(132)의 관련 데이터 수신기로 전도된다. DDIC(132)의 데이터 수신기는 그 유효 비트를 미리 정의된 시분할 다중화 시퀀스가 시작했다는 표시(indication)로서 인식한다. 독립적으로, DDIC(132)의 데이터 송신기는 DDIC(122)의 데이터 수신기와 동기화를 설정하기 위해 동일한 절차를 수행할 수 있다. 초기화 절차는 도 4와 관련하여 더 서술된다.
DDIC(122)와 DDIC(132) 각각은 IC 다이(120)와 IC 다이(130)의 논리적 모듈들(logical modules)과 각각 통신하는 논리적 인터페이스(logical interface)를 가진다. DDIC(122)는 인터페이스(DATA1)를 통해 IC 다이(120)의 다른 논리적 모듈들과 정보를 교환할 수 있고, DDIC(132)는 인터페이스(DATA2)를 통해 IC 다이(130)의 다른 논리적 모듈들과 정보를 교환할 수 있다. 예를 들면, IC 다이(120)는 전력 관리(power management, PM) 및 사이드 밴드 인터페이스(side band interface, SBI) 기능들을 지원하도록 구성된 논리적 모듈들과 같은 개별 논리적 모듈들을 포함할 수 있다. IC 다이(120)의 이 모듈들 각각은 DDIC(122)와 DDIC(132)를 이용한 DDCL(200)을 통해 IC 다이(130)의 유사한 모듈과 통신할 수 있다. DDIC(122)와 DDIC(132)는 시분할 다중화 프로토콜을 이용하여 정보를 교환하며, 이 프로토콜은 도 3 및 4와 관련하여 상세히 서술된다.
고속 인터페이스(HT)는 IC 다이(120)와 IC 다이(130) 사이에, 그리고 IC 다이와 데이터 처리 시스템(100) 사이에 정보를 교환하는 데 사용되는 하이퍼 트랜스포트 인터페이스(Hyper Transport interface)이다. HT 인터페이스는 IC 다이(120)와 IC 다이(130)에서 실행되고 있는 주된 타스크(primary task)와 관련된 명령어 및 데이터 정보와 같이 데이터 처리 시스템(100)의 개별 데이터 처리 디바이스들 사이에 높은 우선순위(high priority)의 통신들을 지원하도록 구성된다. DDCL(200)은 HT 인터페이스에 의해 지원되는 교환들과 비교하여 IC 다이 사이에 드물거나 상대적으로 낮은 우선순위의 정보 교환을 지원할 수 있다. 따라서, HT 인터페이스의 성능은 HT 인터페이스와 관련된 대역폭(bandwidth)이 DDCL(200)에 의해 지원되는 많지 않은 동작들을 위해 예약되는 경우에서와 같이 감소되지 않는다.
도 3은 본 개시의 특정 실시예에 따라 도 2의 DDCL(200)에 의해 구현되는 시분할 다중화 프로토콜을 예시하는 그래프이다. 그래프(300)는 시간을 나타내는 수평축을 포함한다. 그래프(300)의 수평축은 시간 기준들(T0, T1, T2, T3, T4, T5, T6)에 의해 연속적인 구간들로 구분된다. 시간 기준들(T0, T1) 사이의 구간은 "SLOT0"로 표시된다. 시간 기준들(T1, T2) 사이의 구간은 "SLOT1"로 표시된다. 시간 기준들(T2, T3) 사이의 구간은 "SLOT2"로 표시되고, 시간 기준들(T3, T4) 사이의 구간은 "SLOT3"로 표시된다. SLOT0, SLOT1, SLOT2, SLOT3 각각은 시분할 다중화 DDCL 프로토콜에서 특정되는 시간 슬롯(time slot)들에 해당하고, 각각의 시간 슬롯은 특정한 정보 비트들의 송신에 전용된다. 4개의 다중화된 시간 슬롯들의 시퀀스는 예시된 바와 같이 반복된다. 따라서 시간 슬롯(SLOT0)이 시간 슬롯(SLOT3)을 뒤따른다.
SLOT0는 기타 다양한 데이터(miscellaneous data)와 관련되고, "SS"로 표시된다. SLOT1은 전력 관리 정보와 주로 관련되고, "PM"으로 표시된다. SLOT2는 주로 사이드 밴드 인터페이스 정보와 관련되고, "SBI"로 표시된다. SLOT3는 주로 열 데이터(thermal data)와 관련되고, "TD"로 표시된다. 각각의 반복되는 시간 슬롯들의 세트에서 더 많거나 더 적은 개수의 시간 슬롯들이 서로 다른 개수의 데이터 타입들을 수용하도록 구현될 수 있다. 특정 시간 슬롯들은 특정한 데이터 처리 디바이스의 요구조건에 의거한 데이터 타입들과 관련될 수 있다.
도 4는 본 개시의 특정 실시예에 따라 도 2의 DDCL(200)에 의해 구현되는 시분할 다중화 프로토콜을 예시하는 타이밍도(400)이다. 타이밍도(400)는 시간을 나타내는 수평축과 볼트(volt) 단위로 전압을 나타내는 수직축을 가진다. 파형(410)은 "CLKIN"으로 표시된 클록 신호를 나타내고, 파형들(420, 430, 440, 450)은 각각 "DDOUT(0)", "DDOUT(1)", "DDOUT(2)", "DDOUT(3)"로 표시된 데이터 신호들을 나타낸다. 시간 기준들(T0, T1, T2, T3, T4)은 도 3에서 동일한 이름을 갖는 시간 기준들에 해당한다. 시간 기준들(T0, T1) 사이의 구간은 SLOT0에 해당한다. 시간 기준들(T1, T2) 사이의 구간은 SLOT1에 해당한다. 시간 기준들(T2, T3) 사이의 구간은 SLOT2에 해당하고, 시간 기준들(T3, T4) 사이의 구간은 SLOT3에 해당한다. 타이밍도(400)는 유효 비트들(SS VALID(4502), PM VALID(4504), SBI VALID(4402), TDI VALID(4302))을 더 포함한다.
타이밍도(400)는 DDCL(200)을 통해 송신되는 데이터의 송신과 수신을 동기화하기 위해 DDIC(122)와 DDIC(132) 각각에 의해 사용되는 신호(CLKIN)를 포함한다. 한 실시예에서, DDIC(122)는 클록 신호(CLKIN)의 상승 에지(rising edge)에 응답하여 데이터를 송신하고, DDIC(132)는 클록 신호(CLKIN)의 하강 에지(falling edge)에 응답하여 데이터를 래치(latch)한다. 4 비트의 데이터가 각각의 클록 사이클 동안에 송신되고 데이터의 각각의 비트는 신호(DDOUT(3:0))의 해당 비트와 관련된다. 4 비트를 초과하는 정보를 포함하는 데이터는 클록 신호(CLKIN)의 후속 사이클들 동안에 송신된다. 개시된 특정 실시예에 따라 시간 슬롯(SLOT0)은 단일의 클록 사이클에 해당하는 기간(duration)을 가진다. 시간 슬롯들(SLOT1, SLOT2) 각각은 2개의 클록 사이클들에 해당하는 기간을 가지고, 시간 슬롯(SLOT3)은 3개의 클록 사이클들에 해당하는 기간을 가진다. 각각의 시간 슬롯은 특정한 데이터 타입과 주로 관련된다.
데이터는 데이터 스트림(data stream)으로서 송신되며, 이 경우에 각각의 데이터 타입의 제1 비트 앞에 그 데이터 타입의 데이터가 송신될 때 어서션되는 상응하는 유효 비트가 선행한다. 데이터는 각각의 데이터 타입의 최하위 비트(least significant bit)가 먼저 송신되도록 리틀 엔디언(little endian) 방식으로 송신된다. 신호(DDOUT(3:0))는 DDIC(122)나 DDIC(132) 중 어느 하나에 의해 송신되는 데이터를 나타낼 수 있고, 도 2의 배선들(DMASTER, DSLAVE) 중 어느 하나에 의해 전도될 수 있다. 예를 들면, 시간 기준(T0)에서 시작하는 제1 클록 사이클 동안에, 데이터 타입(SS)과 관련된 유효 비트(SS VALID(4502))가 신호(DDOUT(0))를 통해 송신된다. 이들 데이터 비트들(SS(0), SS(1), SS(2))은 각각 신호들(DDOUT(1), DDOUT(2), DDOUT(3))을 통해 동일한 클록 사이클 동안에 송신된다.
시간 슬롯(SLOT0)에 이어 시간 슬롯(SLOT1)이 뒤따른다. 시간 슬롯(SLOT1)은 데이터 타입(PM)에 해당하는 대부분의 정보 비트들을 송신하는 데 할당된다. 데이터 타입(PM)은 8 비트 정보를 포함하고, 그 앞에 유효 비트(PM VALID(4504))가 선행한다. 예를 들면, PM 데이터 타입과 관련된 유효 비트(PM VALID(4504))는 신호(DDOUT(0))를 통해 송신되고, PM(0), PM(1), PM(2)는 각각 신호(DDOUT(1), DDOUT(2), DDOUT(3))를 통해 동일한 클록 사이클 동안에 송신된다. 시간 슬롯(SLOT1)에 포함되는 제2 클록 사이클은 신호(DDOUT(0), DDOUT(1), DDOUT(2), DDOUT(3))를 통해 각각 PM 정보의 다음 4 비트들을 송신하는 데 사용된다. PM 정보의 마지막 비트(PM(7))는 시간 슬롯(SLOT2)의 제1 클록 사이클 동안에 신호(DDOUT(0))를 통해 송신된다.
시간 슬롯(SLOT1)에 이어 시간 슬롯(SLOT2)이 뒤따른다. 시간 슬롯(SLOT2)은 주로 데이터 타입(SBI)에 해당하는 정보의 대부분의 비트들을 송신하는 데 할당된다. 데이터 타입(SBI)은 8 비트의 정보를 포함하고, 그 앞에 유효 비트(SBI VALID(4402))가 선행한다. SB VALID(4402)는 시간 슬롯(SLOT1)의 제1 클록 사이클 동안에 신호(DDOUT(1))를 통해 송신된다. SBI(0)와 SBI(1)은 각각 신호(DDOUT(2), DDOUT(3))를 통해 동일한 클록 사이클 동안에 송신된다. 시간 슬롯(SLOT2)에 포함되는 제2 클록 사이클은 신호(DDOUT(0), DDOUT(1), DDOUT(2), DDOUT(3))를 통해 각각 다음 4 비트의 SBI 정보를 송신하는 데 사용된다. SBI 정보의 마지막 2 비트들(SBI(6), SBI(7))은 시간 슬롯(SLOT3)의 제1 클록 사이클 동안에 신호(DDOUT(0), DDOUT(1))를 통해 송신된다.
시간 슬롯(SLOT3)은 데이터 타입(TDI)에 해당하는 데이터를 송신하는 데 주로 할당된다. TDI 데이터 타입과 관련되는 유효 비트(TDI VALID(4302))는 시간 슬롯(SLOT3)의 제1 클록 사이클 동안에 신호(DDOUT(2))를 통해 송신된다. 도 4에 예시된 특정한 예에서, DDIC(122)는 이 특정 시간에 송신할 데이터 타입(TDI)의 정보를 가지지 않으므로, TDI VALID(4302)는 어서션되지 않는다. 그러므로, DDIC(132)의 수신기는 이 특정 시간 슬롯 동안에 관련 TDI 데이터 비트들을 무시한다. 할당된 시간 슬롯 동안에 송신해야 할 대기중인 특정한 데이터 타입의 정보가 존재하지 않는 경우에는, 송신 DDIC가 관련 유효 비트를 논리값 로우 레벨로 설정하고, 수신 DDIC는 비활성(inactive) 유효 비트를 뒤따르는 해당 데이터 비트들을 무시한다.
1개 이상의 데이터 타입에 해당하는 정보가 특정한 클록 사이클 동안에 송신될 수 있다 하더라고, 신호(DDOUT(3:0))의 각각의 비트는 특정한 시간 슬롯과 그 시간 슬롯 내의 클록 사이클에 대해 하나의 데이터 타입의 하나 비트를 나타내도록 예약된다. 예를 들면, 데이터 타입(SBI)의 유효 비트(SBI VALID(4402))는 항상 시간 슬롯(SLOT2)의 제1 클록 사이클 동안에 신호(DDOUT(1))를 통해 송신된다. 시간 슬롯(SLOT3)은 3개의 클록 사이클들을 포함하고 데이터 타입(TDI)과 지배적으로 관련되며, 9 비트의 정보를 포함한다. 시간 기준(T4)은 시간 슬롯(SLOT0)이 시간 기준(T4)에서 바로 시작하는 만큼 시간 기준(T0)에 해당한다. 시간 슬롯(SLOT0, SLOT1, SLOT2, SLOT3)의 시퀀스는 클록 신호(CLKIN)의 매 8개의 사이클마다 반복된다.
DDCL(200)은 마스터 DDIC(122)로부터 슬레이브 DDIC(132)로, 그리고 슬레이브 DDIC(132)로부터 마스터 DDIC(122)로 정보를 동시에 전송하는 것을 지원할 수 있다. DDIC(122)와 DDIC(132) 각각은 데이터 송신기와 데이터 수신기를 포함하고, 특정 DDIC의 송신기와 수신기는 독립적으로 동작한다.
DDCL(200)을 통해 통신을 시작할 수 있기 전에, DDIC(122, 132) 각각의 데이터 수신기는 DDIC(132, 122)의 해당 데이터 송신기와 각각 동기화되도록 초기화되어야만 한다. 신호(RESET)가 디어서션된 후의 일정한 시간에 각각의 데이터 송신기는 초기 유효 비트(SS VALID(4502))를 관련 데이터 수신기로 독립적으로 이슈한다. 제1 유효 비트를 보내기에 앞서, 신호(DDOUT(0))는 논리값 로우 레벨에 있다. 특정 클록 사이클에 상응하는 데이터 수신기에서 유효 비트의 수신은 그 클록 사이클이 시간 슬롯(SLOT0)의 제1 사이클에 해당한다는 것을 나타낸다. 8개 클록 사이클의 반복되는 시퀀스는 시작하여 신호(RESET)가 다시 어서션될 때까지 계속된다. DDIC(122)와 DDIC(132) 각각은 이 초기화를 독립적으로 수행한다. 따라서, DDIC(132)의 데이터 수신기는 DDIC(122)의 데이터 송신기에 동기화되고, DDIC(122)의 데이터 수신기는 DDIC(132)의 데이터 송신기에 동기화된다. 초기 유효 비트(SS VALID(4502))와 관련하여 DDOUT(3:1)에서 제공되는 데이터는 유효한 데이터로서 인식될 수 있다. 또 다른 실시예에서, 초기 유효 비트(SS VALID(4502))와 관련된 데이터는 무시될 수 있다.
도 4에 도시된 고유한 데이터 타입들의 개수와 각각의 데이터 타입에 포함되는 비트들의 개수는 특정한 데이터 타입들이 시분할 다중화 데이터 스트림의 특정 일부분에 어떻게 할당될 수 있는지를 시연하고자 의도된 것이다. 더 많거나 더 적은 개수의 데이터 타입들이 지원될 수 있고, 각각의 데이터 타입은 바람직한 개수의 정보 데이터 비트들을 포함할 수 있다. 따라서, 반복되는 시퀀스에 포함되는 클록 사이클들의 개수는 DDCL(200)이 지원하도록 구성되는 정보 비트들의 전체 개수에 따라 결정된다. 특정 실시예에서, 특정한 비트들과 데이터 타입들을 해당 타임 슬롯들에 할당하는 것과, 시간 슬롯들의 개수와, 각각의 타입의 시간 슬롯과 관련된 클록 사이클들의 개수는 각각의 DDIC와 관련된 프로그램 가능한 구성 레지스터들(programmable configuration registers)을 사용하여 재구성될 수 있다. 각각의 DDIC 모듈을 인에이블(enable)하고 디스에이블(disable)하기 위해 추가적인 프로그램 가능한 레지스터가 포함될 수 있다. 또 다른 실시예에서, 노드들(DMASTER, DSLAVE)은 더 많거나 더 적은 개수의 전도체들을 포함할 수 있다. 예를 들면, DDCL(200)은 각각의 클록 사이클 동안에 8 비트의 정보를 송신하고 수신할 수 있다.
DDCL(200)에 의해 제공되는 시분할 다중화 프로토콜은 랜덤(random) 또는 비동기식 이벤트들(asynchronous events)과 관련된 정보 교환이 다른 디바이스 동작들과 인터리브(interleave)될 수 있게 한다. 예를 들면, 제조 테스트 절차 동안에 ATE는 테스트 자극을 MCM(110)에 제공하고, IC 다이(120)와 IC 다이(130)는 결정적인(deterministic) 시간에 그 자극에 응답한다. 제조 테스트가 진행중인 것과 동시에, ATE는 IC 다이(130)의 레지스터에 저장된 온도 정보에 대한 요청을 이슈할 수 있다. 열 정보에 대한 요청은 준비된 테스트 자극과 관련된 것이 아니다. 온도 정보에 대한 요청은 마스터 IC 다이(120)에서 수신되고, 그 요청은 이 데이터 타입의 정보 교환을 위해 예약된 시간 슬롯 동안에 DDCL(200)을 통해 슬레이브 IC 다이(130)로 중계된다. 슬레이브 IC 다이(130)는 적절한 시간 슬롯 동안에 그 요청된 온도 정보를 IC 다이(120)로 송신하고, 마스터 IC 다이(120)는 MCM(110)의 외부 인터페이스 핀들을 통해 그 정보를 ATE로 제공한다. DDCL(200)이 온도 정보를 전송하기 위해 특정 시간 슬롯들을 예약해 두기 때문에, 진행중인 제조 테스트 절차는 방해받지 않는다.
도 5는 본 개시의 특정 실시예에 따라 MCM(110)의 평면도(500)를 예시한 것이다. MCM(110)은 IC 다이(120)와 IC 다이(130)를 포함한다. IC 다이(120)는 DDIC(122)와 DDIC(124)를 포함하고, IC 다이(130)는 DDIC(132)와 DDIC(134)를 포함한다.
IC 다이(120)와 IC 다이(130) 각각은 2개의 DDIC 모듈들을 포함한다. 각각의 IC 다이에서 2개의 DDIC 모듈들이 IC 다이의 맞은편 가장자리들에 예시되어 있다. DDIC 모듈들은 3개 이상의 IC 다이 사이에 별개의 연결이 가능하도록 독립적으로 인에이블될 수 있고, 또는 2개 이상의 다이 사이에 단일의 연결을 용이하게 하도록 서로 상호 배타적으로 인에이블될 수 있다. 예를 들면, MCM(110) 내의 2개의 다이의 상대적인 물리적 위치에 의거하여 2개의 DDIC 모듈들 중 하나는 인에이블될 수 있고 다른 하나는 디스에이블된다. 예를 들면, 만일 IC 다이(120)가 MCM(110)의 IC 다이(130) 위에 위치되면, IC 다이(120)의 아래편 가장자리에 예시되어 있는 DDIC(122)가 인에이블되고, IC 다이(130)의 윗편 가장자리에 예시되어 있는 DDIC(124)는 디스에이블된다. 대응되는 방식으로, IC 다이(130)의 윗편 가장자리에 예시되어 있는 DDIC(134)가 인에이블되고, IC 다이(130)의 아래편 가장자리에 예시되어 있는 DDIC(132)는 디스에이블된다. 따라서, IC 다이(120)와 IC 다이(130) 사이에 정보를 교환하기 위해 DDIC(122)와 DDIC(134)가 DDCL을 제공하도록 구성된다. DDIC 모듈들의 복제는 동일한 IC 다이가 MCM(110)에 포함되는 양 IC 다이에 상호 교환적으로 사용될 수 있게 한다. 뿐만 아니라, 적절한 DDIC 모듈을 사용하는 것은 MCM(110)에 포함되는 전도체들의 길이와 혼잡을 감소시킬 수 있다. 따라서, DDCL(200)과 관련된 신호 전파 지연(signal propagation delay)도 또한 감소된다. 또 다른 실시예에서, DDIC 모듈의 일부분이 IC 다이의 맞은편 가장자리들에 복제되고, 2개의 복제된 부분들은 그 DDIC 모듈의 나머지 부분을 공유한다.
유의할 점은 개괄적인 설명으로 전술된 모든 작용들이나 요소들이 필요한 것은 아니며, 특정 작용이나 디바이스의 일부분이 필요치 않을 수도 있고, 서술된 것들에 부가적으로 하나 이상의 추가 작용들이 수행되거나 요소들이 포함될 수도 있다는 것이다. 더 나아가, 작용들이 열거된 순서는 반드시 그것들이 수행되는 순서인 것은 아니다.
또한, 특정 실시예들과 관련하여 개념들이 서술되었다. 하지만, 당해 기술 분야의 통상의 기술자는 특허 청구 범위에서 제시된 바와 같은 본 개시의 범위를 벗어남이 없이 다양한 수정들과 변화들이 이루어질 수 있다는 것을 인지한다. 따라서, 명세서와 도면들은 한정적인 의미가 아니라 예시적인 것으로 간주되어야 하고, 모든 이러한 수정들은 본 개시의 범위 안에 포함되도록 의도하는 바이다.
예를 들면, DDIC(122)와 DDIC(132)는 DDIC(122)와 DDIC(132)의 테스트 동안에 신호들을 송신하고 수신하기 위해 추가적인 입력들과 출력들(미도시됨)을 포함할 수 있다. 특정한 실시예에서, ATE는 테스트 모드에서 동작하고 있는 DDIC(122) 및 DDIC(132) 시간 기준을 구성할 수 있고 테스트 정보는 JTAG(Joint Test Action Group) 인터페이스를 사용하여 각각의 DDIC 모듈로 그리고 그 모듈로부터 스캔될 수 있다. 뿐만 아니라, 정보가 테스트 절차 동안에 추가적인 입력들과 출력들을 사용하여 DDIC(122)와 DDIC(132) 사이에 교환될 수 있다.
이점들, 다른 장점들, 문제점들에 대한 해결책들이 특정 실시예들에 대하여 전술되었다. 하지만, 그 이점들, 장점들, 문제들에 대한 해결책들, 그리고 임의의 이점, 장점, 또는 해결책이 생기거나 더욱 두드러지게 할 수 있는 임의의 특징(들)은 임의의 또는 모든 청구항들의 결정적, 필수적, 또는 본질적 특징으로 이해되어서는 안 된다.

Claims (15)

  1. 집적 회로 패키지(110)를 포함하는 데이터 처리 디바이스(100)의 제1 집적 회로 다이(130)에서 제1 타입의 제1 정보를 결정하는 단계와, 상기 집적 회로 패키지는 상기 제1 집적 회로 다이(130)와 제2 집적 회로 다이(120)를 포함하며;
    상기 제1 집적 회로 다이(130)에서 제2 타입의 제2 정보를 결정하는 단계와; 그리고
    시분할 다중화 프로토콜(time-divided multiplexed protocol)(300)을 이용하여 상기 프로토콜(300)의 제1 시간 슬롯(time slot) 동안에 상기 제1 정보를 송신하고 상기 프로토콜(300)의 제2 시간 슬롯 동안에 상기 제2 정보를 송신함으로써 상기 제1 집적 회로 다이(130)로부터 상기 제2 집적 회로 다이(120)로 상기 제1 및 제2 정보를 송신하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제1 타입의 제1 정보는 상기 제1 집적 회로 다이(130)의 측정된 온도를 표시하는
    방법.
  3. 제2항에 있어서,
    상기 제2 타입의 제2 정보는 상기 제1 집적 회로 다이(130)와 관련된 동작 모드를 표시하는
    방법.
  4. 제1항에 있어서,
    상기 제2 집적 회로 다이(120)로부터 상기 제1 정보에 대한 요청을 상기 제1 집적 회로 다이(130)에서 수신하는 단계
    를 더 포함하는 방법.
  5. 제4항에 있어서,
    상기 제1 정보에 대한 요청을 수신하는 것은 상기 집적 회로 패키지(110)의 제1 입력/출력 핀(152)에서 상기 제1 정보에 대한 요청을 수신하는 것에 응답하여 이루어지는
    방법.
  6. 제5항에 있어서,
    상기 제1 입력/출력 핀(152)은 상기 제1 집적 회로 다이(130)에 의해 직접적으로 액세스할 수 없는
    방법.
  7. 제5항에 있어서,
    상기 제1 정보는 상기 제1 집적 회로 다이(130)의 온도를 표시하고,
    상기 방법은 상기 제2 정보에 의거하여 테스트 결과를 결정하는 단계를 더 포함하며, 상기 제2 정보는 상기 데이터 처리 디바이스(100)에서 수신되는 테스트 패턴을 기반으로 하는
    방법.
  8. 제7항에 있어서,
    상기 집적 회로 패키지(110)의 상기 제1 입력/출력 핀(152)을 통해 상기 제1 정보를 제공하는 단계와; 그리고
    상기 집적 회로 패키지(110)의 제2 입력/출력 핀(154)을 통해 상기 테스트 결과를 제공하는 단계
    를 더 포함하는 방법.
  9. 제7항에 있어서,
    상기 테스트 결과를 결정하는 단계는 제1 시간에 상기 테스트 패턴을 수신하는 것에 응답하여 상기 테스트 결과를 결정하는 것을 포함하고,
    상기 제1 정보를 결정하는 단계는 제2 시간에 상기 제1 집적 회로 다이(130)에서 정보 요청을 수신하는 것에 응답하여 상기 제1 정보를 결정하는 것을 포함하며, 상기 제1 시간은 상기 제2 시간과 비-결정적인(non-deterministic) 관계를 가지는
    방법.
  10. 제1항에 있어서,
    상기 제1 집적 회로 다이(130)는 슬레이브 디바이스(slave device)로서 구성되고, 상기 제2 집적 회로 다이(120)는 마스터 디바이스(master device)로서 상기 제1 및 제2 정보를 송신하도록 구성되는
    방법.
  11. 제1항에 있어서,
    상기 제1 집적 회로 다이(130)에서 제3 타입의 제3 정보를 수신하는 단계와; 그리고
    상기 시분할 다중화 프로토콜(300)을 이용하여 상기 프로토콜의 제3 시간 슬롯 동안에 상기 제3 정보를 송신함으로써 상기 제2 집적 회로 다이(120)로 상기 제1 정보 및 상기 제2 정보와 함께 상기 제3 정보를 송신하는 단계
    를 더 포함하는 방법.
  12. 제1항에 있어서,
    상기 제2 집적 회로 다이(120)에서 상기 제1 타입의 제3 정보를 수신하는 단계와;
    상기 제2 집적 회로 다이(120)에서 상기 제2 타입의 제4 정보를 수신하는 단계와; 그리고
    상기 시분할 다중화 프로토콜(300)을 이용하여 상기 프로토콜(300)의 제3 시간 슬롯 동안에 상기 제3 정보를 송신하고 상기 프로토콜(300)의 제4 시간 슬롯 동안에 상기 제4 정보를 송신함으로써 상기 제1 집적 회로 다이(130)로 상기 제3 및 제4 정보를 송신하는 단계
    를 더 포함하는 방법.
  13. 집적 회로 패키지(110)를 포함하는 디바이스로서,
    상기 집적 회로 패키지(110)는
    제1 집적 회로 다이(120)와; 그리고
    제2 집적 회로 다이(130)
    를 포함하며,
    상기 제2 집적 회로 다이(130)는 상기 제1 집적 회로 다이(120)에 연결되고,
    제1 타입의 제1 정보를 결정하고,
    제2 타입의 제2 정보를 결정하며, 그리고
    시분할 다중화 프로토콜(300)을 이용하여 상기 프로토콜(300)의 제1 시간 슬롯 동안에 상기 제1 정보를 송신하고 상기 프로토콜(300)의 제2 시간 슬롯 동안에 상기 제2 정보를 송신함으로써 상기 제1 집적 회로 다이(120)로 상기 제1 및 제2 정보를 송신하도록 구성되는
    디바이스.
  14. 제13항에 있어서,
    상기 제1 정보는 상기 제2 집적 회로 다이(130)의 측정된 온도를 표시하는
    디바이스.
  15. 제13항에 있어서,
    상기 제1 타입의 제1 정보를 송신하는 것은 상기 집적 회로 패키지(110)의 제1 입력/출력 핀(152)에서 상기 제1 정보에 대한 요청을 수신하는 것에 응답하여 이루어지며, 상기 제1 입력/출력 핀(152)은 상기 제2 집적 회로 다이(130)에 의해 직접적으로 액세스할 수 없는
    디바이스.
KR1020117020343A 2009-02-19 2010-02-17 데이터 처리 인터페이스 디바이스 KR20110125643A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/388,593 US8594966B2 (en) 2009-02-19 2009-02-19 Data processing interface device
US12/388,593 2009-02-19

Publications (1)

Publication Number Publication Date
KR20110125643A true KR20110125643A (ko) 2011-11-21

Family

ID=42135987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117020343A KR20110125643A (ko) 2009-02-19 2010-02-17 데이터 처리 인터페이스 디바이스

Country Status (6)

Country Link
US (1) US8594966B2 (ko)
EP (1) EP2399196A1 (ko)
JP (1) JP2012518790A (ko)
KR (1) KR20110125643A (ko)
CN (1) CN102349058A (ko)
WO (1) WO2010096423A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140104448A (ko) * 2011-12-22 2014-08-28 인텔 코오퍼레이션 결정론적 클록 크로싱

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10162000B2 (en) * 2012-02-16 2018-12-25 Nxp B.V. Testing an integrated circuit device with multiple testing protocols
US20160188519A1 (en) * 2014-12-27 2016-06-30 Intel Corporation Method, apparatus, system for embedded stream lanes in a high-performance interconnect
US10212036B2 (en) * 2014-12-29 2019-02-19 Lg Cns Co., Ltd. Performance testing method, performance testing apparatus performing the same and storage medium storing the same
US10152445B2 (en) * 2015-02-17 2018-12-11 Mediatek Inc. Signal count reduction between semiconductor dies assembled in wafer-level package
FR3033412B1 (fr) * 2015-03-06 2019-04-12 Starchip Testeur de circuits integres sur une galette de silicium et circuit integre.
US9966358B2 (en) * 2015-06-17 2018-05-08 Xintec Inc. Chip package
US20170155427A1 (en) * 2015-11-30 2017-06-01 General Electric Company Wireless network transfer
EP3540428A1 (en) * 2018-03-12 2019-09-18 Sensirion AG Sensor module
CN118426540A (zh) * 2023-01-31 2024-08-02 华为技术有限公司 一种裸片和时钟同步方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2561192A (en) 1992-08-28 1994-03-29 Prabhakar Goel Multichip ic design using tdm
JP3717375B2 (ja) * 2000-07-13 2005-11-16 シンクレイヤ株式会社 光ファイバネットワークシステム
US6658643B1 (en) * 2000-08-23 2003-12-02 International Business Machines Corporation Method and apparatus for computer software analysis
JP4339534B2 (ja) * 2001-09-05 2009-10-07 富士通マイクロエレクトロニクス株式会社 メモリチップとロジックチップとを搭載し，メモリチップの試験を可能にした半導体装置
US6874048B2 (en) * 2002-05-29 2005-03-29 Oasis Silicon Systems, Inc. Communication system and methodology for sending a designator for at least one of a set of time-division multiplexed channels forwarded across a locally synchronized bus
US7007254B1 (en) * 2003-01-17 2006-02-28 Synplicity, Inc. Method and apparatus for the design and analysis of digital circuits with time division multiplexing
KR20070003969A (ko) * 2004-03-26 2007-01-05 코닌클리케 필립스 일렉트로닉스 엔.브이. 트랜잭션 철회를 위한 집적회로와 방법
US7269805B1 (en) * 2004-04-30 2007-09-11 Xilinx, Inc. Testing of an integrated circuit having an embedded processor
JP2006163554A (ja) * 2004-12-03 2006-06-22 Oki Electric Ind Co Ltd データ転送回路
JP2006164302A (ja) * 2006-01-17 2006-06-22 Renesas Technology Corp 不揮発性記憶装置
JP5046322B2 (ja) * 2006-11-09 2012-10-10 ルネサスエレクトロニクス株式会社 半導体集積回路装置
GB2452271A (en) 2007-08-29 2009-03-04 Wolfson Microelectronics Plc Reducing pin count on an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140104448A (ko) * 2011-12-22 2014-08-28 인텔 코오퍼레이션 결정론적 클록 크로싱

Also Published As

Publication number Publication date
EP2399196A1 (en) 2011-12-28
WO2010096423A1 (en) 2010-08-26
US8594966B2 (en) 2013-11-26
CN102349058A (zh) 2012-02-08
JP2012518790A (ja) 2012-08-16
US20100211336A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
KR20110125643A (ko) 데이터 처리 인터페이스 디바이스
CN111753489A (zh) 模块化的集成电路设备中管芯间和管芯内通信的片上网络
US8724665B2 (en) Pseudo-synchronous time division multiplexing
CN209489030U (zh) 主控机箱和电力电子控制系统
US8577666B2 (en) Clock synchronization in a modular circuit emulation system
WO2022166423A1 (zh) 互联裸芯的时钟域系统及其管理方法
CN100527102C (zh) 串行互连时间要求高的数字设备的串行总线接口和方法
CN107431061A (zh) 用于多裸片封装中通信的方法和电路
US7849237B2 (en) Semiconductor integrated circuit and semiconductor device with the same
WO2012125719A2 (en) Methods and apparatus for testing inaccessible interface circuits in a semiconductor device
CN103530245B (zh) 一种基于fpga的srio互联交换装置
JP6022737B1 (ja) メモリ読み出しのための受信機アーキテクチャー
EP3136436A1 (en) Multi-chip structure having flexible input/output chips
TW201411482A (zh) 環拓樸狀態指示
GB2442501A (en) Sending and receiving serial data with parallel data conversion
JP2001016234A (ja) Ｃａｎコントローラおよびｃａｎコントローラを内蔵したワンチップ・コンピュータ
EP3106995B1 (en) Techniques for providing data rate changes
Adetomi et al. Clock buffers, nets, and trees for on-chip communication: A novel network access technique in FPGAs
US20230204661A1 (en) Test circuit in chip and circuit test method
US7103703B1 (en) Back to back connection of PCI host bridges on a single PCI bus
JP2014170361A (ja) 情報処理装置、バス分割方法、及びバス分割プログラム
US20220109446A1 (en) Systems And Methods For Configurable Interface Circuits
JP2006170761A (ja) 半導体集積回路テストシステム
US10235324B2 (en) Interconnect sharing with integrated control for reduced pinout
TWI676990B (zh) 內嵌式功能測試模組記憶體晶片的電路拓撲

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application