JP2012518790A - データ処理インタフェースデバイス - Google Patents

Abstract

【解決手段】
集積回路パッケージ（１１０）に含まれるデータ処理デバイス（１００）の集積回路ダイ（１３０）で第１の種類の情報が決定される。集積回路パッケージ（１１０）は第１の集積回路ダイ（１３０）及び第２の集積回路ダイ（１２０）を含む。第２の種類の情報が集積回路ダイ（１３０）で決定される。第１及び第２の種類の情報は、時分割多重プロトコル（３００）を用いてプロトコル（３００）の第１の時間スロットの間に第１の情報を送信すると共にプロトコル（３００）の第２の時間スロットの間に第２の情報を送信することによって、集積回路ダイ（１３０）から第２の集積回路ダイ（１２０）へ送信される。
【選択図】図１

Description

本開示は概して電子デバイスに関し、より特定的にはデータ処理デバイスに関する。

超大規模集積（ＶＬＳＩ）は、多数の要素を単一のＩＣパッケージに結合することによって集積回路（ＩＣ）を作製するプロセスである。ＩＣパッケージは、単一のＩＣダイを含むことができ又は２つ以上のＩＣダイを含むことができる。２つ以上のＩＣダイを含むＩＣパッケージは、マルチチップモジュール（ＭＣＭ）と称される。例えば、２つの個別マイクロプロセッサＩＣダイを含むデータ処理デバイスは、それら２つの個別マイクロプロセッサＩＣを単一のＭＣＭに含ませることによって実装され得る。各ＩＣダイは個別に製造され、そして各ＩＣダイはＭＣＭパッケージに含まれる基板に接合される。ＭＣＭパッケージ基板は、各ＩＣダイの複数のピンの間の及びＩＣダイの複数のピンとＭＣＭの複数の外部インタフェースピンとの間の電気的な接続をもたらす複数の導体を含む。これらの導体はデータ信号及び基準信号を伝えることができる。

ＩＣダイのピンは、導電性構造、例えばワイヤが接合される金属化されたパッド、ＩＣダイの表面の部分に配置される金属バンプ等である。ＩＣダイの個々のピンとＭＣＭ基板に含まれる対応する導体とが互いに接合されて電気的な接続をもたらす。パッケージング技術は、これらの電気的な接続が物理的にどれくらい小さくあり得るかを制限し、従って１つの特定のＩＣダイ上に組み込むことができる個々のピンの数を制限する。それ故、１つのＩＣダイに物理的に配置され得るピンの数は、個々のＩＣダイに含まれ得る回路要素の数を制限し得る。ＭＣＭに組み込まれる多重ＩＣダイへの信号インタフェースを設けることは特に難しい。

データ処理デバイスに含まれる２つ以上のＩＣダイの間で時分割多重プロトコルを用いて異なる種類の情報の交換を容易にするために、ダイ・ツー・ダイ通信リンク(die-to-die communication link)（ＤＤＣＬ）を提供するデバイス及び方法が開示される。

添付の図面を参照することによって、当業者にとって、本開示はより理解されるであろうし、また、その多くの特徴及び利点がより明らかになるであろう。

図１は本開示の特定の実施形態に従いデータ処理システムに含まれるＭＣＭの断面図である。 図２は本開示の特定の実施形態に従いダイ・ツー・ダイ通信リンク（ＤＤＣＬ）を含む図１のＭＣＭを示すブロック図である。 図３は本開示の特定の実施形態に従い図２のＤＤＣＬによって実装される時分割多重プロトコルを示すグラフである。 図４は本開示の特定の実施形態に従い図２のＤＤＣＬによって実装される時分割多重プロトコルを示すタイミング図である。 図５は本開示の特定の実施形態に従う図１のＭＣＭの平面図である。

図１は本開示の特定の実施形態に従いデータ処理システム１００に含まれるＭＣＭ１１０の断面図を示している。ＭＣＭ１１０は、ＩＣダイ１２０及びＩＣダイ１３０と、導体１４０、１４２、１４４及び１４６と、外部インタフェースピン１５２、１５４及び１５６とを含む。ＩＣダイ１２０及びＩＣダイ１３０は各々、ＩＣダイ１２０とＩＣダイ１３０の間での情報の交換を支援するために、ダイ・ツー・ダイ・インタフェース回路（ＤＤＩＣ）を含む。ＩＣダイ１２０は、ＤＤＩＣ１２２とピン１２０２、１２０４及び１２０６とを含む。ＩＣダイ１３０は、ＤＤＩＣ１３２とピン１３０２、１３０４及び１３０６とを含む。

ＩＣダイ１２０は、導体１４０に接続されるピン１２０２と、導体１４２に接続されるピン１２０４と、導体１４４に接続されるピン１２０６とを有している。ＩＣダイ１３０は、導体１４４に接続されるピン１３０２と、導体１４２に接続されるピン１３０４と、導体１４６に接続されるピン１３０６とを有している。ＭＣＭ１１０は、導体１４０に接続される外部インタフェースピン１５２と、導体１４２に接続される外部インタフェースピン１５４と、導体１４６に接続される外部インタフェースピン１５６とを有している。従って、ＩＣダイ１２０及びＩＣダイ１３０のピンは各々対応する導体、例えばＭＣＭ１１０における導体１４０、１４２及び１４４に接続されて、ＩＣダイのピンとＭＣＭ１１０における導体との間での電気的な接続を提供する。

ＭＣＭ１１０のようなＭＣＭは、何百の個々の導体を含むことができ、そして各導体は、ＩＣダイ１２０及びＩＣダイ１３０に含まれるピンへの及びピンからの信号を導くことができ、又はＩＣダイのピンとＭＣＭ１１０の外部インタフェースピン、例えばピン１５２、１５４及び１５６との間で信号を導くことができる。ＭＣＭ１１０における外部インタフェースピンは、ＭＣＭ１１０の入力、出力、又は双方向インタフェースとして機能することができる。例えば、実施形態においては、導体１４２は、ピン１５４で受けたクロック信号を導くことができ、そしてその信号をＩＣダイ１２０のピン１２０４及びＩＣダイ１３０のピン１３０４へと供給することができる。外部インタフェースピン１５２は、ＩＣダイ１２０に由来するメモリアドレスをデータ処理システム１００のメモリデバイスへと導くＭＣＭ１１０の出力であってよい。ＭＣＭ１１０における共通外部インタフェースピンは、各ＩＣダイでトライステート型又はオープンコレクタ型のドライバを用いることによって、ＩＣダイ１２０及びＩＣダイ１３０の両方から導かれる信号のための出力として機能することができる。ＩＣダイ１２０及びＩＣダイ１３０は、データ処理デバイス、例えばマイクロプロセッサデバイス、周辺インタフェースデバイス、他の種類のデータ処理デバイス、又はこれらの組み合わせを含み得る。

ＩＣダイ１２０及びＩＣダイ１３０は各々、各ＩＣダイの間での情報の交換を支援するためにＤＤＩＣモジュールを含む。一方のＩＣ、例えばＩＣダイ１２０はマスタデバイスとして指定され、他方のＩＣダイはスレーブデバイスとして指定される。マスタデバイスとして指定されるＩＣは、ＭＣＭ１１０とデータ処理システム１００の間での特定クラスの情報に対する排他的インタフェースとして機能することができる。マスタデバイスは、データ処理システム１００とスレーブデバイスの間で情報を中継することができる。マスタデバイスとしてのＩＣダイの指定は、各ＩＣダイにおけるピンを適切な電圧基準に接合することによって達成され得る。例えば、マスタデバイスに付随するマスタピンは論理的に高い電圧基準に接続されてよく、一方、スレーブデバイスに付随するマスタピンは論理的に低い電圧基準に接続されてよい。マスタデバイスは、ＭＣＭ１１０の外部インタフェースピンを介して受け取った情報を、ＤＤＣＬを用いてスレーブデバイスへ中継することができ、また、スレーブデバイスに由来する情報及びＤＤＣＬを介して受け取った情報をデータ処理システム１００へ転送することができる。このように、ＭＣＭ１１０の各ＩＣダイは、データ処理システム１００の他の部分と通信するためにＭＣＭ１１０における外部インタフェースピンへの専用の接続を必要としない。それにより、多重ＩＣによって共有される外部インタフェースピンの使用のための調整(arbitration)に関連する論理回路が排除され得る。

例えば、ＩＣダイ１２０がマスタデバイスとして指定されてよく、またＩＣダイ１３０がスレーブデバイスとして指定されてよい。データ処理システム１００は、ＩＣダイ１３０の現在の動作温度を要求することができる。マスタＩＣダイ１２０は、ＭＣＭ１１０における外部インタフェースピンを介して要求を受信し、そしてＤＤＩＣ１２２を用いてスレーブＩＣダイ１３０におけるＤＤＩＣ１３２へ要求を送信する。スレーブＩＣダイ１３０は、要求された情報を、ＤＤＩＣ１３２を用いてマスタＩＣダイ１２０におけるＤＤＩＣ１２２へ送信し返す。マスタＩＣダイ１２０は、ＭＣＭ１１０における外部インタフェースピンを介してデータ処理システム１００へ情報を転送する。マスタＩＣダイ１２０は、スレーブデバイスの適切な初期化を調整すること(coordinating)に関与するマスタブートプロセッサとして更に指定されてよい。１つの実施形態では、個々のスレーブデバイスがデータ処理システム１００における外部メモリデバイスと直接的に情報を交換するように構成されるのに先立ち、ＤＤＣＬを用いてスレーブデバイスに情報を提供することができる。

ＭＣＭ１１０の外部に由来する幾つかの要求は、ＭＣＭ１１０とデータ処理システム１００の間での他の通信のタイミングに影響を及ぼし得る。そのような要求は、それらが製造試験手続の間に受信される場合に試験プロセスが非決定的(non-deterministic)になり得るという理由で特に問題になることがある。ＭＣＭ１１０のようなデバイスが、製造されたデバイスが完全に機能することを検証するために試験を受ける場合、自動試験装置(automatic test equipment)（ＡＴＥ）がＭＣＭ１１０における外部インタフェースピンに刺激を供給し、そしてＡＴＥは、ＭＣＭ１１０の外部インタフェースピンで受信する応答を、期待される応答と比較する。ＡＴＥは典型的には、全ての応答が正確で且つ決定的(deterministic)な時間に受信されることを必要とする。試験手続によって提供されている最中の情報に対して非決定的である時間に、予期されていない要求がＭＣＭ１１０で受信されると、ＭＣＭ１１０からの応答は遅延する可能性があり、そしてＡＴＥはデバイスが正しく機能しているかどうかを決定することができないかもしれない。

例えば試験の間、ＡＴＥ又は他のデバイスは、ＩＣダイ１３０がダイ上温度センサからの温度情報を供給することを周期的に要求するかもしれない。そのような要求は、進行中の試験に関してランダムな時間で発行され得る。試験の予期されている同期的な進行を混乱させることなく要求を満たすために、ＤＤＩＣ１２２及びＤＤＩＣ１３２は時分割多重プロトコルを用い、時分割多重プロトコルは、特定の種類のデータに対するプロトコルの特定の時間スロットを確保しておく(reserves)。従って、ＩＣダイ１２０とＩＣダイ１３０の間での温度情報の交換は、他のダイ・ツー・ダイ通信を妨げないように、確保された時間周期の間に生じ得る。個々のＩＣダイの間で情報を交換して、各ＩＣダイで同時に実行中のフォアグラウンドタスク(foreground task)のタイミングに干渉することなしにバックグラウンドタスク(background task)を支援するために、ＤＤＣＬが用いられ得る。

図２は本開示の特定の実施形態に従いＤＤＣＬを含むＭＣＭ１１０を示すブロック図である。ＭＣＭ１１０はＩＣダイ１２０及びＩＣダイ１３０を含む。ＩＣダイ１２０はＤＤＩＣ１２２を含み、またＩＣダイ１３０はＤＤＩＣ１３２を含む。ＤＤＩＣ１２２及びＤＤＩＣ１３２は共に、ＩＣダイ１２０とＩＣダイ１３０の間でのダイ・ツー・ダイ通信リンクを提供するためにＤＤＣＬ２００を実装している。ＩＣダイ１２０は、「ＨＴ」で表される高速インタフェースを介してＩＣダイ１３０に接続される。ＤＤＩＣ１２２は、「ＣＬＫＩＮ」で表される信号を受信する第１の入力と、「ＲＥＳＥＴ」で表される信号を受信する第２の入力と、「ＤＳＬＡＶＥ」で表されるノードに接続される第３の入力と、「ＤＭＡＳＴＥＲ」で表されるノードに接続される出力と、「ＤＡＴＡ１」で表されるインタフェースとを有している。ＤＤＩＣ１３２は、信号ＣＬＫＩＮを受信する第１の入力と、信号ＲＥＳＥＴを受信する第２の入力と、ノードＤＭＡＳＴＥＲに接続される第３の入力と、ノードＤＳＬＡＶＥに接続される出力と、「ＤＡＴＡ２」で表されるインタフェースとを有している。

ＩＣダイ１２０に含まれるＤＤＩＣ１２２及びＩＣダイ１３０に含まれるＤＤＩＣ１３２は各々、ＭＣＭ１１０における外部インタフェースピンからのリセット信号ＲＥＳＥＴ及びクロック信号ＣＬＫＩＮを受信する。ＤＤＩＣ１２２及びＤＤＩＣ１３２は、クロック信号ＣＬＫＩＮを用いて、ノードＤＭＡＳＴＥＲ及びＤＳＬＡＶＥを介して導かれる情報の送信及び受信を同期させる。ノードＤＭＡＳＴＥＲ及びＤＳＬＡＶＥは各々、４ビット信号を導くことができ、そしてＤＤＩＣ１２２とＤＤＩＣ１３２の間で情報を通信するために用いられる。１つの実施形態では、信号ＣＬＫＩＮは、データ処理システム１００によって供給される２００ＭＨｚクロック信号である。ＤＤＩＣ１２２での信号ＣＬＫＩＮの到着は、回路及び相互接続の不均衡に起因してＤＤＩＣ１３２での到着に対して偏っている(skewed)可能性がある。ＤＤＩＣ１２２及び１３２は、典型的には、信号ＣＬＫＩＮの到着時間における不均衡の４０％乃至６０％を占めるデューティサイクルを伴うクロック信号を受信する場合に正しく動作するように設計される。

信号ＲＥＳＥＴのアサーション(assertion)の間、ＤＤＩＣ１２２及びＤＤＩＣ１３２は、それらの対応する出力を論理的に低い値にセットする。信号ＲＥＳＥＴのデアサーション(de-assertion)に次いで、初期化手続きがＤＤＩＣ１２２及びＤＤＩＣ１３２の各々で実行される。信号ＲＥＳＥＴのデアサーションの後の特定のタイミングで、ＤＤＩＣ１２２のデータ送信機は有効ビットを送信することができる。有効ビットは、ノードＤＭＡＳＴＥＲを介してＤＤＩＣ１３２における関連するデータ受信機へ導かれる。ＤＤＩＣ１３２におけるデータ受信機は、所定の時分割多重シーケンスが開始した表示として有効ビットを認識する。これとは独立して、ＤＤＩＣ１３２におけるデータ送信機は、ＤＤＩＣ１２２におけるデータ受信機との同期を確立するために、同じ手続を実行することができる。初期化シーケンスは、図４を参照して更に説明される。

ＤＤＩＣ１２２及びＤＤＩＣ１３２は、それぞれＩＣダイ１２０及びＩＣダイ１３０の論理モジュールと通信するために論理インタフェースを有している。ＤＤＩＣ１２２は、インタフェースＤＡＴＡ１を介してＩＣダイ１２０における他の論理モジュールと情報を交換することができ、またＤＤＩＣ１３２は、インタフェースＤＡＴＡ２を介してＩＣダイ１３０における他の論理モジュールと情報を交換することができる。例えば、ＩＣダイ１２０は、個別の論理モジュール、例えば電力管理（ＰＭ）機能及びサイドバンドインタフェース（ＳＢＩ）機能を支援するように構成される論理モジュールを含むことができる。ＩＣダイ１２０におけるこれらのモジュールの各々は、ＤＤＩＣ１２２及びＤＤＩＣ１３２を用いてＤＤＣＬ２００を介してＩＣダイ１３０における同様のモジュールと通信することができる。ＤＤＩＣ１２２及びＤＤＩＣ１３２は、図３及び４を参照して詳細に説明される時分割多重プロトコルを用いて情報を交換する。

高速インタフェースＨＴは、ＩＣダイ１２０とＩＣダイ１３０の間、及びＩＣダイとデータ処理システム１００の間で情報を交換するために用いられるハイパートランスポート(Hyper Transport)インタフェースである。ＨＴインタフェースは、データ処理システム１００における個々のデータ処理デバイスの間での優先度の高い通信、例えばＩＣダイ１２０及びＩＣダイ１３０で実行中の一次タスク(primary task)に関連する命令及びデータ情報の通信を支援するように構成される。ＤＤＣＬ２００は、それほど頻繁ではない、あるいはＨＴインタフェースによって支援される交換に比べて相対的に優先度の低いＩＣダイ間での情報の交換を支援する。従って、ＨＴインタフェースの性能は、ＨＴインタフェースに関連する帯域がＤＤＣＬ２００によって支援される頻繁でない動作のために確保されるとした場合のようには低下しない。

図３は本開示の特定の実施形態に従い図２のＤＤＣＬ２００によって実装される時分割多重プロトコルを示すグラフ３００である。グラフ３００は時間を表す横軸を含む。グラフ３００の横軸は、時間基準Ｔ０、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、及びＴ６によって連続的な区間に分割されている。時間基準Ｔ０及びＴ１の間の区間は「ＳＬＯＴ０」で表される。時間基準Ｔ１及びＴ２の間の区間は「ＳＬＯＴ１」で表される。時間基準Ｔ２及びＴ３の間の区間は「ＳＬＯＴ２」で表され、時間基準Ｔ３及びＴ４の間の区間は「ＳＬＯＴ３」で表される。ＳＬＯＴ０、ＳＬＯＴ１、ＳＬＯＴ２、及びＳＬＯＴ３は各々、時分割多重ＤＤＣＬプロトコルにおいて指定される時間スロットに対応し、また各時間スロットは、情報の特定のビットの送信に専用である。４つの多重化された時間スロットのシーケンスが図示されるように繰り返される。従って、時間スロットＳＬＯＴ０が時間スロットＳＬＯＴ３に続く。

ＳＬＯＴ０は雑則データに関連し、そして「ＳＳ」で表される。ＳＬＯＴ１は主として電力管理情報に関連し、そして「ＰＭ」で表される。ＳＬＯＴ２は主としてサイドバンドインタフェース情報に関連し、そして「ＳＢＩ」で表される。ＳＬＯＴ３は主として温度データに関連し、そして「ＴＤ」で表される。各繰り返しに係る一連のタイムスロットにおけるより多い又はより少ない数の時間スロットが、異なる数のデータ種類を収容するために実装され得る。特定のデータ処理デバイスの要求に基いて、特定の時間スロットがデータ種類に関連していてよい。

図４は本開示の特定の実施形態に従い図２のＤＤＣＬ２００によって実装される時分割多重プロトコルを示すタイミング図４００である。タイミング図４００は、時間を表す横軸及びボルトの単位にある電圧を表す縦軸を有している。波形４１０は「ＣＬＫＩＮ」で示されるクロック信号を表し、波形４２０、４３０、４４０、及び４５０は、それぞれ「ＤＤＯＵＴ（０）」、「ＤＤＯＵＴ（１）」、「ＤＤＯＵＴ（２）」、及び「ＤＤＯＵＴ（３）」で示されるデータ信号を表す。時間基準Ｔ０、Ｔ１、Ｔ２、Ｔ３、及びＴ４は、図３で同じ名称の時間基準に対応する。時間基準Ｔ０及びＴ１の間の区域はＳＬＯＴ０に対応する。時間基準Ｔ１及びＴ２の間の区域はＳＬＯＴ１に対応する。時間基準Ｔ２及びＴ３の間の区域はＳＬＯＴ２に対応し、そして時間基準Ｔ３及びＴ４の間の区域はＳＬＯＴ３に対応する。タイミング図４００は更に、有効ビットＳＳ＿ＶＡＬＩＤ４５０２、ＰＭ＿ＶＡＬＩＤ４５０４、ＳＢＩ＿ＶＡＬＩＤ４４０２、及びＴＤＩ＿ＶＡＬＩＤ４３０２を含む。

タイミング図４００は、ＤＤＣＬ２００を介して伝送されるデータの送信及び受信を同期するためにＤＤＩＣ１２２及びＤＤＩＣ１３２の各々によって用いられる信号ＣＬＫＩＮを含む。１つの実施形態では、ＤＤＩＣ１２２はクロック信号ＣＬＫＩＮの立上がりエッジに応答してデータを送信し、そしてＤＤＩＣ１３２はクロック信号ＣＬＫＩＮの立下りエッジに応答して当該データを受信及びラッチする。各クロックサイクルの間に４ビットのデータが送信され、そしてデータの各ビットは信号ＤＤＯＵＴ（３：０）の対応するビットに関連している。クロック信号ＣＬＫＩＮの後続の複数のサイクルの間に、４ビットを超える情報を含むデータが送信される。開示される特定の実施形態に従う時間スロットＳＬＯＴ０は、単一のクロックサイクルに対応する持続時間(duration)を有している。時間スロットＳＬＯＴ１及びＳＬＯＴ２は各々、２クロックサイクルに対応する持続時間を有しており、そして時間スロットＳＬＯＴ３は、３ックロックサイクルに対応する持続時間を有している。各時間スロットは主として特定のデータ種類に関連している。

データはデータストリームとして送信され、各データ種類の最初のビットは、当該データ種類が送信されている最中にアサートされる(asserted)対応する有効ビットによって先行されている。データは、各データ種類の最下位ビットが最初に送信されるようにリトルエンディアン(little endian)方式で送信される。信号ＤＤＯＵＴ（３：０）は、ＤＤＩＣ１２２又はＤＤＩＣ１３２のいずれかによって送信されるデータを代表することができ、また図２における相互接続ＤＭＡＳＴＥＲ及びＤＳＬＡＶＥのいずれかによって導かれ得る。例えば、時間基準Ｔ０で開始する第１のクロックサイクルの間、データ種類ＳＳに関連する有効ビット、ＳＳ＿ＶＡＬＩＤ４５０２が、信号ＤＤＯＵＴ（０）を介して送信される。同じクロックサイクルの間、それぞれ信号ＤＤＯＵＴ（１）、ＤＤＯＵＴ（２）、及びＤＤＯＵＴ（３）を介して３つのデータビットＳＳ（０）、ＳＳ（１）、及びＳＳ（２）が送信される。

時間スロットＳＬＯＴ０に時間スロットＳＬＯＴ１が続く。時間スロットＳＬＯＴ１は、データ種類ＰＭに対応する情報の殆どのビットの送信に対して割り当てられる。データ種類ＰＭは、８ビットの情報を含み、そして有効ビットＰＭ＿ＶＡＬＩＤ４５０４によって先行される。例えば、ＰＭデータ種類に関連する有効ビット、ＰＭ＿ＶＡＬＩＤ４５０４は、信号ＤＤＯＵＴ（０）を介して送信され、そしてＰＭ（０）、ＰＭ（１）、及びＰＭ（２）は、同じクロックサイクルの間にそれぞれ信号ＤＤＯＵＴ（１）、ＤＤＯＵＴ（２）、及びＤＤＯＵＴ（３）を介して送信される。時間スロットＳＬＯＴ１に含まれる第２のクロックサイクルは、ＰＭ情報の次の４ビットをそれぞれ信号ＤＤＯＵＴ（０）、ＤＤＯＵＴ（１）、ＤＤＯＵＴ（２）、及びＤＤＯＵＴ（３）を介して送信するために用いられる。ＰＭ情報の最終ビット、ＰＭ（７）は、時間スロットＳＬＯＴ２の第１のクロックサイクルの間に信号ＤＤＯＵＴ（０）を介して送信される。

時間スロットＳＬＯＴ１に時間スロットＳＬＯＴ２が続く。時間スロットＳＬＯＴ２は、データ種類ＳＢＩに対応する情報の殆どのビットの送信に対して主として割り当てられる。データ種類ＳＢＩは、８ビットの情報を含み、そして有効ビットＳＢＩ＿ＶＡＬＩＤ４４０２によって先行される。ＳＢＩ＿ＶＡＬＩＤ４４０２は、時間スロットＳＬＯＴ２の第１のクロックサイクルの間に信号ＤＤＯＵＴ（１）を介して送信される。ＳＢＩ（０）及びＳＢＩ（１）は、同じクロックサイクルの間にそれぞれＤＤＯＵＴ（２）及びＤＤＯＵＴ（３）を介して送信される。時間スロットＳＬＯＴ２内に含まれる第２のクロックサイクルは、ＳＢＩ情報の次の４ビットをそれぞれＤＤＯＵＴ（０）、ＤＤＯＵＴ（１）、ＤＤＯＵＴ（２）、及びＤＤＯＵＴ（３）を介して送信するために用いられる。ＳＢＩ情報の最後の２ビット、ＳＢＩ（６）及びＳＢＩ（７）は、時間スロットＳＬＯＴ３の第１のクロックサイクルの間に信号ＤＤＯＵＴ（０）及びＤＤＯＵＴ（１）を介して送信される。

時間スロットＳＬＯＴ３は、データ種類ＴＤＩに対応するデータの送信に主として割り当てられる。ＴＤＩデータ種類に関連する有効ビット、ＴＤＩ＿ＶＡＬＩＤ４３０２は、時間スロットＳＬＯＴ３の第１のクロックサイクルの間に信号ＤＤＯＵＴ（２）を介して送信される。図４に示される特定の例においては、ＤＤＩＣ１２２は、この特定の時間スロットに送信すべきデータ種類ＴＤＩの情報を有していないので、ＴＤＩ＿ＶＡＬＩＤ４３０２はアサートされない。従って、ＤＤＩＣ１３２における受信機は、この特定の時間スロットの間に関連するＴＤＩデータを無視する。割り当てられた時間スロットの間に送信されるべき特定のデータ種類の係属中情報がない場合には、ＤＤＩＣを送信することは、関連する有効ビットを論理的に低いレベルにセットし、またＤＤＩＣを受信することは、非アクティブな有効ビットに続く対応するデータビットを無視する。

特定のクロックサイクルの間に２つ以上のデータ種類に対応する情報が送信され得るとしても、特定の時間スロットに対する１つの種類のデータの１ビット及びその時間スロット内のクロックサイクルを表すために信号ＤＤＯＵＴ（３：０）の各ビットが確保される。例えば、データ種類ＳＢＩに対する有効ビット、ＳＢＩ＿ＶＡＬＩＤ４４０２は、時間スロットＳＬＯＴ２の第１のクロックサイクルの間に信号ＤＤＯＵＴ（１）を介して常に送信される。時間スロットＳＬＯＴ３は、３つのクロックサイクルを含み、そして９ビットの情報を含むデータ種類ＴＤＩに主として関連する。時間基準Ｔ４は時間基準Ｔ０に対応するので、時間スロットＳＬＯＴ０が時間基準Ｔ４で即座に開始する。時間スロットＳＬＯＴ０、ＳＬＯＴ１、ＳＬＯＴ２、及びＳＬＯＴ３は、クロック信号ＣＬＫＩＮの８サイクル毎に繰り返す。

ＤＤＣＬ２００は、マスタＤＤＩＣ１２２からスレーブＤＤＩＣ１３２への、及びスレーブＤＤＩＣ１３２からマスタＤＤＩＣ１２２への情報の同時転送を支援することができる。ＤＤＩＣ１２２及びＤＤＩＣ１３２の各々はデータ送信機及びデータ受信機を含み、そして特定のＤＤＩＣにおける送信機及び受信機は独立して動作する。

ＤＤＣＬ２００を介して通信が開始可能になる前に、ＤＤＩＣ１２２及び１３２の各々におけるデータ受信機は、それぞれＤＤＩＣ１３２及び１２２における対応するデータ送信機に同期するように初期化される必要がある。各データ送信機は独立的に、信号ＲＥＳＥＴがデアサートされた後しばらくしてから、関連するデータ受信機へ最初の有効ビット、ＳＳ＿ＶＡＬＩＤ４５０２を発行する。最初の有効ビットを送信する前は、信号ＤＤＯＵＴ（０）は論理的に低いレベルのままである。特定のクロックサイクルでの対応するデータ受信機における有効ビットの受信は、そのクロックサイクルが第１のサイクルの時間スロットＳＬＯＴ０を表していることを示す。８クロックサイクル繰り返しシーケンスが始まり、そして信号ＲＥＳＥＴが再びアサートされるまで継続する。ＤＤＩＣ１２２及びＤＤＩＣ１３２の各々は、この初期化を独立に実行する。従って、ＤＤＩＣ１３２におけるデータ受信機はＤＤＩＣ１２２におけるデータ送信機に同期させられ、そしてＤＤＩＣ１２２におけるデータ受信機はＤＤＩＣ１３２におけるデータ送信機に同期させられる。最初の有効ビットＳＳ＿ＶＡＬＩＤ４５０２に関連するＤＤＯＵＴ（３：１）で提供されるデータは、有効データとして認識され得る。別の実施形態においては、最初の有効ビットＳＳ＿ＶＡＬＩＤ４５０２に関連するデータは無視され得る。

固有データ種類の数、及び図４に図示される各データ種類に含まれるビットの数は、特定のデータ種類が時分割多重データストリームの具体的な部分部分にどのように割り当てられ得るのかを例示するものであることが意図されている。より多い又はより少ない数のデータ種類が支持されてよく、また各データ種類は望ましい数の情報データビットを含むことができる。従って、繰り返しシーケンス内に含まれるクロックサイクルの数は、ＤＤＣＬ２００が支援するように構成されている情報のビットの総数に依存する。特定の実施形態においては、対応する時間スロットへの特定のビット及びデータ種類の割り当て、時間スロットの数、並びに時間スロットの各種類に関連するクロックサイクルの数は、各ＤＤＩＣに付随するプログラム可能構成レジスタを用いて再構成され得る。各ＤＤＩＣモジュールを有効にしまた無効にする追加的なプログラム可能レジスタが含まれ得る。別の実施形態においては、ノードＤＭＡＳＴＥＲ及びＤＳＬＡＶＥは、より多くの又はより少ない数の導体を含み得る。例えばＤＤＣＬ２００は、各クロックサイクルの間に８ビットの情報を送信しそして受信することができる。

ＤＤＣＬ２００によって提供される時分割多重プロトコルは、ランダムな又は非同期のイベントに関連する情報の交換が他のデバイス動作に挟み込まれる(interleaved)ことを可能にする。例えば、製造試験手続の間、ＡＴＥはＭＣＭ１１０に試験刺激を供給し、そしてＩＣダイ１２０及びＩＣダイ１３０は決定的な時間に刺激に応答する。製造試験の進行と同時に、ＡＴＥは、ＩＣダイ１３０におけるレジスタに記憶されている温度情報に対する要求を発行することができる。温度情報に対する要求は、準備された試験刺激とは関連付けられていない。温度情報に対する要求はマスタＩＣダイ１２０で受信され、そして要求は、このデータ種類の情報の交換のために確保されている時間スロットの間にＤＤＣＬ２００を介してスレーブＩＣダイ１３０へ中継される。スレーブＩＣダイ１３０は、要求された温度情報を適切な時間スロットの間にＩＣダイ１２０へ送信し、マスタＩＣダイ１２０は、ＭＣＭ１１０の外部インタフェースピンを介して情報をＡＴＥへ提供する。ＤＤＣＬ２００は温度情報を転送するために特定の時間スロットを確保しているので、進行中の製造試験手続が中断されることはない。

図５は本開示の特定の実施形態に従うＭＣＭ１１０の平面図５００である。ＭＣＭ１１０はＩＣダイ１２０及びＩＣダイ１３０を含む。ＩＣダイ１２０はＤＤＩＣ１２２及びＤＤＩＣ１２４を含み、そしてＩＣダイ１３０はＤＤＩＣ１３２及びＤＤＩＣ１３４を含む。

ＩＣダイ１２０及びＩＣダイ１３０は各々２つのＤＤＩＣモジュールを含む。各ＩＣダイにおける２つのＤＤＩＣは、ＩＣダイの対向する縁上に例示されている。ＤＤＩＣモジュールは、３つ以上のＩＣダイの間での別個の接続を可能にするために独立に有効にされてよく、又は２つ以上のダイの間での単一の接続を容易にするために互いに相互排他的であってよい。例えば、２つのＤＤＩＣの一方は有効にされてよく、そして他方はＭＣＭ１１０内の２つのダイの相対的な物理配置に基いて無効にされてよい。例えばＩＣダイ１２０がＭＣＭ１１０でＩＣダイ１３０の上の方に位置させられている場合には、ＩＣダイ１２０の下部縁に例示されているＤＤＩＣ１２２が有効にされ、そしてＩＣダイ１２０の上部縁に例示されているＤＤＩＣ１２４は無効にされる。対応するやり方で、ＩＣダイ１３０の上部縁に例示されているＤＤＩＣ１３４は有効にされ、そしてＩＣダイ１３０の下部縁に例示されているＤＤＩＣ１３２は無効にされる。このように、ＤＤＩＣ１２２及びＤＤＩＣ１３４が、ＩＣダイ１２０とＩＣダイ１３０の間で情報を交換するためにＤＤＣＬを提供するように構成される。ＤＤＩＣモジュールの複製化(replicating)は、ＭＣＭ１１０に含まれる両方のＩＣダイに対して同一のＩＣダイが交換可能に用いられることを可能にする。また、適切なＤＤＩＣモジュールを用いることで、ＭＣＭ１１０に含まれる導体の長さ、及び導体の密集を低減することができる。従って、ＤＤＣＬ２００に関連する信号伝搬遅延を低減することもできる。別の実施形態においては、ＤＤＩＣモジュールの一部分がＩＣダイの反対側の縁上で複製され、そして２つの複製された部分はＤＤＩＣモジュールの残りの部分を共有する。

第１の側面においては、方法は、第１の集積回路ダイ及び第２の集積回路ダイを含む集積回路パッケージを含んでいるデータ処理デバイスの第１の集積回路ダイでの第１の種類の第１の情報を決定することと、第１の集積回路ダイでの第２の種類の第２の情報を決定することと、時分割多重プロトコルを用いてプロトコルの第１の時間スロットの間に第１の情報を送信すると共にプロトコルの第２の時間スロットの間に第２の情報を送信することによって第１及び第２の情報を第１の集積回路ダイから第２の集積回路ダイへ送信することとを含む。第１の側面の実施形態においては、第１の種類の第１の情報は第１の集積回路ダイの測定された温度を表す。第１の側面の別の実施形態においては、第２の種類の第２の情報は第１の集積回路ダイに関連する動作モードを表す。第１の側面の更なる実施形態においては、方法は、第１の情報に対する要求を第１の集積回路ダイで第２の集積回路ダイから受信することを含む。

第１の側面の更に別の実施形態においては、第１の情報に対する要求を受信することは、第１の情報に対して集積回路パッケージの第１の入力／出力ピンで要求を受信することに応答する。第１の側面の更なる実施形態においては、第１の入力／出力ピンは第１の集積回路ダイによって直接的にアクセス可能でない。第１の側面の別の実施形態においては、第１の情報は第１の集積回路ダイの温度を表し、方法は第２の情報に基き試験結果を決定することを更に含んでおり、第２の情報はデータ処理デバイスで受信される試験パターンに基いている。第１の側面の更に別の実施形態においては、方法は、集積回路パッケージの第１の入力／出力ピンを介して第１の情報を提供することと、集積回路パッケージの第２の入力／出力ピンを介して試験結果を提供することとを含む。

第１の側面の更に別の実施形態においては、試験結果を決定することは、第１の時間にテストパターンを受信することに応答して試験結果を決定することを含んでおり、第１の情報を決定することは、第２の時間に第１の集積回路ダイで情報要求を受信することに応答して第１の情報を決定することを含んでおり、第１の時間は第２の時間との非決定的な関係を有している。第１の側面の更に別の実施形態においては、第１の集積回路ダイはスレーブデバイスとして構成され、第２の集積回路ダイはマスタデバイスとして第１及び第２の情報を送信するように構成される。第１の側面の更なる実施形態においては、方法は、第３の種類の第３の情報を第１の集積回路ダイで受信することと、時分割多重プロトコルを用いてプロトコルの第３の時間スロットの間に第３の情報を送信することによって第３の情報を第１の情報及び第２の情報と共に第２の集積回路ダイへ送信することとを含む。

第１の側面の別の実施形態においては、方法は、第１の種類の第３の情報を第２の集積回路ダイで受信することと、第２の種類の第４の情報を第２の集積回路ダイで受信することと、時分割分割多重プロトコルを用いてプロトコルの第３の時間スロットの間に第３の情報を送信すると共にプロトコルの第４の時間スロットの間に第４の情報を送信することによって第３及び第４の情報を第１の集積回路ダイへ送信することとを含む。

第２の側面においては、方法は、集積回路パッケージの第１の集積回路ダイで集積回路の第２の集積回路ダイからの情報の時分割多重ストリームを受信することと、第１の集積回路ダイで情報のストリームの第１の時間スロットを決定することと、第１の集積回路ダイで情報のストリームの第２の時間スロットを決定することと、第１の時間スロットでの第１の情報及び第２の時間スロットでの第２の情報を通信することとを含む。第２の側面の実施形態においては、方法は更に、集積回路パッケージの入力／出力ピンを介して第１の情報に基き第３の情報を通信することを含む。第２の側面の別の実施形態においては、入力／出力ピンは第２の集積回路ダイによっては直接的にはアクセスされない。第２の側面の更に別の実施形態においては、第１の情報は第１の集積回路ダイの測定された温度を表す。第２の側面の更に別の実施形態においては、第２の情報は第１の集積回路ダイに関連する動作モードを表す。第２の側面の更なる実施形態においては、第１の集積回路ダイは第１のデータ処理コアを含む。

第３の側面においては、デバイスは集積回路パッケージを含み、集積回路パッケージは、第１の集積回路ダイと、第１の集積回路ダイに結合される第２の集積回路ダイとを含む。第２の集積回路ダイは、第１の種類の第１の情報を決定し、第２の種類の第２の情報を決定し、時分割多重プロトコルを用いてプロトコルの第１の時間スロットの間に第１の情報を送信すると共にプロトコルの第２の時間スロットの間に第２の情報を送信することによって第１及び第２の情報を第１の集積回路ダイへ送信するように構成される。第３の側面の実施形態においては、第１の情報は第２の集積回路ダイの測定された温度を表す。

尚、一般的説明における上述の全ての活動又は要素が必要ではなく、特定の活動又はデバイスの部分は必要でないことがあり、またここに説明されるものに加えて１つ以上の更なる活動が実行されてよく、又は１つ以上の更なる要素が含まれてよい。更に、複数の活動が記載されている順序は、必ずしもそれらが実行される順序ではない。

また、特定の実施形態を参照して概念が説明されてきた。しかし、以下の特許請求の範囲に記載される本開示の範囲から逸脱することなしに種々の修正及び変更がなされ得ることを当業者は理解する。従って、明細書及び図面は、限定的な意味よりもむしろ例示的なものであるとみなされるべきであり、また全てのそのような修正が本開示の範囲に含まれることが意図されている。

例えば、ＤＤＩＣ１２２及びＤＤＩＣ１３２は、ＤＤＩＣ１２２及びＤＤＩＣ１３２の試験の間に用いられる信号を送信及び受信するために追加的な入力及び出力（図示せず）を含み得る。特定の実施形態においては、ＡＴＥはＤＤＩＣ１２２及びＤＤＩＣ１３２時間基準が試験モードで動作するようにこれらを構成することができ、またジョイントテストアクショングループ(Joint Test Action Group)（ＪＴＡＧ）インタフェースを用いて各ＤＤＩＣモジュールの内部又は外部で試験情報が走査され得る。また、追加的な入力及び出力を用いて試験手続の間にＤＤＩＣ１２２とＤＤＩＣ１３２の間で情報が交換され得る。

特定の実施形態に関して、利益、他の利点、及び課題に対する解決法が上に説明されてきた。しかし、利益、利点、課題に対する解決法、及び任意の利益、利点、又は解決法を生じさせ又はより明白なものにさせ得る任意の単一又は複数の特徴は、任意の又は全ての請求項の臨界的な、必須の、又は本質的な特徴として解釈されるべきではない。

Claims (15)

1. 第１の集積回路ダイ（１３０）及び第２の集積回路ダイ（１２０）を備えた集積回路パッケージ（１１０）を備えているデータ処理デバイス（１００）の前記第１の集積回路ダイ（１３０）での第１の種類の第１の情報を決定することと、
   前記第１の集積回路ダイ（１３０）での第２の種類の第２の情報を決定することと、
   時分割多重プロトコル（３００）を用いて前記プロトコル（３００）の第１の時間スロットの間に前記第１の情報を送信すると共に前記プロトコル（３００）の第２の時間スロットの間に前記第２の情報を送信することによって前記第１及び第２の情報を前記第１の集積回路ダイ（１３０）から前記第２の集積回路ダイ（１２０）へ送信することとを備えた方法。
2. 前記第１の種類の前記第１の情報は前記第１の集積回路ダイ（１３０）の測定された温度を表す請求項１の方法。
3. 前記第２の種類の前記第２の情報は前記第１の集積回路ダイ（１３０）に関連する動作モードを表す請求項２の方法。
4. 前記第１の情報に対する要求を前記第１の集積回路ダイ（１３０）で前記第２の集積回路ダイ（１２０）から受信することを更に備えた請求項１の方法。
5. 前記第１の情報に対する前記要求を受信することは、前記第１の情報に対して前記集積回路パッケージ（１１０）の第１の入力／出力ピン（１５２）で要求を受信することに応答する請求項４の方法。
6. 前記第１の入力／出力ピン（１５２）は前記第１の集積回路ダイ（１３０）によって直接的にアクセス可能でない請求項５の方法。
7. 前記第１の情報は前記第１の集積回路ダイ（１３０）の温度を表し、
   前記方法は前記第２の情報に基き試験結果を決定することを更に備えており、前記第２の情報は前記データ処理デバイス（１００）で受信される試験パターンに基いている請求項５の方法。
8. 前記集積回路パッケージ（１１０）の前記第１の入力／出力ピン（１５２）を介して前記第１の情報を提供することと、
   前記集積回路パッケージ（１１０）の第２の入力／出力ピン（１５４）を介して前記試験結果を提供することとを更に備えた請求項７の方法。
9. 前記試験結果を決定することは、第１の時間に前記テストパターンを受信することに応答して前記試験結果を決定することを備えており、
   前記第１の情報を決定することは、第２の時間に前記第１の集積回路ダイ（１３０）で情報要求を受信することに応答して前記第１の情報を決定することを備えており、前記第１の時間は前記第２の時間との非決定的な関係を有している請求項７の方法。
10. 前記第１の集積回路ダイ（１３０）はスレーブデバイスとして構成され、前記第２の集積回路ダイ（１２０）はマスタデバイスとして前記第１及び第２の情報を送信するように構成される請求項１の方法。
11. 第３の種類の第３の情報を前記第１の集積回路ダイ（１３０）で受信することと、
    前記時分割多重プロトコル（３００）を用いて前記プロトコルの第３の時間スロットの間に前記第３の情報を送信することによって前記第３の情報を前記第１の情報及び前記第２の情報と共に前記第２の集積回路ダイ（１２０）へ送信することとを更に備えた請求項１の方法。
12. 前記第１の種類の第３の情報を前記第２の集積回路ダイ（１２０）で受信することと、
    前記第２の種類の第４の情報を前記第２の集積回路ダイ（１２０）で受信することと、
    前記時分割分割多重プロトコル（３００）を用いて前記プロトコル（３００）の第３の時間スロットの間に前記第３の情報を送信すると共に前記プロトコル（３００）の第４の時間スロットの間に前記第４の情報を送信することによって前記第３及び第４の情報を前記第１の集積回路ダイ（１３０）へ送信することとを更に備えた請求項１の方法。
13. 集積回路パッケージ（１１０）を備えたデバイスであって、
    前記集積回路パッケージ（１１０）は、第１の集積回路ダイ（１２０）と、前記第１の集積回路ダイ（１２０）に結合される第２の集積回路ダイ（１３０）とを備えており、
    前記第２の集積回路ダイ（１３０）は、第１の種類の第１の情報を決定し、第２の種類の第２の情報を決定し、時分割多重プロトコル（３００）を用いて前記プロトコル（３００）の第１の時間スロットの間に前記第１の情報を送信すると共に前記プロトコル（３００）の第２の時間スロットの間に前記第２の情報を送信することによって前記第１及び第２の情報を前記第１の集積回路ダイ（１２０）へ送信するように構成されるデバイス。
14. 前記第１の情報は前記第２の集積回路ダイ（１３０）の測定された温度を表す請求項１３のデバイス。
15. 前記第１の種類の前記第１の情報を送信することは、前記集積回路パッケージ（１１０）の第１の入力／出力ピン（１５２）で前記第１の情報に対する要求を受信することに応答しており、前記第１の入力／出力ピン（１５２）は前記第２の集積回路ダイ（１３０）によって直接的にアクセスされない請求項１３のデバイス。

Images