JP2559214B2 - デ−タ伝送制御回路 - Google Patents

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ローカルエリアネットワーク（LAN）やデ
ータ多重伝送システム等のネットワークに接続されるネ
ットワーク・インターフェース・ユニット内において、
データ発生部からのデータをラインドライバ、もしくは
電気／光変換器に供給するのに使用されるデータ伝送制
御回路に関する。

〈従来の技術〉 LANのようなネットワークには、ネットワーク・イン
ターフェース・ユニットを介して各種のデータ発生部が
多数接続される。データ送信側のネットワーク・インタ
ーフェース・ユニット内においては、同軸ケーブルもし
くは光ファイバ等の伝送路に接続されたラインドライバ
もしくは電気／光変換器の入力端子に、データ伝送制御
回路を有するLSIが接続され、このLSIの入力端子に複数
のデータ発生部が接続される。前記データ伝送制御用LS
Iは、複数のデータ発生部からのデータを時分割多重化
してラインドライバや電気／光変換器に供給するもの
で、既に種々のものが知られている。

〈発明が解決しようとする問題点〉 従来の送信側のネットワーク・インターフェース・ユ
ニットでは、ラインドライバや電気／光変換器に接続さ
れるのは、単一もしくは一定数のデータ伝送制御用LSI
であり、このデータ伝送制御用LSIでは、入出力ピンの
数や回路規模等の制約があるから、結局、該ユニットで
は多重可能な入力信号の数に制限を受ける。

これに対して、ラインドライバや電気／光変換器に一
定数以上のデータ伝送制御用LSIを接続しようとすれ
ば、これらのLSIを互いに関連動作させるための付加回
路が必要となり、ユニット全体の回路構成が複雑にな
る。

本発明は、上述の問題点に鑑みてなされたものであっ
て、ラインドライバや電気／光変換器に互いに並列に接
続増設するだけで、入力チャンネルの拡張が可能とな
り、かつ付加回路を設けなくても、互いに関連動作する
データ伝送制御回路を提供することを目的とする。

〈問題点を解決するための手段〉 本発明は、上記の目的を達成するために、各データ伝
送制御回路ごとに互いに異なる独自のプリセット値が予
め設定され、このプリセット値を初期値として外部から
の共通クロックパルスに応じて順次アップまたはダウン
カウントするカウンタと、このカウンタの桁上げまたは
桁下げに応じて出力される信号に応答してデータ発生部
からのデータの送信動作を開始する送信回路と、この送
信回路の前記送信用バスに向けてのデータ送出経路の途
中に設けられ、前記カウンタから出力される信号に応答
して送信回路に対するゲートを開くゲート回路と、前記
送信用バス上における自己のデータ送信の有無および他
のデータ伝送制御回路におけるデータ送信の有無をそれ
ぞれ検出し、データ送信が検出されている間は前記カウ
ンタのカウント動作の停止を継続させるモニター回路と
を備えて伝送制御回路を構成した。

〈実施例〉 以下、本発明を図面に示す実施例に基づいて詳細に説
明する。

第１図は本発明のデータ伝送制御回路を備えたネット
ワーク・インターフェース・ユニットのブロック図であ
る。この実施例のネットワーク・インターフェース・ユ
ニット１は、伝送路である同軸ケーブル２に接続された
ラインドライバ３と、本発明のデータ伝送制御回路4₁,4
₂,4₃,…,4n（以下、４と総称する）と、共通クロックパ
ルスを出力するクロックパルス発生回路５とを備えてい
る。

伝送路が光ファイバである場合は、この光ファイバに
は電気／光変換器が接続される。データ伝送制御回路４
は、通常、複数個用いられ、ラインドライバ３の単一の
入力端子に互いに並列に接続される。各データ伝送制御
回路４には、それぞれ他のデータ伝送制御回路４と異な
る独自のアドレスA1,A2,A3…Anが設定されている。各デ
ータ伝送制御回路４は、複数の入力ピンを有し、これら
の入力ピンを通じて各データ発生部（図示せず）から発
生されるパラレルデータが個別に入力されるようになっ
ている。クロックパルス発生回路５は、すべてのデータ
伝送制御回路４に共通クロックパルスを供給する。

第２図はデータ伝送制御回路のブロック図である。同
図に示すように、データ伝送制御回路４は、カウンタ６
と、送信回路７と、ゲート制御回路８と、ゲート回路と
してのトライステートバッファ９と、モニター回路10と
を有する。これらの回路は、付属する回路部分を含め、
単一のLSIに組み込まれている。

カウンタ６は、本例では、予め設定されるプリセット
値を初期値としてクロックパルス発生回路５から与えら
れる共通クロックパルス入力に応じて順次アップカウン
トする、いわゆるプリセッタブルアップカウンタで構成
されており、このカウンタ６には、各データ伝送制御回
路４のアドレスA1〜Anに対応したプリセット値P1,P2,P
3,…,Pnが予め与えられるようになっている。すなわ
ち、当該データ伝送制御回路４のアドレスがA1とすれ
ば、カウンタ６にはプリセット値P1が与えられる。した
がって、プリセット値P1〜Pnはカウンタ６毎に独自の値
であって、他のいずれのデータ伝送制御回路４のカウン
タ６のプリセット値P1〜Pnとも異なっている。なお、本
例では、第１図の最上段のデータ伝送制御回路4₁のカウ
ンタ６に与えられるプリセット値P1が最大で、これから
最下段のデータ伝送制御回路4nに向かうに従って各カウ
ンタ６に与えられるプリセット値P2,P3,…,Pnが小さく
なるように設定されているものとする。また、本例で
は、カウンタ６は、プリセッタブルアップカウンタを用
いているが、プリセッタブルダウンカウンタを適用する
ことも可能である。送信回路７は、前記カウンタ６がカ
ウントアップしてその桁上げのために出力されるカウン
トアップ信号に応答して図外のデータ発生部から発生さ
れるデータの送信動作を開始するようになっている。ま
た、ゲート制御回路８は、カウンタ６のカウントアップ
信号に応答してゲート開の信号を出力する。トライステ
ートバッファ９は、特許請求の範囲におけるゲート回路
として機能するもので、送信回路７の送信用バス12に向
けてのデータ送出経路の途中に設けられ、ゲート制御回
路８からの開信号により送信回路７に対するゲートを開
くようになっている。モニター回路10は、各データ伝送
制御回路４がその出力ピン11を介して接続される送信用
バス12上における自己のデータ送信の有無および他のデ
ータ伝送制御回路４におけるデータ送信の有無をそれぞ
れ検出し、いずか１つのデータ伝送制御回路４からデー
タが送信されていることが検出されている間は、カウン
タ６に対してそのカウント動作を停止させるカウント停
止信号を出力し続けるようになっている。各データ伝送
制御回路4₁〜4nは、その各接続ピン11が送信用バス12に
接続されることにより、ラインドライバ３の入力端子に
互いに並列に接続される。

次に上記構成の動作を説明する。

電源投入時もしくは不意に生じたサージ等の影響を除
くためにリセットする時、各データ伝送制御回路４のカ
ウンタ６には、互いに異なるプリセット値P1〜Pnが同時
にセットされる。そして、各カウンタ６は、それぞれの
プリセット値P1〜Pnを初期値として、共通クロックパル
スのカウントを開始する。各カウンタ６のカウント動作
は互いに同期しているが、そのプリセット値P1〜Pnが互
いに異なるため、各カウンタ６がカウントアップするタ
イミングは互いにずれている。すなわち、大きいプリセ
ット値P1〜Pnが与えられたカウンタ６は先にカウントア
ップし、小さいプリセット値P1〜Pnが与えられたカウン
タ６は遅れてカウントアップすることになる。

したがって、いま、プリセット値が最大の値を有する
データ伝送制御回路（本例では4₁）のカウンタ６がカウ
ントアップしたとすると、そのカウントアップ信号によ
り送信回路７が送信動作を開始する。これと同時に、ゲ
ート制御回路８がゲート開の信号を出力してこの信号に
よりトライステートバッファ９の状態が変わり、送信回
路７の送出経路が開かれる。そのため、送信回路７から
の送信データが送信用バス12上に送り出されてラインド
ライバ３に入力し、ラインドライバ３を通じて同軸ケー
ブル２上に送出される。

このデータの送出に伴ない、送信用バス12上のデータ
の存在がモニター回路10により検出され、モニター回路
10はカウンタ６に停止信号を出力する。したがって、当
該データ伝送制御回路4₁において、カウンタ６から桁上
げ用のカウントアップ信号が出力されて送信回路７によ
りデータ送信が開始され、これが直ちにモニター回路10
でモニターされてカウント停止信号が出力された時点で
は、カウンタ６は、１クロック分、カウントを進めてカ
ウント値が「０」になっている。そして、カウンタ６
は、カウント値が「０」の状態でカウント動作を停止す
ることになる。

つまり、実際にデータ送信を開始するデータ伝送制御
回路４（ここでは4₁）においては、そのカウンタ６は、
データ送信の開始からデータ送信が終了するまでの間カ
ウント動作を停止し、かつ、そのカウント動作停止中の
カウント値はクリア状態（つまり「０」）に保持されて
いることになる。

現時点では、アドレスA1に相当するデータ伝送制御回
路4₁からデータが送信されているとしているので、この
時、他のデータ伝送制御回路4₂〜4nにおいても、その内
部のモニター回路10が送信用バス12上のデータを検出
し、カウンタ６に停止信号を出力し、この停止信号によ
りカウンタ６はカウント動作を停止する。これによっ
て、あるデータ伝送制御回路、たとえば回路4₁がデータ
を送出している間、他のデータ伝送制御回路4₂〜4nで
は、カウンタ６のカウント動作がそれぞれのカウント数
のところで中断される。

当該データ伝送制御回路4₁でデータの送出が終了する
と、ゲート制御回路８はトライステートバッファ９に対
して閉信号を出力する一方、モニター回路10からはカウ
ンタ停止信号が出力されなくなるので、カウンタ６は、
クリアされた状態、すなわち「０」の状態からカウント
を開始する。

他のデータ伝送制御回路4₂〜4nにおいても、同様にモ
ニター回路10からの停止信号がなくなるので、内部のカ
ウンタ６はカウント動作を再開する。

各データ伝送制御回路4₁〜4nを構成するカウンタ６に
は、クロックパルス発生回路５から共通クロックパルス
が共に与えられているから、各カウンタ６は、この共通
クロックパルスに同期して並走的にそのカウント値が増
加する。また、前述したように、本例では、第１図の上
段のデータ伝送制御回路4₁のカウンタ６に与えられるプ
リセット値P1が最大で、これから下段のデータ伝送制御
回路4nに向かうに従って各カウンタ６に与えられるプリ
セット値P2,P3,…,Pnが小さくなるように予め設定され
ているので、最上段のデータ伝送制御回路4₁がデータ送
出を終了した時点では、次段のデータ伝送制御回路4₂の
カウンタ６のカウント値が最も大きく、データ送出を終
了した直後の最上段のデータ伝送制御回路4₁のカウンタ
６のカウント値が最も小さく（「０」）なっている。し
たがって、最上段のデータ伝送制御回路4₁のデータ送出
が終了してから、各々のデータ伝送制御回路4₁〜4nのカ
ウンタ６が同時にカウント動作を再開した後は、上から
２番目のデータ伝送制御回路4₂のカウンタ６が次にカウ
ントアップすることになる。

そして、この２段目のデータ伝送制御回路4₂がデータ
の送信を開始すると、先に動作説明したのと同様に、そ
の送信データは自己のモニター回路10で検出されてカウ
ント停止信号が出力されて、そのカウンタ６のカウント
値が「０」に保持される一方、他のデータ伝送制御回路
4₁，4₃〜4nについては、送信用バス12上に送出されたデ
ータが出力ピン11を通じて各々のモニター回路10に取り
込まれて、カウンタ６のカウント動作が中断される。そ
して、このデータ伝送制御回路4₂のデータ送出が終了
し、送信用バス12上にデータが存在しなくなると、各々
のデータ伝送制御回路4₁〜4nのカウンタ６は、同時にカ
ウント動作を再開する。

このように、各データ伝送制御回路４のカウンタ６
は、それぞれ時間差をおいて順次カウントアップするの
で、各データ伝送制御回路４は順次、データの送出を行
ない、他のデータ伝送制御回路４がデータを送出してい
る間は、カウンタ６によるカウント動作を中断して待機
する。こうして、本例では、上段のデータ伝送制御回路
4₁から下段の制御回路4nに向けて順次データ送信のタイ
ミングが時分割で割り当てられていく。そして、最下段
のデータ伝送制御回路4nにおけるデータ送信が終了した
時点では、最上段のデータ伝送制御回路4₁のカウンタ６
のカウント値が他のデータ伝送制御回路4₂〜4nのカウン
タ６のカウント値に比べて最も大きくなっているから、
最初に戻って、最上段のデータ伝送制御回路4₁からデー
タが再度送信されることになる。

なお、上記の送信側ネットワーク・インターフェース
・ユニットに対応する受信側ユニットは、従来のものと
何等変わるところはなく、伝送路に接続されたラインレ
シーバもしくは光電変換器と、互いに異なるアドレスが
設定された受信部を有していればよい。

〈発明の効果〉 以上のように、本発明のデータ伝送制御回路は、ライ
ンドライバや電気／光変換器に互いに並列に接続して増
設するだけで、互いにタイミングを調整しながら、デー
タ発生部からのデータの送信を行なうもので、付加回路
を設けなくても、容易に入力チャンネルを拡張すること
ができる。

【図面の簡単な説明】

第１図は本発明データ伝送制御回路を備えたネットワー
ク・インターフェース・ユニットのブロック図、第２図
はデータ伝送制御回路のブロック図である。 ２……同軸ケーブル（伝送路）、３……ラインドライ
バ、４……データ伝送制御回路、６……カウンタ、７…
…送信回路、９……トライステートバッファ（ゲート回
路）、10……モニター回路。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】ラインドライバもしくは電気／光変換器の
   入力端子に送信用バスを介して互いに並列に接続される
   もので、複数のデータ発生部からそれぞれ発生されるデ
   ータの送信タイミングを相互に関連付けて制御するため
   のデータ伝送制御回路であって、 各データ伝送制御回路ごとに互いに異なる独自のプリセ
   ット値が予め設定され、このプリセット値を初期値とし
   て外部からの共通クロックパルスに応じて順次アップま
   たはダウンカウントするカウンタと、 このカウンタの桁上げまたは桁下げに応じて出力される
   信号に応答してデータ発生部からのデータの送信動作を
   開始する送信回路と、 この送信回路の前記送信用バスに向けてのデータ送出経
   路の途中に設けられ、前記カウンタから出力される信号
   に応答して送信回路に対するゲートを開くゲート回路
   と、 前記送信用バス上における自己のデータ送信の有無、お
   よび他のデータ伝送制御回路におけるデータ送信の有無
   をそれぞれ検出し、データ送信が検出されている間は前
   記カウンタのカウント動作の停止を継続させるモニター
   回路と、 を備えたことを特徴とするデータ伝送制御回路。
2. 【請求項２】カウンタと送信回路とゲート回路とモニタ
   ー回路とこれらに付属する回路部分とが単一のLSIに組
   み込まれている特許請求の範囲第１項に記載のデータ伝
   送制御回路。