KR0145451B1 - 아비터를 이용한 다중노드 공통 버스 송신 정합 장치 - Google Patents
아비터를 이용한 다중노드 공통 버스 송신 정합 장치Info
- Publication number
- KR0145451B1 KR0145451B1 KR1019940037270A KR19940037270A KR0145451B1 KR 0145451 B1 KR0145451 B1 KR 0145451B1 KR 1019940037270 A KR1019940037270 A KR 1019940037270A KR 19940037270 A KR19940037270 A KR 19940037270A KR 0145451 B1 KR0145451 B1 KR 0145451B1
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- signal
- common
- arbiter
- node
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
본 발명은 1개의 버스 정합칩을 여러개의 통신 노드가 공유하여 사용할 수 있도록 하므로서 소요되는 하드웨어의 양을 줄이고 1개의 공통 버스에 접속될 수 있는 노드의 숫자를 증대시키기 위한 아비터를 이용한 다중노드 공통 버스 송신 정합 장치에 관한 것으로, 통신 유니트와의 정합 기능을 수행하는 다수의 노드(21), 상기 다수의 노드(21)에서 송신할 데이타가 있는지의 유무를 판단하여 송신할 데이타가 있는 노드에 대해서 공통 버스 점유 허용 신호(TXALWB)를 해당 노드로 보내주어 공통 버스를 점유할 수 있도록 하는 공통 아비터(22) 및 상기 다수의 노드와 공통 버스에 대한 정합 기능을 수행하고 상기 다수의 노드(21)가 공통 버스를 순차적으로 사용할 수 있도록 상기 공통 아비터(22)로 제어신호를 출력하는 버스 정합부(23)로 구성된다.
Description
제1도는 종래의 다중노드 공통 버스 송신 정합 장치의 구성도.
제2도는 본 발명에 의한 다중노드 공통 버스 송신 정합 장치의 구성도.
제3도는 제2도의 공통 아비터의 세부 구성도.
제4도는 제3도의 공통 아비터 제어부의 세부 구성도.
제5도는 제3도의 버스 점유 허용신호 생성부의 세부 구성도.
제6도는 제2도의 버스 정합부의 세부 구성도.
*도면의 주요부분에 대한 부호의 설명
1,21:노드 2:아비터
3,23:버스 정합부 22:공통 아비터
31:9비트 카운터 32:공통 아비터 제어부
33:버스 점유 허용신호 생성부 41:그룹주소 비교부
42:노드 주소 비교부 43:AND 게이트
44,54:D 플립플롭 45,51,52:인버터
53:NAND 게이트 61,62:버퍼
63:OR 게이트
본 발명은 공통 버스를 사용하는 통신망 구성시 송신 정합 방식에 관한 것으로, 특히 1개의 버스 정합칩을 여러개의 통신 노드가 공유하여 사용할 수 있도록 하므로서 소요되는 하드웨어의 양을 줄이고 1개의 공통 버스에 접속될 수 있는 노드의 숫자를 증대시키기 위한 아비터를 이용한 다중노드 공통 버스 송신 정합 장치에 관한 것이다.
제1도는 종래의 공통 버스에 통신 노드를 정합하기 위한 종래의 공통 버스 송신 정합 장치의 구성도이다.
종래의 공통 버스 송신 정합 장치는 제1도에 도시한 바와 같이 통신 유니트와의 정합 기능을 수행하는 노드(1)와, 노드(1)에 연결된 아비터(2)와, 아비터(2)에 연결된 버스 정합부(3)가 공통 버스에 다수개 연결되어 구성된다.
각각의 통신 노드(1)는 1개의 아비터(2)와 1개의 버스 정합부(3)를 갖고 각각 동작하고 있으며, 아비터(2)의 기능에 의해 각각의 통신 노드(1)가 순차적으로 공통 버스를 사용한다.
또한, 버스 정합부(3)는 공통 버스의 특성에 따라 다양한 방식의 정합장치가 사용되는데, 각각의 노드(1)가 각기 1개의 정합 로직을 갖는 방식을 취한다. 이러한 방식의 대표적인 경우가 TDX-10 시스템의 IPC(Inter Processor Communication) 통신 노드의 구성에 사용되고 있다.
그러나 종래의 공통 버스 송신 접합 장치는 각각의 통신 노드가 1개씩의 버스 정합부를 필요로 하므로 공통 버스에 동시에 연결될 수 있는 노드의 숫자가 적어지는 단점이 있다. 이 노드의 숫자는 정합칩의 팬 인/아웃(Fan In/Out) 용량에 따라 제약되며, RS 485방식의 경우에는 최대 32개의 노드가 1개씩의 공통 버스에 연결될 수 있다.
또한 종래의 공통 버스 송신 장치는 각각의 통신 노드가 각기 1개씩의 아비터를 필요로 하므로 하드웨어의 양이 많아져 비용이 증가하는 단점이 있다.
상기 단점을 개선하기 위해 본 발명은 1개의 버스 정합부가 여러개의 통신노드를 공유하여 사용할 수 있게 하기 위한 아비터를 이용한 다중노드 공통 버스 송신 정합 장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 통신 유니트와의 정합 기능을 수행하는 다수의 노드, 상기 다수의 노드에서 송신할 데이타가 있는지의 유무를 판단하여 송신할 데이타가 있는 노드에 대해서 공통 버스 점유 허용 신호를 해당 노드로 보내주어 공통 버스를 점유할 수 있도록 하는 공통 아비터 및 상기 다수의 노드와 공통 버스에 대한 정합 기능을 수행하고 상기 다수의 노드가 공통 버스를 순차적으로 사용할 수 있도록 상기 공통 아비터로 제어신호를 출력하는 버스 정합부로 구성되는 것을 특징으로 하는 아비터를 이용한 다중노드 공통 버스 송신 정합 장치를 제공한다.
이하 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
본 발명에 의한 아비터를 이용한 다중노드 공통 버스 송신 정합 장치는 제2도에 도시한 바와 같이 다수개의 노드(21), 1개의 공통 아비터(22), 및 버스 정합부(23)로 이루어진 칩이 공통 버스에 연결되어 구성된다.
노드(21)는 통신 유니트와의 정합 기능을 수행하며 다수개로 구성된다.
공통 아비터(22)는 다수의 노드(21)에서 송신할 데이타가 있는지의 유무를 판단하여 송신할 데이타가 있는 노드에 대해서 공통 버스 점유 허용 신호(TXALWB)를 해당 노드로 보내주어 버스를 점유할 수 있도록 한다.
버스 정합부(23)는 다수의 노드와 공통 버스에 대한 정합 기능을 수행하고 다수의 노드(21)가 공통 버스를 순차적으로 사용할 수 있도록 공통 아비터(22)로 제어신호를 출력한다.
이와 같이 구성된 다중 노드 공통 버스 송신 접합 장치의 동작을 설명한다.
각각의 노드(21)는 통신 유니트와 정합되어 공통 아비터(22)로부터 공통 버스 점유 허용신호(TXALWB)가 인가되면 통신 유니트로 부터 수신해서 자신의 버퍼에 담겨있는 송신 데이타 신호(TXDATA)를 송신 데이타 라인을 통해 공통 버스로 송신한다.
버스 정합부(23)에서는 자신이 서비스하는 다중노드에 대한 접합 기능을 수행하며 공통 버스와의 하드웨어 정합 기능을 수행하여 여러개의 노드가 순차적으로 공통 버스를 사용할 수 있도록 한다.
아비터(22)에서는 자신이 담당하고 있는 노드 11,12,…1n으로 부터 송신할 데이타가 있는지의 유무를 판단하여 송신할 데이타가 있는 노드에 대해서만 공통 버스를 점유할 수 있는 공통 버스 점유 허용신호(TXALWB)를 해당 노드로 보내준다.
제3도는 8개의 노드 다중화시의 공통 아비터의 구성도이다.
아비터(22)는 제3도에 도시한 바와 같이 버스 정합부(23)로 부터 출력되는 버스 아비터 동기신호(PRSINB)에 따라 리셀되고 동기클럭신호(ASTCLCKIN)의 상승 에지에 따라 순차적으로 1씩 증가되고 버스 점유 상태신호(TKASTIN)가 하이 상태가 되면 카운팅을 중지하고 카운팅값(ARCNT8:1)을 출력하는 9비트 카운터(31), 버스 정합부(23)로 부터 출력되는 동기클럭신호(ASTCLCKIN)에 따라 입력되는 노드 그룹 주소신호(SA4:0) 및 노드 주소신호(NA2:0)를 9비트 카운터(31)로 부터 출력되는 카운팅값(ARCNT8:0)과 비교하여 버스 점유를 제어하는 공통 아비터 제어부(32), 및 버스 정합부(23)로 부터 출력되는 동기클럭신호(ASTCLCKIN)와 공통 아비터 제어부(32)로 부터 출력되는 신호(TKSEIZE8:1,TKSEIZER8:1)와 각 노드에 송신할 데이타가 있음을 알리는 송신 데이타 인지신호(UBQEMTYB8:1)에 따라 공통 버스 점유 허용신호(TXALWB8:1)를 생성하여 해당 노드(21)로 출력하는 버스 점유 허용신호 생성부(33)로 구성되어 여러개의 노드를 버스 정합부(23)에 연결시켜 공통으로 사용 가능하게 한다.
이와 같이 구성되는 아비터(22)의 동작을 8개의 노드를 다중화하여 사용하는 경우를 예로들어 설명하고, 필요한 최대 노드수를 고려하여 다중화 노드수를 가변시킬 수 있다.
9비트 카운터(31)는 버스 정합부(23)로 부터 출력되는 시스템 리셀신호(SYSRSTB) 또는 버스 아비터 동기신호(FRSINB)가 로우(LOW) 상태일때 비동기적으로 출력이 0이되는 기능을 가진 9비트 카운터로, 버스 정합부(23)로 부터 출력되는 동기클럭신호(ASTCLCKIN)가 상승 에지가 되면 카운터값이 순차적으로 1씩 증가된다. 또한 9비트 카운터(31)는 버스 정합부(23)로 부터 출력되어 버스의 점유 상태를 알리는 버스 점유 상태신호(TKASTIN)가 하이인 경우 카운팅을 중지하고 출력되는 카운팅값(ARCNT8:1)을 아비터 제어부(32)로 출력한다.
공통 아비터 제어부(32)는 버스 정합부(23)로 부터 출력되어 아비터 카운터(31)의 동기 클럭으로 사용되는 동기클럭신호(ASTCLCKIN)에 따라 버스 정합부(23)를 함께 사용하는 노드 그룹을 구분하기 위한 주소를 나타내는 노드 그룹주소신호(SA4:0)와 노드 그룹을 구분하기 위한 주소를 나타내는 노드 그룹주소신호(NA2:0) 신호를 9비트 카운터(31)로 부터 출력되는 카운팅 값(ARCNT8:0)과 비교하여 버스 점유를 제어하며 세부 구성 및 동작은 제4도에 설명한다.
여기서, 노드 주소신호(NA2:0) 신호는 8개가 1개의 그룹을 구성하므로 3비트가 된다.
버스 점유 허용신호 생성부(33)에서는 버스 정합부(23)로 부터 출력되는 동기클럭신호(ASTCLCKIN)와 공통 아비터 제어부(32)로 부터 출력되는 신호(TKSEIZEB8:1, TKSEIZER8:1)와 각 노드에 송신할 데이타가 있음을 알리는 송신 데이타 인지신호(UBQEMTYB8:1)에 따라 공통 버스 점유 허용신호(TXALWB8:1)를 생성하여 해당 노드(21)로 출력하며 세부 구성 및 동작은 제5도에서 설명한다.
제3도의 공통 아비터 제어부(32는 제4도에 도시한 바와 같이 입력되는 노드 그룹주소(SA4:0)와 9비트 카운터(31)로 부터 출력되는 카운팅값(ARCTNT8:4)를 비교하는 그룹주소 비교부(41), 입력되는 노드 주소신호(NA2:0) 신호와 9비트 카운터(31)로 부터 출력되는 카운팅값(ARCNT3:1)를 비교하는 노드 주소 비교부(42), 그룹 주소 비교부(41)와 노드 주소 비교부(42)로 부터 출력되는 신호를 논리곱하여 버스 점유 허용신호 생성부(33)로 출력하는 AND 게이트(43), 버스 정합부(23)로 부터 출력되는 동기클럭신호(ASTCLCKIN)를 반전시키는 인버터(45), 및 AND 게이트(43)로 부터 출력되는 신호(TKSEIZE)를 데이타 입력으로 하고 인버터(45)로 부터 출력되는 신호를 클럭 입력으로 하여 버스 점유 허용신호 생성부(33)로 출력하는 D플립플롭(44)으로 구성된다.
이와 같이 구성되는 공통 아비터 제어부(32)의 동작을 설명한다.
9비트 카운터(31)로 부터 출력되는 카운팅값(ARCNT8:1)중에서 비트8 내비 비트4, 즉 카운팅값(ARCNT8:4)은 그룹 주소 비교부(41)에서 자신의 그룹 주소인 노드 그룹주소신호(SA4:0)와 상호 비트 단위로 비교되어 같은 경우에는 하이 신호가 AND 게이트(43)로 출력된다.
또한, 9비트 카운터(31)로부터 출력되는 카운팅 값(ARCNT8:1)중에서 비트 3 내지 비트 1, 즉 카운팅 값(ARCNT3:1)은 노드 주소 비교부(42)에서 자신의 노드 주소인 노드 주소신호(NA2:0)와 비교되어 같은 경우에는 하이 신호가 AND 게이트(43)로 출력된다.
그룹 주소 비교부(41)와 노드 주소 비교부(42)로부터 출력되는 신호는 AND 게이트(43)에서 논리곱되는데, 9비트 카운터(31)로부터 출력되는 신호가 특정 노드에 해당되는 경우에는 하이 신호가 버스 점유 허용신호 생성부(33)로 출력되어 공통 버스 점유 허용신호를 생성할 수 있도록 한다.
한편, AND 게이트(43)로부터 출력되는 신호(TKSEIZE)는 D 플립플롭(44)에서 인버터(45)에 의해 반전되어 출력되는 동기클럭신호(ASTCLCKIN)에 따라 1/2클럭 지연되어 래치되어 공통 아비터 제어부(32)의 출력신호(TKSEIZER)가 발생되고 버스 점유 허용신호 생성부(33)로 출력된다.
버스 점유 허용신호 생성부(33)는 제5도에 도시한 바와 같이 공통 아비터 제어부(32)로부터 출력되는 신호(TKSEIZE)를 반전시키는 인버터(51), 버스 정합부(23)로부터 출력되는 동기클럭신호(ASTCLCKIN)를 반전시키는 인버터(52), 인버터(51)로부터 출력되는 신호, 각 노드에 송신할 데이타가 있음을 알리는 송신 데이타 인지신호(UBQEMTYB) 및 상기 공통 아비터 제어부(32)로부터 출력되는 신호(TKSEIZE)를 부정 논리곱하는 NAND 게이트(53) 및 NAND 게이트(53)로부터 출력되는 신호를 데이타 입력으로 하고 인버터(52)로부터 출력되는 신호를 클럭입력으로 하고 공통 버스 점유 허용신호(TXALWB)를 NAND 게이트(53)와 해당 노드(21)로 출력하는 D 플립플롭(54)로 구성된다.
이와 같이 구성되는 버스 점유 허용신호 생성부(33)의 동작을 설명한다.
공통 아비터 제어부(32)의 D 플립플롭(44)으로부터 출력되는 신호(TKSEIZER)는 인버터(51)에서 반전되어 해당 노드에 송신할 데이타가 있음을 알리는 송신 데이타 인지신호(UBQEMTYB) 및 공통 아비터 제어부(32)의 AND 게이트(43)로부터 출력되는 신호(TKSEIZE)와 함께 NAND 게이트(53)에서 부정 논리곱된다.
즉, 자신이 담당하는 노드가 송신할 데이타가 있고 AND 게이트(43)로부터 출력되는 신호(TKSEIZE)가 하이 상태로 해당 노드의 그룹 주소와 노드 주소가 카운터(31)의 값과 일치하고, D 플립플롭(44)으로부터 출력되는 신호(TKSEIZER)가 로우인 상태에서, D 플립플롭(54)으로부터 출력되는 자신의 공통 버스 점유 허용신호(TXALWB)가 하이로 자신이 버스 점유 허용상태가 아닌 경우, 동기 클럭신호(ASTCLKIN)가 하강에지인 상태에서 신호(BTXALWB)가 로우 상태로 되며 동기 클럭신호(ASTCLKIN)의 1주기 동안 이 상태가 유지되어 해당 노드로 공통 버스 점유 허용신호(TXALWB)가 출력된다.
공통 버스 점유 허용신호(TXALWB)를 받은 각 노드는 데이타 송신신호(ASTOUT)를 하이 상태로 만든후 데이타를 송신한다.
버스 정합부(23)는 제6도에 도시한 바와 같이 다수의 노드(21)로부터 출력되는 데이타 송신신호(ASTOUT)를 논리합하는 OR 게이트(63), OR 게이트(63)로부터 출력되는 신호를 인에이블 신호로 하여 송신 데이타 신호 (TXDATA)를 공통 버스로 출력하는 버퍼(61) 및 공통 버스로부터 입력되는 동기 클럭신호(ASTCLKIN), 버스의 점유상태를 알리는 버스 점유 상태신호(TKASTIN) 및 버스 아비터 동기신호(FRSINB)를 상기 공통 아비터(22)로 출력하는 버퍼(62)로 구성된다.
버스 점유 허용신호 생성부(33)의 D 플립플롭(54)으로부터 출력되는 데이타 송신신호(ASTOUT)가 하이이면 OR 게이트(63)의 출력이 하이로 되며, 이에 따라 버스 송신 정합용 버퍼(61)가 인에이블되어 송신 데이타신호(TXDATA)가 공통 버스로 송신될 수 있도록 하여 준다.
또한 공통 버스로부터 입력되는 동기 클럭신호(ASTCLKIN), 버스의 점유상태를 알리는 버스 점유 상태신호(TKASTIN) 및 버스 아비터 동기신호(FRSINB)는 버퍼(62)를 통해 공통 아비터(22)로 출력된다.
이상에서 설명한 바와 같이 본 발명은 1개의 버스 정합을 여러개의 통신 노드가 공유하여 사용할 수 있도록 하므로서 소요되는 하드웨어의 양을 줄이고 1개의 공통 버스에 접속될 수 있는 노드의 숫자를 증대시키는 효과가 있다.
Claims (5)
- 통신 유니트와의 정합 기능을 수행하는 다수의 노드(21); 상기 다수의 노드(21)에서 송신할 데이타가 있는지의 유무를 판단하여 송신할 데이타가 있는 노드에 대해서 공통 버스 점유 허용 신호(TXALWB)를 해당 노드로 보내주어 공통 버스를 점유할 수 있도록 하는 공통 아비터(22); 및 상기 다수의 노드와 공통 버스에 대한 정합 기능을 수행하고 상기 다수의 노드(21)가 공통 버스를 순차적으로 사용할 수 있도록 상기 공통 아비터(22)로 제어신호를 출력하는 버스 정합부(23)로 구성되는 것을 특징으로 하는 아비터를 이용한 다중노드 공통 버스 송신 정합 장치.
- 제1항에 있어서, 상기 공통 아비터(22)는 상기 버스 정합부(23)로부터 출력되는 버스 아비터 동기신호(FRSINB)에 따라 리셋되고 동기클럭신호(ASTCLCKIN)의 상승 에지에 따라 순차적으로 '1'씩 증가되고 버스 점유 상태신호(TKASTIN)가 하이 상태가 되면 카운팅을 중지하고 카운팅값(ARCNT)을 출력하는 9비트 카운터(31); 상기 버스 정합부(23)로부터 출력되는 동기클럭신호(ASTCLCKIN)에 따라 입력되는 노드 그룹주소신호(SA) 및 노드 주소신호(NA)신호를 상기 9비트 카운터(31)로부터 출력되는 카운팅값(ARCNT)과 비교하여 버스 점유를 제어하는 공통 아비터 제어부(32); 및 상기 버스 정합부(23)로부터 출력되는 동기클럭신호(ASTCLCKIN)와 상기 공통 아비터 제어부(32)로부터 출력되는 신호(TKSEIZE,TKSEIZER)와 각 노드에 송신할 데이타가 있음을 알리는 송신 데이타 인지신호(UBQEMTYB)에 따라 공통 버스 점유 허용신호(TXALWB)를 생성하여 상기 해당 노드(21)로 출력하는 버스 점유 허용신호 생성부(33)로 구성되는 것을 특징으로 하는 아비터를 이용한 다중노드 공통 버스 송신 정합 장치.
- 제2항에 있어서, 상기 공통 아비터 제어부(32)는 입력되는 노드 그룹주소신호(SA)와 상기 9비트 카운터(31)로부터 출력되는 카운팅값(ARCNT)를 비교하는 그룹주소 비교부(41); 입력되는 노드 주소신호(NA)신호와 상기 9비트 카운터(31)로부터 출력되는 카운팅값(ARCNT)를 비교하는 노드주소 비교부(42); 상기 그룹 주소 비교부(41)와 노드 주소 비교부(42)로부터 출력되는 신호를 논리곱하여 상기 버스점유 허용신호 생성부(33)로 출력하는 AND 게이트(43); 상기 버스 정합부(23)로부터 출력되는 동기클럭신호(ASTCLCKIN)를 반전시키는 인버터(45); 및 상기 AND 게이트(43)로부터 출력되는 신호(TKSEIZE)를 데이타 입력으로 하고 상기 인버터(45)로부터 출력되는 신호를 클럭입력으로 하여 상기 버스 점유 허용신호 생성부(33)로 출력하는 D 플립플롭(44)으로 구성되는 것을 특징으로 하는 아비터를 이용한 다중노드 공통 버스 송신 정합 장치.
- 제2항에 있어서, 상기 버스 점유 허용신호 생성부(33)는 상기 공통 아비터 제어부(32)로부터 출력되는 신호(TKSEIZER)를 반전시키는 제1인버터(51); 상기 버스 정합부(23)로부터 출력되는 동기클럭신호(ASTCLCKIN)를 반전시키는 제2인버터(52); 상기 제1인버터(51)로부터 출력되는 신호, 각 노드에 송신할 데이타가 있음을 알리는 송신 데이타 인지신호(UBQEMTYB) 및 상기 공통 아비터 제어부(32)로부터 출력되는 신호(TKSEIZE)를 부정 논리곱하는 NAND 게이트(53); 및 상기 NAND 게이트(53)로부터 출력되는 신호를 데이타 입력으로 하고 상기 제2인버터(52)로부터 출력되는 신호를 클럭입력으로 하고 공통 버스 점유 허용신호(TXALWB)를 상기 NAND 게이트(53)와 해당 노드(21)로 출력하는 D 플립플롭(54)로 구성되는 것을 특징으로 하는 아비터를 이용한 다중노드 공통 버스 송신 정합 장치.
- 제1항에 있어서, 상기 버스 정합부(23)는 상기 다수의 노드(21)로부터 출력되는 데이타 송신신호(ASTOUT)를 논리합하는 OR 게이트(63); 상기 OR 게이트(63)로부터 출력되는 신호를 인에이블 신호로 하여 송신 데이타 신호(TXDATA)를 공통 버스로 출력하는 제1버퍼(61); 및 상기 공통 버스로부터 입력되는 동기 클럭신호(ASTCLCKIN), 버스의 점유상태를 알리는 버스 점유 상태신호(TKASTIN) 및 버스 아비터 동기신호(FRSIN)를 상기 공통 아비터(22)로 출력하는 제2버퍼(62)로 구성되는 것을 특징으로 하는 아비터를 이용한 다중노드 공통 버스 송신 정합 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940037270A KR0145451B1 (ko) | 1994-12-27 | 1994-12-27 | 아비터를 이용한 다중노드 공통 버스 송신 정합 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940037270A KR0145451B1 (ko) | 1994-12-27 | 1994-12-27 | 아비터를 이용한 다중노드 공통 버스 송신 정합 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960025029A KR960025029A (ko) | 1996-07-20 |
KR0145451B1 true KR0145451B1 (ko) | 1998-08-17 |
Family
ID=19403839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940037270A KR0145451B1 (ko) | 1994-12-27 | 1994-12-27 | 아비터를 이용한 다중노드 공통 버스 송신 정합 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0145451B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100264865B1 (ko) * | 1997-12-23 | 2000-09-01 | 윤종용 | 종합정보통신망가입자보드와가입자제어보드간의접속제어장치및방법 |
-
1994
- 1994-12-27 KR KR1019940037270A patent/KR0145451B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960025029A (ko) | 1996-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4922244A (en) | Queueing protocol | |
US4373183A (en) | Bus interface units sharing a common bus using distributed control for allocation of the bus | |
KR930004911B1 (ko) | 다중위상 패킷 스윗칭시스템 | |
CA1278872C (en) | Serial data bus for sci, spi and buffered spi modes of operation | |
US4262357A (en) | Data processing system incorporating arbiters and selectors to allocate transmissions by multiple devices on a bus | |
CA1147865A (en) | Message interchange system among microprocessors connected by a synchronous transmitting means | |
US4413258A (en) | Interconnection for local area contention networks | |
JPH0133860B2 (ko) | ||
KR0145451B1 (ko) | 아비터를 이용한 다중노드 공통 버스 송신 정합 장치 | |
US6023476A (en) | Signal delays in a logical repeater set | |
US5453983A (en) | Port controller | |
JP2001265716A (ja) | 情報伝達装置及び情報伝達方法 | |
US5422886A (en) | System which achieves efficient utilization of buses for selectively interconnecting communication lines | |
KR100406967B1 (ko) | 병렬포트다중입력확장장치 | |
US6060908A (en) | Databus | |
JP3606957B2 (ja) | シリアルデータ伝送システム | |
JP2833801B2 (ja) | データ多重転送方式 | |
SU1118999A1 (ru) | Устройство дл сопр жени информационно-вычислительной системы с мультиплексным последовательным каналом | |
JPS62139A (ja) | 信号多重伝送システム | |
KR900006971B1 (ko) | 통신예약 기능을 부가한 프로세서간 통신방법 및 예약장치 | |
KR900002476B1 (ko) | 시분할 다중통신 시스템에 있어서 동기신호 발생 및 자국 및 타국 데이타의 결합회로 | |
US20030159097A1 (en) | Cell counter for UTOPIA interface | |
KR970068313A (ko) | 공통버스 방식의 atm 교환 시스템 및 방법 | |
JPH0442635A (ja) | パケット通信方式 | |
JP2004015759A (ja) | Atmセル送受信制御回路及びその方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020426 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |