JPH01170142A

JPH01170142A - データ伝送システム

Info

Publication number: JPH01170142A
Application number: JP62326696A
Authority: JP
Inventors: Yutaka Itagaki; 板垣　豊; Shigeo Okuyama; 奥山　茂男
Original assignee: Iwatsu Electric Co Ltd
Current assignee: Iwatsu Electric Co Ltd
Priority date: 1987-12-25
Filing date: 1987-12-25
Publication date: 1989-07-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明はデータ伝送システムに関し、特にシステム内
にデータ伝送タイミングの基準となる同期データを発生
する機器（以下、主機器という）がない場合に、そのシ
ステム内の別の機器が自動的に該主機器に代わって該同
期データを発生するようにしたデータ伝送システムに関
する。

（従来の技術）従来のこの種のシステムは、一般に、システムの制御線
と、該制御線にブランチ接続された主機器および従なる
機器（以下、従機器という）とから構成されている。該
主機器は、該システムにデータ伝送タイミングの基準と
なる同期データを発生する機能、該従機器とデータ交換
をしてシステム全体の状態を把握すると共に、該従機器
の制御を適性に行う機能等を有している。また、該従機
器は該同期データによって主機器とのタイミングを゛合
わせ、該主機器とデータのやり取りを行いながら、所定
の動作を行うものである。

（発明が解決しようとする問題点）前記の従来システムにおいては、システムのデータ伝送
タイミングを発生する主機器が故障あるいはシステムの
縮小等により存在しなくなると、残りの従機器は全く動
作しなくなるという問題があった。

この問題を解決するために、従来、システム内に該主機
器が存在しなくなった時に、残りの機器の一つに、ハー
ド設定またはソフト設定を行って、システムを動作させ
るようにした方式がある。すなわち、該残りの機器の中
から、データ伝送タイミングを制御する機器を新たに決
めてシステムを動作させる方式がある。

しかし、この方式は、前記の選ばれた機器に、ハード設
定またはソフト設定を行わなければならないという問題
があった。

本発明の目的は、前記した従来方式の問題点を除去し、
システム内にデータ伝送タイミングを発生する機器がな
くなった場合に、−切のハード設定またはソフト設定を
することなく他の機器が自動的に該データ伝送タイミン
グを発生する働きを行うようにしたデータ伝送システム
を提供することにある。

（問題点を解決するための手段および作用）本発明は、
前記の目的を達成するために、第１図に示されているよ
うに、共通の制御線に接続された副機器と従機器とを少
なくとも含むデータ伝送方式において、該副機器の中に
、主機器から送られてくる同期データが存在するか否か
を検出する手段１と、該同期データが存在しないと判断
された時にデータ伝送フォーマットを発生する手段２と
を設けた点に特徴がある。なお、−例として、前記同期
データが存在するか否かを検出する手段１は、該同期デ
ータが入力してくると予想される時間を計測するタイマ
手段１ａと、該時間の間開になるゲート手段１ｂと、該
ゲート手段を通ってきた信号の中から同期データを検出
する同期データ検出手段ＩＣとから作成することができ
る。

上記の構成において、主機器からの同期データが入力し
てくると予想される時間の間、ゲート手段１ｂは開とな
り、データ受信回路３を受信したデータは前記同期デー
タ検出回路１ｃに送られる。

該同期データ検出手段ＩＣは同期データを検出しなかっ
た時に制御信号をデータ伝送フォーマット発生手段２に
出力する。該データ伝送フォーマット発生手段２は、該
制御信号が入力して来ると、データ伝送フォーマットを
生成し、データ送信回路４を経て制御線に出力する。

この結果、前記制御線にデータ伝送フォーマットを出力
する主機器が接続されていなくても、副機器カメ該主機
器に代わって自動的にデータ伝送フォーマットを制御線
に出力することができる。

（実施例）以下に、図面を参照して、本発明の詳細な説明する。第
２図は本発明の一実施例のシステムブロック図を示す。

図において、Ａはシステムにデータ伝送タイミングを発
生する主機器、Ｂは副機器、ＣＳＤ。

・・・・・・は従機器である。また、１１はこれらの機
器をブランチ接続する制御線である。

次に、該主機器Ａ１副機器Ｂ１従機器Ｃ，Ｄ。

・・・・・・の具体的構成の一例を第３図を参照して説
明する。なお、該機器ＡＳＢＳＣ，Ｄ、・・・・・・は
ハード的には実質的に同一の構成であるので、機器Ｃ１
Ｄ１・・・・・・については図示が省略されている。

主機器Ａは、システム全体を制御する主ＣＰＵ２１と、
該主ＣＰＵ２１から出力されたデータを圧縮して送り出
すデータ送信回路２２と、データ伝送インタフェース回
路２３と、受信した信号を伸長するデータ受信回路２４
と、各機器に端末番号を付けるためのデイツプスイッチ
等で構成された番号設定スイッチ２５等で構成されてい
る。

副機器Ｂは、該主機器Ａと同様に、副ＣＰＵ３１、デー
タ送信回路３２、データ伝送インタフェース回路３３、
データ受信回路３４卿よび番号設定スイッチ３５等によ
って構成されている。

前記データ送信回路２２．３２は、それぞれ、入力側が
ＣＰＵのＳ　ＣＫ　（Ｓｅｒｉａｌ　Ｃ１ｏｃｋ）端子
に接続されたインバータと、一方の入力側が該インバー
タの出力に接続され、他方の入力側が該ＣＰＵのＳ　Ｏ
（Ｓｅｒｉａｌ　０ｕｔ）端子に接続されたアンドゲー
トと、ベースが該アンドゲートの出力に接続され、エミ
ッタが接地された第１のトランジスタと、ベースが該第
１のトランジスタのコレクタに接続され、エミッタが電
源に接続され、コレクタが出力端子となる第２のトラン
ジスタ等から構成されている。

また、前記データ受信回路２４．３４は、それぞれ、ベ
ースが前記データ伝送インタフェース回路に接続され、
エミッタが接地されたトランジスタと、入力端子が該ト
ランジスタのコレクタに接続され、出力端子が前記ＣＰ
ＵのＳＩ端子に接続されたモノマルチ等から構成されて
いる。

次に、上記の構成によって形成されたシステムのデータ
伝送タイミングを、第４図を参照して説明する。

時間０〜Ｔ１のスロット１２においては、前記主機器Ａ
は同期データを副機器Ｂ１従機器ＣＳＤ。

・・・・・・に前記制御線１１を介して送信する。該副
機器Ｂ１従機器Ｃ，Ｄ、・・・・・・は該同期データを
受は取ると、それぞれが有しているタイマカウンタをリ
セットして、前記主機器Ａと同期合わせを行う。

時間Ｔ１〜Ｔ２のスロット１３においては、主機器Ａと
副機器Ｂとの間でデータ伝送が行われる。

また、時間Ｔ２〜Ｔ３のスロット１４では、該主機器Ａ
と従機器Ｃとの間でデータ伝送が行われ、時間Ｔ３〜Ｔ
４のスロット１５では、主機器Ａと従機器りとの間でデ
ータ伝送が行われる。同様に、予め定められてスロット
毎に、主機器Ａと他の従機器との間でデータ伝送が行わ
れ、予め定められた一定の時間ＴＯが経過すると、該デ
ータ伝送タイミングの１サイクル（１フレーム）が終わ
り、次のサイクルに入る。数次のサイクルでは、前記１
サイクルと同様のタイミングで主機器Ａと、他の機器Ｂ
ＳＣ，Ｄ、・・・・・・との間でデータ伝送が行われる
。

ここに、前記機器Ｂ、Ｃ，Ｄ、・・・・・・は前記番号
設定スイッチ３５により端末番号を設定されているので
、該端末番号を副ＣＰＵ３１で認識し、自分のタイムス
ロットを認識することができる。

上記説明から明らかなように、データスロット長および
データの伝送順序は固定である。

次に、第２図のシステムにおいて、同期データを出して
いた主機器が、故障またはシステムの縮小等により該シ
ステムから切り離された時の動作を、第５図、第６図お
よび第７図を参照して説明する。

第５図は、主機器Ａが切り離されたシステムを示す図、
第６図は該システムのデータ伝送タイミングを表すデー
タ伝送フォーマットである。また、第７図は副機器Ｂの
副ＣＰＵ３１の動作を説明するフローチャートである。

第５図が第２図と異なる点は、制御線１１に接続されて
いた主機器Ａが除去された点であり、また、第６図が第
４図と異なる点は、スロット１２で出力される同期デー
タが副機器Ｂから出力されるように変わった点、スロッ
ト１３が空きになった点およびスロット１４．１５、・
・・・・・におけるデータ伝送が副機器Ｂと他の従機器
ＣＳＤ、・・・・・・間で行われるようになった点であ
る。各スロットが占める時間およびｌフレームの長さは
第４図と同−である。

次に、該副機器Ｂの動作を、第７図を参照して説明する
。

システムの電源がオンにされると（ステップＳ１）、ス
テップＳ２に進んで、主機器Ａからの同期データがある
か否かの判断がなされる。該ステップＳ２の判断がノウ
の時には、ステップＳ３に進み、所定時間、例えば５秒
が経過したかどうかの判断がなされる。このステップＳ
２およびＳ３の判断は、システムに主機器Ａが接続され
ているかいないかを判定する処理であり、該主機器Ａが
接続されている時はステップＳ２がイエスになり、接続
されていない時はステップＳ３がイエスになる。

主機器Ａが接続されている時（ステップＳ２がイエス）
には、ステップＳ４に進んで、前記同期データが来てか
ら時間Ｔ１が経過したかどうかの判断を行い、該時間Ｔ
１が過ぎると、主機器Ａとデータ伝送を行う（ステップ
Ｓ５）。次いで、時間ＴＯが経過したかどうかの判断を
しくステップＳ６）、該判断がイエスになると、再び前
記ステップＳ２に戻って前記の一連の処理を続行する。

一方、該システムに主機器Ａが接続されていない時（ス
テップＳ３がイエス）には、副機器Ｂの副ＣＰＵ３１が
従機器Ｃ，Ｄ、・・・・・・に同期データを出力する（
ステップＳ７）。次いで、時間Ｔ２が経過したかどうか
を判断しくステップＳ８）、イエスになるとステップＳ
９に進んで、従機器Ｃとの間でデータ交換をする。続い
て、時間Ｔ３が経過したかどうかの判断をしくステップ
５１０）、イエスになると、従機器りとの間でデータ交
換をする（ステップ５１１）。同様に、接続線１１に接
続されている他の従機器とデータ交換を行い、時間ＴＯ
が経過すると（ステップＳ１２がイエス）、データ伝送
タイミングの１サイクルが終了しステップＳ７に戻る。

以上のように、本実施例によれば、システムから主機器
Ａが切り離されたことあるいは主機器Ａがシステムに接
続されていないことを副機器Ｂが自動的に検出する。そ
して、該副機器Ｂが前記主機器Ａに代わって同期データ
を出力して、該システムのデータ伝送の制御を行う。こ
のため、該システムは主機器Ａが存在しなくなっても正
常に動作し、しかも何等のハード設定あるいはソフト設
定をしなくても副機器Ｂを該主機器Ａに代わって動作を
開始させることができ、システムの信頼性が大きくなる
と共に、操作性が良いという効果を期待することができ
る。

次に、前記副機器Ｂの副ＣＰＵ３１が同期データを送信
する動作を説明する。

該同期データは、第８図に示されているように、２４ビ
ツトで構成されている。すなわち、Ｏのデータ４ビツト
、１のデータ１２ビツト、０のデータ７ビツトおよび１
のデータ１ビツトから形成されている。

該２４ビツトのデータは、第９図に示されているように
、副ＣＰＵ３１のＳ　Ｏ（Ｓｅｒｉａｌ　０ｕｔ）端子
から１ビツトのパルス長１２２μ秒で出力される。また
、該副ＣＰＵ３１のＳ　ＣＫ　（ＳｅｒｉａｌＣｌｏｃ
ｋ）端子からはパルス幅が１０μ秒のクロックが出力さ
れる。これらのデータおよびクロックはデータ送信回路
３２に入力し、該データ送信回路３２を構成するインバ
ータ、アンドゲート、トランジスタ等の作用により、第
９図の制御線データの波形に圧縮される。該圧縮された
信号はデータ伝送インタフェース回路３３を経て、制御
線に送り出される。

従機器ＣＳＤ、・・・・・・は、該パルス幅が１０μ秒
の圧縮された同期データをそれぞれのデータ伝送インタ
フェース回路を介して受信し、トランジスタ、モノマル
チ等からなる受信回路で伸長して、それぞれの副ＣＰＵ
に人力する。

該従機器Ｃ，Ｄ、・・・・・・の各側ＣＰＵは、該同期
データが入力してくると、１のデータを８ビツト連続し
て読み込むと同期データと認識する。

（発明の効果）以上の説明から明らかなように、本発明によれば次のよ
うな効果がある。

（１）システムから主機器Ａが切り離されても、副機器
Ｂが自動的に該切り離しを検出し、主機器の代わりの機
能を果たすようになるので、信頼性の高いシステムとな
る。

（２）システムを縮小する場合には、該副機器と何個か
の従機器とを一緒に、該システムから切り離せば、なん
らのハード的またはソフト的設定を必要とせずに動作さ
せることができる。また、逆にシステムを拡大する場合
には、該副機器と何個かの従機器からなるシステムを主
機器が接続されているシステムに接続するだけで、なん
らのハード的またはソフト的設定を必要とせずに動作さ
せることができる。

したがって、システムのフレキシビリティが大きく、か
つシステムの縮小または拡大の工事が簡単であるという
効果がある。

【図面の簡単な説明】

第１図は本発明の機能を示すブロック図、第２図は本発
明の一例を示すシステムブロック図、第３図は制御線に
接続される各機器の具体例を示すブロック図、第４図は
データ伝送フォーマット、第５図は制御線から主機器が
切り離された場合のシステムブロック図、第６図は該第
５図のシステムにおけるデータ伝送フォーマット、第７
図は副機器の動作を説明するためのフローチャート、第
８図は同期データの波形図、第９図は第５図の要部の信
号のタイムチャートを示す。１・・・主機器の同期データ検出手段、２・・・データ
伝送フォーマット発生手段、Ａ・・・主機器、Ｂ・・・
副機器、Ｃ，Ｄ・・・従機器、３１・・・副ＣＰＵ。３２・・・データ送、信回路、３３・・・データ伝送イ
ンタフェース回路、３４・・・データ受信回路代理人　
弁理士　平木通人　　外１２第　　　１　　　図第　　　２　　　図第　　　５　　　図第　　　６　　　図第　　　８　　　図第　　　９　　　図

Claims

【特許請求の範囲】

（１）共通の制御線に接続された副機器と従機器とを少
なくとも含むデータ伝送方式において、該副機器が、該
制御線に同期データを出力する主機器が接続されている
かどうかを検出する手段と、該主機器が接続されていな
いと判断された時にデータ伝送フォーマットを自動的に
出力する手段とを具備し、該副機器と前記従機器の間で
データ伝送を行うようにしたことを特徴とするデータ伝
送システム。
（２）前記制御線に同期データを出力する主機器が接続
されているかどうかの判別は、電源がオンにされた後、
所定の時間内に同期データが入力してきたか否かにより
行われるようにしたことを特徴とする前記特許請求の範
囲第１項記載のデータ伝送システム。