CN111684595A - 具有不对称电极界面的存储器单元 - Google Patents

具有不对称电极界面的存储器单元 Download PDF

Info

Publication number
CN111684595A
CN111684595A CN201980011809.5A CN201980011809A CN111684595A CN 111684595 A CN111684595 A CN 111684595A CN 201980011809 A CN201980011809 A CN 201980011809A CN 111684595 A CN111684595 A CN 111684595A
Authority
CN
China
Prior art keywords
electrode
self
length
top electrode
selective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980011809.5A
Other languages
English (en)
Other versions
CN111684595B (zh
Inventor
A·皮罗瓦诺
K·亚斯特列别涅茨基
A·M·孔蒂
F·佩里兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111684595A publication Critical patent/CN111684595A/zh
Application granted granted Critical
Publication of CN111684595B publication Critical patent/CN111684595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/13—Dissociation, i.e. using memory material including molecules which, during a write operation, are dissociated in ions which migrate further in the memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

描述了用于具有不对称电极界面的存储器单元的方法、系统和装置。具有不对称电极界面的存储器单元可以减轻邻近字线中的短路，这可以用于准确读取所述存储器单元的所存储值。存储器装置可以包含具有与顶部电极接触的顶表面区域和与底部电极接触的底表面区域的自选择性存储器组件，其中与所述顶部电极接触的所述顶表面区域的大小不同于与所述底部电极接触的所述底表面区域的大小。

Description

具有不对称电极界面的存储器单元
交叉引用
本专利申请要求皮罗瓦诺(Pirovano)等人于2018年2月9日提交的题为“具有不对称电极界面的存储器单元(Memory Cells with Asymmetrical Electrode Interfaces)”的转让给本专利申请的受让人的美国申请第15/893,108号的优先权，所述美国申请明确地通过引用整体并入本文。
背景技术
下文总体上涉及自选择性存储器单元，并且更具体地涉及具有不对称电极界面的存储器单元。
存储器装置广泛用于存储如计算机、无线通信装置、相机、数字显示器等各种电子装置中的信息。信息是通过对存储器装置的不同状态进行编程来存储的。例如，二进制装置具有两种状态，所述两种状态通常由逻辑“1”或逻辑“0”表示。在其它系统中，可以存储两种以上状态。为了获取所存储信息，电子装置的组件可以读取或读出存储器装置中的所存储状态。为了存储信息，电子装置的组件可以在存储器装置中写入或编程状态。
存在多种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、只读存储器(ROM)、闪速存储器、相变存储器(PCM)等。存储器装置可以是易失性的或非易失性的。非易失性存储器(例如，FeRAM)即使在没有外部电源的情况下也可以长时间维持其所存储逻辑状态。易失性存储器装置(例如，DRAM)可能随着时间的推移而失去其所存储状态，除非通过外部电源对其进行周期性刷新。改进存储器装置可以包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持能力、降低功耗或降低制造成本以及其它度量。
一些类型的存储器装置可以使用跨单元的电阻的变化来编程和读出不同的逻辑状态。例如，在自选择性存储器单元中，可以基于存储器单元内的电荷和/或离子和/或元件的分布来存储逻辑状态。对单元进行编程的方式可能影响构成单元的各种材料的分布，所述分布可能影响单元的离子迁移，所述离子迁移进而可能影响单元的阈值电压。阈值电压可以与单元的逻辑状态相关或指示单元的逻辑状态。因此，不同逻辑状态之间的微小的阈值电压变化可能影响可以对单元进行读取的准确性。
附图说明
图1展示了根据本公开的实例的支持具有不对称电极界面的存储器单元的示例存储器阵列。
图2展示了根据本公开的实例的支持具有不对称电极界面轮廓的存储器单元的示例存储器阵列。
图3展示了根据本公开的实例的支持具有不对称电极界面的存储器单元的存储器装置的示例横截面视图。
图4展示了根据本公开的实例的支持具有不对称电极界面的存储器单元的存储器装置的示例横截面视图。
图5展示了根据本公开的实例的支持具有不对称电极界面的存储器单元的存储器装置的示例横截面视图。
图6展示了根据本公开的实例的支持具有不对称电极界面的存储器单元的存储器装置的示例横截面视图。
图7展示了根据本公开的实例的用于形成支持具有不对称电极界面的存储器单元的存储器装置的示例工艺流程。
图8展示了根据本公开的实例的用于形成支持具有不对称电极界面的存储器单元的存储器装置的示例工艺流程。
图9展示了根据本公开的实例的支持具有不对称电极界面的存储器单元的示例存储器阵列。
图10展示了根据本公开的实例的包含存储器阵列的支持具有不对称电极界面的存储器单元的装置。
图11是展示了根据本公开的实例的用于形成支持具有不对称电极界面的存储器单元的存储器装置的一或多种方法的流程图。
图12是展示了根据本公开的实例的用于形成支持具有不对称电极界面的存储器单元的存储器装置的一或多种方法的流程图。
图13展示了根据本公开的实例的支持具有不对称电极界面的存储器单元的示例存储器单元。
具体实施方式
具有不对称电极界面的自选择性存储器单元可以影响存储器单元中离子的分布。当存储器单元中离子的分布发生变化时，其可以影响存储器单元的阈值电压并且可以用于存储不同的编程状态。例如，施加特定的编程脉冲可以使离子聚集在单元的特定电极处或附近。不对称电极界面可以增强单元的读出窗口，与具有对称电极界面的单元相比，这可以使读出更加准确。当对自选择性存储器单元进行编程时，单元内的元件分离，从而引起离子迁移。离子可能朝着特定电极迁移，这取决于施加到单元的编程脉冲的极性。
可以使用电极与自选择性存储器单元的存储器存储元件的不对称界面来增加自选择性存储器装置的读出可靠性。每个存储器单元可以被配置成使得当对单元进行编程时，单元内的离子朝着一个电极迁移。由于自选择性存储器组件与电极的界面不对称，所以可能会在一个电极处或附近积累更大密度的离子。这样可以在单元内产生具有高离子密度的区域和具有低离子密度的区域。取决于施加到存储器单元的编程脉冲的极性，此离子浓度可以表示逻辑“1”或逻辑“0”状态。
可以通过改变与自选择性存储器组件接触的底部电极和/或顶部电极的大小来形成具有不对称电极界面的自选择性存储器装置。从字线和/或数位线方向的角度来看，自选择性存储器组件的顶表面的与顶部电极接触的区域可以小于自选择性存储器组件的底表面的与底部电极接触的区域。在一些实例中，介电内衬可以在字线和数位线方向上与顶部电极的侧表面接触，以实现不对称电极界面。
可替代地，从字线和数位线方向的角度来看，自选择性存储器组件的顶表面的与顶部电极接触的区域可以大于自选择性存储器组件的底表面的与底部电极接触的区域。在一些实例中，介电内衬可以在字线和数位线方向上与顶部电极和自选择性存储器组件的侧表面接触，以实现不对称电极界面。在一些实例中，介电内衬可以在字线方向上与顶部电极和自选择性存储器组件的侧表面接触，以实现不对称电极界面。
可以使用蚀刻技术的实例来形成具有不对称电极界面的自选择性存储器装置。例如，可以在字线方向上穿过顶部电极部分地蚀刻自选择性存储器装置。然后，可以使用原位或异位技术沉积介电内衬以与顶部电极的侧表面接触。介电内衬可以充当后续蚀刻步骤的间隔物，以使自选择性存储器组件的尺寸比顶部电极的尺寸宽。因此，顶部电极与自选择性存储器组件之间的电极界面的面积可以小于底部电极与自选择性存储器组件之间的电极界面的面积。
可替代地，可以使用蚀刻技术的其它实例来形成具有不对称电极界面的自选择性存储器装置。例如，可以在字线方向上穿过顶部电极和自选择性存储器组件部分地蚀刻自选择性存储器装置。然后，可以使用原位或异位技术沉积介电内衬以与顶部电极和自选择性存储器组件的侧表面接触。介电内衬可以充当后续蚀刻步骤的间隔物，以使自选择性存储器组件的尺寸比底部电极的尺寸宽。因此，顶部电极与自选择性存储器组件之间的电极界面的面积可以大于底部电极与自选择性存储器组件之间的电极界面的面积。
下文在存储器阵列的上下文中进一步描述了上文介绍的本公开的特征。在交叉点架构的上下文中说明和描绘了具有不对称电极界面的自选择性存储器单元。本公开的这些特征和其它特征通过与具有不对称电极界面的存储器单元相关的设备图、系统图和流程图来进一步说明并且参考所述设备图、系统图和流程图进行描述。
图1展示了根据本公开的各个实例的支持具有不对称电极界面的存储器单元的示例存储器阵列100。存储器阵列100还可以被称为电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。每个存储器单元105可编程以存储两种状态，所述两种状态表示为逻辑“0”和逻辑“1”在一些情况下，存储器单元105被配置成存储两种以上逻辑状态。
存储器单元105可以包含可以被称为自选择性存储器组件的硫族化物材料，所述硫族化物材料具有表示逻辑状态的可变且可配置的阈值电压或电阻或两者。在一些实例中，单元的阈值电压取决于用于对单元进行编程的脉冲的极性而发生变化。例如，用一种极性编程的自选择性存储器单元可以具有某些电阻特性，并且因此具有一个阈值电压。并且，所述自选择性存储器单元可以用不同的极性进行编程，所述不同的极性可以使单元具有不同电阻特性并且因此具有不同的阈值电压。如上文所讨论的，当对自选择性存储器单元进行编程时，单元内的元件可能分离，从而引起存储器单元105内的电荷和/或离子和/或元件的重新分布。如本文所使用的，术语“离子”可以涉及这些可能性中的任何一种可能性。离子可能朝着特定电极迁移，这取决于给定单元的极性。例如，在自选择性存储器单元中，离子可能朝着负电极迁移。然后，可以通过跨存储器单元施加电压来对所述单元进行读取，以读出离子已经朝着哪个电极迁移。在一些实例中，阳离子可能朝着电极中的一个电极迁移，而阴离子可能朝着电极中的另一电极迁移。
在一些实例中，单元编程可以利用晶体结构或原子构型来实现不同的逻辑状态。例如，具有晶体或非晶原子构型的材料可以具有不同的电阻。晶态可以具有低电阻，并且在一些情况下可以被称为“置位”状态。非晶态可以具有高电阻，并且可以被称为“复位”状态。施加到存储器单元105的电压因此可以取决于材料是处于晶态还是非晶态而产生不同的电流，并且所产生的电流的量值可以用于确定由存储器单元105存储的逻辑状态。
在一些情况下，处于非晶态或复位状态的材料可以具有与其相关联的阈值电压，也就是说，电流在阈值电压被超过之后流动。因此，在所施加的电压小于阈值电压的情况下，如果存储器元件处于复位状态，则电流可能流动；如果存储器元件处于置位状态，则其可能不具有阈值电压(即，阈值电压零)，并且因此，电流可能响应于所施加的电压而流动。在其它情况下，存储器单元105可以具有晶体区域和非晶区域的组合，所述组合可以产生中间电阻，所述中间电阻可以对应于不同的逻辑状态(即，除逻辑1或逻辑0之外的状态)并且可以允许存储器单元105存储多于两种不同的逻辑状态。如下文所讨论的，存储器单元105的逻辑状态可以通过加热(包含熔化)存储器元件来设置。
存储器阵列100可以是三维(3D)存储器阵列，其中二维(2D)存储器阵列彼此堆叠形成。与2D阵列相比，这可以增加可以在单个管芯或衬底上形成的存储器单元的数量，这进而可以降低生产成本或提高存储器阵列的性能或两者。根据图1中描绘的实例，存储器阵列100包含两层存储器单元105，并且因此可以被视为三维存储器阵列；然而，层的数量不限于2。每一层都可以被对齐或定位成使得存储器单元105可以跨每一层彼此大致对齐，从而形成存储器单元堆叠145。
每行存储器单元105连接到存取线110和存取线115。存取线110还可以被分别称为字线110和位线115。位线115还可以是已知的数位线115。在不失理解或操作的情况下，对字线和位线或其类似物的引用是可互换的。字线110和位线115可以基本上彼此垂直，以产生阵列。存储器单元堆叠145中的两个存储器单元105可以共享公共导电线，如数位线115。也就是说，数位线115可以与上部存储器单元105的底部电极和下部存储器单元105的顶部电极电子通信。其它配置可以是可能的；例如，存储器单元105可以包含电极与存储器存储元件的不对称界面。
通常，一个存储器单元105可以定位于两条导电线(如字线110和数位线115)的交叉点处。此交叉点可以被称为存储器单元的地址。目标存储器单元105可以是定位于通电字线110与数位线115的交叉点处的存储器单元105；也就是说，可以使字线110和数位线115通电，以便在其交叉点处对存储器单元105进行读取或写入。与同一字线110或数位线115电子通信(例如，与其连接)的其它存储器单元105可以被称为非目标存储器单元105。
如上文所讨论的，电极可以耦接到存储器单元105和字线110或数位线115。术语电极可以指导电体，并且在一些情况下，可以用作到存储器单元105的电触点。电极可以包含提供存储器阵列100的元件或组件之间的导电路径的迹线、导线、导电线、导电层等。
可以通过激活或选择字线110和数位线115来对存储器单元105执行如读取和写入等操作，所述激活或选择可以包含向相应的线施加电压或电流。字线110和位线115可以由导电材料制成，所述导电材料如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)、钛(Ti)等)、金属合金、碳、导电掺杂的半导体或其它导电材料、合金或化合物。在选择存储器单元105后，可以利用例如离子的迁移来设置单元的逻辑状态。
为了对单元进行读取，可以跨存储器单元105施加电压，并且所产生的电流或电流在其下开始流动的阈值电压可以表示逻辑“1”或逻辑“0”状态。自选择性存储器组件的一端或另一端处的离子聚集可能影响电阻率和/或阈值电压，从而使逻辑状态之间的单元响应差异更大。
可以通过行解码器120和列解码器130来控制对存储器单元105的存取。例如，行解码器120可以从存储器控制器140接收行地址，并且基于接收到的行地址激活适当的字线110。类似地，列解码器130从存储器控制器140接收列地址，并且激活适当的数位线115。因此，通过激活字线110和数位线115，可以对存储器单元105进行存取。
在存取后，存储器单元105可以由读出组件125读取或读出。例如，读出组件125可以被配置成基于通过对存储器单元105进行存取产生的信号来确定存储器单元105的所存储逻辑状态。所述信号可以包含电压或电流，并且读出组件125可以包含电压读出放大器、电流读出放大器或两者。例如，可以(使用对应的字线110和数位线115)将电压施加到存储器单元105，并且所产生的电流的量值可以取决于存储器单元105的电阻。类似地，可以将电流施加到存储器单元105，并且用于产生电流的电压的量值可以取决于存储器单元105的电阻。读出组件125可以包含各种晶体管或放大器，以便检测并放大信号，这可以被称为锁存。然后，可以以输出135的形式输出存储器单元105的检测到的逻辑状态。在一些情况下，读出组件125可以是列解码器130或行解码器120的一部分。或者，读出组件125可以连接到列解码器130或行解码器120或与其电子通信。
可以通过以类似方式激活相关字线110和数位线115来对存储器单元105进行编程或写入，即，可以在存储器单元105中存储逻辑值。列解码器130或行解码器120可以接受要写入存储器单元105的数据，例如输入/输出135。在相变存储器或自选择性存储器的情况下，可以通过加热自选择性存储器组件，例如，通过使电流通过自选择性存储器组件来对存储器单元105进行写入。取决于写入存储器单元105的逻辑状态，例如逻辑“1”或逻辑“0”，离子可能在特定电极处或附近聚集。例如，取决于存储器单元105的极性，第一电极处或附近的离子聚集可以产生表示逻辑“1”状态的第一阈值电压，并且第二电极处或附近的离子聚集可以产生表示逻辑“0”状态的不同于第一阈值电压的第二阈值电压。可以例如在预定极性下执行的读取操作期间确定第一阈值电压和第二阈值电压。第一阈值电压与第二阈值电压之间的差异在具有不对称电极界面的存储器单元(包含参考图3-8所描述的存储器单元)中可能更明显。
在一些存储器架构中，对存储器单元105进行存取可能使所存储逻辑状态退化或破坏，并且可以执行重写或刷新操作以使原始逻辑状态返回到存储器单元105。在例如DRAM中，逻辑存储电容器可以在读出操作期间部分或完全放电，从而破坏所存储逻辑状态。因此，可以在读出操作之后对逻辑状态进行重写。另外，激活单条字线110可能使行中的所有存储器单元放电；因此，可能需要对行中的所有存储器单元105进行重写。但是在如PCM和/或自选择性存储器等非易失性存储器中，对存储器单元105进行存取可能不会破坏逻辑状态，并且因此，在存取后可能不需要对存储器单元105进行重写。
一些存储器架构(包含DRAM)可能随着时间的推移而失去其所存储状态，除非通过外部电源对其进行周期性刷新。例如，带电电容器可能随着时间的推移通过漏电流而放电，从而使所存储信息丢失。这些所谓的易失性存储器装置的刷新速率可能相对较高，例如，对于DRAM来说，每秒数十次刷新操作，这可能引起显著的功耗。随着存储器阵列越来越大，功耗增加可能抑制存储器阵列的部署或操作(例如，电源、发热、材料限制等)，特别是对于依赖如电池等有限电源的移动装置。如下文所讨论的，非易失性PCM和/或自选择性存储器单元可以具有有益的属性，所述有益的属性可以使性能相对于其它存储器架构得到改进。例如，PCM和/或自选择性存储器可以提供与DRAM的读取/写入速度相当的读取/写入速度，但可能是非易失性的并且可能增加单元密度。
存储器控制器140可以通过各种组件，例如行解码器120、列解码器130和读出组件125来控制存储器单元105的操作(读取、写入、重写、刷新、放电等)。在一些情况下，行解码器120、列解码器130和读出组件125中的一或多个可以与存储器控制器140共同定位。存储器控制器140可以生成行地址信号和列地址信号，以激活期望的字线110和数位线115。存储器控制器140还可以生成并控制在存储器阵列100的操作期间使用的各种电压或电流。例如，其可以在对一或多个存储器单元105进行存取之后向字线110或数位线115施加放电电压。
通常，可以调整或改变本文所讨论的所施加电压或电流的振幅、形状或持续时间，并且对于在操作存储器阵列100时所讨论的各种操作来说，所述振幅、形状或持续时间可以不同。此外，可以同时对存储器阵列100内的一个、多个或所有存储器单元105进行存取；例如，在所有存储器单元105或一组存储器单元105被设置为单个逻辑状态的复位操作期间，可以同时对存储器阵列100的多个或所有单元进行存取。
图2展示了根据本公开的各个实例的支持对非易失性存储器单元进行读取和写入并且支持存储器单元中的编程增强的示例存储器阵列200。存储器阵列200可以是参考图1的存储器阵列100的实例。
存储器阵列200可以包含存储器单元105-a、存储器单元105-b、字线110-a和数位线115-a，这些组件可以是如参考图1所描述的存储器单元105、字线110和数位线115的实例。存储器单元105-a可以包含电极205(例如，顶部电极)、电极210(例如，底部电极)和自选择性存储器组件220。存储器单元105-a的逻辑状态可以基于自选择性存储器组件220的至少一个特性。存储器单元105-b可以包含与存储器单元105-a的顶部电极、底部电极和自选择性存储器组件类似的顶部电极、底部电极和自选择性存储器组件。在一些情况下，可以通过将多个存储器阵列200彼此堆叠来形成3D存储器阵列。在一些实例中，两个堆叠式阵列可以具有公共导电线，以便每一层可以共享字线110-a或数位线115-a。存储器单元105-a可以描绘如本文其它地方所描述的目标存储器单元，即，读出操作的目标。
存储器阵列200的架构可以被称为交叉点架构。其还可以被称为柱结构。例如，如图2所示，柱可以与第一导电线(例如，如字线110-a等存取线)和第二导电线(例如，如数位线115-a等存取线)接触。柱可以包括存储器单元105-a，其中存储器单元105-a包含第一电极(例如，顶部电极205)、自选择性存储器组件220和第二电极(例如，底部电极210)。存储器单元105-a可以具有不对称电极界面(包含参考图3-8所描述的不对称电极界面)。不对称电极界面可以使离子在顶部电极205或底部电极210处聚集，这取决于存储器单元105-a的极性。顶部电极205或底部电极210处的离子聚集可以实现存储器单元105-a的更准确读出，如上所述。另外，不对称电极界面可以减轻邻近字线之间的短路。
图2中所描绘的交叉点或柱架构可以提供相对高密度的数据存储，与其它存储器架构相比具有更低的生产成本。例如，与其它架构相比，交叉点架构的存储器单元的面积减小，并且因此存储器单元密度增加。例如，与存储器单元面积为6F2的其它架构(如具有三端选择(three-terminal selection)的架构)相比，所述架构的存储器单元面积可以为4F2，其中F是最小特征大小。例如，DRAM可以将作为三端装置的晶体管用作每个存储器单元的选择组件，并且与柱架构相比，存储器单元面积可以更大。
在一些实例中，存储器阵列200可以使用正电压源来操作，并且中间电压的量值介于正电压源的量值与虚拟地之间。在一些实例中，在存储器单元105-a的存取操作之前，位线存取电压和字线存取电压两者都保持处于中间电压。并且在存取操作期间，位线存取电压可以增加(例如，增加到正电源轨)，而字线存取电压可以同时减小(例如，减小到虚拟地)，从而跨存储器单元105-a生成净电压。电流由于跨存储器单元105-a施加电压而开始在其下流过存储器单元105-a的阈值电压可以是朝着顶部电极205或底部电极210的离子迁移的函数，所述离子迁移进而可以随着自选择性存储器组件220的形状以及自选择性存储器组件220与顶部电极205和底部电极210之间的不对称电极界面而发生变化。
在一些情况下，自选择性存储器组件220可以串联连接在第一导电线与第二导电线之间，例如串联连接在字线110-a与数位线115-a之间。例如，如图2中所描绘的，自选择性存储器组件220可以定位于顶部电极205与底部电极210之间；因此，自选择性存储器组件220可以串联定位于数位线115-a与字线110-a之间。其它配置也是可能的。如以上所提及的，自选择性存储器组件220可以具有阈值电压，使得当满足或超过阈值电压时，电流流过自选择性存储器组件220。阈值电压可以取决于存储器单元105-a的编程以及自选择性存储器组件220与顶部电极205和底部电极210之间的不对称电极界面。
自选择性存储器组件220可以以串联配置布置在字线110-a与数位线115-a之间。自选择性存储器组件220可以包含包括硒的硫族化物玻璃。在一些实例中，自选择性存储器组件220包括硒、砷(As)、碲(Te)、硅(Si)、锗(Ge)或锑(Sb)中的至少一种的组合物。当跨自选择性存储器组件220施加电压时(或当顶部电极205与底部电极210之间存在电压差时)，离子可以朝着一个或另一电极迁移。自选择性存储器组件220还可以充当选择器装置。此类型的存储器架构可以被称为自选择性存储器。
图3展示了根据本公开的实例的支持具有不对称电极界面的存储器单元的存储器装置302的示例横截面图300-a和300-b。自选择性存储器组件220-a可以在字线方向(例如，第一方向)和/或数位线方向(例如，第二方向)上与顶部电极205-a和底部电极210-a具有不对称电极界面。例如，顶部电极205-a的长度可以小于底部电极210-a的长度，由此使顶部电极与自选择性存储器组件220-a的界面小于底部电极与自选择性存储器组件220-a的界面。顶部电极205-a可以耦接到数位线115-b，并且底部电极210-a可以耦接到字线110-b。
自选择性存储器组件220-a包含顶部表面310和与顶表面310相对的底表面315。自选择性存储器组件220-a还可以包含字线方向上的长度340和位线方向上的长度360。长度340和长度360可以决定顶表面310和底表面315的尺寸和面积。在一些情况下，当在字线方向上沿顶表面310和底表面315测量时，长度340可以相等。也就是说，自选择性存储器组件220-a的横截面在字线方向上可以是矩形，并且可以展示直线轮廓。在一些情况下，当在数位线方向上沿着顶表面310和底表面315测量时，长度360可以相等。也就是说，自选择性存储器组件220-a的横截面在数位线方向上可以是矩形，并且可以展示直线轮廓。顶表面310的面积和底表面315的面积也可以相等。
在一些情况下，当在字线方向上沿顶表面310和底表面315测量时，长度340可以不相等。也就是说，自选择性存储器组件220-a的横截面可以是梯形或倒梯形，并且可以展示弯曲或倾斜的几何轮廓(例如，锥形轮廓或阶梯形轮廓)。在一些情况下，当在数位线方向上沿顶表面310和底表面315测量时，长度360可以不相等。也就是说，自选择性存储器组件220-a的横截面在数位线方向上可以是梯形或倒梯形，并且可以展示锥形轮廓。顶表面310的面积和底表面315的面积也可以不相等。
自选择性存储器组件220-a包含与顶部电极205-a接触的顶表面310。在一些情况下，顶部电极205-a与自选择性存储器组件220-a的顶表面310之间的接触区域可以是电极界面。在一些情况下，在自选择性存储器组件220-a与顶部电极205-a和底部电极210-a之间可以存在不对称电极界面。顶部电极205-a可以包含字线方向上的长度335和数位线方向上的长度355。长度335和长度355可以决定顶部电极205-a的顶表面和底表面的尺寸和面积。在一些情况下，当在字线方向上沿顶部电极205-a的顶表面和底表面测量时，长度335可以相等。也就是说，顶部电极205-a的横截面在字线方向上可以是矩形，并且可以展示直线轮廓。在一些情况下，当在数位线方向上沿顶部电极205-a的顶表面和底表面测量时，长度355可以相等。也就是说，顶部电极205-a的横截面在数位线方向上可以是矩形，并且可以展示直线轮廓。顶部电极205-a的顶表面面积和底表面面积也可以相等。
在一些情况下，当在字线方向上沿顶部电极205-a的顶表面和底表面测量时，长度335可以不相等。也就是说，顶部电极205-a的横截面可以是梯形或倒梯形，并且可以展示弯曲或倾斜的几何轮廓(例如，锥形轮廓或阶梯形轮廓)。在一些情况下，当在数位线方向上沿顶部电极205-a的顶表面和底表面测量时，长度355可以不相等。也就是说，顶部电极205-a的横截面在数位线方向上可以是梯形或倒梯形矩形，并且可以展示锥形轮廓。顶部电极205-a的顶表面面积和底表面面积也可以不相等。
在一些情况下，在字线方向上，顶部电极205-a的长度335可以小于自选择性存储器组件220-a的长度340。在其它实例中，在数位线方向上，顶部电极205-a的长度355可以小于自选择性存储器组件220-a的长度360。也就是说，顶部电极205-a可以小于自选择性存储器组件220-a。顶部电极205-a的这种配置会影响顶部电极205-a与自选择性存储器组件220-a之间的界面的大小。界面的面积可以小于自选择性存储器组件220-a的顶表面310的面积。
从字线的角度来看，介电内衬305可以与顶部电极205-a和自选择性存储器组件220-a的一或多个表面接触。例如，介电内衬305可以与顶部电极205-a的侧表面320和侧表面325接触。介电内衬305还可以与自选择性存储器组件220-a的顶表面310接触。例如，介电内衬305可以与顶表面310的未与顶部电极205-a接触的部分接触。在一些实例中，介电内衬305可以与侧表面320、侧表面325、顶表面310或其组合接触。介电内衬305可以是与自选择性存储器组件220-a的材料相容的介电材料。例如，介电内衬305可以是电中性材料。
介电内衬305可以沿存储器装置302的一或多个表面安置，以在顶部电极205-a的尺寸与自选择性存储器组件220-a的尺寸之间产生空间。例如，长度330可以大于顶部电极205-a的长度335，并且可以包含与侧表面320和侧表面325接触的介电内衬305。在一些情况下，长度330可以大于顶部电极205-a的长度335。在一些实例中，从字线的角度来看，长度330可以等于自选择性存储器组件220-a的长度340。
在一些实例中，长度330可以取决于与自选择性存储器组件220-a的顶表面310接触的介电内衬305的长度而发生变化。例如，与顶部电极205-a的侧表面320和自选择性存储器组件220-a的顶表面310接触的介电内衬305的量可以不同于与顶部电极205-a的侧表面325和自选择性存储器组件220-a的顶表面310接触的介电内衬305的量。也就是说，与顶部电极205-a的侧表面320和自选择性存储器组件220-a的顶表面310接触的介电内衬305的量可以大于与顶部电极205-a的侧表面325和自选择性存储器组件220-a的顶表面310接触的介电内衬305的量。可替代地，与顶部电极205-a的侧表面320和自选择性存储器组件220-a的顶表面310接触的介电内衬305的量可以小于与顶部电极205-a的侧表面325和自选择性存储器组件220-a的顶表面310接触的介电内衬305的量。
从数位线的角度来看，介电内衬305可以与顶部电极205-a的侧表面380和侧表面385接触。另外，介电内衬305可以在数位线方向上与数位线115-b的侧表面370和侧表面375接触。介电内衬305还可以与自选择性存储器组件220-a的顶表面310接触。介电内衬305还可以与侧表面370、侧表面380、侧表面375、侧表面385、顶表面310或其组合接触。长度350可以包含顶部电极205-a的长度355以及与侧表面380和侧表面385接触的介电内衬305。在一些情况下，长度350可以大于顶部电极205-a的长度355。在一些实例中，从数位线的角度来看，长度350可以等于自选择性存储器组件220-a的长度360。
长度350可以取决于与自选择性存储器组件220-a的顶表面310接触的介电内衬305的长度而发生变化。例如，与顶部电极205-a的侧表面380、数位线115-b的侧表面370和自选择性存储器组件220-a的顶表面310接触的介电内衬305的量可以不同于与顶部电极205-a的侧表面385、数位线115-b的侧表面375和自选择性存储器组件220-a的顶表面310接触的介电内衬305的量。也就是说，与顶部电极205-a的侧表面380、数位线115-b的侧表面370和自选择性存储器组件220-a的顶表面310接触的介电内衬305的量可以大于与顶部电极205-a的侧表面385、数位线115-b的侧表面375和自选择性存储器组件220-a的顶表面310接触的介电内衬305的量。可替代地，与顶部电极205-a的侧表面380、数位线115-b的侧表面370和自选择性存储器组件220-a的顶表面310接触的介电内衬305的量可以小于与顶部电极205-a的侧表面385、数位线115-b的侧表面375和自选择性存储器组件220-a的顶表面310接触的介电内衬305的量。
自选择性存储器组件220-a还包含与底部电极210-a接触的底表面315。在一些情况下，底部电极210-a与自选择性存储器组件220-a的底表面315之间的接触区域可以是电极界面。在一些情况下，在自选择性存储器组件220-a与顶部电极205-a和底部电极210-a之间可以存在不对称电极界面。底部电极210-a可以包含字线方向上的长度345和数位线方向上的长度365。长度345和长度365可以决定顶部电极205-a的顶表面和底表面的尺寸和面积。在一些情况下，当在字线方向上沿底部电极210-a的顶表面和底表面测量时，长度345可以相等。也就是说，底部电极210-a的横截面在字线方向上可以是矩形，并且可以展示直线轮廓。在一些情况下，当在数位线方向上沿底部电极210-a的顶表面和底表面测量时，长度365可以相等。也就是说，底部电极210-a的横截面在数位线方向上可以是矩形，并且可以展示直线轮廓。
在一些情况下，在字线方向上，底部电极210-a的长度345可以等于自选择性存储器组件220-a的长度340。从数位线的角度来看，底部电极210-a的长度365可以大于自选择性存储器组件220-a的长度360。底部电极210-a的这种配置会影响底部电极210-a与自选择性存储器组件220-a之间的界面的大小。界面的面积可以等于自选择性存储器组件220-a的底表面315的面积。
在一些情况下，底部电极210-a可以展示字线方向、位线方向或两者上的锥形轮廓。例如，底部电极210-a可以从与字线110-b接触的底表面到与自选择性存储器组件220-a接触的顶表面逐渐变细。底部电极210-a的横截面可以是梯形。可替代地，底部电极210-a可以展示字线方向、位线方向或两者上的倒锥形轮廓。也就是说，底部电极210-a可以从与自选择性存储器组件220-a接触的顶表面到与字线110-b接触的底表面逐渐变细。底部电极210-a的横截面可以是倒梯形。
底部电极210-a可以形成不同的几何形状。例如，底部电极210-a可以呈梯形棱柱的形状，并且底部电极210-a的横截面可以包含字线方向上的梯形和数位线方向上的矩形。可替代地，底部电极210-a可以呈倒梯形棱柱的形状，并且底部电极210-a的横截面可以包含字线方向上的倒梯形和数位线方向上的矩形。在一些情况下，底部电极210-a可以是截锥体。如本文所使用的，截锥体包含锥体或角锥体的去除上部部分后剩下的部分的形状或类似于所述部分的形状，或锥体或角锥体的位于与在顶部下方截断锥体或角锥体的第一平面与基部处或上方的第二平面之间的部分的形状或类似于所述部分的形状。
顶部电极205-a可以通过自选择性存储器组件220-a与底部电极210-a电子通信。在一些情况下，在字线方向上，顶部电极205-a的长度335可以小于底部电极210-a的长度345。可替代地，在数位线方向上，顶部电极205-a的长度355可以小于底部电极210-a的长度365。然而，长度330可以等于底部电极210-a在字线方向上的长度345。在一些情况下，长度350可以小于底部电极210-a在数位线方向上的长度365。
自选择性存储器组件220-a的顶表面310与顶部电极205-a之间的接触区域(例如，界面)可以由顶部电极205-a的长度335和长度355的尺寸决定。自选择性存储器组件220-a的底表面315与底部电极210-a之间的接触区域(例如，界面)可以由底部电极210-a的长度345和长度365的尺寸决定。在一些情况下，自选择性存储器组件220-a的顶表面310与顶部电极205-a之间的接触区域和自选择性存储器组件220-a的底表面315与底部电极210-a之间的接触区域可以不同，以实现顶部电极205-a与底部电极210-a之间的不对称电极界面。例如，在字线和数位线方向上，自选择性存储器组件220-a的顶表面310与顶部电极205-a之间的接触区域可以小于自选择性存储器组件220-a的底表面315与底部电极210-a之间的接触区域。
由于不对称电极界面，自选择性存储器组件220-a可以模仿锥形轮廓390。从字线和数位线的角度来看，自选择性存储器组件220-a可以模仿锥形轮廓390，使得自选择性存储器组件220-a的顶表面310与顶部电极205-a之间的接触区域小于自选择性存储器组件220-a的底表面315与底部电极210-a之间的接触区域。锥形轮廓390可以为从自选择性存储器组件220-a的底表面315到顶表面310。
可以通过跨自选择性存储器组件220-a施加电压来对存储器单元进行读取。电压可以跨自选择性存储器组件220-a以预定极性(例如，正极性)施加。可以将电压施加到自选择性存储器组件220-a的顶表面310或底表面315。在一些情况下，可以将正极性电压施加到自选择性存储器组件220-a的与顶部电极205-a或底部电极210-a的接触区域较大的表面。例如，可以将正极性电压施加到与底部电极210-a接触的底表面315。
由于自选择性存储器组件220-a内可能受离子迁移影响的离子分布，自选择性存储器组件220-a的阈值电压和/或通过自选择性存储器组件220-a的所产生的电流可以取决于自选择性存储器组件220-a内的高电阻率区域和低电阻率区域的位置。所述区域的电阻率可以基于自选择性存储器组件220-a的组成。例如，自选择性存储器组件220-a可以是硫族化物材料。
图4展示了根据本公开的实例的支持具有不对称电极界面的存储器单元的存储器装置402的横截面图400-a和400-b。自选择性存储器组件220-b可以在字线方向(例如，第一方向)上与顶部电极205-b和底部电极210-b具有不对称电极界面。例如，顶部电极205-b的长度可以小于底部电极210-b的长度，由此使顶部电极与自选择性存储器组件220-b的界面小于底部电极与自选择性存储器组件220-b的界面。顶部电极205-b可以耦接到数位线115-c，并且底部电极210-b可以耦接到字线110-c。
自选择性存储器组件220-b包含顶表面310-a和与顶表面310-a相对的底表面315-a。自选择性存储器组件220-b还可以包含字线方向上的长度415和数位线方向上的长度440。长度415和长度440可以决定顶表面310-a和底表面315-a的尺寸和面积。在一些情况下，当在字线方向上沿顶表面310-a和底表面315-a测量时，长度415可以相等。也就是说，自选择性存储器组件220-b的横截面在字线方向上可以是矩形，并且可以展示直线轮廓。在一些情况下，当在数位线方向上沿着顶表面310-a和底表面315-a测量时，长度440可以相等。也就是说，自选择性存储器组件220-b的横截面在数位线方向上可以是矩形，并且可以展示直线轮廓。顶表面310-a的面积和底表面315-a的面积也可以相等。
在一些情况下，当在字线方向上沿顶表面310-a和底表面315-a测量时，长度415可以不相等。也就是说，自选择性存储器组件220-b的横截面在字线方向上可以是梯形或倒梯形，并且可以展示锥形轮廓。在一些情况下，当在数位线方向上沿着顶表面310-a和底表面315-a测量时，长度440可以不相等。也就是说，自选择性存储器组件220-b的横截面在数位线方向上可以是梯形或倒梯形，并且可以展示锥形轮廓。顶表面310-a的面积和底表面315-a的面积也可以不相等。
自选择性存储器组件220-b包含与顶部电极205-b接触的顶表面310-a。在一些情况下，顶部电极205-b与自选择性存储器组件220-b的顶表面310-a之间的接触区域可以是电极界面。在一些情况下，在自选择性存储器组件220-b与顶部电极205-b和底部电极210-b之间可以存在不对称电极界面。顶部电极205-b可以包含字线方向上的长度420和数位线方向上的长度435。长度425和长度435可以决定顶部电极205-b的顶表面和底表面的尺寸和面积。在一些情况下，当在字线方向上沿顶部电极205-b的顶表面和底表面测量时，长度420可以相等。也就是说，顶部电极205-b的横截面在字线方向上可以是矩形，并且可以展示直线轮廓。在一些情况下，当在数位线方向上沿顶部电极205-b的顶表面和底表面测量时，长度435可以相等。也就是说，顶部电极205-b的横截面在数位线方向上可以是矩形，并且可以展示直线轮廓。顶部电极205-b的顶表面面积和底表面面积也可以相等。
在一些情况下，当在字线方向上沿顶部电极205-b的顶表面和底表面测量时，长度420可以不相等。也就是说，顶部电极205-b的横截面可以是梯形或倒梯形，并且可以展示弯曲或倾斜的几何轮廓(例如，锥形轮廓或阶梯形轮廓)。在一些情况下，当在数位线方向上沿顶部电极205-b的顶表面和底表面测量时，长度435可以不相等。也就是说，顶部电极205-b的横截面在数位线方向上可以是梯形或倒梯形矩形，并且可以展示锥形轮廓。顶部电极205-b的顶表面面积和底表面面积也可以不相等。
在一些情况下，在字线方向上，顶部电极205-b的长度420可以小于自选择性存储器组件220-b的长度415。在其它实例中，在数位线方向上，顶部电极205-b的长度435可以等于自选择性存储器组件220-b的长度440。顶部电极205-b的这种配置会影响顶部电极205-b与自选择性存储器组件220-b之间的界面的大小。界面的面积可以小于自选择性存储器组件220-b的顶表面310-a的面积。
从字线的角度来看，介电内衬305-a可以与顶部电极205-b和自选择性存储器组件220-b的一或多个表面接触。例如，介电内衬305-a可以与顶部电极205-b的侧表面405和侧表面410接触。介电内衬305-a还可以与自选择性存储器组件220-b的顶表面310-a接触。在一些实例中，介电内衬305-a可以与侧表面405、侧表面410、顶表面310-a或其组合接触。介电内衬305-a可以是与自选择性存储器组件220-b的材料相容的介电材料。例如，介电内衬305-a可以是电中性材料。
介电内衬305-a可以沿存储器装置402的一或多个表面安置，以在顶部电极205-b的尺寸与自选择性存储器组件220-b的尺寸之间产生空间。例如，长度430可以包含顶部电极205-b的长度420以及与侧表面405和侧表面410接触的介电内衬305-a。在一些情况下，长度430可以大于顶部电极205-b的长度420。在一些实例中，从字线的角度来看，长度430可以等于自选择性存储器组件220-b的长度415。
在一些实例中，长度430可以取决于与自选择性存储器组件220-b的顶表面310-a接触的介电内衬305-a的长度而发生变化。例如，与顶部电极205-b的侧表面405和自选择性存储器组件220-b的顶表面310-a接触的介电内衬305-a的量可以不同于与顶部电极205-b的侧表面410和自选择性存储器组件220-b的顶表面310-a接触的介电内衬305-a的量。也就是说，与顶部电极205-b的侧表面405和自选择性存储器组件220-b的顶表面310-a接触的介电内衬305-a的量可以大于与顶部电极205-b的侧表面410和自选择性存储器组件220-b的顶表面310-a接触的介电内衬305-a的量。可替代地，与顶部电极205-b的侧表面405和自选择性存储器组件220-b的顶表面310-a接触的介电内衬305-a的量可以小于与顶部电极205-b的侧表面410和自选择性存储器组件220-b的顶表面310-a接触的介电内衬305-a的量。从数位线的角度来看，存储器装置402中可以不存在介电内衬305-a。
自选择性存储器组件220-b还包含与底部电极210-b接触的底表面315-a。在一些情况下，底部电极210-b与自选择性存储器组件220-b的底表面315-a之间的接触区域可以是电极界面。在一些情况下，在自选择性存储器组件220-b与顶部电极205-b和底部电极210-b之间可以存在不对称电极界面。底部电极210-b可以包含字线方向上的长度425和数位线方向上的长度445。长度425和长度445可以决定顶部电极205-b的顶表面和底表面的尺寸和面积。在一些情况下，当在字线方向上沿底部电极210-b的顶表面和底表面测量时，长度425可以相等。也就是说，底部电极210-b的横截面在字线方向上可以是矩形，并且可以展示直线轮廓。在一些情况下，当在数位线方向上沿底部电极210-b的顶表面和底表面测量时，长度445可以相等。也就是说，底部电极210-b的横截面在数位线方向上可以是矩形，并且可以展示直线轮廓。
在一些情况下，在字线方向上，底部电极210-b的长度425可以等于自选择性存储器组件220-b的长度415。从数位线的角度来看，底部电极210-b的长度445可以大于自选择性存储器组件220-b的长度440。底部电极210-b的这种配置会影响底部电极210-b与自选择性存储器组件220-b之间的界面的大小。界面的面积可以等于自选择性存储器组件220-b的底表面315-a的面积。
在一些情况下，底部电极210-b可以展示字线方向、位线方向或两者上的锥形轮廓。例如，底部电极210-b可以从与字线110-c接触的底表面到与自选择性存储器组件220-b接触的顶表面逐渐变细。底部电极210-b的横截面可以是梯形。可替代地，底部电极210-b可以展示字线方向、位线方向或两者上的倒锥形轮廓。也就是说，底部电极210-b可以从与自选择性存储器组件220-b接触的顶表面到与字线110-c接触的底表面逐渐变细。底部电极210-b的横截面可以是倒梯形。
底部电极210-b可以形成不同的几何形状。例如，底部电极210-b可以呈梯形棱柱的形状，并且底部电极210-b的横截面可以包含字线方向上的梯形和数位线方向上的矩形。可替代地，底部电极210-b可以呈倒梯形棱柱的形状，并且底部电极210-b的横截面可以包含字线方向上的倒梯形和数位线方向上的矩形。在一些情况下，底部电极210-b可以是截锥体。如本文所使用的，截锥体包含锥体或角锥体的去除上部部分后剩下的部分的形状或类似于所述部分的形状，或锥体或角锥体的位于与在顶部下方截断锥体或角锥体的第一平面与基部处或上方的第二平面之间的部分的形状或类似于所述部分的形状。
顶部电极205-b可以通过自选择性存储器组件220-b与底部电极210-b电子通信。在一些情况下，在字线方向上，顶部电极205-b的长度420可以小于底部电极210-b的长度425。可替代地，在数位线方向上，顶部电极205-b的长度435可以小于底部电极210-b的长度445。然而，长度430可以等于底部电极210-b在字线方向上的长度425。
自选择性存储器组件220-b的顶表面310-a与顶部电极205-b之间的接触区域(例如，界面)可以由顶部电极205-b的长度420和长度435的尺寸决定。自选择性存储器组件220-b的底表面315-a与底部电极210-b之间的接触区域(例如，界面)可以由底部电极210-b的长度425和长度445的尺寸决定。在一些情况下，自选择性存储器组件220-b的顶表面310-a与顶部电极205-b之间的接触区域和自选择性存储器组件220-b的底表面315-a与底部电极210-b之间的接触区域可以不同，以实现顶部电极205-b与底部电极210-b之间的不对称电极界面。例如，在字线方向上，自选择性存储器组件220-b的顶表面310-a与顶部电极205-b之间的接触区域可以小于自选择性存储器组件220-b的底表面315-a与底部电极210-b之间的接触区域。
由于不对称电极界面，自选择性存储器组件220-b可以模仿锥形轮廓450。从字线的角度来看，自选择性存储器组件220-b可以模仿锥形轮廓450，使得自选择性存储器组件220-b的顶表面310-a与顶部电极205-b之间的接触区域小于自选择性存储器组件220-b的底表面315-a与底部电极210-b之间的接触区域。锥形轮廓450可以为从自选择性存储器组件220-b的底表面315-a到顶表面310-a。
可以通过跨自选择性存储器组件220-b施加电压来对存储器单元进行读取。电压可以跨自选择性存储器组件220-b以预定极性(例如，正极性)施加。可以将电压施加到自选择性存储器组件220-b的顶表面310-a或底表面315-a。在一些情况下，可以将正极性电压施加到自选择性存储器组件220-b的与顶部电极205-b或底部电极210-b的接触区域较大的表面。例如，可以将正极性电压施加到与底部电极210-b接触的底表面315-a。
由于自选择性存储器组件220-b内可能受离子迁移影响的离子分布，自选择性存储器组件220-b的阈值电压和/或通过自选择性存储器组件220-b的所产生的电流可以取决于自选择性存储器组件220-b内的高电阻率区域和低电阻率区域的位置。所述区域的电阻率可以基于自选择性存储器组件220-b的组成。例如，自选择性存储器组件220-b可以是硫族化物材料。
图5展示了根据本公开的实例的支持具有不对称电极界面的存储器单元的存储器装置501的横截面图500-a和500-b。自选择性存储器组件220-c可以在字线方向(例如，第一方向)和数位线方向(例如，第二方向)上与顶部电极205-c和底部电极210-c具有不对称电极界面。例如，底部电极210-c的长度可以小于顶部电极205-c的长度，由此使底部电极与自选择性存储器组件220-c的界面小于底部电极与自选择性存储器组件220-c的界面。顶部电极205-c可以耦接到数位线115-d，并且底部电极210-c可以耦接到字线110-d。
自选择性存储器组件220-c包含顶表面310-b和与顶表面310-b相对的底表面315-b。自选择性存储器组件220-c还可以包含字线方向上的长度530和数位线方向上的长度585。长度530和长度585可以决定顶表面310-b和底表面315-b的尺寸和面积。在一些情况下，当在字线方向上沿顶表面310-b和底表面315-b测量时，长度530可以相等。也就是说，自选择性存储器组件220-c的横截面在字线方向上可以是矩形，并且可以展示直线轮廓。在一些情况下，当在数位线方向上沿着顶表面310-b和底表面315-b测量时，长度585可以相等。也就是说，自选择性存储器组件220-c的横截面在数位线方向上可以是矩形，并且可以展示直线轮廓。顶表面310-b的面积和底表面315-b的面积也可以相等。
在一些情况下，当在字线方向上沿顶表面310-b和底表面315-b测量时，长度530可以不相等。也就是说，自选择性存储器组件220-c的横截面可以是梯形或倒梯形，并且可以展示弯曲或倾斜的几何轮廓(例如，锥形轮廓或阶梯形轮廓)。在一些情况下，当在数位线方向上沿着顶表面310-b和底表面315-b测量时，长度585可以不相等。也就是说，自选择性存储器组件220-c的横截面在数位线方向上可以是梯形或倒梯形，并且可以展示锥形轮廓。顶表面310-b的面积和底表面315-b的面积也可以不相等。
自选择性存储器组件220-c包含与顶部电极205-c接触的顶表面310-b。在一些情况下，顶部电极205-c与自选择性存储器组件220-c的顶表面310-b之间的接触区域可以是电极界面。在一些情况下，在自选择性存储器组件220-c与顶部电极205-c和底部电极210-c之间可以存在不对称电极界面。顶部电极205-c可以包含字线方向上的长度525和数位线方向上的长度580。长度525和长度580可以决定顶部电极205-c的顶表面和底表面的尺寸和面积。在一些情况下，当在字线方向上沿顶部电极205-c的顶表面和底表面测量时，长度525可以相等。也就是说，顶部电极205-c的横截面在字线方向上可以是矩形，并且可以展示直线轮廓。在一些情况下，当在数位线方向上沿顶部电极205-c的顶表面和底表面测量时，长度580可以相等。也就是说，顶部电极205-c的横截面在数位线方向上可以是矩形，并且可以展示直线轮廓。顶部电极205-c的顶表面面积和底表面面积也可以相等。
在一些情况下，当在字线方向上沿顶部电极205-c的顶表面和底表面测量时，长度525可以不相等。也就是说，顶部电极205-c的横截面可以是梯形或倒梯形，并且可以展示弯曲或倾斜的几何轮廓(例如，锥形轮廓或阶梯形轮廓)。在一些情况下，当在数位线方向上沿顶部电极205-c的顶表面和底表面测量时，长度580可以不相等。也就是说，顶部电极205-c的横截面在数位线方向上可以是梯形或倒梯形矩形，并且可以展示锥形轮廓。顶部电极205-c的顶表面面积和底表面面积也可以不相等。
在一些情况下，在字线方向上，顶部电极205-c的长度525可以等于自选择性存储器组件220-c的长度530。在一些情况下，在数位线方向上，顶部电极205-c的长度580可以等于自选择性存储器组件220-c的长度585。也就是说，顶部电极205-c的大小可以与自选择性存储器组件220-c的大小相同。顶部电极205-c的这种配置会影响顶部电极205-c与自选择性存储器组件220-c之间的界面的大小。界面的面积可以等于自选择性存储器组件220-c的顶表面310-b的面积。
从字线的角度来看，介电内衬305-b可以与顶部电极205-c和自选择性存储器组件220-c的一或多个表面接触。例如，介电内衬305-b可以与顶部电极205-c的侧表面505和侧表面510接触。介电内衬305-b还可以与自选择性存储器组件220-c的侧表面515和侧表面520接触。在一些实例中，介电内衬305-b可以与侧表面505、侧表面510、侧表面515、侧表面520或其组合接触。介电内衬305-b可以是与自选择性存储器组件220-c的材料相容的介电材料。例如，介电内衬305-b可以是电中性材料。
介电内衬305-b可以沿存储器装置501的一或多个表面安置，以在底部电极210-c的尺寸与自选择性存储器组件220-c的尺寸之间产生空间。例如，长度535可以包含顶部电极205-c的长度525以及与侧表面505和侧表面510接触的介电内衬305-b。在一些情况下，长度535可以大于顶部电极205-c的长度525。在一些实例中，从字线的角度来看，长度535可以大于自选择性存储器组件220-c的长度530。
另外，长度508可以在字线方向上在介电内衬305-b的内表面504和506之间测量。介电内衬305-b的内表面504和506可以与顶部电极205-c的侧表面505和510接触。另外，介电内衬305-b的内表面504和506还可以与自选择性存储器组件220-c的侧表面515和520接触。在一些情况下，长度508可以大于底部电极210-c的长度540和545。
在一些实例中，长度535可以取决于与顶部电极205-c的侧表面505和侧表面510以及自选择性存储器组件220-c的侧表面505和侧表面510接触的介电内衬305-b的长度而发生变化。例如，与顶部电极205-c的侧表面505和自选择性存储器组件220-c的侧表面515接触的介电内衬305-b的量可以不同于与顶部电极205-c的侧表面510和自选择性存储器组件220-c的侧表面520接触的介电内衬305-b的量。也就是说，与顶部电极205-c的侧表面505和自选择性存储器组件220-c的侧表面515接触的介电内衬305-b的量可以大于与顶部电极205-c的侧表面510和自选择性存储器组件220-c的侧表面520接触的介电内衬305-b的量。可替代地，与顶部电极205-c的侧表面505和自选择性存储器组件220-c的侧表面515接触的介电内衬305-b的量可以小于与顶部电极205-c的侧表面510和自选择性存储器组件220-c的侧表面520接触的介电内衬305-b的量。
从数位线的角度来看，介电内衬305-b可以与顶部电极205-c的侧表面560和侧表面565接触。另外，介电内衬305-b可以在数位线方向上与数位线115-d的侧表面550和侧表面555接触。介电内衬305-b还可以与自选择性存储器组件220-c的侧表面570和侧表面575接触。介电内衬305-b可以与侧表面550、555、560、565、570和575或其组合接触。长度595可以包含顶部电极205-c的长度580和与侧表面550、555、560、565、570和575接触的介电内衬305-b。在一些情况下，长度595可以大于顶部电极205-c的长度580。在一些实例中，从数位线的角度来看，长度595可以大于自选择性存储器组件220-c的长度585。
长度595可以取决于与顶部电极205-c的侧表面560和565、自选择性存储器组件220-c的侧表面570和575以及数位线115-d的侧表面550和555接触的介电内衬305-b的长度而发生变化。例如，与顶部电极205-c的侧表面560、数位线115-d的侧表面550和自选择性存储器组件220-c的侧表面570接触的介电内衬305-b的量可以不同于与顶部电极205-c的侧表面565、数位线115-d的侧表面555和自选择性存储器组件220-c的侧表面575接触的介电内衬305-b的量。也就是说，与顶部电极205-c的侧表面560、数位线115-d的侧表面550和自选择性存储器组件220-c的侧表面570接触的介电内衬305-b的量可以大于与顶部电极205-c的侧表面565、数位线115-d的侧表面555和自选择性存储器组件220-c的侧表面575接触的介电内衬305-b的量。
可替代地，与顶部电极205-c的侧表面560、数位线115-d的侧表面550和自选择性存储器组件220-c的侧表面570接触的介电内衬305-b的量可以小于与顶部电极205-c的侧表面565、数位线115-d的侧表面555和自选择性存储器组件220-c的侧表面575接触的介电内衬305-b的量。
自选择性存储器组件220-c还包含与底部电极210-c接触的底表面315-b。在一些情况下，底部电极210-c与自选择性存储器组件220-c的底表面315-b之间的接触区域可以是电极界面。在一些情况下，在自选择性存储器组件220-c与顶部电极205-c和底部电极210-c之间可以存在不对称电极界面。底部电极210-c可以包含字线方向上的底部长度545和顶部长度540以及位线方向上的长度590。在一些情况下，底部长度545可以大于顶部长度540。也就是说，底部电极210-c的横截面在字线方向上可以是梯形，并且可以展示锥形轮廓。在一些情况下，当在数位线方向上沿底部电极210-c的顶表面和底表面测量时，长度590可以相等。也就是说，底部电极210-c的横截面在数位线方向上可以是矩形，并且可以展示直线轮廓。
在一些情况下，在字线方向上，底部电极210-c的顶部长度540和底部长度545可以小于自选择性存储器组件220-c的长度530。从位线的角度来看，底部电极210-c的长度590可以小于自选择性存储器组件220-c的长度585。底部电极210-c的这种配置会影响底部电极210-c与自选择性存储器组件220-c之间的界面的大小。界面的面积可以小于自选择性存储器组件220-c的底表面315-b的面积。
在一些情况下，底部电极210-c可以展示字线方向、位线方向或两者上的锥形轮廓。例如，底部电极210-c可以从与字线110-d接触的底表面到与自选择性存储器组件220-c接触的顶表面逐渐变细。底部电极210-c的横截面可以是梯形。可替代地，底部电极210-c可以展示字线方向、位线方向或两者上的倒锥形轮廓。也就是说，底部电极210-c可以从与自选择性存储器组件220-c接触的顶表面到与字线110-d接触的底表面逐渐变细。底部电极210-c的横截面可以是倒梯形。
底部电极210-c可以形成不同的几何形状。例如，底部电极210-c可以呈梯形棱柱的形状，并且底部电极210-c的横截面可以包含字线方向上的梯形和数位线方向上的矩形。可替代地，底部电极210-c可以呈倒梯形棱柱的形状，并且底部电极210-c的横截面可以包含字线方向上的倒梯形和数位线方向上的矩形。在一些情况下，底部电极210-c可以是截锥体。
顶部电极205-c可以通过自选择性存储器组件220-c与底部电极210-c电子通信。在一些情况下，在字线方向上，顶部电极205-c的长度525可以大于底部电极210-c的顶部长度540和底部长度545。可替代地，在数位线方向上，顶部电极205-c的长度580可以大于底部电极210-c的长度590。长度535可以大于底部电极210-c在字线方向上的顶部长度540和底部长度545。在一些情况下，长度595可以大于底部电极210-c在数位线方向上的长度590。
自选择性存储器组件220-c的顶表面310-b与顶部电极205-c之间的接触区域(例如，界面)可以由顶部电极205-c的长度525和长度580的尺寸决定。自选择性存储器组件220-c的底表面315-b与底部电极210-c之间的接触区域(例如，界面)可以由底部电极210-c的长度540和长度590的尺寸决定。在一些情况下，自选择性存储器组件220-c的顶表面310-b与顶部电极205-c之间的接触区域和自选择性存储器组件220-c的底表面315-b与底部电极210-c之间的接触区域可以不同，以实现顶部电极205-c与底部电极210-c之间的不对称电极界面。例如，在字线和数位线方向上，自选择性存储器组件220-c的顶表面310-b与顶部电极205-c之间的接触区域可以大于自选择性存储器组件220-c的底表面315-b与底部电极210-c之间的接触区域。
由于不对称电极界面，自选择性存储器组件220-c可以模仿锥形轮廓502。从字线和数位线的角度来看，自选择性存储器组件220-c可以模仿锥形轮廓502，使得自选择性存储器组件220-c的顶表面310-b与顶部电极205-c之间的接触区域大于自选择性存储器组件220-c的底表面315-b与底部电极210-c之间的接触区域。锥形轮廓502可以为从自选择性存储器组件220-c的顶表面310-b到底表面315-b。
可以通过跨自选择性存储器组件220-c施加电压来对存储器单元进行读取。电压可以跨自选择性存储器组件220-c以预定极性(例如，正极性)施加。可以将电压施加到自选择性存储器组件220-c的顶表面310-b或底表面315-b。在一些情况下，可以将正极性电压施加到自选择性存储器组件220-c的与顶部电极205-c或底部电极210-c的接触区域较大的表面。例如，可以将正极性电压施加到与顶部电极205-c接触的顶表面310-b。
由于自选择性存储器组件220-c内可能受离子迁移影响的离子分布，自选择性存储器组件220-c的阈值电压和/或通过自选择性存储器组件220-c的所产生的电流可以取决于自选择性存储器组件220-c内的高电阻率区域和低电阻率区域的位置。所述区域的电阻率可以基于自选择性存储器组件220-c的组成。例如，自选择性存储器组件220-c可以是硫族化物材料。
图6展示了根据本公开的实例的支持具有不对称电极界面的存储器单元的存储器装置602的横截面视图600-a和600-b。自选择性存储器组件220-d可以在字线方向(例如，第一方向)上与顶部电极205-d和底部电极210-d具有不对称电极界面。例如，底部电极210-d的长度可以小于顶部电极205-d的长度，由此使底部电极与自选择性存储器组件220-d的界面小于底部电极与自选择性存储器组件220-d的界面。顶部电极205-d可以耦接到数位线115-e，并且底部电极210-d可以耦接到字线110-e。
自选择性存储器组件220-d包含顶表面310-c和与顶表面310-c相对的底表面315-c。自选择性存储器组件220-d还可以包含字线方向上的长度630和数位线方向上的长度655。长度630和长度655可以决定顶表面310-c和底表面315-c的尺寸和面积。在一些情况下，当在字线方向上沿顶表面310-c和底表面315-c测量时，长度630可以相等。也就是说，自选择性存储器组件220-d的横截面在字线方向上可以是矩形，并且可以展示直线轮廓。在一些情况下，当在数位线方向上沿着顶表面310-c和底表面315-c测量时，长度655可以相等。也就是说，自选择性存储器组件220-d的横截面在数位线方向上可以是矩形，并且可以展示直线轮廓。顶表面310-c的面积和底表面315-c的面积也可以相等。
在一些情况下，当在字线方向上沿顶表面310-c和底表面315-c测量时，长度630可以不相等。也就是说，自选择性存储器组件220-d的横截面可以是梯形或倒梯形，并且可以展示弯曲或倾斜的几何轮廓(例如，锥形轮廓或阶梯形轮廓)。在一些情况下，当在数位线方向上沿着顶表面310-c和底表面315-c测量时，长度655可以不相等。也就是说，自选择性存储器组件220-d的横截面在数位线方向上可以是梯形或倒梯形，并且可以展示锥形轮廓。顶表面310-c的面积和底表面315-c的面积也可以不相等。
自选择性存储器组件220-d包含与顶部电极205-d接触的顶表面310-c。在一些情况下，顶部电极205-d与自选择性存储器组件220-d的顶表面310-c之间的接触区域可以是电极界面。在一些情况下，在自选择性存储器组件220-d与顶部电极205-d和底部电极210-d之间可以存在不对称电极界面。顶部电极205-d可以包含字线方向上的长度625和数位线方向上的长度650。长度625和长度650可以决定顶部电极205-d的顶表面和底表面的尺寸和面积。在一些情况下，当在字线方向上沿顶部电极205-d的顶表面和底表面测量时，长度625可以相等。也就是说，顶部电极205-d的横截面在字线方向上可以是矩形，并且可以展示直线轮廓。在一些情况下，当在数位线方向上沿顶部电极205-d的顶表面和底表面测量时，长度650可以相等。也就是说，顶部电极205-d的横截面在数位线方向上可以是矩形，并且可以展示直线轮廓。顶部电极205-d的顶表面面积和底表面面积也可以相等。
在一些情况下，当在字线方向上沿顶部电极205-d的顶表面和底表面测量时，长度625可以不相等。也就是说，顶部电极205-d的横截面可以是梯形或倒梯形，并且可以展示弯曲或倾斜的几何轮廓(例如，锥形轮廓或阶梯形轮廓)。在一些情况下，当在数位线方向上沿顶部电极205-d的顶表面和底表面测量时，长度650可以不相等。也就是说，顶部电极205-d的横截面在数位线方向上可以是梯形或倒梯形矩形，并且可以展示锥形轮廓。顶部电极205-d的顶表面面积和底表面面积也可以不相等。
在一些情况下，在字线方向上，顶部电极205-d的长度625可以等于自选择性存储器组件220-d的长度630。在其它实例中，在数位线方向上，顶部电极205-d的长度650可以等于自选择性存储器组件220-d的长度655。也就是说，顶部电极205-d的大小可以与自选择性存储器组件220-d的大小相同。顶部电极205-d的这种配置会影响顶部电极205-d与自选择性存储器组件220-d之间的界面的大小。界面的面积可以等于自选择性存储器组件220-d的顶表面310-c的面积。
从字线的角度来看，介电内衬305-c可以与顶部电极205-d和自选择性存储器组件220-d的一或多个表面接触。例如，介电内衬305-c可以与顶部电极205-d的侧表面605和侧表面610接触。介电内衬305-b还可以与自选择性存储器组件220-d的侧表面615和侧表面620接触。在一些实例中，介电内衬305-c可以与侧表面605、侧表面610、侧表面615、侧表面620或其组合接触。介电内衬305-c可以是与自选择性存储器组件220-d的材料相容的介电材料。例如，介电内衬305-c可以是电中性材料。
介电内衬305-c可以沿存储器装置602的一或多个表面安置，以在底部电极210-d的尺寸与自选择性存储器组件220-d的尺寸之间产生空间。例如，长度635可以包含顶部电极205-d的长度625以及与侧表面605和侧表面610接触的介电内衬305-c。在一些情况下，长度635可以大于顶部电极205-d的长度625。在一些实例中，从字线的角度来看，长度635可以大于自选择性存储器组件220-d的长度630。
另外，长度670可以在字线方向上在介电内衬305-c的内表面675和680之间测量。介电内衬305-c的内表面675和680可以与顶部电极205-d的侧表面605和610接触。另外，介电内衬305-c的内表面675和680还可以与自选择性存储器组件220-d的侧表面615和620接触。在一些情况下，长度670可以大于底部电极210-d的长度640和645。
在一些实例中，长度635可以取决于与顶部电极205-d的侧表面605和610以及自选择性存储器组件220-d的侧表面605和610接触的介电内衬305-c的长度而发生变化。例如，与顶部电极205-d的侧表面605和自选择性存储器组件220-d的侧表面615接触的介电内衬305-c的量可以不同于与顶部电极205-d的侧表面610和自选择性存储器组件220-d的侧表面620接触的介电内衬305-c的量。也就是说，与顶部电极205-d的侧表面605和自选择性存储器组件220-d的侧表面615接触的介电内衬305-c的量可以大于与顶部电极205-d的侧表面610和自选择性存储器组件220-d的侧表面620接触的介电内衬305-c的量。可替代地，与顶部电极205-d的侧表面605和自选择性存储器组件220-d的侧表面615接触的介电内衬305-c的量可以小于与顶部电极205-d的侧表面610和自选择性存储器组件220-d的侧表面620接触的介电内衬305-c的量。从数位线的角度来看，存储器装置602中可以不存在介电内衬305-c。
自选择性存储器组件220-d还包含与底部电极210-d接触的底表面315-c。在一些情况下，底部电极210-d与自选择性存储器组件220-d的底表面315-c之间的接触区域可以是电极界面。在一些情况下，在自选择性存储器组件220-d与顶部电极205-d和底部电极210-d之间可以存在不对称电极界面。底部电极210-d可以包含字线方向上的底部长度645和顶部长度640以及位线方向上的长度660。在一些情况下，底部长度645可以大于顶部长度640。也就是说，底部电极210-d的横截面在字线方向上可以是梯形，并且可以展示锥形轮廓。在一些情况下，当在数位线方向上沿底部电极210-d的顶表面和底表面测量时，长度660可以相等。也就是说，底部电极210-d的横截面在数位线方向上可以是矩形，并且可以展示直线轮廓。
在一些情况下，在字线方向上，底部电极210-d的顶部长度640和底部长度645可以小于自选择性存储器组件220-d的长度630。从数位线的角度来看，底部电极210-d的长度660可以大于自选择性存储器组件220-d的长度655。底部电极210-d的这种配置会影响底部电极210-d与自选择性存储器组件220-d之间的界面的大小。界面的面积可以小于自选择性存储器组件220-d的底表面315-c的面积。
在一些情况下，底部电极210-d可以展示字线方向、位线方向或两者上的锥形轮廓。例如，底部电极210-d可以从与字线110-e接触的底表面到与自选择性存储器组件220-d接触的顶表面逐渐变细。底部电极210-d的横截面可以是梯形。可替代地，底部电极210-d可以展示字线方向、位线方向或两者上的倒锥形轮廓。也就是说，底部电极210-d可以从与自选择性存储器组件220-d接触的顶表面到与字线110-e接触的底表面逐渐变细。底部电极210-d的横截面可以是倒梯形。
底部电极210-d可以形成不同的几何形状。例如，底部电极210-d可以呈梯形棱柱的形状，并且底部电极210-d的横截面可以包含字线方向上的梯形和数位线方向上的矩形。可替代地，底部电极210-d可以呈倒梯形棱柱的形状，并且底部电极210-d的横截面可以包含字线方向上的倒梯形和数位线方向上的矩形。在一些情况下，底部电极210-d可以是截锥体。
顶部电极205-d可以通过自选择性存储器组件220-d与底部电极210-d电子通信。在一些情况下，顶部电极205-d的长度625可以大于底部电极210-d在字线方向上的顶部长度640和底部长度645。可替代地，在数位线方向上，顶部电极205-d的长度650可以小于底部电极210-d的长度660。长度635可以大于底部电极210-d在字线方向上的顶部长度640和长度645。
自选择性存储器组件220-d的顶表面310-c与顶部电极205-d之间的接触区域(例如，界面)可以由顶部电极205-d的长度625和长度650的尺寸决定。自选择性存储器组件220-d的底表面315-c与底部电极210-d之间的接触区域(例如，界面)可以由底部电极210-d的长度640和长度660的尺寸决定。在一些情况下，自选择性存储器组件220-d的顶表面310-c与顶部电极205-d之间的接触区域和自选择性存储器组件220-d的底表面315-c与底部电极210-d之间的接触区域可以不同，以实现顶部电极205-d与底部电极210-d之间的不对称电极界面。例如，在字线方向上，自选择性存储器组件220-d的顶表面310-c与顶部电极205-d之间的接触区域可以大于自选择性存储器组件220-d的底表面315-c与底部电极210-d之间的接触区域。
由于不对称电极界面，自选择性存储器组件220-d可以模仿锥形轮廓665。从字线的角度来看，自选择性存储器组件220-d可以模仿锥形轮廓665，使得自选择性存储器组件220-d的顶表面310-c与顶部电极205-d之间的接触区域大于自选择性存储器组件220-d的底表面315-c与底部电极210-d之间的接触区域。锥形轮廓665可以为从自选择性存储器组件220-d的顶表面310-c到底表面315-c。
可以通过跨自选择性存储器组件220-d施加电压来对存储器单元进行读取。电压可以跨自选择性存储器组件220-d以预定极性(例如，正极性)施加。可以将电压施加到自选择性存储器组件220-d的顶表面310-c或底表面315-c。在一些情况下，可以将正极性电压施加到自选择性存储器组件220-d的与顶部电极205-d或底部电极210-d的接触区域较大的表面。例如，可以将正极性电压施加到与顶部电极205-d接触的顶表面310-c。
由于自选择性存储器组件220-d内可能受离子迁移影响的离子分布，自选择性存储器组件220-d的阈值电压和/或通过自选择性存储器组件220-d的所产生的电流可以取决于自选择性存储器组件220-d内的高电阻率区域和低电阻率区域的位置。所述区域的电阻率可以基于自选择性存储器组件220-d的组成。例如，自选择性存储器组件220-d可以是硫族化物材料。
图7展示了根据本公开的实例的用于形成支持具有不对称电极界面的存储器单元的自选择性存储器装置的示例工艺流程，所述示例工艺流程可以包含步骤700-a、700-b和700-c。所产生的存储器装置可以是包含参考图1-6描述的存储器装置的存储器单元和架构的实例。在一些情况下，处理步骤700-a、700-b和700-c可以在字线方向、数位线方向或两者上发生。
处理步骤700-a包含形成包含顶部电极205-e、底部电极210-e和自选择性存储器组件220-e的堆叠。可以使用各种技术来形成处理步骤700-a中所示的材料或组件。这些技术可以包含例如化学气相沉积(CVD)、金属有机气相沉积(MOCVD)、物理气相沉积(PVD)、溅射沉积、原子层沉积(ALD)或分子束外延(MBE)以及其它薄膜生长技术。
在处理步骤700-a处，可以在底部电极210-e上方沉积自选择性存储器组件220-e。然后，可以在自选择性存储器组件220-e上方沉积顶部电极205-e，使得自选择性存储器组件220-e定位于底部电极210-e与顶部电极205-e之间。然后，可以在顶部电极205-e的顶表面710上沉积硬掩模材料705。自选择性存储器组件220-e可以包含硫族化物材料。
在一些实例中，可以在顶部电极205-e与自选择性存储器组件220-e之间并且在自选择性存储器组件220-e与顶部电极205-e之间沉积另外的界面材料。在处理步骤700-a处，可以在字线方向(例如，第一方向)上将顶部电极205-e蚀刻到长度715(例如，第一长度)。通过蚀刻顶部电极205-e，可以确定顶部电极205-e与自选择性存储器组件220-e之间的界面的大小。在一些情况下，可以在字线方向上穿过顶部电极205-e部分地蚀刻顶部电极205-e。也就是说，可以在自选择性存储器组件220-e的顶表面之前停止蚀刻。
在处理步骤700-b处，可以在沉积和蚀刻顶部电极205-e之后沉积介电内衬305-d。介电内衬305-d可以充当后续蚀刻步骤的间隔物。在一些实例中，介电内衬305-d可以与顶部电极205-e的侧表面730和侧表面720接触。在一些情况下，介电内衬还可以与硬掩模材料705的一或多个侧表面以及自选择性存储器组件220-e的顶表面接触。长度725(例如，第一方向上的第二长度)可以包含与侧表面730和720接触的介电内衬305-d以及顶部电极205-e的长度715。在一些情况下，长度725可以大于顶部电极205-e的长度715(例如，第一长度)。
介电内衬305-d可以使用原位或异位技术来沉积。例如，处理步骤700-a、700-b和700-c可以在一个处理室(例如，第一室)中发生。可替代地，处理步骤700-a、700-b和700-c可以在两个或两个以上处理室(例如，第一室、第二室等)中发生。介电内衬305-d可以使用原位技术来沉积。例如，可以首先在处理室中将顶部电极205-e蚀刻到长度715(例如，处理步骤700-a)。顶部电极205-e的蚀刻工艺可以停止，并且然后可以在同一处理室中沉积介电内衬305-d(例如，处理步骤700-b)。例如，可以在第一室内部沉积介电内衬305-d。在沉积介电内衬305-d之后，可以在同一处理室中恢复蚀刻工艺。
可替代地，介电内衬305-d可以使用异位技术来沉积。例如，可以首先在第一处理室中在字线方向上将顶部电极205-e蚀刻到长度715(例如，处理步骤700-a)。例如，可以在第一处理室内部蚀刻包含顶部电极205-e、底部电极210-e和自选择性存储器组件220-e的堆叠以形成线。顶部电极205-e的蚀刻工艺可以停止，并且可以将堆叠(包含经过蚀刻的顶部电极205-e)转移到第二处理室。第二处理室可以不同于第一处理室。然后，可以在第二处理室中沉积介电内衬305-d(例如，处理步骤700-b)。在沉积介电内衬305-d之后，可以将包含沉积在顶部电极205-e上的介电内衬305-d的堆叠运送回第一处理室以完成蚀刻工艺。
在处理步骤700-c处，可以穿过介电内衬305-d、自选择性存储器组件220-e、底部电极210-e和字线110-f蚀刻包含顶部电极205-e、底部电极210-e和自选择性存储器组件220-e的堆叠以形成线。所述线可以包含顶部电极205-e、底部电极210-e和自选择性存储器组件220-e。处理步骤700-c还可以包含从硬掩模材料705的顶表面去除介电内衬305-d。
穿过介电内衬305-d、自选择性存储器组件220-e、底部电极210-e和字线110-f进行蚀刻以形成线可以产生具有不对称电极界面的存储器装置(例如，参考图3和4描述的存储器装置302和402)。例如，顶部电极205-e与自选择性存储器组件220-e之间的接触区域(例如，界面)可以小于底部电极210-e与自选择性存储器组件220-e之间的接触区域(例如，界面)。也就是说，顶部电极205-e与自选择性存储器组件220-e之间的界面可以比底部电极210-e与自选择性存储器组件220-e之间的界面窄。
在一些实例中，穿过介电内衬305-d、自选择性存储器组件220-e、底部电极210-e和字线110-f进行蚀刻可以形成包括介电内衬305-d、自选择性存储器组件220-e、底部电极210-e和顶部电极205-e的线或柱。所述线或柱在数位线方向上的长度(未示出)可以大于顶部电极205-e的长度715(例如，第一长度)。
在处理步骤700-c处去除的材料可以使用多种技术来去除，所述技术可以包含例如化学蚀刻(还称为“湿法蚀刻”)、等离子体蚀刻(还称为“干法蚀刻”)或化学机械平坦化。可以采用一或多个蚀刻步骤。本领域的技术人员将认识到，在一些实例中，描述为具有单个曝光和/或蚀刻步骤的工艺的步骤可以通过单独的蚀刻步骤执行，反之亦然。
图8展示了根据本公开的实例的用于形成支持具有不对称电极界面的存储器单元的自选择性存储器装置的示例工艺流程，所述示例工艺流程可以包含步骤800-a、800-b和800-c。所产生的存储器装置可以是包含参考图1-6描述的存储器装置的存储器单元和架构的实例。在一些情况下，处理步骤800-a、800-b和800-c可以在字线方向、数位线方向或两者上发生。
处理步骤800-a包含形成包含顶部电极205-f、底部电极210-f和自选择性存储器组件220-f的堆叠。可以使用各种技术来形成处理步骤800-a中所示的材料或组件。这些技术可以包含例如化学气相沉积(CVD)、金属有机气相沉积(MOCVD)、物理气相沉积(PVD)、溅射沉积、原子层沉积(ALD)或分子束外延(MBE)以及其它薄膜生长技术。
在处理步骤800-a处，可以在底部电极210-f上沉积自选择性存储器组件220-f。然后，可以在自选择性存储器组件220-f上沉积顶部电极205-f，使得自选择性存储器组件220-f定位于底部电极210-f与顶部电极205-f之间。然后，可以在顶部电极205-f的顶表面810上沉积硬掩模材料705-a。自选择性存储器组件220-f可以包含硫族化物材料。
在处理步骤800-a处，可以在字线方向上将顶部电极205-f蚀刻到长度805(例如，第一长度)。在一些情况下，可以在字线方向上将自选择性存储器组件220-f与顶部电极205-f一起蚀刻到长度805。在一些情况下，可以穿过顶部电极205-f和自选择性存储器组件220-f在字线方向上部分蚀刻顶部电极205-f和自选择性存储器组件220-f。也就是说，可以从顶表面825到底表面820蚀刻自选择性存储器组件。
在处理步骤800-b处，可以在沉积和蚀刻顶部电极205-e之后沉积介电内衬305-e。介电内衬305-e可以充当后续蚀刻步骤的间隔物。在一些实例中，介电内衬305-e可以与顶部电极205-f的一或多个侧表面接触。在一些情况下，介电内衬还可以与硬掩模材料705-a的一或多个侧表面、自选择性存储器组件220-f的侧表面以及底部电极210-f的顶表面接触。
介电内衬305-e可以使用原位或异位技术来沉积。例如，处理步骤800-a、800-b和800-c可以在一个处理室(例如，第一室)中发生。可替代地，处理步骤800-a、800-b和800-c可以在单独的处理室(例如，第一室、第二室等)中发生。介电内衬305-e可以使用原位技术来沉积。例如，可以首先在处理室中将顶部电极205-f和自选择性存储器组件220-f蚀刻到长度805(例如，处理步骤800-a)。顶部电极205-f和自选择性存储器组件220-f的蚀刻工艺可以停止，并且然后可以在同一处理室中沉积介电内衬305-e(例如，处理步骤800-b)。例如，可以在第一室内部沉积介电内衬305-e。在沉积介电内衬305-e之后，可以在同一处理室中恢复蚀刻工艺。
可替代地，介电内衬305-e可以使用异位技术来沉积。例如，可以首先在第一处理室中将顶部电极205-f和自选择性存储器组件220-f蚀刻到长度805(例如，处理步骤800-a)。例如，可以在第一处理室内部蚀刻包含顶部电极205-f、底部电极210-f和自选择性存储器组件220-f的堆叠以形成柱。蚀刻工艺可以停止，并且可以将柱转移到第二处理室。第二处理室可以不同于第一处理室。然后，可以在第二处理室中沉积介电内衬305-e(例如，处理步骤800-b)。在沉积介电内衬305-e之后，可以将包含介电内衬305-e的堆叠运送回第一处理室以完成蚀刻工艺。
在处理步骤800-c处，可以穿过介电内衬305-e、底部电极210-f和字线110-g蚀刻包含顶部电极205-f、底部电极210-f和自选择性存储器组件220-f的堆叠以形成线或柱。所述线或柱可以包含顶部电极205-f、底部电极210-f和自选择性存储器组件220-f。处理步骤800-c还可以包含从硬掩模材料705-a的顶表面去除介电内衬305-e。
穿过介电内衬305-e、底部电极210-f和字线110-g进行蚀刻以形成线或柱可以产生具有不对称电极界面的存储器装置(例如，分别参考图5和6描述的存储器装置501和602)。例如，顶部电极205-f与自选择性存储器组件220-f之间的接触区域可以大于底部电极210-f与自选择性存储器组件220-f之间的接触区域。也就是说，顶部电极210-f与自选择性存储器组件220-f之间的界面可以比顶部电极205-f与自选择性存储器组件220-f之间的界面窄。
如处理步骤800-c中所示，线或柱可以包含与顶部电极205-f的侧表面830和835以及自选择性存储器组件220-f的侧表面840和845接触的介电内衬。长度850可以包含与侧表面830和835接触的介电内衬305-e以及顶部电极205-f的长度805。在一些情况下，长度850可以大于顶部电极205-f的长度805。
在处理步骤800-c处，可以从底部电极210-f的底表面860到顶表面855形成锥体。例如，底部电极210-f的顶部长度865可以小于底部长度870。底部电极210-f的横截面可以是梯形。可替代地，底部电极210-f可以展示字线方向、数位线方向或两者上的倒锥体轮廓。也就是说，底部电极210-f可以从顶表面855到底表面860逐渐变细。底部电极210-f的横截面可以是倒梯形。在一些情况下，可以通过应用各向同性蚀刻步骤来形成底部电极210-f。
在处理步骤800-c处去除的材料可以使用多种技术来去除，所述技术可以包含例如化学蚀刻(还称为“湿法蚀刻”)、等离子体蚀刻(还称为“干法蚀刻”)或化学机械平坦化。可以采用一或多个蚀刻步骤。本领域的技术人员将认识到，在一些实例中，描述为具有单个曝光和/或蚀刻步骤的工艺的步骤可以通过单独的蚀刻步骤执行，反之亦然。
图9展示了根据本公开的实例的支持具有不对称电极界面的存储器单元的存储器阵列100-a的示例框图900。存储器阵列100-a可以被称为电子存储器设备，并且可以是如参考图1描述的存储器控制器140的组件的实例。
存储器阵列100-a可以包含一或多个存储器单元105-b、存储器控制器140-a、使用字线(未示出)传送的字线信号920、读出组件125-a、使用数位线(未示出)传送的数位线信号925以及锁存器915。这些组件可以彼此电子通信，并且可以执行本文描述的功能中的一或多个功能。在一些情况下，存储器控制器140-a可以包含偏置组件905和定时组件910。存储器控制器140-a可以与字线、数位线和读出组件125-a电子通信，所述字线、数位线和读出组件可以是参考图1和2描述的字线110、数位线115和读出组件125的实例。在一些情况下，读出组件125-a和锁存器915可以是存储器控制器140-a的组件。
存储器单元105-b可以包含具有不对称电极界面的存储器单元。例如，自选择性存储器组件可以是参考图2-8描述的自选择性存储器组件220的实例。
在一些实例中，数位线与读出组件125-a和存储器单元105-b电子通信。可以将逻辑状态写入存储器单元105-b。字线可以与存储器控制器140-a和存储器单元105-b电子通信。读出组件125-a可以与存储器控制器140-a、数位线和锁存器915电子通信。除了上文未列出的组件之外，这些组件还可以通过其它组件、连接或总线与存储器阵列100-a内部和外部的其它组件电子通信。
存储器控制器140-a可以被配置成通过向那些各种节点施加电压来发送字线信号920或数位线信号925。例如，偏置组件905可以被配置成如上所述施加电压以操作存储器单元105-b从而对存储器单元105-b进行读取或写入。在一些情况下，存储器控制器140-a可以包含行解码器、列解码器或两者，如参考图1所述。这可以使存储器控制器140-a能够对一或多个存储器单元105-b进行存取。偏置组件905可以为读出组件125-a的操作提供电压。
在一些情况下，存储器控制器140-a可以使用定时组件910执行其操作。例如，定时组件910可以控制各种字线选择或板偏置的定时，包含进行切换和施加电压施加以执行本文讨论的如读取和写入等存储器功能的定时。在一些情况下，定时组件910可以控制偏置组件905的操作。
在确定存储器单元105-b的逻辑状态后，读出组件125-a可以将输出存储在锁存器915中，在所述锁存器中，其可以根据存储器阵列100-a作为一部分的电子装置的操作进行使用。读出组件125-a可以包含与锁存器和存储器单元105-b电子通信的读出放大器。
存储器控制器140-a或其各个子组件中的至少一些子组件可以以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施，则存储器控制器140-a和/或其各个子组件中的至少一些子组件的功能可以由被设计成执行本公开中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来执行。
存储器控制器140-a和/或其各个子组件中的至少一些子组件可以在物理上定位于各个位置处，包含被分布成使得功能的部分由一或多个物理装置在不同的物理位置处实施。在一些实例中，根据本公开的各个实例，存储器控制器140-a和/或其各个子组件中的至少一些子组件可以是单独且不同的组件。在其它实例中，根据本公开的各个实例，存储器控制器140-a和/或其各个子组件中的至少一些子组件可以与一或多个其它硬件组件组合，所述一或多个其它硬件组件包含但不限于接收器、发射器、收发器、本公开中描述的一或多个其它组件或其组合。
图10示出了根据本公开的各个实例的包含支持具有不对称电极界面的存储器单元的装置1005的系统1000的示例图。装置1005可以是上文参考图1所描述的存储器控制器140的组件的实例或可以包含所述组件。装置1005可以包含用于双向语音和数据通信的组件，所述组件包含用于发射和接收通信的组件，包含包括存储器控制器140-b和存储器单元105-c的存储器阵列100-b、基本输入/输出系统(BIOS)组件1015、处理器1010、I/O控制器1025和外围组件1020。这些组件可以通过一或多条总线(例如，总线1030)电子通信。
存储器单元105-c可以如本文所述存储信息(即，以逻辑状态的形式)。存储器单元105-c可以是具有例如参考图2-8所描述的自选择性存储器组件的自选择性存储器单元。
BIOS组件1015可以是包含作为固件操作的BIOS的软件组件，所述软件组件可以初始化并运行各种硬件组件。BIOS组件1015还可以管理处理器与各种其它组件(例如，外围组件、输入/输出控制组件等)之间的数据流。BIOS组件1015可以包含存储在只读存储器(ROM)、闪速存储器或任何其它非易失性存储器中的程序或软件。
处理器1010可以包含智能硬件装置(例如，通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件或其任何组合)。在一些情况下，处理器1010可以被配置成使用存储器控制器操作存储器阵列。在其它情况下，存储器控制器可以集成到处理器1010中。处理器1010可以被配置成执行存储在存储器中的计算机可读指令，以执行各种功能(例如，支持自选择性存储器中的编程增强的功能或任务)。
I/O控制器1025可以管理装置1005的输入和输出信号。I/O控制器1025还可以管理未集成到装置1005中的外围装置。在一些情况下，I/O控制器1025可以表示到外部外围装置的物理连接或端口。在一些情况下，I/O控制器1025可以利用如
Figure BDA0002618732060000331
Figure BDA0002618732060000332
等操作系统或另一种已知的操作系统。
外围组件1020可以包含任何输入或输出装置，或用于此类装置的接口。实例可以包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽，如外围组件互连(PCI)或加速图形端口(AGP)插槽。
输入1035可以表示向装置1005或其组件提供输入的位于装置1005外部的装置或信号。这可以包含用户接口或与其它装置的接口或其它装置之间的接口。在一些情况下，输入1035可以由I/O控制器1025管理，并且可以通过外围组件1020与装置1005交互。
输出1040也可以表示被配置成从装置1005或其任何组件接收输出的位于装置1005外部的装置或信号。输出1040的实例可以包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些情况下，输出1040可以是通过一或多个外围组件1020与装置1005介接的外围元件。在一些情况下，输出1040可以由I/O控制器1025管理。
装置1005的组件可以包含被设计成执行其功能的电路系统。这可以包含被配置成执行本文所述的功能的各种电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。装置1005可以是计算机、服务器、膝上型计算机、笔记本计算机、平板计算机、移动电话、可穿戴电子装置、个人电子装置等。或者，装置1005可以是这种装置的一部分或组件。
图11示出了展示了根据本公开的实例的用于形成支持具有不对称电极界面的存储器单元的存储器装置的方法1100的流程图。
在框1105处，所述方法可以包含形成包括底部电极、顶部电极和底部电极与顶部电极之间的自选择性存储器组件的堆叠。
在框1110处，所述方法可以包含至少部分地基于形成所述堆叠在第一方向上将顶部电极蚀刻到第一长度。
在框1115处，所述方法可以包含至少部分地基于蚀刻顶部电极沉积与顶部电极的两个侧表面接触的介电内衬。在一些实例中，介电内衬可以使用原位技术或异位技术来沉积。
在框1120处，所述方法可以包含蚀刻堆叠以形成包括底部电极、顶部电极、自选择性存储器组件和介电内衬的柱，所述柱在第一方向上的第二长度大于顶部电极的第一长度。
在一些情况下，描述了用于执行如方法1100等方法的设备。例如，所述设备可以包含用于形成包括底部电极、顶部电极和底部电极与顶部电极之间地自选择性存储器组件的堆叠的装置。所述设备还可以包含用于至少部分地基于形成所述堆叠在第一方向上将顶部电极蚀刻到第一长度的装置。所述设备还可以包含用于至少部分地基于蚀刻顶部电极沉积与顶部电极的两个侧表面接触的介电内衬的装置。所述设备还可以包含用于蚀刻堆叠以形成包括底部电极、顶部电极、自选择性存储器组件和介电内衬的线的装置，所述线在第一方向上的第二长度大于顶部电极的第一长度。
在一些实例中，所述设备可以包含用于在顶部电极的顶表面上沉积硬掩模材料的装置，其中可以在形成所述线时去除硬掩模材料的一部分。在一些实例中，介电内衬可以使用原位技术或异位技术来沉积。在一些实例中，所述设备可以包含用于在第一室内部蚀刻堆叠以形成线的装置，其中沉积介电内衬在第一室内部发生。
在一些实例中，所述设备可以包含用于在第一室内部蚀刻堆叠以形成线的装置。所述设备还可以包含用于将堆叠从第一室转移到第二室的装置，其中沉积介电内衬在第二室内部发生。在一些实例中，所述设备还可以包含用于蚀刻堆叠以形成包括底部电极、顶部电极、自选择性存储器组件和介电内衬的柱的装置，所述柱在第二方向的第二长度大于顶部电极的第一长度。
图12示出了展示了根据本公开的实例的用于形成支持具有不对称电极界面的存储器单元的存储器装置的方法1200的流程图。
在框1205处，所述方法可以包含形成包括底部电极、顶部电极和底部电极与顶部电极之间的自选择性存储器组件的堆叠。
在框1210处，所述方法可以包含至少部分地基于形成堆叠蚀刻顶部电极。
在框1215处，所述方法可以包含至少部分地基于蚀刻顶部电极从自选择性存储器组件的顶表面蚀刻到底表面。
在框1220处，所述方法可以包含至少部分地基于从自选择性存储器组件的顶表面蚀刻到底表面沉积与顶部电极的两个侧表面和自选择性存储器组件的两个侧表面接触的介电内衬。在一些实例中，介电内衬可以使用原位技术或异位技术来沉积。
在框1225处，所述方法可以包含蚀刻堆叠以形成包括底部电极、顶部电极、自选择性存储器组件和介电内衬的柱。
在框1230处，所述方法可以包含形成从底部电极的底表面到与底表面相对的顶表面的锥体。
虽然先前描述的实例集中于在给定方向上单调增大或减小的锥形轮廓，但是这不是必需的。例如，自选择性存储器组件的期望轮廓/形状可以是沙漏形、桶形或任何其它形状。
在一些情况下，自选择性存储器组件可以是桶状锥形轮廓。例如，当使用给定极性对存储器单元进行编程时，阴离子可能朝着自选择性存储器组件的一个表面(例如，顶表面或底表面)漂移，而阳离子可能朝着自选择性存储器组件的相对表面(例如，底表面或顶表面)漂移。例如，与对称成形的存储器单元相比，包含或模仿桶状锥形轮廓或自选择性存储器组件的顶表面和底表面的宽度比自选择性存储器组件的中间部分的宽度窄的另一不对称轮廓的自选择性存储器组件可以通过使每个电极处的接触区域较窄且使自选择性存储器组件的中间的块状离子贮存器较大来使相应表面处的阳离子和/或阴离子的浓度增加。
在一些情况下，描述了用于执行如方法1200等方法的设备。例如，所述设备可以包含用于形成包括底部电极、顶部电极和底部电极与顶部电极之间地自选择性存储器组件的堆叠的装置。所述设备还可以包含用于至少部分地基于形成堆叠蚀刻顶部电极的装置。所述设备还可以包含用于至少部分地基于蚀刻顶部电极从自选择性存储器组件的顶表面蚀刻到底表面的装置。所述设备还可以包含用于至少部分地基于从自选择性存储器组件的顶表面蚀刻到底表面沉积与顶部电极的两个侧表面和自选择性存储器组件的两个侧表面接触的介电内衬的装置。所述设备还可以包含用于蚀刻堆叠以形成包括底部电极、顶部电极、自选择性存储器组件和介电内衬的柱的装置。所述设备还可以包含用于形成从底部电极的底表面到与底表面相对的顶表面的锥体的装置。
在一些实例中，介电内衬可以使用原位技术或异位技术来沉积。在一些实例中，所述设备还可以包含用于在第一室内部蚀刻堆叠以形成柱的装置，其中沉积介电内衬在第一室内部发生。
在一些实例中，所述设备还可以包含用于在第一室内部蚀刻堆叠以形成柱的装置。所述设备还可以包含用于将堆叠从第一室转移到第二室的装置，其中沉积介电内衬在第二室内部发生。
图13展示了根据本公开的实例的支持具有不对称电极界面的存储器单元的示例存储器单元105-d、105-e。存储器单元105-d、105-e提供了自选择性存储器组件的顶表面和底表面的宽度比自选择性存储器组件的中间部分的宽度窄的不对称几何形状的实例。存储器单元105-d和105-e具有自选择性存储器组件轮廓，所述自选择性存储器组件轮廓可以使阴离子在自选择性存储器组件的一个表面处聚集并且使阳离子在相对表面处聚集，或者反之亦然，这取决于操作的极性。
存储器单元105-d的自选择性存储器组件220-g可以是桶状锥形轮廓，其中自选择性存储器组件220-g的中间附近的宽度1305较宽，而自选择性存储器组件220-g的与电极205-g、205-h耦接的表面附近的宽度1310、1315较窄。在一些情况下，宽度1310类似于宽度1315。在一些情况下，宽度1310不同于宽度1315。自选择性存储器组件220-g可以通过例如电极205-g、205-h耦接到存取线。
存储器单元105-e的自选择性存储器组件220-h可以是阶梯形轮廓，所述阶梯形轮廓的第一(中间)部分1320的宽度1325比自选择性存储器组件220-h的顶表面和底表面附近的宽度1340、1345较窄的第二部分1330和第三部分1335的宽度宽。在此实例中，第二部分1330和第三部分1335具有不同的宽度1340、1345。在其它实例中，第二部分1330和第三部分1335可以具有相同的宽度1340、1345。自选择性存储器组件220-h可以通过例如电极205-i、205-j耦接到存取线。
如本文所使用的，术语“虚拟地”是指电路的保持处于大约零伏(0V)电压但不直接接地的节点。因此，虚拟地的电压可能暂时波动，并且在稳定状态下返回到大约0V。虚拟地可以使用各种电子电路元件来实施，如由运算放大器和电阻器组成的分压器。其它实施方案也是可能的。“虚拟接地”或“虚拟接地的”意指连接到大约0V。
术语“电子通信”和“耦接”是指支持组件之间的电子流的组件之间的关系。这可以包含组件之间的直接连接，或者可以包含中间组件。彼此电子通信或彼此耦接的组件可能主动交换电子或信号(例如，在通电电路中)，或者可能不主动交换电子或信号(例如，在断电电路中)但是可以被配置成且可操作以在电路通电时交换电子或信号。举例来说，通过开关(例如，晶体管)物理连接的两个组件电子通信或可以耦接，而无论开关的状态(即，断开或闭合)如何。
术语“隔离”是指电子目前无法在其之间流动的组件之间的关系；如果组件之间存在开路，则组件彼此隔离。例如，当开关断开时，通过开关物理连接的两个组件可以彼此隔离。
如本文所使用的，术语“短接”是指组件之间的关系，其中通过激活所讨论的两个组件之间的单个中间组件而在组件之间建立导电路径。例如，当两个组件之间的开关闭合时，短接到第二组件的第一组件可以与第二组件交换电子。因此，短接可以是使电荷能够在电子通信的组件(或线)之间流动的动态操作。
本文讨论的装置，包含存储器阵列100，可以在半导体衬底上形成，所述半导体衬底如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底是半导体晶圆。在其它情况下，衬底可以是绝缘体上硅(SOI)衬底，如玻璃上硅(SOG)或蓝宝石上硅(SOP)或另一个衬底上的外延半导体材料层。可以通过使用各种化学物质(包含但不限于磷、硼或砷)进行的掺杂来控制衬底或衬底的子区域的导电性。掺杂可以在衬底的初始形成或生长期间通过离子注入或任何其它掺杂手段来执行。
硫族化物材料可以是包含元素硫(S)、硒(Se)和碲(Te)中的至少一种的材料或合金。本文所讨论的相变材料可以是硫族化物材料。硫族化物材料和合金可以包含但不限于：Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。如本文所使用的，用连字符连接的化学成分符号指示包含在特定化合物或合金中的元素，并且旨在表示包含所指示元素的所有化学计量。例如，Ge-Te可以包含GexTey，其中x和y可以是任何正整数。可变电阻材料的其它实例可以包含二元金属氧化物材料或包含两种或两种以上金属的混合价氧化物，例如，过渡金属、碱土金属和/或稀土金属。实施例不限于特定可变电阻材料或与存储器单元的存储器元件相关联的材料。例如，可变电阻材料的其它实例可以用于形成存储器元件，并且可以包含硫族化物材料、巨磁阻材料或聚合物类材料等。
本文所讨论的一或多个晶体管可以表示场效应晶体管(FET)并且可以包括包含源极、漏极和栅极的三端装置。所述端可以通过导电材料(例如，金属)连接到其它电子元件。源极和漏极可以是导电的并且可以包括重掺杂(例如，简并)半导体区域。源极和漏极可以通过轻掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载流子是电子)，则FET可以被称为n型FET。如果沟道是p型(即，多数载流子是空穴)，则FET可以被称为p型FET。可以通过绝缘栅极氧化物对沟道进行封盖。沟道导电性可以通过将电压施加到栅极来控制。例如，分别将正电压或负电压施加到n型FET或p型FET可以使得沟道变成导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可以“导通”或“激活”。当将小于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可以“截止”或“去激活”。
本文阐述的描述结合附图描述了示例配置并且不表示可以在权利要求的范围内实施的或处于权利要求的范围内的所有实例。本文中使用的术语“示范性”意指“充当实例(example、instance)或说明”，而不是“优选的”或“优于其它实例”。出于提供对所描述技术的理解，详细描述包含具体细节。然而，这些技术可以在没有这些具体细节的情况下实施。在一些实例中，以框图形式示出了众所周知的结构和装置以避免模糊所描述实例的概念。
在附图中，相似的组件或特征可以具有相同的附图标记。此外，可以通过在附图标记之后加上破折号以及区分类似组件的第二附图标记来区分同一类型的各个组件。如果说明书中仅使用第一附图标记，则描述适用于具有同一第一附图标记的类似组件中的任何组件，而不论第二附图标记如何。
可以使用各种不同的工艺和技术中的任何工艺和技术表示本文描述的信息和信号。例如，可以贯穿上述描述引用的数据、指令、命令、信息、信号、位、符号和芯片可以通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表示。
结合本文的公开描述的各种说明性块和模块可以用被设计成执行本文描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器，但在替代方案中，所述处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实施为计算装置的组合(例如，数字信号处理器(DSP)与微处理器的组合、多个微处理器、结合DSP核的一或多个微处理器或者任何其它此类配置)。
本文描述的功能可以以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件实施，则功能可以以一或多个指令或代码的形式存储在计算机可读媒体上或通过计算机可读媒体进行传输。其它实例和实施方案处于本公开和所附权利要求的范围内。例如，由于软件的性质，可以使用由服务器执行的软件、硬件、固件、硬接线或其中任何项的组合实施上述功能。实施功能的特征还可以物理地定位在各个位置处，包含分布成使得功能的部分在不同的物理位置处实施。并且，如本文中(包含在权利要求中)所使用的，如在项目列表(例如，以如“…中的至少一个”或“…中的一或多个”等短语结尾的项目列表)中使用的“或”指示包含性列表，使得例如列表A、B或C中的至少一个意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。并且，如本文所使用的，短语“基于”不应解释为对条件闭集的引用。例如，在不脱离本公开的范围的情况下，被描述为“基于条件A”的示范性步骤可以基于条件A和条件B二者。换句话说，如本文所使用的，短语“基于”应与短语“至少部分地基于”以相同的方式解释。
计算机可读媒体包含非暂时性计算机存储媒体和包含促进计算机程序从一个地方到另一个地方的传递的任何媒体的通信媒体二者。非暂时性存储媒体可以是可以由通用计算机或专用计算机进行存取的任何可用媒体。通过举例而非限制的方式，非暂时性计算机可读媒体可以包括RAM、ROM、电可擦可编程只读存储器(EEPROM)、压缩盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置、或者可以用于以指令或数据结构的形式承载或存储期望的程序代码装置并且可以由通用计算机或专用计算机或者通用处理器或专用处理器进行存取的任何其它非暂时性媒体。并且，任何连接都被适当地称为计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或如红外、无线电和微波等无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或如红外、无线电和微波等无线技术包含在媒体的定义中。本文所使用的盘或碟包含CD、激光碟、光碟、数字通用碟(DVD)、软盘和蓝光碟，其中盘通常磁性地复制数据，而碟用激光光学地复制数据。上述内容的组合也包含在计算机可读媒体的范围内。
本文的描述被提供以使本领域的技术人员能够制造或使用本公开。对于本领域的技术人员而言，对本公开的各种修改将是显而易见的，并且在不脱离本公开的范围的情况下，可以将本文定义的一般性原理应用于其它变体。因此，本公开不限于本文描述的实例和设计，而是要符合与本文公开的原理和新颖特征相一致的最广泛范围。

Claims (25)

1.一种存储器装置，其包括：
顶部电极；以及
底部电极；以及
自选择性存储器组件，所述自选择性存储器组件具有顶表面的与所述顶部电极接触的第一区域和与所述顶表面相对的底表面的第二区域，其中与所述顶部电极接触的所述第一区域的大小不同于与所述底部电极接触的所述第二区域的大小。
2.根据权利要求1所述的存储器装置，其进一步包括：
介电内衬，所述介电内衬在第一方向上形成，所述介电内衬沿所述第一方向与所述自选择性存储器组件的两个侧表面接触。
3.根据权利要求1所述的存储器装置，其中介电内衬在第一方向上与所述自选择性存储器组件的所述顶表面和所述顶部电极的两个侧表面接触。
4.根据权利要求1所述的存储器装置，其中介电内衬与所述自选择性存储器组件的所述顶表面、所述顶部电极的两个侧表面以及在第二方向上延伸的数位线的两个侧表面接触。
5.根据权利要求1所述的存储器装置，其中所述自选择性存储器组件的所述顶表面的面积等于所述自选择性存储器组件的所述底表面的面积。
6.根据权利要求1所述的存储器装置，其中所述顶表面的与所述顶部电极电接触的所述第一区域小于所述底表面的与所述底部电极电接触的所述第二区域。
7.根据权利要求1所述的存储器装置，其中在第一方向上，所述顶部电极的长度小于所述自选择性存储器组件的长度。
8.根据权利要求1所述的存储器装置，其中在第一方向上，所述顶部电极的长度小于所述底部电极的长度。
9.根据权利要求1所述的存储器装置，其中在第一方向上，所述顶部电极和介电内衬的长度等于所述自选择性存储器组件的长度。
10.根据权利要求1所述的存储器装置，其中介电内衬在第一方向上与所述自选择性存储器组件的两个侧表面和所述顶部电极的两个侧表面接触。
11.根据权利要求1所述的存储器装置，其中介电内衬与所述自选择性存储器组件的两个侧表面、所述顶部电极的两个侧表面以及在第二方向上延伸的数位线的两个侧表面接触。
12.根据权利要求1所述的存储器装置，其中所述顶表面的与所述顶部电极电接触的所述第一区域大于所述底表面的与所述底部电极电接触的所述第二区域。
13.根据权利要求1所述的存储器装置，其中所述自选择性存储器组件的所述底表面的面积大于所述底部电极的所述顶表面的面积。
14.根据权利要求1所述的存储器装置，其中所述底部电极从底表面到与所述底表面相对的顶表面逐渐变细。
15.根据权利要求1所述的存储器装置，其中在第一方向上，与所述顶部电极的两个侧表面接触的介电内衬的内表面之间的长度大于所述底部电极的长度，其中在所述第一方向上，与所述自选择性存储器组件的两个侧表面接触的介电内衬的内表面之间的长度大于所述底部电极的所述长度。
16.一种形成存储器装置的方法，所述方法包括：
形成包括底部电极、顶部电极和所述底部电极与所述顶部电极之间的自选择性存储器组件的堆叠；
至少部分地基于形成所述堆叠在第一方向上将所述顶部电极蚀刻到第一长度；
至少部分地基于蚀刻所述顶部电极沉积与所述顶部电极的两个侧表面接触的介电内衬；以及
蚀刻所述堆叠以形成包括所述底部电极、所述顶部电极、所述自选择性存储器组件和所述介电内衬的线，所述线在所述第一方向上的第二长度大于所述顶部电极的所述第一长度。
17.根据权利要求16所述的方法，其进一步包括：
在所述顶部电极的顶表面上沉积硬掩模材料，其中在形成所述线时去除所述硬掩模材料的一部分。
18.根据权利要求16所述的方法，其中所述介电内衬是使用原位技术或异位技术来沉积的。
19.根据权利要求16所述的方法，其进一步包括：
在第一室内部蚀刻所述堆叠以形成所述线，其中沉积所述介电内衬在所述第一室内部发生。
20.根据权利要求16所述的方法，其进一步包括：
在第一室内部蚀刻所述堆叠以形成所述线；以及
将所述堆叠从所述第一室转移到第二室，其中沉积所述介电内衬在所述第二室内部发生。
21.根据权利要求16所述的方法，其进一步包括：
蚀刻所述堆叠以形成包括所述底部电极、所述顶部电极、所述自选择性存储器组件和所述介电内衬的柱，所述柱在第二方向上的第二长度大于所述顶部电极的所述第一长度。
22.一种形成存储器装置的方法，所述方法包括：
形成包括底部电极、顶部电极和所述底部电极与所述顶部电极之间的自选择性存储器组件的堆叠；
至少部分地基于形成所述堆叠蚀刻所述顶部电极；
至少部分地基于蚀刻所述顶部电极从所述自选择性存储器组件的顶表面蚀刻到底表面；
至少部分地基于从所述自选择性存储器组件的所述顶表面蚀刻到所述底表面沉积与所述顶部电极的两个侧表面和所述自选择性存储器组件的两个侧表面接触的介电内衬；以及
蚀刻所述堆叠以形成包括所述底部电极、所述顶部电极、所述自选择性存储器组件和所述介电内衬的柱；以及
形成从所述底部电极的底表面到与所述底表面相对的顶表面的锥体。
23.根据权利要求22所述的方法，其中所述介电内衬是使用原位技术或异位技术来沉积的。
24.根据权利要求22所述的方法，其进一步包括：
在第一室内部蚀刻所述堆叠以形成所述柱，其中沉积所述介电内衬在所述第一室内部发生。
25.根据权利要求22所述的方法，其进一步包括：
在第一室内部蚀刻所述堆叠以形成所述柱；以及
将所述堆叠从所述第一室转移到第二室，其中沉积所述介电内衬在所述第二室内部发生。
CN201980011809.5A 2018-02-09 2019-01-29 具有不对称电极界面的存储器单元 Active CN111684595B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/893,108 US10541364B2 (en) 2018-02-09 2018-02-09 Memory cells with asymmetrical electrode interfaces
US15/893,108 2018-02-09
PCT/US2019/015683 WO2019156857A1 (en) 2018-02-09 2019-01-29 Memory cells with asymmetrical electrode interfaces

Publications (2)

Publication Number Publication Date
CN111684595A true CN111684595A (zh) 2020-09-18
CN111684595B CN111684595B (zh) 2023-08-29

Family

ID=67542341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980011809.5A Active CN111684595B (zh) 2018-02-09 2019-01-29 具有不对称电极界面的存储器单元

Country Status (6)

Country Link
US (4) US10541364B2 (zh)
EP (1) EP3750187A4 (zh)
JP (2) JP7087091B2 (zh)
KR (1) KR102436908B1 (zh)
CN (1) CN111684595B (zh)
WO (1) WO2019156857A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
US11177319B2 (en) * 2019-05-10 2021-11-16 International Business Machines Corporation RRAM device with spacer for electrode isolation
US11296147B2 (en) * 2019-05-16 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing memory device having spacer
KR20210141024A (ko) 2020-05-15 2021-11-23 삼성전자주식회사 자기 기억 소자
US11711987B2 (en) * 2020-08-31 2023-07-25 Micron Technology, Inc. Memory electrodes and formation thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070246782A1 (en) * 2006-04-19 2007-10-25 Philipp Jan B Memory cell having sidewall spacer for improved homogeneity
CN101228619A (zh) * 2005-06-01 2008-07-23 桑迪士克3D公司 具有高移动性波形沟道的tft电荷存储存储器单元和其制造方法
US20090251944A1 (en) * 2008-04-07 2009-10-08 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US20150249112A1 (en) * 2014-03-03 2015-09-03 Sandisk 3D Llc Vertical Thin Film Transistors In Non-Volatile Storage Systems
US20150372227A1 (en) * 2006-08-30 2015-12-24 Micron Technology, Inc. Memory cells

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049652B2 (en) 2003-12-10 2006-05-23 Sandisk Corporation Pillar cell flash memory technology
DE102004020575B3 (de) 2004-04-27 2005-08-25 Infineon Technologies Ag Halbleiterspeicherbauelement in Cross-Point-Architektur
US7259038B2 (en) 2005-01-19 2007-08-21 Sandisk Corporation Forming nonvolatile phase change memory cell having a reduced thermal contact area
US20070010082A1 (en) 2005-07-05 2007-01-11 Cay-Uwe Pinnow Structure and method for manufacturing phase change memories with particular switching characteristics
JP2007073779A (ja) 2005-09-07 2007-03-22 Elpida Memory Inc 不揮発性メモリ素子及びその製造方法
US7973384B2 (en) 2005-11-02 2011-07-05 Qimonda Ag Phase change memory cell including multiple phase change material portions
US7723692B2 (en) 2005-11-21 2010-05-25 Fujifilm Corporation Solid state radiation sensor and manufacturing method of the same
US20070238225A1 (en) 2006-04-07 2007-10-11 Guy Wicker Phase change memory with improved temperature stability
US7688618B2 (en) 2006-07-18 2010-03-30 Qimonda North America Corp. Integrated circuit having memory having a step-like programming characteristic
US7800092B2 (en) 2006-08-15 2010-09-21 Micron Technology, Inc. Phase change memory elements using energy conversion layers, memory arrays and systems including same, and methods of making and using
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US7550313B2 (en) 2007-07-21 2009-06-23 International Business Machines Corporation Method for delineation of phase change memory (PCM) cells separated by PCM and upper electrode regions modified to have high film resistivity
JP5885285B2 (ja) * 2007-11-07 2016-03-15 サイプレス セミコンダクター コーポレーション 不揮発性メモリ用可変抵抗およびその製造方法並びに不揮発性メモリ
JP5159270B2 (ja) 2007-11-22 2013-03-06 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR20090077232A (ko) 2008-01-10 2009-07-15 삼성전자주식회사 상변화층 및 그를 포함하는 상변화 메모리 소자
JP5451740B2 (ja) 2008-04-01 2014-03-26 エヌエックスピー ビー ヴィ 多重ビット相変化メモリセル
US8179713B2 (en) 2008-06-03 2012-05-15 Panasonic Corporation Nonvolatile memory element, nonvolatile memory device, and nonvolatile semiconductor device
JP5288933B2 (ja) 2008-08-08 2013-09-11 株式会社東芝 半導体記憶装置及びその製造方法
US7772583B2 (en) 2008-08-21 2010-08-10 Micron Technology, Inc. Memory devices and methods of forming the same
US8153488B2 (en) 2009-03-24 2012-04-10 Kabushiki Kaisha Toshiba Method for manufacturing nonvolatile storage device
JP4810581B2 (ja) 2009-03-25 2011-11-09 株式会社東芝 不揮発性記憶装置
KR20110015934A (ko) 2009-08-10 2011-02-17 삼성전자주식회사 비휘발성 메모리 장치 및 이의 프로그램 방법
US8278641B2 (en) 2009-12-23 2012-10-02 Intel Corporation Fabricating current-confining structures in phase change memory switch cells
US8847186B2 (en) 2009-12-31 2014-09-30 Micron Technology, Inc. Self-selecting PCM device not requiring a dedicated selector transistor
JP2011216768A (ja) * 2010-04-01 2011-10-27 Elpida Memory Inc 半導体装置およびその製造方法
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8502343B1 (en) 2010-11-17 2013-08-06 The University Of Toledo Nanoelectric memristor device with dilute magnetic semiconductors
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
WO2012114744A1 (ja) * 2011-02-23 2012-08-30 パナソニック株式会社 不揮発性記憶素子及びその製造方法
JP2013016530A (ja) 2011-06-30 2013-01-24 Sony Corp 記憶素子およびその製造方法ならびに記憶装置
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
US9496491B2 (en) 2012-05-21 2016-11-15 Micron Technology, Inc. Methods of forming a metal chalcogenide material and related methods of forming a memory cell
US8993374B2 (en) 2012-08-03 2015-03-31 Micron Technology, Inc. Phase change material gradient structures and methods
KR101431656B1 (ko) 2013-04-05 2014-08-21 한국과학기술연구원 저머늄 및 셀레늄을 이용한 칼코지나이드 스위칭 소자 및 그 제조방법
JP2014216553A (ja) 2013-04-26 2014-11-17 株式会社東芝 抵抗変化型記憶装置
US20150028280A1 (en) 2013-07-26 2015-01-29 Micron Technology, Inc. Memory cell with independently-sized elements
US9257431B2 (en) 2013-09-25 2016-02-09 Micron Technology, Inc. Memory cell with independently-sized electrode
CN104517987B (zh) 2013-09-27 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体存储控制单元、集成电路及集成电路的制造方法
KR20150085155A (ko) 2014-01-13 2015-07-23 에스케이하이닉스 주식회사 상변화 구조물을 갖는 반도체 집적 회로 장치 및 그 제조방법
US9806129B2 (en) * 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9564582B2 (en) 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
US9455301B2 (en) 2014-05-20 2016-09-27 Sandisk Technologies Llc Setting channel voltages of adjustable resistance bit line structures using dummy word lines
JP6489480B2 (ja) 2014-06-12 2019-03-27 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置およびその製造方法
US10786332B2 (en) * 2014-07-17 2020-09-29 Stoma Ventures, LLC Dental valve tailpiece
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9847481B2 (en) * 2015-10-27 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal landing on top electrode of RRAM
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9553265B1 (en) * 2016-01-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device with data storage layer having increased height
KR102495000B1 (ko) 2016-03-18 2023-02-02 삼성전자주식회사 반도체 소자 및 이의 제조방법
US9799381B1 (en) 2016-09-28 2017-10-24 Intel Corporation Double-polarity memory read
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10566519B2 (en) * 2017-08-18 2020-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a flat bottom electrode via (BEVA) top surface for memory
JP2019057660A (ja) * 2017-09-22 2019-04-11 東芝メモリ株式会社 メモリデバイス
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228619A (zh) * 2005-06-01 2008-07-23 桑迪士克3D公司 具有高移动性波形沟道的tft电荷存储存储器单元和其制造方法
US20070246782A1 (en) * 2006-04-19 2007-10-25 Philipp Jan B Memory cell having sidewall spacer for improved homogeneity
US20150372227A1 (en) * 2006-08-30 2015-12-24 Micron Technology, Inc. Memory cells
US20090251944A1 (en) * 2008-04-07 2009-10-08 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US20150249112A1 (en) * 2014-03-03 2015-09-03 Sandisk 3D Llc Vertical Thin Film Transistors In Non-Volatile Storage Systems

Also Published As

Publication number Publication date
US20190252606A1 (en) 2019-08-15
JP7431887B2 (ja) 2024-02-15
US10672981B2 (en) 2020-06-02
JP2021513224A (ja) 2021-05-20
KR20200108913A (ko) 2020-09-21
US10541364B2 (en) 2020-01-21
EP3750187A1 (en) 2020-12-16
KR102436908B1 (ko) 2022-08-26
EP3750187A4 (en) 2021-06-09
CN111684595B (zh) 2023-08-29
US20200119273A1 (en) 2020-04-16
US11133463B2 (en) 2021-09-28
WO2019156857A1 (en) 2019-08-15
JP7087091B2 (ja) 2022-06-20
US20200321522A1 (en) 2020-10-08
JP2022120027A (ja) 2022-08-17
US20220059763A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
EP3616202B1 (en) Programming enhancement in self-selecting memory
CN111670498B (zh) 锥形存储器单元轮廓
KR102447260B1 (ko) 메모리 디바이스 도펀트-조절 에칭
CN111684595B (zh) 具有不对称电极界面的存储器单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant