CN111372369A - 具有部件屏蔽的部件承载件及其制造方法 - Google Patents

具有部件屏蔽的部件承载件及其制造方法 Download PDF

Info

Publication number
CN111372369A
CN111372369A CN201811591034.7A CN201811591034A CN111372369A CN 111372369 A CN111372369 A CN 111372369A CN 201811591034 A CN201811591034 A CN 201811591034A CN 111372369 A CN111372369 A CN 111372369A
Authority
CN
China
Prior art keywords
component
component carrier
conductive layer
electrically conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811591034.7A
Other languages
English (en)
Other versions
CN111372369B (zh
Inventor
李敏雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Chongqing Co Ltd
Original Assignee
AT&S Chongqing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Chongqing Co Ltd filed Critical AT&S Chongqing Co Ltd
Priority to CN201811591034.7A priority Critical patent/CN111372369B/zh
Priority to EP19219345.6A priority patent/EP3675163A1/en
Priority to US16/726,288 priority patent/US10897812B2/en
Publication of CN111372369A publication Critical patent/CN111372369A/zh
Application granted granted Critical
Publication of CN111372369B publication Critical patent/CN111372369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及部件承载件(1)及其制造方法。部件承载件(1)包括：堆叠体，该堆叠体包括至少一个导电层结构(2)和/或至少一个电绝缘层结构(3)；以及嵌入该堆叠体中的部件(4)。部件(4)的侧壁(5)直接被导电层(6)覆盖。部件承载件(1)实现了增强的散热和EMI屏蔽特性，并且具有改善的刚度。

Description

具有部件屏蔽的部件承载件及其制造方法
技术领域
本发明涉及部件承载件及制造该部件承载件的方法。
背景技术
传统的部件承载件包括：具有一个或多个导电层结构和一个或多个电绝缘层结构的堆叠体，以及嵌入该堆叠体中的部件。该部件可以是有源或无源部件。例如，US 5,734,555 A描述了一种用于集成电路(IC)的电子封装件。该封装件具有从层压塑料/印刷电路板基板延伸的多个第一引脚。上述引脚被耦合到集成电路并提供用于将封装件安装到外部印刷电路板的装置。该封装件还具有内部电路板，该内部电路板通过多个第二引脚耦合到基板和IC二者。安装到电路板的是通过第二引脚连接到集成电路的无源电气元件和/或有源电气元件。一些第二引脚可以完全延伸通过基板，以将内部电路板和电气元件直接耦合到外部印刷电路板。为了改善封装件的热阻抗，集成电路被安装到可以附接到散热器的散热片。该散热器还可以为内部电路板提供基板。
发明内容
本发明的目的是提供部件承载件及制造该部件承载件的方法，通过其可以提高散热性。
为了实现上面定义的目的，提供了根据本发明实施方式的部件承载件及制造该部件承载件的方法。
根据本发明的示例性实施方式，提供了部件承载件。该部件承载件包括：堆叠体，该堆叠体包括至少一个导电层结构和/或至少一个电绝缘层结构；以及嵌入该堆叠体中的部件。部件的侧壁直接被导电层覆盖。在一实施方式中，部件的所有侧壁都被导电层直接覆盖。
在本发明的上下文中，术语“导电”并不一定意味着电力实际上在导电层中流动。而术语“导电”意味着导电层由适合于传导电流的材料制成。例如，导电层可以仅仅是传递热而不携带任何电流的热层。导电层的材料可以是铜。可替代地，可以使用镍、铝、银和金。
在本发明的上下文中，术语“侧壁”意指部件的基本上垂直于部件的主表面定向的壁。主表面可以包括或者可以是是部件的顶部表面或底部表面。部件的顶部表面可以是部件的下述表面：在该表面处布置有部件的接触件。例如，如果部件具有长方体形状，则其具有一个顶部表面，与顶部表面相反的一个底部表面、和在部件的四个侧面处的四个侧壁，其中侧壁分别连接顶部表面和底部表面。
侧壁可以由导电层完全覆盖，但不是必须的。侧壁可以至少部分地由导电层覆盖。
可以是铜层的导电层放置在可以是晶片的部件上，从而可以实现热特性并且还可以实现良好的EMI屏蔽(电磁干扰屏蔽)。如果部件的所有侧壁都直接被导电层覆盖，则可以最大化散热和EMI屏蔽效果。
导电层还可以实现具有良好刚度的平坦的部件承载件。因此，可以避免部件承载件的翘曲。
根据本发明的另一示例性实施方式，提供了制造部件承载件的方法。该方法包括下述步骤：形成堆叠体，该堆叠体包括至少一个导电层结构和/或至少一个电绝缘层结构，将部件嵌入堆叠体中，以及利用导电层直接覆盖部件的侧壁。该方法实现了与上述部件承载件相同的优点。
在下文中，将解释本发明的其他示例性实施方式。
在一实施方式中，导电层基本上具有恒定的厚度。在本发明的上下文中，术语“恒定的厚度”意指导电层厚度的变化优选地在小于20％的范围内，更优选地在小于10％的范围内并且最优选地在小于5％的范围内。
在一实施方式中，导电层还特别地直接覆盖部件的一个或两个主表面。在本发明的上下文中，术语“主表面”可以包括或者可以是部件的顶部表面和底部表面。例如，主表面可以是部件的布置有部件的接触件的表面，或者主表面可以是部件的平行于部件承载件的主表面的那个表面。
例如，部件的顶部表面和底部表面中的仅一个可以被导电层覆盖。可替代地，部件的顶部表面和底部表面二者都可以被导电层覆盖。通过覆盖部件的至少一个主表面，可以实现部件的进一步改善的EMI屏蔽。特别是当部件的顶部表面和底部表面二者都被导电层覆盖时，围绕该部件提供了一种屏蔽壳体。
在一实施方式中，导电层的覆盖部件的主表面的部分通过至少一个热过孔特别是热过孔的阵列被热耦合到部件承载件的外部表面。热过孔的阵列可以可选地通过平行于部件承载件的外部表面延伸的金属层连接。通过热过孔的阵列和可选地通过金属层，散热显著增强。
在一实施方式中，导电层是热层和屏蔽层中的至少一种。由于导电层用作热层，因此该导电层通常由具有一厚度的材料形成，这允许足够的热传递。一方面，实际上不需要通过导电层传导电力。另一方面，导电层也可以具有用以传导热和电力的双重功能。屏蔽层可以展现出可以通过电磁辐射的阻尼来测量的EMI屏蔽效果。
在一实施方式中，该部件是裸半导体芯片。因此，导电层可以通过例如溅射形成。在本发明的上下文中，术语“裸半导体芯片”意指半导体芯片的外表面由半导体材料构成或者是半导体材料，例如硅或镓。
在一实施方式中，部件是包括由电介质涂覆的表面部分的半导体芯片。由于涂覆的表面部分，然后可以通过形成籽晶层(seed layer，种子层)并后续通过镀覆——即在籽晶层上进行镀覆——来形成导电层。籽晶层具有较小的厚度，但改善了后续镀覆层对部件的粘附性。镀覆层通常具有比籽晶层大得多的厚度。
在一实施方式中，该部件包括经等离子体处理的表面部分。因此，部件表面被激活并且它的粘附性增强，特别是当部件是裸半导体芯片时。
在一实施方式中，堆叠体的在所嵌入部件上方的部分形成再分布结构，使得部件承载件具有承接器(adapter，转接器、适配器)的功能。此外，可以实现优异的扇出(fan-out，输出端)。
在本发明的上下文中，术语“在所嵌入部件上方”可以指在部件外并且邻近部件的表面的部分，在该部分处布置有部件的接触件。例如，部件的该表面可以是部件的顶部表面。
在一实施方式中，该部件承载件包括下述特征中的至少一个：该部件承载件包括表面安装在该部件承载件上和/或嵌入该部件承载件中的至少一个部件，其中，该至少一个部件特别地选自由下述构成的组：电子部件、不导电嵌体和/或导电嵌体、热传递单元、光导元件、能量收集单元、有源电子部件、无源电子部件、电子芯片、存储设备、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器、加密部件、发射器和/或接收器、机电换能器、致动器、微机电系统、微处理器、电容器、电阻器、电感、累加器、开关、相机、天线、磁性元件、另外的部件承载件和逻辑芯片；其中，该部件承载件的导电层结构中的至少一个包括由下述构成的组中的至少一种：铜、铝、镍、银、金、钯以及钨，所提到的材料中的任一种可选地涂覆有超导材料，诸如石墨烯；其中，电绝缘层结构包括由下述构成的组中至少一种：树脂，特别是增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂、FR-4、FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸材料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层材料；聚四氟乙烯；陶瓷；以及金属氧化物；其中，该部件承载件被成形为板；其中，该部件承载件被配置为由下述构成的组中之一：印刷电路板、基板和内插物；其中，该部件承载件被配置为层压型部件承载件。
在一实施方式中，导电层由至少两个金属层构成，特别是溅射层和电化镀层。溅射层使得镀覆层与部件之间能够实现出色的耦合。
在该方法的一实施方式中，部件的侧壁被基本上具有恒定厚度的导电层直接覆盖。
在该方法的一实施方式中，该部件的一个或两个主表面也由导电层覆盖特别是直接覆盖。主表面可以是部件的顶部表面或底部表面。
在该方法的一实施方式中，覆盖部件的主表面的导电层的部分通过至少一个热过孔特别是热过孔的阵列被热耦合到部件承载件的外部表面，使得热散热进一步增强。
在该方法的一实施方式中，该导电层形成为热层和屏蔽层中的至少一种，从而可以实现良好的散热和/或良好的EMI屏蔽特性。
在该方法的一实施方式中，通过溅射形成导电层。当部件是裸半导体芯片时，这是特别有用的，即其外表面由半导体材料诸如硅或镓等制成。
在该方法的一实施方式中，通过形成特别是通过溅射形成籽晶层，并且后续通过镀覆特别是通过电化镀覆，来形成导电层。当部件是包括由电介质涂覆的表面部分的半导体芯片时，这是特别有用的。
在该方法的一实施方式中，通过等离子体对该部件的表面部分进行处理。由此，部件的表面被激活以增强粘附性。当部件是裸半导体芯片时，这是特别有用的，即部件的外表面由半导体材料诸如硅或镓等制成。
在本申请的上下文中，术语“部件承载件”可以特别地表示能够在其上和/或其中容纳一个或多个部件以用于提供机械支撑和/或电气连接的任何支撑结构。换言之，部件承载件可以被配置为用于部件的机械和/或电子承载件。特别地，部件承载件可以是印刷电路板、有机内插物以及IC(集成电路)基板中的一种。部件承载件也可以是将上述类型的部件承载件中的不同部件承载件组合的混合板。
在一实施方式中，该部件承载件包括至少一个电绝缘层结构和至少一个导电层结构的堆叠体。例如，部件承载件可以是所述电绝缘层结构和导电层结构的层压体，特别是通过施加机械压力和/或热能形成的。上述堆叠体可以提供能够为另外的部件提供大安装表面但仍然非常薄且紧凑的板状部件承载件。术语“层结构”可以特别地表示在公共平面内的连续层、图案化层或多个非连续岛状件。
在一实施方式中，该部件承载件被成形为板。这有助于紧凑设计，不过其中部件承载件为在其上安装部件提供大基底。此外，裸晶片得益于其厚度小，可以方便地将特别是作为嵌入式电子部件的示例的裸晶片嵌入到薄板诸如印刷电路板中。
在一实施方式中，该部件承载件被配置为由下述构成的组中之一：印刷电路板、基板(特别是IC基板)和内插物。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示通过将若干导电层结构与若干电绝缘层结构层压来形成板状部件承载件，例如通过施加压力和/或通过供应热能形成。作为用于PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸料或FR4材料。通过例如通过激光钻孔或机械钻孔形成通过层压体的通孔，并且通过利用导电材料(尤其是铜)填充所述通孔，从而形成作为通孔连接的过孔，可以以期望的方式使各种导电层结构彼此连接。除了可以嵌入在印刷电路板中的一个或多个部件之外，印刷电路板通常被配置用于在板状印刷电路板的一个表面或两个相反表面上容纳一个或多个部件。所述部件可以通过焊接连接到相应的主表面。PCB的介电部分可以由具有增强纤维(诸如玻璃纤维)的树脂构成。
在本申请的上下文中，术语“基板”可以特别地表示与待安装在其上的部件(特别是电子部件)具有基本上相同的大小的小型部件承载件。更具体地，基板可以被理解为用于电气连接或电气网络的承载件以及与印刷电路板(PCB)相当的部件承载件，然而具有显著较高密度的横向和/或竖向布置的连接件。横向连接件例如为传导路径，而竖向连接件可以为例如钻孔。这些横向和/或竖向连接件被布置在基板内，并且可以用于提供所容置部件或未容置的部件(例如裸晶片)特别是IC芯片与印刷电路板或中间印刷电路板的电气连接和/或机械连接。因而，术语“基板”还包括“IC基板”。基板的介电部分可以由具有增强颗粒(诸如增强球，尤其是玻璃球)的树脂构成。
基板或内插物可以包括或由下述构成：至少一层玻璃、硅(Si)或光可成像或干式可蚀刻的有机材料如环氧基积层材料(诸如环氧基积层膜)或聚合物化合物诸如聚酰亚胺、聚苯并噁唑(polybenzoxazole)、或苯并环丁烯(Benzocyclobutene)等化合物。
在一实施方式中，至少一个电绝缘层结构包括由下述构成的组中的至少一种：树脂(诸如增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂)、氰酸酯、聚亚苯基衍生物、玻璃(特别是玻璃纤维、多层玻璃、玻璃状材料)、预浸材料(诸如FR-4或FR-5)、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、环氧基积层膜、聚四氟乙烯(特氟隆)、陶瓷以及金属氧化物。还可以使用例如由玻璃(多层玻璃)制成的增强材料，诸如网、纤维或球体。虽然预浸料特别是FR4对于刚性PCB通常是优选的，但也可以使用其它材料，特别是用于基板的环氧基积层膜。对于高频应用，高频材料诸如聚四氟乙烯，液晶聚合物和/或氰酸酯树脂，低温共烧陶瓷(LTCC)或其他低、极低或超低的DK材料可以在部件承载件中实现为电绝缘层结构。
在一实施方式中，该至少一个导电层结构包括由下述构成的组中的至少一种：铜、铝、镍、银、金、钯以及钨。尽管铜通常是优选的，但是其它材料或它们的涂覆形式也是可能的，特别是涂覆有超导材料诸如石墨烯。
该至少一个部件可以选自由下述构成的组：不导电嵌体、导电嵌体(诸如金属嵌体，优选地包括铜或铝)、热传递单元(例如热管)、光导元件(例如光波导或光导体连接)、电子部件或它们的组合。例如，部件可以是有源电子部件、无源电子部件、电子芯片、存储设备(例如DRAM或另一数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、发光二极管、光电耦合器、电压转换器(例如DC/DC转换器或AC/DC转换器)、加密部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、相机、天线、逻辑芯片以及能量收集单元。然而，其他部件可以被嵌入在部件承载件内。例如，磁性元件可以用作部件。这样的磁性元件可以是永磁性元件(诸如铁磁元件、反铁磁性元件或铁磁性元件，例如铁氧体芯部)，或者可以是顺磁性元件。然而，该部件还可以是基板、内插物或另外的部件承载件，例如处于板中板配置。该部件可以表面安装在部件承载件上和/或可以嵌入在部件承载件的内部。此外，还可以将其它部件特别是那些生成和发射电磁辐射和/或对从环境传播的电磁辐射敏感的那些用作该部件。
在一实施方式中，该部件承载件是层压型部件承载件。在这样的实施方式中，该部件承载件是通过施加压力和/或热堆叠并连接在一起的多层结构的化合物。
根据一示例性实施方式，纳米涂覆结构可以用于部件承载件技术，特别是作为干式粘附结构。实现这种表面配置的粘附层也可以表示为壁虎膜。这种表面的粘附效果可以基于范德华力。描述性地说，可以通过这样的概念形成多个小尺寸吸盘。根据本发明的示例性实施方式，提供了可靠的基板和/或结构化材料，用于嵌入和/或表面安装应用，由于在该表面上的纳米和/或微结构的对应配置而使上述应用具有特定粘附性能。示例性实施方式具有下述优点：可以以低材料消耗、低生产成本、小污染风险和高工艺可靠性获得所提到的表面粘附性能的可调节性。
在一实施方式中，所提到的材料可以在嵌入技术中用作用于部件放置的支撑件。与取决于温度和时间的传统粘附带系统相比，示例性实施方式使用支撑件(其可以是刚性的或柔性的)或PCB元件(诸如芯部、预浸料、铜箔等)的表面，其得益于纳米和/或微结构而展现出范德华吸引力、壁虎效应、高抓持力并且是干燥的，因此可以被清洁和重复使用。具有纳米和/或微结构的片也可以包括在最终产品中。当用于嵌入概念时，部件可以被放置在干燥表面上并且可以在部件层压之前通过弱结合(例如范德华力、壁虎效应、高抓持力值)保持在适当位置。
这种架构允许在部件与保持基板之间获得干燥的相互作用。不需要额外的液体粘附剂。这具有下述优点：干燥的相互作用，并且降低了来自基材污染的风险。
本发明的以上限定的方面和另外的方面从下文将要描述的实施方式的实施例将是明了的，并且参照这些实施方式的实施例进行说明。
附图中的图示为示意性的。在不同的附图中，相似或同样的元件设置有相同的附图标记。
附图说明
图1示出了根据本发明示例性实施方式的部件承载件的截面图。
图2示出了根据本发明示例性实施方式的制造部件承载件的方法。
图3示出了根据本发明另一示例性实施方式的图2的制造部件承载件的方法的修改。
具体实施方式
图1示出了根据本发明示例性实施方式的部件承载件1的截面图。部件承载件1被成形为板。部件承载件1可以被配置成由下述构成的组中之一：印刷电路板、基板和内插物。部件承载件1可以配置为层压型部件承载件。
部件承载件1包括堆叠体，该堆叠体包括多个导电层结构2和多个电绝缘层结构3。
部件承载件1的导电层结构2可以包括由下述构成的组中的至少一种：铜、铝、镍、银、金、钯以及钨，所提到的材料中的任一种可选地涂覆有超导材料，诸如石墨烯。
部件承载件1的导电层结构2包括电过孔16，该电过孔连接到部件4的接触件。
电绝缘层结构3包括由下述构成的组中至少一种：树脂，特别是增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂、FR-4、FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸材料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层膜；聚四氟乙烯；陶瓷；以及金属氧化物。
部件4嵌入在堆叠体中。部件4特别地选自由下述构成的组：电子部件、不导电嵌体和/或导电嵌体、热传递单元、光导元件、能量收集单元、有源电子部件、无源电子部件、电子芯片、存储设备、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器、加密部件、发射器和/或接收器、机电换能器、致动器、微机电系统、微处理器、电容器、电阻器、电感、累加器、开关、相机、天线、磁性元件、另外的部件承载件和逻辑芯片。
部件4的所有四个侧壁5至少部分地且直接被导电层6覆盖。导电层6形成围绕部件4的一种电磁壳体。
在本发明的上下文中，术语“导电”并不一定意味着电力实际上在该层6中流动。而术语“导电”意味着层6由适合于传导电流的材料制成。例如，导电层6可以仅仅是传递热而不携带任何电流的热层6。导电层6的材料可以是铜。可替代地，镍、铝、银和金可以用于导电层6。
在本发明的上下文中，术语“侧壁”表示部件4的基本上垂直于部件的主表面定向的壁。该主表面可以包括或者可以是部件4的顶部表面或底部表面7。部件4的顶部表面可以是部件的下述表面：在该表面处布置有部件4的接触件。可替代地，主表面可以是部件4的与部件承载件1的主表面平行的表面。例如，如果部件4基本上具有长方体形状，则其具有一个顶部表面、与顶部表面相反的一个底部表面7、和在部件4的四个侧面处的四个侧壁5，其中侧壁5分别连接顶部表面和底部表面。侧壁5的数量不限于四个，特别是在部件4的六边形或八边形主表面的情况下。
尽管在图1的实施方式中，部件4的所有侧壁5都直接被导电层6覆盖，但是可以想到的是，仅一些侧壁5直接被导电层6覆盖。
导电层6基本上具有恒定的厚度。在本发明的上下文中，术语“恒定的厚度”意指导电层6的厚度的变化优选地在小于20％的范围内，更优选地在小于10％的范围内并且最优选地在小于5％的范围内。
导电层6具有相对大的厚度，这确保了相对平坦的部件承载件1具有良好的刚度。因此，可以最小化部件承载件1的翘曲。
导电层6还覆盖部件4的一个主表面7。在本发明的上下文中，术语“主表面”可以包括部件4的顶部表面和底部表面。在一实施方式中，部件4的顶部表面和底部表面中的仅一个被导电层6覆盖。例如，在图1中，部件4的仅底部表面7被导电层6覆盖。在另一实施方式中，部件4的顶部表面和底部表面两者都可以被导电层6覆盖。通过覆盖部件4的至少一个主表面7，可以实现部件4的进一步改善的EMI屏蔽(电磁干扰屏蔽)。如果部件4的顶部表面和底部表面两者都被导电层6覆盖，则在部件4周围提供一种电磁壳体。此外，进一步改善了部件承载件1的散热和刚度。
导电层6的覆盖部件4的主表面7的部分通过热过孔8的阵列热耦合到部件承载件1的外部表面。同时，导电层6是热层，以进一步改善散热。由于导电层6用作热层，因此该导电层通常由处于一厚度的材料形成，这允许足够的热传递。一方面，实际上不需要通过导电层6传导电力。另一方面，导电层6可以具有用以传导热和电力的双重功能。
在一实施方式中，部件4是裸半导体芯片。因此，导电层6可以特别地通过溅射形成。在本发明的上下文中，术语“裸半导体芯片”意指半导体芯片的外表面由半导体材料构成或者是半导体材料，该半导体材料为例如硅或镓。
在另一实施方式中，部件4是包括由电介质涂覆的表面部分的半导体芯片。在这种情况下，可以通过形成籽晶层并后续通过镀覆来形成导电层6。籽晶层具有较小的厚度，但改善了后续的镀覆层对部件4的粘附性。镀覆层通常具有比籽晶层大得多的厚度。
为了激活部件4的表面，可以通过等离子体对该部件的表面的至少一部分进行处理。
尽管未在图1中示出，但是堆叠体的在所嵌入部件4上方的部分可以形成再分布结构。例如，部件4的接触件之间的间距可以大于或小于部件承载件1的外部接触件的间距。在本发明的上下文中，术语“在所嵌入部件4上方”可以指代在部件4外的且邻近部件4的表面的部分，在该部分处布置了该部件的接触件。例如，部件4的表面可以是部件4的顶部表面。
在堆叠体上施加阻焊剂17和表面涂层19。将阻焊剂17施加到堆叠体的该表面，在该处露出部件承载件1的接触件，并且将表面涂层19施加到堆叠体的相反表面。
图2示出了根据本发明示例性实施方式的制造部件承载件1的方法。
在步骤S1中，提供临时承载件11。该承载件11可以包括DCF(可拆卸的铜箔)芯部或玻璃承载件。承载件11在两侧由可拆卸的铜箔12层压。
在步骤S2中，将图案化材料13施加在一个或两个铜箔12上。图案化材料13可以是PSR(光敏抗蚀剂)或PID(光可成像电介质)等。
在步骤S3中，图案化材料13被图案化。在一实施方式中，图案化可以包括利用电磁辐射通过掩模照射或曝光，之后显影图案化材料13，之后又选择性地去除图案化材料13的被照射部分或未被照射部分。可以通过蚀刻化学实现该去除。在步骤S3中，形成被配置成容纳部件4的腔14。
在步骤S4中，在腔14中施加粘附剂15。粘附剂15可以是不导电的粘附剂。粘附剂15可以通过印刷施加。粘附剂15可以通过其他施加方法施加。例如，粘附剂15可以被印刷或喷涂为膜，或者粘附剂15可以作为焊盘或条带被放置到腔14中。而且，代替将粘附剂15施加到腔14中，可以将粘附剂15施加到部件4的一个表面上，然后将其上施加有粘附剂15的部件4放置到腔14中。
在步骤S5中，将部件4放置到腔14中并通过粘附剂15粘附。粘附剂15可以是待固化的热固性粘附剂。
在步骤S6中，部件4的侧壁5以及底部表面7直接被基本上具有恒定厚度的导电层6覆盖。在一实施方式中，导电层6通过溅射形成，特别是当部件4是裸半导体芯片时。在另一实施方式中，通过形成籽晶层并后续通过镀覆——即在之前已形成的籽晶层上进行镀覆——来形成导电层6。当部件4是包括由电介质涂覆的表面部分的半导体芯片时，这种两步程序是适用的。该籽晶层可以通过无电镀覆或溅射形成。后续镀覆可以通过例如电化镀覆来进行。导电层6的通过镀覆制成的该部分的厚度通常大于导电层6的籽晶层的厚度。导电层6的材料可以是铜。
在施加导电层6之前，可以通过等离子体对部件4的表面部分进行处理。例如，如果部件4是裸半导体芯片，则通过等离子体激活半导体芯片外表面。
在步骤S7中，导电层6被氧化，使得该导电层的表面粗糙度和/或其电阻增大。之后，将填充材料9施加到导电层6上。由此，部件承载件1变平坦。填充材料9可以是介电材料、预浸材料、绝缘材料诸如积层材料特别是积层膜、或模塑膜等。
在图2中，步骤S1至步骤S7在临时承载件11的仅一侧上执行。应注意，步骤S1至步骤S7也可以在临时承载件11的相反侧上执行。
在步骤S8中，临时承载件11被拆卸或脱层。可拆卸的铜箔12可以保留在堆叠体上。此后，执行图案化和镀覆工艺，其中在堆叠体的一侧或两侧上积层若干层的导电层结构2和电绝缘层结构3。特别地，在堆叠体的布置有部件4的接触件的该侧上，形成导电过孔16，该导电过孔将部件4的接触件连接到部件承载件1的外部接触件。例如，堆叠体的在所嵌入部件4上方的部分——即导电层结构2和电绝缘层结构3的一部分——可以形成再分布结构，其中部件4的接触件之间的间距大于或小于部件承载件1的外部接触件的间距。
在堆叠体的没有布置部件4的接触件的相反侧上，填充材料9被图案化和镀覆，使得导电层6的覆盖部件4的主表面7的部分通过热过孔8的阵列被热耦合到部件承载件1的外部表面。特别地，平行于部件承载件1的外部表面延伸的铜层20连接过孔8的阵列。
在步骤S9中，将阻焊剂17和表面涂层19施加在堆叠体上。例如，阻焊剂17可以施加到堆叠体的使部件承载件1的接触件露出的那个表面上，并且表面涂层19可以施加到堆叠体的相反表面上，例如施加在铜层20上。
最后，该方法包括下述步骤：形成包括至少一个导电层结构2和/或至少一个电绝缘层结构3的堆叠体，将部件4嵌入该堆叠体中并且利用导电层6直接覆盖部件4的侧壁5。
图3示出了根据本发明另一示例性实施方式的制造图2的部件承载件1的方法的修改。图3的实施方式用经修改的步骤S18至步骤S21替换图2的步骤S8和步骤S9。
在步骤S18中，其在图2中的步骤S7之后，在填充材料9上施加第二临时承载件18。在固化填充材料9之前施加第二临时承载件18，该填充材料可以是介电材料、预浸材料、绝缘材料诸如积层材料特别是积层膜、或模塑膜。第二临时承载件18改善了临时部件承载件1的刚度，该临时部件承载件可以在后续制造工艺期间容易地对准并且展现出较小的翘曲。
在步骤S19中，(第一)临时承载件11被拆卸或脱层，并且执行第一图案化和镀覆工艺，其中在堆叠体的布置有部件4的接触件的该侧上积层了若干层导电层结构2和电绝缘层结构3。特别地，形成连接到部件4的接触件的导电过孔16。
在步骤S20中，第二临时承载件18被拆卸或脱层，并且执行第二图案化和镀覆工艺，其中在堆叠体的布置有部件4的接触件的该侧上积层若干导电层结构2和电绝缘层结构3。特别地，进一步积层导电过孔16。应注意，可以省略第二图案化和镀覆工艺。
此外，在堆叠体的没有布置部件4的接触件的相反侧上，执行第三图案化和镀覆工艺，其中对填充材料9进行图案化和镀覆，使得导电层6的覆盖部件4的主表面7的部分通过热过孔8的阵列被热耦合到部件承载件1的外部表面。特别地，平行于部件承载件1的外部表面延伸的铜层20被镀覆以连接过孔8的阵列。
在步骤S21中，将阻焊剂17和表面涂层19施加在堆叠体上。例如，阻焊剂17可以施加到堆叠体的使部件承载件1的接触件露出的那个表面上，并且表面涂层19可以施加到堆叠体的相反表面上，例如施加到平行于部件承载件1的外部表面延伸的铜层20上。
应当注意，术语“包括”并不排除其他元件或步骤，并且“一(a)”或“一(an)”不排除多个。与不同实施方式相关联地描述的元件也可以进行组合。
还应当注意，权利要求中的附图标记不应被解释为限制权利要求的范围。
本发明的实现方式不受限于附图中所示的和上述的优选实施方式。相反，即使在根本不同的实施方式的情况下，也可以使用所示出的方案和根据本发明的原理的多种变型。

Claims (19)

1.一种部件承载件(1)，其中，所述部件承载件(1)包括：
堆叠体，所述堆叠体包括至少一个导电层结构(2)和/或至少一个电绝缘层结构(3)；以及
嵌入所述堆叠体中的部件(4)；
其中，所述部件(4)的侧壁(5)直接被导电层(6)覆盖。
2.根据前一权利要求所述的部件承载件(1)，其中，所述导电层(6)基本上具有恒定的厚度。
3.根据前述权利要求中任一项所述的部件承载件(1)，其中，
所述导电层(6)还覆盖特别是直接覆盖所述部件(4)的一个或两个主表面(7)。
4.根据前一权利要求所述的部件承载件(1)，其中，
覆盖所述部件(4)的所述主表面(7)的导电层(6)的部分通过至少一个热过孔(8)特别是热过孔(8)的阵列热耦合到所述部件承载件(1)的外部表面。
5.根据前述权利要求中任一项所述的部件承载件(1)，其中，
所述导电层(6)是热层和屏蔽层中的至少一种。
6.根据前述权利要求中任一项所述的部件承载件(1)，其中，
所述部件(4)是裸半导体芯片。
7.根据前述权利要求中任一项所述的部件承载件(1)，其中，
所述部件(4)是包括由电介质涂覆的表面部分的半导体芯片。
8.根据前述权利要求中任一项所述的部件承载件(1)，其中，
所述部件(4)包括经等离子体处理的表面部分。
9.根据前述权利要求中任一项所述的部件承载件(1)，其中，
所述堆叠体的在所嵌入部件(4)上方的部分形成再分布结构。
10.根据前述权利要求中任一项所述的部件承载件(1)，其中，
所述导电层(6)由至少两个金属层构成，特别地是溅射层和电化镀层。
11.根据前述权利要求中任一项所述的部件承载件(1)，包括下述特征中的至少一个：
所述部件承载件(1)包括表面安装在所述部件承载件(1)上和/或嵌入所述部件承载件中的至少一个部件(4)，其中，所述至少一个部件(4)特别地选自由下述构成的组：电子部件、不导电嵌体和/或导电嵌体、热传递单元、光导元件、能量收集单元、有源电子部件、无源电子部件、电子芯片、存储设备、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器、加密部件、发射器和/或接收器、机电换能器、致动器、微机电系统、微处理器、电容器、电阻器、电感、累加器、开关、相机、天线、磁性元件、另外的部件承载件和逻辑芯片；
其中，所述部件承载件(1)的所述导电层结构(2)中的至少一个包括由下述构成的组中的至少一种：铜、铝、镍、银、金、钯以及钨，所提及的材料中的任一种可选地涂覆有超导材料，诸如石墨烯；
其中，所述电绝缘层结构(3)包括由下述构成的组中的至少一种：树脂，特别是增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂、FR-4、FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸材料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层材料；聚四氟乙烯；陶瓷；以及金属氧化物；
其中，所述部件承载件(1)被成形为板；
其中，所述部件承载件(1)被配置为由印刷电路板、基板和内插物构成的组中之一；
其中，所述部件承载件(1)被配置为层压型部件承载件。
12.一种制造部件承载件(1)的方法，其中，所述方法包括：
形成堆叠体，所述堆叠体包括至少一个导电层结构(2)和/或至少一个电绝缘层结构(3)；
将部件(4)嵌入所述堆叠体中；以及
利用导电层(6)直接覆盖所述部件(4)的侧壁(5)。
13.根据前一权利要求所述的方法，其中，
利用基本上具有恒定厚度的所述导电层直接覆盖所述部件(4)的所述侧壁(5)。
14.根据前述权利要求12和13中任一项所述的方法，其中，
所述部件(4)的一个或两个主表面(7)也由所述导电层(6)覆盖特别是直接地覆盖。
15.根据前一权利要求所述的方法，其中，
通过至少一个热过孔(8)特别是热过孔(8)的阵列将覆盖所述部件(4)的所述主表面(7)的导电层的部分热耦合到所述部件承载件(1)的外部表面。
16.根据前述权利要求12至15中任一项所述的方法，其中，
将所述导电层(6)形成为热层和屏蔽层中的至少一种。
17.根据前述权利要求12至16中任一项所述的方法，其中，
通过溅射形成所述导电层(6)。
18.根据前述权利要求12至17中任一项所述的方法，其中，
通过形成特别是通过溅射形成籽晶层，并且后续通过镀覆特别是通过电化镀覆来形成所述导电层(6)。
19.根据前述权利要求12至18中任一项所述的方法，其中，
通过等离子体对所述部件(4)的表面部分进行处理。
CN201811591034.7A 2018-12-25 2018-12-25 具有部件屏蔽的部件承载件及其制造方法 Active CN111372369B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811591034.7A CN111372369B (zh) 2018-12-25 2018-12-25 具有部件屏蔽的部件承载件及其制造方法
EP19219345.6A EP3675163A1 (en) 2018-12-25 2019-12-23 Component carrier having a component shielding and method of manufacturing the same
US16/726,288 US10897812B2 (en) 2018-12-25 2019-12-24 Component carrier having a component shielding and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811591034.7A CN111372369B (zh) 2018-12-25 2018-12-25 具有部件屏蔽的部件承载件及其制造方法

Publications (2)

Publication Number Publication Date
CN111372369A true CN111372369A (zh) 2020-07-03
CN111372369B CN111372369B (zh) 2023-07-07

Family

ID=69005581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811591034.7A Active CN111372369B (zh) 2018-12-25 2018-12-25 具有部件屏蔽的部件承载件及其制造方法

Country Status (3)

Country Link
US (1) US10897812B2 (zh)
EP (1) EP3675163A1 (zh)
CN (1) CN111372369B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820694A (zh) * 2021-01-15 2021-05-18 上海航天电子通讯设备研究所 一种芯片屏蔽与气密封装方法和封装结构
CN115662973A (zh) * 2022-11-09 2023-01-31 英诺赛科(苏州)半导体有限公司 半导体封装器件及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113382097A (zh) * 2020-03-10 2021-09-10 摩托罗拉移动有限责任公司 用于热缓解的热结构
US11495506B2 (en) * 2020-03-30 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with separate electric and thermal paths
JP7236549B2 (ja) * 2020-06-16 2023-03-09 珠海越亜半導体股▲分▼有限公司 放熱兼電磁シールドの埋め込みパッケージ構造の製造方法
CN115151030A (zh) * 2021-03-31 2022-10-04 欣兴电子股份有限公司 线路板结构及其制造方法
FR3123107B1 (fr) * 2021-05-21 2023-11-03 Valeo Vision Module lumineux à circuit convertisseur compact

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1167571A (en) * 1980-12-29 1984-05-15 Chandler H. Mciver Integrated circuit package
JPH08130372A (ja) * 1994-10-31 1996-05-21 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2004153084A (ja) * 2002-10-31 2004-05-27 Denso Corp 多層配線基板の製造方法及び多層配線基板
US20050122698A1 (en) * 2002-06-27 2005-06-09 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
US20070262441A1 (en) * 2006-05-09 2007-11-15 Chi-Ming Chen Heat sink structure for embedded chips and method for fabricating the same
US20090056994A1 (en) * 2007-08-31 2009-03-05 Kuhr Werner G Methods of Treating a Surface to Promote Metal Plating and Devices Formed
CN101613862A (zh) * 2008-06-27 2009-12-30 深圳富泰宏精密工业有限公司 塑料表面处理方法
US20130329370A1 (en) * 2010-11-29 2013-12-12 Schweizer Electronic Ag Electronic Device, Method for Producing the Same, and Printed Circuit Board Comprising Electronic Device
US20140048944A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
CN108271313A (zh) * 2016-12-30 2018-07-10 奥特斯(中国)有限公司 用于部件承载件的具有纳米和/或微米结构的片材
CN108307591A (zh) * 2017-01-13 2018-07-20 奥特斯奥地利科技与系统技术有限公司 通过在安装于部件承载件材料之前用附着物覆盖部件制造的部件承载件
CN108347820A (zh) * 2017-01-25 2018-07-31 奥特斯(中国)有限公司 容纳部件的基底结构上的高导热涂层

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL77352C (zh) 1953-02-10
CH322684A (de) 1953-08-08 1957-06-30 Hartmann & Braun Ag Entnahmevorrichtung für Rauchgase zur Gasanalyse, insbesondere sehr heisser und staubiger Rauchgase
CH648978A5 (en) 1979-08-08 1985-04-15 Schweizer Ag Karl Module for electrical control cabinets, and module cabinet with module
CH666376A5 (en) 1979-08-08 1988-07-15 Schweizer Ag Karl Drawer inset for modular control appts. - has vertical cable shaft defined by aligned cut=outs in base of each insert
CH666155A5 (en) 1979-08-08 1988-06-30 Schweizer Ag Karl Modular electrical appts. housing - has cable shaft defined by aligned cut=outs in each appts. drawer
DE4232077A1 (de) 1992-09-25 1994-03-31 Zeiss Carl Fa Linearführung
DE4232079B4 (de) 1992-09-25 2004-12-23 Carl Zeiss Linear feinverstellbarer Tisch für ein eine spielfreie Führung erforderndes Gerät
US5438451A (en) 1992-09-25 1995-08-01 Schweizer; Bruno Linearly fine-adjustable stage
US5734555A (en) 1994-03-30 1998-03-31 Intel Corporation Shared socket multi-chip module and/or piggyback pin grid array package
DE4416403C2 (de) 1994-05-09 2000-07-13 Schweizer Electronic Ag Kühlvorrichtung für eine Leiterplatte und Verfahren zum Herstellen einer solchen Kühlvorrichtung
DE9422341U1 (de) 1994-05-09 2000-05-04 Schweizer Electronic Ag Kühlvorrichtung für eine Leiterplatte
DE19513721C2 (de) 1995-04-11 1998-12-10 Schweizer Electronic Ag Vorrichtung und Verfahren zum präzisen Ätzen von Leiterplatten und Formatätzteilen
DE19532992A1 (de) 1995-09-07 1997-03-13 Telefunken Microelectron Leiterplatte
DE19600967C2 (de) 1996-01-12 1998-06-04 Schweizer Electronic Ag Verfahren zum Auftrennen von aus der Leiterplattenherstellung stammenden organischen Prozeßlösungen
SE518269C2 (sv) 1998-04-30 2002-09-17 Ericsson Telefon Ab L M Mönsterkort och metod för bearbetning av mönsterkort
US6337228B1 (en) 1999-05-12 2002-01-08 Amkor Technology, Inc. Low-cost printed circuit board with integral heat sink for semiconductor package
DE19958644A1 (de) 1999-12-06 2001-10-04 Schweizer Electronic Ag Verfahren und Vorrichtung zur Herstellung von Multilayern
DE10018419A1 (de) 2000-04-13 2001-10-31 Schweizer Electronic Ag Verfahren zur Herstellung einer flexiblen oder starren Schaltungsträgerplatte
US6555906B2 (en) * 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
TWI262606B (en) 2001-08-30 2006-09-21 Osram Opto Semiconductors Gmbh Radiation-emitting semiconductor-element and its production method
DE10142653A1 (de) 2001-08-31 2003-04-30 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE20122678U1 (de) 2001-08-31 2007-03-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
US6799241B2 (en) 2002-01-03 2004-09-28 Intel Corporation Method for dynamically adjusting a memory page closing policy
US6709897B2 (en) 2002-01-15 2004-03-23 Unimicron Technology Corp. Method of forming IC package having upward-facing chip cavity
DE10252308B3 (de) 2002-11-11 2004-04-29 Schweizer Electronic Ag Verfahren zur Herstellung einer Halberzeugnisleiterplatte
DE20220468U1 (de) 2002-11-11 2003-11-13 Schweizer Electronic Ag Halberzeugnis zum Aufbau einer Leiterplatte und unter Verwendung eines solchen Halberzeugnisses aufgebaute Leiterplatte
US7317622B2 (en) 2002-12-31 2008-01-08 Intel Corporation Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt
DE10302342A1 (de) 2003-01-17 2004-08-05 Schott Glas Substrat für die EUV-Mikrolithographie und Herstellverfahren hierfür
JP4669392B2 (ja) 2003-01-28 2011-04-13 日本シイエムケイ株式会社 メタルコア多層プリント配線板
DE10319271A1 (de) 2003-04-29 2004-11-25 Infineon Technologies Ag Speicher-Schaltungsanordnung und Verfahren zur Herstellung
EP1480269A1 (en) 2003-05-13 2004-11-24 Agilent Technologies Inc Printed Circuit Board with improved cooling of electrical component
US6975954B2 (en) 2003-06-24 2005-12-13 Intel Corporation Functional testing of logic circuits that use high-speed links
DE10331453B4 (de) 2003-07-10 2007-09-27 Premier Devices Germany Gmbh Verfahren zum Erzeugen wenigstens einer Wärmebrücke in einem Substrat
WO2005011345A1 (de) 2003-07-17 2005-02-03 Ksg Leiterplatten Gmbh Schichtanordnung für ein mit elektronischen bauelementen bestückbares trägerbauteil und verfahren zur herstellung
DE10335805A1 (de) 2003-08-05 2005-03-17 Schweizer Electronic Ag Leiterplatte und Verfahren zu ihrer Herstellung
JP4339739B2 (ja) 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
DE202004006870U1 (de) 2004-04-29 2005-06-09 Fuba Printed Circuits Gmbh Leiterplatte
US20050285253A1 (en) 2004-06-24 2005-12-29 Kumamoto Takashi Forming buried via hole substrates
DE102004062441B3 (de) 2004-12-16 2006-07-20 Schweizer Electronic Ag Mehrschichtaufbau mit Temperierfluidkanal und Herstellungsverfahren
KR100688769B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
US20060220167A1 (en) 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
DE102005032489B3 (de) 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
CN101233458A (zh) 2005-07-29 2008-07-30 历峰国际有限公司 屏蔽磁场的外壳
DE102005047025A1 (de) 2005-09-30 2007-04-05 Siemens Ag Leiterplatte
DE102006004322A1 (de) 2006-01-31 2007-08-16 Häusermann GmbH Leiterplatte mit zusätzlichen funktionalen Elementen sowie Herstellverfahren und Anwendung
TWI352406B (en) 2006-11-16 2011-11-11 Nan Ya Printed Circuit Board Corp Embedded chip package with improved heat dissipati
JP4303282B2 (ja) * 2006-12-22 2009-07-29 Ｔｄｋ株式会社 プリント配線板の配線構造及びその形成方法
DE202007003815U1 (de) 2007-03-09 2007-05-10 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau
DE102007011811A1 (de) 2007-03-12 2008-10-09 Continental Automotive Gmbh Kupfer-Inlay für Leiterplatten
US8314343B2 (en) 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
DE102007043215A1 (de) 2007-09-11 2009-03-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Photovoltaische Anordnung mit optisch aktiver Glaskeramik
TWI353650B (en) 2008-05-13 2011-12-01 Nan Ya Printed Circuit Board Chip embedded package structure and method for fab
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
KR101003585B1 (ko) 2008-06-25 2010-12-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
GB0821980D0 (en) 2008-12-02 2009-01-07 Cambridge Entpr Ltd Optoelectronic device
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8432022B1 (en) 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
US20110133732A1 (en) 2009-12-03 2011-06-09 Allegro Microsystems, Inc. Methods and apparatus for enhanced frequency response of magnetic sensors
DE102009060480A1 (de) 2009-12-18 2011-06-22 Schweizer Electronic AG, 78713 Leiterstrukturelement und Verfahren zum Herstellen eines Leiterstrukturelements
DE102010018499A1 (de) 2010-04-22 2011-10-27 Schweizer Electronic Ag Leiterplatte mit Hohlraum
US8258012B2 (en) * 2010-05-14 2012-09-04 Stats Chippac, Ltd. Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
DE202010017772U1 (de) 2010-12-30 2012-10-22 Schweizer Electronic Ag Leiterplatte mit Kühlfluidkanal
DE102011105346A1 (de) 2011-06-21 2012-12-27 Schweizer Electronic Ag Elektronische Baugruppe und Verfahren zu deren Herstellung
CH704988A1 (de) 2011-06-21 2012-12-31 Reichle & De Massari Fa Stecker und Verfahren zu dessen Herstellung.
DE202011110068U1 (de) 2011-06-28 2012-12-04 Schweizer Electronic Ag Leiterplattenelement
DE102011051411A1 (de) 2011-06-28 2013-01-03 Schweizer Electronic Ag Prepreg, Verfahren zum Herstellen eines Prepregs, Verfahren zum Herstellen eines Leiterplattenelements sowie Leiterplattenelement
DE202011110070U1 (de) 2011-06-28 2012-12-04 Schweizer Electronic Ag Leiterplattenelement
CN102300417B (zh) * 2011-08-10 2013-09-11 深南电路有限公司 电子元件埋入式电路板及其制造方法
JP5715009B2 (ja) * 2011-08-31 2015-05-07 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
US8686543B2 (en) * 2011-10-28 2014-04-01 Maxim Integrated Products, Inc. 3D chip package with shielded structures
US8785034B2 (en) 2011-11-21 2014-07-22 Infineon Technologies Austria Ag Lithium battery, method for manufacturing a lithium battery, integrated circuit and method of manufacturing an integrated circuit
ES2523141T3 (es) 2012-06-14 2014-11-21 Suntricity Cells Corporation Solución de precursor para formar una película delgada de semiconductor a base de CIS, CIGS o CZTS
US8872349B2 (en) 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
US8946900B2 (en) 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
DE102012110832A1 (de) 2012-11-12 2014-05-15 Schweizer Electronic Ag Leiterplattenelement und Zellenanordnung
US9113573B2 (en) 2012-11-21 2015-08-18 Intel Corporation Molded insulator in package assembly
JP6194579B2 (ja) 2012-12-03 2017-09-13 東洋紡株式会社 空気清浄用濾材
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US9236366B2 (en) 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
DE102013102048A1 (de) 2013-03-01 2014-09-04 Schweizer Electronic Ag Anschlussvorrichtung für einen Generator
DE102013102541A1 (de) 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil
DE102013102542A1 (de) 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
US8901748B2 (en) 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US9119313B2 (en) 2013-04-25 2015-08-25 Intel Corporation Package substrate with high density interconnect design to capture conductive features on embedded die
US8916981B2 (en) 2013-05-10 2014-12-23 Intel Corporation Epoxy-amine underfill materials for semiconductor packages
US9147663B2 (en) 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
EP2811239B1 (de) 2013-06-07 2017-02-01 Ernst Schweizer AG, Metallbau Distanzhalter
US10192810B2 (en) 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
US9147638B2 (en) 2013-07-25 2015-09-29 Intel Corporation Interconnect structures for embedded bridge
US9142475B2 (en) 2013-08-13 2015-09-22 Intel Corporation Magnetic contacts
JP5412002B1 (ja) 2013-09-12 2014-02-12 太陽誘電株式会社 部品内蔵基板
JP2016533646A (ja) 2013-10-16 2016-10-27 インテル・コーポレーション 集積回路パッケージ基板
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9202803B2 (en) 2014-03-28 2015-12-01 Intel Corporation Laser cavity formation for embedded dies or components in substrate build-up layers
DE102014007429A1 (de) 2014-05-22 2015-11-26 Schweizer Electronic Ag Leiterplatte mit Bauelement und Verfahren zu dessen Herstellung
DE102014008148B4 (de) 2014-05-23 2020-06-04 Continental Automotive Gmbh Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
KR102132299B1 (ko) 2014-09-19 2020-07-09 인텔 코포레이션 내장형 브릿지 상호접속부를 가진 반도체 패키지
US9542522B2 (en) 2014-09-19 2017-01-10 Intel Corporation Interconnect routing configurations and associated techniques
US9620463B2 (en) * 2015-02-27 2017-04-11 Qualcomm Incorporated Radio-frequency (RF) shielding in fan-out wafer level package (FOWLP)
DE102015113324A1 (de) 2015-08-12 2017-02-16 Schweizer Electronic Ag Leiterstrukturelement mit einlaminiertem Innenlagensubstrat und Verfahren zu dessen Herstellung
DE102015113322B3 (de) 2015-08-12 2016-11-17 Schweizer Electronic Ag Hochfrequenzantenne, Hochfrequenzsubstrat mit Hochfrequenzantenne und Verfahren zur Herstellung
DE102015113503A1 (de) 2015-08-14 2017-02-16 Schweizer Electronic Ag Elektronisches Schaltelement und modular aufgebauter Stromrichter
DE102015118146B4 (de) 2015-10-23 2017-06-08 Schweizer Electronic Ag Kühlmittelanschlusselement und Leiterplatte mit Kühlkanal
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1167571A (en) * 1980-12-29 1984-05-15 Chandler H. Mciver Integrated circuit package
JPH08130372A (ja) * 1994-10-31 1996-05-21 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
US20050122698A1 (en) * 2002-06-27 2005-06-09 Via Technologies Inc. Module board having embedded chips and components and method of forming the same
JP2004153084A (ja) * 2002-10-31 2004-05-27 Denso Corp 多層配線基板の製造方法及び多層配線基板
US20070262441A1 (en) * 2006-05-09 2007-11-15 Chi-Ming Chen Heat sink structure for embedded chips and method for fabricating the same
US20090056994A1 (en) * 2007-08-31 2009-03-05 Kuhr Werner G Methods of Treating a Surface to Promote Metal Plating and Devices Formed
CN101613862A (zh) * 2008-06-27 2009-12-30 深圳富泰宏精密工业有限公司 塑料表面处理方法
US20130329370A1 (en) * 2010-11-29 2013-12-12 Schweizer Electronic Ag Electronic Device, Method for Producing the Same, and Printed Circuit Board Comprising Electronic Device
US20140048944A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
CN108271313A (zh) * 2016-12-30 2018-07-10 奥特斯(中国)有限公司 用于部件承载件的具有纳米和/或微米结构的片材
CN108307591A (zh) * 2017-01-13 2018-07-20 奥特斯奥地利科技与系统技术有限公司 通过在安装于部件承载件材料之前用附着物覆盖部件制造的部件承载件
CN108347820A (zh) * 2017-01-25 2018-07-31 奥特斯(中国)有限公司 容纳部件的基底结构上的高导热涂层

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820694A (zh) * 2021-01-15 2021-05-18 上海航天电子通讯设备研究所 一种芯片屏蔽与气密封装方法和封装结构
CN112820694B (zh) * 2021-01-15 2022-05-27 上海航天电子通讯设备研究所 一种芯片屏蔽与气密封装方法和封装结构
CN115662973A (zh) * 2022-11-09 2023-01-31 英诺赛科(苏州)半导体有限公司 半导体封装器件及其制造方法
CN115662973B (zh) * 2022-11-09 2023-12-29 英诺赛科(苏州)半导体有限公司 半导体封装器件及其制造方法

Also Published As

Publication number Publication date
US20200205280A1 (en) 2020-06-25
EP3675163A1 (en) 2020-07-01
CN111372369B (zh) 2023-07-07
US10897812B2 (en) 2021-01-19

Similar Documents

Publication Publication Date Title
CN110324969B (zh) 部件承载件与倾斜的其它部件承载件连接用于短的电连接
CN111372369B (zh) 具有部件屏蔽的部件承载件及其制造方法
US11058009B2 (en) Component carrier comprising a photo-imageable dielectric and method of manufacturing the same
US11324122B2 (en) Component carrier and method of manufacturing the same
CN212727898U (zh) 部件承载件
US20200083173A1 (en) Component with dielectric layer for embedding in component carrier
US11424179B2 (en) Ultra-thin component carrier having high stiffness and method of manufacturing the same
CN209787552U (zh) 部件承载件结构
CN111816638A (zh) 包括双层结构的部件承载件及制造和使用双层结构的方法
US11882648B2 (en) Dielectric layer for component carrier with varying material properties
EP3349247B1 (en) Patterned cover layer on base structure defining cavity and alignment marker
CN112996271A (zh) 制造部件承载件的方法及部件承载件
US11810844B2 (en) Component carrier and method of manufacturing the same
US11470714B2 (en) Component carrier with embedded component and horizontally elongated via
EP3846598A1 (en) Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method
CN111341750B (zh) 包括有导电基部结构的部件承载件及制造方法
CN111200899B (zh) 部件承载件及制造该部件承载件的方法
US11350520B2 (en) Component carrier and method of manufacturing the same
EP4081005A1 (en) Component carrier
US20220399261A1 (en) Ultra-Thin Component Carrier Having High Stiffness and Method of Manufacturing the Same
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
EP3629682A1 (en) Component carrier with embedded component having pads connected in different wiring layers
CN111682003A (zh) 包括具有竖向贯通连接件的部件的部件承载件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant