CN112820694A - 一种芯片屏蔽与气密封装方法和封装结构 - Google Patents

一种芯片屏蔽与气密封装方法和封装结构 Download PDF

Info

Publication number
CN112820694A
CN112820694A CN202110056690.2A CN202110056690A CN112820694A CN 112820694 A CN112820694 A CN 112820694A CN 202110056690 A CN202110056690 A CN 202110056690A CN 112820694 A CN112820694 A CN 112820694A
Authority
CN
China
Prior art keywords
chip
aluminum
silicon
cover plate
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110056690.2A
Other languages
English (en)
Other versions
CN112820694B (zh
Inventor
罗燕
高求
刘凯
丁蕾
张理正
王立春
曹向荣
陈凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Aerospace Electronic Communication Equipment Research Institute
Original Assignee
Shanghai Aerospace Electronic Communication Equipment Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Aerospace Electronic Communication Equipment Research Institute filed Critical Shanghai Aerospace Electronic Communication Equipment Research Institute
Priority to CN202110056690.2A priority Critical patent/CN112820694B/zh
Publication of CN112820694A publication Critical patent/CN112820694A/zh
Application granted granted Critical
Publication of CN112820694B publication Critical patent/CN112820694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种芯片屏蔽与气密封装方法，在铝硅基板的芯片埋置处加工芯片埋置槽，并将芯片贴装于芯片埋置槽内，再将多层LCP基板根据电路进行光刻，多层LCP基板层压形成气密盖板，最后将气密盖板和贴装有芯片的铝硅转接板进行层压，通过高频、稳定性好、损耗低且气密的LCP基板进行布线和气密，使用铝硅转接板进行散热和芯片屏蔽，通过将裸芯片埋置于铝硅材料内，以LCP基板进行电性能传输的同时对裸芯片进行气密，相比铝硅壳体与铝合金气密封焊的方法，不仅可提高芯片的散热性能，同时通过铝硅金属腔体对芯片进行屏蔽保护，还可提高组件的集成度，降低组件体积和质量。

Description

一种芯片屏蔽与气密封装方法和封装结构
技术领域
本发明属于电子封装技术领域，尤其涉及一种芯片屏蔽与气密封装方法和封装结构。
背景技术
随着无线通信技术的飞速发展，特别是移动通信和无线局域网的广泛应用，对射频收发系统的封装要求也越来越高，要求小体积、低成本、高集成度等。
T/R组件是相控阵雷达的核心部件，由于多采用双极化、多通道设计形式，受单元间距的限制T/R组件的布局非常紧凑，组装密度极高，多采用裸芯片。为保证裸芯片在使用中的良好微波性能和高可靠性，需要对裸芯片进行气密封装。
发明内容
本发明的目的是提供一种芯片屏蔽与气密封装方法和封装结构，对芯片进行气密封装，同时完成基板与壳体的集成，实现基板与壳体的结构功能一体化，获得微波组件的集成、小型化、轻量化封装。
为解决上述问题，本发明的技术方案为：
一种芯片屏蔽与气密封装方法，包括如下步骤：
S1：铝硅转接板制作步骤，于所述铝硅转接板电气互连的位置处加工若干第一通柱，所述第一通柱与所述铝硅转接板的缝隙中填充有玻璃浆料，于芯片埋置处加工若干芯片埋置槽，所述芯片埋置槽包括引线键合芯片埋置槽和/或倒装芯片埋置槽，所述倒装芯片埋置槽的底面加工有若干第二通柱，所述第二通柱与所述铝硅转接板的缝隙中填充有玻璃浆料；
S2：于所述引线键合芯片埋置槽内贴装引线键合芯片和/或于所述倒装芯片埋置槽内贴装倒装芯片，所述引线键合芯片通过键合线与所述第一通柱电连接，所述倒装芯片通过焊球焊接于所述第二通柱上；
S3：对多层LCP电路板中的第一层LCP基板和第二层LCP基板的两侧面刻蚀传输线图形，并对所述传输线图形镀上金属层形成金属化布线，所述第一层LCP基板与所述第二层LCP基板之间设置有第一连接层，所述第二层LCP基板的下表面设置有第二连接层；
S4：采用激光加工，于所述第一连接层、所述第二层LCP基板、所述第二连接层与所述引线键合芯片埋置槽位置对应处分别加工贯通所述第一连接层、所述第二层LCP基板、所述第二连接层的第一盖板腔、第二盖板腔、第三盖板腔，采用激光加工于所述第二连接层与所述倒装芯片埋置槽位置对应处加工贯通所述第二连接层的倒装芯片盖板腔，采用激光加工于电气互连处加工若干用于连接所述第一层LCP基板与所述铝硅转接板、所述第二层LCP基板与所述铝硅转接板的互连孔，进而对所述互连孔进行金属化形成互连导体；
S5：将所述第一层LCP基板、第一连接层、第二层LCP基板及第二连接层由上至下进行对位层压形成气密盖板，所述第一盖板腔、所述第二盖板腔及所述第三盖板腔对位形成引线键合芯片盖板腔；
S6：将所述气密盖板与所述铝硅转接板进行对位层压，所述引线键合芯片盖板腔与所述引线键合芯片对位，所述倒装芯片盖板腔与所述倒装芯片对位。
优选地，所述步骤S1具体包括：
S11：提供铝硅基板；
S12：采用激光于所述铝硅基板上加工若干引线键合芯片埋置槽和倒装芯片埋置槽，采用激光将所述铝硅基板电气互连处外周的区域进行烧蚀，得到用于电气互连的所述第一通柱及环绕所述第一通柱的第一凹槽，采用激光于所述倒装芯片埋置槽的底面加工若干所述第二通柱及环绕所述第二通柱的第二凹槽，所述第一凹槽和所述第二凹槽的底部与所述铝硅基板相连；
S13：于所述第一凹槽和所述第二凹槽内填充玻璃浆料并进行烧结；
S14：对所述铝硅基板的下表面进行减薄抛光处理，直至所述第一凹槽和所述第二凹槽的底部贯通所述铝硅基板，制得所述铝硅转接板。
优选地，在所述步骤S4中，激光加工采用波长为355nm的全固态紫外激光。
优选地，在所述步骤S5中层压时，具体为，在真空中进行层压，层压温度为180～220℃，压强为300psi。
优选地，在所述步骤S6中层压时，具体为，在真空中进行层压，层压温度为180～220℃，压强为300psi。
基于相同的发明构思，本发明还提供了一种芯片屏蔽与气密封装结构，包括半导体芯片及由上至下依次层压的气密盖板及铝硅转接板；
所述铝硅转接板电气互连的位置处加工有若干第一通柱，所述第一通柱与所述铝硅转接板的缝隙中填充有玻璃浆料，所述铝硅转接板芯片埋置处加工有若干芯片埋置槽，所述芯片埋置槽包括引线键合芯片埋置槽和/或倒装芯片埋置槽，所述倒装芯片埋置槽的底面加工有若干第二通柱，所述第二通柱与所述铝硅转接板的缝隙中填充有玻璃浆料；
所述半导体芯片包括引线键合芯片和/或倒装芯片，所述引线键合芯片贴装于所述引线键合芯片埋置槽内，所述引线键合芯片通过键合线与所述第一通柱电连接，所述倒装芯片贴装于所述倒装芯片埋置槽内，所述倒装芯片通过焊球焊接于所述第二通柱上；
所述气密盖板包括由上至下依次层压的第一层LCP基板、第一连接层、第二层LCP基板、第二连接层，所述第一层LCP基板及所述第二层LCP基板的两侧面均布设有金属化布线，所述气密盖板与所述第一通柱位置对应处设有用于电气互连的互连导体；
所述气密盖板与所述引线键合芯片埋置槽位置对应处开设有贯通所述第一连接层、所述第二层LCP基板、所述第二连接层的引线键合芯片盖板腔，所述气密盖板与所述倒装芯片埋置槽对应处开设有贯通所述第二连接层的倒装芯片盖板腔，所述引线键合芯片盖板腔用于实现所述引线键合芯片的屏蔽与密封，所述倒装芯片盖板腔用于实现所述倒装芯片的屏蔽与密封。，
优选地，所述铝硅转接板的材质选为Al30Si70或Al50Si50。
优选地，所述第一层LCP基板和所述第二层LCP基板均采用双面覆铜LCP基板。
本发明由于采用以上技术方案，使其与现有技术相比具有以下的优点和积极效果：
1)本发明提供了一种芯片屏蔽与气密封装方法，通过高频、稳定性好、损耗低且气密的LCP基板进行布线和气密，使用铝硅转接板进行散热和芯片屏蔽，解决铝合金气密封焊方法封装密度低、体积大、重量大的问题，同时实现基板与壳体的结构功能一体化，获得微波组件的集成、小型化、轻量化封装。
附图说明
图1为本发明实施例一提供的一种芯片屏蔽与气密封装方法的步骤流程图；
图2至图3为本发明实施例一提供的一种芯片屏蔽与气密封装方法的步骤S1所得结构的截面示意图；
图4为本发明实施例一提供的一种芯片屏蔽与气密封装方法的步骤S2所得结构的截面示意图；
图5为本发明实施例一提供的一种芯片屏蔽与气密封装方法的步骤S3、S4所得结构的截面示意图；
图6为本发明实施例一提供的一种芯片屏蔽与气密封装方法的步骤S5所得结构的截面示意图；
图7为本发明实施例一提供的一种芯片屏蔽与气密封装方法的步骤S6所得结构的截面示意图；
附图标记说明：
1：气密盖板；11：第一层LCP基板；111：金属化布线；12：第一连接层；13：第二层LCP基板；14：第二连接层；2：铝硅转接板；21：第一通柱；22：第二通柱；23：引线键合芯片埋置槽；24：倒装芯片埋置槽；25：玻璃浆料；26：第一凹槽；27：第二凹槽；28底部连接层；3：半导体芯片；31：引线键合芯片；32：倒装芯片；4：键合线；5：焊球；6：互连导体；7：引线键合芯片盖板腔；71：第一盖板腔；72：第二盖板腔；73：第三盖板腔；8：倒装芯片盖板腔。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种芯片屏蔽与气密封装方法和封装结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。
实施例一
参看图1至图7所示，本实施例提供了一种芯片屏蔽与气密封装方法，包括如下步骤：
S1：参看图2至图3所示，铝硅转接板制作步骤，于铝硅转接板2电气互连的位置处加工若干第一通柱21，第一通柱21与铝硅转接板2的缝隙中填充有玻璃浆料25，于芯片埋置处加工若干芯片埋置槽，芯片埋置槽包括引线键合芯片埋置槽23和/或倒装芯片埋置槽24，倒装芯片埋置槽24的底面加工有若干第二通柱22，第二通柱22与铝硅转接板2的缝隙中填充有玻璃浆料，在本实施例中，铝硅转接板2的材质为Al30Si70或Al50Si50，铝硅转接板2的厚度为0.1～1mm；
高硅铝合金相比于传统的铝、铜、钨铜等材料，具有低的热膨胀系数、轻量化、高的热导率、好的导电性、与标准的微电子组装工艺相容等特点，是射频系统理想的封装壳体材料；
在本实施例中，所述步骤S1具体包括如下：
S11：提供铝硅基板；
S12：参看图2所示，采用激光于铝硅基板上加工若干引线键合芯片埋置槽23和倒装芯片埋置槽24，采用激光将铝硅基板电气互连处外周的区域进行烧蚀，得到用于电气互连的第一通柱21及环绕第一通柱21的第一凹槽26，采用激光于倒装芯片埋置槽24的底面加工若干第二通柱22及环绕所述第二通柱22的第二凹槽27，第一凹槽26和第二凹槽27的底部通过底部连接层28与铝硅基板相连，以保证通柱不会掉落；
S13：参看图3所示，于第一凹槽26和第二凹槽27内填充玻璃浆料并进行烧结，通过烧结玻璃实现通柱与基板之间的绝缘；
S14：对铝硅基板的下表面进行减薄抛光处理，直至第一凹槽26和第二凹槽27的底部贯通铝硅基板，即将底部连接层28去除，制得铝硅转接板。
S2：参看图4所示，于引线键合芯片埋置槽23内贴装引线键合芯片31和/或于倒装芯片埋置槽24内贴装倒装芯片32，引线键合芯片31通过键合线4与第一通柱21电连接，引线键合芯片31的信号通过第一通柱21导出，倒装芯片32通过焊球5焊接于第二通柱22上，倒装芯片32的信号通过第二通柱22导出；
S3：提供至少两片LCP基板，液晶聚合物(LCP)由于具有突出的介电性能、良好的尺寸稳定性、优良的低吸湿性和电绝缘性，特别适用于高频印制电路板，在本实施例中，LCP基板的厚度为100μm，双面覆铜，根据需求LCP基板厚度以及铜层厚度均可选，将LCP基板根据层压工装尺寸裁剪成圆形，用化学方法对LCP基板进行清洗，去除表面油污和杂质；
参看图5所示，对多层LCP电路板中的第一层LCP基板11和第二层LCP基板13的两侧面刻蚀传输线图形，并对传输线图形镀上金属层形成金属化布线111，第一层LCP基板11与第二层LCP基板13之间设置有第一连接层12，第二层LCP基板13的下表面设置有第二连接层14；
S4：采用激光加工，于第一连接层12、第二层LCP基板13、第二连接层14与引线键合芯片埋置槽23位置对应处分别加工贯通第一连接层12、第二层LCP基板13、第二连接层14的第一盖板腔71、第二盖板腔72、第三盖板腔73，采用激光加工于第二连接层14与倒装芯片埋置槽24位置对应处加工贯通第二连接层14的倒装芯片盖板腔8，采用激光加工于电气互连处加工若干用于连接第一层LCP基板11与铝硅转接板2、第二层LCP基板13与铝硅转接板2的互连孔，进而对互连孔进行金属化形成互连导体6，在本实施例中，激光加工采用波长为355nm的全固态紫外激光；
S5：参看图6所示，将第一层LCP基板11、第一连接层12、第二层LCP基板13及第二连接层14由上至下进行对位层压形成气密盖板1，第一盖板腔71、第二盖板腔72及第三盖板腔73对位形成引线键合芯片盖板腔7，在本实施例中，在真空中进行层压，层压温度为180～220℃，压强为300psi；
S6：参看图7所示，将气密盖板1与铝硅转接板2进行对位层压，引线键合芯片盖板腔7与引线键合芯片31对位，倒装芯片盖板腔8与倒装芯片32对位，在本实施例中，在真空中进行层压，层压温度为180～220℃，压强为300psi；。
本实施例提供了一种芯片屏蔽与气密封装方法，通过高频、稳定性好、损耗低且气密的LCP基板进行布线和气密，使用铝硅转接板进行散热和芯片屏蔽，通过将裸芯片埋置于铝硅材料内，以LCP基板进行电性能传输的同时对裸芯片进行气密，相比铝硅壳体与铝合金气密封焊的方法，不仅可提高芯片的散热性能，同时通过铝硅金属腔体对芯片进行屏蔽保护，还可提高组件的集成度，降低组件体积和质量。
实施例二
参看图7所示，基于相同的发明构思，本实施例还提供了一种芯片屏蔽与气密封装结构，包括半导体芯片及由上至下依次层压的气密盖板1及铝硅转接板2；
铝硅转接板2电气互连的位置处加工有若干第一通柱21，第一通柱21与铝硅转接板2的缝隙中填充有玻璃浆料25，铝硅转接板2芯片埋置处加工有若干芯片埋置槽，芯片埋置槽包括引线键合芯片埋置槽23和/或倒装芯片埋置槽24，倒装芯片埋置槽24的底面加工有若干第二通柱22，第二通柱22与铝硅转接板2的缝隙中填充有玻璃浆料25；
在本实施例中，铝硅转接板的材质选为Al30Si70或Al50Si50，铝硅转接板具有高散热、低热膨胀系数、高强度的优点，相比传统的硅转接板或LTCC基板，可以降低成本，提高散热；
半导体芯片3包括引线键合芯片31和/或倒装芯片32，引线键合芯片31贴装于引线键合芯片埋置槽23内，引线键合芯片31通过键合线4与第一通柱电21连接，倒装芯片24贴装于倒装芯片埋置槽24内，倒装芯片24通过焊球5焊接于第二通柱22上，引线键合芯片31的信号通过第一通柱21导出，倒装芯片32的信号通过第二通柱22导出；
气密盖板1包括由上至下依次层压的第一层LCP基板11、第一连接层12、第二层LCP基板13、第二连接层14，第一层LCP基板11及第二层LCP基板13的两侧面均布设有金属化布线111，在本实施例中，第一层LCP基板11及第二层LCP基板的厚度为100μm，双面覆铜，气密盖板1与第一通柱21位置对应处设有用于电气互连的互连导体6；
气密盖板1与引线键合芯片埋置槽23位置对应处开设有贯通第一连接层12、第二层LCP基板13、第二连接层14的引线键合芯片盖板腔7，气密盖板1与倒装芯片埋置槽24对应处开设有贯通第二连接层14的倒装芯片盖板腔8，引线键合芯片31由于键合引线高度较高，故引线键合芯片盖板腔7高度较高，防止将键合引线压塌，而倒装芯片32所需腔体较低，引线键合芯片盖板腔7用于实现引线键合芯片31的屏蔽与密封，倒装芯片盖板腔8用于实现倒装芯片32的屏蔽与密封。
本实施例提供了一种芯片屏蔽与气密封装结构，通过高频、稳定性好、损耗低且气密的LCP基板进行布线和气密，使用铝硅转接板进行散热和芯片屏蔽，解决铝合金气密封焊方法封装密度低、体积大、重量大的问题，同时实现基板与壳体的结构功能一体化，获得微波组件的集成、小型化、轻量化封装。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式。即使对本发明作出各种变化，倘若这些变化属于本发明权利要求及其等同技术的范围之内，则仍落入在本发明的保护范围之中。

Claims (8)

1.一种芯片屏蔽与气密封装方法，其特征在于，包括如下步骤：
S1：铝硅转接板制作步骤，于所述铝硅转接板电气互连的位置处加工若干第一通柱，所述第一通柱与所述铝硅转接板的缝隙中填充有玻璃浆料，于芯片埋置处加工若干芯片埋置槽，所述芯片埋置槽包括引线键合芯片埋置槽和/或倒装芯片埋置槽，所述倒装芯片埋置槽的底面加工有若干第二通柱，所述第二通柱与所述铝硅转接板的缝隙中填充有玻璃浆料；
S2：于所述引线键合芯片埋置槽内贴装引线键合芯片和/或于所述倒装芯片埋置槽内贴装倒装芯片，所述引线键合芯片通过键合线与所述第一通柱电连接，所述倒装芯片通过焊球焊接于所述第二通柱上；
S3：对多层LCP电路板中的第一层LCP基板和第二层LCP基板的两侧面刻蚀传输线图形，并对所述传输线图形镀上金属层形成金属化布线，所述第一层LCP基板与所述第二层LCP基板之间设置有第一连接层，所述第二层LCP基板的下表面设置有第二连接层；
S4：采用激光加工，于所述第一连接层、所述第二层LCP基板、所述第二连接层与所述引线键合芯片埋置槽位置对应处分别加工贯通所述第一连接层、所述第二层LCP基板、所述第二连接层的第一盖板腔、第二盖板腔、第三盖板腔，采用激光加工于所述第二连接层与所述倒装芯片埋置槽位置对应处加工贯通所述第二连接层的倒装芯片盖板腔，采用激光加工于电气互连处加工若干用于连接所述第一层LCP基板与所述铝硅转接板、所述第二层LCP基板与所述铝硅转接板的互连孔，进而对所述互连孔进行金属化形成互连导体；
S5：将所述第一层LCP基板、所述第一连接层、所述第二层LCP基板及所述第二连接层由上至下进行对位层压形成气密盖板，所述第一盖板腔、所述第二盖板腔及所述第三盖板腔对位形成引线键合芯片盖板腔；
S6：将所述气密盖板与所述铝硅转接板进行对位层压，所述引线键合芯片盖板腔与所述引线键合芯片对位，所述倒装芯片盖板腔与所述倒装芯片对位。
2.根据权利要求1所述的芯片屏蔽与气密封装方法，其特征在于，所述步骤S1具体包括：
S11：提供铝硅基板；
S12：采用激光于所述铝硅基板上加工若干引线键合芯片埋置槽和倒装芯片埋置槽，采用激光将所述铝硅基板电气互连处外周的区域进行烧蚀，得到用于电气互连的所述第一通柱及环绕所述第一通柱的第一凹槽，采用激光于所述倒装芯片埋置槽的底面加工若干所述第二通柱及环绕所述第二通柱的第二凹槽，所述第一凹槽和所述第二凹槽的底部与所述铝硅基板相连；
S13：于所述第一凹槽和所述第二凹槽内填充玻璃浆料并进行烧结；
S14：对所述铝硅基板的下表面进行减薄抛光处理，直至所述第一凹槽和所述第二凹槽的底部贯通所述铝硅基板，制得所述铝硅转接板。
3.根据权利要求1所述的芯片屏蔽与气密封装方法，其特征在于，在所述步骤S4中，激光加工采用波长为355nm的全固态紫外激光。
4.根据权利要求1所述的芯片屏蔽与气密封装方法，其特征在于，在所述步骤S5中层压时，具体为，在真空中进行层压，层压温度为180～220℃，压强为300psi。
5.根据权利要求1所述的芯片屏蔽与气密封装方法，其特征在于，在所述步骤S6中层压时，具体为，在真空中进行层压，层压温度为180～220℃，压强为300psi。
6.一种芯片屏蔽与气密封装结构，其特征在于，包括半导体芯片及由上至下依次层压的气密盖板及铝硅转接板；
所述铝硅转接板电气互连的位置处加工有若干第一通柱，所述第一通柱与所述铝硅转接板的缝隙中填充有玻璃浆料，所述铝硅转接板芯片埋置处加工有若干芯片埋置槽，所述芯片埋置槽包括引线键合芯片埋置槽和/或倒装芯片埋置槽，所述倒装芯片埋置槽的底面加工有若干第二通柱，所述第二通柱与所述铝硅转接板的缝隙中填充有玻璃浆料；
所述半导体芯片包括引线键合芯片和/或倒装芯片，所述引线键合芯片贴装于所述引线键合芯片埋置槽内，所述引线键合芯片通过键合线与所述第一通柱电连接，所述倒装芯片贴装于所述倒装芯片埋置槽内，所述倒装芯片通过焊球焊接于所述第二通柱上；
所述气密盖板包括由上至下依次层压的第一层LCP基板、第一连接层、第二层LCP基板、第二连接层，所述第一层LCP基板及所述第二层LCP基板的两侧面均布设有金属化布线，所述气密盖板与所述第一通柱位置对应处设有用于电气互连的互连导体；
所述气密盖板与所述引线键合芯片埋置槽位置对应处开设有贯通所述第一连接层、所述第二层LCP基板、所述第二连接层的引线键合芯片盖板腔，所述气密盖板与所述倒装芯片埋置槽对应处开设有贯通所述第二连接层的倒装芯片盖板腔，所述引线键合芯片盖板腔用于实现所述引线键合芯片的屏蔽与密封，所述倒装芯片盖板腔用于实现所述倒装芯片的屏蔽与密封。，
7.根据权利要求6所述的芯片屏蔽与气密封装结构，其特征在于，所述铝硅转接板的材质选为Al30Si70或Al50Si50。
8.根据权利要求6所述的芯片屏蔽与气密封装结构，其特征在于，所述第一层LCP基板和所述第二层LCP基板均采用双面覆铜LCP基板。
CN202110056690.2A 2021-01-15 2021-01-15 一种芯片屏蔽与气密封装方法和封装结构 Active CN112820694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110056690.2A CN112820694B (zh) 2021-01-15 2021-01-15 一种芯片屏蔽与气密封装方法和封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110056690.2A CN112820694B (zh) 2021-01-15 2021-01-15 一种芯片屏蔽与气密封装方法和封装结构

Publications (2)

Publication Number Publication Date
CN112820694A true CN112820694A (zh) 2021-05-18
CN112820694B CN112820694B (zh) 2022-05-27

Family

ID=75869424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110056690.2A Active CN112820694B (zh) 2021-01-15 2021-01-15 一种芯片屏蔽与气密封装方法和封装结构

Country Status (1)

Country Link
CN (1) CN112820694B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114531135A (zh) * 2022-04-25 2022-05-24 深圳新声半导体有限公司 一种用于SAW filter CSP形式的封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109508A (ja) * 2010-10-29 2012-06-07 Jnc Corp 電子デバイス用放熱部材、電子デバイスおよび製造方法
US20130119562A1 (en) * 2011-11-11 2013-05-16 Shinko Electric Industries Co., Ltd. Semiconductor package, semiconductor package manufacturing method and semiconductor device
CN104332417A (zh) * 2010-12-17 2015-02-04 日月光半导体制造股份有限公司 内埋式半导体封装件的制作方法
CN111372369A (zh) * 2018-12-25 2020-07-03 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
CN111586965A (zh) * 2020-05-25 2020-08-25 上海航天电子通讯设备研究所 基于lcp基材的高功率共形组件制备方法及共形组件
CN111952193A (zh) * 2019-05-15 2020-11-17 奥特斯奥地利科技与系统技术有限公司 具有嵌入层压叠置件中的表面可接触部件的部件承载件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109508A (ja) * 2010-10-29 2012-06-07 Jnc Corp 電子デバイス用放熱部材、電子デバイスおよび製造方法
CN104332417A (zh) * 2010-12-17 2015-02-04 日月光半导体制造股份有限公司 内埋式半导体封装件的制作方法
US20130119562A1 (en) * 2011-11-11 2013-05-16 Shinko Electric Industries Co., Ltd. Semiconductor package, semiconductor package manufacturing method and semiconductor device
CN111372369A (zh) * 2018-12-25 2020-07-03 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
CN111952193A (zh) * 2019-05-15 2020-11-17 奥特斯奥地利科技与系统技术有限公司 具有嵌入层压叠置件中的表面可接触部件的部件承载件
CN111586965A (zh) * 2020-05-25 2020-08-25 上海航天电子通讯设备研究所 基于lcp基材的高功率共形组件制备方法及共形组件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114531135A (zh) * 2022-04-25 2022-05-24 深圳新声半导体有限公司 一种用于SAW filter CSP形式的封装结构
CN114531135B (zh) * 2022-04-25 2022-08-05 深圳新声半导体有限公司 一种用于SAW filter CSP形式的封装结构

Also Published As

Publication number Publication date
CN112820694B (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
TW202331987A (zh) 射頻裝置封裝
US6951773B2 (en) Chip packaging structure and manufacturing process thereof
US7358604B2 (en) Multichip circuit module and method for the production thereof
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
US20030151133A1 (en) RF transition for an area array package
CN112820721B (zh) 一种集成封装天线及其封装方法
CN111586965B (zh) 基于lcp基材的高功率共形组件制备方法及共形组件
CN112701115B (zh) 一种射频前端模块的三维异质集成封装结构及其制作方法
CN112420679B (zh) 一种射频模块三维堆叠结构及其制作方法
JP2012060533A (ja) 高周波回路用パッケージ及び高周波回路装置
CN112802820B (zh) 基于硅铝合金垂直互连封装基板和lcp重布线的三维封装结构及制备方法
CN112349691A (zh) 一种气密高导热lcp封装基板、制造方法及多芯片系统级封装结构
CN109904128B (zh) 基于硅基载板的三维集成t/r组件封装结构及封装方法
CN112820694B (zh) 一种芯片屏蔽与气密封装方法和封装结构
CN111799188B (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
CN112349700B (zh) 一种气密高导热lcp封装基板及多芯片系统级封装结构
CN218450661U (zh) 电路板、封装结构及电子设备
JP4448461B2 (ja) 半導体パッケージの作製方法
CN112349698B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN115497835A (zh) 一种封装体及其制备方法
CN112349696B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构
CN112349692B (zh) 一种气密高导热lcp封装基板及多芯片系统级封装结构
CN112349683B (zh) 一种四层布线lcp封装基板、制造方法及多芯片系统级封装结构
CN112349694B (zh) 一种lcp封装基板、制造方法及多芯片系统级封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant