CN110869780A - 器件的检查方法 - Google Patents

器件的检查方法 Download PDF

Info

Publication number
CN110869780A
CN110869780A CN201880032619.7A CN201880032619A CN110869780A CN 110869780 A CN110869780 A CN 110869780A CN 201880032619 A CN201880032619 A CN 201880032619A CN 110869780 A CN110869780 A CN 110869780A
Authority
CN
China
Prior art keywords
devices
inspection
defective
predetermined
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880032619.7A
Other languages
English (en)
Inventor
加贺美徹也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN110869780A publication Critical patent/CN110869780A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31706—Testing of digital circuits involving differential digital signals, e.g. testing differential signal circuits, using differential signals for testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

包括以下工序：第一工序，对与测试器并联连接的多个器件同时输入规定的模式的检查信号来开始规定的模式的检查；第二工序，在规定的模式中判定是否包括不合格的器件；第三工序，在第二工序中判定为包括不合格的器件的情况下，针对多个器件的各器件依次执行规定的模式来进行合格或不合格的判定；以及第四工序，将通过第三工序被判定为不合格的器件排除，其中，针对被排除的器件以外的器件进行之后的检查。

Description

器件的检查方法
技术领域
本发明涉及一种器件的检查方法，用于检查器件的电特性。
背景技术
使用具有探针卡的检查装置对形成于半导体晶圆(以下也记载为“晶圆”)的集成电路、半导体存储器等器件进行电特性的检查。探针卡具备与晶圆上的器件的电极垫接触的多个探针(触头)。而且，在使各探针与晶圆上的各电极垫接触的状态下，从测试器向各探针发送电信号，由此进行晶圆上的电子电路的检查。
近年来，随着晶圆的大型化，形成在一个晶圆上的器件的数量飞跃性地增加。因此，在使一个测试器与多个检查对象器件(以下也记载为“DUT”)连接来依次进行检查的方法中，存在直到针对所有的DUT完成检查为止花费的时间长的问题。
作为应对这样的问题的技术，在专利文献1中提出了如下一种技术：将多个DUT与测试器并联连接，从测试器对这些多个DUT同时输入试验信号，根据来自多个DUT的基于所输入的试验信号的响应信号的合成值，来判定是否为多个DUT中的一个以上的DUT不合格。
现有技术文献
专利文献
专利文献1：日本特开2016-35957号公报
发明内容
发明要解决的问题
另外，在专利文献1的技术中，能够利用测试器进行DUT的检查来探测存在一个以上的不合格DUT，但仅针对一个DUT识别合格或不合格，因此识别不出哪个DUT不合格。
因此，在使用该技术来执行具有多个检查模式的规定的检查的情况下，针对不合格的DUT也需要执行多个检查模式直到结束该检查为止，其结果是，有时导致总的检查时间变长。
因而，本发明的目的在于提供一种器件的检查方法，该器件的检查方法能够在短时间内对多个器件执行具有多个模式的规定的检查。
根据本发明的第一观点，提供一种器件的检查方法，利用测试器对形成在基板上的多个器件进行包括多个模式的电特性的检查，所述器件的检查方法的特征在于，包括以下工序：第一工序，对与所述测试器并联连接的、所述基板上的多个器件同时输入规定的模式的检查信号来开始规定的模式的检查；第二工序，在所述规定的模式中判定是否包括不合格的器件；第三工序，在所述第二工序中判定为包括不合格的器件的情况下，针对所述多个器件的各器件依次执行所述规定的模式来进行合格或不合格的判定；以及第四工序，将通过所述第三工序被判定为不合格的器件排除，其中，针对被排除的所述器件以外的器件进行之后的检查。
在上述第一观点中，在所述第二工序中，根据对所述多个器件输入所述检查信号之后的多个器件的响应信号的合成值是否达到规定的阈值来判定是否包括不合格的器件为宜。在该情况下，在所述第二工序中，能够监视发送所述检查信号之后的时间，在经过规定时间后响应信号没有达到阈值的情况下判定为包括不合格的器件，或者，以规定间隔发送检查信号并监视发送的次数，在经过规定次数后响应信号没有达到阈值的情况下判定为包括不合格的器件。
在上述第一观点中，在所述第三工序中，根据对所述多个器件中的规定的器件输入所述检查信号之后的响应信号是否达到规定的阈值来进行所述规定的器件的合格或不合格的判定为宜。在该情况下，在所述第三工序中，能够监视向所述多个器件中的规定的器件发送所述检查信号之后的时间，在经过规定时间后响应信号没有达到阈值的情况下判定为所述规定的器件不合格，或者，以规定间隔发送检查信号并监视发送的次数，在经过规定次数后响应信号没有达到阈值的情况下判定为所述规定的器件不合格。
在所述第四工序之后，可以对被排除的所述器件以外的器件进行下一个模式的检查，也可以对被排除的所述器件以外的器件进行所述规定的模式的检查的剩余部分。
所述第三工序能够在仅将一个器件连接于所述测试器而未连接其它器件的状态下进行。
根据本发明的第二观点，提供一种器件的检查方法，利用测试器对形成在基板上的多个器件进行包括多个模式的电特性的检查，所述器件的检查方法的特征在于，包括以下工序：第一工序，对与所述测试器并联连接的、所述基板上的多个器件同时输入规定的模式的检查信号来开始规定的模式的检查；第二工序，在所述规定的模式下掌握不合格的器件的个数；第三工序，在所述第二工序中检测出一个以上的不合格的器件的情况下，针对所述多个器件的各器件依次执行所述规定的模式来进行合格或不合格的判定；以及第四工序，将通过所述第三工序被判定为不合格的器件排除，其中，所述第三工序在被判定为不合格的个数为通过所述第二工序掌握到的个数的时间点结束，针对被排除的所述器件以外的器件进行之后的检查。
在上述第二观点中，在所述第二工序中，能够将对所述多个器件输入所述检查信号之后多个器件的响应信号的合成值与预先设定的阈值进行比较，在该合成值没有达到所述阈值的情况下，判定为所述多个器件中的一个以上的器件不合格，并且，通过重复执行以下过程来检测不合格的器件的个数：设定与所述阈值不同的新的阈值；使用所述新的阈值，从所述测试器对所述多个器件同时输入所述检查信号；以及根据基于所述检查信号的所述响应信号的所述合成值，来判定是否为所述多个器件中的一个以上不合格。
根据本发明，在开始进行规定的模式的检查之后，在规定的模式下判定是否包括不合格的器件，在判定为包括不合格的器件的情况下，针对多个器件的各器件依次执行规定的模式，来进行合格或不合格的判定，将被判定为不合格的器件排除后进行之后的检查，因此能够在短时间内执行具有多个模式的规定的检查。
附图说明
图1是表示用于实施本发明的检查方法的检查装置的一例的概要结构的截面图。
图2是表示图1的检查装置中的信号输入输出电路的一例的概要结构图。
图3是表示图1的检查装置中的控制部的硬件结构的截面图。
图4是图1的检查装置中的控制部的功能框图。
图5是表示检查信号及响应信号与阈值之间的关系的图。
图6是表示本发明的第一实施方式所涉及的检查方法的流程图。
图7是表示第一实施方式的步骤3的单独DUT判定的框图。
图8是表示本发明的第二实施方式所涉及的检查方法的流程图。
图9是表示通过第二实施方式所涉及的检查方法得到的合成响应信号的大小的图。
图10是第二实施方式所涉及的检查方法中的、相对于合成响应信号的阈值的说明图。
图11是用于说明第二实施方式所涉及的检查方法的步骤12的流程图。
图12是表示第二实施方式的步骤14的单独DUT判定的框图。
具体实施方式
下面，参照附图来详细地说明本发明的实施方式。
<检查装置>
图1是表示用于实施本发明的检查方法的检查装置的一例的概要结构的截面图，图2是表示图1的检查装置中的信号输入输出电路的一例的概要结构图。
在图1中，检查装置100具备：加载室1，其形成用于搬送晶圆W的搬送区域；检查室2，其用于收容形成有多个检查对象器件(DUT)10(仅在图2中图示)的晶圆W；测试器3，其向各DUT 10发送电信号，并且接收来自DUT 10的响应信号，来进行晶圆W上的DUT 10的电特性检查；以及控制部4，其控制检查装置100的这些结构部。
检查室2具备：载置台11，其具有用于在载置有晶圆W的状态下使晶圆W在X、Y、Z及θ方向上移动的驱动部(未图示)；支架12，其配置于载置台11的上方；探针卡13，其被该支架12支承，具有支承基板13a和多个探针(触头)13b；以及对准机构14，其进行多个探针13b与形成于晶圆W的多个DUT 10的电极垫(未图示)的对位。探针卡13经由中继板(性能板)22及具有大量的连接端子的连接环21、测试头(未图示)而与测试器3电连接。测试器3具备模式生成器31和比较器32。
如图2所示，模式生成器31及比较器32与多个DUT 10通过信号输入输出电路33电连接。此外，图2的信号输入输出电路33是一例，并不限定于此。
模式生成器31生成用于检查DUT 10的试验信号。模式生成器31与多个DUT 10之间通过输入线路41连接，该输入线路41在中途分支为多个线路。
比较器32将从多个DUT 10分别输出的响应于从模式生成器31发送的试验信号的响应信号、或者将来自多个DUT 10的响应信号进行合成所得到的一个信号(合成响应信号)与阈值进行比较。比较器32通过共用输出线路51而与来自各DUT 10的单独输出线路52连接，从各DUT 10输出的响应信号通过单独输出线路52及共用输出线路51后被发送至比较器32。
信号输入输出电路33具备输入线路41、共用输出线路51、多个单独输出线路52、继电器开关部53以及电阻元件54。信号输入输出电路33装设于测试器3、探针卡13的支承基板13a以及中继板(性能板)22中的任一方即可。
输入线路41在中途与多个DUT 10相对应地进行分支，将模式生成器31与多个DUT10并联连接。由模式生成器31生成的试验信号经由输入线路41被传送至多个DUT 10。此外，也可以在输入线路41中设置用于在模式生成器31与多个DUT 10的连接和非连接之间进行切换的继电器开关部等。
在各单独输出线路52中串联地设置有继电器开关部53和电阻元件54。此外，继电器开关部53与电阻元件54的排列顺序不受限制。
继电器开关部53用于在比较器32与多个DUT 10的连接和非连接之间进行切换。在将来自各DUT 10的响应信号合成为一个信号的情况下，使全部的继电器开关部53成为连接状态(接通：ON)。在将来自各DUT 10的响应信号单独地发送至比较器32的情况下，仅使一个单独输出线路52的继电器开关部53成为连接状态(接通)，使其它的单独输出线路52的继电器开关部53成为非连接状态(断开：OFF)。此外，比较器32与多个DUT 10的连接和非连接之间的切换不限于使用继电器开关部53来进行，也可以使用晶体管等其它切换单元来进行。
电阻元件54具有筛选响应信号的作用，并且具有比各DUT 10的内部电阻(输出阻抗)大的电阻，以调节与各单独输出线路52连接的共用输出线路51中的阻抗。
此外，测试器3可以具有多个对每规定个数的DUT 10进行检查的包括模式生成器31和比较器32的组。
控制部4控制检查装置100的各结构部，例如测试器3的模式生成器31和比较器32、载置台11的驱动部、对准机构14、继电器开关部53等。代表性地，控制部4是计算机。图3示出图1所示的控制部4的硬件结构的一例。控制部4具备主控制部101、键盘、鼠标等输入装置102、打印机等输出装置103、显示装置104、存储装置105、外部接口106以及将它们彼此连接的总线107。主控制部101具有CPU(中央处理装置)111、RAM(随机存取存储器)112以及ROM(只读存储器)113。存储装置105进行相对于可由计算机读取的存储介质的、信息的记录和读取。作为存储介质，例如能够列举如硬盘、光盘、闪存这样的半导体存储器等。在存储介质中存储有用于进行本实施方式所涉及的检查方法的制程等。
在控制部4中，CPU 111将RAM 112用作工作区，通过执行ROM 113或存储装置105的存储介质中保存的程序，来使检查装置100对形成在晶圆W上的DUT 10执行检查。
图4是控制部4的功能框图，也示出与模式生成器31、比较器32以及继电器开关部53之间的关系。如图4所示，控制部4具备信号控制部121、判定部122、阈值设定部123以及开闭控制部124。CPU 111将RAM 112用作工作区来执行ROM 113或存储装置105中保存的软件(程序)，由此上述各部进行动作。此外，例如利用FPGA(现场可编程门阵列)等使探针卡13或中继板(性能板)22具有与信号控制部121、判定部122以及阈值设定部123相同的功能。另外，控制部4还具有其它功能，但省略详细的说明。
信号控制部121控制由模式生成器31进行的试验信号的生成。具体地说，信号控制部121对模式生成器31发送包括由模式生成器31生成的时钟信号和数据信号的种类、生成或停止等指令的控制信号。
判定部122从比较器32获取阈值与合成响应信号的比较信息，基于该比较信息来判定多个DUT 10中是否存在不合格的DUT 10。另外，判定部122从比较器32获取阈值与各响应信号的比较信息，来判定各DUT 10的合格或不合格。
阈值设定部123设定在比较器32中进行比较所用的阈值。
图5是试验信号、响应信号以及阈值的说明图。模式生成器31生成时钟信号(CLK)和数据信号(DATA)，并且将这些信号作为试验信号输入至各DUT 10。其结果是，从各DUT 10输出响应信号。基于合成响应信号或各响应信号的水平，利用比较器32将由阈值设定部123设定的阈值与合成响应信号或来自各DUT的响应信号进行比较。
如果合成响应信号没有达到阈值，则判定为存在不合格的DUT，另外，如果各DUT的响应信号没有达到阈值，则判定为该DUT不合格。例如，当利用比较器32进行比较时的阈值TH为3V时，如果响应信号小于3V则判定为不合格。
此时，由于响应时间根据DUT而不同，因此例如监视从模式生成器31发送检查信号之后的时间，如果在经过规定时间后响应信号没有达到阈值则使标志成立。或者，从模式生成器31以规定间隔发送试验信号并监视发送的次数，如果在经过规定次数后响应信号没有达到阈值则使标志成立。而且，判定部122在识别出标志成立时判定为不合格。此外，此时的监视可以通过软件和硬件中的任一方来进行。
在根据合成响应信号来判定多个DUT 10中是否存在不合格的DUT 10的模式的情况下，开闭控制部124对多个继电器开关部53发送全部连接的指令。另外，在判定各DUT 10的合格或不合格的模式的情况下，开闭控制部124对多个继电器开关部53发送连接与要判定合格或不合格的DUT 10对应的继电器开关部53的指令。
<第一实施方式的检查方法>
接着，参照图6来说明使用检查装置100进行的、本发明的第一实施方式所涉及的检查方法。图6是表示本发明的第一实施方式所涉及的检查方法的流程图。
在本实施方式中，一个检查具有多个模式，这些多个模式的检查连续地进行。
首先，在根据来自开闭控制部124的指令将继电器开关部53全部关闭了的状态下，对多个DUT 10输入第一模式的检查信号，开始第一模式的检查(步骤1)。在该步骤中，对全部的DUT 10同时输入相同模式的检查信号。
接着，在第一模式的中途判定是否包括不合格的DUT(步骤2)。在此时的判定中，如上述那样利用比较器32将由阈值设定部123设定的阈值与合成响应信号进行比较。此时，例如监视从模式生成器31发送试验信号之后的时间，或者从模式生成器31以规定间隔发送试验信号并监视发送的次数，在经过规定时间后响应信号没有达到阈值的情况下使标志成立，或者，在经过规定次数后合成响应信号没有达到阈值的情况下使标志成立，判定部122在识别出标志成立时判定为包括不合格的DUT。
在步骤2中判定为包括不合格的DUT时，转到单独DUT判定(步骤3)。在步骤3的单独DUT判定中，如图7所示，利用开闭控制部124使一个继电器开关部53接通(其它继电器开关部53断开)来仅使DUT中的一个DUT有效(子步骤1)，依次执行第一模式(子步骤2)，针对全部的(n个)DUT 10进行合格或不合格的判定(子步骤3)。在此时的判定中，也如上述那样利用比较器32将由阈值设定部123设定的阈值与各DUT 10的响应信号进行比较。此时也是，例如监视从模式生成器31发送试验信号之后的时间，或者从模式生成器31以规定间隔发送试验信号并监视发送的次数，在经过规定时间后响应信号没有达到阈值的情况下使标志成立，或者，在经过规定次数后合成响应信号没有达到阈值的情况下使标志成立，判定部122在识别出标志成立时判定为该DUT不合格。
接着，通知不合格DUT(步骤4)。然后，将不合格DUT断开以从之后的模式的检查中排除(步骤5)。此时，关于不合格DUT的断开，可以将该DUT的继电器开关部53设为断开状态来进行，也可以使该DUT在软件上无效来进行。
接着，在根据来自开闭控制部124的指令将继电器开关部53全部关闭了的状态下，对多个DUT 10输入第二模式的检查信号，开始接下来的第二模式的检查(步骤6)。此时，在不合格DUT被断开的情况下，针对其余的DUT进行检查。
之后，以与上述步骤2～5相同的过程进行检查。然后，依次执行多个检查模式。
此外，在步骤2中合成响应信号达到阈值而判定为全部的DUT合格的情况下，不进行步骤3～5，针对全部的DUT执行第二模式的检查。
以往，在执行具有多个检查模式的检查的情况下，即使包括不合格DUT也执行多个检查模式直到最后，之后进行不合格DUT的确定。因此，即使在一个检查模式下包括不合格DUT的情况下，在下一个检查模式中也需要针对包括不合格DUT在内的全部的DUT执行用于判定合格或不合格的模式。因此，在执行模式时，必须要等到经过上述规定时间或规定次数为止，从而导致总的检查时间变长。
与此相对地，在本实施方式中，在在一个检查模式下判定为存在不合格DUT的情况下，针对各DUT实施单独DUT检查来确定不合格的DUT，在进行下一个检查模式时，将该不合格DUT排除，因此能够在短时间内执行下一个检查项目或下一个检查模式的检查，能够缩短总的检查时间。
<第二实施方式的检查方法>
接着，对第二实施方式的检查方法进行说明。图8是表示第二实施方式的检查方法的流程图。
在本实施方式中也是，一个检查具有多个模式，这些多个检查模式连续地进行。
首先，在根据来自开闭控制部124的指令将继电器开关部53全部关闭了的状态下，开始对多个DUT 10进行第一模式的检查(步骤11)。
接着，在第一模式的中途掌握不合格的DUT的个数(步骤12)。
在本实施方式中，阈值设定部123能够以多个等级设定多个阈值，能够使阈值动态地变更。例如，在利用判定部122(或比较器32)根据第一阈值与合成响应信号的比较信息判定为多个DUT 10中的一个以上的DUT 10不合格的情况下，阈值设定部123能够设定作为与第一阈值不同的新的阈值的第二阈值。这样，能够利用阈值设定部123设定多个阈值，由此能够如以下那样检测不合格DUT的个数。
参照上述的图5以及新的图9和图10来说明阈值设定部123中的设定阈值的方法。在上述的图5中，在判断各DUT 10的合格或不合格的情况下，模式生成器31生成时钟信号(CLK)和数据信号(DATA)，将这些信号作为试验信号输入至各DUT 10。其结果是，从各DUT10输出响应信号，基于该响应信号的水平，利用比较器32来判断各DUT 10是否合格(合格(PASS)或不合格(FAIL))。例如，当利用比较器32进行比较时的阈值TH为3V时，如果响应信号为3V以上则判断为合格(PASS)，如果小于3V则判断为不合格(FAIL)。像这样，有时来自各DUT 10的单独响应信号包括满足阈值TH的合格信号和不满足阈值TH的不合格信号。因而，合成响应信号有时能够仅由合格信号合成，有时能够仅由不合格信号合成，有时能够由合格信号和不合格信号合成。
图9的(a)、(b)、(c)示出在上述步骤12中得到的合成响应信号的大小(例如电压值)。图10是说明针对步骤12中的合成响应信号的阈值的设定例的图。在图9和图10中，为了方便，列举DUT 10为三个的情况为例。从模式生成器31对各DUT 10输入的信号水平和信号模式是相同的内容。与此相对地，如上所述，来自各DUT 10的单独响应信号可能包括合格(PASS)和不合格(FAIL)，在全部合格的情况下、合格和不合格混合存在的情况下，被合成为一个信号所得到的合成响应信号为不同的值。
例如，在DUT 10的响应信号的输出水平为高(High)(合格)：3[V]以及低(Low)(不合格)：0[V]这两个值的情况下，如果三个DUT 10的单独响应信号的输出水平SD全部为高，则如图9的(a)所示，合成响应信号的输出水平S0为S0＝3[V]。
另外，在三个DUT 10之中的两个DUT 10的单独响应信号的输出水平为高且一个DUT 10的单独响应信号的输出水平为低的情况下，如图9的(b)所示，合成响应信号的输出水平S1为2[V][＝3[V]×(3-1)/3]。
并且，在三个DUT 10之中的一个DUT 10的单独响应信号的输出水平为高且两个DUT 10的单独响应信号的输出水平为低的情况下，如图9的(c)所示，合成响应信号的输出水平S2为1[V][＝3[V]×(3-2)/3]。此外，高：3[V]和低：0[V]时的DUT 10的输出阻抗设为相同。
也就是说，在n个DUT 10的全部DUT 10输出了相同的输出水平SD[V]的合格信号的情况下，合成响应信号的输出水平S0为S0[V]＝SD[V]×n/n。另外，在n个DUT 10之中的一个DUT 10输出不合格信号且其它DUT 10输出合格信号的情况下，合成响应信号的输出水平S1为S1[V]＝SD[V]×(n-1)/n。在n个DUT10之中的两个DUT 10输出不合格信号且其它DUT 10输出合格信号的情况下，合成响应信号的输出水平S2为S2[V]＝SD[V]×(n-2)/n。
在步骤12中，例如利用比较器32将合成响应信号的输出水平依次与阈值TH1、TH2、TH3···进行比较。判定部122在合成响应信号的输出水平满足阈值TH的情况下判定为“全部的DUT 10合格”，在不满足阈值TH的情况下判定为“一个以上的DUT 10不合格”。
如图10所示，在第一次的判定中，将使用的阈值TH1设定在三个DUT 10全部合格(PASS)的情况下的合成响应信号的输出水平S0与一个DUT 10不合格(FAIL)的情况下的合成响应信号的输出水平S1之间即可。由此，如果合成响应信号的输出水平为阈值TH1以上，则能够判断为全部的DUT 10合格(PASS)，如果小于阈值TH1，则能够判断为一个以上的DUT 10不合格(FAIL)。
另外，在第二次的判定中，将使用的阈值TH2设定在一个DUT 10不合格(FAIL)的情况下的合成响应信号的输出水平S1与两个DUT 10不合格(FAIL)的情况下的合成响应信号的输出水平S2之间即可。由此，根据第一次的判定结果，如果合成响应信号的输出水平为阈值TH2以上，则能够判断为两个DUT 10合格(PASS)，一个DUT 10不合格(FAIL)。另外，如果合成响应信号的输出水平小于阈值TH2，则能够判断为两个以上的DUT 10不合格(FAIL)。
并且，在第三次的判定中，将使用的阈值TH3设定为比两个DUT 10不合格(FAIL)的情况下的合成响应信号的输出水平S2小即可。由此，根据第一次的判定结果和第二次的判定结果，如果合成响应信号的输出水平为阈值TH3以上，则能够判断为一个DUT 10合格(PASS)，两个DUT 10不合格(FAIL)。另外，如果合成响应信号的输出水平小于阈值TH3，则能够判断为三个DUT 10不合格(FAIL)。
在使阈值水平逐次降低一个等级来进行判定的情况下，当将为了对n个(n为2以上的正整数)DUT 10进行第N次(其中，N是1以上的正整数)的判定而设定的阈值设为THN，将在第N+1次的判定中设定的阈值设为THN+1时，具有THN>THN+1的关系。另外，优选的是，为了对n个DUT 10全部合格的情况下的合成响应信号的输出水平S0进行第N次的判定而设定的阈值THN满足由以下的式(1)表示的关系。
S0×[n-(N-1)]/n≥THN>S0×(n-N)/n···(1)
参照图11来说明该步骤12的具体过程。图11是表示步骤12的过程的一例的流程图。步骤12包括以下的子步骤11～14的处理。
在子步骤11中，设定在第一次的判定中使用的阈值TH1。该阈值TH1由阈值设定部123设定。优选的是，根据上述式(1)，在第一次的判定中针对n个DUT 10全部合格的情况下的合成响应信号的输出水平S0设定的阈值TH1满足以下的关系。
S0×n/n≥TH1>S0×(n-1)/n
在子步骤12中，基于信号控制部121的指令，利用模式生成器31来生成时钟信号和数据信号，对n个DUT 10的全部DUT 10同时输入相同的检查信号。
在子步骤13中，利用比较器32将从各DUT 10输出的响应于试验信号的响应信号的合成值(合成响应信号)与阈值TH1进行比较。在该情况下，使继电器开关部53全部维持为连接状态(ON)。
接着，在子步骤14中，判定部122从比较器32获取阈值TH1与合成响应信号的比较信息，基于该比较信息来判定是否n个DUT 10中的一个以上的DUT10不合格，也就是说是否全部的DUT 10合格。
在通过子步骤14判定为“n个DUT 10中的一个以上的DUT 10不合格”(YES：是)的情况下，再次返回子步骤11。即，在子步骤11中再次利用阈值设定部123设定在第二次的判定中使用的阈值TH2来作为新的阈值。优选的是，根据上述式(1)，在第二次的判定中针对n个DUT 10全部合格的情况下的合成响应信号的输出水平S0设定的阈值TH2满足以下的关系。
S0×(n-1)/n≥TH2>S0×(n-2)/n
当在子步骤11中设定新的阈值(例如在第二次的判定中使用的阈值TH2)时，执行子步骤12～14的处理来进行第二次的判定。通过这样，循环地重复执行子步骤11～14的处理直到在子步骤14中判定为“并非n个DUT 10中的一个以上的DUT 10不合格”(“否”)为止。此外，预先设定重复次数的上限，在达到上限的情况下，从判定部122向信号控制部121和阈值设定部123发送中止信号。
在子步骤14中判定为“并非n个DUT 10中的一个以上的DUT 10不合格”(“否”)的情况下，结束步骤12。
在步骤12中，通过与不合格DUT 10的个数从零的状态起逐个增加的情况下的合成响应信号S0、S1、S2、···SN(其中，N为1以上的正整数)相对应地变更阈值TH，能够判定n个DUT10之中的不合格DUT 10的个数。
即，通过变更阈值TH并重复执行上述子步骤11～14的过程，能够自动地判定n个DUT 10之中的不合格的DUT 10的个数。
在像这样进行步骤12之后，判定在步骤12中判定为不合格的DUT 10的个数是否为1以上(步骤13)。在不合格的DUT 10的个数为1以上的情况下，与第一实施方式的步骤3同样地进行单独DUT判定(步骤14)。与第一实施方式的步骤3同样地执行该步骤14，但在步骤12中已获知不合格DUT的个数，因此在步骤14中能够在不合格DUT达到该个数的时间点结束步骤14。也就是说，在步骤14中，如图12所示，利用开闭控制部124使一个继电器开关部53接通(使其它继电器开关部53断开)来仅使一个DUT有效(子步骤15)，依次执行第一模式(子步骤16)，进行合格或不合格的判定直到不合格DUT成为检测出的个数为止(子步骤17)。
之后，与第一实施方式的步骤4同样地进行不合格DUT的通知(步骤15)，接着，在步骤5中，同样地将不合格DUT断开以从之后的检查模式中排除(步骤16)。
接着，在根据来自开闭控制部124的指令将继电器开关部53全部关闭了的状态下，针对多个DUT 10开始下一个模式(步骤17)。此时，在不合格DUT已被断开的情况下，针对其余的DUT 10进行检查。
之后，以与上述步骤12～16相同的过程进行检查。而且，依次执行多个检查模式。
此外，在步骤13中判定为不合格DUT的数量为0个的情况下，不进行步骤14～16，针对全部的DUT 10进行下一个模式的检查。
在本实施方式中，在判定为在一个检查模式中存在不合格DUT的情况下，针对各DUT实施单独DUT检查来确定不合格的DUT，在进行下一个检查模式时，将该不合格DUT排除。因此，能够得到能够在短时间内执行下一个检查项目或下一个检查模式的检查的与第一实施方式相同的效果，此外，在步骤14中，在达到在步骤12中掌握到的不合格DUT 10的个数的时间点结束该步骤，因此具有相比于第一实施方式能够进一步缩短整体的检查时间的可能性。
<其它应用>
以上对本发明的两个实施方式进行了说明，但本发明并不限定于上述实施方式，能够进行各种变形。例如，关于本发明的检查方法，只要是在统一地检查输出就绪(READY)信号/忙(BUSY)信号的器件的情况下，不论器件是什么种类都能够应用。
另外，在上述第一实施方式中示出在步骤5之后针对被排除的器件以外的器件进行下一个模式的检查的例子，但也可以在步骤5之后针对被排除的器件以外的器件进行正在进行检查的规定的模式的检查的剩余部分。
附图标记说明
3：测试器；4：控制部；10：被检查对象器件(DUT)；31：模式生成器；32：比较器；33：信号输入输出电路；41：输入线路；51：共用输出线路；52：单独输出线路；53：继电器开关部；54：电阻元件；100：检查装置；121：信号控制部；122：判定部；123：阈值控制部；124：开闭控制部；W：半导体晶圆。

Claims (10)

1.一种器件的检查方法，利用测试器对形成在基板上的多个器件进行包括多个模式的电特性的检查，所述器件的检查方法的特征在于，包括以下工序：
第一工序，对与所述测试器并联连接的、所述基板上的多个器件同时输入规定的模式的检查信号来开始规定的模式的检查；
第二工序，在所述规定的模式中判定是否包括不合格的器件；
第三工序，在所述第二工序中判定为包括不合格的器件的情况下，针对所述多个器件的各器件依次执行所述规定的模式来进行合格或不合格的判定；以及
第四工序，将通过所述第三工序被判定为不合格的器件排除，
其中，针对被排除的所述器件以外的器件进行之后的检查。
2.根据权利要求1所述的器件的检查方法，其特征在于，
在所述第二工序中，根据对所述多个器件输入所述检查信号之后的多个器件的响应信号的合成值是否达到规定的阈值，来判定是否包括不合格的器件。
3.根据权利要求2所述的器件的检查方法，其特征在于，
在所述第二工序中，监视发送所述检查信号之后的时间，在经过规定时间后响应信号没有达到阈值的情况下判定为包括不合格的器件，或者，以规定间隔发送检查信号并监视发送的次数，在经过规定次数后响应信号没有达到阈值的情况下判定为包括不合格的器件。
4.根据权利要求1至3中的任一项所述的器件的检查方法，其特征在于，
在所述第三工序中，根据对所述多个器件中的规定的器件输入所述检查信号之后的响应信号是否达到规定的阈值，来进行所述规定的器件的合格或不合格的判定。
5.根据权利要求4所述的器件的检查方法，其特征在于，
在所述第三工序中，监视向所述多个器件中的规定的器件发送所述检查信号之后的时间，在经过规定时间后响应信号没有达到阈值的情况下判定为所述规定的器件不合格，或者，以规定间隔发送检查信号并监视发送的次数，在经过规定次数后响应信号没有达到阈值的情况下判定为所述规定的器件不合格。
6.根据权利要求1至5中的任一项所述的器件的检查方法，其特征在于，
在所述第四工序之后，对被排除的所述器件以外的器件进行下一个模式的检查。
7.根据权利要求1至5中的任一项所述的器件的检查方法，其特征在于，
在所述第四工序之后，对被排除的所述器件以外的器件进行所述规定的模式的检查的剩余部分。
8.根据权利要求1至7中的任一项所述的器件的检查方法，其特征在于，
第三工序在仅将一个器件连接于所述测试器而未连接其它器件的状态下进行。
9.一种器件的检查方法，利用测试器对形成在基板上的多个器件进行包括多个模式的电特性的检查，所述器件的检查方法的特征在于，包括以下工序：
第一工序，对与所述测试器并联连接的、所述基板上的多个器件同时输入规定的模式的检查信号来开始规定的模式的检查；
第二工序，在所述规定的模式下掌握不合格的器件的个数；
第三工序，在所述第二工序中检测出一个以上的不合格的器件的情况下，针对所述多个器件的各器件依次执行所述规定的模式来进行合格或不合格的判定；以及
第四工序，将通过所述第三工序被判定为不合格的器件排除，
其中，所述第三工序在被判定为不合格的个数为通过所述第二工序掌握到的个数的时间点结束，
针对被排除的所述器件以外的器件进行之后的检查。
10.根据权利要求9所述的器件的检查方法，其特征在于，
在所述第二工序中，将对所述多个器件输入所述检查信号之后多个器件的响应信号的合成值与预先设定的阈值进行比较，在该合成值没有达到所述阈值的情况下，判定为所述多个器件中的一个以上的器件不合格，
并且，通过重复执行以下过程来检测不合格的器件的个数：设定与所述阈值不同的新的阈值；使用所述新的阈值，从所述测试器对所述多个器件同时输入所述检查信号；以及根据基于所述检查信号的所述响应信号的所述合成值，来判定是否为所述多个器件中的一个以上不合格。
CN201880032619.7A 2017-05-15 2018-03-01 器件的检查方法 Pending CN110869780A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-096432 2017-05-15
JP2017096432A JP2018194356A (ja) 2017-05-15 2017-05-15 デバイスの検査方法
PCT/JP2018/007805 WO2018211774A1 (ja) 2017-05-15 2018-03-01 デバイスの検査方法

Publications (1)

Publication Number Publication Date
CN110869780A true CN110869780A (zh) 2020-03-06

Family

ID=64273747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880032619.7A Pending CN110869780A (zh) 2017-05-15 2018-03-01 器件的检查方法

Country Status (6)

Country Link
US (1) US20200174073A1 (zh)
JP (1) JP2018194356A (zh)
KR (1) KR20200006580A (zh)
CN (1) CN110869780A (zh)
TW (1) TW201901167A (zh)
WO (1) WO2018211774A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114167259A (zh) * 2021-12-07 2022-03-11 华东光电集成器件研究所 一种编程测试多连片基板通孔通断的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020209523A1 (ko) * 2019-04-10 2020-10-15 엘에스일렉트릭(주) 보호계전기 검사 장치
KR102362775B1 (ko) * 2020-11-04 2022-02-14 주식회사 더원 메모리 검사 장비
KR102420832B1 (ko) * 2021-07-15 2022-07-14 (주) 에이피 시스템 메모리 실장 테스트 장치 및 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58135972A (ja) * 1982-02-09 1983-08-12 Nec Corp 集積回路の試験装置
CN1245899A (zh) * 1998-08-20 2000-03-01 株式会社爱德万测试 电子元件的测试方法和电子元件测试装置
US6163875A (en) * 1997-04-25 2000-12-19 Ando Electric Co., Ltd. Semiconductor testing equipment
CN1726583A (zh) * 2002-12-17 2006-01-25 东京毅力科创株式会社 处理方法及处理装置
CN103003708A (zh) * 2010-04-14 2013-03-27 爱德万测试(新加坡)私人有限公司 用于测试多个被测器件的装置和方法
CN103164320A (zh) * 2011-12-15 2013-06-19 富士施乐株式会社 检查系统、检查信息汇总装置以及检查信息汇总程序
JP2013140117A (ja) * 2012-01-06 2013-07-18 Renesas Electronics Corp 半導体装置の製造方法及び半導体試験装置
CN105074482A (zh) * 2014-03-11 2015-11-18 新东工业株式会社 被测试器件的检查系统及其操作方法
CN106662613A (zh) * 2014-08-01 2017-05-10 东京毅力科创株式会社 器件的检查方法、探针卡、中继板以及检查装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2987915B2 (ja) * 1990-10-22 1999-12-06 日本電気株式会社 半導体素子の選別方法
JPH11311661A (ja) * 1998-04-30 1999-11-09 Nec Corp 半導体装置試験システムおよび半導体装置試験方法
US6650130B1 (en) * 1999-08-31 2003-11-18 International Business Machines Corporation Integrated circuit device defect detection method and apparatus employing light emission imaging
WO2008044391A1 (fr) * 2006-10-05 2008-04-17 Advantest Corporation Dispositif de contrôle, procédé de contrôle et procédé de fabrication
WO2014045993A1 (ja) * 2012-09-20 2014-03-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、半導体ウェハ、および半導体ウェハの試験方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58135972A (ja) * 1982-02-09 1983-08-12 Nec Corp 集積回路の試験装置
US6163875A (en) * 1997-04-25 2000-12-19 Ando Electric Co., Ltd. Semiconductor testing equipment
CN1245899A (zh) * 1998-08-20 2000-03-01 株式会社爱德万测试 电子元件的测试方法和电子元件测试装置
CN1726583A (zh) * 2002-12-17 2006-01-25 东京毅力科创株式会社 处理方法及处理装置
CN103003708A (zh) * 2010-04-14 2013-03-27 爱德万测试(新加坡)私人有限公司 用于测试多个被测器件的装置和方法
CN103164320A (zh) * 2011-12-15 2013-06-19 富士施乐株式会社 检查系统、检查信息汇总装置以及检查信息汇总程序
JP2013140117A (ja) * 2012-01-06 2013-07-18 Renesas Electronics Corp 半導体装置の製造方法及び半導体試験装置
CN105074482A (zh) * 2014-03-11 2015-11-18 新东工业株式会社 被测试器件的检查系统及其操作方法
CN106662613A (zh) * 2014-08-01 2017-05-10 东京毅力科创株式会社 器件的检查方法、探针卡、中继板以及检查装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114167259A (zh) * 2021-12-07 2022-03-11 华东光电集成器件研究所 一种编程测试多连片基板通孔通断的方法

Also Published As

Publication number Publication date
TW201901167A (zh) 2019-01-01
JP2018194356A (ja) 2018-12-06
US20200174073A1 (en) 2020-06-04
WO2018211774A1 (ja) 2018-11-22
KR20200006580A (ko) 2020-01-20

Similar Documents

Publication Publication Date Title
CN110869780A (zh) 器件的检查方法
WO2016017292A1 (ja) デバイスの検査方法、プローブカード、インターポーザ及び検査装置
JP4531394B2 (ja) 集積回路製造におけるテスト用ビアおよびコンタクト
KR20120065790A (ko) 반도체 장치 동시 연속 테스트 방법 및 테스트 장비
KR100556639B1 (ko) 반도체 검사 장치, 반도체 집적 회로 장치, 및 반도체 집적 회로 장치의 검사 방법
KR101148917B1 (ko) 제조 방법 및 시험용 웨이퍼 유닛
CN112014604A (zh) 一种晶圆测试装置、测试系统及测试方法
KR102047665B1 (ko) 프로브 카드 및 이를 포함하는 테스트 장치
JP2008102045A (ja) 半導体集積回路および半導体集積回路の検査方法
US8581612B2 (en) Probe card and test apparatus including the same
KR100459698B1 (ko) 병렬검사되는 개수를 증가시키는 반도체 소자의 전기적검사방법
KR101033962B1 (ko) 반도체 디바이스 테스트 시스템
WO2008001651A1 (fr) Procédé d&#39;inspection de carte et dispositif d&#39;inspection de carte
JP2007322127A (ja) 基板検査方法及び基板検査装置
CN115078968A (zh) 芯片测试电路、自测试芯片及芯片测试系统
JP2010002315A (ja) 半導体試験装置とそのｄｃ特性試験方法
KR100977060B1 (ko) 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법
KR100842909B1 (ko) 번-인 테스트의 스캔 방법
JP3490661B2 (ja) 半導体モジュールのバーン・インテストのための回路装置
JP2010165819A (ja) 半導体集積回路の試験装置、試験方法
JP2007012709A (ja) 半導体検査装置および半導体装置の検査方法
WO2008072401A1 (ja) 試験装置および検出方法
US8122309B2 (en) Method and apparatus for processing failures during semiconductor device testing
JP2011029512A (ja) 半導体集積回路の試験方法及び試験装置
KR20060005820A (ko) 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200306