KR102362775B1

KR102362775B1 - 메모리 검사 장비

Info

Publication number: KR102362775B1
Application number: KR1020200145705A
Authority: KR
Inventors: 전경한; 윤지택
Original assignee: 주식회사 더원
Priority date: 2020-11-04
Filing date: 2020-11-04
Publication date: 2022-02-14
Also published as: WO2022097895A1

Abstract

메모리 검사 장비가 개시된다. 본 발명은, 검사 대상 메모리 장치가 각각 결합되는 복수의 결합 포트, 복수의 결합 포트에 각각 결합되는 복수의 메모리 장치에 인가되는 전원을 개별적으로 제어하는 제어부, 및 제어부에 의해 전원이 인가된 메모리 장치가 결합된 결합 포트를 인식하는 연산부를 구비한다. 본 발명에 따르면, 복수의 메모리 장치에 대한 검사를 함께 진행하는 경우에 검사 장비가 각각 할당한 포트 채널에 대응되는 메모리 장치를 작업자가 구분할 수 있게 된다.

Description

메모리 검사 장비{Memory Test Equipment}

본 발명은 메모리 검사 장비에 관한 것으로, 더욱 상세하게는 복수의 메모리 장치에 대한 검사를 함께 진행하는 경우에 검사 장비가 각각 할당한 포트 채널에 대응되는 메모리 장치를 작업자가 구분할 수 있도록 하는 메모리 검사 장비에 관한 것이다.

현대에 개발되어 운용되고 있는 컴퓨터의 오퍼레이팅 시스템은 대부분 다중의 외부 메모리 장치를 탑재하고 운용하는 기능이 구현되어 있으며, 또한 다중의 외부 메모리 장치가 오퍼레이팅 시스템에 동시에 접속되었을 때 혼선을 방지하기 위하여 오퍼레이팅 시스템은 각 물리적 외부 메모리 장치와의 통신 경로를 임의로 설정한다.

한편, 이러한 이유에서 동종의 외부 메모리 장치가 오퍼레이팅 시스템에 다중으로 연결되었을 때 사용자가 각 메모리 장치를 물리적으로 구분할 수 없다는 문제가 발생한다.

구체적으로, 외부 메모리 장치의 생산을 관리함에 있어서 복수의 메모리 장치를 동시에 검사하는 검사 장비에 장착된 복수의 동종의 메모리 장치에 대해 검사 장비의 오퍼레이팅 시스템이 각각 할당한 드라이브 위치에 각각 대응되는 메모리 장치를 작업자가 구분하는 것이 불가능하다는 문제가 있다.

따라서, 본 발명의 목적은, 복수의 메모리 장치에 대한 검사를 함께 진행하는 경우에 검사 장비가 각각 할당한 포트 채널에 대응되는 메모리 장치를 작업자가 구분할 수 있도록 하는 메모리 검사 장비를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 따른 메모리 검사 장비는, 검사 대상 메모리 장치가 각각 결합되는 복수의 결합 포트; 상기 복수의 결합 포트에 각각 결합되는 복수의 메모리 장치에 인가되는 전원을 개별적으로 제어하는 제어부; 및 상기 제어부에 의해 전원이 인가된 메모리 장치가 결합된 결합 포트를 인식하는 연산부를 포함한다.

바람직하게는, 상기 제어부는 상기 복수의 메모리 장치에 인가되는 전원을 각각 시간차를 두고 온/오프 제어하는 것을 특징으로 한다.

또한, 상기 복수의 메모리 장치는 동종의 메모리 장치인 것을 특징으로 한다.

또한, 상기 제어부에 의해 전원이 인가된 메모리 장치를 표시하는 표시부를 더 포함한다.

본 발명에 따르면, 복수의 메모리 장치에 대한 검사를 함께 진행하는 경우에 검사 장비가 각각 할당한 포트 채널에 대응되는 메모리 장치를 작업자가 구분할 수 있게 된다.

도 1은 본 발명의 일 실시예에 따른 메모리 검사 장비의 구조를 나타내는 기능 블록도, 및
도 2는 본 발명의 일 실시예에 따른 메모리 검사 장비의 동작 과정을 설명하는 절차 흐름도이다.

이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다. 도면들 중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 메모리 검사 장비의 구조를 나타내는 기능 블록도이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 메모리 검사 장비(100)는 복수의 결합 포트(110-1,110-2,..110-n), 전원부(130), 주 제어부(150), 보조 제어부(170) 및 연산부(190)를 포함한다.

복수의 결합 포트(110-1,110-2,..,110-n)에는 작업자에 의해 복수의 검사 대상 메모리 장치(10-1,10-2,..,10-n)가 각각 결합 설치된다. 본 발명을 실시함에 있어서, 이와 같이 복수의 결합 포트(110-1,110-2,..,110-n)에 각각 매칭되는 복수의 검사 대상 메모리 장치(10-1,10-2,..,10-n)는 모두 동종의 메모리 장치가 될 수 있을 것이다.

한편, 결합 포트(110-1,110-2,..,110-n)에 개별적으로 연결 설치되어 결합 포트(110-1,110-2,..,110-n)를 통한 메모리 장치(10-1,10-2,..,10-n)로의 전원 인가를 제어하는 보조 제어부(170)는 전원부(130)로부터 각 메모리 장치(10-1,10-2,..,10-n)로의 인가 전원을 공급받는다.

주 제어부(150)는 결합 포트(110-1,110-2,..,110-n)에 각각 설치되어 있는 보조 제어부(170)에 제어 신호를 개별적으로 송신함으로써 보조 제어부(170)에 구비된 스위칭 모듈의 절환 동작이 개별 제어됨에 따라 각 보조 제어부(170)의 해당 메모리 장치(10-1,10-2,..,10-n)로의 전원 인가 시간이 개별적으로 제어되도록 한다.

한편, 연산부(190)는 상기와 같은 주 제어부(150) 및 보조 제어부(170)의 제어 동작에 따라 전원이 인가된 메모리 장치(10-1,10-2,..,10-n)가 결합되어 있는 결합 포트(110-1,110-2,..,110-n)를 인식하게 되며, 이를 통해 작업자는 현재 검사가 진행되고 있는 메모리 장치(10-1,10-2,..,10-n)를 다른 메모리 장치(10-1,10-2,..,10-n)와 구분하여 확인할 수 있게 된다.

도 2는 본 발명의 일 실시예에 따른 메모리 검사 장비의 동작 과정을 설명하는 절차 흐름도이다. 이하에서는 도 1 및 도 2를 참조하여, 본 발명의 일 실시예에 따른 메모리 검사 장비(100)의 동작 과정을 설명하기로 한다.

먼저, 본 발명을 실시함에 있어서, 작업자는 메모리 검사 장비(100)에 구비된 입력부를 통해 다음의 표 1에서와 같이 복수의 결합 포트(110-1,110-2,..,110-n)의 채널별 전원 인가 시간대 정보를 입력할 수 있을 것이다(S210).

포트채널 No	1	2	3	...	n
전원인가구간	0초≤t＜1초	1초≤t＜2초	2초≤t＜3초	...	n-1초≤t＜n초

상기 표 1에서와 같이 입력부를 통해 입력된 포트 채널별 전원 인가 시간 구간 정보는 주 제어부(150)에 저장되며, 주 제어부(150)는 이에 기초하여 각 시간 구간 별로 각 보조 제어부(170)에 구비된 스위칭 모듈의 절환 동작 제어 신호를 보조 제어부(170)로 송신함으로써 복수의 메모리 장치(10-1,10-2,..,10-n)에 인가되는 전원을 각각 시간차를 두고 온/오프 제어할 수 있게 된다(S230).

이에 따라 상기 표 1에 의하면, 제1 결합 포트(110-1)에 결합된 제1 메모리 장치(10-1)에는 제1 시간 구간(0초≤t＜1초) 동안에만 전원이 인가되고 나머지 시간 구간에는 전원이 차단되며, 제2 결합 포트(110-2)에 결합된 제2 메모리 장치(10-2)에는 제2 시간 구간(1초≤t＜2초) 동안에만 전원이 인가되고 나머지 시간 구간에는 전원이 차단되고, 제n 결합 포트(110-n)에 결합된 제n 메모리 장치(10-n)에는 제n 시간 구간(n-1초≤t＜n초) 동안에만 전원이 인가되고 나머지 시간 구간에는 전원이 차단된다.

이와 같이 각 시간 구간별로 해당 결합 포트(110-1,110-2,..,110-n)에 결합되어 있는 메모리 장치(10-1,10-2,..,10-n)에만 선택적으로 전원이 인가됨에 따라 연산부(190)는 각 시간 구간별로 전원이 인가된 메모리 장치(10-1,10-2,..,10-n)에 대응되는 결합 포트(110-1,110-2,..,110-n)를 인식할 수 있게 된다(S250).

한편, 본 발명을 실시함에 있어서, 각 결합 포트(110-1,110-2,..,110-n)에 결합된 메모리 장치(10-1,10-2,..,10-n)로의 전원 인가 상태 여부를 표시하는 엘이디 등의 표시부를 각 결합 포트(110-1,110-2,..,110-n)에 인접하여 설치할 수 있을 것이며, 이러한 경우에 연산부(190)는 전원이 인가된 것으로 인식된 메모리 장치(10-1,10-2,..,10-n)가 결합되어 있는 결합 포트(110-1,110-2,..,110-n)에 인접하여 설치되어 있는 표시부가 점등되도록 제어할 수 있을 것이다(S270).

한편, 이에 따라 상기 표 1에서와 같이 각 시간 구간 별로 전원이 인가되는 메모리 장치(10-1,10-2,..,10-n)에 대한 검사가 메모리 검사 장비(100)의 검사 모듈에 의해 연속적으로 진행되게 되며, 이에 관리자는 각 결합 포트(110-1,110-2,..,110-n)에 인접하여 설치되어 있는 표시부의 점등 상태 정보에 기초하여 현재 검사가 진행되고 있는 메모리 장치(예를 들면, 10-1)를 다른 메모리 장치(예를 들면, 10-2,..,10-n)로부터 구분하여 확인할 수 있게 된다(S290).

본 발명에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이상에서는 본 발명의 바람직한 실시예 및 응용예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예 및 응용예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

10-1,10-2..,10-n: 메모리 장치, 100: 메모리 검사 장비,
110-1,110-2..,110-n: 결합 포트, 130: 전원부,
150: 주 제어부, 170: 보조 제어부,
190: 연산부.

Claims

검사 대상 메모리 장치(10-1,10-2,..,10-n)가 각각 결합되는 복수의 결합 포트(110-1,110-2,..,110-n);
상기 복수의 결합 포트(110-1,110-2,..,110-n)에서의 각 포트별 전원 인가 시간대 정보가 개별적으로 입력되는 입력부;
상기 복수의 결합 포트(110-1,110-2,..,110-n)에 각각 결합되는 복수의 메모리 장치(10-1,10-2,..,10-n)에 인가되는 전원을 상기 각 포트별 전원 인가 시간대 정보에 기초하여 개별적으로 제어하는 제어부; 및
상기 제어부에 의해 전원이 인가된 메모리 장치(10-1,10-2,..,10-n)가 결합된 결합 포트(110-1,110-2,..,110-n)를 인식하는 연산부
를 포함하는 메모리 검사 장비.
제1항에 있어서,
상기 연산부는 전원이 인가된 메모리 장치(10-1,10-2,..,10-n)가 결합된 것으로 인식된 결합 포트(110-1,110-2,..,110-n)에 인접하여 설치된 표시부를 점등 제어하는 것인 메모리 검사 장비.
제1항에 있어서,
상기 복수의 메모리 장치(10-1,10-2,..,10-n)는 동종의 메모리 장치인 것인 메모리 검사 장비.