JP2013140117A - 半導体装置の製造方法及び半導体試験装置 - Google Patents

半導体装置の製造方法及び半導体試験装置 Download PDF

Info

Publication number
JP2013140117A
JP2013140117A JP2012001044A JP2012001044A JP2013140117A JP 2013140117 A JP2013140117 A JP 2013140117A JP 2012001044 A JP2012001044 A JP 2012001044A JP 2012001044 A JP2012001044 A JP 2012001044A JP 2013140117 A JP2013140117 A JP 2013140117A
Authority
JP
Japan
Prior art keywords
semiconductor
test
semiconductor device
group
test items
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012001044A
Other languages
English (en)
Inventor
Yoshiaki Yamakawa
義昭 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012001044A priority Critical patent/JP2013140117A/ja
Publication of JP2013140117A publication Critical patent/JP2013140117A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体試験装置側に生じた不具合によって生じるフェイルを検出し、半導体試験装置の誤判定の認識精度を向上させ、半導体装置の生産性を向上させる。
【解決手段】本発明に係る半導体装置の試験方法は、半導体装置の複数の試験項目について、半導体試験装置側に生じる同一の不具合事象によって不良と判断される試験項目をグループ化する。そして、試験項目のグループ毎にフェイルの数を計数し、計数結果に基づいて半導体試験装置の不具合を検出する。
【選択図】図1

Description

本発明は、半導体装置の製造方法及び半導体試験装置に関し、特に、半導体装置の不良チップを検出する半導体装置の製造方法及び半導体試験装置に関する。
従来より、半導体装置の不良チップを検出する半導体試験装置が知られている。不良チップの検査は、半導体装置に複数本のプローブ針を接触させて通電試験を行う。この通電試験は、数十〜数十万個の半導体装置に対して連続して行われる。そのため、プローブ針には、異物の付着やプローブ針先の汚れによって接触抵抗の増大等が発生する。
通常、異物の付着やプローブ針先の汚れのような異常がなく、半導体試験装置が正常に機能していれば、半導体装置の良否判定は正常に行われる。しかしながら、半導体試験装置に上記のような不具合が発生すれば、良品の半導体装置を不良と誤判定してしまい、廃棄ロスや、確認のための再試験による時間的なロスが増大することとなる。
そこで、従来より、半導体装置の廃棄ロス等を改善するために、半導体試験装置側に生じた不具合に起因する誤判定を検出する技術が知られている。具体的には、連続して複数の半導体装置に対し、不良チップと判定された場合には、半導体試験装置側に不具合が生じているとみなし、半導体試験装置を強制的に停止して警報を表示する。このような機能に関する技術は、例えば、特許文献1に開示されている。
特開平4−177855号公報
しかしながら、従来の半導体試験装置では、以下のような問題がある。図3は、従来の半導体装置の試験方法を示すフロー図である。通常、1個の半導体装置に対し、複数の試験項目1〜Nがある。試験は、1個の半導体装置に対し、試験項目1より始まり、試験項目Nで終了する。
試験項目は、具体的に、オープン、ショート、リーク電流、ドライブ電流、オン電圧、フォワード電圧等の30〜200項目と多岐にわたる。全ての試験項目を測定すると、1チップ当たり、約1秒の測定時間を要する。
従来は、それぞれの試験項目毎に予め連続フェイル数を設定する。そして、試験項目1〜N毎に連続フェイルを加算し(ステップS21)、連続フェイル数が許容値を超えると(ステップS22)、半導体試験装置側に不具合が発生しているとみなして、警報を表示する(ステップS23)。
そのため、プローブ針間の異物付着や汚れといった同一の半導体試験装置側の不具合に起因して複数の試験項目にわたって連続フェイルが発生した場合であっても、発生したフェイル数が、試験項目毎に設定された連続フェイル数を超えなければ、半導体試験装置側の不具合として検出されないという問題があった。
次に、このような問題点を、図4を用いて具体的に説明する。図4において、「P」は、試験において正常に動作したチップであり、商品の規格をみたした半導体装置である。また、「Fx」は、試験項目Xにおいて不良チップと判定されたことを示している。同様に、「Fy」は、試験項目Yにおいて不良チップと判定されたことを示している。また、「Fz」は、試験項目Zにおいて不良チップと判定されたことを示している。
また、半導体試験装置側に不具合があると判定するしきい値となる連続フェイル数を、「8」に設定したと仮定する。図4に示すケース1では、同一試験項目Xにおいて連続フェイルFxが8回発生している。そのため、半導体試験装置は、半導体試験装置側に不具合が生じていると判断し、警報を表示する。しかしながら、ケース2のように、異なる試験項目X、Y、Zにわたって連続してフェイルFx、Fy、Fzが発生している場合には、試験項目毎にしかフェイル数が加算されないため、試験項目X、Y、Zにわたって連続して発生したフェイル数が、しきい値「8」を超えた場合であっても、半導体試験装置側に不具合が発生しているとは検出されず、警報は表示されないこととなる。
このように、従来の半導体試験装置では、誤判定の認識精度が不十分であり、半導体装置の廃棄ロスや再試験時間ロスを十分に低減できないという問題があった。
本発明に係る半導チップの試験方法は、半導体装置の複数の試験項目について、半導体試験装置側に生じる同一の不具合事象によって不良と判断される試験項目をグループ化し、前記試験項目のグループ毎にフェイルの数を計数し、当該計数結果に基づいて半導体試験装置の不具合を検出することを特徴とする。
本発明に係る半導体試験装置によれば、半導体試験装置の不具合に起因するフェイルを精度よく検出し、半導体装置の廃棄ロスや再試験時間ロスを低減することができる。
本発明の実施の形態に係る半導体試験装置の構成例を示すブロック図である。 本発明の実施の形態に係る半導体試験装置の動作を示すフローチャートである。 従来の半導体装置の試験方法を示すフロー図である。 従来の半導体装置の試験方法の試験結果を示す図である。
以下、添付した図面を参照して、本発明の最良な実施の形態について説明する。
実施の形態.
図1は、本発明の実施の形態に係る半導体試験装置の構成例を示すブロック図である。この半導体試験装置1は、試験対象である半導体装置に対し、連続して不良判定が行われた場合に、半導体試験装置1側に不具合が生じているとみなして、半導体試験装置1を強制的に停止し、警報を表示する「連続フェイルアラーム機能」を有している。
図1に示すように、半導体試験装置1は、プロ―バ2と、テスタ3を備えている。プローバ2は、ステージ5上に設置されたウェーハ4上の半導体装置に対してプロービングを行う。テスタ3は、プローバ2に試験信号を供給すると共に、プローバ2から出力された測定信号を入力する。
プローバ2は、ステージ5、プローブカード6、レーザマーカー7を備えている。プローバ2は、更に、半導体製品仕様解析部21、試験項目グループ化部22、及び誤判定認識部23を備えている。半導体製品仕様解析部21、試験項目グループ化部22、及び誤判定認識部23は、プローバ2に設けられた図示しないCPU(Central Processing Unit)等が、図示しないメモリ等に記憶されたプログラムを実行することにより実現される。
ステージ5の上には、検査対象の半導体装置が形成されたウェーハ4が設置される。プローブカード6は、半導体装置に対し、試験信号及び測定信号の授受を行う。具体的には、プローブカード6は、テスタ3から送られてくる制御信号に基づいて、複数のプローブ針6aを介して、試験信号を半導体装置に供給する。また、プローブカード6は、半導体装置から出力される信号を、測定信号としてテスタ3に出力する。レーザマーカー7は、テスタ3によって不良と判定された半導体装置に対し、レーザーによりマークをつける。なお、不良判定された半導体装置を識別することができれば、レーザマーカー7以外の手段を用いてもよい。
半導体製品仕様解析部21は、解析対象の半導体装置の仕様を解析する。ここで、半導体装置は、品種毎にゲート寸法、回路抵抗、電極間距離などの製品仕様に応じて、測定装置側の不具合事象の影響度が異なる。そのため、半導体製品仕様解析部21は、はじめに、品種を特定し、解析対象の半導体装置の仕様を解析する。試験項目グループ化部22は、半導体製品仕様解析部21によって解析されたデータを基に、試験項目のグループ化を行う。ここで、試験項目のグループ化とは、同一の半導体試験装置側の不具合によって生じる複数の試験項目を、グループ化する作業を示す。
誤判定認識部23は、プローバ2側の不具合による誤判定を検出する。具体的には、誤判定認識部23は、連続フェイル設定部23a、連続フェイル加算部23b、連続フェイル判定部23cを有している。連続フェイル設定部23aは、プローバ2側に不具合があることをユーザに喚起させるための警報を表示する条件を設定する。具体的には、連続フェイル設定部23aは、連続してテスタ3が不良と判定した半導体装置の個数(連続不良個数)の許容値を、警告を表示する条件として設定する。なお、以下の説明では、テスタ3が不良と判定した半導体装置を「不良」若しくは「フェイル」と呼ぶ。
連続フェイル加算部23bは、テスタ3によって検出されたフェイルの連続回数を計数し、加算する。連続フェイル判定部23cは、連続フェイル加算部23bによって加算されたフェイルの連続回数が、連続フェイル設定部23aによって設定された許容値を超えたか否か判定する。連続フェイル判定部23cは、連続フェイル加算部23bによって加算されたフェイルの連続回数が、連続フェイル設定部23aによって設定された許容値を超えた場合には、半導体試験装置1側に不具合が生じているとみなして、警報を表示する。
テスタ3は、良否判定部31を備えている。良否判定部31は、プローバ2から受け取った測定信号に基づいて、試験対象の半導体装置が不良チップであるか判定する。テスタ3は、フェイルを検出すると、誤判定認識部23にフェイルを検出したことを通知する。
次に、このように構成された半導体試験装置の動作について説明する。図2は、本発明の実施の形態に係る半導体試験装置の動作を示すフロー図である。はじめに、半導体製品仕様解析部21は、試験対象である半導体装置の製品仕様を解析する(ステップS10)。試験項目グループ化部22は、半導体製品仕様解析部21によって解析された製品仕様に基づいて、半導体装置の品種(仕様)毎に、試験項目のグループ化を行う(ステップS11)。具体的には、試験項目グループ化部22は、半導体試験装置側の同一の不具合事象に起因してフェイルと判断される複数の試験項目をまとめる処理を行う。
そして、試験項目グループ化部22は、グループ毎に、警報を表示する条件となる連続フェイル数を設定する。具体的には、図2の例では、試験項目グループ化部22は、試験項目2〜4をグループ化するとした場合に、この試験項目2〜4にそれぞれ設定されている連続フェイルの許容値(しきい値)を取得して、取得した許容値を合算する。そして、この合算した値を、そのグループの警報を表示する条件となる許容値(しきい値)に設定する。試験項目グループ化部22は、このグループ化をすべての試験項目について行う。
なお、グループ化の具体的な方法としては、例えば、プローブ針6aに異物が付着したという半導体試験装置側の不具合の事象に対しては、ショート、FETを流れるId電流の増大、回路を流れるIdd電流の増大、しきい値Vfの低下といった試験項目を、一つのグループとしてまとめることができる。なお、このグループ化は、FET及び回路の構成や、規格の厳しさに応じて、適宜設定することが好ましい。
連続フェイル加算部23bは、良否判定部31によって判定されたフェイルの数を、試験項目グループ化部22によって設定されたグループ毎に加算する(ステップS12)。連続フェイル判定部23cは、グループ毎に連続フェイル加算部23bによって加算された連続フェイル数が、試験項目グループ化部22によって設定されたそのグループの許容値を超えたか否か判定する。連続フェイル判定部23cは、グループ毎に連続フェイル加算部23bによって加算された連続フェイル数が、試験項目グループ化部22によって設定されたそのグループの許容値を超えた場合には(ステップS13)、警報を表示する(ステップS14)。
次に、このように構成された半導体試験装置の効果について説明する。本実施の形態に係る半導体試験装置では、複数の試験項目についてグループ化し、グループ毎に警報の条件となる連続フェイルの許容値を設定している。これにより、従来では、同一事象の不具合により複数の試験項目にわたって発生していたフェイルを合算することができ、半導体装置の不具合をより正確に検出することができる。
具体的には、図4に示すようなケース2の場合であっても、本実施の形態では、試験項目X、Y、Zがグループ化されることで、連続フェイルアラーム機能を有効に機能させることができる。これにより、誤判定の認識精度が向上し、半導体装置の廃棄ロスや再試験時間ロスを大幅に低減することができる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
例えば、上記の実施の形態では、プローバ2側に半導体製品仕様解析部21と試験項目グループ化部22を設けたが、テスタ3側に半導体製品仕様解析部21と試験項目グループ化部22に設けるように構成しても良い。また、半導体製品仕様解析部21と試験項目グループ化部22を、プローバ2及びテスタ3以外の装置に設けるようにしても良い。
なお、上記の説明では、上述の実施の形態では、本発明をハードウェアの構成として説明したが、本発明は、これに限定されるものではない。本発明は、図2の任意の処理を、CPU(Central Processing Unit)にコンピュータプログラムを実行させることにより実現することも可能である。
このプログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non-transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体(例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ)、光磁気記録媒体(例えば光磁気ディスク)、CD−ROM(Read Only Memory)、CD−R、CD−R/W、半導体メモリ(例えば、マスクROM、PROM(Programmable ROM)、EPROM(Erasable PROM)、フラッシュROM、RAM(random access memory))を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
1 半導体試験装置
2 プローバ
3 テスタ
4 ウェーハ
5 ステージ
6 プローブカード
6a プローブ針
7 レーザーマーカー
21 半導体製品仕様解析部
22 試験項目グループ化部
23 誤判定認識部
23a 連続フェイル設定部
23b 連続フェイル加算部
23c 連続フェイル判定部

Claims (5)

  1. 半導体装置の複数の試験項目について、半導体試験装置側に生じる同一の不具合事象によって不良と判断される試験項目をグループ化し、
    前記試験項目のグループ毎に検出された不良と判断された数を計数し、当該計数結果に基づいて前記半導体装置の不具合を検出する半導体装置の製造方法。
  2. 前記グループ毎に不良として検出された連続回数に基づいて、前記半導体試験装置の不具合を検出する請求項1に記載の半導体装置の製造方法。
  3. 前記半導体試験装置側に生じる不具合を検出するための、連続して不良と判断される数である前記試験項目毎のしきい値を取得し、
    同一の前記グループに含まれる前記試験項目に設定された前記試験項目毎のしきい値を合算して、当該グループのしきい値を設定し、
    前記グループに含まれる前記試験項目において不良と判断された連続回数と、前記グループに設定されたしきい値とを比較し、
    当該比較結果に応じて、前記半導体試験装置に不具合が生じていると判断する、請求項1又は2に記載の半導体装置の製造方法。
  4. 前記不具合事象は、前記半導体試験装置に設けられたプローブに異物が付着したこと、及び前記プローブの接触抵抗が増大したことのうち少なくとも1つを含む、請求項1乃至3のうちいずれか1項に記載の半導体装置の製造方法。
  5. 半導体装置の複数の試験項目に対し、半導体試験装置に生じる同一の不具合事象によって不良と判断される試験項目をグループ化する試験項目グループ化部と、
    前記試験項目のグループ毎にフェイルの数を計数し、当該計数結果に基づいて前記半導体試験装置の不具合を検出するフェイル判定部と、を有する半導体装置試験装置。
JP2012001044A 2012-01-06 2012-01-06 半導体装置の製造方法及び半導体試験装置 Pending JP2013140117A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012001044A JP2013140117A (ja) 2012-01-06 2012-01-06 半導体装置の製造方法及び半導体試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012001044A JP2013140117A (ja) 2012-01-06 2012-01-06 半導体装置の製造方法及び半導体試験装置

Publications (1)

Publication Number Publication Date
JP2013140117A true JP2013140117A (ja) 2013-07-18

Family

ID=49037664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012001044A Pending JP2013140117A (ja) 2012-01-06 2012-01-06 半導体装置の製造方法及び半導体試験装置

Country Status (1)

Country Link
JP (1) JP2013140117A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110869780A (zh) * 2017-05-15 2020-03-06 东京毅力科创株式会社 器件的检查方法
CN112967942A (zh) * 2020-08-07 2021-06-15 重庆康佳光电技术研究院有限公司 晶圆测试方法和装置、计算机存储介质及计算机设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347600A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Led実装基板
JP2005285874A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 発光素子収納用パッケージおよび発光装置ならびに照明装置
JP2006073656A (ja) * 2004-08-31 2006-03-16 Nichia Chem Ind Ltd 発光装置
JP2006100575A (ja) * 2004-09-29 2006-04-13 Hitachi Cable Precision Co Ltd 表面実装型発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347600A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Led実装基板
JP2005285874A (ja) * 2004-03-26 2005-10-13 Kyocera Corp 発光素子収納用パッケージおよび発光装置ならびに照明装置
JP2006073656A (ja) * 2004-08-31 2006-03-16 Nichia Chem Ind Ltd 発光装置
JP2006100575A (ja) * 2004-09-29 2006-04-13 Hitachi Cable Precision Co Ltd 表面実装型発光装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110869780A (zh) * 2017-05-15 2020-03-06 东京毅力科创株式会社 器件的检查方法
CN112967942A (zh) * 2020-08-07 2021-06-15 重庆康佳光电技术研究院有限公司 晶圆测试方法和装置、计算机存储介质及计算机设备
CN112967942B (zh) * 2020-08-07 2023-03-10 重庆康佳光电技术研究院有限公司 晶圆测试方法和装置、计算机存储介质及计算机设备

Similar Documents

Publication Publication Date Title
KR102239051B1 (ko) 검사 시스템, 및 검사 시스템의 고장 해석 및 예지 방법
US6414508B1 (en) Methods for predicting reliability of semiconductor devices using voltage stressing
CN104950182B (zh) 电阻测定装置、基板检查装置、检查方法以及维护方法
US7453261B1 (en) Method of and system for monitoring the functionality of a wafer probe site
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
US7617427B2 (en) Method and apparatus for detecting defects in integrated circuit die from stimulation of statistical outlier signatures
US20150077150A1 (en) Sort Probe Over Current Protection Mechanism
US20070279038A1 (en) Signal detecting apparatus and signal detecting system
CN111862019A (zh) 一种热电光软多维信息融合电路智能检测与故障诊断方法
KR20240018407A (ko) 반도체 신뢰성 불량의 z-pat 결함 유도 통계적 이상치 검출을 위한 시스템 및 방법
JP2013140117A (ja) 半導体装置の製造方法及び半導体試験装置
US7284213B2 (en) Defect analysis using a yield vehicle
CN109270480B (zh) 检测源监控单元的方法
WO2022022164A1 (zh) 针测卡异常判断方法及装置
CN101251998A (zh) 磁头特性评估方法
KR100630755B1 (ko) 포텐샬 쇼트를 검출하기 위한 집적회로 패키지의 테스트방법
JP2015010880A (ja) 絶縁検査装置
KR101575959B1 (ko) 프로브 테스터 및 프로브 테스트 방법
US20180181477A1 (en) Integrated circuit test method
CN102265229A (zh) 用于测量链的可重复性和可再现性的改进检查、特别是用于借助于半导体器件测试的质量控制的方法
US20230384365A1 (en) Wafer test system and operating method thereof
US11821919B2 (en) Short-circuit probe card, wafer test system, and fault detection method for the wafer test system
US11899065B2 (en) System and method to weight defects with co-located modeled faults
JPWO2023157291A5 (ja)
JP2017075860A (ja) 抵抗測定装置および検査装置