JP2987915B2 - 半導体素子の選別方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子の静特性を測定して良品を不良
品と選別する方法に関する。

〔従来の技術〕

従来、半導体素子の特性を測定して選別するには、半
導体テスタと呼ばれる測定装置を用い、２個以上の半導
体素子を同時にハンドリングし、測定装置のスキャナ回
路により１個ずつ選択し、その特性を測定して選別して
いた。第４図にこの従来の測定手順を示す。

〔発明が解決しようとする課題〕

上述した従来の半導体素子の選別方法は半導体素子を
順次に測定・選別する為、複数個まとめてハンドリング
する場合、ハンドリングタイムと複数個分のテストタイ
ムとではテストタイムが長くなり、複数台のステーショ
ンを持つ半導体テスターでは測定に対する待ち合わせ時
間が発生し、処理能力が落ちる。また、半導体素子の測
定項目の中でもリーク電流の測定（IR,I_CEO等）におい
ては、１項目当りの測定時間が長く、全体の50〜90％程
度占めており、リーク電流測定時間は半導体素子の応答
時間による影響が大きく短縮が困難となっている。

〔課題を解決するための手段〕

本発明の半導体素子の選別方法は、半導体素子のリー
ク電流の測定を２個以上の半導体素子を同時に並列接続
し一度に測定し、リーク電流の規格値Ａに対し、測定結
果Ｂが（同時に測定した各素子のリーク電流の和）が小
さければ、同時に測定した全ての半導体素子は良品と
し、Ａ＜Ｂの場合は、同時に測定した半導体素子のうち
小さくとも１つは規格値よりも大きなリーク電流を有す
る（不良品）での各素子毎に再測定し、真の不良品を見
出す方法である。

〔実施例〕

次に本発明について図面を参照して説明する。第２図
は半導体素子の特性測定に用いる半導体テスタ（市販
品）のブロック図である。計測部１から出た測定線２は
スキャナ部３を通り被測定半導体素子（DUT1,DUT2）4a,
4bへ接続されている。スキャナ制御回路５は計測１から
の指令によりスキャナ部３のスキャナリレー6a,6bを動
作させ、DUT1,DUT2を選択する。

この測定系の動作フローを第１図に示す。先ず、スキ
ャナリレー6a,6bを同時にONし、DUT1,DUT2のリーク電流
を測定する。測定値が規格値を超えた場合は再度スキャ
ナリレーを各々のDUTに切換えて、別々にリーク電流測
定を行なう。次に他の測定項目をDUT1,DUT2毎に測定す
る。ほとんどの場合、リーク電流の測定は１回目で良品
となるので個々に測定する必要はない。

なお、上述の動作は、半導体テスタの測定手順を制御
するプログラムを変更するだけで実現できる。

第３図に被測定半導体素子のリーク電流特性例を示
す。図のようにリーク電流は、時間とともに減少し、最
終値に漸近するので、安定した測定値を得るには、テス
トタイムを長くする必要がある。最終値は、規格値に対
し、充分マージンがあるので、並列測定しても不良には
ならない。

〔発明の効果〕

以上説明したように本発明は、リーク電流値を２個以
上の半導体素子をまとめて測定することにより１回のリ
ーク電流特性測定時間の短縮を図ることができ、安価で
容易に測定装置の処理能力を向上できる効果がある。

【図面の簡単な説明】

第１図は本発明による測定・選別手順を示す流れ図であ
る。第２図は半導体素子の特性測定装置のブロック図で
ある。第３図は、リーク電流測定時の電流波形と測定タ
イミングを表わす図である。第４図は従来の測定手順を
表わす流れ図である。図における各部は、 １……テスター部、２……測定線、３……スキャナ部、
4a,4b……被測定半導体素子、５……スキャナ制御回
路、6a,6b……スキャナリレー。 である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】半導体素子のリーク電流を測定し、このリ
   ーク電流値と規格値とを比較して良否を判定する半導体
   素子の選別方法において、半導体素子を複数個同時に測
   定し、同時に測定した各素子のリーク電流値の和が規格
   値より小さいときは、同時に測定し半導体素子全てを良
   品とし、規格値より大きいときは、各素子毎に再度リー
   ク電流を測定して個々に良否を測定することを特徴とす
   る半導体素子の選別方法。