JP2806692B2 - Ｉｃテスト・システム - Google Patents
Ｉｃテスト・システムInfo
- Publication number
- JP2806692B2 JP2806692B2 JP4118664A JP11866492A JP2806692B2 JP 2806692 B2 JP2806692 B2 JP 2806692B2 JP 4118664 A JP4118664 A JP 4118664A JP 11866492 A JP11866492 A JP 11866492A JP 2806692 B2 JP2806692 B2 JP 2806692B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- channels
- unit
- measured
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＩＣテスト・システムに
関し、特にＩＣの電気的特性試験において、ＤＣパラメ
トリック測定方法に関与するＩＣテスト・システムに関
する。
関し、特にＩＣの電気的特性試験において、ＤＣパラメ
トリック測定方法に関与するＩＣテスト・システムに関
する。
【０００２】
【従来の技術】従来のＩＣテスト・システムにおけるＤ
Ｃパラメトリック測定方法においては、当該ＩＣテスト
・システムにより測定可能なＩＣのピン数分に相当す
る、ＤＣパラメトリック測定のためのユニット数を装備
してはおらず、数ピン分の測定ユニットしか実装されて
いないのが実情である。その理由は、全ピン数分のユニ
ットを装備することにより、当該システムの価格が非常
に高価となり、また、システムの大きさが非常に大きく
なることに起因している。
Ｃパラメトリック測定方法においては、当該ＩＣテスト
・システムにより測定可能なＩＣのピン数分に相当す
る、ＤＣパラメトリック測定のためのユニット数を装備
してはおらず、数ピン分の測定ユニットしか実装されて
いないのが実情である。その理由は、全ピン数分のユニ
ットを装備することにより、当該システムの価格が非常
に高価となり、また、システムの大きさが非常に大きく
なることに起因している。
【０００３】従って、これに対応して、従来のＩＣテス
ト・システムによるＤＣパラメトリック測定において
は、数ピン分のＤＣパラメトリック測定ユニットを用い
て、測定するピンを数回に分けて測定を実施している。
例えば、ＤＣパラメトリック測定ユニットが８ユニット
装備されており、測定対象のピンの数が１〜１６である
ような場合には、１回目の測定においては、１〜８ピン
までの測定を行い、２回目の測定においては、９〜１６
ピンまでの測定を行うという方法がとられる。このよう
に、従来のＩＣテスト・システムにおいては、実装され
ているＤＣパラメトリック測定ユニットが８ユニットの
場合においても、１つのユニットのみを動作させるこ
と、または２つのユニットを動作させることなど、任意
のユニット数（以下、ＤＣチャネル数と云う）のみを動
作させることが可能である。
ト・システムによるＤＣパラメトリック測定において
は、数ピン分のＤＣパラメトリック測定ユニットを用い
て、測定するピンを数回に分けて測定を実施している。
例えば、ＤＣパラメトリック測定ユニットが８ユニット
装備されており、測定対象のピンの数が１〜１６である
ような場合には、１回目の測定においては、１〜８ピン
までの測定を行い、２回目の測定においては、９〜１６
ピンまでの測定を行うという方法がとられる。このよう
に、従来のＩＣテスト・システムにおいては、実装され
ているＤＣパラメトリック測定ユニットが８ユニットの
場合においても、１つのユニットのみを動作させるこ
と、または２つのユニットを動作させることなど、任意
のユニット数（以下、ＤＣチャネル数と云う）のみを動
作させることが可能である。
【０００４】
【発明が解決しようとする課題】上述した従来のＩＣテ
スト・システムにおけるＤＣパラメトリック測定方法に
おいては、ＤＣチャネル数が予め決定されており、測定
の途中においてＤＣチャネル数を切替えることは一般に
困難である。また、ＩＣ測定時の良品・不良品の判定基
準になる値は、ＤＣチャネル数が１チャネルの時に決定
される値によっているが、通常は、その値が実測値に対
して余裕があるために、８チャネルにて測定を実施する
場合がある。しかし、その値は、８チャネルを使用した
時の実測値の変動については考慮されていない。このた
めに、上記の測定により決定された規格値を用いて、そ
の時のＤＣチャネル数以外のＤＣチャネル数にて測定を
実施した場合においては、規格が外れるなどのロットの
歩留りを低下させる結果となるという欠点がある。
スト・システムにおけるＤＣパラメトリック測定方法に
おいては、ＤＣチャネル数が予め決定されており、測定
の途中においてＤＣチャネル数を切替えることは一般に
困難である。また、ＩＣ測定時の良品・不良品の判定基
準になる値は、ＤＣチャネル数が１チャネルの時に決定
される値によっているが、通常は、その値が実測値に対
して余裕があるために、８チャネルにて測定を実施する
場合がある。しかし、その値は、８チャネルを使用した
時の実測値の変動については考慮されていない。このた
めに、上記の測定により決定された規格値を用いて、そ
の時のＤＣチャネル数以外のＤＣチャネル数にて測定を
実施した場合においては、規格が外れるなどのロットの
歩留りを低下させる結果となるという欠点がある。
【０００５】
【課題を解決するための手段】本発明のＩＣテスト・シ
ステムは、半導体集積回路（以下、ＩＣと云う）の電気
的特性試験におけるＤＣパラメトリック測定時に、同時
に当該ＩＣの複数のピン測定を行う場合に、前記ＤＣパ
ラメトリック測定の開始後に、複数個のＩＣの測定デー
タより測定対象のＩＣのロットの良否状態を判定し、未
測定の残部のＩＣに対しては、使用するＤＣユニットの
チャネル数を自動的に決定するＤＣチャネル選択手段を
備えて構成される。
ステムは、半導体集積回路（以下、ＩＣと云う）の電気
的特性試験におけるＤＣパラメトリック測定時に、同時
に当該ＩＣの複数のピン測定を行う場合に、前記ＤＣパ
ラメトリック測定の開始後に、複数個のＩＣの測定デー
タより測定対象のＩＣのロットの良否状態を判定し、未
測定の残部のＩＣに対しては、使用するＤＣユニットの
チャネル数を自動的に決定するＤＣチャネル選択手段を
備えて構成される。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例におけるＤＣパラ
メトリック測定の基本構成を示すプロック図である。図
１に示されるように、当該ＤＣパラメトリック測定の基
本構成は、測定対象のＩＣ６に対応して、ＣＰＵ１と、
メモリ２と、ピン走査部３と、ＤＣチャネル選択部４
と、ＤＣユニット(1) ５−１〜ＤＣユニット(8) ５−８
とを備えて構成されている。また、図２に示されるの
は、本実施例において、ＤＣチャネル数決定時における
動作手順を示すフローチャートである。
メトリック測定の基本構成を示すプロック図である。図
１に示されるように、当該ＤＣパラメトリック測定の基
本構成は、測定対象のＩＣ６に対応して、ＣＰＵ１と、
メモリ２と、ピン走査部３と、ＤＣチャネル選択部４
と、ＤＣユニット(1) ５−１〜ＤＣユニット(8) ５−８
とを備えて構成されている。また、図２に示されるの
は、本実施例において、ＤＣチャネル数決定時における
動作手順を示すフローチャートである。
【０００８】以下、図１および図２を参照して、ＤＣパ
ラメトリック測定の動作手順について説明する。
ラメトリック測定の動作手順について説明する。
【０００９】ＩＣ６に対する測定開始後、先ずＤＣ２チ
ャネルにて測定が実施される。このＤＣ２チャネルにて
実施される測定において良品・不良品の判定が行われ
（ステップ１０１）、良品と判定されたものについて
は、次にＤＣ８チャネルにて測定が実施される（ステッ
プ１０２）。このＤＣ２チャネルおよびＤＣ８チャネル
による測定データは、ＤＣチャネル選択部４に格納され
る。ステップ１０２において、ＤＣ８チャネルによる１
回目の測定が終了すると、ステップ１０１に戻り、再度
ＤＣチャネルにて測定が行われ（ステップ１０１）、次
いでステップ１０２においてＤＣ８チャネルにて測定が
行われて（ステップ１０２）、その測定データは、また
ＤＣチャネル選択部４に格納される。このステップ１０
１およびステップ１０２において実施される測定と、Ｄ
Ｃチャネル選択部４に対する測定データの蓄積という測
定手順は、ロット開始後の複数個のＩＣについて、図１
に示されるＣＰＵ１、メモリ２、ピン走査部３、ＤＣチ
ャネル選択部４およびＤＣユニット(1) ５−１、ＤＣユ
ニット(8) ５−８を介して、その個数分に対応する回数
繰返して実施される。なお、この測定手順において、Ｄ
Ｃ８チャネルにて行われた測定においてのみ規格が外れ
て不良であると判定されることがあっても、当該ＩＣは
良品であると判定される。また、測定対象の個数として
何個繰返して測定を行うかは、測定前において予め設定
しておくものとする。
ャネルにて測定が実施される。このＤＣ２チャネルにて
実施される測定において良品・不良品の判定が行われ
（ステップ１０１）、良品と判定されたものについて
は、次にＤＣ８チャネルにて測定が実施される（ステッ
プ１０２）。このＤＣ２チャネルおよびＤＣ８チャネル
による測定データは、ＤＣチャネル選択部４に格納され
る。ステップ１０２において、ＤＣ８チャネルによる１
回目の測定が終了すると、ステップ１０１に戻り、再度
ＤＣチャネルにて測定が行われ（ステップ１０１）、次
いでステップ１０２においてＤＣ８チャネルにて測定が
行われて（ステップ１０２）、その測定データは、また
ＤＣチャネル選択部４に格納される。このステップ１０
１およびステップ１０２において実施される測定と、Ｄ
Ｃチャネル選択部４に対する測定データの蓄積という測
定手順は、ロット開始後の複数個のＩＣについて、図１
に示されるＣＰＵ１、メモリ２、ピン走査部３、ＤＣチ
ャネル選択部４およびＤＣユニット(1) ５−１、ＤＣユ
ニット(8) ５−８を介して、その個数分に対応する回数
繰返して実施される。なお、この測定手順において、Ｄ
Ｃ８チャネルにて行われた測定においてのみ規格が外れ
て不良であると判定されることがあっても、当該ＩＣは
良品であると判定される。また、測定対象の個数として
何個繰返して測定を行うかは、測定前において予め設定
しておくものとする。
【００１０】設定個数分のデータがＤＣチャネル選択部
４に蓄積されると、ＤＣチャネル選択部４においては、
図３に示されるような、測定ＤＣチャネル数に対応する
測定値分布２０１が作成される。ここで、ＤＣ２チャネ
ル時における測定データとＤＣ８チャネル時における測
定データより、ＤＣ４チャネル時のデータとＤＣ６チャ
ネル時のデータが推定される。その後、規格（ＬＩＭＩ
Ｔ）を満足するＤＣチャネル数の内で、最も大きいチャ
ネル数が選択されて、その選択結果は、ＣＰＵ１に伝達
される（ステップ１０３）。これにより、当該セット
の、その後の測定は、ＤＣ２チャネルから上述の手順を
介して決定されたＤＣチャネル数に切替えられて測定が
続行される。なお、図３に示される測定データが得られ
た場合には、ＤＣ６チャネルに切替えて測定が継続され
ることになる。ＤＣチャネル数は、上述の場合には、図
１におけるＤＣユニット(1) ５−１〜ＤＣユニット(8)
５−８に対応しているが、これ以外であってもよい。ま
た、８ユニットの場合には、７ユニットおよび５ユニッ
ト等の奇数ユニットでの測定も可能であるものとする。
４に蓄積されると、ＤＣチャネル選択部４においては、
図３に示されるような、測定ＤＣチャネル数に対応する
測定値分布２０１が作成される。ここで、ＤＣ２チャネ
ル時における測定データとＤＣ８チャネル時における測
定データより、ＤＣ４チャネル時のデータとＤＣ６チャ
ネル時のデータが推定される。その後、規格（ＬＩＭＩ
Ｔ）を満足するＤＣチャネル数の内で、最も大きいチャ
ネル数が選択されて、その選択結果は、ＣＰＵ１に伝達
される（ステップ１０３）。これにより、当該セット
の、その後の測定は、ＤＣ２チャネルから上述の手順を
介して決定されたＤＣチャネル数に切替えられて測定が
続行される。なお、図３に示される測定データが得られ
た場合には、ＤＣ６チャネルに切替えて測定が継続され
ることになる。ＤＣチャネル数は、上述の場合には、図
１におけるＤＣユニット(1) ５−１〜ＤＣユニット(8)
５−８に対応しているが、これ以外であってもよい。ま
た、８ユニットの場合には、７ユニットおよび５ユニッ
ト等の奇数ユニットでの測定も可能であるものとする。
【００１１】以上によって、ＩＣにおける各ピンの入力
リークを測定する場合の１例を図４（ａ）に示す。図４
（ａ）は、入力側に電圧Ｖccをそれぞれ印加して、ゲー
トの電流リークＩの有無を調べる場合の例である。ま
た、図（ｂ）に示される他の例は、ＩＣの各ピンの開放
状態または短絡状態の有無を調べる場合の等価回路で、
図４（ｂ）に示される各ダイオードにそれぞれ電流ＩL
を印加して、その間の状態に対するチェックが行われ
る。この時のＤＣチャネル数を設定する方法は、前述の
図１、図２および図３により説明された方法と同様であ
る。
リークを測定する場合の１例を図４（ａ）に示す。図４
（ａ）は、入力側に電圧Ｖccをそれぞれ印加して、ゲー
トの電流リークＩの有無を調べる場合の例である。ま
た、図（ｂ）に示される他の例は、ＩＣの各ピンの開放
状態または短絡状態の有無を調べる場合の等価回路で、
図４（ｂ）に示される各ダイオードにそれぞれ電流ＩL
を印加して、その間の状態に対するチェックが行われ
る。この時のＤＣチャネル数を設定する方法は、前述の
図１、図２および図３により説明された方法と同様であ
る。
【００１２】
【発明の効果】以上説明したように、本発明は、測定対
象のロットに対して、最適なＤＣチャネル数を自動的に
決定することができるために、ＤＣチャネル数の変化に
より派生する測定値の変化に起因する歩留りの低下を防
止することができるという効果がある。
象のロットに対して、最適なＤＣチャネル数を自動的に
決定することができるために、ＤＣチャネル数の変化に
より派生する測定値の変化に起因する歩留りの低下を防
止することができるという効果がある。
【００１３】また、ＩＣテスト・システムにおいて、自
動的にＤＣチャネル数を選択し切替えることが可能とな
り、これにより、当該ＤＣチャネル数切替えに要するタ
イム・ロス等を低減することできるという効果がある。
動的にＤＣチャネル数を選択し切替えることが可能とな
り、これにより、当該ＤＣチャネル数切替えに要するタ
イム・ロス等を低減することできるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例における測定動作手順を示すフローチ
ャートを示す図である。
ャートを示す図である。
【図３】本実施例におけるＤＣチャネル数と測定値分布
との関係を示す図である。
との関係を示す図である。
【図４】本発明の適用例を示すピン周辺を示す回路図お
よび等価回路図である。
よび等価回路図である。
１ ＣＰＵ ２ メモリ ３ ピン走査部 ４ ＤＣチャネル選択部 ５−１ ＤＣユニット(1) ５−８ ＤＣユニット(8) ６ ＩＣ
Claims (1)
- 【請求項１】 半導体集積回路（以下、ＩＣと云う）の
電気的特性試験におけるＤＣパラメトリック測定時に、
同時に当該ＩＣの複数のピン測定を行う場合に、 前記ＤＣパラメトリック測定の開始後に、複数個のＩＣ
の測定データより測定対象のＩＣのロットの良否状態を
判定し、未測定の残部のＩＣに対しては、使用するＤＣ
ユニットのチャネル数を自動的に決定するＤＣチャネル
選択手段を備えることを特徴とするＩＣテスト・システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118664A JP2806692B2 (ja) | 1992-05-12 | 1992-05-12 | Ｉｃテスト・システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4118664A JP2806692B2 (ja) | 1992-05-12 | 1992-05-12 | Ｉｃテスト・システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05312897A JPH05312897A (ja) | 1993-11-26 |
| JP2806692B2 true JP2806692B2 (ja) | 1998-09-30 |
Family
ID=14742165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4118664A Expired - Fee Related JP2806692B2 (ja) | 1992-05-12 | 1992-05-12 | Ｉｃテスト・システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2806692B2 (ja) |
-
1992
- 1992-05-12 JP JP4118664A patent/JP2806692B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05312897A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853177B2 (en) | Semiconductor device with process monitor circuit and test method thereof | |
| US6756804B2 (en) | Semiconductor integrated circuit device | |
| US6933729B2 (en) | Method and apparatus for measuring on-chip power supply integrity | |
| EP2220509A1 (en) | Semiconductor device test system | |
| US8036848B2 (en) | Semiconductor wafer testing apparatus and method of testing semiconductor wafer | |
| JP4022297B2 (ja) | 判定基準の動的変更可能な半導体測定装置 | |
| US5670892A (en) | Apparatus and method for measuring quiescent current utilizing timeset switching | |
| JP2806692B2 (ja) | Ｉｃテスト・システム | |
| JPH09115972A (ja) | 半導体素子の試験用アレー及び試験方法 | |
| US20030117163A1 (en) | Testing apparatus and method of measuring operation timing of semiconductor device | |
| US5898705A (en) | Method for detecting bus shorts in semiconductor devices | |
| US6098187A (en) | Method for selecting operation cycles of a semiconductor IC for performing an IDDQ test by using a logical simulation and a fault simulation | |
| US5623202A (en) | Testing multiple IC in parallel by a single IC tester | |
| EP0424825B1 (en) | Method for measuring DC current/voltage characteristic of semi-conductor device | |
| US4263545A (en) | Method of testing pulse delay time | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| US6093212A (en) | Method for selecting operation cycles of a semiconductor IC for performing an IDDQ test by using a simulation | |
| JP2818546B2 (ja) | 半導体集積回路 | |
| JPS6321344B2 (ja) | ||
| JP4731990B2 (ja) | 半導体装置の評価方法 | |
| JP2868462B2 (ja) | 半導体集積回路テスト方法およびテスト制御装置 | |
| JP2987915B2 (ja) | 半導体素子の選別方法 | |
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| JPH09292445A (ja) | 製品性能試験装置 | |
| KR0163727B1 (ko) | 반도체장치의 ac특성 감시회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980616 |
|
| LAPS | Cancellation because of no payment of annual fees |