JPS6286738A - 半導体素子特性測定方法とその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、複数個の半導体素子各々の特性が独立に、し
かも並行して測定されるようにした半導体素子特性測定
方法とその装置に関するものである。

〔発明の背景〕

この種測定方法としてはこれまでに例えば特開昭６０−
１０７４３号公報に記載されたものが知られているが、
これによる場合は不良と判定された場合での遊び時間が
大きく、半導体素子の特性を高速に測定し得ないという
不具合がある。

即ち、これま゛での測定方法を第３図により説明すれば
、２枚のウェハ５ａ、５ｂには複数の半導体素子５１ａ
〜５７ａ、５１ｂ〜５７ｂが形成されているが、これら
半導体素子５１ａ　〜５７ａ、　５１ｂ　〜５７ｂの特
性は２個づつ同時に順次測定されるものとなっている。

先ずウェハ５ａ、５ｂにおける半導体素子５１　ａ　〜
５７　ｂはプローブ４ａ、４ｂを介しプローバ３ａ、３
ｂに接続されるが、この場合プローバ３ａ、３ｂはテス
ター１０によって制御され、テスター１０はまた測定条
件の設定機能や被測定半導体の良否判定機能、更には以
下に述べる第１．第２の測定手順の制御機能を有したも
のとなっている。

ここで先ず第１の測定手順を第４図により説明すれば、
ウェハ５ａ、５ｂにおける半導体素子５１ａ、５１ｂに
対しては同時に測定が開始されるようになっている。こ
の場合画素子５１２．５１ｂがともに良品であれば測定
時間Ｔ、経過後同時に被測定半導体素子の切替え操作、
即ち、ハンドリングが行なわれ次には半導体素子５２ａ
、５２ｂの特性が測定されるようになっているものであ
る。以下、ハンドリングが行なわれる度に同様な測定が
半導体素子に対して順次繰り返されるわけであるが、こ
こで例えば半導体素子５３ａ、５３ｂの何れかが不良品
である場合には次のような測定手順が採られるようにな
っている。即ち、測定は半導体素子５３ａ。

５３ｂに対し同時に開始されるが、半導体素子５３ｂが
不良と判定されるまでの時間１．経過後はフェイルスト
ップ方式（測定時間短縮のため一連の検査項目を順次測
定してい（途中の何れかの検査項目で不良と判定された
場合、それ以降の検査を省く方式）により半導体素子５
３ｂに対するその後の測定は省略され半導体素子５３ｂ
は測定停止状態におかれるところとなるものである。一
方、半導体素子５３ａに対する測定は測定時間Ｔ、が経
過するまで続行されるが、その後は両生導体素子５３ａ
。

５３ｂは同時にハンドリングされ、次には半導体素子５
４ａ、５４ｂに対する測定が開始されるようになってい
る。このような事情は半導体素子５５ｂ、５６ｂが不良
と判定された場合も同様である。しかしながら、この測
定手順による場合はフェイルストップによる半導体素子
５３ｂの測定停止時間Ｔ、　−ｔ、は測定系全体から見
れば遊び時間となり、テスターの有効利用を阻害するこ
とは明らかである。

なお、フェイルストップ方式が有効に機能する条件は同
時に測定されている両生導体素子がともに不良品の場合
であるが、その確率は大きくない。

したがって、３個以上の同時測定では被測定素子全部が
不良品である確率はさらに小さくなり、この測定手順で
はフェイルストップ方式の長所を十分利用し得ないこと
になる。

そこで、これを改良すべく第２の測定手順として特開昭
６０−１０７４３号に記載の次の方法が考え出されてい
るものである。第５図にこの方法を示すが、これより判
るように同時測定される２つの被測定半導体素子がとも
に良品の場合は、第２の測定手順は第１の測定手順と同
じである。しかし、半導体素子５３ａ、５３ｂに対する
測定のように何れかが、不良品である場合には、次の測
定手順が採られるようになっている。即ち、測定は両生
導体素子５３ａ、５３ｂに対し同時に開始されるが、半
導体素子５３ｂが不良と判定されるまでの時間ｔ１経過
後はフェイルストップ方式により不良品５３ｂに対する
その後の測定は省略され、次の被測定半導体素子５４ｂ
へのハンドリングが行なわれるようになっている。この
場合被測定半導体素子５３ａに対する測定は被測定半導
体素子５３ｂに対する不良判定と同時に停止され、次の
被測定半導体素子５４ｂへのハンドリングが終了するの
を待って、その後半導体素子５３ａ、５４ｂに対しては
同時に測定が開始されるものとなっている。即ち、この
第２の測定手順ではフェイルストップ方式の目的が達成
され、テスターの有効利用が期待し得るものである。

しかしながら、第２の測定手順の場合には新たな遊び時
間が発生するという不具合がある。これは、例えば、被
測定半導体素子５３ａ、５３ｂに対する測定のように何
れかが不良品である場合、良品である半導体素子５３ａ
については半導体素子５３ｂが不良と判定されるまでの
時間ｔ１とハンドリング時間Ｔ２が遊び時間となり、テ
スターの有効利用を阻害する要因となるからである。

ここで因み乙と半導体素子５３ｂ、５５ｂ、５６ｂ各々
が不良と判定されるまでの時間をＬｌ＋　Ｆ＋　ｔ、と
すＴｇ）が全遊び時間となることが判る。したがって、
なり、逆に小さいときは第２の測定手順が有利となるわ
けであるが、何れにしても遊び時間があり、並列測定数
が３個以上といった具合にその数が大きくなる程にこれ
らの遊び時間は無視し得なくなるというものである。

〔発明の目的〕

本発明の目的は、並列測定数が大であっても遊び時間な
くして半導体素子の特性を高速に測定し得る半導体素子
特性測定方法とその装置を供するものである。

〔発明の概要〕

この目的のため本発明は、あるウェハにおける半導体素
子は他のウェハにおけるそれとは独立してその特性が測
定され、また、ハンドリングが行なわれるようにしたも
のである。また、本発明は、プローブが収容されている
プローバには各種特性を比較判定する良否判定部が付加
され、この良否判定部で何れかの特性が不良と初めて判
定された場合にもハンドリングが行なわれるべくなした
ものである。

〔発明の実施例〕

以下、本発明を第１図、第２図により説明する。

先ず本発明による半導体素子特性測定装置について説明
すれば、第１図はその一例での構成を示したものである
。この構成が第３図に示すものと実質的に異なるところ
はプローバ３ａ〜３に各々には良否判定部２ａ〜２ｋが
設けられ、テスタ一本体としての制御部１の機能が一部
良否判定部２ａ〜２ｋに移されていることである。この
場合制御部ｌでは一連の各種測定用信号および比較基準
信号が周期的に発生されるが、このうち測定用信号はプ
ローバ３ａ〜３に、プローブ４ａ〜４ｋを介しウェハ５
ａ〜５に各々における半導体素子に印加可とされる一方
、プローブ４ａ〜４に、プローバ３ａ〜３ｋを介された
半導体素子各々からの測定結果信号は制御部１からの測
定用信号対応の比較基準信号と良否判定部２ａ〜２にで
比較されることによって、主にマージンに関しての良否
が判定されるようになっている。これとは別に良否判定
部２ａ〜２に各々ではまた短絡や断線などの基本的な特
性を測定すべ（測定用信号および比較基準信号を発生し
、プローバ３ａ〜３に、プローブ４ａ〜４ｋを介し測定
用信号を半導体素子に印加する一方、半導体素子からの
測定結果信号はその測定用信号対応の比較基準信号と比
較されるようになっている。この良否判定部２ａ〜２に
各々での比較判定によってマージンや基本的な特性につ
いての判定結果が否である場合には、良否判定部をして
その半導体素子が形成されているウェハがＸＹステージ
（図示せず）を介し１チップ分移動されることによって
ハンドリングが行なわれるものである。このハンドリン
グが他のウェハとは無関係に独立に行なわれ、また、ハ
ンドリング後の次の半導体素子に対する測定やその開始
タイミングも独立とされていることから、ウェハ５ａ〜
５に上に存在する全ての半導体素子に対する特性の測定
は遊び時間なくして行なわれることになるものである。

さて、本発明による特性測定方法を第２図により詳細に
説明すれば以下のようである。

即ち、ウェハ５ａ、５ｂのみに着目し、しかも半導体素
子５３ｂ、５５ｂ、５６ｂが不良品であるとして測定が
開始されたとすれば、制御部ｌからは第２図に示すテス
トシーケンスような一連の検査項目０１〜Ｃ，について
の一連の測定用信号と比較基準信号とが繰り返し発生さ
れるようになっている。測定用信号はプローバ３ａ、３
ｂ、プローブ４ａ、４ｂを介し半導体素子５１８．５１
ｂに印加され、その測定結果はプローブ４ａ、４ｂを介
し良否判定部２ａ、２ｂに取込まれるようになっている
。良否判定部２ａ、２ｂでは半導体素子５１ａ。

５１ｂからの測定結果と制御部１からの比較基準信号と
が逐次比較されることによって半導体素子５１ａ、５１
ｂの良否が判定されるようになっているものである。

本例では半導体素子５１．ａ、５１ｂは検査項目Ｃ２〜
ＣＰの順でその特性が測定され良品として判定されるが
、この後プローブ４ａ、４ｂは半導体素子５２　ａ　、
　５２　ｂにハンドリングされるようになっている。こ
の場合ハンドリング時間Ｔ２の間も制御部１からは測定
用信号および比較基準信号が発生されているが、この結
果半導体素子５２ａ、５２ｂの測定は検査項目ＣＪから
開始され検査項目Ｃｊ−。

で終るところとなるものである。ところで、半導体素子
５３ａ、５３ｂでの並列測定では半導体素子５３ａ、５
３ｂは検査項目Ｃ，から同時に開始されるも半導体素子
５３ａでは検査項目Ｃ，−１で終了するのに対し、半導
体素子５３ｂではフェイルストップ方式によりこれより
早い検査項目で不良と判定され終了することになる。こ
の判定によりブローバ３ｂは他のプローバ３ａとは独立
に次の被測定半導体素子５４ｂにハンドリングされ、半
導体素子５４ｂに対する測定に入るところとなるもので
ある。したがって、この時点以降からは並列測定されて
いる半導体素子は独立に測定とハンドリングとが繰り返
されることになるものである。

なお、良否判定部’ｌａ、　　２ｂではハンドリングさ
れた直後に半導体素子の断線チェックや短絡チェックな
どの基本的なチェックが行なわれるようになっている。

この後に多項目に亘る詳細なマージン検査が制御部１か
らの信号にもとづいて行なわれるようになっている。

本発明は以上のようなものであるが、プローブ。

プローバおよび良否判定部から成る並列処理部の数に応
じてその処理能力が決められる。したがって、並列処理
部を制御部に対し着脱自在にしておく場合は、他の特性
測定装置における制御部との間で並列処理部が互いに融
通可能となり検査工程の物流管理の自由度が増すことに
なる。また、本例ではウェハ上に形成された半導体素子
の特性測定について述べたが、その後の組立工程を経た
個々の製品の特性測定にも同様に適用可能となっている
。

〔発明の効果〕

以上説明したように本発明による場合は、並行して測定
される半導体素子の数が大であっても、遊び時間なくし
て半導体素子の特性を高速に測定し得るという効果があ
る。

【図面の簡単な説明】

第１図は、本発明による半導体素子特性測定装置の一例
での構成を示す図、第２図は、本発明による半導体素子
特性測定方法を説明するための図、第３図は、これまで
の半導体素子特性測定装置の構成を示す図、第４図、第
５図は、同じくこれまでの半導体素子特性測定方法を説
明するための図である。 １・・・制御部（テスタ一本体）、２ａ〜２ｋ・・・良
否判定部、３ａ〜３ｋ・・・プローバ、４ａ〜４ｋ・・
・プローブ、５ａ〜５ｋ・・・ウェハ。 第１図 第２図 第４図 第５図 第　３　図

Claims (1)

1. 【特許請求の範囲】 １、同時並行的に複数の半導体素子各々における各種特
   性が素子単位に順次測定される半導体素子特性測定方法
   において、複数の半導体素子各々に一連の共通の測定用
   信号を周期的に印加しつつ、該測定用信号対応の比較基
   準信号と半導体素子各々からの測定結果とを順次比較し
   、該比較において何れかの特性が不良であると初めて判
   定された時点および全ての特性が良好であると判定され
   た時点には半導体素子の更新が行なわれ、上記判定時点
   の一定時間経過後には更新に係る半導体素子に対しての
   測定が開始されることを特徴とする半導体素子特性測定
   方法。 ２、複数の半導体素子用に一連の測定用信号および該信
   号対応の比較基準信号を周期的に発生する制御部と、プ
   ローブを介し被測定半導体素子に上記制御部からの測定
   用信号を印加し、且つ該素子からの測定結果を取り込む
   被測定半導体素子対応に設けられたプローバと、該プロ
   ーバ対応に設けられ該プローバとともに並列処理部を構
   成し、該プローバからの測定結果と上記制御部からの比
   較基準信号とを比較判定したうえ、何れかの特性が不良
   であると初めて判定された時点および全ての特性が良好
   であると判定された時点で被測定半導体素子の更新を行
   なう良否判定部とを含む構成を特徴とする半導体素子特
   性測定装置。 ３、並行処理部各々は制御部に対し着脱可として収容さ
   れる特許請求の範囲第２項記載の半導体素子特性測定装
   置。