JPS62114258A - 大規模集積回路 - Google Patents
大規模集積回路Info
- Publication number
- JPS62114258A JPS62114258A JP60254595A JP25459585A JPS62114258A JP S62114258 A JPS62114258 A JP S62114258A JP 60254595 A JP60254595 A JP 60254595A JP 25459585 A JP25459585 A JP 25459585A JP S62114258 A JPS62114258 A JP S62114258A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- signal
- scan path
- observing
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は大規模集積回路に関する。
急速な集積度の向上に伴い、その設計法も設計品質の低
下防止、設計期間の短縮をはかるために機能ブロック単
位での分割設計法がとられ、回路試験に対してはフリッ
プフロップ回路をシーケンシャルに接続したシフト連鎖
方式を有して、シフト動作によるフリップフロップ回路
の試験容易化設計を施し、故障検出率の向上及びテスト
パターンの圧縮に効果を示している。
下防止、設計期間の短縮をはかるために機能ブロック単
位での分割設計法がとられ、回路試験に対してはフリッ
プフロップ回路をシーケンシャルに接続したシフト連鎖
方式を有して、シフト動作によるフリップフロップ回路
の試験容易化設計を施し、故障検出率の向上及びテスト
パターンの圧縮に効果を示している。
上述した従来の回路試験を考慮したフリップフロップ回
財のシフト動作による試験容易化設計を施している大規
模集積回路における観測点はスキャンパス入力端子に対
してスキャンパス出力端子のみであり、故障検出率の向
上及びテストパターンの圧縮に効果を発揮する反面、フ
リップフロップ回路自身の故障試験、つまりチップの良
品選別及び不良領域の解析に時間がかかるという欠点が
ある。
財のシフト動作による試験容易化設計を施している大規
模集積回路における観測点はスキャンパス入力端子に対
してスキャンパス出力端子のみであり、故障検出率の向
上及びテストパターンの圧縮に効果を発揮する反面、フ
リップフロップ回路自身の故障試験、つまりチップの良
品選別及び不良領域の解析に時間がかかるという欠点が
ある。
本発明はチップの良品選別及び不良領域の解析を高速に
行うことができる大規模集積回路を提供するものである
。
行うことができる大規模集積回路を提供するものである
。
本発明は、フリップフロップ回路をシーケンシャルに接
続したシフト連鎖方式を有し、シフト動作に４るフリッ
プフロップ回路の試験容易化設計を施し、機能ブロック
単位の階層的分割レイアウトを施した大規模集積回路に
おいて、機能ブロック単位の７リツプ７０ツブ回路スキ
ャンパス出力信号の接続線に設けた信号観測可能なプロ
ーバー用パッドと、シフトモード信号で制御され、双方
向端子を通して信号を観測可能な双方向バッファとを有
することを特徴とする大規模集積回路である。
続したシフト連鎖方式を有し、シフト動作に４るフリッ
プフロップ回路の試験容易化設計を施し、機能ブロック
単位の階層的分割レイアウトを施した大規模集積回路に
おいて、機能ブロック単位の７リツプ７０ツブ回路スキ
ャンパス出力信号の接続線に設けた信号観測可能なプロ
ーバー用パッドと、シフトモード信号で制御され、双方
向端子を通して信号を観測可能な双方向バッファとを有
することを特徴とする大規模集積回路である。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明を実施した大規模集積回路のレイアウト
模式図であり、第２図は双方向バッファ使用例である。
模式図であり、第２図は双方向バッファ使用例である。
第１図では機能ブロックを４分割した例を示しているが
、機能ブロック均等性及び個数はこれに定まらない。設
計者がシステムを大規模集積回路上で各機能ブロックに
分けて論理設計し、その配置配線を各機能ブロックのレ
イアウトに必要とする大きさの機能ブロック配線領域ｌ
。
、機能ブロック均等性及び個数はこれに定まらない。設
計者がシステムを大規模集積回路上で各機能ブロックに
分けて論理設計し、その配置配線を各機能ブロックのレ
イアウトに必要とする大きさの機能ブロック配線領域ｌ
。
２．３．４で行い、その後、機能ブロック間配線領域５
を使用して各機能ブロック間、入出力バッファ領域７及
びＩ１０セル領域６の配線を行う。
を使用して各機能ブロック間、入出力バッファ領域７及
びＩ１０セル領域６の配線を行う。
本発明はフリップフロップ回路１０をシーケンシャルに
接続しだシフト連鎖方式を有し、シフト動作によるフリ
ップフロップ回路の試験容易化が施されたこの種の大規
模集積回路において、各機能ブロック間結線のひとつで
あるフリップフロップ回路スキャンパス出力信号の接続
線１３に信号観測可能なプローバー用パッド１６を設け
るとともに、第２図に示すシフトモード信号１４で制御
され双方向端子９を通して信号を観測可能な双方向バッ
ファ８を備えたものである。
接続しだシフト連鎖方式を有し、シフト動作によるフリ
ップフロップ回路の試験容易化が施されたこの種の大規
模集積回路において、各機能ブロック間結線のひとつで
あるフリップフロップ回路スキャンパス出力信号の接続
線１３に信号観測可能なプローバー用パッド１６を設け
るとともに、第２図に示すシフトモード信号１４で制御
され双方向端子９を通して信号を観測可能な双方向バッ
ファ８を備えたものである。
従って、従来のスキャンパスの観測点はスキャンパス入
力端子１１に対してスキャンパス出力端子１２のみであ
るのに対し、本発明は機能ブロック単位に分割し、フリ
ップフロップ回路のスキャンパス観測点を複数個設ける
ことにより、試験範囲が各ブロック単位に細分化され、
最終ブロックの観測結果を待たなくても故障ブロックを
観測できるため、故障試験を高速に行うことができ、チ
ップの良品選別及び機能ブロック単位での不良領域の解
析を高速に行うことが可能となる。観測用端子はシフト
動作時以外は一般入力信号１５０入力端子として有効利
用される。
力端子１１に対してスキャンパス出力端子１２のみであ
るのに対し、本発明は機能ブロック単位に分割し、フリ
ップフロップ回路のスキャンパス観測点を複数個設ける
ことにより、試験範囲が各ブロック単位に細分化され、
最終ブロックの観測結果を待たなくても故障ブロックを
観測できるため、故障試験を高速に行うことができ、チ
ップの良品選別及び機能ブロック単位での不良領域の解
析を高速に行うことが可能となる。観測用端子はシフト
動作時以外は一般入力信号１５０入力端子として有効利
用される。
以上説明したように本発明は、フリップフロップ回路を
シーケンシャルに接続したシフト連鎖方式を有し、シフ
ト動作によるフリップフロップ回路の試験容易化設計を
施し、機能ブロック単位の階層的分割レイアウトを施し
た大規模集積回路において、機能ブロック間結線のひと
つであるフリップフロップ回路のスキャンパス出力信号
の接続線に設けた信号観測可能なプローバー用パッドを
設け、かつこの出力信号をシフトモード信号で制御され
、双方同端子により信号ｒｇ２側可能な双方向バッファ
を備えているため、フリップフロップ回路の故障試懺を
高速に行うことができ、チップの良品選別及び機能ブロ
ック単位での不良領域の解析を高速に行うことができ、
かつ観測用端子はシフト動作時以外は入力端子として有
効使用できる効果がある。
シーケンシャルに接続したシフト連鎖方式を有し、シフ
ト動作によるフリップフロップ回路の試験容易化設計を
施し、機能ブロック単位の階層的分割レイアウトを施し
た大規模集積回路において、機能ブロック間結線のひと
つであるフリップフロップ回路のスキャンパス出力信号
の接続線に設けた信号観測可能なプローバー用パッドを
設け、かつこの出力信号をシフトモード信号で制御され
、双方同端子により信号ｒｇ２側可能な双方向バッファ
を備えているため、フリップフロップ回路の故障試懺を
高速に行うことができ、チップの良品選別及び機能ブロ
ック単位での不良領域の解析を高速に行うことができ、
かつ観測用端子はシフト動作時以外は入力端子として有
効使用できる効果がある。
第１図は本発明の大規模集積回路のレイアウト模式図、
第２図は双方向バッファ使用例である。 １．２，３．４・・・機能ブロック配線領域、５・・・
機能ブロック間配線領域、６・・・Ｉ１０セル領域、７
・・・入出力バッファ領域、８・・・双方向バッファ、
９・・・双方向端子、１０・・・フリップフロップ回路
、１１・・・スキャンパス入力端子、１２・・・スキャ
ンパス出力端子、１３・・・接続線、１４・・・シフト
モード信号、１５・・・−設入力信号、１６・・・プロ
ーバー用パッド −ミ於Ｃ
第２図は双方向バッファ使用例である。 １．２，３．４・・・機能ブロック配線領域、５・・・
機能ブロック間配線領域、６・・・Ｉ１０セル領域、７
・・・入出力バッファ領域、８・・・双方向バッファ、
９・・・双方向端子、１０・・・フリップフロップ回路
、１１・・・スキャンパス入力端子、１２・・・スキャ
ンパス出力端子、１３・・・接続線、１４・・・シフト
モード信号、１５・・・−設入力信号、１６・・・プロ
ーバー用パッド −ミ於Ｃ
Claims (1)
- （１）フリップフロップ回路をシーケンシャルに接続し
たシフト連鎖方式を有し、シフト動作によるフリップフ
ロップ回路の試験容易化設計を施し、機能ブロック単位
の階層的分割レイアウトされた大規模集積回路において
、機能ブロック単位のフリップフロップ回路スキャンパ
ス出力信号の接続線に設けた信号観測可能なプローバー
用パッドと、シフトモード信号で制御され、双方向端子
を通して信号を観測可能な双方向バッファとを有するこ
とを特徴とする大規模集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254595A JPS62114258A (ja) | 1985-11-13 | 1985-11-13 | 大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254595A JPS62114258A (ja) | 1985-11-13 | 1985-11-13 | 大規模集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62114258A true JPS62114258A (ja) | 1987-05-26 |
Family
ID=17267222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60254595A Pending JPS62114258A (ja) | 1985-11-13 | 1985-11-13 | 大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62114258A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413479A (en) * | 1987-07-08 | 1989-01-18 | Fujitsu Ltd | Test system for integrated circuit |
| JPH02234083A (ja) * | 1989-03-08 | 1990-09-17 | Fujitsu Ltd | パラレルスキャン回路 |
| US5162893A (en) * | 1988-05-23 | 1992-11-10 | Fujitsu Limited | Semiconductor integrated circuit device with an enlarged internal logic circuit area |
-
1985
- 1985-11-13 JP JP60254595A patent/JPS62114258A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413479A (en) * | 1987-07-08 | 1989-01-18 | Fujitsu Ltd | Test system for integrated circuit |
| JPH0746123B2 (ja) * | 1987-07-08 | 1995-05-17 | 富士通株式会社 | 集積回路の試験方式 |
| US5162893A (en) * | 1988-05-23 | 1992-11-10 | Fujitsu Limited | Semiconductor integrated circuit device with an enlarged internal logic circuit area |
| JPH02234083A (ja) * | 1989-03-08 | 1990-09-17 | Fujitsu Ltd | パラレルスキャン回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900007743B1 (ko) | 검사하기에 용이한 반도체 lsi장치 | |
| JP2003084036A (ja) | 診断システム及び診断方法 | |
| JPS62114258A (ja) | 大規模集積回路 | |
| US5898705A (en) | Method for detecting bus shorts in semiconductor devices | |
| JPS62155549A (ja) | 大規模集積回路 | |
| JPH11204597A (ja) | 半導体装置の製造方法および半導体ウエハ | |
| JPS6262552A (ja) | 大規模集積回路 | |
| JPS6082871A (ja) | 論理集積回路 | |
| JPS62155550A (ja) | 大規模集積回路 | |
| JPH02238645A (ja) | ウェハー | |
| JPS62155551A (ja) | 大規模集積回路 | |
| JPH08240643A (ja) | 集積回路 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JPS6235644A (ja) | 半導体装置 | |
| KR960005097B1 (ko) | 반도체 집적회로(ic) 장치의 검사장치 | |
| JPS6197941A (ja) | 半導体ウエハにおけるテスト回路部 | |
| JPH0232271A (ja) | 半田付不良検査用テスト回路を有する多ピンｌｓｉ | |
| JPH02296346A (ja) | 半導体集積装置の検査方法 | |
| JPS62211573A (ja) | 故障診断回路をもつ大規模集積回路 | |
| JP2004012283A (ja) | 半導体集積回路の検査装置および検査方法 | |
| JPH0284763A (ja) | 集積回路 | |
| JPH0750326A (ja) | 半導体集積回路装置 | |
| JPS60147127A (ja) | 内部信号テスト回路付集積回路 | |
| US20050050422A1 (en) | Semiconductor integrated circuit | |
| JPS60154637A (ja) | 集積回路装置 |