CN110537366B - 固态摄像装置 - Google Patents

固态摄像装置 Download PDF

Info

Publication number
CN110537366B
CN110537366B CN201880023311.6A CN201880023311A CN110537366B CN 110537366 B CN110537366 B CN 110537366B CN 201880023311 A CN201880023311 A CN 201880023311A CN 110537366 B CN110537366 B CN 110537366B
Authority
CN
China
Prior art keywords
pixel
transistor
reset
unit
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880023311.6A
Other languages
English (en)
Other versions
CN110537366A (zh
Inventor
大池祐辅
佐藤守
田川幸雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110537366A publication Critical patent/CN110537366A/zh
Application granted granted Critical
Publication of CN110537366B publication Critical patent/CN110537366B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

提供了一种摄像装置，其包括：差分放大器电路，所述差分放大器电路包括第一放大晶体管和第二放大晶体管；以及多个像素，所述多个像素包括第一像素和第二像素，其中，所述第一像素包括第一光电转换器、第一复位晶体管和所述第一放大晶体管，并且其中，所述第二像素包括第二光电转换器、第二复位晶体管和所述第二放大晶体管，其中，所述第一复位晶体管连接到第一复位电压，并且其中，所述第二复位晶体管连接到与所述第一复位电压不同的第二复位电压。

Description

固态摄像装置
技术领域
本技术涉及信号处理装置和固态摄像装置，并且特别地，涉及能够提供用于实现高转换效率的差分放大器电路的信号处理装置和固态摄像装置。
相关申请的交叉引用
本申请要求2017年4月11日提交的日本优先权专利申请JP 2017-078184的权益，因此将其全部内容通过引用并入本文中。
背景技术
近年来，互补金属氧化物半导体(CMOS：complementary metal oxidesemiconductor)图像传感器已经变得普遍。对于CMOS图像传感器，源极跟随器电路被广泛用作用于读取已经由排列在像素阵列单元中的多个像素进行了光电转换的信号电荷的电路(例如，参见PTL 1)。
此外，除了源极跟随器电路之外，还存在使用源极接地电路 (source-groundedcircuit)或差分放大器电路的信号读出构造(例如，参见PTL 2)。
引用列表
专利文献
PTL 1：JP 2005-311487A
PTL 2：JP 2008-271280A
发明内容
技术问题
然而，虽然在使用差分放大器电路执行信号读出的情况下能够以高转换效率读取信号，但是也存在缺点，因此需要进一步改进。
鉴于上述情况，期望提供一种用于实现高转换效率的差分放大器电路。
解决技术问题的技术方案
根据本发明，提供了一种摄像装置。所述摄像装置包括：差分放大器电路，其包括第一放大晶体管和第二放大晶体管；以及多个像素，其包括第一像素和第二像素，其中，所述第一像素包括第一光电转换器、第一复位晶体管和所述第一放大晶体管，并且所述第二像素包括第二光电转换器、第二复位晶体管和所述第二放大晶体管，其中，所述第一复位晶体管连接到第一复位电压，并且其中，所述第二复位晶体管连接到与所述第一复位电压不同的第二复位电压。
另外，根据本发明，提供了一种摄像装置。所述摄像装置包括：第一差分放大器电路，其包括第一放大晶体管和第二放大晶体管；第二差分放大器电路，其包括第三放大晶体管和第四放大晶体管；多个像素，其包括第一像素、第二像素、第三像素和第四像素，其中，所述第一像素包括第一光电转换器和所述第一放大晶体管，所述第二像素包括第二光电转换器和所述第二放大晶体管，所述第三像素包括第三光电转换器和所述第三放大晶体管，并且所述第四像素包括第四光电转换器和所述第四放大晶体管；第一信号线，其连接到所述第一像素；第二信号线，其连接到所述第二像素；第三信号线，其连接到所述第三像素；第四信号线，其连接到所述第四像素；第一开关电路，其被构造成将所述第一信号线和所述第二信号线连接；第二开关电路，其被构造成将所述第二信号线和所述第三信号线连接；以及第三开关电路，其被构造成将所述第三信号线和所述第四信号线连接。
本发明的有利效果
根据本技术的第一实施例和第二实施例，能够提供一种用于实现高转换效率的差分放大器电路。
需要注意，本文中所述的效果不一定是限制性的，并且可以展示本发明中所述的任何效果。
附图说明
图1是图示了在源极跟随器型读出构造中产生噪声的位置的电路图。
图2是图示了在不共用像素的情况下的构造的电路图。
图3是图示了在共用像素的情况下的构造的电路图。
图4是图示了在差分型放大读出构造中产生噪声的位置的电路图。
图5是用于描述复位馈通和差分操作点的问题的图。
图6是图示了应用本技术的固态摄像装置的实施例的构造示例的图。
图7是图示了像素的构造示例的电路图。
图8是图示了根据第一实施例的差分像素读出电路的构造示例的电路图。
图9是示出了对构成差分像素读出电路的像素进行驱动的示例的时序图。
图10是图示了在读取像素和基准像素布置在同一行中的情况下的构造的电路图。
图11是图示了在读取像素和基准像素布置在同一列中的情况下的构造的电路图。
图12是图示了在读取像素和基准像素彼此靠近但布置在不同的行和列中的情况下的构造的电路图。
图13是图示了在各列中布置基准专用像素的情况下的构造的电路图。
图14是图示了在各列中布置基准专用虚设像素的情况下的构造的电路图。
图15是图示了使用共源共栅电流镜电路的构造的电路图。
图16是图示了能够切换读取像素和基准像素的构造的电路图。
图17是图示了能够切换读取像素和基准像素的构造的电路图。
图18是示出了能够切换成读取像素和基准像素的像素的驱动示例的时序图。
图19是图示了切换到SF模式的像素的构造的电路图。
图20是图示了切换到差分模式的像素的构造的电路图。
图21是图示了切换到差分模式的像素的构造的电路图。
图22是示出了切换到SF模式的像素的驱动示例的时序图。
图23是示出了切换到差分模式的像素的驱动示例的时序图。
图24是用于描述通过采用第一实施例获得的效果的图。
图25是图示了根据第二实施例的像素读出电路的构造示例的电路图。
图26是图示了差分模式下的像素读出电路的构造示例的电路图。
图27是图示了差分模式下的像素读出电路的构造示例的电路图。
图28是图示了SF模式下的像素读出电路的构造示例的电路图。
图29是示出了切换到差分模式的像素的驱动示例的时序图。
图30是示出了切换到SF模式的像素的驱动示例的时序图。
图31是图示了在差分模式下读取像素和基准像素的数量不同的情况下的构造的电路图。
图32是用于描述通过采用第二实施例获得的效果的图。
图33是图示了能够应用本技术的实施例的层叠型固态摄像装置的构造示例的图。
图34是图示了具有应用本技术的实施例的固态摄像装置的电子设备的构造示例的框图。
图35是图示了应用本技术的实施例的固态摄像装置的使用示例的图。
图36是图示了车辆控制系统的示意性构造示例的框图。
图37是图示了车外信息检测部和摄像部的安装位置的示例的说明图。
具体实施方式
下面将参照附图描述本技术的实施例。需要注意，将按以下顺序提供描述。
1.本技术的概述
2.固态摄像装置的构造
3.第一实施例：通过外部施加和负反馈设定复位电压的构造
4.第二实施例：基准侧放大器晶体管水平连接的构造
5.变形例
6.电子设备的构造
7.固态摄像装置的使用示例
8.移动体的应用示例
<1.本技术的概述>
在CMOS图像传感器中，以矩阵形状二维布置在像素阵列单元中的每个单位像素(下面也将称为像素)中设置有：光电二极管(PD)，其用作光电转换单元；浮动扩散单元(FD)，其中，由光电二极管进行光电转换后的电子被转换成电压；以及放大器晶体管，其接收由浮动扩散单元(FD)获得的电压作为栅极输入。通常，通过使用放大器晶体管的源极跟随器电路执行读出(下面也将称为源极跟随器型读出)(例如，参见上述的PTL 1)。
另一方面，存在如下构造：通过源极接地电路执行读出的构造和通过差分放大器电路执行读出(下面将称为差分型放大读出)的构造，并且这两种构造具有相似的像素构造(例如，参见上述的PTL 2)。
然而，在像素中，在光电二极管中产生的电子根据FD节点的寄生电容而被转换成具有每电子的电压转换效率(μV/e-)的电压。通过放大器晶体管从二维布置在像素阵列单元中的像素读取与信号电子的数量一致的FD节点的电压幅度ΔVfd。
此时，读取信号上叠加有噪声。例如，图1图示了噪声的主要来源。
也就是说，存在着如下噪声：在像素900的放大器晶体管914中产生的噪声Vn_pix(μVrms)；在模拟前端(AFE：analog front-end)931 中产生的噪声Vn_afe(μVrms)，该模拟前端931对经由垂直信号线(VSL) 922从二维布置的像素读取的电压进行放大；以及在模拟/数字转换器 (ADC：analog/digital converter)932中产生的噪声Vn_adc(μVrms)。
在下面的描述中，将噪声Vn_pix定义为被转换成在FD节点中产生的电压噪声的噪声，将噪声Vn_afe定义为被转换成在垂直信号线922周围产生的电压噪声的噪声，并且将噪声Vn_adc定义为被转换成在模拟/ 数字转换器932的输入节点中产生的噪声的噪声。
在源极跟随器型读出的构造中，垂直信号线(VSL)922的电压幅度ΔVvsl的增益Asf是FD节点的电压幅度ΔVfd的增益的0.8～1.0倍，因此，能够满足以下公式(1)。
ΔVvsl＝Asf×AVfd...(1)
这里，将FD节点的电子-电压转换的转换效率(μV/e-)设定为ηfd。也就是说，在将垂直信号线922的电子-电压转换的转换效率(μV/e-)设定为ηvsl的情况下，能够满足以下公式(2)。
ηvsl＝Asf×ηfd...(2)
此外，如果将信号电子的数量设定为Nsig_e，则能够使用以下公式 (3)来表示上述要素。
AVvsl＝ηvsl×Nsig_e＝ηfd×Asf×Nsig_e...(3)
需要注意，这里，为了简化，在模拟前端(AFE)931中，如果将叠加在没有电压放大(即，具有一倍增益)的A/D转换的输出上的噪声转换成在垂直信号线922中产生的电压噪声以便设定Vn_total(μVrms)，则该噪声是Vn_adc、Vn_afe和Afd×Vn_pix的总和(均方)。
这表示：基于电子数量Nsig_e将Vn_total的噪声叠加在VSL信号幅度ΔVvsl上。这里，重要的是，在涉及图像质量时，确定与多个信号电子相关联的叠加噪声的量，因此，如果将噪声转换成FD节点中的电子数量(单位：e-rms)，则满足以下公式(4)。
[数学式1]
Figure GDA0002222284580000061
然而，在公式(4)中，由于如以上公式(2)所述满足ηvsl＝Asf×ηfd，因此，如果Asf增大，则Vn_adc和Vn_afe会受到轻微影响。此外，如果ηfd增大，则Vn_adc、Vn_afe和Vn_pix会受到轻微影响。
Asf是源极跟随器电路的电压增益，如上所述通常为0.8～1.0，并且 Asf逻辑上不超过1.0，因此难以提高。ηfd是基于在FD节点周围发现的寄生电容的和Cfd来确定的，因此，能够满足以下公式(5)。
ηfd＝e/Cfd...(5)
然而，在公式(5)中，e表示电子量子中的1.602×10-19库仑的整数。为了降低噪声，减小容量存在物理限制，并且如果采用多个像素共用晶体管的构造来减小像素间距，则Cfd增大，因此，使ηfd增大变得更加困难。
需要注意，图2图示了在作为布置在像素阵列单元中的像素的示例的像素900-11、900-12、900-21和900-22的各者中独立地读取信号且没有像素共用的情况下的构造。
此外，图3图示了四个像素900-11、900-12、900-21和900-22处于像素共用状态的情况下的构造，因此，像素900-11的浮动扩散单元(FD) 921和放大器晶体管914也被其他像素使用。
在源极跟随器型读出的上述构造中，因为Asf的值约为其一倍，所以如果既不能增大精细像素中的ηfd，又不能将ηvsl设计得很高，则因此不能降低噪声。
同时，差分型放大读出具有例如图4所示的构造。
也就是说，在差分型放大读出的构造中，基于VSL节点之间的寄生电容Cgd的量来确定垂直信号线(VSL)922的电压幅度ΔVvsl的增益 Adif，寄生电容Cgd是FD节点的寄生电容Cfd的一部分。需要注意，为了调节增益Adif，Cgd可以包括有意添加的电容以及作为布线电容等的晶体管的寄生电容。
在差分型放大读出的上述构造中，在将差分放大器电路的开环增益设定为Av的情况下，满足以下公式(6)。
ηvsl＝e/{Cgd+Cfd/Av}...(6)
同样地，当将在差分型放大读出的构造中产生的总噪声转换成FD 节点中的电子数量时，满足以下公式(7)。
[数学式2]
Figure GDA0002222284580000081
如果使公式(7)中的ηvsl和ηfd增大，则能够明显降低噪声。
这里，当将图1所示的源极跟随器型读出的构造的公式(4)与图4 所示的差分型放大读出的构造的公式(7)进行比较时，以下是关于Vn_adc 和Vn_afe的讨论。
也就是说，在公式(4)中，由于如公式(2)所示，ηvsl具有ηvsl＝Asf×ηfd 的关系，并且Asf最高为1.0，所以公式(8)具有以下关系。
ηvsl≤ηfd＝e/Cfd...(8)
同时，在公式(7)中，由于如在公式(6)中一样，ηvsl具有ηvsl＝e/{Cgd+Cfd/Av}的关系，Av通常为几十至一百，能够抑制Cfd的影响，因此，公式(9)具有以下关系。
ηvsl÷e/Cgd...(9)
如上所述，当在源极跟随器型读出的构造中难以减小公式(8)中的 Cfd时，无法使ηvsl增大。
另一方面，在差分型放大读出的构造中，由于基于公式(9)，Cgd 是Cfd的一部分，因此Cgd具有比Cfd更小的值，并且如图4所示，Cgd 是在放大器晶体管914上寄生的电容，因此，即使采用多个像素共用晶体管的结构(如在图3中一样)，Cgd也不会阻碍电容的减小。
也就是说，ηvsl在差分型放大读出的构造中具有比在源极跟随器型读出的构造中更高的值，这从噪声的角度来看是有利的。然而，过去使用的差分型放大读出的构造存在两个问题。
第一个问题是，必须将作为基准电位的初始FD电位设定为如下电压：在该电压下，电荷能够从诸如光电二极管(PD)等光电转换器911 传输；并且必须将作为基准电位的初始FD电位设定为如下电压：在该电压下，能够确保幅度的动态范围以读取足够量的信号电荷。
在图4所示的电路构造中，由于初始FD电位高并且初始FD电位有利于传输电荷，因此能够传输大量的信号电荷，但是另一方面，低的初始FD电位会导致大幅度的输出电压。需要注意，在作为光电转换器911 的光电二极管(PD)的极性反转的情况下，反向电位设定是有利的。
因此，重要的是，设定如下的初始FD电位：在该初始FD电位下，电荷能够从光电转换器911传输并且能够获得大幅度的像素输出电压。
然而，由于差分放大器电路具有高的放大增益，因此存在的问题是，因为元件特性、电源和温度等的不均匀而导致输入信号的不均匀被放大，结果，造成输出信号的显著不均匀。特别地，当在复位时接收到大的输入信号时，复位的输出电平偏离电压可读范围并变得不确定。
这里，上述的PTL 2公开了：通过在复位时将输出电平反馈回输入端以确定每个像素的初始FD电位，能够抑制元件特性、电源和温度等的不均匀，但是复位时的浮动扩散单元(FD)的电位电平是基于电流镜晶体管(current mirror transistor)、读出晶体管和负载MOS晶体管的导通电阻的比率来确定的。然后，如果确定了这些晶体管的尺寸和驱动电流，则能够确定电位电平基本上是均匀的。
特别地，由于读出晶体管是布置在构成像素阵列单元的像素内的晶体管，因此难以自由地调节读出晶体管的尺寸，并且通常难以控制初始 FD电位的设定，使得来自光电二极管的电荷的传输与像素的输出电压的幅度兼容。
同时，在图5中的A所示的差分型放大读出中，当完成复位操作且复位晶体管913根据驱动信号RST处于截止状态时，FD电位和VSL电位具有图5中的B所示的关系。
也就是说，当复位晶体管913处于截止状态时，浮动扩散单元(FD) 921与外部布线电气断开以处于浮动状态，并且浮动扩散单元(FD)921 的FD电位降低到低电平，这主要是因为与复位晶体管913的栅极电极的电容耦合。将FD电位在复位晶体管913的导通状态与截止状态之间的切换时刻产生的变化ΔVFD称为复位馈通(reset feedthrough)。
此外，当在差分型放大读出中读出侧与基准侧之间的复位馈通量明显不同时，该差异被放大为增益的倍数并被输出到垂直信号线(VSL) 922，并且复位电平偏离电压可读范围，因此初始信号电平变得不稳定。
如上所述，在差分型放大读出的构造中，需要阻止可能由复位馈通引起的复位电平偏离可读范围，并且需要在实现高转换效率(放大率) 的同时确定最佳初始FD电位。这是第一个问题。
第二个问题是，在差分型放大读出的构造中，由于添加了基准侧的差分对的晶体管，因此，最终的噪声总和增加了在像素中所包括的放大器晶体管中产生的噪声量。
这里，着重于针对图1所示的源极跟随器型读出的构造的公式(4) 和针对图4所示的差分型放大读出的构造的公式(7)中的噪声Vn_pix，ηfd在两个公式中都变为e/Cfd，因此ηfd没有差异。
然而，由于在基准侧的放大器晶体管上产生的噪声也叠加在图4所示的差分型放大读出的构造中，因此噪声量相应地加倍。由于在差分型放大读出的构造中Vn_pix分量在总噪声中加倍，因此，当与源极跟随器型读出的构造相比时，该构造在噪声方面是不利的。这是第二个问题。
根据本发明的技术(本技术)提出了用于解决第一个问题和第二个问题的措施。
也就是说，为了解决第一个问题，在差分型放大读出的构造中，将基准像素的复位电压构造成从外部施加，并且将读取像素的复位电压构造成从垂直信号线负反馈，因此，可以阻止可能由复位馈通引起的复位电平偏离可读范围，并且可以在实现高转换效率(放大率)的同时控制读取像素的FD电位，以便在复位时具有期望值。
此外，为了解决第二个问题，在差分型放大读出的构造中，将基准像素的放大器晶体管的源极侧的节点、漏极侧的节点、以及源极侧和漏极侧的节点连接在像素阵列单元的每列上(彼此连接)，因此，在实现高转换效率(放大率)的同时，能够抑制噪声增加。
下面将通过例示第一实施例和第二实施例来详细描述本技术。换言之，将第一实施例作为用于解决第一个问题的第一措施进行描述，并且将第二实施例作为用于解决第二个问题的第二措施进行描述。
需要注意，用于解决第一个问题的第一措施和用于解决第二个问题的第二措施可以作为单独的措施来解决问题，并且一个措施可以与另一个措施相结合。
也就是说，通过将第一措施与第二措施相结合，能够解决第一个问题和第二个问题，结果，能够表现出两种措施的效果。同样地，当将第二措施与第一措施相结合时，也能够解决第一个问题，结果，能够表现出两种措施的效果。
<2.固态摄像装置的构造>
(固态摄像装置的构造示例)
图6是图示了应用本技术的固态摄像装置的实施例的构造示例的图。
图6的CMOS图像传感器10是使用互补金属氧化物半导体(CMOS) 的固态摄像装置的示例。CMOS图像传感器10经由光学透镜系统(未图示了)接收来自被摄体的入射光(图像光)，以像素为单位将在摄像平面上形成图像的入射光的光量转换为电信号，然后将该信号作为像素信号输出。
在图6中，CMOS图像传感器10包括像素阵列单元11、垂直驱动单元12、列读出电路单元13、列信号处理单元14、水平驱动单元15、系统控制单元16、信号处理单元17和数据存储单元18。
像素阵列单元11、垂直驱动单元12、列读出电路单元13、列信号处理单元14、水平驱动单元15、系统控制单元16、信号处理单元17和数据存储单元18形成在一个或多个彼此电气连接的层叠型半导体基板(芯片)上。
像素阵列单元11包括以矩阵形状二维布置的单位像素(像素)，每个单位像素具有光电转换单元(例如，光电二极管)，该光电转换单元光电转换成与入射光的光量对应的电荷量，累积转换后的电荷，然后将转换后的电荷作为信号输出。
需要注意，像素阵列单元11可以包括如下区域：在该区域中，除了有效的像素(有效像素)之外，以矩阵形状二维布置有虚设像素和遮光像素，该虚设像素被构造成没有用于光电转换的光电二极管，该遮光像素相当于有效像素，除了像素为光接收表面挡住光以阻挡来自外部的光入射。
此外，在下面的描述中，可以将与入射光的光量对应的光电荷量简单地描述为“电荷”，并且可以将单位像素简单地描述为“像素”。
像素阵列单元11还包括：像素驱动线31，其在图的左右方向(像素行阵列方向)上针对矩阵形状的像素阵列的每行形成；以及垂直像素配线32，其在图的上下方向(像素列阵列方向)上针对每列形成。每条像素驱动线31的一端连接到垂直驱动单元12的对应于每行的输出端。
列读出电路单元13至少包括：向包括在像素阵列单元11中的所选行中的每列像素供应恒定电流的电路；构成高增益放大器的电流镜电流；以及读出模式开关。列读出电路单元13与包括在像素阵列单元11中的所选像素中的晶体管一起构成放大器，并且列读出电路单元13将光电荷信号转换成电压信号并将该信号输出到垂直像素配线32。
垂直驱动单元12是由移位寄存器和地址解码器等构成的像素驱动单元，并且垂直驱动单元12同时驱动像素阵列单元11的所有像素，或者以行为单位驱动一些像素。尽管没有图示垂直驱动单元12的具体构造，但是该单元包括读出扫描系统和清除扫描系统并且执行统一扫描 (consolidated sweeping)或统一传输(consolidated transfer)。
读出扫描系统以行为单位选择性地顺序扫描像素阵列单元11的像素，以从像素读取信号。关于在行驱动(卷帘快门操作)的情况下的清除，在比读出扫描提前使快门进行操作所需的时间(快门速度时间)的时候，对将经历读出扫描系统的读出扫描的读出行执行清除扫描。
此外，在全局曝光(全局快门操作)的情况下，在统一传输之前的快门速度时间，执行统一清除。该清除清除(复位)了来自读出行中的像素的光电转换元件的多余电荷。此外，清除(复位)多余电荷使得能够执行所谓的电子快门操作。
这里，电子快门操作指的是：就在该操作之前的丢弃保留在光电转换元件中的多余光电荷之后，开始新曝光(开始累积光电荷)的操作。通过读出扫描系统执行的读出操作而读取的信号对应于紧接在前一次的读出操作或电子快门操作之后入射的光量。
在驱动行的情况下，从前一次的读出操作的读出时刻或电子快门操作的清除时刻到当前读出操作的读出操作的读出时刻之间的时段是像素的光电荷的累积时间(曝光时间)。在全局曝光的情况下，从统一清除到统一传输之间的时间是累积时间(曝光时间)。
从垂直驱动单元12选择并扫描的像素行的像素输出的像素信号经由每条垂直像素配线32被供应给列信号处理单元14。列信号处理单元14 针对像素阵列单元11的每个像素列对经由垂直像素配线32从所选行中的像素输出的像素信号执行预定的信号处理，并且列信号处理单元14临时保存处理后的像素信号。
具体地，作为信号处理，列信号处理单元14至少执行噪声消除处理，例如相关双采样(CDS：correlated double sampling)处理。由列信号处理单元14执行的相关双采样消除了像素特有的固定模式噪声，例如复位噪声或放大器晶体管的阈值的不均匀性等。需要注意，除了噪声消除处理的功能之外，列信号处理单元14还能够具有例如模数(A/D)转换功能以将信号电平作为数字信号输出。
水平驱动单元15由移位寄存器和地址解码器等构成，并且水平驱动单元15顺序地选择列信号处理单元14的与像素列对应的单位电路。由于水平驱动单元15执行的选择性扫描，由列信号处理单元14处理后的像素信号被顺序地输出到信号处理单元17。
系统控制单元16由产生各种时序信号的时序生成器等构成，并且系统控制单元16基于时序生成器产生的各种时序信号执行垂直驱动单元 12、列信号处理单元14和水平驱动单元15等的驱动控制。
CMOS图像传感器10还包括信号处理单元17和数据存储单元18。信号处理单元17至少具有加法处理功能，并且对从列信号处理单元14 输出的像素信号执行各种信号处理等，例如加法处理。数据存储单元18 临时存储信号处理单元17在信号处理期间执行信号处理所需的数据。
信号处理单元17和数据存储单元18可以是设置在与CMOS图像传感器10分开的基板上的外部信号处理单元，例如，数字信号处理器(DSP： digital signal processor)或软件，并且信号处理单元17和数据存储单元 18可以与CMOS图像传感器10安装在同一基板上。
(像素的构造示例)
接着，将参照图7描述以矩阵形状二维布置在图6的像素阵列单元 11中的像素100的电路构造示例。
在图7中，像素100包括光电转换单元111、传输晶体管112、复位晶体管113、放大器晶体管114和选择晶体管115。此外，像素100中还形成有浮动扩散单元(FD)121。
此外，像素100连接到作为具有与垂直驱动单元12连接的一端的像素驱动线31的SEL驱动线、RST驱动线和TRG驱动线，且像素100连接到作为具有与列读出电路单元13连接的一端的垂直像素配线32的垂直信号线22、垂直复位输入线61和垂直电流供应线62。
用作光电转换单元111的光电二极管的阳极接地，并且该光电二极管的阴极连接到传输晶体管112的源极。传输晶体管112的漏极连接到复位晶体管113的源极和放大器晶体管114的栅极，并且这两种连接相交的点形成浮动扩散单元(FD)121。
此外，复位晶体管113的漏极连接到垂直复位输入线61，并且放大器晶体管114的源极连接到垂直电流供应线62。放大器晶体管114的漏极连接到选择晶体管115的源极，并且选择晶体管115的漏极连接到垂直信号线(VSL)22。
传输晶体管112的栅极、复位晶体管113的栅极和选择晶体管115 的栅极分别经由像素驱动线31(TRG驱动线、RST驱动线和SEL驱动线)连接到垂直驱动单元12(图6)，并且将脉冲作为驱动信号供应给传输晶体管112的栅极、复位晶体管113的栅极和选择晶体管115的栅极。
接着，将描述图7所示的像素100的基本功能。
复位晶体管113根据从垂直驱动单元12(图6)供应的驱动信号RST 开启或断开在浮动扩散单元(FD)121中累积的电荷的排放。
例如，当复位晶体管113被供应高(H)电平驱动信号RST时，通过垂直复位输入线61施加的电压使浮动扩散单元(FD)121钳位，并且导致在浮动扩散单元(FD)121中累积的电荷被排放(复位)。此外，当将低(L)电平驱动信号RST供应给复位晶体管113时，浮动扩散单元(FD)121与垂直复位输入线61电气断开以处于浮动状态。
同时，光电转换单元111对入射光进行光电转换，并且生成和累积与光量对应的电荷。传输晶体管112根据从垂直驱动单元12(图6)供应的驱动信号TRG开启或断开从光电转换单元111到浮动扩散单元(FD) 121的电荷传输。
例如，当供应H电平驱动信号TRG时，传输晶体管112将在光电转换单元111中累积的电荷传输到浮动扩散单元(FD)121，并且当供应L 电平驱动信号TRG时，停止电荷传输。需要注意，当传输晶体管112停止向浮动扩散单元(FD)121传输电荷时，经过光电转换的电荷累积在光电转换单元111中。
浮动扩散单元(FD)121具有对经由传输晶体管112从光电转换单元111传输过来的电荷进行累积的功能，并且根据复位晶体管113截止的浮动状态下的累积电荷量对浮动扩散单元(FD)121的电位进行调制。
放大器晶体管114充当用于接收作为输入信号的浮动扩散单元(FD) 121的电位变化的放大器，浮动扩散单元(FD)121与放大器晶体管114 的栅极连接，并且放大器晶体管的输出电压信号经由选择晶体管115被输出到垂直信号线22。
选择晶体管115根据从垂直驱动单元12(图6)供应的驱动信号SEL 开启或断开从放大器晶体管114到垂直信号线22的电压信号输出。
例如，当供应H电平驱动信号SEL时，选择晶体管115将电压信号输出到垂直信号线22，并且当供应L电平驱动信号SEL时，选择晶体管停止输出电压信号。因此，只能在与多个像素100连接的垂直信号线22 上获得所选像素100的输出。
如上所述，像素100根据从垂直驱动单元12(图6)供应的驱动信号(TRG、RST和SEL)而被驱动。
<3.第一实施例>
接着，将参照图8至图24描述作为第一实施例的差分型放大读出的构造，该差分型放大读出用于阻止可能由复位馈通引起的复位电平偏离可读范围，并且用于在实现高转换效率(放大率)的同时控制读取像素的FD电位，以便在复位时具有期望值。
(差分像素读出电路的构造示例)
图8是图示了根据第一实施例的差分像素读出电路的构造示例的电路图。
在图8中，差分像素读出电路50包括：读取信号电荷的读取像素 100S；给出没有信号电荷的基准电压的基准像素100R；包括PMOS晶体管的电流镜电路51；以及将恒定电流供应给像素的负载MOS电路52。
例如，读取像素100S具有四个像素晶体管和诸如光电二极管(PD) 等光电转换单元111S，所述四个像素晶体管是传输晶体管112S、复位晶体管113S、放大器晶体管114S和选择晶体管115S。
作为充当光电转换单元111S的光电二极管的一端的阳极电极接地，并且作为另一端的阴极电极连接到传输晶体管112S的源极。传输晶体管 112S的漏极连接到复位晶体管113S的源极和放大器晶体管114S的栅极，并且这两种连接相交的点形成浮动扩散单元(FD)121S。
复位晶体管113S的漏极连接到读出侧垂直复位输入线61S。放大器晶体管114S的源极连接到读出侧垂直电流供应线62S。放大器晶体管 114S的漏极连接到选择晶体管115S的源极，并且选择晶体管115S的漏极连接到读出侧垂直信号线22S。
传输晶体管112S的栅极、复位晶体管113S的栅极和选择晶体管115S 的栅极经由像素驱动线31(图6)连接到垂直驱动单元12(图6)，并且将脉冲作为驱动信号(TRG1、RST1和SEL1)分别供应给传输晶体管112S的栅极、复位晶体管113S的栅极和选择晶体管115S的栅极。
这里，读出侧垂直信号线22S连接到读出侧垂直复位输入线61S、电流镜电路51的读出侧PMOS晶体管511S的漏极和差分像素读出电路 50的输出端子53。
此外，读出侧垂直复位输入线61S连接到读出侧垂直信号线22S和所选的读取像素100S的浮动扩散单元121S(即，放大器晶体管114S的输入端子)，并且当复位晶体管113S导通时，差分像素读出电路50的输出信号被负反馈到复位晶体管113S。
例如，基准像素100R具有四个像素晶体管和诸如光电二极管(PD) 等光电转换单元111R，所述四个像素晶体管是传输晶体管112R、复位晶体管113R、放大器晶体管114R和选择晶体管115R。
作为充当光电转换单元111R的光电二极管的一端的阳极电极接地，并且作为另一端的阴极电极连接到传输晶体管112R的源极。传输晶体管 112R的漏极连接到复位晶体管113R的源极和放大器晶体管114R的栅极，并且这两种连接相交的点形成浮动扩散单元(FD)121R。
复位晶体管113R的漏极连接到基准侧垂直复位输入线61R。放大器晶体管114R的源极连接到基准侧垂直电流供应线62R。放大器晶体管 114R的漏极连接到选择晶体管115R的源极，并且选择晶体管115R的漏极连接到基准侧垂直信号线22R。
传输晶体管112R的栅极、复位晶体管113R的栅极和选择晶体管 115R的栅极经由像素驱动线31(图6)连接到垂直驱动单元12(图6)，并且将脉冲作为驱动信号(TRG2、RST2和SEL2)分别供应给传输晶体管112R的栅极、复位晶体管113R的栅极和选择晶体管115R的栅极。
这里，基准侧垂直信号线22R连接到电流镜电路51的基准侧PMOS 晶体管511R的漏极和栅极、以及读出侧PMOS晶体管511S的栅极。
此外，基准侧垂直复位输入线61R连接到电源Vrst，并且在复位时，将任意的输入电压信号施加到通过该布线选择的基准像素100R的浮动扩散单元121R(即，放大器晶体管114R的输入端子)。
读出侧垂直电流供应线62S和基准侧垂直电流供应线62R在连接点 (VCOM)处彼此连接，然后连接到作为恒流源的负载MOS电路52。
在具有上述构造的差分像素读出电路50中，读取像素100S的放大器晶体管114S和基准像素100R的放大器晶体管114R构成差分放大器 (差分放大器电路)，因此，与通过读取像素100S的光电转换单元111S 检测到的信号电荷对应的电压信号经由输出端子53被输出。
(差分像素的驱动示例)
接着，将参照图9的流程图描述构成图8所示的差分像素读出电路 50的像素的驱动示例。
需要注意，图9的上部示出了分别施加到读取像素100S中的选择晶体管115S的栅极、复位晶体管113S的栅极和传输晶体管112S的栅极的驱动信号SEL1、RST1和TRG1的时序图。
此外，图9的下部示出了分别施加到基准像素100R中的选择晶体管 115R的栅极、复位晶体管113R的栅极和传输晶体管112R的栅极的驱动信号SEL2、RST2和TRG2的时序图。需要注意，图9的时间方向是从图的左侧到右侧的方向。
首先，当在从时间t1至时间t2的时段内施加高电平脉冲作为驱动信号RST1和驱动信号TRG1时，复位晶体管113S将在读取像素100S的光电转换单元111S和浮动扩散单元121S中累积的电荷设定为排放。
因此，在此之前累积在光电转换单元111S中的电荷被清除，并且在从时间t2至时间t5的时段内，从被摄体的光获得的新电荷被累积在光电转换单元111S中。
接着，当在从时间t3至时间t7的时段内驱动信号SEL1和SEL2在所选的读取像素100S和基准像素100R中从L电平切换到H电平时，负载 MOS电路52在从放大器晶体管114S和放大器晶体管114R的源极到漏极的方向上供应电流。
因此，接收所选的读取像素100S的浮动扩散单元121S的FD电位作为输入电压信号的差分放大器电路进行操作，并且放大后的电压信号被输出到读出侧垂直信号线22S。这种状态一直持续，直到驱动信号SEL1 和SEL2在时间t7从H电平切换到L电平。
需要注意，在从时间t1至时间t3的时段内，基准像素100R的驱动信号SEL2、RST2和TRG2对读取像素100S的信号读出没有贡献。
另外，当在从时间t3至时间t4的时段内施加H电平脉冲作为驱动信号RST1和驱动信号RST2时，读取像素100S和基准像素100R排放在浮动扩散单元121S和浮动扩散单元121R中累积的电荷，从而使信号电平初始化(复位)。
此时，差分像素读出电路50的输出端子53经由读出侧垂直复位输入线61S和复位晶体管113S电气连接到读取像素100S的浮动扩散单元 121S，浮动扩散单元121S是差分像素读出电路50的一个输入端。
结果，在差分像素读出电路50中，输出端子53的信号被负反馈到作为一个输入侧的浮动扩散单元121S，因此，输出端子进入虚拟接地状态，从而浮动扩散单元121R、浮动扩散单元121S和输出端子53处于相同的电位，浮动扩散单元121R是通过外部施加固定到电源Vrst的另一个输入侧。
接着，当在从时间t4至时间t5的时段内施加L电平脉冲作为驱动信号RST1和驱动信号RST2时，在读取像素100S和基准像素100R中，浮动扩散单元121S与读出侧垂直复位输入线61S电气断开，并且浮动扩散单元121R与基准侧垂直复位输入线61R电气断开，因此每个区域进入浮动状态。
此时，由于读取像素100S的浮动扩散单元121S和基准像素100R 的浮动扩散单元121R具有基本相同的结构，因此在复位结束时，区域显示出基本相同的电位变化(复位馈通)，因此浮动扩散单元121S的FD 电位和浮动扩散单元121R的FD电位显示出基本相同的移动。
因此，在复位结束时，差分像素读出电路50的输出端子53的输出几乎不从电压Vrst变化，这种状态是差分放大读出中的复位状态(初始状态)，并且该状态的输出电平是复位电平(初始电平)。这种复位状态一直持续，直到在时间t5传输信号电荷并且读取作为复位电平的电压。
接着，当在从时间t5至时间t6的时段内以脉冲形状施加读取像素 100S的驱动信号TRG1时，在读取像素100S的光电转换单元111S中累积的电荷通过传输晶体管112S被传输到浮动扩散单元121S。
然后，在读取像素100S中，传输的电荷对浮动扩散单元121S进行调制，并且当该电压作为电压信号输入到放大器晶体管114S的栅极时，与累积的电荷量对应的电压信号被输出到读出侧垂直信号线22S。这种信号读出状态一直持续，直到在时间t7驱动信号SEL1和SEL2变为L电平并且在该时间内读取作为信号电平的电压。
需要注意，列信号处理单元14(图6)通过获得读取的复位电平与信号电平之间的差来执行相关双采样，以消除噪声，从而能够读取消除了噪声的像素信号。
(差分像素读出电路的其他电路构造示例)
(A)读取像素和基准像素布置在同一行中
图10是图示了读取像素和基准像素布置在同一行中的情况下的构造的电路图。
图10图示了将在同一行中靠近读取像素100S的如下像素用作布置在像素阵列单元11中的基准像素100R的差分像素读出电路50A的示例：该像素是有效像素并且在摄像期间累积和读取从被摄体获得的信号。
此时，有效像素能够切换成基准像素100R，并能够累积和读取信号，并且二维布置在像素阵列单元11中的所有有效像素都能够通过扫描成对的读取像素100S和基准像素100R的地址并同时使用例如像素驱动线31 (图6)和列读出电路单元13(图6)的开关使这些成对的读取像素100S 和基准像素100R交替而被读取。
需要注意，尽管在图10的像素阵列单元11中读取像素100S和基准像素100R位于同一行中并被布置成彼此水平相邻，但是可以在读取像素 100S与基准像素100R之间插入与差分驱动无关的像素。
在这种情况下，尽管能够将每列的垂直穿透配线(垂直信号线22、垂直复位输入线61和垂直电流供应线62)的数量和A/D转换器的数量设定得很小，但是由于必须独立地驱动同一行中的两个像素的驱动信号 (TRG和RST)，因此需要增加每行的横穿像素阵列单元11的像素驱动线31的数量。
此外，在图10的像素阵列单元11中，可以切换在同一行中彼此水平相邻的读取像素100S和基准像素100R的位置。
(B)读取像素和基准像素布置在同一列中
图11是图示了读取像素和基准像素布置在同一列中的情况下的构造的电路图。
图11图示了将在同一列中靠近读取像素100S并与读取像素100S相邻的如下像素用作布置在像素阵列单元11中的基准像素100R的差分像素读出电路50B的示例：该像素是有效像素并且在摄像期间累积和读取从被摄体获得的信号。
此时，有效像素能够切换成基准像素100R，并能够累积和读取信号，并且二维布置在像素阵列单元11中的所有有效像素都能够通过扫描成对的读取像素100S和基准像素100R的地址并同时使用例如像素驱动线31 (图6)和列读出电路单元13(图6)的开关使这些成对的读取像素100S 和基准像素100R交替而被读取。
需要注意，尽管在图11的像素阵列单元11中读取像素100S和基准像素100R位于同一列中并被布置成彼此垂直相邻，但是可以在读取像素 100S与基准像素100R之间插入与差分驱动无关的像素。
在这种情况下，尽管每行的横穿像素阵列单元11的像素驱动线31 的数量没有增加，但是需要增加每列的垂直穿透配线(垂直信号线22、垂直复位输入线61和垂直电流供应线62)的数量和A/D转换器的数量。
此外，在图11的像素阵列单元11中，可以切换在同一列中彼此垂直相邻的读取像素100S和基准像素100R的位置。
(C)读取像素和基准像素布置在不同的行和列中
图12是图示了读取像素和基准像素彼此靠近但布置在不同的行和列中的情况下的构造的电路图。
图12图示了将靠近读取像素100S但是在不同的行和列中的如下像素用作布置在像素阵列单元11中的基准像素100R的差分像素读出电路 50C的示例：该像素是有效像素并且在摄像期间累积和读取从被摄体获得的信号。
此时，有效像素能够切换成基准像素100R，并能够累积和读取信号，并且二维布置在像素阵列单元11中的所有有效像素都能够通过扫描成对的读取像素100S和基准像素100R的地址并同时使用例如像素驱动线31 (图6)和列读出电路单元13(图6)的开关使这些成对的读取像素100S 和基准像素100R交替而被读取。
需要注意，尽管在图12的像素阵列单元11中读取像素100S和基准像素100R对角地布置在最接近的位置，但是可以在读取像素100S与基准像素100R之间插入与差分驱动无关的像素。
在这种情况下，尽管每列的垂直穿透配线(垂直信号线22、垂直复位输入线61和垂直电流供应线62)的数量与图10所示的构造相似，但是读取像素100S和基准像素100R的驱动信号(SEL、TRG和RST)必须独立于成对的第一非对角像素和第二非对角像素(即，无效的一对非对角像素)被驱动，因此需要增加每行的横穿像素阵列单元11的像素驱动线31的数量。
此外，在图12的像素阵列单元11中，可以切换在不同的行和列中彼此相邻的读取像素100S和基准像素100R的位置。
(D)基准专用像素在每列中的布置
图13是图示了基准专用像素布置在每列中的情况下的构造的电路图。
图13图示了基准专用像素和二维布置的有效像素构成像素对(差分对)的差分像素读出电路50D的示例，该基准专用像素作为布置在像素阵列单元11中的基准像素100R布置在每列中，该有效像素读取信号。
这里，在像素阵列单元11中，基准像素100R是相当于布置在其周围的每列中的有效像素的基准专用像素。此外，在像素阵列单元11中，所有二维布置的有效像素仅通过像素驱动线31被扫描为读取像素100S，并且读取其信号。
(E)基准专用虚设像素在每列中的布置
图14是图示了基准专用虚设像素布置在每列中的情况下的构造的电路图。
图14图示了基准专用虚设像素和二维布置的有效像素形成像素对 (差分对)的差分像素读出电路50E的示例，该基准专用虚设像素作为布置在像素阵列单元11中的基准像素100R布置在每列中，该有效像素像素读取信号。
这里，在像素阵列单元11中，基准像素100R是基准专用虚设像素，并且是表现出与布置在其周围的每列中的有效像素相似的复位馈通特性的伪像素。此外，在像素阵列单元11中，所有二维布置的有效像素仅通过像素驱动线31被扫描为读取像素100S，因此读取其信号。
这里，基准像素100R充当如下的基准专用虚设像素：该基准专用虚设像素例如是用于阻挡有效像素的光的像素或者是不具有光电转换单元 111R(例如，光电二极管)的像素。
需要注意，除了基准像素阻挡有效像素的光或者不具有光电转换单元111R的构造，基准像素100R能够是具有与充当有效像素的读取像素 100S相同的布局构造的像素。此外，尽管基准像素100R能够具有与用作有效像素的读取像素100S不同的布局构造，但是基准像素也能够是复位馈通特性被调节得与读取像素100S的复位馈通特性相同的伪像素。
(F)使用共源共栅电流镜电路的构造
图15是图示了使用共源共栅电流镜电路的构造的电路图。
图15图示了如下的差分像素读出电路50F的示例：在该示例中，共源共栅电流镜电路54构成列读出电路单元13的电流镜电路。
在图15的差分像素读出电路50F中，与图8所示的差分像素读出电路50不同，上部的列读出电路单元13具有共源共栅电流镜电路54而不是电流镜电路51。
在共源共栅电流镜电路54中，设置有一对读出侧PMOS晶体管541S 和基准侧PMOS晶体管541R以及一对读出侧PMOS晶体管542S和基准侧PMOS晶体管542R，以构成共源共栅电流镜电路。
也就是说，读出侧PMOS晶体管541S的漏极连接到读出侧PMOS 晶体管542S的源极，并且读出侧PMOS晶体管542S的漏极连接到输出端子53和读出侧垂直信号线22S。
同时，基准侧PMOS晶体管541R的漏极连接到基准侧PMOS晶体管541R的栅极、读出侧PMOS晶体管541S的栅极和基准侧PMOS晶体管542R的源极。此外，基准侧PMOS晶体管542R的漏极连接到基准侧 PMOS晶体管542R的栅极、读出侧PMOS晶体管542S的栅极和基准侧垂直信号线22R。
(G)能够切换读取像素和基准像素的构造
图16和图17是图示了能够切换读取像素和基准像素的构造的电路图。
图16图示了在通过列读出电路单元13的开关SW对布置在像素阵列单元11中的像素进行切换之前的差分像素读出电路50G-1的构造示例。同时，图17图示了在通过列读出电路单元13的开关SW对布置在像素阵列单元11中的像素进行切换之后的差分像素读出电路50G-2的构造示例。
在图16的差分像素读出电路50G-1中，在二维布置在像素阵列单元 11中的像素之中，例示了在同一行中彼此相邻布置的第一像素100-1和第二像素100-2。此外，当开关SW1至SW8在上部的列读出电路单元 13中执行切换操作时，在像素阵列单元11中，第一像素100-1充当读取像素100S，并且第二像素100-2充当基准像素100R。
另一方面，在图17的差分像素读出电路50G-2中，当开关SW1至 SW8在上部的列读出电路单元13中执行切换操作时，在像素阵列单元 11中，第一像素100-1充当基准像素100R，并且第二像素100-2充当读取像素100S。
也就是说，在差分像素读出电路50G中，当上部的列读出电路单元 13的开关SW1至SW8执行切换操作时，在像素阵列单元11中，第一像素100-1从读取像素100S(图16)切换成基准像素100R(图17)，并且第二像素100-2从基准像素100R(图16)切换成读取像素100S(图17)。
换言之，可以说，对于差分像素读出电路50G，尽管当设置在上部的列读出电路单元13中的开关SW1至SW8执行切换操作时，形成差分对的像素对(差分对)具有相同的关系，但是读取像素100S的构造和基准像素100R的构造能够相互切换。
(能够切换的像素的驱动示例)
这里，将参照图18的时序图描述图16和图17所示的能够切换的像素的驱动示例。
需要注意，图18的上部图示了分别施加到第一像素100-1的选择晶体管115的栅极、复位晶体管113的栅极、传输晶体管112的栅极的驱动信号SEL1、RST1和TRG1以及分别施加到第二像素100-2的选择晶体管115的栅极、复位晶体管113的栅极、传输晶体管112的栅极的驱动信号SEL2、RST2和TRG2的时序图。
同时，图18的下部图示了开关SW1至SW8的表示设置在上部的列读出电路单元13中的开关SW1至SW8的接通时序和断开时序的时序图。需要注意，图18中的时间方向是从图的左侧到右侧的方向。
首先，当在从时间t1至时间t2的时段内开关SW8处于接通状态并且施加H电平脉冲作为驱动信号RST1和驱动信号TRG1时，在第一像素 100-1的光电转换单元111和浮动扩散单元121中累积的信号电荷被排放。
因此，在此之前累积在光电转换单元111中的电荷在第一像素100-1 中被清除，并且在从时间t2至时间t7的时段内，从被摄体的光获得的新电荷在光电转换单元111中累积。
接着，当在从时间t3至时间t4的时段内开关SW5处于接通状态并且施加H电平脉冲作为驱动信号RST2和驱动信号TRG2时，在第二像素 100-2的光电转换单元111和浮动扩散单元121中累积的信号电荷被排放。
因此，在此之前累积在光电转换单元111中的电荷在第二像素100-2 中被清除，并且在从时间t4至时间t12的时段内，从被摄体的光获得的新电荷在光电转换单元111中累积。
接着，当在从时间t5至时间t14的时段内驱动信号SEL1和SEL2在所选的第一像素100-1和第二像素100-2中从L电平切换到H电平时，负载MOS电路52在从第一像素100-1和第二像素100-2的放大器晶体管114的源极到漏极的方向上供应电流。
此外，当在从时间t5至时间t9的时段内开关SW2、SW3、SW5和 SW8处于接通状态时，所选的第一像素100-1和第二像素100-2以及列读出电路单元13的电流镜电路51相当于将第一像素100-1设定为读取像素100S并且将第二像素100-2设定为基准像素100R的差分像素读出电路(例如，图8的差分像素读出电路50)。
因此，所选的第一像素100-1的浮动扩散单元121的FD电位与所选的第二像素100-2的浮动扩散单元121的FD电位之间的差被放大为输入电压信号并且被输出到垂直信号线22。
接着，当在时间t5至时间t6的时段内施加H电平脉冲作为驱动信号 RST1和驱动信号RST2时，在第一像素100-1的浮动扩散单元121和第二像素100-2的浮动扩散单元121中累积的电荷被排放，并且信号电平被初始化(复位)。
该复位状态持续到时间t7，并且在该时间内读取电压作为第一像素 100-1的复位电平。
当在从时间t7至时间t8的时段内施加H电平脉冲作为驱动信号TRG1 时，在第一像素100-1的光电转换单元111中累积的电荷通过传输晶体管112被传输到浮动扩散单元121。
然后，当第一像素100-1的浮动扩散单元121由于传输的电荷而被调制，然后浮动扩散单元121的电压作为电压信号被输入到放大器晶体管114的栅极时，与累积的电荷量对应的电压信号被输出到垂直信号线 22。
这种信号读出状态一直持续，直到在时间t9开关SW2、SW3、SW5 和SW8处于断开状态，并且在该时间内读取第一像素100-1的信号电平的电压。
接着，当在从时间t10至时间t14的时段内开关SW1、SW4、SW6和 W7处于接通状态时，所选的第一像素100-1和第二像素100-2以及列读出电路单元13的电流镜电路51相当于将第二像素100-2设定为读取像素100S并且将第一像素100-1设定为基准像素100R的差分像素读出电路(例如，图8的差分像素读出电路50)。
因此，所选的第一像素100-1的浮动扩散单元121的FD电位与所选的第二像素100-2的浮动扩散单元121的FD电位之间的差被放大为输入电压信号并且被输出到垂直信号线22。
接着，当在从时间t10至时间t11的时段内施加H电平脉冲作为驱动信号RST1和驱动信号RST2时，在第一像素100-1的浮动扩散单元121 和第二像素100-2的浮动扩散单元121中累积的电荷被排放，并且信号电平被初始化(复位)。
这种复位状态一直持续到时间t12，并且在该时间内读取电压作为第二像素100-2的复位电平。
当在从时间t12至时间t13的时段内施加H电平脉冲作为驱动信号 TRG2时，在第二像素100-2的光电转换单元111中累积的电荷通过传输晶体管112被传输到浮动扩散单元121。
然后，当第二像素100-2的浮动扩散单元121由于传输的电荷而被调制，然后浮动扩散单元121的电压作为电压信号被输入到放大器晶体管114的栅极时，与累积的电荷量对应的电压信号被输出到垂直信号线 22。
这种信号读出状态一直持续，直到在时间t14开关SW1、SW4、SW6 和SW7处于断开状态，并且在该时间内读取电压作为第二像素100-2的信号电平。
需要注意，如上所述，在第一像素100-1和第二像素100-2的各者中，列信号处理单元14(图6)通过获得读取的复位电平与信号电平之间的差来执行相关双采样，从而能够读取消除了噪声的像素信号。
(H)在能够切换SF模式和差分模式的情况下的构造
期望通过例如具有宽动态范围的源极跟随器型读出来执行读取，以便在差分型放大读出中能够在明亮的时候获得高转换效率。也就是说，通过在源极跟随器型读出(下面将称为SF模式)与差分型放大读出(下面将称为差分模式)之间适当地切换，能够执行更合适的读出。
图19至图21是图示了能够切换SF模式和差分模式的构造的电路图。
图19图示了通过列读出电路单元13的开关SW将布置在像素阵列单元11中的像素切换到SF模式的像素读出电路50H-1的构造示例。另一方面，图20和图21图示了通过列读出电路单元13的开关SW将布置在像素阵列单元11中的像素切换到差分模式的像素读出电路50H-2 和像素读出电路50H-3的构造示例。
在图19的像素读出电路50H-1中，在二维布置在像素阵列单元11 中的像素之中，例示了在同一行中彼此相邻布置的第一像素100-1和第二像素100-2。
在图19的像素读出电路50H-1中，列读出电路单元13的开关SW0、 SW11至SW17、以及SW21至SW27执行切换操作，以转换到SF模式，从而第一像素100-1和第二像素100-2独立地执行源极跟随器型读出。
需要注意，在图19的像素读出电路50H-1中，电路布线中以粗线强调的部分是在SF模式下的操作期间有效的部分。
同时，在图20的像素读出电路50H-2中，列读出电路单元13的开关SW0、SW11至SW17、以及SW21至SW27执行切换操作，以转换到差分模式，从而在像素阵列单元11中，将第一像素100-1设定为读取像素100S并且将第二像素100-2设定为基准像素100R，因此，执行第一像素100-1的差分型放大读出。
需要注意，在图20的像素读出电路50H-2中，电路布线中以粗线强调的部分是在差分模式下的操作期间有效的部分。
此外，在图21的像素读出电路50H-3中，列读出电路单元13的开关SW0、SW11至SW17、以及SW21至SW27执行切换操作，以转换到差分模式，从而在像素阵列单元11中，将第一像素100-1设定为基准像素100R并且将第二像素100-2设定为读取像素100S，因此，执行第二像素100-2的差分型放大读出。
需要注意，在图21的像素读出电路50H-3中，电路布线中以粗线强调的部分是在差分模式下的操作期间有效的部分。
如上所述，在像素读出电路50H中，列读出电路单元13的开关SW0、 SW11至SW17、以及SW21至SW27执行切换操作，因此在像素阵列单元11中，第一像素100-1切换成对应于SF模式的像素(图19)，并且切换成对应于差分模式的读取像素100S(图20)或基准像素100R(图21)，并且第二像素100-2切换成对应于SF模式的像素(图19)，并且切换成对应于差分模式的基准像素100R(图20)或读取像素100S(图21)。
换言之，在像素读出电路50H中，通过列读出电路单元13的开关 SW0、SW11至SW17、以及SW21至SW27的切换操作，能够执行源极跟随器型读出，并且当执行差分型放大读出时，能够取代形成差分对的像素对(差分对)的构造。
(SF模式下的驱动示例)
这里，将参照图22的时序图描述图19所示的切换到SF模式的像素的驱动示例。
需要注意，图22的上部图示了分别施加到第一像素100-1的选择晶体管115的栅极、复位晶体管113的栅极和传输晶体管112的栅极的驱动信号SEL1、RST1和TRG1以及分别施加到第二像素100-2的选择晶体管115的栅极、复位晶体管113的栅极和传输晶体管112的栅极的驱动信号SEL2、RST2和TRG2的时序图。
同时，图22的下部图示了开关SW0、SW11至SW17、以及SW21 至SW27的表示列读出电路单元13中的开关SW0、SW11至SW17、以及SW21至SW27的接通时序和断开时序的时序图。需要注意，图22中的时间方向是从图的左侧到右侧的方向。
然而，为了便于描述，将图22的时序图大体描述为对应于图18的上述时序图，但是特别地，图22的驱动示例与图18的驱动示例的不同之处在于，在从时间t3至时间t5的时段内和在从时间t10至时间t14的时段内的驱动对第一像素100-1和第二像素100-2的读出没有贡献。
首先，当在从时间t1至时间t2的时段内开关SW17和SW27处于接通状态并且施加H电平脉冲作为驱动信号RST1、RST2、TRG1和TRG2 时，在第一像素100-1的光电转换单元111和浮动扩散单元121以及第二像素100-2的光电转换单元111和浮动扩散单元121中累积的电荷被排放。
因此，在此之前累积在第一像素100-1的光电转换单元111和第二像素100-2的光电转换单元111中的电荷被清除，并且在从时间t2至时间t7的时段内，从被摄体的光获得的新电荷在光电转换单元111中累积。
接着，当在从时间t5至时间t9的时段内驱动信号SEL1和SEL2在所选的第一像素100-1和第二像素100-2中从L电平切换到H电平时，负载MOS电路52在从第一像素100-1和第二像素100-2的放大器晶体管 114的源极到漏极的方向上供应电流。
另外，当在从时间t5至时间t9的时段内开关SW12、SW14、SW17、 SW22、SW24和SW27处于接通状态并且其他开关SW处于断开状态时，所选的第一像素100-1的读出电路和所选的第二像素100-2的读出电路相当于源极跟随器型读出电路。
因此，所选的第一像素100-1的浮动扩散单元121的FD电位和所选的第二像素100-2的浮动扩散单元121的FD电位被放大为输入电压信号并被输出到垂直信号线22。
接着，当在从时间t5至时间t6的时段内施加H电平脉冲作为驱动信号RST1和RST2时，在第一像素100-1的浮动扩散单元121和第二像素 100-2的浮动扩散单元121中累积的电荷被排放，并且信号电平被初始化 (复位)。
该复位状态持续到时间t7，并且在该时间内读取电压作为第一像素 100-1和第二像素100-2的复位电平。
当在从时间t7至时间t8的时段内施加H电平脉冲作为驱动信号TRG1 和TRG2时，在第一像素100-1的光电转换单元111和第二像素100-2的光电转换单元111中累积的电荷通过传输晶体管112被传输到浮动扩散单元121。
然后，当浮动扩散单元121由于第一像素100-1和第二像素100-2 中的传输电荷而被调制，然后浮动扩散单元121的电压作为电压信号被输入到放大器晶体管114的栅极时，与累积的电荷量对应的电压信号被输出到垂直信号线22。
这种信号读出状态一直持续，直到在时间t9开关SW12、SW14、 SW17、SW22、SW24和SW27处于断开状态，并且在该时间内读取电压作为第一像素100-1和第二像素100-2的信号电平。
需要注意，如上所述，在第一像素100-1和第二像素100-2的各者中，列信号处理单元14(图6)通过获得读取的复位电平与信号电平之间的差来执行相关双采样，以消除噪声，从而能够读取消除了噪声的像素信号。
(差分模式下的驱动示例)
接着，将参照图23的时序图描述图20和图21所示的切换到差分模式的像素的驱动示例。
需要注意，图23的上部图示了施加到第一像素100-1的选择晶体管 115的栅极、复位晶体管113的栅极和传输晶体管112的栅极的驱动信号 SEL1、RST1和TRG1以及施加到第二像素100-2的选择晶体管115的栅极、复位晶体管113的栅极和传输晶体管112的栅极的驱动信号SEL2、 RST2和TRG2的时序图。
同时，图23的下部图示了开关SW0、SW11至SW17、以及SW21 至SW27的表示列读出电路单元13中的开关SW0、SW11至SW17、以及SW21至SW27的接通时序和断开时序的时序图。需要注意，图23中的时间方向是从图的左侧到右侧的方向。
然而，为了便于描述，将图23的时序图大体描述为对应于图18的上述时序图，但是图23的驱动示例与图18的驱动示例有所不同，特别是在开关SW的数量增加和切换控制方面，因为需要在SF模式与差分模式之间进行切换并且需要在读取像素100S与基准像素100R之间进行切换。
也就是说，在图23的时序图中，施加作为驱动信号SEL1、RST1、 TRG1、SEL2、RST2和TRG2的H电平脉冲的时序与图18的时序图相似。
同时，在图23的时序图中，在从时间t5至时间t9的时段内，开关 SW0、SW11至SW17、以及SW21至SW27之中的开关SW0、SW13、 SW15、SW21、SW23和SW26处于接通状态，并且其他开关SW处于断开状态。因此，在像素阵列单元11中，将第一像素100-1设定为读取像素100S，并且将第二像素100-2设定为基准像素100R，因此，执行第一像素100-1的差分型放大读出。
此外，在图23的时序图中，在从时间t10至时间t14的时段内，开关 SW0、SW11至SW17、以及SW21至SW27之中的开关SW0、SW11、 SW13、SW16、SW23和SW25处于接通状态，并且其他开关SW处于断开状态。因此，在像素阵列单元11中，将第一像素100-1设定为基准像素100R，并且将第二像素100-2设定为读取像素100S，因此，执行第二像素100-2的差分型放大读出。
如上所述，在像素读出电路50H中，当在列读出电路单元13中开关 SW0、SW11至SW17、以及SW21至SW27执行切换操作时，能够在差分模式与SF模式之间轻松地切换读出。因此，例如，在明亮的时候，能够将电路切换到具有宽动态范围的源极跟随器型读出。
(从第一实施例的构造获得的效果)
接着，将参照图24描述当采用根据第一实施例的通过外部施加和负反馈设定复位电压的构造时获得的效果。
需要注意，图24的上部图示了分别施加到读取像素100S的选择晶体管115S的栅极、复位晶体管113S的栅极和传输晶体管112S的栅极的驱动信号SEL1、RST1和TRG1的时序图。
此外，图24的中部图示了分别施加到基准像素100R的选择晶体管115R的栅极、复位晶体管113R的栅极和传输晶体管112R的栅极的驱动信号SEL2、RST2和TRG2的时序图。
由于图24的上部和中部的时序图与上述图9所示的时序图相似，因此，将适当地省略其描述，然而，图24的下部的时序图图示了电压VVRD、 VFD、VVSL和VCOM的波形的时序图。
VVRD表示施加到垂直复位输入线(VRD)61的电压的波形，VFD表示浮动扩散单元(FD)121的FD电位的波形，VVSL表示施加到与输出端子53连接的垂直信号线(VSL)22的电压(VSL电位)的波形，并且 VCOM表示施加到与负载MOS电路52连接的垂直电流供应线62的电压的波形。
这里，着重于从时间t3至时间t4的时段，当施加H电平脉冲作为驱动信号RST1和RST2时，在读取像素100S的浮动扩散单元121S和基准像素100R的浮动扩散单元121R中累积的电荷被排放，并且信号电平被初始化(复位)。
此时，在差分像素读出电路50中，输出端子53通过读出侧垂直复位输入线61S和复位晶体管113S电气连接到浮动扩散单元121S。结果，输出端子53的信号被负反馈到一个输入侧的浮动扩散单元121S，并且输出端子在差分像素读出电路50中进入虚拟接地状态，因此，通过外部施加而固定到电源Vrst的另一个输入侧的浮动扩散单元121R以及浮动扩散单元121S和输出端子53处于相同的电位。
然后，当在从时间t4至时间t5的时段内施加L电平脉冲作为驱动信号RST1和RST2时，浮动扩散单元121S与读出侧垂直复位输入线61S 电气断开，浮动扩散单元121R与基准侧垂直复位输入线61R电气断开，因此，读取像素100S和基准像素100R中的这些区域进入浮动状态。
此时，由于读取像素100S的浮动扩散单元121S和基准像素100R 的浮动扩散单元121R具有基本相同的结构，因此这些区域在复位断开 (复位馈通)时显示出基本相同的电位变化，因而浮动扩散单元121S的 FD电位和浮动扩散单元121R的FD电位显示出基本相同的移动。
因此，差分像素读出电路50的输出端子53的输出在复位接通时几乎不从电压Vrst开始变化，这种状态是差分放大读出中的复位状态(初始状态)，并且该状态的输出电平是复位电平(初始电平)。这种复位状态一直持续，直到在时间t5传输信号电荷，并且读取作为复位电平的电压。
通过执行上述的差分放大读出，在实现高转换效率(放大率)的同时，可以阻止可能由复位馈通引起的复位电平偏离可读范围，然而，在第一实施例中，通过采用通过外部施加和负反馈设定复位电压的构造，能够控制复位时读取像素100S的FD电位，以便具有期望值。
例如，众所周知，在具有高转换效率(放大率)的放大器电路中，操作点不利于传输，然而，能够从光电转换单元111S传输电荷，并且能够通过控制读取像素100S的FD电位以便具有期望值来设定初始FD电压，在该初始FD电压下，获得了像素高幅度的输出电压。
至此，第一实施例的描述结束。
<4.第二实施例>
接着，将参照图25至图32描述作为第二实施例的通过差分型放大读出在实现高转换效率(放大率)的同时抑制噪声增加的构造。
(像素读出电路的构造示例)
图25是图示了根据第二实施例的像素读出电路的构造示例的电路图。
在图25中，像素读出电路由布置在像素阵列单元11中的像素100、由PMOS晶体管511构成的电流镜电路51、以及将恒定电流供应给像素的负载MOS电路52构成。
在像素阵列单元11中，当像素100位于第i行第j列时，将像素100 表示为像素100-ij，并且像素100-11具有光电转换单元111，例如光电二极管(PD)，并且具有四个像素晶体管，例如传输晶体管112、复位晶体管113、放大器晶体管114和选择晶体管115。
在像素100-11中，复位晶体管113的漏极连接到复位输入线61-1。放大器晶体管114的源极连接到垂直电流供应线62-1。放大器晶体管114 的漏极连接到选择晶体管115的源极，并且选择晶体管115的漏极连接到垂直信号线22-1。
传输晶体管112的栅极、复位晶体管113的栅极和选择晶体管115 的栅极经由像素驱动线31(图6)连接到垂直驱动单元12，并且分别将脉冲作为驱动信号(TRGi、RSTi和SELi)供应给传输晶体管112的栅极、复位晶体管113的栅极和选择晶体管115的栅极。
此外，尽管与像素100-11一样，除了光电转换单元111之外，像素 100-12还具有四个像素晶体管，但是像素100-12与上述的像素100-11 的不同之处在于，将驱动信号(TRGj、RSTj和SELj)供应给像素100-12 的传输晶体管112的栅极、复位晶体管113的栅极和选择晶体管115的栅极。
也就是说，尽管在像素阵列单元11中像素100具有相似的构造，但是供应给奇数列中的像素的传输晶体管112的栅极、复位晶体管113的栅极和选择晶体管115的栅极的驱动信号与供应给偶数列中的像素的传输晶体管112的栅极、复位晶体管113的栅极和选择晶体管115的栅极的驱动信号不同。
更具体地，将驱动信号(TRGi、RSTi和SELi)供应给奇数列中的像素100-11和像素100-13，并且将驱动信号(TRGj、RSTj和SELj)供应给偶数列中的像素100-12和像素100-14。
这里，在图25的像素读出电路中设置有开关SFEN、DAEN、DAS1 和DAS2，并且当这些开关执行开关接通或开关断开操作时，SF模式和差分模式可以彼此切换。
此外，在图25的像素读出电路的上部和下部中设置有开关DAHZ，并且当上部的开关DAHZ处于接通状态时，电流镜电路51的偏压横向连接，每个电流镜电路51由一对PMOS晶体管511构成。同时，当下部的开关DAHZ处于接通状态时，恒流源节点横向连接，该恒流源节点均是由NMOS晶体管构成的负载MOS电路52。
需要注意，下面将参照图26和图27的电路图描述切换到差分模式的像素读出电路的构造，并且下面将参照图29的时序图描述该像素读出电路的驱动示例。此外，将参照图28的电路图描述切换到SF模式的像素读出电路的构造，并且下面将参照图30的时序图描述该像素读出电路的驱动示例。
(差分模式的构造)
图26和图27是图示了能够在差分模式下切换读取像素和基准像素的构造的电路图。
在图26和图27中，图示了用作像素读出电路的通过将开关SFEN 设定为断开状态并将开关DAEN设定为接通状态而将布置在像素阵列单元11中的像素切换到差分模式的构造示例。
此外，当在图26的像素读出电路中将开关DAS1设定为接通状态且将开关DAS2设定为断开状态时，在布置于像素阵列单元11中的像素之中，例如，将奇数列中的像素100-11和像素100-13设定为基准像素100R，并且将偶数列中的像素100-12和像素100-14设定为读取像素100S。由此，执行差分型放大读出。
另一方面，当在图27的像素读出电路中将开关DAS1设定为断开状态且将开关DAS2设定为接通状态时，在布置于像素阵列单元11中的像素之中，例如，将奇数列中的像素100-11和像素100-13设定为读取像素 100S，并且将偶数列中的像素100-12和像素100-14设定为基准像素 100R。由此，执行差分型放大读出。
这里，在图26和图27的像素读出电路中，上部的开关DAHZ处于接通状态，并且均由一对PMOS晶体管511构成的电流镜电路51的偏压横向连接(图中的HC1)。此外，当下部的开关DAHZ处于接通状态时，作为均由NMOS晶体管构成的负载MOS电路52的恒流源节点横向连接 (图中的HC2)。
由于上述的横向连接，每个基准像素100R的放大器晶体管114R的源极侧和漏极侧彼此连接，并且根据横向连接的数量，在每个横向连接的节点处产生的噪声降低。
这里，尽管能够通过布置横向连接HC1和横向连接HC2之中的至少一个横向连接来降低在横向连接的节点处产生的噪声，但是当布置横向连接HC1和横向连接HC2两者时，能够提高降噪的效果。
此外，尽管不仅在将上部的所有开关DAHZ设定为接通状态以实现横向连接HC1时可以降低在横向连接的节点处产生的噪声，而且在一些开关DAHZ处于接通状态时也可以降低在横向连接的节点处产生的噪声，但是更多数量的用于横向连接HC1的横向连接能够进一步提高降噪的效果。同样地，通过将下部的所有或一些开关DAHZ设定为接通状态以实现横向连接HC2，能够降低在横向连接的节点处产生的噪声。
也就是说，尽管横向连接的单元有助于随着列的数量增加而增加降噪的效果，但是这不限于布置在像素阵列单元11中的所有像素的像素对 (差分对)连接的情况，并且如果以至少两列为单位布置横向连接，则能够获得降噪的效果。
例如，能够针对诸如R(红色)、G(绿色)和B(蓝色)等颜色单独地布置横向连接，或者能够根据视角在多个区域中布置横向连接，并且这些区域能够根据模式进行切换。上部和下部的开关DAHZ根据供应给开关的DAHZ信号执行切换操作，从而能够任意地分离横向连接。
如上所述，在像素读出电路中，可以使基准像素100R的所有或一些放大器晶体管114R的源极侧、漏极侧、以及源极侧和漏极侧彼此连接。
需要注意，在图26的像素读出电路中，像素100-11的基准像素100R 的垂直信号线22和像素100-13的基准像素100R的垂直信号线22连接到电流镜电路51的PMOS晶体管511-1的漏极和栅极以及PMOS晶体管 511-2的栅极。
在图26的基准像素100R中，垂直复位输入线61连接到电源Vrst，并且在复位时，将任意的输入电压信号施加到通过该布线选择的浮动扩散单元121(即，放大器晶体管114的输入端子)。
此外，在图26的像素读出电路中，像素100-12和像素100-14的读取像素100S的垂直信号线22连接到垂直复位输入线61、电流镜电路51 的PMOS晶体管511-2的漏极、以及输出端子Vout。
在图26的读取像素100S中，垂直复位输入线61连接到垂直信号线 22和所选的读取像素100的浮动扩散单元121(即，放大器晶体管114 的输入端子)，并且当复位晶体管113导通时，像素读出电路的输出信号被负反馈到该电路。
同时，在图27的像素读出电路中，像素100-11和像素100-13的读取像素100S的垂直信号线22连接到垂直复位输入线61、电流镜电路51 的PMOS晶体管511-2的漏极、以及输出端子Vout。
在图27的读取像素100S中，垂直复位输入线61连接到垂直信号线 22和所选的读取像素100的浮动扩散单元121(即放大器晶体管114的输入端子)，并且当复位晶体管113导通时，像素读出电路的输出信号被负反馈到该电路。
此外，在图27的像素读出电路中，像素100-12和像素100-14的基准像素100R的垂直信号线22连接到电流镜电路51的PMOS晶体管 511-2的漏极和栅极以及PMOS晶体管511-1的栅极。
在图27的基准像素100R中，垂直复位输入线61连接到电源Vrst，并且在复位时，将任意的输入电压信号施加到通过该布线选择的基准像素100R的浮动扩散单元121(即，放大器晶体管114的输入端子)。
也就是说，图26和图27的像素读出电路的构造与根据上述的第一实施例的差分像素读出电路(例如，图8的差分像素读出电路50)的构造相似，并且通过差分型放大读出，可以阻止可能由复位馈通引起的复位电平偏离可读范围，并且可以在实现高转换效率的同时控制读取像素 100S的FD电位，以便在复位时具有期望值。
(SF模式的构造)
图28是图示了SF模式下的像素读出电路的构造示例的电路图。
图28图示了用作像素读出电路的通过将开关SFEN设定为接通状态并将开关DAEN、DAS1和DAS2设定为断开状态而将布置在像素阵列单元11中的像素切换到SF模式的构造示例。
在图28的像素读出电路中，布置在像素阵列单元11中的所有像素 (即，例如像素100-11至像素100-14的所有像素)通过将开关SFEN设定为接通状态并将开关DAEN、DAS1和DAS2设定为断开状态而独立地执行源极跟随器型读出。
需要注意，在图28的像素读出电路中，由于上部和下部的开关DAHZ 都处于断开状态，因此不布置如差分模式中的这种横向连接。
(差分模式下的驱动示例)
这里，将参照图29的时序图描述图26和图27所示的切换到差分模式的像素的驱动示例。
需要注意，图29的上部示出了分别施加到像素100-11的选择晶体管115的栅极、复位晶体管113的栅极和传输晶体管112的栅极的驱动信号SELi、RSTi和TRGi以及分别施加到像素100-12的选择晶体管115 的栅极、复位晶体管113的栅极和传输晶体管112的栅极的驱动信号 SELj、RSTj和TRGj的时序图。
此外，图29的中部示出了开关SFEN、DAEN、DAS1、DAS2和DAHZ 的表示开关SFEN、DAEN、DAS1、DAS2和DAHZ的接通时序和断开时序的时序图。此外，图29的下部示出了输出端子Voutk和Voutk+1的电压波形的时序图。图29的时间方向是从图的左侧到右侧的方向。
需要注意，尽管在图29的时序图中省略了图18或图23的时序图中的在从时间t1至时间t5的时段内进行的操作，但是实际上也执行了与在从时间t1至时间t5的时段内进行的操作相似的操作。
当在从时间t1至时间t11的时段内驱动信号SELi和SELj在像素 100-11和像素100-12中被切换到H电平时，负载MOS电路52在从像素 100-11和像素100-12的放大器晶体管114的源极到漏极的方向上供应电流。
此外，当在从时间t1至时间t6的时段内开关DAEN和DAS1处于接通状态时，所选的像素100-11和像素100-12以及电流镜电路51相当于将像素100-12设定为读取像素100S并且将像素100-11设定为基准像素100R的差分像素读出电路。
因此，所选的像素100-11的浮动扩散单元121的FD电位与所选的像素100-12的浮动扩散单元121的FD电位之间的差被放大为输入电压信号并且被输出到垂直信号线22。
接着，当在从时间t2至时间t3的时段内施加H电平脉冲作为驱动信号RSTi和驱动信号RSTj时，在像素100-11的浮动扩散单元121和像素 100-12的浮动扩散单元121中累积的电荷中被排放，并且信号电平被初始化(复位)。
这种复位状态一直持续到时间t4，并且在该时间内读取电压作为像素100-12的复位电平。
当在从时间t4至时间t5的时段内施加H电平脉冲作为驱动信号TRGj 时，在像素100-12的光电转换单元111中累积的电荷通过传输晶体管112 被传输到浮动扩散单元121。
然后，当浮动扩散单元121由于像素100-12中的传输电荷而被调制，然后浮动扩散单元121的电压作为电压信号被输入到放大器晶体管114 的栅极时，与累积的电荷量对应的电压信号被输出到垂直信号线22。
这种信号读出状态一直持续，直到在时间t6开关DAS1处于断开状态，并且在该时间内读取电压作为像素100-12的信号电平(图中的 Voutk+1的电压波形)。
接着，当开关DAS2进入接通状态而不是像开关DAS1一样处于断开状态，并因此在从时间t6至时间t11的时段内开关DAEN和DAS2处于接通状态时，所选的像素100-11和像素100-12以及电流镜电路51相当于将像素100-12设定为基准像素100R并且将像素100-11设定为读取像素100S的差分像素读出电路。
因此，所选的像素100-11的浮动扩散单元121的FD电位与所选的像素100-12的浮动扩散单元121的FD电位之间的差被放大为输入电压信号并被输出到垂直信号线22。
接着，当在从时间t7至时间t8的时段内施加H电平脉冲作为驱动信号RSTi和驱动信号RSTj时，在像素100-11的浮动扩散单元121和像素 100-12的浮动扩散单元121中累积的电荷被排放，并且信号电平被初始化(复位)。
这种复位状态一直持续到时间t9，并且在该时间内读取电压作为像素100-11的复位电平。
当在从时间t9至时间t10的时段内施加H电平脉冲作为驱动信号 TRGi时，在像素100-11的光电转换单元111中累积的电荷通过传输晶体管112被传输到浮动扩散单元121。
然后，当浮动扩散单元121由于像素100-11中的传输电荷而被调制，然后浮动扩散单元121的电压作为电压信号被输入到放大器晶体管114 的栅极时，与累积的电荷量对应的电压信号被输出到垂直信号线22。
这种信号读出状态一直持续，直到在时间t11开关DAS2处于断开状态，并且在该时间内读取电压作为像素100-11的信号电平(图中的Voutk 的电压波形)。
这里，在从时间t1至时间t11的整个时段内，开关DAHZ持续处于接通状态，均由一对PMOS晶体管511构成的电流镜电路51的偏压横向连接，另外，作为均由NMOS晶体管构成的负载MOS电路52的恒流源节点横向连接。因此，根据横向连接的数量，在每个横向连接的节点处产生的噪声降低。
需要注意，如上所述，在像素100-11和像素100-12的各者中，列信号处理单元14(图6)通过获得读取的复位电平与信号电平之间的差来执行相关双采样，以消除噪声，从而能够读取消除了噪声的像素信号。
如上所述，通过将开关SFEN设定为断开状态并且将开关DAEN设定为接通状态，电路切换到差分模式，从而执行差分型放大读出。此外，通过将开关DAS1和DAS2切换为仅处于接通状态或者仅处于断开状态，能够利用读取像素100S和基准像素100R的交替切换来执行读出。
此外，通过将开关DAHZ设定为接通状态，均由一对PMOS晶体管 511构成的电流镜电路51的偏压横向连接，并且通过将具有读取像素 100S和基准像素100R的像素对(差分对)的公共电压的恒流源节点横向连接，根据横向连接的数量，能够降低在每个横向连接的节点处产生的噪声。
(SF模式下的驱动示例)
接着，将参照图30的时序图描述图28所示的切换到SF模式的像素的驱动示例。
需要注意，有关驱动信号SELi、RSTi和TRGi，驱动信号SELj、RSTj 和TRGj，开关SFEN、DAEN、DAS1、DAS2和DAHZ，以及输出端子 Voutk和Voutk+1的电压波形的图30的时序图对应于有关上述元素的图 29的时序图。
当在从时间t1至时间t6的时段内将驱动信号SELi切换到H电平时，负载MOS电路52在从像素100-11的放大器晶体管114的源极到漏极的方向上供应电流。
需要注意，当在从时间t1至时间t6的时段内将开关DAEN、DAS1 和DAS2设定为断开状态而将开关SFEN设定为接通状态时，所选的像素100-11的读出电路相当于源极跟随器型读出电路。因此，所选的像素 100-11中的浮动扩散单元121的FD电位被放大为输入电压信号并且被输出到垂直信号线22。
当在从时间t2至时间t3的时段内施加H电平脉冲作为驱动信号RSTi 时，在像素100-11的浮动扩散单元121中累积的电荷被排放，并且信号电平被初始化(复位)。
这种复位状态一直持续到时间t4，并且在该时间内读取电压作为像素100-11的复位电平。
当在从时间t4至时间t5的时段内施加H电平脉冲作为驱动信号TRGi 时，在像素100-11的光电转换单元111中累积的电荷通过传输晶体管112 被传输到浮动扩散单元121。
然后，当浮动扩散单元121由于像素100-11中的传输电荷而被调制，然后浮动扩散单元121的电压作为电压信号被输入到放大器晶体管114 的栅极时，与累积的电荷量对应的电压信号被输出到垂直信号线22。
这种信号读出状态一直持续到时间t6，并且在该时间内读取电压作为像素100-11的信号电平(图中的Voutk的电压波形)。
接着，当在从时间t6至时间t11的时段内将驱动信号SELi切换到L 电平并且进一步将驱动信号SELj切换到H电平时，负载MOS电路52 在从像素100-12的放大器晶体管114的源极到漏极的方向上供应电流。
需要注意，由于如在从时间t1至时间t6的时段内一样，在时间t6至时间t11的时段内开关SFEN继续处于接通状态并且开关DAEN、DAS1 和DAS2继续处于断开状态，因此，所选的像素100-12的读出电路相当于源极跟随器型读出电路。
接着，当在从时间t7至时间t8的时段内施加H电平脉冲作为驱动信号RSTj时，在像素100-12的浮动扩散单元121中累积的电荷被排放，并且信号电平被初始化(复位)。
这种复位状态持续到时间t9，并且在该时间内读取电压作为像素 100-12的复位电平。
当在从时间t9至时间t10的时段内施加H电平脉冲作为驱动信号 TRGj时，在像素100-12的光电转换单元111中累积的电荷通过传输晶体管112被传输到浮动扩散单元121。
然后，当浮动扩散单元121由于像素100-12中的传输电荷而被调制，然后浮动扩散单元121的电压作为电压信号被输入到放大器晶体管114 的栅极时，与累积的电荷量对应的电压信号被输出到垂直信号线22。
这种信号读出状态一直持续到时间t11，并且在该时间内读取电压作为像素100-12的信号电平(图中的Voutk+1的电压波形)。
在SF模式下进行驱动的情况下，由于在图30中开关DAHZ在从时间t1至时间t11的时段内处于断开状态，因此，电流镜电路51的偏压和作为负载MOS电路52的恒流源节点没有横向连接。
此外，如上所述，在像素100-11和像素100-12的各者中，列信号处理单元14(图6)通过获得读取的复位电平与信号电平之间的差来执行相关双采样，以消除噪声，从而能够读取消除了噪声的像素信号。
(差分模式的其他构造)
图31是图示了在差分模式下读取像素和基准像素的数量不同的情况下的构造的电路图。
在图26和图27所示的差分模式的上述构造中，读取像素100S和基准像素100R的数量之比为1：1。这里，在对基准像素100R进行横向连接的情况下，基准像素100R的数量不一定需要与读取像素100S的数量相同。
尽管将奇数列中的像素(图31中的像素100-11和像素100-13)设定为例如基准像素100R，但是，由于不使用基准像素100-13，因此基准像素100R的数量可以与读取像素100S的数量不同。
例如，为了具有上述构造，执行以下控制。也就是说，如果在图31 的构造中，将开关DAEN和DAS1之中的基准像素100-13的开关DAEN 和DAS1表示为开关DAEN’和DAS1’，则当基准像素100-13以外的像素 100的开关DAEN和DAS1处于接通状态并且基准像素100-13的开关 DAEN’和DAS1’处于断开状态时，基准像素100-13被设定为未使用并且与横向连接断开。
需要注意，当涉及图31中的基准像素100-13的开关DAEN’和DAS1’时，存在两个开关DAEN’和一个开关DAS1’。此外，当基准像素100-13 被设定为未使用时，基准像素100-13的负载MOS电路52(图中由虚线框A包围的负载MOS电路52)处于断开状态。
如上所述，通过将一些基准像素100R设定为未使用，能够通过不将一些基准像素100R连接成横向连接来减少基准像素的数量。此时，能够将数量与设定为未使用的基准像素100R的数量相同的负载MOS电路52 设定为处于断开状态，因此，能够降低功耗。
此外，此时，由于基准像素100R的降噪效果是基准像素100R的数量N的1/√N倍，因此降噪效果降低；然而，如果足够数量的基准像素连接，则基准像素100R的噪声不是主要的，因此能够获得功耗效果。
(从第二实施例的构造获得的效果)
接着，将参照图32描述通过采用作为第二实施例的横向连接的构造而获得的效果。
在第二实施例中，当开关DAHZ处于接通状态并因此电流镜电路51 的偏压和作为负载MOS电路52的恒流源节点横向连接时，根据横向连接的数量，能够降低在每个横向连接的节点处产生的噪声，其原因如下。
可以获得如下结构：在该结构，能够通过差分型放大读出放大每个电子的垂直信号线(VSL)22的电压幅度，并且能够通过输入转换(每个信号电子的输入转换)减少在垂直信号线22和后续阶段中产生的噪声分量，并且差分对的放大器晶体管114引起抑制噪声的效果增加。
在基准像素100R的放大器晶体管114中产生的随机噪声在每个基准像素100R中是不相关的，因此，通过使横向连接的节点彼此连接，能够一起消除并降低噪声。
这可以重新表述为：当可以减少基准像素100R侧的共用且连接的放大器晶体管114的数量并因此可以降低在基准像素100R中引起的噪声时，上述电路构造相当于作为晶体管使用。
这里，如果将连接的基准像素100R的数量设定为Npix_ref，则由基准像素100R引起的噪声降低到1/√Npix_ref倍。
例如，在像素阵列单元11中排列有1920×1080个像素并且分别与列耦合的基准像素100R以并行列为单位读取信号像素的情况下，获得 1/√1920÷0.02，并且应用到上述公式(7)的Vn_pix2的加倍系数是1.02。
此时，由于作为噪声满足1/√(1.02×Vn_pix2)÷1.01×Vn_pix的关系，因此能够将噪声的影响抑制到1％以下，并且噪声的影响是Vn_adc和 Vn_afe的平方均值，因此，基准像素100R的影响可以是可忽略的水平。
图32示出了在垂直轴表示总噪声(e-rms)并且水平轴表示横向连接的列的数量(列)的情况下，当Vn_adc和Vn_afe的总和为100(μVrms)， Vn_pix为100(μVrms)，ηfd为100(μV/e-)且ηvsl为400(μV/e-)时连接的基准像素100R的数量与总噪声Vn_total之间的关系。从图32所示的关系可以明显看出，当连接的基准像素100R的数量增加时，降噪效果增加。
至此，第二实施例的描述结束。
<5.变形例>
(层叠型构造)
图33是图示了能够应用本技术的实施例的层叠型固态摄像装置的构造示例的图。
图33中的A图示了非层叠型固态摄像装置的示意性构造的示例。如图33中的A所示，CMOS图像传感器10(图6)具有一个裸片(die)(半导体基板)811。该裸片811具有：像素区域812，像素二维布置在像素区域812中；控制电路813，其驱动像素并执行各种控制；以及逻辑电路 814，其用于安装在其上的信号处理。
图33中的B和图33中的C图示了层叠型固态摄像装置的示意性构造的示例。如图33中的B和图33中的C所示，CMOS图像传感器10 (图6)具有传感器裸片821和逻辑裸片824的两个层叠裸片，传感器裸片821和逻辑裸片824彼此电气连接以构成一个半导体芯片。
在图33中的B中，传感器裸片821上安装有像素区域812和控制电路813，并且逻辑裸片824上安装有包括用于信号处理的信号处理电路的逻辑电路814。
在图33中的C中，传感器裸片821上安装有像素区域812，并且逻辑裸片824上安装有控制电路813和逻辑电路814。
(信号处理装置的构造)
尽管上面已经将诸如CMOS图像传感器10等固态摄像装置作为示例进行了描述，但是本技术不限于固态摄像装置，并且本技术能够应用于执行各种信号处理的信号处理装置。需要注意，在读取像素100S和基准像素100R中，也可以将用作浮动扩散单元(FD)的浮动扩散单元121S 和浮动扩散单元121R称为采样保持电路。换言之，根据多个输入通道的输入信号设置读出侧放大器晶体管114S，并且该读出侧放大器晶体管 114S对通过采样保持电路输入的输入信号进行放大，并且基准侧放大器晶体管114R与每个读出侧放大器晶体管114S形成一对。
<6.电子设备的构造>
图34是图示了具有应用本技术的实施例的固态摄像装置的电子设备的构造示例的框图。
电子设备1000是电子设备，例如，包括数码相机或摄像机等的摄像装置、或者包括智能手机或平板终端等的移动终端装置。
电子设备1000由固态摄像装置1001、DSP电路1002、帧存储器1003、显示单元1004、记录单元1005、操作单元1006和电源单元1007构成。此外，在电子设备1000中，DSP电路1002、帧存储器1003、显示单元 1004、记录单元1005、操作单元1006和电源单元1007通过总线1008 彼此连接。
固态摄像装置1001对应于上述的二维布置在像素阵列单元11(图6) 中的多个像素100执行差分型放大读出或源极跟随器型读出的CMOS图像传感器10(图6)。
这里，可以构造差分型放大读出，使得从外部施加基准像素100R的复位电压，并且读取像素100S的复位电压从垂直信号线22被负反馈。此外，在差分型放大读出期间，在像素阵列单元的列中，基准像素的放大器晶体管的源极侧的节点、漏极侧的节点、或者源极侧和漏极侧的节点能够彼此连接(连接彼此)。
DSP电路1002是用于对从固态摄像装置1001供应的信号进行处理的相机信号处理电路。DSP电路1002输出通过对来自固态摄像装置1001 的信号进行处理而获得的图像数据。帧存储器1003以帧为单位临时存储由DSP电路1002处理后的图像数据。
显示单元1004由面板型显示装置构成，例如液晶面板或有机电致发光(EL：electro luminescence)面板等，并且显示单元1004显示由固态摄像装置1001拍摄的运动图像或静止图像。记录单元1005将由固态摄像装置1001拍摄的运动图像或静止图像的图像数据记录在诸如半导体存储器或硬盘等记录介质中。
操作单元1006输出与用户执行的操作一致的用于电子设备1000的各种功能的操作命令。电源单元1007将作为DSP电路1002、帧存储器 1003、显示单元1004、记录单元1005和操作单元1006的操作电力的电力适当地供应给这些供应目标。
电子设备1000如上所述地构造。本技术应用于如上所述的固态摄像装置1001。具体地，CMOS图像传感器10(图6)能够应用于固态摄像装置1001。
通过将本技术应用于固态摄像装置1001，能够从外部施加基准像素 100R的复位电压，并且在差分型放大读出期间，读取像素100S的复位电压能够从垂直信号线22S被负反馈。因此，由于差分型放大读出，不仅可以阻止可能由复位馈通引起的复位电平偏离可读范围，而且还可以在实现高转换效率(放大率)的同时控制读取像素100S的FD电位，以便在复位时具有期望值。
此外，通过将本技术应用于固态摄像装置1001，在差分型放大读出期间，在像素阵列单元的列中，基准像素的放大器晶体管的源极侧的节点、漏极侧的节点、或者源极侧和漏极侧的节点能够彼此连接(连接彼此)。因此，由于差分型放大读出，在实现高转换效率(放大率)的同时，还能够抑制噪声增加。
<7.固态摄像装置的使用示例>
图35是图示了应用本技术的实施例的固态摄像装置的使用示例的图。
例如，CMOS图像传感器10(图6)能够用于如下所述的对诸如可见光、红外光、紫外光或X射线等光进行感测的各种情况。换言之，如图35所示，CMOS图像传感器10还能够应用到在拍摄观看用图像的观看领域以及交通领域、家用电器领域、医疗保健领域、安保领域、美容护理领域、运动领域和农业领域中使用的装置。
具体地，在观看领域中，CMOS图像传感器10能够在用于拍摄观看用图像的装置(例如，图34的电子设备1000)中使用，例如，数码相机、智能手机、或具有相机功能的移动电话。
在交通领域中，例如，CMOS图像传感器10能够用于交通用装置，例如，为了包括自动停车和识别驾驶员状态等的安全驾驶，用于拍摄车辆的前方、后方、四周和内部的车载传感器；用于监视行驶车辆或道路的监视摄像机；以及用于测量车辆之间的距离的测距传感器。
在家用电器领域中，例如，CMOS图像传感器10能够用于设置在例如电视接收机装置、冰箱或空凋的家用电器中的装置，该装置用于拍摄用户的姿态，并执行与该姿态一致的设备操作。此外，在医疗保健领域中，CMOS图像传感器10能够用于医疗保健用的装置中，例如，内窥镜、使用红外光的接收来拍摄血管的装置等。
在安保领域中，CMOS图像传感器10能够用于安保用装置，例如，用于预防犯罪的监视摄像机或用于人类认证的相机等。在美容护理领域中，CMOS图像传感器10能够用于美容护理用的装置，例如，拍摄皮肤的皮肤检查装置、拍摄头皮的显微镜。
在运动领域中，CMOS图像传感器10能够用于运动用装置，例如，运动目的专用的运动相机或可穿戴相机。此外，在农业领域中，CMOS 图像传感器10能够用于农业用装置，例如，用于监视农田和农作物的状态的相机。
<8.移动体的应用例>
根据本发明的实施例的技术(本技术)适用于各种产品。例如，根据本发明的实施例的技术可以实现为安装于诸如汽车、电动汽车、混合动力电动汽车、摩托车、自行车、个人移动设备(personal mobility)、飞机、无人机、船舶、或机器人等任何类型的移动体上的装置。
图36是图示了作为根据本发明的实施例的技术适用的移动体控制系统的示例的车辆控制系统的示意性构造示例的框图。
车辆控制系统12000包括通过通信网络12001连接起来的多个电子控制单元。在图36所示的示例中，车辆控制系统12000包括驱动线控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。此外，作为集成控制单元 12050的功能构造，示出了微型计算机12051、音频和图像输出部12052 和车载网络接口(I/F：interface)12053。
驱动线控制单元12010根据各种程序来控制与车辆的驱动线有关的装置的操作。例如，驱动线控制单元120101用作下列装置的控制装置：例如内燃机或驱动电机等用于产生车辆驱动力的驱动力产生装置；用于将驱动力传递到车轮的驱动力传递机构；用于调节车辆的转向角的转向机构；以及用于产生车辆的制动力的制动装置等。
车身系统控制单元12020根据各种程序来控制附接到车身上的各种装置的操作。例如，车身系统控制单元12020用作下述装置的控制装置：无钥匙进入系统；智能钥匙系统；电动窗装置；或者诸如车头灯、车尾灯、刹车灯、转向灯或雾灯等各种车灯。在这种情况下，车身系统控制单元12020能够接收从替代钥匙的便携式装置发送的无线电波或者接收各种开关的信号。车身系统控制单元12020接收这些无线电波或信号，并且控制车辆的门锁装置、电动窗装置或车灯等。
车外信息检测单元12030检测关于安装有车辆控制系统12000的车辆的外部的信息。例如，摄像部12031连接到车外信息检测单元12030。车外信息检测单元12030使摄像部12031拍摄车辆外部的图像，并且接收所拍摄到的图像。基于所接收到的图像，车外信息检测单元12030可以执行用于人、车辆、障碍物、标志、或路面上的文字等的物体检测处理或距离检测处理。
摄像部12031是接收光并输出与所接收到的光量对应的电气信号的光传感器。摄像部12031能够将电气信号作为图像而输出，或者能够将电气信号作为测距信息而输出。此外，由摄像部12031接收到的光可以是可见光，或者可以是诸如红外光等不可见光。
车内信息检测单元12040检测车辆内部的信息。例如，车内信息检测单元12040连接到用于检测驾驶员的状态的驾驶员状态检测部12041。例如，驾驶员状态检测部12041可以包括拍摄驾驶员的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或驾驶员的专注程度，或者可以判定驾驶员是否在打瞌睡。
例如，基于由车外信息检测单元12030或车内信息检测单元12040 获取的关于车辆外部或内部的信息，微型计算机12051能够计算驱动力产生装置、转向机构、或制动装置的控制目标值，并且微型计算机12051 能够将控制命令输出到驱动线控制单元12010。例如，微型计算机12051 可以执行旨在实施高级驾驶员辅助系统(ADAS：Advanced DriverAssistance System)的功能的协同控制，所述功能包括车辆碰撞规避或车辆冲击缓和、基于车间距离的跟车行驶、恒定车速行驶、车辆碰撞警告、或者车辆偏离车道警告等。
另外，基于由车外信息检测单元12030或车内信息检测单元12040 获取的有关车辆周围的区域的信息，微型计算机12051能够控制驱动力产生装置、转向机构或制动装置等，从而执行旨在不依赖于驾驶员的任何操作而使车辆自主行驶的自动驾驶等的协同控制。
此外，基于由车外信息检测单元12030获取的有关车辆外部的信息，微型计算机12051能够将控制命令输出到车身系统控制单元12020。例如，微型计算机12051能够根据由车外信息检测单元12030检测到的前方车辆或对面车辆的位置来控制车头灯，并且微型计算机12051能够为了防眩目的目的执行协同控制，例如将远光切换为近光。
音频和图像输出部12052将声音和图像中的至少一者的输出信号发送到输出装置，该输出装置能够在视觉上或听觉上将信息通知给车上的乘员或车辆外部。在图36的示例中，音频扬声器12061、显示部12062 和仪表板12063被例示为输出装置。例如，显示部12062可以包括板载显示器(onboard display)和平视显示器(head-up display)中的至少一者。
图37是图示了摄像部12031的安装位置的示例的图。
在图37中，车辆12100包括作为摄像部12031的摄像部12101、 12102、12103、12104和12105。
例如，摄像部12101、12102、12103、12104和12105被定位在车辆 12100的前鼻、侧视镜、后保险杠、后备箱门、以及车厢内的挡风玻璃的上部。附接到前鼻的摄像部12101和附接到车厢内的挡风玻璃的上部的摄像部12105主要获取车辆12100前方区域的图像。附接到侧视镜的摄像部12102和12103主要获取车辆12100两侧区域的图像。附接到后保险杠或后备箱门的摄像部12104主要获取车辆12100后方区域的图像。设置在车辆内部的挡风玻璃上方的摄像部12105主要用于检测前方车辆、行人、障碍物、信号灯、交通标志和交通车道等。
另外，图37图示了摄像部12101～12104的摄像范围的示例。摄像范围12111表示附接到前鼻的摄像部12101的摄像范围。摄像范围12112 和12113分别表示附接到侧视镜的摄像部12102和12103的摄像范围。摄像范围12114表示附接到后保险杠或后备箱门的摄像部12104的摄像范围。例如，叠加摄像部12101～12104拍摄的图像数据将提供俯视车辆 12100的俯视图像。
摄像部12101～12104中的至少一者可以具有获取距离信息的功能。例如，摄像部12101～12104中的至少一者可以是包括多个图像传感器的立体相机，或者可以是包括用于相位差检测的像素的图像传感器。
例如，通过基于从摄像部12101～12104获得的距离信息来获得与摄像范围12111～12114内的各个三维物体相距的距离以及该距离随时间的变化(相对于车辆12100的相对速度)，微型计算机12051能够通过特别地使用在车辆12100的行驶道路上最靠近的三维物体而将在与车辆 12100大致相同的方向上以预定速度(例如，大于或等于0km/h)行驶的三维物体提取为前方车辆。另外，微型计算机12051能够设定与前方车辆的在车前预先要确保的车间距离，并且能够执行自动刹车控制(也包括跟进停止控制)或自动加速控制(也包括跟进振荡控制)。以这种方式，可以执行旨在不依赖于驾驶员的任何操作而使车辆自主行驶的自动驾驶等的协同控制。
例如，微型计算机12051能够基于从摄像部12101～12104获得的距离信息将关于三维物体的三维物体数据分类并提取为诸如摩托车、普通车辆、大型车辆、行人和电线杆等其他三维物体，并且微型计算机12051 能够使用其他三维物体来自动规避障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员能够看到的障碍物和难以看到的障碍物。然后，微型计算机12051能够判断用于指示与每个障碍物发生碰撞危险的碰撞风险，并且在由于碰撞风险被设定为高于或等于设定值而存在碰撞可能性的情况下，微型计算机12051能够通过音频扬声器12061或显示部12062向驾驶员输出警告，或者能够通过驱动线控制单元12010执行强制减速或规避转向来执行驾驶辅助以规避碰撞。
摄像部12101～12104中的至少一者可以是用于检测红外光的红外相机。例如，微型计算机12051能够通过判定摄像部12101～12104的所拍摄图像中是否存在行人来识别行人。例如，能够在如下过程中识别行人：在用作红外相机的摄像部12101～12104的所拍摄图像中提取特征点的过程；以及对表示物体轮廓的一系列特征点进行图案匹配处理来判定是否存在行人的过程。微型计算机12051判定在摄像部12101～12104的所拍摄图像中存在行人。当识别出行人时，音频和图像输出部12052控制显示部12062，使得在所识别出的行人上叠加地显示用于强调的矩形轮廓线。此外，音频和图像输出部12052控制显示部12062，使得在期望的位置处显示表示行人的图标等。
上面已经描述了能够应用根据本发明的实施例的技术的车辆控制系统的示例。根据本发明的实施例的技术能够应用于上述构造中的摄像部 12101。具体地，图1的CMOS图像传感器10能够应用于摄像部12031。通过将根据本发明的实施例的技术应用于摄像部12031，差分型放大读出不仅可以阻止可能由复位馈通引起的复位电平偏离可读范围，并且可以在实现高转换效率(放大率)或者能够抑制噪声增加的同时控制读取像素的FD电位，以便在复位时具有期望值。因此，例如，能够获取更高质量的拍摄图像，并且能够更准确地识别包括行人在内的障碍物。
需要注意，本技术的实施例不限于上述实施例，并且能够在不脱离本技术的主旨的范围内进行各种修改。
另外，本技术也可以如下地构造。
(1)一种摄像装置，其包括：
差分放大器电路，所述差分放大器电路包括第一放大晶体管和第二放大晶体管；以及
多个像素，所述多个像素包括第一像素和第二像素，其中，所述第一像素包括第一光电转换器、第一复位晶体管和所述第一放大晶体管，并且所述第二像素包括第二光电转换器、第二复位晶体管和所述第二放大晶体管，
其中，所述第一复位晶体管连接到第一复位电压，并且
其中，所述第二复位晶体管连接到与所述第一复位电压不同的第二复位电压。
(2)根据(1)所述的摄像装置，其中，所述差分放大器电路还包括电流镜电路，所述电流镜电路包括连接到所述第一放大晶体管的第一电流镜晶体管和连接到所述第二放大晶体管的第二电流镜晶体管。
(3)根据(1)所述的摄像装置，其中，所述第一放大晶体管和所述第二放大晶体管连接到电流源。
(4)根据(1)所述的摄像装置，其中，所述差分放大器电路还包括多个开关。
(5)根据(4)所述的摄像装置，其中，所述多个开关包括：
第一开关，所述第一开关连接在所述第一复位电压与所述第一放大晶体管之间；以及
第二开关，所述第二开关连接在所述第二复位电压与所述第一放大晶体管之间。
(6)根据(5)所述的摄像装置，其还包括控制器，所述控制器被构造成控制所述第一开关和所述第二开关的操作，以选择性地将所述第一放大晶体管连接到所述第一复位电压或所述第二复位电压。
(7)根据(5)所述的摄像装置，其中，所述多个开关还包括：
第三开关，所述第三开关连接在所述第一复位电压与所述第二放大晶体管之间；以及
第四开关，所述第四开关连接在所述第二复位电压与所述第二放大晶体管之间。
(8)根据(7)所述的摄像装置，其还包括控制器，所述控制器被构造成控制所述第三开关和所述第四开关的操作，以选择性地将所述第二放大晶体管连接到所述第一复位电压或所述第二复位电压。
(9)一种摄像装置，其包括：
第一差分放大器电路，所述第一差分放大器电路包括第一放大晶体管和第二放大晶体管；
第二差分放大器电路，所述第二差分放大器电路包括第三放大晶体管和第四放大晶体管；
多个像素，所述多个像素包括第一像素、第二像素、第三像素和第四像素，其中，所述第一像素包括第一光电转换器和所述第一放大晶体管，所述第二像素包括第二光电转换器和所述第二放大晶体管，所述第三像素包括第三光电转换器和所述第三放大晶体管，并且所述第四像素包括第四光电转换器和所述第四放大晶体管；
第一信号线，所述第一信号线连接到所述第一像素；
第二信号线，所述第二信号线连接到所述第二像素；
第三信号线，所述第三信号线连接到所述第三像素；
第四信号线，所述第四信号线连接到所述第四像素；
第一开关电路，所述第一开关电路被构造成将所述第一信号线和所述第二信号线连接；
第二开关电路，所述第二开关电路被构造成将所述第二信号线和所述第三信号线连接；以及
第三开关电路，所述第三开关电路被构造成将所述第三信号线和所述第四信号线连接。
(10)根据(9)所述的摄像装置，其中，所述第一差分放大器电路还包括第一组多个开关。
(11)根据(10)所述的摄像装置，其中，所述第一组多个开关包括：
第一开关，所述第一开关连接在第一复位电压与所述第一放大晶体管之间；以及
第二开关，所述第二开关连接在第二复位电压与所述第一放大晶体管之间，
其中，所述第一复位电压和所述第二复位电压是不同的。
(12)根据(11)所述的摄像装置，其还包括控制器，所述控制器被构造成控制所述第一开关和所述第二开关的操作，以选择性地将所述第一放大晶体管连接到所述第一复位电压或所述第二复位电压。
(13)根据(11)所述的摄像装置，其中，所述第一组多个开关还包括：
第三开关，所述第三开关连接在所述第一复位电压与所述第二放大晶体管之间；以及
第四开关，所述第四开关连接在所述第二复位电压与所述第二放大晶体管之间。
(14)根据(13)所述的摄像装置，其还包括控制器，所述控制器被构造成控制所述第三开关和所述第四开关的操作，以选择性地将所述第二放大晶体管连接到所述第一复位电压或所述第二复位电压。
(15)根据(13)所述的摄像装置，其中，所述第二差分放大器电路还包括第二组多个开关。
(16)根据(15)所述的摄像装置，其中，所述第二组多个开关包括：
第五开关，所述第五开关连接在所述第一复位电压与所述第三放大晶体管之间；以及
第六开关，所述第六开关连接在所述第二复位电压与所述第三放大晶体管之间。
(17)根据(16)所述的摄像装置，其还包括控制器，所述控制器被构造成控制所述第六开关和所述第五开关的操作，以选择性地将所述第三放大晶体管连接到所述第一复位电压或所述第二复位电压。
(18)根据(16)所述的摄像装置，其中，所述第二组多个开关还包括：
第七开关，所述第七开关连接在所述第一复位电压与所述第四放大晶体管之间；以及
第八开关，所述第八开关连接在所述第二复位电压与所述第四放大晶体管之间。
(19)根据(18)所述的摄像装置，其还包括控制器，所述控制器被构造成控制所述第七开关和所述第八开关的操作，以选择性地将所述第四放大晶体管连接到所述第一复位电压或所述第二复位电压。
(20)根据(9)所述的摄像装置，其还包括控制器，所述控制器被构造成：
在基准像素模式下，将所述第一开关电路和所述第三开关电路设定为接通状态；并且
在源极跟随器像素模式下，将所述第二开关电路设定为接通状态。
(21)一种信号处理装置，其包括：
差分放大器电路，所述差分放大器电路包括：
读出侧放大器晶体管，所述读出侧放大器晶体管是根据来自多个输入通道的每个输入信号而被设置的，并且所述读出侧放大器晶体管对通过采样保持电路输入的所述输入信号进行放大；以及
基准侧放大器晶体管，所述基准侧放大器晶体管与每个读出侧放大器晶体管形成一对，
其中，在所述读出侧放大器晶体管侧的采样保持电路中，将所述差分放大器电路的输出设定为负反馈，并且
在所述基准侧放大器晶体管侧的采样保持电路中，设定任意电压。
(22)一种固态摄像装置，其构造有根据(21)所述的信号处理装置，
其中，所述输入通道和所述采样保持电路包括在像素中，所述像素以矩阵形状二维布置在像素阵列单元中，并且
每个所述像素包括：
光电转换单元，
传输晶体管，所述传输晶体管传输通过所述光电转换单元进行光电转换后的电荷，
电荷/电压转换单元，所述电荷/电压转换单元将通过所述传输晶体管传输的电荷转换成电压信号，以及
复位晶体管，所述复位晶体管使所述电荷/电压转换单元复位。
(23)根据(22)所述的固态摄像装置，
其中，所述像素还包括选择晶体管，所述选择晶体管用于选择所述像素，并且
所述选择晶体管选择任意成对的读取像素和基准像素，所述读取像素包括所述读出侧放大器晶体管，所述基准像素包括所述基准侧放大器晶体管。
(24)根据(22)或(23)所述的固态摄像装置，
其中，以列为单位读取均包括所述基准侧放大器晶体管的基准像素。
(25)根据(22)～(24)中任一项所述的固态摄像装置，
其中，包括所述基准侧放大器晶体管的基准像素的所述传输晶体管和所述电荷/电压转换单元的构造与有效像素的所述传输晶体管和所述电荷/电压转换单元的构造相同，所述有效像素执行信号的累积和读出。
(26)根据(22)～(25)中任一项所述的固态摄像装置，
其中，所述像素能够进行源极跟随器型读出，并且
所述固态摄像装置还包括切换单元，所述切换单元在源极跟随器型读出与差分型放大读出之间进行切换。
(27)根据(22)～(25)中任一项所述的固态摄像装置，其还包括：
切换单元，所述切换单元在包括所述读出侧放大器晶体管的读取像素与包括所述基准侧放大器晶体管的基准像素之间进行切换。
(28)根据(27)所述的固态摄像装置，
其中，在通过形成有所述基准侧放大器晶体管的差分对读取经由所述读出侧放大器晶体管中的所述传输晶体管读取的信号之后，所述读出侧放大器晶体管和所述基准侧放大器晶体管的连接被互补地切换，并且在切换之前，通过形成有所述读出侧放大器晶体管的差分对读取切换前经由所述基准侧放大器晶体管中的所述传输晶体管读取的信号。
(29)根据(27)或(28)所述的固态摄像装置，
其中，所述切换单元将有效像素设定为包括所述基准侧放大器晶体管的基准像素，所述有效像素靠近执行信号的累积和读出的有效像素。
(30)根据(22)～(29)中任一项所述的固态摄像装置，
其中，多个基准侧放大器晶体管中的所有或一些基准侧放大器晶体管的源极侧、漏极侧、或所述源极侧和所述漏极侧彼此连接。
(31)一种信号处理装置，其包括差分放大器电路，所述差分放大器电路包括：
读出侧放大器晶体管，所述读出侧放大器晶体管是根据来自多个输入通道的每个输入信号而被设置的，并且所述读出侧放大器晶体管对所述输入信号进行放大；以及
基准侧放大器晶体管，所述基准侧放大器晶体管与每个读出侧放大器晶体管形成一对，
其中，多个基准侧放大器晶体管中的所有或一些基准侧放大器晶体管的源极侧、漏极侧、或所述源极侧和所述漏极侧彼此连接。
(32)一种固态摄像装置，其构造有根据(31)所述的信号处理装置，
其中，所述输入通道包括在像素中，所述像素以矩阵形状二维布置在像素阵列单元中，并且
每个所述像素包括：
光电转换单元，
传输晶体管，所述传输晶体管传输通过所述光电转换单元进行光电转换后的电荷，
电荷/电压转换单元，所述电荷/电压转换单元将通过所述传输晶体管传输的电荷转换成电压信号，以及
复位晶体管，所述复位晶体管使所述电荷/电压转换单元复位。
(33)根据(32)所述的固态摄像装置，
其中，所述像素还包括选择晶体管，所述选择晶体管用于选择所述像素，并且
所述选择晶体管选择任意成对的读取像素和基准像素，所述读取像素包括所述读出侧放大器晶体管，所述基准像素包括所述基准侧放大器晶体管。
(34)根据(32)或(33)所述的固态摄像装置，
其中，以列为单位读取均包括所述基准侧放大器晶体管的基准像素，并且
基准像素的数量小于或等于读取像素的数量，所述基准像素的所述基准侧放大器晶体管彼此连接，每个所述读取像素包括所述读出侧放大器晶体管。
(35)根据(32)～(34)中任一项所述的固态摄像装置，
其中，包括所述基准侧放大器晶体管的基准像素的所述传输晶体管和所述电荷/电压转换单元的构造与有效像素的所述传输晶体管和所述电荷/电压转换单元的构造相同，所述有效像素执行信号的累积和读出。
(36)根据(32)～(35)中任一项所述的固态摄像装置，
其中，所述像素能够进行源极跟随器型读出，并且
所述固态摄像装置还包括切换单元，所述切换单元在源极跟随器型读出与差分型放大读出之间进行切换。
(37)根据(32)～(35)中任一项所述的固态摄像装置，其还包括：
切换单元，所述切换单元在包括所述读出侧放大器晶体管的读取像素与包括所述基准侧放大器晶体管的基准像素之间进行切换。
(38)根据(37)所述的固态摄像装置，
其中，在通过形成有所述基准侧放大器晶体管的差分对读取经由所述读出侧放大器晶体管中的所述传输晶体管读取的信号之后，所述读出侧放大器晶体管和所述基准侧放大器晶体管的连接被互补地切换，并且在切换之前，通过形成有所述读出侧放大器晶体管的差分对读取切换前经由所述基准侧放大器晶体管中的所述传输晶体管读取的信号。
(39)根据(37)或(38)所述的固态摄像装置，
其中，所述切换单元将有效像素设定为包括所述基准侧放大器晶体管的基准像素，所述有效像素靠近执行信号的累积和读出的有效像素。
(40)根据(32)～(39)中任一项所述的固态摄像装置，
其中，所述输入信号通过采样保持电路被输入到所述读出侧放大器晶体管和所述基准侧放大器晶体管，
在所述读出侧放大器晶体管侧的采样保持电路中，将所述差分放大器电路的输出设定为负反馈，并且
在所述基准侧放大器晶体管侧的采样保持电路中，设定任意电压。
附图标记列表
10 CMOS图像传感器
11 像素阵列单元
12 垂直驱动单元
13 列读出电路单元
14 列信号处理单元
15 水平驱动单元
16 系统控制单元
17 信号处理单元
18 数据存储单元
22、22R、22S 垂直信号线
31 像素驱动线
32 垂直像素配线
50 差分像素读出电路
61、61R、61S 垂直复位输入线
62、62R、62S 垂直电流供应线
100 像素
100R 基准像素
100S 读取像素
111、111R、111S 光电转换单元
112、112R、112S 传输晶体管
113、113R、113S 复位晶体管
114、114R、114S 放大器晶体管
115、115R、115S 选择晶体管
1000 电子设备
1001 固态摄像装置
12031 摄像部

Claims (18)

1.一种摄像装置，其包括：
差分放大器电路，所述差分放大器电路包括第一放大晶体管和第二放大晶体管；以及
多个像素，所述多个像素包括第一像素和第二像素，其中，所述第一像素包括第一光电转换器、第一复位晶体管和所述第一放大晶体管，并且所述第二像素包括第二光电转换器、第二复位晶体管和所述第二放大晶体管，
其中，所述第一复位晶体管连接到第一复位电压，并且
其中，所述第二复位晶体管连接到与所述第一复位电压不同的第二复位电压。
2.根据权利要求1所述的摄像装置，其中
所述差分放大器电路还包括电流镜电路，所述电流镜电路包括连接到所述第一放大晶体管的第一电流镜晶体管和连接到所述第二放大晶体管的第二电流镜晶体管。
3.根据权利要求1或2所述的摄像装置，其中，所述第一放大晶体管和所述第二放大晶体管连接到电流源。
4.根据权利要求1或2所述的摄像装置，其中，所述差分放大器电路还包括多个开关。
5.根据权利要求4所述的摄像装置，其中，所述多个开关包括：
第一开关，所述第一开关连接在所述第一复位电压与所述第一放大晶体管之间；以及
第二开关，所述第二开关连接在所述第二复位电压与所述第一放大晶体管之间。
6.根据权利要求5所述的摄像装置，其还包括控制器，所述控制器被构造成控制所述第一开关和所述第二开关的操作，以选择性地将所述第一放大晶体管连接到所述第一复位电压或所述第二复位电压。
7.根据权利要求5所述的摄像装置，其中，所述多个开关还包括：
第三开关，所述第三开关连接在所述第一复位电压与所述第二放大晶体管之间；以及
第四开关，所述第四开关连接在所述第二复位电压与所述第二放大晶体管之间。
8.根据权利要求7所述的摄像装置，其还包括控制器，所述控制器被构造成控制所述第三开关和所述第四开关的操作，以选择性地将所述第二放大晶体管连接到所述第一复位电压或所述第二复位电压。
9.一种摄像装置，其包括：
第一差分放大器电路，所述第一差分放大器电路包括第一放大晶体管和第二放大晶体管；
第二差分放大器电路，所述第二差分放大器电路包括第三放大晶体管和第四放大晶体管；
多个像素，所述多个像素包括第一像素、第二像素、第三像素和第四像素，其中，所述第一像素包括第一光电转换器和所述第一放大晶体管，所述第二像素包括第二光电转换器和所述第二放大晶体管，所述第三像素包括第三光电转换器和所述第三放大晶体管，并且所述第四像素包括第四光电转换器和所述第四放大晶体管；
第一信号线，所述第一信号线连接到所述第一像素；
第二信号线，所述第二信号线连接到所述第二像素；
第三信号线，所述第三信号线连接到所述第三像素；
第四信号线，所述第四信号线连接到所述第四像素；
第一开关电路，所述第一开关电路被构造成将所述第一信号线和所述第二信号线连接；
第二开关电路，所述第二开关电路被构造成将所述第二信号线和所述第三信号线连接；以及
第三开关电路，所述第三开关电路被构造成将所述第三信号线和所述第四信号线连接，
其中，所述第一差分放大器电路还包括第一组多个开关，
其中，所述第一组多个开关包括：
第一开关，所述第一开关连接在第一复位电压与所述第一放大晶体管之间；以及
第二开关，所述第二开关连接在第二复位电压与所述第一放大晶体管之间，
其中，所述第一复位电压和所述第二复位电压是不同的。
10.根据权利要求9所述的摄像装置，其还包括控制器，所述控制器被构造成控制所述第一开关和所述第二开关的操作，以选择性地将所述第一放大晶体管连接到所述第一复位电压或所述第二复位电压。
11.根据权利要求9所述的摄像装置，其中，所述第一组多个开关还包括：
第三开关，所述第三开关连接在所述第一复位电压与所述第二放大晶体管之间；以及
第四开关，所述第四开关连接在所述第二复位电压与所述第二放大晶体管之间。
12.根据权利要求11所述的摄像装置，其还包括控制器，所述控制器被构造成控制所述第三开关和所述第四开关的操作，以选择性地将所述第二放大晶体管连接到所述第一复位电压或所述第二复位电压。
13.根据权利要求11所述的摄像装置，其中，所述第二差分放大器电路还包括第二组多个开关。
14.根据权利要求13所述的摄像装置，其中，所述第二组多个开关包括：
第五开关，所述第五开关连接在所述第一复位电压与所述第三放大晶体管之间；以及
第六开关，所述第六开关连接在所述第二复位电压与所述第三放大晶体管之间。
15.根据权利要求14所述的摄像装置，其还包括控制器，所述控制器被构造成控制所述第六开关和所述第五开关的操作，以选择性地将所述第三放大晶体管连接到所述第一复位电压或所述第二复位电压。
16.根据权利要求14所述的摄像装置，其中，所述第二组多个开关还包括：
第七开关，所述第七开关连接在所述第一复位电压与所述第四放大晶体管之间；以及
第八开关，所述第八开关连接在所述第二复位电压与所述第四放大晶体管之间。
17.根据权利要求16所述的摄像装置，其还包括控制器，所述控制器被构造成控制所述第七开关和所述第八开关的操作，以选择性地将所述第四放大晶体管连接到所述第一复位电压或所述第二复位电压。
18.根据权利要求9、11、13、14和16中任一项所述的摄像装置，其还包括控制器，所述控制器被构造成：
在执行差分型放大读出的模式下，将所述第一开关电路和所述第三开关电路设定为接通状态；并且
在执行源极跟随器型读出的模式下，将所述第二开关电路设定为接通状态。
CN201880023311.6A 2017-04-11 2018-03-28 固态摄像装置 Active CN110537366B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-078184 2017-04-11
JP2017078184A JP6887856B2 (ja) 2017-04-11 2017-04-11 固体撮像装置
PCT/JP2018/012714 WO2018190127A1 (en) 2017-04-11 2018-03-28 Signal processing device and solid-state imaging device

Publications (2)

Publication Number Publication Date
CN110537366A CN110537366A (zh) 2019-12-03
CN110537366B true CN110537366B (zh) 2022-09-16

Family

ID=62002341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880023311.6A Active CN110537366B (zh) 2017-04-11 2018-03-28 固态摄像装置

Country Status (7)

Country Link
US (2) US11516417B2 (zh)
EP (1) EP3610640B1 (zh)
JP (2) JP6887856B2 (zh)
KR (1) KR102542419B1 (zh)
CN (1) CN110537366B (zh)
TW (1) TWI759385B (zh)
WO (1) WO2018190127A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7059031B2 (ja) * 2018-02-09 2022-04-25 キヤノン株式会社 撮像装置、撮像システム、移動体
WO2019193799A1 (ja) * 2018-04-04 2019-10-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
JP7100492B2 (ja) * 2018-05-14 2022-07-13 キヤノン株式会社 撮像装置及びその駆動方法
JP2020118567A (ja) * 2019-01-24 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 測距装置、車載システム及び測距方法
US20220141411A1 (en) * 2019-03-13 2022-05-05 Sony Semiconductor Solutions Corporation Solid-state imaging device, electronic device, and control method of solid-state imaging device
JP2020149304A (ja) 2019-03-13 2020-09-17 ソニー株式会社 撮像装置および表情検出方法
JP2020161914A (ja) * 2019-03-26 2020-10-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP7329963B2 (ja) * 2019-05-17 2023-08-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
JP2020191505A (ja) * 2019-05-20 2020-11-26 キヤノン株式会社 撮像装置および撮像装置の制御方法
US12080095B2 (en) 2019-09-13 2024-09-03 Semiconductor Energy Laboratory Co., Ltd. Imaging device and driving method thereof
JP7351156B2 (ja) * 2019-09-18 2023-09-27 セイコーエプソン株式会社 回路装置、電気光学装置及び電子機器
JP2021082883A (ja) * 2019-11-15 2021-05-27 ソニーセミコンダクタソリューションズ株式会社 イベント検出装置
WO2021106478A1 (ja) * 2019-11-29 2021-06-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
EP3876523A1 (en) * 2020-03-06 2021-09-08 Gpixel NV Shared-pixel comparator
JP2022023639A (ja) * 2020-07-27 2022-02-08 ソニーセミコンダクタソリューションズ株式会社 撮像装置およびその駆動方法
EP3952289A1 (en) * 2020-08-06 2022-02-09 Gpixel NV Pixel and global shutter image sensor
EP3985555B1 (en) * 2020-08-21 2023-10-11 Shenzhen Goodix Technology Co., Ltd. Image sensor, fingerprint detection apparatus, and electronic device
US20240357260A1 (en) * 2020-09-28 2024-10-24 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging device
JP2022074419A (ja) * 2020-11-04 2022-05-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP2023033710A (ja) * 2021-08-30 2023-03-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、
CN117354639B (zh) * 2023-10-12 2024-06-11 之江实验室 全方位拮抗像素电路、驱动方法以及探测器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101296330A (zh) * 2007-04-23 2008-10-29 索尼株式会社 固态图像拾取设备及其驱动方法和信号处理方法
CN102625054A (zh) * 2011-01-31 2012-08-01 奥林巴斯株式会社 摄像装置
CN103581576A (zh) * 2012-07-31 2014-02-12 佳能株式会社 固态图像传感器、照相机和驱动固态图像传感器的方法
WO2014132822A1 (ja) * 2013-02-27 2014-09-04 ソニー株式会社 固体撮像素子、駆動方法、及び、電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4474982B2 (ja) 2004-04-19 2010-06-09 ソニー株式会社 固体撮像装置および固体撮像装置の信号処理方法
JP4771535B2 (ja) * 2005-05-17 2011-09-14 キヤノン株式会社 撮像装置及び制御方法
US7602429B2 (en) * 2006-02-01 2009-10-13 Chi Wah Kok Paired differential active pixel sensor
JP4921911B2 (ja) * 2006-09-29 2012-04-25 オリンパス株式会社 固体撮像装置
US7755679B2 (en) * 2007-03-07 2010-07-13 Altasens, Inc. Apparatus and method for reducing edge effect in an image sensor
JP5953028B2 (ja) * 2011-11-02 2016-07-13 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP6082356B2 (ja) 2014-02-13 2017-02-15 株式会社東芝 半導体装置
JP2016201649A (ja) 2015-04-09 2016-12-01 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
JP2017005393A (ja) 2015-06-05 2017-01-05 キヤノン株式会社 撮像装置、および、撮像システム
KR102662585B1 (ko) * 2017-01-09 2024-04-30 삼성전자주식회사 이미지 센서
FR3062519B1 (fr) * 2017-01-31 2019-03-29 Stmicroelectronics (Crolles 2) Sas Capteur d'images a grande gamme dynamique et faible bruit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101296330A (zh) * 2007-04-23 2008-10-29 索尼株式会社 固态图像拾取设备及其驱动方法和信号处理方法
CN102625054A (zh) * 2011-01-31 2012-08-01 奥林巴斯株式会社 摄像装置
CN103581576A (zh) * 2012-07-31 2014-02-12 佳能株式会社 固态图像传感器、照相机和驱动固态图像传感器的方法
WO2014132822A1 (ja) * 2013-02-27 2014-09-04 ソニー株式会社 固体撮像素子、駆動方法、及び、電子機器
EP2963918A1 (en) * 2013-02-27 2016-01-06 Sony Corporation Solid-state imaging device, driving method, and electronic device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CMOS图像传感器的图像降噪技术的研究;邹义平;《优秀硕士论文》;20090215;全文 *

Also Published As

Publication number Publication date
KR102542419B1 (ko) 2023-06-09
US20230031389A1 (en) 2023-02-02
TW201838167A (zh) 2018-10-16
TWI759385B (zh) 2022-04-01
JP2018182496A (ja) 2018-11-15
KR20190132402A (ko) 2019-11-27
JP7047166B2 (ja) 2022-04-04
JP2021119723A (ja) 2021-08-12
US20200106975A1 (en) 2020-04-02
EP3610640B1 (en) 2021-08-18
EP3610640A1 (en) 2020-02-19
CN110537366A (zh) 2019-12-03
US11516417B2 (en) 2022-11-29
JP6887856B2 (ja) 2021-06-16
WO2018190127A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
CN110537366B (zh) 固态摄像装置
KR102520518B1 (ko) 촬상 소자, 촬상 소자의 제어 방법, 및 전자기기
JP7316262B2 (ja) 固体撮像装置
JP2019057873A (ja) 固体撮像素子及び電子機器
US11252367B2 (en) Solid-stage image sensor, imaging device, and method of controlling solid-state image sensor
JP7331180B2 (ja) 撮像素子及び電子機器
WO2020059487A1 (ja) 固体撮像装置、及び電子機器
WO2018180522A1 (ja) 固体撮像装置、電子機器、及び駆動方法
JP2020156070A (ja) 固体撮像装置、電子機器、および、固体撮像装置の制御方法
US11503240B2 (en) Solid-state image pickup element, electronic apparatus, and method of controlling solid-state image pickup element
US20220141411A1 (en) Solid-state imaging device, electronic device, and control method of solid-state imaging device
US20230326940A1 (en) Imaging device and electronic apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant