CN110504219B - 半导体器件和制造该半导体器件的方法 - Google Patents

半导体器件和制造该半导体器件的方法 Download PDF

Info

Publication number
CN110504219B
CN110504219B CN201910342749.7A CN201910342749A CN110504219B CN 110504219 B CN110504219 B CN 110504219B CN 201910342749 A CN201910342749 A CN 201910342749A CN 110504219 B CN110504219 B CN 110504219B
Authority
CN
China
Prior art keywords
lower electrode
layer
electrode layer
oxide
niobium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910342749.7A
Other languages
English (en)
Other versions
CN110504219A (zh
Inventor
姜埈求
姜相列
金润洙
李珍秀
丁炯硕
曹圭镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110504219A publication Critical patent/CN110504219A/zh
Application granted granted Critical
Publication of CN110504219B publication Critical patent/CN110504219B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/58007—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on refractory metal nitrides
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/62218—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products obtaining ceramic films, e.g. by using temporary supports
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231—Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3251—Niobium oxides, niobates, tantalum oxides, tantalates, or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231—Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3251—Niobium oxides, niobates, tantalum oxides, tantalates, or oxide-forming salts thereof
    • C04B2235/3253—Substoichiometric niobium or tantalum oxides, e.g. NbO
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/46—Gases other than oxygen used as reactant, e.g. nitrogen used to make a nitride phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/052—Sintered electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种制造半导体器件的方法包括：在衬底上形成初级下电极层，该初级下电极层包括铌氧化物；通过在初级下电极层上执行氮化工艺，将初级下电极层的至少一部分转换成包括铌氮化物的第一下电极层；在第一下电极层上形成电介质层；以及在电介质层上形成上电极。

Description

半导体器件和制造该半导体器件的方法
技术领域
本发明构思涉及半导体器件以及制造该半导体器件的方法，更具体而言，涉及包括电容器结构的半导体器件及制造该半导体器件的方法。
背景技术
半导体器件的按比例缩小也减小了DRAM器件的电容器结构的尺寸。然而，即使电容器结构的尺寸减小，DRAM器件的单位单元所需要的电容未改变。因此，已经提出了采用具有高介电常数的高k电介质材料和金属电极的金属绝缘体金属(MIM)电容器。
发明内容
本发明构思提供一种包括具有高电容的电容器结构的半导体器件和制造该半导体器件的方法。
根据本发明构思的一方面，提供一种制造半导体器件的方法，该方法包括：在衬底上形成包括铌氧化物的初级下电极层；通过在初级下电极层上执行氮化工艺，将初级下电极层的至少一部分转换成包括铌氮化物的第一下电极层；在第一下电极层上形成电介质层；以及在电介质层上形成上电极。
根据本发明构思的另一方面，提供一种制造半导体器件的方法，该方法包括：在衬底上形成具有开口的模层；在模层上形成初级下电极层，该初级下电极层覆盖开口的内壁并包括铌氧化物；通过在初级下电极层上执行氮化工艺，将初级下电极层的至少一部分转换成包括铌氮化物的第一下电极层；在第一下电极层上形成电介质层；以及在电介质层上形成上电极层。
根据本发明构思的另一方面，提供一种制造半导体器件的方法，该方法包括：在衬底上形成包括铌氧化物的初级下电极层；通过在初级下电极层上执行等离子体氮化工艺，将初级下电极层的至少一部分转换成包括铌氮化物的第一下电极层；在第一下电极层上形成包括铪氧化物的电介质层；以及在电介质层上形成上电极。
根据本发明构思的另一方面，提供一种半导体器件，该半导体器件包括：在衬底上的接触结构；在接触结构上的下电极结构，该下电极结构包括包含铌氮化物的第一下电极层和被第一下电极层围绕且包含铌氧化物的第二下电极层；在下电极结构上且包括具有四方晶相的铪氧化物的电介质层；以及在电介质层上的上电极。
附图说明
从以下结合附图的详细描述，本发明构思的实施方式将被更清楚地理解，在附图中：
图1是示出根据一示例实施方式的半导体器件的布局图；
图2是沿图1的线B-B'截取的剖视图，图3是图2的区域CX1的放大图；
图4是根据一示例实施方式的半导体器件的剖视图；
图5是根据一示例实施方式的半导体器件的剖视图；
图6是根据一示例实施方式的半导体器件的剖视图；
图7是根据一示例实施方式的半导体器件的剖视图；
图8是根据一示例实施方式的半导体器件的剖视图；
图9是根据一示例实施方式的半导体器件的剖视图，图10是图9的区域CX2的放大图；
图11至图17是按照操作顺序的根据示例实施方式的制造半导体器件的方法的剖视图；
图18是根据示例实施方式的通过原位原子层沉积(ALD)工艺制造下电极结构的工艺的示意性流程图；
图19是根据示例实施方式的通过原位ALD工艺制造下电极结构的工艺的示意性流程图；
图20和图21是按照操作顺序的根据示例实施方式的制造半导体器件的方法的剖视图；
图22至图24是按照操作顺序的根据示例实施方式的制造半导体器件的方法的剖视图；
图25是根据一示例实施方式的半导体设备的示意图；
图26是根据一示例实施方式的半导体设备的示意图；
图27是示意性地显示根据从下电极结构的顶表面起的深度的氮含量的曲线图；
图28是示意性地显示根据从下电极结构的顶表面起的深度的氮含量的曲线图；
图29显示根据实验示例和比较示例的电容器结构的X射线衍射分析的曲线图；以及
图30是显示根据实验示例和比较示例的电容器结构的等效氧化物厚度的曲线图。
具体实施方式
图1是示出根据一示例实施方式的半导体器件100的布局图。图2是沿图1的线B-B'截取的剖视图，图3是图2的区域CX1的放大图。
参考图1至图3，衬底102可以包括由器件隔离层104限定的有源区106。根据示例实施方式，衬底102可以包括像Si、Ge或SiGe、SiC、GaAs、InAs或InP一样的半导体材料。根据示例实施方式，衬底102可以包括导电区域，例如掺杂有杂质的阱或掺杂有杂质的结构。
器件隔离层104可以具有浅沟槽隔离(STI)结构。例如，器件隔离层104可以包括填充形成在衬底102中的器件隔离沟槽104T的绝缘材料。绝缘材料可以包括氟硅酸盐玻璃(FSG)、未掺杂的硅酸盐玻璃(USG)、硼磷硅酸盐玻璃(BGSG)、磷硅酸盐玻璃(PSG)、可流动的氧化物(FOX)、等离子体增强正硅酸乙酯(PE-TEOS)或东燃硅氮烷(tonen silazane，TOSZ)，但是不限于此。
有源区106可以具有有短轴和长轴的相对长的岛状形状。如图1所示，有源区106的长轴可以沿平行于衬底102的顶表面的方向D3布置。根据示例实施方式，有源区106可以用P型杂质或N型杂质掺杂。
衬底102还可以包括沿平行于衬底102的顶表面的X方向延伸的栅线沟槽108。栅线沟槽108与有源区106相交并且可以形成至从衬底102的顶表面起的特定深度。栅线沟槽108的一部分可以延伸到器件隔离层104中，栅线沟槽108的在器件隔离层104中的该部分可以具有在比栅线沟槽108的形成在有源区106中的部分低的水平的底表面。
第一源极/漏极区109A和第二源极/漏极区109B可以在有源区106的上部分中在栅线沟槽108的两侧。第一源极/漏极区109A和第二源极/漏极区109B可以是掺杂有具有与有源区106掺杂的杂质的导电类型不同的导电类型的杂质的杂质区。第一源极/漏极区109A和第二源极/漏极区109B可以掺杂有N型杂质或P型杂质。
栅结构120可以在栅线沟槽108中。栅极结构120可以包括顺序地形成在栅线沟槽108的内壁上的栅极绝缘层122、栅极电极124和/或栅极覆盖层126。
栅极绝缘层122可以一致地形成在栅线沟槽108的内壁上至特定厚度。栅极绝缘层122可以包括从硅氧化物层、硅氮化物层、硅氮氧化物层、氧化物/氮化物/氧化物(ONO)层、或具有比硅氧化物层的介电常数高的介电常数的高k材料中选择的至少一种。例如，栅极绝缘层122可以具有从大约10到大约25的介电常数。在一些实施方式中，栅极绝缘层122可以包括HfO2、ZrO2、Al2O3、HfAlO3、Ta2O3、TiO2或其组合，但是不限于此。
栅极电极124可以形成在栅极绝缘层122上以从栅线沟槽108的底部至特定高度填充栅线沟槽108。栅极电极124可以包括在栅极绝缘层122上的功函数控制层(未示出)和在功函数控制层上填充栅线沟槽108的底部的掩埋金属层(未示出)。例如，功函数控制层可以包括金属、金属氮化物或金属碳化物，例如Ti、TiN、TiAlN、TiAlC、TiAlCN、TiSiCN、Ta、TaN、TaAlN、TaAlCN、TaSiCN等，掩埋金属层可以包括W、WN、TiN和TaN中的至少一种。
在栅极电极124上的栅极覆盖层126可以填充栅线沟槽108的剩余部分。例如，栅极覆盖层126可以包括硅氧化物、硅氮氧化物和硅氮化物中的至少一种。
位线结构130可以在第一源极/漏极区109A上，其沿平行于衬底102的顶表面的垂直于X方向的Y方向延伸。位线结构130可以包括顺序堆叠在衬底102上的位线接触132、位线134和/或位线覆盖层136。例如，位线接触132可以包括多晶硅且位线134可以包括金属。位线覆盖层136可以包括绝缘材料，诸如硅氮化物或硅氮氧化物。图2显示了位线接触132形成为具有在与衬底102的顶表面相同水平处的底表面。或者，凹槽(未示出)可以形成至从衬底102的顶表面起的特定深度并且位线接触132可以延伸到该凹槽中。因此，位线接触132的底表面可以在比衬底102的顶表面低的水平处。
选择性地，位线中间层(未示出)可以在位线接触132和位线134之间。位线中间层可以包括诸如钨硅化物的金属硅化物或诸如钨氮化物的金属氮化物。位线间隔物(未示出)可以进一步形成在位线结构130的侧壁上。位线间隔物可以具有包括诸如硅氧化物、硅氮氧化物或硅氮化物的绝缘材料的单层结构或多层结构。此外，位线间隔物还可以包括气隙(未示出)。
第一层间绝缘层142可以在衬底102上，位线接触132可以穿过第一层间绝缘层142并且连接到第一源极/漏极区109A。位线134和位线覆盖层136可以在第一层间绝缘层142上。第二层间绝缘层144可以在第一层间绝缘层142上并且覆盖位线134和位线覆盖层136的侧表面和顶表面。
接触结构146可以在第二源极/漏极区109B上。第一层间绝缘层142和第二层间绝缘层144可以围绕接触结构146的侧壁。根据示例实施方式，接触结构146可以包括顺序堆叠在衬底102上的下接触图案(未示出)、金属硅化物层(未示出)和/或上接触图案(未示出)以及围绕上接触图案的侧表面和底表面的阻挡层(未示出)。根据示例实施方式，下接触图案可以包括多晶硅，上接触图案可以包括金属材料。阻挡层可以包括具有导电性的金属氮化物。
电容器结构CS可以在第二层间绝缘层144上。电容器结构CS可以包括电连接到接触结构146的下电极结构160、共形地覆盖下电极结构160的电介质层结构170和/或在电介质层结构170上的上电极180。包括开口150T的蚀刻停止层150可以在第二层间绝缘层144上，下电极结构160的底部分可以在蚀刻停止层150的开口150T内。
图1显示了其中电容器结构CS沿X方向和Y方向重复地布置在接触结构146上的一示例，其中接触结构146沿X方向和Y方向重复地布置。然而，与图1所示的结构不同，电容器结构CS可以在沿X方向和Y方向重复布置的接触结构146上布置成六角形形状(例如，蜂窝结构)。在这种情形下，落着焊盘(未示出)可以进一步形成在接触结构146和电容器结构CS之间。
下电极结构160可以形成在接触结构146上并且具有有闭合底部的圆筒形形状或杯形形状。下电极结构160可以包括第一下电极层162和/或围绕第一下电极层162的侧壁和底表面的第二下电极层164。
根据示例实施方式，第一下电极层162可以包括铌氮化物。例如，第一下电极层162可以具有NbNx(0.5≤x≤1)的成分。根据其他示例实施方式，第一下电极层162可以包括包含一定浓度的氧的铌氮化物。
根据示例实施方式，第二下电极层164可以包括铌氧化物。例如，第二下电极层164可以具有NbOy(0.5≤y≤2.5)的成分。根据其他示例实施方式，第二下电极层164可以包括包含一定浓度的氮的铌氧化物。
在一示例制造工艺中，可以首先在包括开口210H的模层210(参考图15)上形成包括铌氧化物的初级下电极层160P，然后可以在初级下电极层160P的表面上执行氮化工艺，从而将在从初级下电极层160P的表面起的一部分中的铌氧化物转变或转换成铌氮化物。初级下电极层160P的包括该转换的铌氮化物的部分可以被称为第一下电极层162，而初级下电极层160P的包括铌氧化物的剩余部分可以被称为第二下电极层164。
例如，下电极结构160可以在垂直于衬底102的顶表面的第三方向(Z方向)上具有第一厚度D11，并且第一厚度可以从大约至大约/>但是不限于此。第一下电极层162可以在第三方向(Z方向)上具有第二厚度D21，第二厚度D21可以从第一厚度D11的大约5％到大约50％，但是不限于此。例如，第二厚度D21可以取决于包括氮化工艺的类型、等离子体应用条件、氮源的类型和工艺温度的工艺条件而被适当地选择。
下电极结构160的在厚度方向上的氮浓度分布将在以下参考图27被描述。
图27是示意性地显示根据从下电极结构160的顶表面起的深度的氮含量的曲线图。在图27中，为了表示第一下电极层162和第二下电极层164两者，在铌氮氧化物(NbNxOy)(0<x<1，0<y<2)中的氮含量(x)由y轴表示，从下电极结构160的顶表面起的深度由x轴表示。
参考图27，氮含量可以从第一下电极层162的靠近下电极结构160的顶表面的部分到第二下电极层164的靠近下电极结构160的底表面的部分减小。例如，当在包括铌氧化物的初级下电极层160P的暴露表面上执行氮化工艺时，可以在第一下电极层162(也就是，初级下电极层160P的在初级下电极层160P的顶表面和深度D21之间的部分)中堆积相对致密的氮，因此氧可以被氮取代。因此，在第一下电极层162中的氮原子浓度可以高于第二下电极层164中的氮原子浓度。同时，为了便于解释，图27示意性地示出了可以在下电极结构160中实现的氮浓度分布的一示例，并且本发明构思不限于此。
返回参考图1至图3，电介质层结构170可以在下电极结构160和蚀刻停止层150上。电介质层结构170可以具有包括第一电介质层172和/或第二电介质层174的堆叠结构。第一电介质层172可以接触下电极结构160并且可以包括第一电介质材料。第二电介质层174可以在第一电介质层172上并且接触上电极180。第二电介质层174可以包括不同于第一电介质材料的第二电介质材料。
如图3所示，第一电介质层172可以完全在第一下电极层162的内表面162IS上。此外，第一电介质层172也可以完全在第二下电极层164的外表面164OS上。
根据示例实施方式，第一电介质层172可以包括具有比第二电介质层174的介电常数高的介电常数的金属氧化物。例如，第一电介质层172可以包括具有四方晶相的铪氧化物。例如，电介质层结构170可以由于第一电介质层172的四方晶体结构的{101}面而在X射线衍射分析(参考图29)中表现出30.48°±0.2°的峰。
因为第一电介质层172形成为接触包括铌氮化物的第一下电极层162，所以第一电介质层172可以形成为具有四方晶相。众所周知，具有四方晶相的铪氧化物具有比具有单斜晶相的铪氧化物的介电常数高大约30％的介电常数。因此，因为第一电介质层172包括具有四方晶相的铪氧化物，所以电介质层结构170的总介电常数可以相对较高。
第二电介质层174可以在第一电介质层172上以覆盖下电极结构160。第二电介质层174可以包括不同于第一电介质材料的第二电介质材料，第二电介质材料可以包括锆氧化物、铝氧化物、硅氧化物、钛氧化物、钇氧化物、钪氧化物和镧氧化物当中的至少一种。
根据其他示例实施方式，电介质层结构170可以包括顺序堆叠在下电极结构160上的第一电介质层172、第二电介质层174和/或第三电介质层(未示出)。第三电介质层可以包括不同于第二电介质材料的第三电介质材料，第三电介质材料可以包括锆氧化物、铝氧化物、硅氧化物、钛氧化物、钇氧化物、钪氧化物、铪氧化物和镧氧化物当中的至少一种。
上电极180可以包括从掺杂多晶硅、金属(诸如钌(Ru)、钛(Ti)、钽(Ta)和钨(W))、导电的金属氮化物(诸如钛氮化物(TiN)、钽氮化物(TaN)、钨氮化物(WN)、铌氮化物(NbN))和导电的金属氧化物诸如铱氧化物中选择的至少一种。
根据以上描述的半导体器件100，第一电介质层172可以设置在包括铌氮化物的第一下电极层162和包括铌氧化物的第二下电极层164的顶表面上，第一电介质层172可以包括具有晶相的铪氧化物。因此，电容器结构CS可以具有高介电常数。
通常，在形成包括铌氮化物的下电极时，执行使用包括铌的金属有机前躯体的沉积工艺。在这样的工艺中，在包括铌的金属有机前躯体中包含的像碳一样的有机杂质可能凝聚或可能没有被去除，由于这样的有机杂质，缺陷可能形成在下电极中。然而，在根据上述实施方式的半导体器件100中，可以首先形成包括铌氧化物的初级下电极层160P，然后可以在初级下电极层160P上执行氮化工艺以将一部分铌氧化物转换或转变成铌氮化物。因此，像碳一样的有机杂质可以通过在用于形成铌氧化物的操作中使用的氧化剂或氧化气氛被有效地去除，下电极结构160可以具有优良的膜品质。
在下文，参考图29和图30，将与根据比较示例的电容器结构相比地描述根据示例实施方式的电容器结构的X射线衍射分析曲线和等效氧化物厚度。在图29和图30中，在根据包括铌氮化物作为下电极的实验示例1EX11和实验示例2EX12的电容器结构上和在根据包括钛氮化物作为下电极的比较示例1CO11和比较示例2CO12的电容器结构上执行X射线衍射分析和等效氧化物厚度测量。
参考图29，在比较示例1CO11中，观察到在大约28.30°由于单斜晶相的(-111)面引起的峰▲，但是在大约30.48°没有观察到由于四方晶相的(101)面引起的峰。另一方面，在实验示例1EX11中，观察到在大约30.48°由于四方晶相的(101)面引起的峰●。换言之，观察到在钛氮化物上的铪氧化物优先地取向为具有单斜晶相，而如在实验示例1EX11中那样，铌氮化物上的铪氧化物优先地取向为具有四方晶相。
下面的表1显示了通过模拟计算的在铌氮化物和钛氮化物上的具有单斜晶相的铪氧化物(m-HfO2)和具有四方晶相的铪氧化物(t-HfO2)的界面能。
表1
参考表1，铌氮化物的表面与具有四方晶体结构的铪氧化物的表面之间的界面能可以显著地小于铌氮化物的表面与具有单斜结构的铪氧化物的表面之间的界面能。因此，假定在铌氮化物的表面上的铪氧化物将被结晶为优先地取向为具有四方晶相，并且模拟结果与图29中显示的X射线衍射分析的结果一致。
参考图30，实验示例2EX12表现出比比较示例2CO12小的等效氧化物厚度。也就是，可以观察到，在相同的铪氧化物含量，实验示例2EX12可以具有比比较示例2CO12高的电容。这可能是因为实验示例2EX12中的铪氧化物优先地取向为具有四方晶相，如上参考图29所述。
图4是根据一示例实施方式的半导体器件100A的剖视图。图4是对应于图2中的区域CX1的部分的剖视图。在图4中，与图1至图3中的附图标记相同的附图标记表示相同的组件。
参考图4，下电极结构160A可以包括第一下电极层162A、第二下电极层164A和/或下基底层166。下基底层166可以围绕第二下电极层164A的外壁164OS和底表面，下基底层166的底表面可以设置在接触结构146的顶表面上。
根据示例实施方式，下基底层166可以包括从掺杂多晶硅、金属(诸如钌(Ru)、钛(Ti)、钽(Ta)和钨(W))、导电的金属氮化物(诸如钛氮化物(TiN)、钽氮化物(TaN)和钨氮化物(WN))和导电的金属氧化物诸如铱氧化物中选择的至少一种。
根据示例实施方式，下电极结构160A在垂直于衬底102(见图2)的顶表面的第三方向(Z方向)上的第一厚度D12可以从大约到大约/>但是不限于此。第一下电极层162A可以在第三方向(Z方向)上具有第二厚度D22，第二厚度D22可以从第一厚度D12的大约5％到大约30％，但是不限于此。
在一示例制造工艺中，下基底层166可以形成在具有开口210H(见图15)的模层210上，覆盖开口210H的内壁并包括铌氧化物的初级下电极层160P可以形成在下基底层166上。可以在初级下电极层160P的表面上执行氮化工艺，从而将初级下电极层160P的从其表面起的一部分中的铌氧化物转变或转换成铌氮化物。初级下电极层160P的包括该转换的铌氮化物的部分可以被称为第一下电极层162A，而初级下电极层160P的包括铌氧化物的剩余部分可以被称为第二下电极层164A。
图5是根据一示例实施方式的半导体器件100B的剖视图。图5是对应于图2中的区域CX1的部分的剖视图。在图5中与图1至图4中的附图标记相同的附图标记表示相同的组件。
参考图5，下电极结构160B可以包括第一下电极层162B和下基底层166。
根据示例实施方式，下电极结构160B在垂直于衬底102(见图2)的顶表面的第三方向(Z方向)上的第一厚度D13可以是从大约到大约/>但是不限于此。第一下电极层162B可以在第三方向(Z方向)上具有第二厚度D23，第二厚度D23可以是从第一厚度D13的大约5％到大约50％，但是不限于此。
第一下电极层162B的内壁162IS可以接触第一电介质层172并且第一下电极层162B的外壁162OS可以接触下基底层166。
在一示例制造工艺中，下基底层166可以形成在具有开口210H(见图15)的模层210上，覆盖开口210H的内壁并包括铌氧化物的初级下电极层160P可以形成在下基底层166上。可以在初级下电极层160P的表面上执行氮化工艺，从而将初级下电极层160P的整个厚度内的铌氧化物转变或转换成铌氮化物。因此，包括铌氮化物的初级下电极层160P可以被称为第一下电极层162B。
图6是根据一示例实施方式的半导体器件100C的剖视图。图6是对应于图2中的区域CX1的部分的剖视图。在图6中，与图1至图5中的附图标记相同的附图标记表示相同的组件。
参考图6，下电极结构160C可以包括第一子下电极层162C1、第二子下电极层162C2和/或第三子下电极层162C3。第一至第三子下电极层162C1、162C2和162C3可以均包括铌氮化物。下电极结构160C的内壁160CIS(例如，第一子下电极层162C1的内壁)可以接触第一电介质层172并且下电极结构160C的外壁160COS(例如，第三子下电极层162C3的外壁)可以接触第一电介质层172。
根据示例实施方式，下电极结构160C在垂直于衬底102(见图2)的顶表面的第三方向(Z方向)上的第一厚度D14可以是从大约到大约/>但是不限于此。第一子下电极层162C1可以在第三方向(Z方向)上具有第二厚度D24，第二厚度D24可以是从第一厚度D14的大约20％到大约50％，但是不限于此。
图6显示了其中顺序堆叠的第一至第三子下电极层162C1、162C2和162C3组成下电极结构160C的一示例。或者，两个子下电极层可以堆叠或四个或更多个子下电极层可以堆叠以组成下电极结构160C。
在一示例制造工艺中，包括铌氧化物的第一初级下电极层(未示出)可以形成在具有开口210H(见图15)的模层210上。可以在第一初级下电极层的表面上执行氮化工艺以将遍及第一初级下电极层(例如，在初级下电极层的整个厚度内)的铌氧化物转变或转换成铌氮化物，从而形成第三子下电极层162C3。接着，可以在第三子下电极层162C3上形成包括铌氧化物的第二初级下电极层(未示出)，可以在第二初级下电极层的表面上执行氮化工艺以将遍及第二初级下电极层的铌氧化物转变或转换成铌氮化物，从而形成第二子下电极层162C2。接着，可以在第二子下电极层162C2上形成包括铌氧化物的第三初级下电极层(未示出)，可以在第三初级下电极层的表面上执行氮化工艺以将遍及第三初级下电极层的铌氧化物转变或转换成铌氮化物，从而形成第一子下电极层162C1。
因为下电极结构160C形成为包括第一至第三子下电极层162C1、162C2和162C3的堆叠结构，所以下电极结构160C可以包括遍及其整个厚度具有相对高的氮含量的铌氮化物。
下电极结构160C的在厚度方向上的氮浓度分布将在以下参考图28被描述。
图28是示意性地显示根据从下电极结构160C的顶表面起的深度的氮含量的曲线图。
参考图28和图6，氮含量可以以从第一子下电极层162C1的靠近下电极结构160C的顶表面的部分到第一子下电极层162C1的靠近下电极结构160C的底表面(或靠近第二子下电极层162C2)的部分减小。例如，通过在包括铌氧化物的第一初级下电极层162P1的暴露表面上执行氮化工艺，可以在对应于第一子下电极层162C1的部分中提供相对密集的氮。此外，类似于在第一子下电极层162C1的所述部分中的浓度分布，可以在对应于第二子下电极层162C2和第三子下电极层162C3的部分中提供相对密集的氮。
同时，为了说明的方便，图28示意性地显示了可以在下电极结构160C中实现的氮浓度分布的一示例。本发明构思不限于此。
图7是根据一示例实施方式的半导体器件100D的剖视图。图7是对应于图2中的区域CX1的部分的剖视图。在图7中，与图1至图6中的附图标记相同的附图标记表示相同的组件。
参考图7，下电极结构160D可以包括第一下电极层162D和第二下电极层164D。第一下电极层162D可以围绕第二下电极层164D的内壁和外壁。例如，第一下电极层162D可以在第二下电极层164D和第一电介质层172之间，因而第一电介质层172可以不接触第二下电极层164D。
根据示例实施方式，下电极结构160D的内壁160DIS(例如，第一下电极层162D的在下电极结构160D的内壁160DIS部分上的部分)可以接触第一电介质层172，下电极结构160D(例如，第一下电极层162D的在下电极结构160D的外壁160DOS上的部分)的外壁160DOS可以接触第一电介质层172。包括铌氮化物的第一下电极层162D和第一电介质层172可以在下电极结构160D的整个表面区域(例如，下电极结构160D的除了下电极结构160D的侧壁的被蚀刻停止层150围绕的部分和下电极结构160D的接触接触结构146的底表面之外的整个表面区域)彼此接触。
在一示例制造工艺中，可以在具有开口210H(见图15)的模层210上形成包括铌氧化物的初级下电极层160P。接着，去除模层210并在初级下电极层160P的表面上执行氮化工艺以将初级下电极层160P的具有从初级下电极层160P的内壁和外壁起的一定深度的部分中的铌氧化物转变或转换成铌氮化物。因此，包括铌氮化物的初级下电极层160P可以被称为第一下电极层162D，而剩余的初级下电极层160P可以被称为第二下电极层164D。
图8是根据一示例实施方式的半导体器件100E的剖视图。图8是对应于图2中的区域CX1的部分的剖视图。在图8中，与图1至图7中的附图标记相同的附图标记表示相同的组件。
参考图8，下电极结构160E可以包括第一子下电极层162E1、第二子下电极层164E1、第三子下电极层162E2和/或第四子下电极层164E2。第一子下电极层162E1和第三子下电极层162E2可以包括铌氮化物，第二子下电极层164E1和第四子下电极层164E2可以包括铌氧化物。
在一示例制造工艺中可以在具有开口210H(见图15)的模层210上形成包括铌氧化物的第一初级下电极层(未示出)。可以在第一初级下电极层的表面上执行氮化工艺以将在第一初级下电极层的在从第一初级下电极层的表面起的一定厚度内的部分中的铌氧化物转变或转换成铌氮化物，从而形成第三子下电极层162E2。第一初级下电极层的剩余部分可以被称为第四子下电极层164E2。接着，可以在第三子下电极层162E2上形成包括铌氧化物的第二初级下电极层(未示出)，可以在第二初级下电极层的表面上执行氮化工艺以将第二初级下电极层的在从第二初级下电极层的表面起的一定厚度内的部分中的铌氧化物转变或转换成铌氮化物，从而形成第一子下电极层162E1。第二初级下电极层的剩余部分可以被称为第二子下电极层164E1。
图9是根据一示例实施方式的半导体器件100F的剖视图，图10是图9的区域CX2的放大图。图9是对应于沿图1中的线B-B'切割的截面的剖视图。在图9和图10中，与图1至图8中的附图标记相同的附图标记表示相同的组件。
参考图9和图10，电容器结构CSF可以包括具有柱形状的下电极结构160F。支撑构件190可以在下电极结构160F的侧壁的一部分上以防止下电极结构160F的倒塌。电介质层结构170F可以共形地形成在下电极结构160F和支撑构件190上。上电极180F可以在电介质层结构170F上填充下电极结构160F和与其相邻的另一下电极结构160F之间的空间。
下电极结构160F可以包括具有柱形状的下基底层166F、覆盖下基底层166F的侧壁和顶表面的第二下电极层164F以及覆盖第二下电极层164F的侧壁和顶表面的第一下电极层162F。第二下电极层164F可以包括铌氧化物，第一下电极层162F可以包括铌氮化物。
第二下电极层164F的内壁164IS围绕下基底层166F的外表面(例如，下基底层166F的除了下基底层166F的接触支撑构件190和蚀刻停止层150的部分之外的表面)，第一下电极层162F的外壁162OS可以接触第一电介质层172。第一电介质层172可以包括具有四方晶相的铪氧化物。
同时，图9显示了其中第一下电极层162F和第二下电极层164F在下基底层166F的最高表面上的一示例。或者，第一下电极层162F和第二下电极层164F可以不在下基底层166F的最高表面上。代替地，电介质层结构170F可以直接设置在下基底层166F的最高表面上。
图11至图17是按照操作顺序的根据示例实施方式的制造半导体器件100的方法的剖视图。
参考图11，器件隔离沟槽104T可以在衬底102中，并且器件隔离层104可以形成在器件隔离沟槽104T中。有源区106可以由器件隔离层104限定在衬底102上。
接着，可以在衬底102上形成第一掩模(未示出)，可以在衬底102中通过使用第一掩模作为蚀刻掩模形成栅极线沟槽108。栅极线沟槽108彼此平行地延伸并且可以具有跨有源区106的线形状。
接着，可以在栅极线沟槽108的内壁上形成栅极绝缘层122。在填充栅极线沟槽108的内部的栅极导电层(未示出)形成在栅极绝缘层122上之后，可以通过以回蚀工艺将栅极导电层的上部分去除一定高度而形成栅极电极124。
接着，可以形成绝缘材料以填充栅极线沟槽108的剩余部分，并且可以通过平坦化该绝缘材料以使得衬底102的顶表面暴露而在栅极线沟槽108的内壁上形成栅极覆盖层126。然后，可以去除第一掩模。
接着，可以注入杂质离子到衬底102的在栅极结构120两侧的部分中，从而形成第一源极/漏极区109A和第二源极/漏极区109B。或者，在形成器件隔离层104之后，可以通过注入杂质离子到衬底102中而在有源区106之上形成第一源极/漏极区109A和第二源极/漏极区109B。
参考图12，可以在衬底102上形成第一层间绝缘层142，并且可以在第一层间绝缘层142中形成暴露第一源极/漏极区109A的顶表面的开口(未示出)。可以在第一层间绝缘层142上形成填充该开口的导电层(未示出)，并且可以通过平坦化该导电层而在该开口中形成电连接到第一源极/漏极区109A的位线接触132。
接着，可以在第一层间绝缘层142之上顺序地形成导电层(未示出)和绝缘层(未示出)，可以图案化该绝缘层和该导电层以形成沿平行于衬底102的顶表面的Y方向延伸的位线覆盖层136和位线134。虽然未示出，但是可以在位线134和位线覆盖层136的侧壁上进一步形成位线间隔物(未示出)。
参考图13，可以在第一层间绝缘层142上形成覆盖位线134和位线覆盖层136的第二层间绝缘层144。
接着，可以在第一层间绝缘层142和第二层间绝缘层144中形成暴露第二源极/漏极区109B的顶表面的开口(未示出)，并且可以在该开口中形成接触结构146。根据示例实施方式，接触结构146可以通过在该开口内顺序地形成下接触图案(未示出)、金属硅化物层(未示出)、阻挡层(未示出)和上接触图案(未示出)而形成。
参考图14，在蚀刻停止层150和模层210顺序地形成在第二层间绝缘层144和接触结构146上之后，开口210H和开口150T可以分别形成在模层210和蚀刻停止层150中。接触结构146的顶表面可以通过开口210H和开口150T暴露。
根据示例实施方式，模层210和蚀刻停止层150可以包括相对于彼此具有蚀刻选择性的材料。例如，当模层210包括硅氧化物时，蚀刻停止层150可以包括硅氮化物。根据示例实施方式，模层210可以用具有不同蚀刻速率的材料形成为多个层。
参考图15以及图18，可以在蚀刻停止层150和模层210上形成包括铌氧化物的初级下电极层160P以共形地覆盖开口150T和210H的内壁。
例如，用于形成初级下电极层160P的操作可以通过化学气相沉积(CVD)工艺、金属有机CVD(MOCVD)工艺、原子层沉积(ALD)工艺或金属有机ALD(MOALD)工艺执行。
图18是根据示例实施方式的通过原位ALD工艺制造下电极结构160的操作的流程图。
首先，可以将半导体衬底装载到半导体设备中(操作S110)。半导体衬底可以包括在其上通过执行以上参考图11至图14描述的操作形成了模层210的衬底102。半导体设备可以包括沉积室1120(见图25)，衬底102可以被装载到沉积室1120中。
接着，可以执行用于沉积初级下电极层的操作(操作S120)。用于沉积初级下电极层的操作可以通过重复材料层形成周期CY1多次来执行。材料层形成周期CY1可以包括供应第一前躯体源的操作(操作S120_1)、清除过量的第一前躯体源的操作(操作S120_2)、供应第一氧化剂源的操作(操作S120_3)和清除过量的第一氧化剂源的操作(操作S120_4)。
在供应第一前躯体源的操作S120_1中，第一前躯体源可以在模层210上和开口210H的内壁上形成第一前躯体源的单层。
例如，第一前躯体源可以是包括铌的金属有机前躯体或包括铌的卤化物前躯体。第一前躯体源可以是三(二乙基酰胺)(叔丁基亚氨基)铌(tris(diethylamide)(tert-butylimido)niobium，TBTDEN)、(叔丁基亚氨基)双(二甲氨基)铌((tert-butylimido)bis(dimethylamino)niobium，TBTDMN)、(叔丁基亚氨基)双(乙基甲氨基)铌((tert-butylimido)bis(ethylmethylamino)niobium，TBTEMN)、或双(环戊二烯基)二氯化铌(IV)(bis(cyclopentadienyl)niobium(IV)dichloride)，但不限于此。第一前驱体源可包括铌(Nb)-氮(N)键、Nb＝N键、Nb-C键、Nb＝C键或Nb-Cl键。第一前驱体源可包括与Nb原子结合的烃。
在清除过量的第一前躯体源的操作S120_2中，可以从沉积室1120去除或清除过量的第一前躯体源。
在供应第一氧化剂源的操作S120_3中，第一氧化剂源可以被供应到沉积室1120中，从而在模层210上和开口210H的内壁上形成第一氧化剂源的单层。另一方面，第一前躯体源可以与第一氧化剂源反应，因而可以形成铌氧化物(NbOy，0.5<y<2.5)材料层。根据示例实施方式，第一氧化剂源可以包括但是不限于O2、O3、H2O、H2O2、金属醇盐或氧基等离子体。
在清除过量的第一氧化剂源的操作S120_4中，可以从沉积室1120去除或清除过量的第一氧化剂源。
材料层形成周期CY1可以重复多次，直到初级下电极层160P的厚度达到设定厚度。
参照图16和图18，在初级下电极层160P(参见图15)的厚度达到设定厚度之后，可以对初级下电极层160P执行氮化工艺(操作S130)。
可以在氮化工艺中将氮化气体P110供应到初级下电极层160P，并且在初级下电极层160P的从初级下电极层160P的顶表面起的一定厚度内的部分中的铌氧化物可以转换成铌氮化物。初级下电极层160P的包括铌氮化物的部分可以被称为第一下电极层162，初级下电极层160P的保留在第一下电极层162下面的另一部分可以被称为第二下电极层164。
根据示例实施方式，氮化工艺可以是，但是不限于，等离子体氮化工艺或热氮化工艺。在氮化工艺中，NH3、N2H6、N2H4、N2H2、H2和N2当中的至少一种氮源可以用作还原剂，但是不限于此。
根据示例实施方式，可以在沉积室1120内执行氮化工艺。在这种情形下，用于形成初级下电极层160P的操作和用于形成第一下电极层162的氮化工艺可以在不中断真空气氛的情况下执行，可以防止不必要的自然氧化物的形成或杂质渗入。
接着，可以从半导体设备卸载半导体衬底(操作S140)。
可选地，可以在材料层形成周期CY1之前或氮化工艺之后执行表面处理。例如，表面处理可以包括氢等离子体处理。
根据以上描述的示例实施方式，材料层形成周期CY1可以被重复地执行以形成包括铌氧化物的初级下电极层160P并且通过氮化工艺将一部分初级下电极层160P中的铌氧化物转换成铌氮化物，从而形成第一下电极层162。在材料层形成周期CY1期间，包括铌的金属有机前躯体中包含的诸如碳的杂质可以在氧化气氛下由于第一氧化剂源而被有效地氧化并去除。因此，可以形成包括相对高的品质的铌氧化物的初级下电极层160P，并且可以由其形成包括相对高的品质的铌氮化物的第一下电极层162。
参考图17，可以通过以回蚀工艺去除第一下电极层162和第二下电极层164的位于模层210(见图16)的顶表面上的部分而形成下电极结构160。
接着，可以去除模层210。在用于去除模层210的操作中，蚀刻停止层150可以通过不被去除而保留。下电极结构160可以形成在接触结构146上并具有有闭合底部的圆筒形形状。
接着，可以在下电极结构160和蚀刻停止层150上顺序地形成第一电介质层172(见图3)和第二电介质层174(见图3)。第一电介质层172可以通过使用铪氧化物由PVD工艺、CVD工艺、MOCVD工艺、ALD工艺或MOALD工艺形成。
返回参考图2和图3，可以在第二电介质层174上形成上电极180。
可选地，可以在用于形成第一电介质层172的操作之后或用于形成第二电介质层174的操作之后执行热处理。
因此，可以完成半导体器件100。
根据制造半导体器件100的方法，可以形成包括铌氧化物的初级下电极层160P，然后在一部分初级下电极层160P中的铌氧化物可以通过氮化工艺转变为铌氮化物，从而形成第一下电极层162。在用于形成铌氧化物的操作中，在包括铌的金属有机前躯体中包含的诸如碳的杂质可以在氧化气氛下由于第一氧化剂源而被有效地氧化并去除。因此，可以形成包括相对高的品质的铌氧化物的初级下电极层160P，并且可以由其形成包括相对高的品质的铌氮化物的第一下电极层162。此外，包括具有四方晶相的铪氧化物的第一电介质层172可以形成在包括铌氮化物或铌氧化物的下电极结构160上，因而半导体器件100可以具有相对高的电容。
图19是根据示例实施方式的通过原位ALD工艺制造下电极结构160E的操作的流程图。图19中显示的操作可以是制造以上参考图8描述的半导体器件100E的一示例方法。
参考图19以及图8，第一材料层形成周期CY1A被重复多次，从而形成第一初级下电极层(未示出)(操作S120A)。当第一初级下电极层达到第一设定厚度时，可以通过在第一初级下电极层上执行氮化工艺而形成第三子下电极层162E2和第四子下电极层164E2(操作S130A)。第三子下电极层162E2可以包括从第一初级下电极层中的铌氧化物转变的铌氮化物。
接着，第二材料层形成周期CY2被重复多次，从而形成第二初级下电极层(操作S220)。当第二初级下电极层达到第二设定厚度时，可以通过在第二初级下电极层上执行氮化工艺而形成第一子下电极层162E1第二子下电极层164E1(操作S230)。第一子下电极层162E1可以包括从第二初级下电极层中的铌氧化物转变的铌氮化物。
同时，虽然图19和图8显示了其中材料层形成周期CY1A和CY2和氮化工艺的每个被重复了两次的情况，但是本发明构思不限于此。在其它实施方式中，材料层形成周期CY1A和CY2和氮化工艺的每个可以被重复三次或更多次。即使在这种情况下，也可以形成如上参考图6所述的包括下电极结构160C的半导体器件100C。
同时，图19和图8显示了以下情况：其中仅第二初级下电极层的厚度的一部分被转变为包括铌氮化物的第一子下电极层162E1，第二初级下电极层的剩余部分被称为第二子下电极层162E2，第二子下电极层162E2包括不含氮或含有相对低的氮含量的铌氧化物。然而，本发明构思不限于此。根据其他示例实施方式，整个第二初级下电极层可以通过氮化工艺被转变成第一子下电极层162C1。在这种情形下，可以形成如上参考图6所述的包括下电极结构160C的半导体器件100C或如上参考图5所述的包括下电极结构160B的半导体器件100B。
图20和图21是按照操作顺序的根据示例实施方式的制造半导体器件100D的方法的剖视图。
首先，通过执行以上参考图11至图16描述的操作，获得其中初级下电极层160P形成在模层210上和开口210H的内壁上的结构。
参考图20，可以通过回蚀操作去除初级下电极层160P的位于模层210的顶表面上的部分，从而形成初级下电极结构160P1。
接着，可以去除模层210。
参考图21，可以通过将氮化气体P120供给到初级下电极结构160P1上来执行氮化工艺。初级下电极结构160P1的外侧壁160P1O和内侧壁160P1I二者均可以暴露于氮化工艺气氛，并且初级下电极结构160P1的在从初级下电极结构160P1的外侧壁160P1O和内侧壁160P1I起的一定厚度内的部分中的铌氧化物可以被转变成铌氮化物。因此，第一下电极层162D可以形成在初级下电极结构160P1的从初级下电极结构160P1的外侧壁160P1O和内侧壁160P1I起的预定厚度内的部分中，初级下电极结构160P1的剩余部分可以被称为第二下电极层164D。
接着，可以执行以上参考图17描述的操作。详细地，可以在下电极结构160D上顺序地形成第一电介质层172和第二电介质层174，并且可以在第二电介质层174上形成上电极180。
因此，可以完成半导体器件100D的形成。
图22至图24是按照操作顺序的根据示例实施方式的制造半导体器件100F的方法的剖视图。
首先，通过执行以上参考图11至图13描述的操作，获得在其中形成了第二层间绝缘层144和接触结构146的结构。
参考图22，可以在第二层间绝缘层144和接触结构146上顺序地形成蚀刻停止层150、第一模层220、支撑构件190和/或第二模层230。
根据示例实施方式，蚀刻停止层150和第一和第二模层220和230可以包括相对于彼此具有蚀刻选择性的材料。此外，支撑构件190和第一和第二模层220和230可以包括相对于彼此具有蚀刻选择性的材料。第一模层220和第二模层230可以包括相同的材料或不同的材料。例如，第一模层220和第二模层230可以包括硅氧化物，蚀刻停止层150和支撑构件190可以包括硅氮化物。
参考图23，可以顺序地形成穿过第二模层230、支撑构件190和第一模层220的开口230H以及穿过蚀刻停止层150的开口150T。开口230H和150T可以暴露接触结构146的顶表面，并且支撑构件190的侧表面可以在开口230H的内壁上暴露。
接着，可以在第二模层230上形成填充开口150T和230H的下电极层(未示出)，并且可以回蚀刻下电极层的上部分使得第二模层230的顶表面暴露，从而形成下基底层166F。
下基底层166F可以形成为具有柱形状并且填充开口150T和230H。支撑构件190可以接触下基底层166F的侧壁。
参考图24，可以去除第一模层220和第二模层230(见图23)。
首先，可以去除第二模层230。在用于在支撑构件190中形成开口区域(未示出)的图案化操作之后，可以通过开口区域去除第一模层220。然而，本发明构思不限于此。与以上描述的情形不同，用于形成开口区域的图案化操作可以在用于形成支撑构件190的操作期间一起执行。
另一方面，在用于去除第一模层220和第二模层230的操作期间，支撑构件190可以通过不被去除而保留。支撑构件190可以设置在下基底层166F和与其相邻的另一下基底层166F之间以防止下基底层166F的倒塌或倾斜。
返回参考图9和图10，可以在下基底层166F的暴露表面上形成第一下电极层162F和第二下电极层164F。用于形成第一下电极层162F和第二下电极层164F的操作可以类似于以上参考图15、图16和图18描述的操作。
接着，通过执行以上参考图17描述的操作，第一电介质层172和第二电介质层174可以顺序地形成在下电极结构160F之上，并且上电极180F可以形成在第二电介质层174上。
因此，可以完成半导体器件100F的形成。
在下文，将参考图25和图26描述如上在图18和图19中描述的半导体设备。例如，如上参考图18和图19所述，半导体设备可以是能够在没有真空中断的情况下执行用于形成至少一种根据上述实施方式的半导体器件的沉积工艺和氮化工艺的半导体设备。
图25是根据一示例实施方式的半导体设备1100的示意图。
参考图25，半导体设备1100可以包括沉积室1120以及在沉积室1120内的衬底容纳器1110和船支撑件1130。
沉积室1120可以是反应管或工艺腔室。衬底容纳器1110可以包括船和衬底基座。衬底基座可以是在该处被装载到半导体设备1100中的沉积室1120中的衬底所处的部分。
第一喷嘴部分1122和第二喷嘴部分1124设置在沉积室1120内并且可以在衬底容纳器1110的侧表面上。第一喷嘴部分1122可以包括用于供给氮源材料到沉积室1120中的喷嘴并且第二喷嘴部分1124可以包括用于供给第一前躯体源材料或第一氧化剂源材料到沉积室1120中的喷嘴。
半导体设备1100可以包括真空泵1140、连接真空泵1140到沉积室1120的管1142以及安装在管1142处的阀1144。
半导体设备1100可以连接到惰性气体供给器件1150、第一源供给器件1152、第二源供给器件1154和第三源供给器件1156。在惰性气体供给器件1150、第一源供给器件1152、第二源供给器件1154和第三源供给器件1156中的材料可以通过管1160以气体的形式被供给到沉积室1120中。在惰性气体供给器件1150、第一源供给器件1152、第二源供给器件1154和第三源供给器件1156中的将被供给到沉积室1120中的材料的量可以通过安装在管1160处的流量控制器件或质量流量控制器1162被控制。
惰性气体供给器件1150可以是供给用于净化沉积室1120的诸如氮的惰性气体的器件。
第一源供给器件1152可以是供给用于形成初级下电极层的第一前躯体源材料诸如包括铌的金属有机前躯体或包括铌的卤化物前躯体的器件。例如，第一源供给器件1152可以是供给将在操作S120中使用以沉积如上参考图18所述的初级下电极层的第一前躯体源材料的器件。
第二源供给器件1154可以是供给诸如氧或臭氧的第一氧化剂源材料以形成初级下电极层的器件。例如，第二源供给器件1154可以是供给将在操作S120中使用以沉积如上参考图18所述的初级下电极层的第一氧化剂源材料的器件。
第三源供给器件1156可以是供给用于执行氮化工艺的氮源材料的器件。例如，第三源供给器件1156可以是供给在氮化工艺(操作130)中使用的氮源材料以如以上参考图18所述地将一部分初级下电极层中的铌氧化物转换成铌氮化物的器件。
半导体设备1100可以包括等离子体发生器1170。等离子体发生器1170可以是能够产生等离子体的器件。图25仅显示了其中等离子体发生器1170可以设置在半导体设备1100内的一示例，本发明构思不限于此。例如，等离子体发生器1170可以设置在沉积室1120内或附接到沉积室1120。
用于沉积初级下电极层的工艺和氮化工艺可以在没有真空气氛中断的情况下通过使用半导体设备1100执行。
图26是根据一示例实施方式的半导体设备1200的剖视图。
参考图26，半导体设备1200可以包括装载台1210、装载端口1220、装载锁定室1230、传送室1240、沉积室1250和氮化室1260。
装载台1210可以连接到装载端口1220，其中半导体衬底可以通过该装载端口1220被传送。半导体衬底可以经由装载端口1220被装载到沉积室1250中。例如，在大气压下经由装载端口1220进入装载台1210中的衬底可以移到连接到装载台1210的装载锁定室1230中。接着，装载锁定室1230可以从大气压状态切换到真空状态，并且在真空状态中在装载锁定室1230中的衬底可以经由传送室1240移到沉积室1250中。传送室1240和沉积室1250可以处于真空状态。
沉积室1250可以是在其中执行沉积操作的腔室。例如，初级下电极层可以形成在被传送到沉积室1250中的半导体衬底上。可以设置多个沉积室1250。
例如，当在沉积室1250中执行用于沉积初级下电极层的操作时，第一前躯体源材料和第一氧化剂源材料可以被供给到沉积室1250中，从而形成初级下电极层。
在其上形成有初级下电极层的半导体衬底可以经由传送室1240被传送到氮化室1260中。氮化室1260可以是在其中执行氮化工艺的腔室。
例如，氮化室1260可以是用于执行氮化工艺以氮化初级下电极层的腔室。氮化工艺可以是等离子体氮化工艺。在沉积操作和氮化工艺期间，传送室1240、沉积室1250和氮化室1260可以保持处于真空状态而没有真空中断。
已经在氮化室1260中被完全处理的半导体衬底可以按所述顺序经由传送室1240、装载锁定室1230、装载台1210和装载端口1220被从氮化室1260卸载。
如上所述，已经在附图和说明书中公开了示例实施方式。尽管这里使用特定术语描述了实施方式，但是但应理解，它们仅用于描述本发明构思的目的，而不是用于限制如在权利要求中限定的本发明构思的范围。因此，本领域普通技术人员将理解，在不脱离本发明构思的范围的情况下，各种修改和等同实施方式都是可能的。因此，本公开的真正保护范围应由所附权利要求的技术构思确定。
本申请要求享有2018年5月18日在韩国知识产权局提交的第10-2018-0057438号韩国专利申请的权益，其公开通过引用整体合并于此。

Claims (16)

1.一种制造半导体器件的方法，所述方法包括：
在衬底上形成初级下电极层，所述初级下电极层包括铌氧化物；
通过在所述初级下电极层上执行氮化工艺，将所述初级下电极层转换成包括铌氮化物的第一下电极层和包括铌氧化物的第二下电极层；
在所述第一下电极层上形成电介质层；以及
在所述电介质层上形成上电极，
其中所述第一下电极层设置在所述第二下电极层的底部的顶表面、所述第二下电极层的侧部的内部侧表面、所述第二下电极层的所述侧部的外部侧表面以及所述第二下电极层的所述侧部的顶表面上，以及
所述电介质层不接触所述第二下电极层。
2.根据权利要求1所述的方法，其中所述第一下电极层包括因为铌氧化物中的氧用氮代替而形成的铌氮化物NbNx，0.5≤x≤1。
3.根据权利要求1所述的方法，其中形成所述初级下电极层包括重复材料层形成周期多次，并且
所述材料层形成周期包括：
供应第一前躯体源；
清除过量的第一前躯体源；
供应第一氧化剂源；以及
清除过量的第一氧化剂源。
4.根据权利要求3所述的方法，其中所述第一前躯体源包括包含铌的金属有机前躯体或包含铌的卤化物前躯体，以及
所述第一氧化剂源是O2、O3、H2O、H2O2和包括氧的等离子体中的至少一种。
5.根据权利要求1所述的方法，其中所述氮化工艺包括等离子体氮化工艺或热氮化工艺。
6.根据权利要求1所述的方法，其中所述电介质层包括具有四方晶相的铪氧化物。
7.一种制造半导体器件的方法，所述方法包括：
在衬底上形成具有开口的模层；
在所述模层上形成初级下电极层，所述初级下电极层覆盖所述模层的所述开口的内壁并且包括铌氧化物；
通过在所述初级下电极层上执行氮化工艺，将所述初级下电极层转换成包括铌氮化物的第一下电极层和包括铌氧化物的第二下电极层；
在所述第一下电极层上形成电介质层；以及
在所述电介质层上形成上电极层，
其中所述第一下电极层设置在所述第二下电极层的底部的顶表面、所述第二下电极层的侧部的内部侧表面、所述第二下电极层的所述侧部的外部侧表面以及所述第二下电极层的所述侧部的顶表面上，以及
所述电介质层不接触所述第二下电极层。
8.根据权利要求7所述的方法，其中所述形成所述初级下电极层包括重复材料层形成周期多次，并且
所述材料层形成周期包括：
供应第一前躯体源；
清除过量的第一前躯体源；
供应第一氧化剂源；以及
清除过量的第一氧化剂源。
9.根据权利要求8所述的方法，其中所述第一前躯体源包括包含铌的金属有机前躯体或包含铌的卤化物前躯体，
所述第一氧化剂源是O2、O3、H2O、H2O2和包括氧的等离子体中的至少一种，以及
所述氮化工艺包括等离子体氮化工艺或热氮化工艺。
10.一种制造半导体器件的方法，所述方法包括：
在衬底上形成初级下电极层，所述初级下电极层包括铌氧化物；
通过在所述初级下电极层上执行等离子体氮化工艺，将所述初级下电极层转换成包括铌氮化物的第一下电极层和包括铌氧化物的第二下电极层；
在所述第一下电极层上形成电介质层，所述电介质层包括铪氧化物；以及
在所述电介质层上形成上电极，
其中所述第一下电极层设置在所述第二下电极层的底部的顶表面、所述第二下电极层的侧部的内部侧表面、所述第二下电极层的所述侧部的外部侧表面以及所述第二下电极层的所述侧部的顶表面上，以及
所述电介质层不接触所述第二下电极层。
11.一种半导体器件，包括：
基板；
下绝缘层，设置在所述基板上并包括通孔；
设置在所述下绝缘层的所述通孔中的接触结构；
设置在所述下绝缘层上的上绝缘层；
穿过所述上绝缘层并接触所述接触结构的下电极结构，所述下电极结构包括第一下电极和第二下电极，所述第一下电极包括底部和设置在所述底部上的侧部；
设置在所述下电极结构上的电介质层；以及
设置在所述电介质层上的上电极，
其中所述下电极结构的所述第二下电极设置在所述第一下电极的所述底部的顶表面、所述第一下电极的所述侧部的内部侧表面、所述第一下电极的所述侧部的外部侧表面以及所述第一下电极的所述侧部的顶表面上，
所述电介质层设置在所述下电极结构的所述第二下电极上并且不接触所述下电极结构的所述第一下电极。
12.根据权利要求11所述的半导体器件，其中所述下电极结构的所述第一下电极包括铌氧化物，所述下电极结构的所述第二下电极包括铌氮化物，所述电介质层包括具有四方晶相的铪氧化物。
13.根据权利要求12所述的半导体器件，其中所述电介质层还包括锆氧化物、铝氧化物、硅氧化物、钛氧化物、钇氧化物、钪氧化物和镧氧化物当中的至少一种。
14.根据权利要求11所述的半导体器件，其中所述第一下电极的所述底部的侧表面接触所述上绝缘层。
15.根据权利要求11所述的半导体器件，其中所述电介质层接触所述上绝缘层的顶表面。
16.根据权利要求11所述的半导体器件，其中所述第一下电极的所述底部的底表面接触所述接触结构的顶表面。
CN201910342749.7A 2018-05-18 2019-04-26 半导体器件和制造该半导体器件的方法 Active CN110504219B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180057438A KR102449895B1 (ko) 2018-05-18 2018-05-18 반도체 장치와 그 제조 방법
KR10-2018-0057438 2018-05-18

Publications (2)

Publication Number Publication Date
CN110504219A CN110504219A (zh) 2019-11-26
CN110504219B true CN110504219B (zh) 2023-09-22

Family

ID=66529782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910342749.7A Active CN110504219B (zh) 2018-05-18 2019-04-26 半导体器件和制造该半导体器件的方法

Country Status (4)

Country Link
US (2) US10978552B2 (zh)
EP (1) EP3579291A3 (zh)
KR (1) KR102449895B1 (zh)
CN (1) CN110504219B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200145871A (ko) * 2019-06-11 2020-12-31 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR20200141809A (ko) 2019-06-11 2020-12-21 삼성전자주식회사 집적회로 장치 및 그 제조 방법
US11114373B1 (en) * 2020-02-26 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal structure
US20210376055A1 (en) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric mfm capacitor array and methods of making the same
KR102622419B1 (ko) * 2020-06-03 2024-01-08 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN112018090A (zh) * 2020-07-21 2020-12-01 中国科学院微电子研究所 一种电容结构及其制备方法和半导体器件
KR20220014997A (ko) 2020-07-30 2022-02-08 삼성전자주식회사 반도체 장치
KR20220030010A (ko) 2020-09-02 2022-03-10 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 장치
KR20220106336A (ko) * 2021-01-22 2022-07-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20220114406A (ko) 2021-02-08 2022-08-17 삼성전자주식회사 유전 박막 구조체 및 이를 포함하는 전자 소자
KR20230102875A (ko) 2021-12-30 2023-07-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5284639A (en) * 1991-06-27 1994-02-08 Teledyne Industries, Inc. Method for the preparation of niobium nitride
US6207489B1 (en) * 1999-01-05 2001-03-27 Samsung Electronics Co., Ltd. Method for manufacturing capacitor of semiconductor memory device having tantalum oxide film
CN101675489A (zh) * 2007-05-02 2010-03-17 美光科技公司 在氮化铌上包括氧化钽层的构造及装置及其产生方法
KR20110008398A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 막 구조물, 이를 포함하는 커패시터 및 그 제조 방법
CN102280473A (zh) * 2010-06-10 2011-12-14 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN102543964A (zh) * 2010-11-15 2012-07-04 三星电子株式会社 电容器及其形成方法、半导体存储器装置及其制造方法
CN103811513A (zh) * 2012-11-02 2014-05-21 三星电子株式会社 半导体器件及其制造方法
CN106711327A (zh) * 2015-11-13 2017-05-24 台湾积体电路制造股份有限公司 金属‑绝缘体‑金属电容器结构及其制造方法
CN107665859A (zh) * 2016-07-27 2018-02-06 三星电子株式会社 包括电隔离图案的半导体器件及其制造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225149A (ja) 1988-03-04 1989-09-08 Toshiba Corp キャパシタ及びその製造方法
US5082644A (en) * 1989-10-30 1992-01-21 University Of Utah Apparatus and process for the production of acetylene
KR100207467B1 (ko) 1996-02-29 1999-07-15 윤종용 반도체 장치의 커패시터 제조 방법
KR100505611B1 (ko) 1998-07-09 2006-04-21 삼성전자주식회사 반도체장치의 커패시터의 제조방법
KR20000042448A (ko) 1998-12-24 2000-07-15 김영환 비휘발성 메모리 소자의 강유전체 캐패시터 제조 방법
KR100663341B1 (ko) 2000-08-11 2007-01-02 삼성전자주식회사 원자층 증착 캐패시터 제조방법 및 장치
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US7563715B2 (en) 2005-12-05 2009-07-21 Asm International N.V. Method of producing thin films
FI109770B (fi) 2001-03-16 2002-10-15 Asm Microchemistry Oy Menetelmä metallinitridiohutkalvojen valmistamiseksi
US20040087081A1 (en) 2002-11-01 2004-05-06 Aitchison Bradley J. Capacitor fabrication methods and capacitor structures including niobium oxide
KR100465838B1 (ko) 2002-12-30 2005-01-13 주식회사 하이닉스반도체 이중 유전체 박막을 구비한 반도체 소자의 고유전체캐패시터 및 그 형성방법
US7115528B2 (en) 2003-04-29 2006-10-03 Micron Technology, Inc. Systems and method for forming silicon oxide layers
US7482037B2 (en) 2004-08-20 2009-01-27 Micron Technology, Inc. Methods for forming niobium and/or vanadium containing layers using atomic layer deposition
US20060046378A1 (en) * 2004-08-26 2006-03-02 Samsung Electronics Co., Ltd. Methods of fabricating MIM capacitor employing metal nitride layer as lower electrode
US7476618B2 (en) 2004-10-26 2009-01-13 Asm Japan K.K. Selective formation of metal layers in an integrated circuit
JP2006257551A (ja) 2005-03-15 2006-09-28 Asm Internatl Nv Ａｌｄによる貴金属の促進された堆積
KR20060101965A (ko) 2005-03-22 2006-09-27 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법
EP1790758A1 (en) 2005-11-25 2007-05-30 Interuniversitair Microelektronica Centrum ( Imec) Atomic layer deposition (ald) method for producing a high quality layer
JP2007129190A (ja) 2005-10-05 2007-05-24 Elpida Memory Inc 誘電膜形成方法、及び半導体装置の製造方法
US7413982B2 (en) 2006-03-29 2008-08-19 Eastman Kodak Company Process for atomic layer deposition
US7691757B2 (en) 2006-06-22 2010-04-06 Asm International N.V. Deposition of complex nitride films
US7635623B2 (en) 2006-07-17 2009-12-22 Micron Technology, Inc. Methods of forming capacitors
DE102006037955A1 (de) 2006-08-12 2008-02-14 H.C. Starck Gmbh Tantal- und Niob-Verbindungen und ihre Verwendung für die Chemical Vapour Deposition (CVD)
EP2174942B1 (en) 2008-10-07 2011-11-30 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Niobium and vanadium organometallic precursors for thin film deposition
KR100936490B1 (ko) 2009-05-08 2010-01-13 주식회사 유피케미칼 금속 산화막, 금속 질화막 및 순수 금속 박막 증착용 유기 금속 전구체 화합물과 그 제조방법 및, 그 화합물을 이용한 박막 증착 방법
KR20110044489A (ko) 2009-10-23 2011-04-29 삼성전자주식회사 유전층을 포함하는 반도체 구조물, 이를 이용하는 커패시터 및 반도체 구조물의 형성 방법
KR101763420B1 (ko) 2010-09-16 2017-08-01 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조 방법
US20120086072A1 (en) 2010-10-11 2012-04-12 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and related method of manufacture
KR101741506B1 (ko) 2010-10-19 2017-05-31 삼성전자 주식회사 금속 박막 형성 방법
KR20120055363A (ko) * 2010-11-23 2012-05-31 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 소자
US8563392B2 (en) 2011-12-05 2013-10-22 Intermolecular, Inc. Method of forming an ALD material
US8647943B2 (en) 2012-06-12 2014-02-11 Intermolecular, Inc. Enhanced non-noble electrode layers for DRAM capacitor cell
US9536940B2 (en) 2012-09-19 2017-01-03 Micron Technology, Inc. Interfacial materials for use in semiconductor structures and related methods
KR102148338B1 (ko) 2013-05-03 2020-08-26 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
KR102131078B1 (ko) 2013-09-05 2020-08-06 삼성전자 주식회사 Mim 커패시터 및 이의 제조 방법, mim 커패시터를 포함하는 반도체 소자
KR20150038808A (ko) 2013-09-30 2015-04-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102219147B1 (ko) * 2013-11-13 2021-02-22 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 5 족 전이 금속-함유 필름의 증착을 위한 5 족 전이 금속-함유 화합물
KR102368099B1 (ko) * 2015-06-25 2022-02-25 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 장치
KR20170004274A (ko) * 2015-07-01 2017-01-11 에스케이하이닉스 주식회사 하프늄 산화막 및 이를 포함하는 반도체 소자의 제조 방법
KR102322960B1 (ko) 2015-07-15 2021-11-05 삼성전자주식회사 반도체 소자 제조 방법
US20170350012A1 (en) 2015-08-04 2017-12-07 Sun-min MOON Semiconductor manufacturing apparatus
KR102350589B1 (ko) 2015-08-24 2022-01-14 삼성전자주식회사 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
KR102442621B1 (ko) 2015-11-30 2022-09-13 삼성전자주식회사 니오븀 화합물을 이용한 박막 형성 방법 및 집적회로 소자의 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5284639A (en) * 1991-06-27 1994-02-08 Teledyne Industries, Inc. Method for the preparation of niobium nitride
US6207489B1 (en) * 1999-01-05 2001-03-27 Samsung Electronics Co., Ltd. Method for manufacturing capacitor of semiconductor memory device having tantalum oxide film
CN101675489A (zh) * 2007-05-02 2010-03-17 美光科技公司 在氮化铌上包括氧化钽层的构造及装置及其产生方法
KR20110008398A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 막 구조물, 이를 포함하는 커패시터 및 그 제조 방법
CN102280473A (zh) * 2010-06-10 2011-12-14 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN102543964A (zh) * 2010-11-15 2012-07-04 三星电子株式会社 电容器及其形成方法、半导体存储器装置及其制造方法
CN103811513A (zh) * 2012-11-02 2014-05-21 三星电子株式会社 半导体器件及其制造方法
CN106711327A (zh) * 2015-11-13 2017-05-24 台湾积体电路制造股份有限公司 金属‑绝缘体‑金属电容器结构及其制造方法
CN107665859A (zh) * 2016-07-27 2018-02-06 三星电子株式会社 包括电隔离图案的半导体器件及其制造方法

Also Published As

Publication number Publication date
EP3579291A2 (en) 2019-12-11
EP3579291A3 (en) 2020-02-26
US11588012B2 (en) 2023-02-21
KR20190132143A (ko) 2019-11-27
US20190355806A1 (en) 2019-11-21
CN110504219A (zh) 2019-11-26
US20210202693A1 (en) 2021-07-01
US10978552B2 (en) 2021-04-13
KR102449895B1 (ko) 2022-09-30

Similar Documents

Publication Publication Date Title
CN110504219B (zh) 半导体器件和制造该半导体器件的方法
US7482242B2 (en) Capacitor, method of forming the same, semiconductor device having the capacitor and method of manufacturing the same
CN109841622B (zh) 半导体器件
KR100634241B1 (ko) 반도체 커패시터 및 그 제조 방법
US7361548B2 (en) Methods of forming a capacitor using an atomic layer deposition process
US7524724B2 (en) Method of forming titanium nitride layer and method of fabricating capacitor using the same
US20070004218A1 (en) Method of cleaning a semiconductor device and method of manufacturing a semiconductor device using the same
US7442981B2 (en) Capacitor of semiconductor device and method of fabricating the same
CN110828428A (zh) 半导体器件
KR20170136826A (ko) 반도체 장치 및 그 제조 방법
KR20200141809A (ko) 집적회로 장치 및 그 제조 방법
TW200816390A (en) Method for fabricating a capacitor in a semiconductor device
KR20120042574A (ko) 반도체 소자 및 그 제조 방법
US20170309491A1 (en) Method of forming tungsten film and method of fabricating semiconductor device using the same
US20080054400A1 (en) Capacitor and method of manufacturing the same
US20060292810A1 (en) Method of manufacturing a capacitor
KR20080029606A (ko) 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터형성방법
JP7354088B2 (ja) 半導体素子及びその製造方法
US20220359643A1 (en) Semiconductor device and method for fabricating the same
US20240008254A1 (en) Semiconductor device
CN115988957A (zh) 半导体器件及其制造方法
CN115472743A (zh) 半导体器件及其制造方法
CN117355132A (zh) 集成电路器件及其制造方法
KR20120093806A (ko) 반도체 소자 및 그 제조 방법
KR20200019553A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant