CN106711327A - 金属‑绝缘体‑金属电容器结构及其制造方法 - Google Patents

金属‑绝缘体‑金属电容器结构及其制造方法 Download PDF

Info

Publication number
CN106711327A
CN106711327A CN201610995885.2A CN201610995885A CN106711327A CN 106711327 A CN106711327 A CN 106711327A CN 201610995885 A CN201610995885 A CN 201610995885A CN 106711327 A CN106711327 A CN 106711327A
Authority
CN
China
Prior art keywords
nitrogen
rich
metal
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610995885.2A
Other languages
English (en)
Inventor
金海光
蔡正原
林杏莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106711327A publication Critical patent/CN106711327A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Abstract

本发明的实施例提供了RRAM器件的金属‑绝缘体‑金属(MIM)电容器结构，包括第一电极和第二电极以及置于第一电极和第二电极之间的绝缘层。可以在绝缘层内形成提供RRAM器件的切换功能的导电丝线。此外，富含氮的金属层置于第二电极和绝缘层之间。富含氮的金属层包括比邻近的第二电极更大的氮浓度。本发明的实施例还提供了金属‑绝缘体‑金属电容器结构的制造方法。

Description

金属-绝缘体-金属电容器结构及其制造方法
技术领域
本发明的实施例涉及半导体领域，更具体地涉及金属-绝缘体-金属电容器结构及其制造方法。
背景技术
半导体集成电路工业在过去的几十年里已经历了快速发展。半导体材料和设计的技术进步产生了更小且更复杂的电路。随着关于处理和制造的技术经历了技术的进步，这些材料和设计的进展已成为可能。在半导体演化过程中，随着可以可靠地创建的最小的部件的尺寸减小，每单位面积的互连器件的数量增加。
在半导体中的很多技术进步发生在存储器件的领域中，并且这些的一些涉及电容结构。例如，这样的电容结构包括金属-绝缘体-金属(MIM)电容器。特别地，电阻式随机存取存储器(RRAM)是用于在MIM电容器结构上建立的非易失性存储器件的一种技术。在RRAM器件中，每个RRAM单元(MIM电容器(MIM cap))都包括电阻材料层，能够通过在低电阻和高电阻状态之间切换器件来调整其电阻以表示逻辑值。
RRAM单元的一个典型的操作涉及通过施加足够高的电场以通过形成导电丝线(filament)(导电路径)从而使电阻材料层成为导体。一旦形成丝线，其可以被复位(断开，从而导致高电阻)或置位(重新形成，从而导致低电阻)。在一个实例中，由于导电材料层中的被称为氧空位(已去除氧的氧键合位置(oxide bond location))的缺陷导致穿过MIM堆叠件和导电丝线的导电，这随后在电场下充电和漂移。换句话说，导线丝线形成穿过MIM电容器堆叠件的氧空位桥接(oxygen vacancy bridge)。将RRAM复位至高电阻状态提供氧空位与氧离子的重组，从而打断桥接。
这些和其他的MIM电容器的一个优势是它们与CMOS制造工艺的兼容性。目前用于使用MIM电容器作为RRAM器件的制造方法和结构包括涉及丝线的形成和保存的那些，虽然在很多方面适用，但仍尽力满足期望的性能和可靠性标准。
发明内容
本发明的实施例提供了一种金属-绝缘体-金属电容器结构，包括：第一电极和第二电极；绝缘层，置于所述第一电极和所述第二电极之间；以及富含氮的金属层，置于所述第二电极和所述绝缘层之间。
本发明的实施例还提供了一种电阻式随机存取存储器件的金属-绝缘体-金属电容器，包括：顶部电极，设置在半导体衬底上方；底部电极，设置在所述顶部电极和所述半导体衬底之间，其中，所述底部电极包括第一金属的氮化物；介电层，置于所述顶部电极和所述底部电极之间，其中，所述介电层可操作以在所述电阻式随机存取存储器件的操作期间形成导电丝线；以及金属氮化物层，形成在所述底部电极和所述介电层之间，其中，所述金属氮化物层包括所述第一金属的氮化物并且具有比所述底部电极更大的氮的原子百分比。
本发明的实施例还提供了一种制造金属-绝缘体-金属电容器结构的方法，包括：提供半导体衬底；以及在所述半导体衬底上方形成金属-绝缘体-金属电容器，其中，所述形成所述金属-绝缘体-金属电容器包括：在半导体衬底上方沉积具有第一氮浓度的底部电极；在沉积所述顶部电极之后或同时，在所述底部电极上形成具有比所述第一氮浓度大的第二氮浓度的区域；在所述区域上沉积介电层；和在所述介电层上方形成顶部电极层。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的实施例。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。
图1示出了用于RRAM元件的金属-绝缘体-金属(MIM)结构的示意图。
图2示出了根据本发明的一个或多个实施例的用于RRAM元件的金属-绝缘体-金属(MIM)的功能元件的示意图。
图3示出了根据本发明的一个或多个实施例的MIM电容器结构的实施例的截面图。
图4示出了根据本发明的一个或多个实施例的具有形成为MIM电容器结构和FET的RRAM器件的存储单元的实施例的截面图。
图5示出了根据本发明的一个或多个实施例的制造MIM电容器结构的方法的实施例的流程图。
图6、图7、图8、图9、图10、图11、图12、图13、图14和图15描绘了根据图5的方法的步骤制造的MIM电容器的截面图。
图16A、图16B、图17、图18A和图18B示出了在不同地组成的RRAM器件之间的性能的比较的示图。
在阅读下面详细的说明时，本领域技术人员将更容易理解上面简单描述的图中公开的各个部件。当在各个图中描绘的部件在两个或多个图之间共用时，为描述的简洁，使用相同的识别标号。
具体实施方式
应该理解，以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。以下描述部件和布置的具体实例以简化本发明。当然，这些仅仅是实例而不旨在限制。此外，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简化和清楚的目的，可以以不同比例任意绘制各个图。此外，顶部/底部、上面/下面等的描述是为了参考和部件的相对位置的描述的简便并且不旨在限制具体方向。
图1示出了MIM电容器100的示意图。MIM电容器100可以是非易失性存储器(NVM)单元的部分。MIM电容器100可以是电阻式随机存取存储器(RRAM)元件。诸如MIM电容器100的RRAM器件可以用于通过改变存储元件中的中间介电层的性质来以这样的方式改变层的电阻，从而保持二进制数据(a binary piece of data)或比特位。可以通过将介电层的电阻设置至相对较高的电阻状态或相对较低的电阻状态，以利用分配至一种状态的为一的值和分配至另一种状态的为零的值来对比特位进行编码。
在该实例下，MIM电容器100包括顶部电极102和底部电极104。切换元件106(介电层)设置在顶部电极102和底部电极104之间。在切换元件106的介电层的软介电击穿(softdielectric breakdown)发生之后描述MIM电容器100，从而在置于电极之间的介电层中形成导电丝线108。顶部电极102耦合至电压源V，底部电极104耦合至地(例如，V＝0)。通过将Vforming设置为V来形成导电丝线108。
在实施例中，在形成工艺期间，切换元件106的介电层的软介电击穿发生并且氧离子驱向(drive toward)顶部电极102(也称作阳极)。这提供顶部电极102处的在作为“氧储存器”100的界面。氧储存器110可以是界面氧化物层(例如，与电极或其他插入层的金属反应)或作为中性非晶格氧而保持的氧。当MIM电容器100处于低电阻状态时，电流流经介电材料的导电丝线108。在复位工艺期间，氧离子从储存器110移回导电丝线108，并且与氧空位重组从而提供MIM电容器100的高电阻状态。
如图1中示出的，在MIM电容器100的操作期间，发明者已经认识到切换元件106中和导电丝线108中可以发生氧原子的积聚(build-up)，示出为氧捕获区域112。假设下部电极104用于吸引氧以创建氧捕获区域112；然而，本发明不限于该理论。氧捕获区域112有效地改变导电丝线108的形状，特别地，在一些实施例中，破坏期望的“V形”丝线。氧捕获区域112可以涉及MIM电容器100的性能，例如，包括延伸导电丝线108的下部使得氧离子难以在复位工艺中重组，从而难以重获MIM电容器100的高电阻状态。这会导致复位失败，这反过来导致需要补偿将要设置在SOC上的额外的比特位。氧捕获区域112也可以通过在MIM电容器100的操作和测试(如，周期和烘焙)期间导致导电丝线108失败的更高的可能性而涉及MIM电容器100的性能和可靠性。这样的导电丝线108失败能够导致SOC的较高的比特位错误率和复位/置位电流偏移(shift)。例如，在循环和烘焙(如，用于可靠性测试的在250℃下烘焙的100个周期、100K个周期)之后，置位/复位电流会偏移；这种偏移能够使切换窗口(如，置位电流和复位电流之间的差值或“0”和“1”)变窄。
为了解决在诸如MIM电容器100的MIM电容器的制造和操作中的这种氧捕获区域和/或其他的问题，在此提供的器件和方法的一些实施例提供影响氧迁移的MIM电容器的氮成分概况。
参考图2的实例，示出的是MIM电容器200的示意图。MIM电容器200可以是非易失性存储器(NVM)单元的部分。例如，MIM电容器200可以是电阻式随机存取存储器(RRAM)元件。在一些实施例中，MIM电容器200设置在具有包括多个功能器件的衬底上，例如，该多个功能器件包括控制包括MIM电容器200的存储单元的读和/或写功能的逻辑电路。
诸如MIM电容器200的RRAM单元可以用于通过改变存储元件中的中间介电层的性质来以这样的方式改变层的电阻，从而保持二进制数据或比特位。可以通过将介电层的电阻设置至相对较高的电阻状态或相对较低的电阻状态，以利用分配至一种状态的为一的值和分配至另一种状态的为零的值来对比特位进行编码。
MIM电容器200包括顶部电极202和底部电极204。顶部电极202和底部电极204的每个都连接至附加的导电层(如，互连线和/或通孔)。在一些实例中，MIM电容器200形成在半导体器件的后段制程(BEOL)工艺中，例如形成在器件的上部金属化层(如，金属4(M4)、金属5(M5)等)内。这将在下文进行更详细地讨论。通过金属化，顶部电极202耦合至电压源V，底部电极204可以耦合至地(如，V＝0)。可以下文中参考图3示出和描述组成用于图2的示意图提供的MIM电容器200的堆叠件的附加的层。
绝缘层(也称作介电层或电阻层)置于顶部电极202和底部电极204之间。介电层用作切换元件206，这提供MIM电容器200的电阻状态之间的“切换”。在切换元件206的介电层的软介电击穿发生之后示出MIM电容器200的示意图，从而在置于电极之间的电阻层内形成导电丝线208。通过将电压Vforming设置为V来形成导电丝线208。在实施例中，导电丝线提供从顶部电极202至底部电极204的氧空位的导电路径。
在实施例中，在丝线的形成工艺期间，切换元件的氧离子驱向顶部电极202(也称作阳极)。这提供在顶部电极202处的用作氧储存器210的界面。氧储存器210可以包括界面氧化物层中的氧(如，与电极、覆盖层或其他插入层的金属反应)或作为中性非晶格氧而保持的氧。当MIM电容器200处于低电阻状态时，电流流经介电材料的导电丝线208。在复位工艺期间，氧离子从储存器210移回导电丝线208，并且与氧空位重组，从而提供MIM电容器200的高电阻状态。只作为实例提供这种操作并且用于MIM电容器200的其他操作机制是可能的并且在本发明的范围内。例如，用于RRAM器件的电阻切换元件的这种或其他机制在H.S.Philip Wong等的“Metal-Oxide RRAM”中讨论，IEEE的论文集，第100章，第6卷，2012年六月，其通过引用全部结合于此。
如图2中示出的，在导电丝线的下部处的氮概况(profile)(MIM电容器200中的堆叠件的给定部分中的氮的原子百分比)增加(通过延伸至图2的右方的轮廓示出)。特别地，氮概况变化使得富含氮的区域214设置在导电丝线208的与氧储存器210相对的端部上。在实施例中，富含氮的区域214可以用于抑制电极204对氧的吸引。如图2中的虚线的轮廓示出，在实施例中，氮浓度在切换元件(如，介电层)中基本恒定在第一水平处，在富含氮的区域214中增加至第二水平，并且在电极204中从第二水平减小至第三水平(和/或上面描述的第三水平可以基本恒定)。在实施例中，第三水平大于第一水平。
“富含氮的区域”是一个氮的原子百分比大于化学计量原子百分比的区域。例如，在TiN层中，N与Ti的化学计量比是[1]:[1]。富含氮的TiN区域是N与Ti的比大于[1]:[1]的区域。“富含金属”组成是具有金属的原子百分比大于化学计量原子百分比的组成。
在实施例中，富含氮的区域214是富含氮的金属氮化物(富含N的XN，其中X是金属原子)层并且电极204是金属氮化物(XN)或富含金属的金属氮化物(富含X的XN)。例如，在实施例中，富含氮的区域包括富含氮的TiN并且相邻的电极204包括富含钛的TiN。
在实施例中，富含氮的区域214具有比电极204的组成大至少5％的氮的原子百分比。在实施例中，在富含氮的区域214中的原子关系N/X在1至约1.2的范围内。在又一实施例中，富含氮的区域214的N/X大于1，例如，化学计量值。在实施例中，富含氮的区域310包括具有在化学计量TiN、或TiNx上的过量的N的TiN，例如，其中x约为1.2。在实施例中，在电极204中的原子关系N/X在约0.90至约0.98的范围内。在实施例中，富含氮的区域214具有大于0至约10％的过量的氮(N的原子百分比大于用于给定的金属氮化物的N的化学计量比)。氮和金属的原子比可以由诸如X射线光电子能谱(XPS)的合适的测量技术确定。
在实施例中，富含氮的区域214和/或电极204的金属X是Ti。用于金属X的其他的示例性金属包括Ta、Hf、Xr、W、Nb、Mo和/或其他的合适的组成。在一些实施例中，电极204具有与富含氮的区域214相同的金属。在其他的实施例中，电极204具有与富含氮的区域214不同的金属。在实施例中，富含氮的区域包括TaN、TiN、HfN、Zr、N、WN、NbN、MoN和/或其他合适的金属氮化物的富含氮的组成。在实施例中，下面的电极204包括具有减小的氮浓度的TaN、TiN、HfN、Zr、N、WN、NbN、MoN和/或其他合适的金属氮化物的组成(如，富含金属或化学计量组成)。
可以在掺杂量和/或厚度上调整富含氮的区域214和/或电极20以完成用于MIM电容器200的期望的功能。在实施例中，富含氮的区域在约10至约20埃的厚度之间。在实施例中，电极204(如，富含金属的金属氮化物)在约50至约150埃之间。可以提供厚度以允许合适的防止导电丝线208的退化(如，防止氧捕获)和/或用于电极204的合适的接触电阻。富含氮的区域214可以合适地掺杂以通过避免诸如参考图1示出的氧捕获区域的形成来保持V形导电丝线208。在实施例中，随着富含氮的区域214将展示更高的接触电阻，电极204中的氮浓度的减小(与富含氮的区域214相比)提供合适的接触电阻。
可以通过实施将氮引入电极204的表面区域的方法，例如，等离子体处理，形成富含氮的区域214。在实施例中，在电极204的形成期间，控制沉积使得氮百分比变化并且富含氮的区域214因此与电极204原位形成。下面参考图5的方法更详细地讨论这些和其他制造方法。
现在参考图3，示出的是制造的MIM电容器堆叠件300的层的截面图。MIM电容器堆叠件300可以基本上类似于上面参考图2描述的MIM电容器200。MIM电容器堆叠件300包括顶部和底部插头302、顶部电极304、覆盖层306、介电层308、富含氮的区域310、底部电极312和阻挡层314。在其他实施例中，可以增加附加的层和/或省略额外的层。
顶部和底部插头302可以是包括设置在包括MIM电容器堆叠件300的衬底上的金属化层、通孔或互连部件(如，后段制程(BEOL)部件)的接触件的多层互连件(MLI)的部分。在实施例中，底部插头302是金属化层Mn的部分和/或连接至金属化层Mn并且顶部插头302是金属化层Mn+1的部分和/或连接至金属化层Mn+1(如，金属4和金属5)。例如，在实施例中，顶部插头302是提供至给定的金属化层(如，M5)的通孔，并且底部插头302是水平下层(如，M4)的金属化线的部分。然而，取决于MIM电容器堆叠件300的期望的位置，其他金属层和相关的通孔也可以用于提供顶部和/或底部插头302。在实施例中，一个或多个插头302是铜。其他示例性的组成包括W、Al和/或其他合适的导电层。插头302可以是多层部件，例如，包括衬垫、阻挡件、粘合剂和/或其他合适的层。
顶部电极304可以包括TiN、Pt、TaN、Ir、W、它们的组合和/或其他合适的导电材料。顶部电极304可以基本上类似于MIM电容器200的顶部电极202。覆盖层306的示例性的组成包括Ti、Hf、Al、Ta、它们的组合和/或其他合适的导电组成。覆盖层306和/或顶部电极304在作为RRAM器件的MIM电容器300的操作期间可以提供用于上面结合图2描述的氧储存器的位置。
介电层308可以是绝缘层，也称为作为RRAM器件的MIM电容器300的电阻层。在实施例中，介电层是高k介电层。合适的组成包括，但不限制于，HfO、Ta2O5、Nb2O5、V2O5、AlO、TiO、TaTiO、HfAlO、HfTaO、TaAlO、NbO/HfO、VO/HfO、TaO/HfO、AlO/HfO、TaO/AlO、它们的组合和/或其他合适的电介质。介电层308可以用作MIM电容器300的切换元件。在实施例中，介电层308可以基本上类似上面参考图2描述的MIM电容器200的切换元件208。例如，导电丝线可以形成在介电层308中。
富含氮的区域310可以基本上类似于上面结合图2描述的MIM电容器200的富含氮的区域214。在实施例中，富含氮的区域310具有比下面讨论的底部电极312大至少5％的氮的原子百分比。在实施例中，富含氮的区域是富含氮的金属氮化物(富含N的XN)层，并且电极312是金属氮化物(XN)或富含金属的金属氮化物(富含X的XN)。在实施例中，在富含氮的区域214中，N/X比在1.0至1.2的范围内。在又一实施例中，在富含氮的区域214中，N/X比大于1.0。在实施例中，在电极204中，N/X比在0.90至0.98的范围内。原子比可以由诸如X射线光电子能谱(XPS)的合适的测量技术确定。在实施例中，金属X是Ti。例如，在一个实施例中，富含氮的区域310是具有约1.0至1.2的原子N与Ti的比的富含氮的TiN。在又一实施例中，富含氮的区域310具有大于1.0或大于化学计量值的原子N与Ti的比。在又一实施例中，底部电极是具有小于富含氮的区域310的原子N与Ti的比的富含Ti的TiN，诸如在约0.90至约0.98之间。对于富含氮的区域310和/或底部电极312的其他示例性的金属包括Ta、Hf、Xr、W、Nb、Mo和/或其他合适的组成。在一些实施例中，电极312具有与富含氮的区域310相同的金属。在其他的实施例中，电极312具有与富含氮的区域310不同的金属。
在实施例中，富含氮的区域310在约10埃至约20埃的厚度之间。在实施例中，电极312(如，富含金属的金属氮化物)在约50埃至约150埃之间。可以提供厚度以允许合适的防止形成在介电层308中的导电丝线的退化和/或用于电极312的合适的接触电阻。
如上面讨论的，底部电极312可以包括TaN、TiN、HfN、ZrN、WN、NbN、MoN、它们的组合和/或其他合适的导电材料。阻挡层314可以包括TaN、TiN、HfN、ZrN、WN、NbN、MoN、它们的组合和/或其他合适的导电材料。在实施例中，阻挡层314是与底部电极312相同的组成。在实施例中，阻挡层314是与底部电极312不同的组成。底部电极312(或底部电极312和阻挡层314)可以基本上类似于上面参考图2描述的底部电极204。
MIM电容器堆叠件300示出为垂直地形成的堆叠件；然而，包括提供至水平共面的上和下插头302的MIM电容器方向的其他配置是可能的。此外，在一些实施例中，取决于MIM电容器300的期望的配置，可以添加和/或省略某些层。
图4示出了包括场效应晶体管(FET)402和MIM电容器404的形成RRAM器件的存储单元400的截面示意图。FET 402和MIM电容器404形成在衬底406上并且耦合在一起。在一个实例中，衬底406是半导体衬底，诸如硅衬底或可选的其他合适的半导体衬底。诸如浅沟槽隔离(STI)部件的各个隔离部件408形成在衬底406上并且限定各个有源区域。FET 402包括设置在衬底406上的栅极410。栅极410包括栅极介电层和设置在栅极介电层上的栅电极。在各个实例中，栅极介电层包括高k介电材料并且栅电极包括金属。FET 402还包括形成在衬底406中的源极和漏极412。源极和漏极412可以是衬底406的掺杂的区域、形成在衬底406上的外延区域和/或提供合适的导电的其他合适的区域。
MIM电容器404可以基本上类似于上面参考图3描述的MIM电容器堆叠件300。MIM电容器404可以如上面参考图2的MIM电容器200描述工作。MIM电容器404包括置于在顶部电极304和底部电极312之间的电阻材料层308。富含氮的层310置于底部电极312和电阻材料层308之间。电阻材料层308(介电层)、富含氮的层320和电极304、312可以基本上类似于上面参考图3描述的。此外，包括如上面参考图3的MIM电容器对叠加300描述，例如，诸如覆盖层、阻挡层、插头层的附加的层可以包括在堆叠件中。此外，MIM电容器堆叠件404的电阻材料层308可以配置为在包括上面讨论的RRAM器件的操作期间提供丝线。在实施例中，提供电压至顶部电极304(如，经由导电部件414)以使用MIM电容器404形成用于RRAM器件的丝线。
存储单元400还包括各个导电部件414以提供电布线和连接。导电部件414包括具有在BEOL CMOS工艺中形成的那些的金属化线、接触件和/或通孔。导电部件414可以称为包括金属化线、接触件和连接金属化线的通孔的多层互连件(MLI)。MIM电容器堆叠件404和FET 402通过一个或多个导电部件414耦合在一起。MIM电容器堆叠件404可以设置为与FET402相比更远离半导体衬底表面(如，在上面的金属化层内)。导电部件414还提供至包括栅极410和源极/漏极区域412的FET 402的连接。导电部件414可以包括位线和/或提供用于存储器件的典型的互连线的其他功能。
存储单元400只是示例性的并且不旨在限定为包括在存储单元或存储单元连接的芯片上系统(SOC)中的器件。换句话说，虽然示出了单个的MIM电容器和晶体管，但是其他配置是可能的并且在本发明的范围内。
现在参考图5，示出的是用于制造MIM电容器的方法500。在一些实施例中，根据公开的方法500制造的MIM电容器可以是电阻式随机存取存储器(RRAM)单元和/或合适的类型的各种非易失性计算机存储单元的存储元件。制造的MIM电容器可以基本上类似于上面参考图2描述的MIM电容器200；上面参考图3描述的MIM电容器堆叠件300；和/或上面参考图4描述的MIM电容器404。应该理解，在方法500之前、期间和之后可以提供附加的步骤，并且对于方法500的附加的实施例，可以代替、消除或移动描述的一些步骤。图6至图15是根据方法500的一个或多个步骤形成的器件600的示例性实施例的截面图。
方法500开始于框502，其中，提供衬底。参考图6的实例，提供衬底602。在一个实例中，衬底602是半导体衬底，诸如硅衬底或可选的其他合适的半导体衬底。衬底602可以包括多个部件，诸如包括栅极、源极和漏极部件的场效应晶体管(FET)；包括限定各个有源区域的那些的隔离部件；具有层间介电(ILD)材料(也称为金属间电介质(IMD))插入的金属线、接触件和通孔的互连或金属化层(也称为多层互连件(MLI))；电容器结构；和/或CMOS工艺技术的典型的其他器件和部件。在实施例中，在框602中提供的衬底已经被处理至在BEOL工艺中形成至少一个金属化层(如，M1、M2等)的程度。
特别地，如在图6的实例中示出，在衬底602上形成设置在层间介电层(ILD层)606中的互连层604。互连或金属化层604可以是导线、接触件或通孔。在实施例中，金属化层604包括铜。其他实例包括W、Al、Ti、Ta和/或其他合适的导电组成。在实例中，金属化层604还包括阻挡或粘合层。可以通过合适的光刻、蚀刻和/或沉积工艺形成金属化层604。在实施例中，ILD层606是超低k(ELK)电介质。作为实例，合适的低k材料可以包括氟化硅玻璃(FSG)、掺杂碳的氧化硅、Black(加利福尼亚州的圣克拉拉的应用材料公司)、干凝胶、气凝胶、无定型氟化碳、聚对二甲苯、双苯并环丁烯(BCB)、SiLK(密歇根米特兰的陶氏化学公司)、聚酰亚胺、多孔聚合物和/或其他适合的材料。用于ILD层606的其他示例性组成包括氧化硅或氮化硅。形成ILD层606的工艺可以使用化学汽相沉积(CVD)、旋涂或其他合适的沉积技术。在实施例中，金属化层604是处于BEOL金属化的第四(M4)级处的导电线；然而，其他位置是可能的。
然后，方法500进行至步骤504，其中，阻挡层和/或底部电极形成在衬底上。阻挡层可以基本上类似于上面参考图3描述的阻挡层314。底部电极可以基本上类似于上面结合图3和图4描述的底部电极312和/或上面结合图2描述的底部电极204。参考图6的实例，阻挡层314和底部电极312形成在衬底602上。在实施例中，绝缘层608可以置于阻挡层314和金属化层604和/或ILD层606之间。绝缘层608可以是SiO2、氮化硅、氮氧化硅和/或其他合适的介电组成。可以通过化学汽相沉积(CVD)、旋涂沉积和/或其他合适的沉积工艺形成绝缘层608。可以图案化绝缘层608以提供至金属化层604的开口。
阻挡层314可以包括TaN、TiN、HfN、ZrN、WN、NbN、MoN、它们的组合和/或其他合适的导电材料。可以通过化学汽相沉积(CVD)、原子层沉积(ALD)、物理汽相沉积(PVD)、镀敷和/或其他合适的沉积工艺形成阻挡层314。
底部电极312可以包括TaN、TiN、HfN、ZrN、WN、NbN、MoN和.或其他合适的导电材料。可以通过化学汽相沉积(CVD)、原子层沉积(ALD)、物理汽相沉积(PVD)、镀敷和/或其他合适的沉积工艺形成阻挡层312。在实施例中，阻挡层314是与底部电极312相同的组成。在实施例中，阻挡层314是与底部电极312不同的组合物。因此，在一些实施例中，与底部电极312原位形成阻挡层314。底部电极312(或底部电极312和阻挡层314)可以基本上类似于上面参考图2描述的底部电极204和/或上面结合图3和图4描述的底部电极312。
然后方法500进行至框506，其中，富含氮的区域形成在底部电极上。在实施例中，原位执行框504的至少一部分和框506。例如，结合形成底部电极，富含氮的区域形成在底部电极的表面区域上、形成在底部电极的表面区域处和/或形成在底部电极的表面区域内。在实施例中，在底部电极的表面上执行氮或NH3等离子体处理(也称为氮化步骤)以形成富含氮的区域。在又一实例中，底部电极的表面在氮化之前是富含金属(如，Ti)的，氮化将表面区域转化成富含氮的组成。在实施例中，在用于形成底部电极的金属氮化物的沉积期间，通过控制氮(如，NH3)前体流速来形成富含氮的区域。例如，在形成期望的厚度的底部电极之后，增加氮流速使得底部电极上形成富含氮的区域。
参考图6的实例，富含氮的区域310设置在底部电极312上。富含氮的区域310包括比下面的底部电极312更高的氮的原子百分比，这将在下面进一步地讨论。
富含氮的区域310可以基本上类似于上面结合图2描述的MIM电容器200的富含氮的区域214和/或参考图3和图4描述的富含氮的区域310。在实施例中，富含氮的区域310具有比底部电极312大至少5％的氮的原子百分比。在实施例中，富含氮的区域310具有XNx的富含氮的金属氮化物组成，其中x大于化学计量值。例如，在实施例中，金属X是Ti并且富含氮的金属氮化物组成是TiNx，其中x大于1。与化学计量氮原子百分数相比，在富含氮的区域310中的过量的氮可以包括在大于0和10％之间的过量的氮。在实施例中，富含氮的区域310包括具有在化学计量TiN上的过量的N的TiN、或TiNx，其中x约为1.2。
对于富含氮的区域310和/或底部电极312的其他示例性的金属包括Ta、Hf、Xr、W、Nb、Mo和/或其他合适的组成。在一些实施例中，电极312具有与富含氮的区域310相同的金属。在其他的实施例中，电极312具有与富含氮的区域310不同的金属。
在实施例中，富含氮的区域310在约10埃至约20埃的厚度之间。在实施例中，电极312(如，富含金属的金属氮化物)在约50埃至约150埃之间。
在实施例中，通过氮或NH3等离子体处理(也称为氮化)在底部电极312的表面区域上形成富含氮的区域310，以形成富含氮的区域310。在又一实例中，底部电极312的表面在氮化之前是富含金属(如，Ti)的，氮化将表面区域转化为富含氮的组成，从而将底部电极312的区域转化为沉积在富含氮的区域310中。在实施例中，在用于形成底部电极312的金属氮化物的沉积期间，通过控制氮(如，NH3)前体流速来形成富含氮的区域310。例如，在形成期望的厚度的底部电极312之后，增加氮流速使得在底部电极312的顶部上形成富含氮的区域310。
然后，方法500进行至框508，其中，在衬底上沉积用于形成器件的切换功能的电阻或介电层。形成的介电层将在MIM电容器的操作期间形成提供改变器件的状态(如，高电阻、低电阻)所必需的电阻变化的导线丝线。参考图7的实例，介电层308形成在富含氮的区域310上。在实施例中，电介质308与富含氮的区域310直接交界。在实施例中，介电层308可以基本上类似上面参考图2描述的MIM电容器200的切换元件208和/或参考图3和图4描述的电介质308。例如，介电层308可以是高k介电层，诸如HfO、Ta2O5、Nb2O5、V2O5、AlO、TiO、TaTiO、HfAlO、HfTaO、TaAlO、NbO/HfO、VO/HfO、TaO/HfO、AlO/HfO、TaO/AlO和/或其他合适的电介质。包括化学汽相沉积(CVD)、低压CVD(LPCVD)、等离子体增强的CVD(PECVD)和原子层沉积(ALD)的多种合适的工艺可以用于形成介电层308。
然后，方法500进行至框510，其中，覆盖层和顶部电极形成在衬底上。参考图8的实例，覆盖层306和顶部电极304形成在介电层308上。顶部电极304可以包括TiN、Pt、TaN、Ir、W、它们的组合和/或其他合适的导电材料。顶部电极304可以基本上类似于MIM电容器200的顶部电极202和/或参考图3和图4描述的顶部电极304。用于覆盖层306的示例性组成包括Ti、Hf、Al、Ta和/或其他合适的材料。可以使用CVD、ALD、ALD、镀敷和/或其他合适的沉积工艺形成顶部电极304和/或覆盖层306。包括上面参考图2描述的，覆盖层306可以是可操作的以在器件600的切换功能期间提供氧储存器。
然后，方法500进行至框512，其中，在包括在框504、506、508和510中描述的那些的材料的堆叠件上方形成图案化的掩蔽元件。在实施例中，图案化的掩蔽元件包括光刻胶和/或硬掩模层。参考图9的实例，在衬底602上方沉积图案化的光刻胶元件904和硬掩模层902。如描述，硬掩模层902是共形层，然而，可以在包括使用光刻胶元件904作为掩蔽元件的那些的随后的蚀刻步骤中图案化硬掩模层902。硬掩模层902可以包括氧化硅、氮化硅、氮氧化硅、碳化硅和/或其他合适的组成。可以通过CVD、PVD或其他合适的沉积工艺形成硬掩模层902。可以通过抗蚀剂的沉积(如，旋涂)、随后的合适的曝光、烘焙和显影工艺形成图案化的光刻胶元件904。
然后，方法500进行至框514，其中，在框512中形成的掩蔽元件用作上面参考框510描述的顶部电极和覆盖层的蚀刻期间的掩蔽元件。蚀刻可以包括等离子体蚀刻、干蚀刻和/或其他合适的蚀刻工艺。参考图10的实例，使用光刻胶904作为掩蔽元件来蚀刻顶部电极304和覆盖层306。可以在蚀刻之后或同时去除光刻胶904。
然后，方法500进行至框516，其中，在蚀刻的层上形成间隔件元件。例如，可以在覆盖层、顶部电极和/或硬掩模层的暴露的侧壁上形成间隔件元件。间隔件元件可以包括诸如氧化硅、氮化硅和/或其他合适的材料的介电材料。可以通过间隔件材料的沉积、随后的材料的回蚀刻形成间隔件元件，以形成间隔件。参考图11的实例，形成间隔件元件1102并且沉积在蚀刻的顶部电极304和覆盖层306的侧壁上。间隔件元件1102可以具有提供对于包括电介质308的蚀刻的层的蚀刻选择性。
然后，方法500进行至框518，其中，执行附加的蚀刻工艺以使用间隔件元件作为掩蔽元件来图案化MIM电容器堆叠件的余下的层。(余下的硬掩模也可以用作在蚀刻工艺期间的掩蔽元件。)可以使用间隔件元件作为掩蔽元件在一个或多个蚀刻工艺中蚀刻介电层(上面参考框508描述)、富含氮的区域(上面参考框506描述)、底部电极和阻挡层(上面参考框504描述)。参考图12的实例，使用间隔件元件1102作为掩蔽元件蚀刻阻挡层314、底部电极312、富含氮的区域310和介电层308。
然后，方法500进行至框520，其中，绝缘层形成在衬底上。参考图13的实例，绝缘层1302和ILD层1304形成在衬底上。绝缘层1302可以是MIM电容器堆叠件上方的共行层。ILD层1304可以是提供对金属化线、通孔和/或接触件的绝缘性能的多层互连件的介电层。ILD层1304和绝缘层1302可以基本上类似于分别参考框502和图6的层606和608。
然后，方法500进行至框522，其中，提供通过导电元件至形成MIM电容器的层的堆叠件的连接。可以通过在绝缘层中蚀刻开口并且利用导电材料填充开口形成连接。在实施例中，形成有多个开口的部件上的开口用于制造形成在衬底上的MLI结构的通孔或金属化层。参考图14的实例，开口1402形成在绝缘层1302、ILD层1304和硬掩模层902中，从而暴露顶部电极304的顶部表面。可以通过包括使用适当的掩蔽元件(未示出)的等离子蚀刻、干蚀刻和/或其他合适的工艺形成开口。在实施例中，开口形成为镶嵌(或双镶嵌)工艺的一部分。参考图15的实例，然后利用导电材料1502填充开口。导电材料1502可以是W、Cu、Al和/或其他合适的导电材料。在实施例中，导电材料1502形成通孔和/或上面的金属化线。
可以执行附加的步骤，包括通过导电材料1502提供至MIM电容器器件600的电压和在介电层308中形成丝线，以提供如上面参考图2讨论的电阻切换。
现参考图16A和图16B，示出的是来自实验实施例的结果，图示了比特位数的y轴和以微安(μA)为单位的电流的x轴。图16A示出了没有富含氮的区域的MIM电容器RRAM器件，例如，诸如在图1中描绘的器件。图16B示出了具有富含氮的区域的MIM电容器RRAM器件，例如，诸如在图2、图3、图4中示出的和参考图5的方法500讨论的器件。特别地，图16B示出了富含氮的TiN区域的实施例。图16A提供TiN电极与绝缘区域(如，丝线)接触的实施例。图16A和图16B的对比示出在使用富含氮的区域的器件中有更少置位/复位失败，这可以提供更高的存储器件产量。
现在参考图17，示出的是来自具有比特位错误率的y轴和周期数的x轴实验实施例的图形结果。如图示出，与诸如在图2、图3、图4中示出和如参考图5的方法500讨论的具有富含氮的区域的MIM电容器RRAM器件的实施例相比，诸如在图1中示出的没有富含氮的区域的MIM电容器RRAM器件的实施例提供随着周期数的增加而增加的比特位错误率。在实施例中，对于富含氮的区域器件的比特位错误率中的减小是没有富含氮的区域的MIM电容器RRAM器件的实施例的约2.5倍和4倍之间。
现参考图18A和图18B，示出的是来自实验实施例的图形结果，示出了比特位数的y轴和置位/复位电流的x轴。图18A示出了没有富含氮的区域的MIM电容器RRAM器件，例如，诸如在图1中描绘的器件。在图18A中，在循环和烘焙器件之后提供电流中的偏移1802。图18B示出了诸如在图2、图3、图4中示出的和参考图5的方法500讨论的具有富含氮的区域的MIM电容器RRAM器件。在图18B中，与图18A相比，在循环和烘焙之后出现电流偏移1804的显著的减小。在实施例中，电流偏移(如，Ir0，或复位以提供逻辑“0”的电流)可以比没有富含氮的区域的MIM电容器RRAM器件的实施例改善约1.5至2倍。换句话说，电流偏移1804可以比电流偏移1802小1.5至2倍。
本发明提供MIM电容器器件和制造金属-绝缘体-金属(MIM)电容器的方法的各个实施例。这些器件和/或方法可以提供邻近丝线的富含氮的层。在富含氮的区域下面是具有较低的氮浓度的电极。在一些实施例中，富含氮的层在MIM电容器作为RRAM器件的操作期间提供至下部电极的氧原子或离子的吸引的减少。氧吸引的减少可以提供保持用于RRAM器件的导电丝线的V形状，减少在RRAM器件的应力(如，循环和烘焙)或操作期间的导电丝线的退化。RRAM器件的性能可以示出在比特位错误率中的改善。
因此，在提供的实施例中，是包括第一电极和第二电极和置于第一和第二电极之间的绝缘层的金属-绝缘体-金属(MIM)电容器结构。此外，富含氮的金属层置于第二电极和绝缘层之间。MIM电容器可以是提供绝缘层中的导电丝线或切换元件的RRAM器件。
在另一实施例中，描述包括设置在半导体衬底上方的顶部电极和设置在顶部电极和半导体衬底之间的底部电极的电阻式随机存取存储器(RRAM)的MIM电容器。底部电极包括第一金属的氮化物。介电层置于顶部和底部电极之间并且可操作以在RRAM器件的操作期间形成导电丝线。在底部电极和介电层之间形成金属氮化物层。金属氮化物层包括第一金属的氮化物并且具有比底部电极更大的氮的原子百分比。
在本发明的又一实施例中，描述的是包括提供半导体衬底的方法。方法继续以在半导体衬底上方形成金属-绝缘体-金属，其中，形成MIM电容器包括在半导体衬底上方沉积具有第一氮浓度的底部电极并且在底部电极上形成具有比第一氮浓度大的第二氮浓度的区域。然后在区域上沉积介电层；并且顶部电极形成在介电层上方。
本发明的实施例提供了一种金属-绝缘体-金属电容器结构，包括：第一电极和第二电极；绝缘层，置于所述第一电极和所述第二电极之间；以及富含氮的金属层，置于所述第二电极和所述绝缘层之间。
根据本发明的一个实施例，其中，所述富含氮的金属层包括大于5％的过量的氮。
根据本发明的一个实施例，其中，所述富含氮的金属层是富含氮的TiN并且所述第二电极是富含Ti的TiN。
根据本发明的一个实施例，其中，所述绝缘层是高k电介质。
根据本发明的一个实施例，金属-绝缘体-金属电容器结构还包括：覆盖层，置于所述绝缘层和所述第一电极之间。
根据本发明的一个实施例，其中，所述富含氮的金属层选自由TiN、TaN、HfN、ZrN、WN、NbN、MoN和它们的组合组成的组。
根据本发明的一个实施例，其中，所述第一电极是具有第一类型的金属的金属氮化物，并且所述富含氮的金属层是具有所述第一类型的金属的金属氮化物。
根据本发明的一个实施例，其中，所述第二电极具有第一氮浓度，其中，所述第一氮浓度从所述第二电极的顶部表面至底部表面恒定，并且其中，所述富含氮的区域具有比所述第一氮浓度大的第二氮浓度。
根据本发明的一个实施例，金属-绝缘体-金属电容器结构还包括：位于所述介电层中的氧空位的导电丝线。
本发明的实施例还提供了一种电阻式随机存取存储器件的金属-绝缘体-金属电容器，包括：顶部电极，设置在半导体衬底上方；底部电极，设置在所述顶部电极和所述半导体衬底之间，其中，所述底部电极包括第一金属的氮化物；介电层，置于所述顶部电极和所述底部电极之间，其中，所述介电层可操作以在所述电阻式随机存取存储器件的操作期间形成导电丝线；以及金属氮化物层，形成在所述底部电极和所述介电层之间，其中，所述金属氮化物层包括所述第一金属的氮化物并且具有比所述底部电极更大的氮的原子百分比。
根据本发明的一个实施例，其中，所述金属氧化物层与所述底部电极直接交界。
根据本发明的一个实施例，其中，所述金属氧化物层与所述介电层直接交界。
根据本发明的一个实施例，其中，所述第一金属是Ta、Ti、Hf、Zr、W、Nb、Mo和它们的组合中的一种。
根据本发明的一个实施例，其中，所述金属氮化物层的氮的所述更大的原子百分比包括比所述底部电极大至少5％的原子百分比。
根据本发明的一个实施例，其中，所述金属氮化物层中的氮的所述原子百分比在1.0和1.1之间，并且所述底部电极中的氮的原子百分比在0.90和0.98之间。
根据本发明的一个实施例，其中，所述底部电极是富含钛的TiN，并且所述金属氮化物层是富含氮的TiN。
本发明的实施例还提供了一种制造金属-绝缘体-金属电容器结构的方法，包括：提供半导体衬底；以及在所述半导体衬底上方形成金属-绝缘体-金属电容器，其中，所述形成所述金属-绝缘体-金属电容器包括：在半导体衬底上方沉积具有第一氮浓度的底部电极；在沉积所述顶部电极之后或同时，在所述底部电极上形成具有比所述第一氮浓度大的第二氮浓度的区域；在所述区域上沉积介电层；和在所述介电层上方形成顶部电极层。
根据本发明的一个实施例，其中，所述在所述底部电极上形成所述富含氮的区域包括在所述底部电极上执行等离子体处理，以增加所述底部电极的表面区域的氮含量。
根据本发明的一个实施例，其中，所述在所述底部电极上形成所述富含氮的区域包括：通过使用第一氮流速的沉积工艺形成所述底部电极；以及之后，继续使用第二氮流速的所述沉积工艺，其中，所述第二氮流速大于所述第一氮流速。
根据本发明的一个实施例，方法还包括：向所述金属-绝缘体-金属电容器提供电压以在所述介电层中形成导电丝线。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解详细描述。本领域的那些普通技术人员应当理解，他们可以容易地使用本发明作为设计或修改其他方法和结构的基础，以执行相同的目的和/或实现本文所引入的实施例的相同优点。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (1)

1.一种金属-绝缘体-金属电容器结构，包括：
第一电极和第二电极；
绝缘层，置于所述第一电极和所述第二电极之间；以及
富含氮的金属层，置于所述第二电极和所述绝缘层之间。
CN201610995885.2A 2015-11-13 2016-11-11 金属‑绝缘体‑金属电容器结构及其制造方法 Pending CN106711327A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/941,037 US9978938B2 (en) 2015-11-13 2015-11-13 Resistive RAM structure and method of fabrication thereof
US14/941,037 2015-11-13

Publications (1)

Publication Number Publication Date
CN106711327A true CN106711327A (zh) 2017-05-24

Family

ID=58691431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610995885.2A Pending CN106711327A (zh) 2015-11-13 2016-11-11 金属‑绝缘体‑金属电容器结构及其制造方法

Country Status (3)

Country Link
US (1) US9978938B2 (zh)
CN (1) CN106711327A (zh)
TW (1) TW201729443A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671736A (zh) * 2017-10-13 2019-04-23 联华电子股份有限公司 半导体结构及其制作方法
CN110504219A (zh) * 2018-05-18 2019-11-26 三星电子株式会社 半导体器件和制造该半导体器件的方法
CN110783453A (zh) * 2019-09-24 2020-02-11 北京大学 一种双模阻变存储器件及其制备方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170083888A (ko) * 2016-01-11 2017-07-19 앰코 테크놀로지 코리아 주식회사 반도체 집적회로의 커패시터 및 그 제조 방법
US10164182B1 (en) 2017-06-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Switching layer scheme to enhance RRAM performance
US10658581B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with multiple resistance variable layers
US11437573B2 (en) * 2018-03-29 2022-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US11476416B2 (en) 2018-03-29 2022-10-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US10347336B1 (en) * 2018-07-20 2019-07-09 Winbond Electronics Corp. Method for obtaining optimal operating condition of resistive random access memory
US10910560B2 (en) * 2018-09-21 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM structure
US10903421B2 (en) 2018-10-01 2021-01-26 International Business Machines Corporation Controlling filament formation and location in a resistive random-access memory device
US11011702B2 (en) 2019-08-07 2021-05-18 Winbond Electronics Corp. Memory devices and methods for forming the same
US11532698B2 (en) * 2019-09-11 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Diffusion barrier layer in top electrode to increase break down voltage
KR102637454B1 (ko) * 2019-10-29 2024-02-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20210053379A (ko) * 2019-11-01 2021-05-12 삼성전자주식회사 반도체 메모리 소자 및 그의 제조 방법
US11270768B2 (en) * 2020-03-04 2022-03-08 International Business Machines Corporation Failure prevention of chip power network
US20210305356A1 (en) * 2020-03-26 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for metal insulator metal capacitors
US11495743B2 (en) * 2020-05-05 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory device and manufacturing technology
KR20220031835A (ko) 2020-09-04 2022-03-14 삼성전자주식회사 메모리 소자 및 그 제조방법
US11641789B2 (en) 2021-06-23 2023-05-02 Globalfoundries Singapore Pte. Ltd. Memory cells and methods for forming memory cells
US11882772B2 (en) 2021-08-30 2024-01-23 International Business Machines Corporation Conductive-bridging semiconductor memory device formed by selective deposition

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573150B1 (en) * 2000-10-10 2003-06-03 Applied Materials, Inc. Integration of CVD tantalum oxide with titanium nitride and tantalum nitride to form MIM capacitors
US6677254B2 (en) * 2001-07-23 2004-01-13 Applied Materials, Inc. Processes for making a barrier between a dielectric and a conductor and products produced therefrom
WO2010115924A1 (en) * 2009-04-10 2010-10-14 Imec METHOD FOR MANUFACTURING A MEMORY ELEMENT COMPRISING A RESISTIVITY-SWITCHING NiO LAYER AND DEVICES OBTAINED THEREOF
US8278139B2 (en) * 2009-09-25 2012-10-02 Applied Materials, Inc. Passivating glue layer to improve amorphous carbon to metal adhesion
JP5135373B2 (ja) * 2010-03-24 2013-02-06 株式会社東芝 不揮発性記憶装置
JP5591676B2 (ja) * 2010-12-14 2014-09-17 株式会社東芝 半導体記憶装置
US8853046B2 (en) * 2012-02-16 2014-10-07 Intermolecular, Inc. Using TiON as electrodes and switching layers in ReRAM devices
US9847478B2 (en) 2012-03-09 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for resistive random access memory (RRAM)
US8737114B2 (en) * 2012-05-07 2014-05-27 Micron Technology, Inc. Switching device structures and methods
US8593854B1 (en) 2012-05-21 2013-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for forming conductive path in resistive random-access memory device
US9053781B2 (en) 2012-06-15 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a forming free resistive random access memory with multi-level cell
US9412940B2 (en) * 2012-08-03 2016-08-09 Ecole Polytechnique Federale De Lausanne (Epfl) Resistive switching element and use thereof
US9019743B2 (en) 2012-11-29 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for resistive switching random access memory with high reliable and high density
US9431604B2 (en) 2012-12-14 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) and method of making
US9023699B2 (en) 2012-12-20 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) structure and method of making the RRAM structure
US9331277B2 (en) 2013-01-21 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive random access memory (RRAM) structure with spacer
US8869436B2 (en) 2013-02-27 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory structure and method to recreate filament and recover resistance window
US9478638B2 (en) 2013-03-12 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory with asymmetric source and drain
US9349953B2 (en) 2013-03-15 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
KR102079602B1 (ko) * 2013-12-05 2020-02-21 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9577191B2 (en) * 2014-04-02 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell bottom electrode formation
US9246091B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. ReRAM cells with diffusion-resistant metal silicon oxide layers
US9589635B2 (en) * 2014-12-11 2017-03-07 International Business Machines Corporation Semiconductor device with a stoichiometric gradient

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671736A (zh) * 2017-10-13 2019-04-23 联华电子股份有限公司 半导体结构及其制作方法
CN109671736B (zh) * 2017-10-13 2022-09-27 联华电子股份有限公司 半导体结构及其制作方法
CN110504219A (zh) * 2018-05-18 2019-11-26 三星电子株式会社 半导体器件和制造该半导体器件的方法
CN110504219B (zh) * 2018-05-18 2023-09-22 三星电子株式会社 半导体器件和制造该半导体器件的方法
CN110783453A (zh) * 2019-09-24 2020-02-11 北京大学 一种双模阻变存储器件及其制备方法
CN110783453B (zh) * 2019-09-24 2024-02-09 北京大学 一种双模阻变存储器件及其制备方法

Also Published As

Publication number Publication date
TW201729443A (zh) 2017-08-16
US20170141300A1 (en) 2017-05-18
US9978938B2 (en) 2018-05-22

Similar Documents

Publication Publication Date Title
CN106711327A (zh) 金属‑绝缘体‑金属电容器结构及其制造方法
CN107393902B (zh) 用于rram技术的金属接合方法
CN107706204B (zh) 包含存储器区域及逻辑区域的集成电路ic
KR101671632B1 (ko) 개선된 저항성 랜덤 액세스 메모리(rram) 구조
US20200006653A1 (en) Resistive random-access memory (rram) cell with recessed bottom electrode sidewalls
CN105990521B (zh) 具有复合覆盖层的电阻式随机存取存储器(rram)单元
CN108123034B (zh) 具有复合式顶部电极的内嵌式存储器装置
US20160064664A1 (en) High K Scheme to Improve Retention Performance of Resistive Random Access Memory (RRAM)
US20230389453A1 (en) Memory device structure with data storage element
US20140091272A1 (en) Resistance variable memory structure and method of forming the same
US10103330B2 (en) Resistance variable memory structure
US9847480B2 (en) Resistance variable memory structure and method of forming the same
US20150060750A1 (en) Resistance Variable Memory Structure and Method of Forming the Same
TWI695498B (zh) 積體晶片及其形成方法
US8921818B2 (en) Resistance variable memory structure
CN113178520B (zh) 非易失性存储器和制造方法
US10868247B2 (en) Semiconductor device structure with multiple resistance variable layers
TW202017156A (zh) 記憶胞及其製造方法
KR102649182B1 (ko) 메모리 디바이스 및 이를 제조하는 방법
CN113838833A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170524

WD01 Invention patent application deemed withdrawn after publication