CN110289306A - 半导体装置及控制装置 - Google Patents
半导体装置及控制装置 Download PDFInfo
- Publication number
- CN110289306A CN110289306A CN201810958970.0A CN201810958970A CN110289306A CN 110289306 A CN110289306 A CN 110289306A CN 201810958970 A CN201810958970 A CN 201810958970A CN 110289306 A CN110289306 A CN 110289306A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- movement
- current potential
- semiconductor element
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 271
- 238000009413 insulation Methods 0.000 claims description 15
- 230000005611 electricity Effects 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 15
- 230000001172 regenerating effect Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 13
- 239000012535 impurity Substances 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
- H02P7/292—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using static converters, e.g. AC to DC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明的实施方式一般涉及半导体装置及控制装置。根据一个实施方式,半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、导电部、栅极电极及控制装置。控制装置进行第1动作、第2动作、第3动作及第4动作。在第1动作中,使导电部的电位从第1电位变化为高于第1电位的第2电位。在第2动作中,使栅极电极的电位从第3电位变化为高于第3电位的第4电位。在第1动作及第2动作之后的第3动作中,使栅极电极的电位从第4电位变化为第3电位。在第3动作之后的第4动作中,使导电部的电位从第2电位变化为第1电位。
Description
关联申请
本申请享受以日本专利申请2018-50831号(申请日:2018年3月19日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部的内容。
技术领域
本发明的实施方式一般涉及半导体装置及控制装置。
背景技术
MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等的半导体装置被用于电力变换等的用途。希望半导体装置的消耗电力较低。
发明内容
本发明的实施方式提供能够降低消耗电力的半导体装置及其控制装置。
根据一个实施方式,半导体装置具有半导体元件及控制装置。上述半导体元件具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、导电部、栅极电极及控制装置。上述第2半导体区域设置在上述第1半导体区域之上。上述第3半导体区域设置在上述第2半导体区域的一部分之上。上述导电部隔着第1绝缘部设置在上述第1半导体区域中。上述栅极电极隔着第2绝缘部设置在上述导电部之上。上述栅极电极在与从上述第1半导体区域朝向上述第2半导体区域的第1方向垂直的第2方向上,与上述第1半导体区域的一部分、上述第2半导体区域及上述第3半导体区域的至少一部分隔着栅极绝缘部而对置。上述控制装置与上述导电部及上述栅极电极电连接。上述控制装置进行第1动作、第2动作、第3动作及第4动作。在上述第1动作中,使上述导电部的电位从第1电位变化为绝对值大于上述第1电位的第2电位。在上述第2动作中,使上述栅极电极的电位从第3电位变化为绝对值大于上述第3电位的第4电位,将上述半导体元件切换为导通状态。上述第3动作在上述第1动作及上述第2动作之后进行,在上述第3动作中,使上述栅极电极的电位从上述第4电位变化为上述第3电位,将上述半导体元件切换为截止状态。在上述第3动作之后的上述第4动作中,使上述导电部的电位从上述第2电位变化为上述第1电位。
附图说明
图1是表示实施方式所涉及的半导体装置的示意图。
图2是表示实施方式所涉及的半导体装置中包括的半导体元件的一部分的立体剖视图。
图3是包括实施方式所涉及的半导体装置的电气设备的电路图。
图4(a)~(d)是表示图3所示的电气电路的动作的示意图。
图5(a)~(c)是表示图3所示的电气电路的动作的示意图。
图6是表示图3所示的电气电路的动作的时序图。
图7是包括实施方式所涉及的半导体装置的其他的电气设备的电路图。
图8(a)~(f)是表示图7所示的电气电路的动作的示意图。
图9是表示图7所示的电气电路的动作的时序图。
具体实施方式
以下,对于本发明的各实施方式,参照附图进行说明。
另外,附图是示意性的或者概念性的,各部分的厚度与宽度的关系、部分间的大小的比率等,未必与现实中的相同。另外,即使在表示相同的部分的情况下,也存在根据附图而以彼此的尺寸、比率不同的方式来表示的情况。
另外,在本案说明书和各图中,对与已说明过的要素相同的要素标注同一符号,详细的说明适当省略。
在以下的说明及附图中,n+、n-及p+、p的标记表示各导电型的杂质浓度的相对的高低。即,附有“+”的标记表示,与未附有“+”及“-”中任一个的标记相比,杂质浓度相对较高,附有“-”的标记表示,与未附有任一个的标记相比,杂质浓度相对较低。
关于以下说明的各实施方式,也可以使各半导体区域的p型和n型反转来实施各实施方式。
图1是表示实施方式所涉及的半导体装置的示意图。
图2是表示实施方式所涉及的半导体装置中包括的半导体元件的一部分的立体剖视图。
如图1所示,实施方式所涉及的半导体装置100包括半导体元件1及控制装置2(control circuitry)。在半导体元件1的上表面设置源极电极32、焊盘电极33及焊盘电极34。源极电极32、焊盘电极33及焊盘电极34,互相分离,并且互相电分离。在半导体元件1的下表面,设置漏极电极31。控制装置2与焊盘电极33及焊盘电极34电连接。
如图2所示,半导体元件1还具有n-型漂移区域11(第1半导体区域)、p型基底区域12(第2半导体区域)、n+型源极区域13(第3半导体区域)、p+型触点区域14、n+型漏极区域15、导电部20、第1绝缘部21、第2绝缘部22及栅极电极25。
在实施方式的说明中,使用XYZ正交坐标系。将从n-型漂移区域11朝向p型基底区域12的方向设为Z方向(第1方向)。将相对于Z方向垂直且相互正交的2方向设为X方向(第2方向)及Y方向(第3方向)。另外,为了便于说明,将从n-型漂移区域11朝向p型基底区域12的方向称为“上”,将其相反方向称为“下”。这些方向基于n-型漂移区域11与p型基底区域12的相对的位置关系,与重力的方向无关。
n+型漏极区域15设置在漏极电极31之上,与漏极电极31电连接。n-型漂移区域11设置在n+型漏极区域15之上。p型基底区域12设置在n-型漂移区域11之上。n+型源极区域13及p+型触点区域14设置在p型基底区域12之上。
导电部20隔着第1绝缘部21设置在n-型漂移区域11中。栅极电极25隔着第2绝缘部22设置在导电部20之上。栅极电极25在X方向上,与n-型漂移区域11的一部分、p型基底区域12及n+型源极区域13中的至少一部分隔着栅极绝缘部26而对置。
源极电极32与n+型源极区域13及p+型触点区域14电连接。绝缘层27设置在栅极电极25与源极电极32之间。导电部20与图1所示的焊盘电极33电连接。栅极电极25与焊盘电极34电连接。
例如,p型基底区域12、n+型源极区域13、p+型触点区域14、导电部20及栅极电极25分别在X方向上设置有多个,并在Y方向上延伸。
控制装置2经由图1所示的焊盘电极33及焊盘电极34而分别与导电部20及栅极电极25电连接。控制装置2独立地控制导电部20及栅极电极25各自的电位。
例如,控制装置2将栅极电极25的电位设定为第3电位和第4电位中的某一个电位。第4电位的绝对值大于第3电位的绝对值。第4电位的绝对值大于用于将半导体元件1切换为导通状态的阈值的绝对值。第3电位的绝对值小于阈值的绝对值。电位的基准例如设定为源极电极32的电位。
例如,漏极电极31的电位的绝对值被设定为大于源极电极32的电位的绝对值。在该状态下,栅极电极25的电位从第3电位切换为第4电位时,在p型基底区域12的栅极绝缘部26附近的区域形成沟道(反型层),半导体元件1成为导通状态。例如,电子通过沟道从源极电极32向漏极电极31流动。之后,在对栅极电极25施加的电位从第4电位切换为第3电位时,p型基底区域12中的沟道消灭,半导体元件1成为截止状态。
控制装置2将导电部20的电位设定为第1电位和第2电位中的某一个电位。第2电位的绝对值大于第1电位的绝对值。例如,第2电位的绝对值大于上述阈值的绝对值。第1电位的绝对值小于上述阈值的绝对值。第1电位及第3电位例如是基准电位(接地)。
例如,在半导体元件1是n沟道型的MOS的情况下,第4电位是比第3电位高的阈值以上的电位。第2电位是比第1电位高的阈值以上的电位。
在半导体元件1是p沟道型的MOS的情况下,第4电位是比第3电位低的阈值以下的电位。第2电位是比第1电位低的阈值以下的电位。
对半导体元件1的各构成要素的材料的一例进行说明。
n-型漂移区域11、p型基底区域12、n+型源极区域13、p+型触点区域14及n+型漏极区域15,包括硅、碳化硅、氮化镓或者砷化镓,作为半导体材料。在使用硅作为半导体材料的情况下,作为n型杂质,能够使用砷、磷或者锑。作为p型杂质,能够使用硼。
导电部20及栅极电极25包括多晶硅等的导电材料。
第1绝缘部21、第2绝缘部22、绝缘层27及栅极绝缘部26包括氧化硅等的绝缘材料。
漏极电极31、源极电极32、焊盘电极33及焊盘电极34,包括铝等的金属。
参照图3~图6,对半导体装置100的动作进行说明。
图3是包括实施方式所涉及的半导体装置的电气设备的电路图。
图4及图5是表示图3所示的电气电路的动作的示意图。
图6是表示图3所示的电气电路的动作的时序图。
如图3所示,电气设备200具有包括实施方式所涉及的2个半导体装置的降压变换器。在图3中,将高压侧的半导体装置表示为半导体装置100a。将低压侧的半导体装置表示为半导体装置100b。半导体装置100a具有半导体元件1a及控制装置2a。半导体装置100b具有半导体元件1b及控制装置2b。
在降压变换器中,通过控制装置2a及2b的动作,高压侧的半导体元件1a和低压侧的半导体元件1b交替地成为导通状态。由此,输出比输入电压VIN低的输出电压VOUT。
在图4(a)~图4(d)及图5(a)~图5(c)中,上段的图表示图3所示的电气电路的一部分。中段的图表示半导体元件1a的状态。下段的图表示半导体元件1b的状态。
例如,对高压侧的半导体元件1a的栅极电极25a施加第4电位P4,对低压侧的半导体元件1b的栅极电极25b施加第3电位P3(图6的定时T1)。通过对栅极电极25a施加第4电位P4,在栅极电极25a附近的p型基底区域12形成反型层IL。由此,如图4(a)所示,半导体元件1a导通,在电路的电感器L中,朝向输出端子而流通通态电流ION。
此时,对半导体元件1a的导电部20a施加第2电位P2,对半导体元件1b的导电部20b施加第1电位P1。通过对半导体元件1a的导电部20a施加第2电位P2,在导电部20附近的n-型漂移区域11形成电子的蓄积层AL。能够降低半导体元件1a中的通态电阻。
之后,半导体元件1a的栅极电极25a的电位,从第4电位P4被切换为第3电位P3(定时T2)。由此,如图4(b)所示,反型层IL消灭,半导体元件1a切换为截止状态。在半导体元件1a切换为截止状态时,以在电感器L中持续流通电流的方式,在半导体元件1b的固有二极管中流通再生电流IF。
此时,半导体元件1a的导电部20a的电位从第2电位P2被切换为第1电位P1。半导体元件1b的导电部20b的电位从第1电位P1被切换为第2电位P2。由此,在半导体元件1b中,在导电部20b附近的n-型漂移区域11形成蓄积层AL。通过形成蓄积层AL,n-型漂移区域11中的电子浓度增加。在固有二极管中流动的再生电流IF是恒定的,因此能够在抑制从源极电极32向n-型漂移区域11注入空穴的基础上,流通必要的电流。
接着,为了使导体元件1b导通,半导体元件1b的栅极电极25b的电位从第3电位P3被切换为第4电位P4(定时T3)。在刚刚对栅极电极25b施加了第4电位P4后,在半导体元件1b内所蓄积的电子及空穴,分别从漏极电极31及源极电极32排出。由此,如图4(c)所示,恢复电流IR在半导体元件1b中流通。在蓄积于半导体元件1b的电子及空穴被排出后,如图4(d)所示,在半导体元件1b中流通通态电流ION(定时T4)。
之后,半导体元件1b的栅极电极25b的电位,从第4电位P4被切换为第3电位P3(定时T5)。如图5(a)所示,在半导体元件1b切换为截止状态后,以在电感器L中持续流通电流的方式,在半导体元件1b的固有二极管中流通再生电流IF。此时,半导体元件1b的导电部20b的电位维持于第2电位P2。在半导体元件1b中,继续在n-型漂移区域11形成蓄积层AL,从而n-型漂移区域11中的电子浓度增加。在固有二极管中流动的再生电流IF恒定,因此能够在抑制从源极电极32向n-型漂移区域11注入空穴的基础上,流通必要的电流。
接着,为了使半导体元件1a导通,半导体元件1a的栅极电极25a的电位从第3电位P3被切换为第4电位P4(定时T6)。此时,半导体元件1a的导电部20a的电位从第1电位P1被切换为第2电位P2。半导体元件1b的导电部20b的电位从第2电位P2被切换为第1电位P1。在刚刚对栅极电极25a施加了第4电位P4后,蓄积于半导体元件1b内的电子及空穴分别从漏极电极31及源极电极32排出。由此,如图5(b)所示,恢复电流IR在半导体元件1b中流动。在蓄积于半导体元件1b内的电子及空穴排出后,如图5(c)所示,在半导体元件1a中流动通态电流ION(定时T7)。
即,高压侧的半导体元件1a的栅极电极25a的电位及导电部20a的电位例如同时被切换。关于低压侧的半导体元件1b,在将导电部20b切换为高电位后,将栅极电极25b切换为高电位。之后,在将栅极电极25b切换为低电位后,将导电部20b切换为低电位。由此,在半导体元件1b中流通着再生电流IF时,能够使n-型漂移区域11中的电子浓度增加。能够抑制从源极电极32向n-型漂移区域11注入空穴。
对实施方式的效果进行说明。
在实施方式所涉及的半导体装置100中,导电部20及栅极电极25与控制装置2电连接。并且,控制装置2独立地控制导电部20及栅极电极25各自的电位。具体而言,控制装置2进行以下的第1动作、第2动作、第3动作及第4动作。
在第1动作中,控制装置2使导电部20的电位从第1电位P1变化为绝对值大于第1电位P1的第2电位P2。由此,在导电部20附近的n-型漂移区域11形成蓄积层AL。通过形成蓄积层AL,从而能够降低半导体元件1的通态电阻。
在第2动作中,控制装置2使栅极电极25的电位从第3电位P3变化为绝对值大于第3电位P3的第4电位P4。由此,在栅极电极25附近的p型基底区域12形成反型层IL,半导体元件1成为导通状态。
进行第1动作的定时,既可以与第2动作相同,也可以与第2动作不同。在图4~图6的例子中,第1动作在第2动作之前进行。
在第3动作中,控制装置2使栅极电极25的电位从第4电位P4变化为第3电位P3。第3动作在第1动作及第2动作之后进行。由此,反型层IL消灭,半导体元件1切换为截止状态。
在第4动作中,控制装置2使导电部20的电位从第2电位P2变化为第1电位P1。第4动作在第3动作之后进行。由此,蓄积层AL消灭。
在图4~图6所示的动作中,例如,第1动作对应于定时T2的导电部20b的电位的切换。第2动作对应于定时T3的栅极电极25b的电位的切换。第3动作对应于定时T5的栅极电极25b的电位的切换。第4动作对应于定时T6的导电部20b的电位的切换。
在将半导体元件1从导通状态切换为截止状态时,有时在半导体元件1的固有二极管中流通再生电流。并且,在再生电流流完时,蓄积于半导体元件1的电子及空穴被排出,从而流通恢复电流。为了降低半导体元件1中的消耗电力,减小该恢复电流是有效的。
为了减小恢复电流,在实施方式所涉及的半导体装置100中,半导体元件1切换为截止状态后,在导电部20附近形成蓄积层AL。通过这样,在半导体元件1中流通再生电流的期间,也在导电部20附近形成蓄积层AL。在半导体元件1中流动的电子有效率地向源极电极32排出。由此,能够降低n-型漂移区域11中的电子的浓度,能够抑制从源极电极32向n-型漂移区域11注入空穴。即,在再生电流流通结束并开始流动恢复电流时,能够降低蓄积于n-型漂移区域11的电子的量及空穴的量。其结果是,能够减小恢复电流,能够降低半导体元件1中的消耗电力。
在图3~图6所示的电气设备200中,控制装置2还进行以下的第2动作、第3动作及第1动作。
在第2动作中,使半导体元件1a的栅极电极25a的电位从第3电位P3变化为第4电位P4。由此,半导体元件1a切换为导通状态。
在第2动作之后的第3动作中,使栅极电极25a的电位从第4电位P4变化为第3电位P3。由此,半导体元件1a从导通状态切换为截止状态。通过将半导体元件1a切换为截止状态,在第3动作之后在半导体元件1b中流通再生电流IF。
在第3动作后的第1动作中,使半导体元件1b的导电部20b的电位从第1电位P1变化为第2电位P2。由此,在半导体元件1b中流通再生电流IF时,在半导体元件1b的n-型漂移区域11形成蓄积层AL。进行第1动作的定时,既可以与第3动作相同,也可以与第3动作不同。
在图4~图6所示的例子中,例如,第2动作及第3动作分别对应于定时T1及T2的栅极电极25a的电位的切换。第1动作对应于定时T2的导电部20b的电位的切换。
在使半导体元件1a从导通状态切换为截止状态,并在半导体元件1b中流动再生电流IF时,在半导体元件1b形成蓄积层AL。由此,能够降低半导体元件1b中的消耗电力。
在图3中,半导体元件1a及1b上分别连接有控制装置2a及2b。可以在半导体元件1a及1b上连接1个控制装置。在上述的例子中,使用实施方式所涉及的半导体装置,构成降压变换器。除此以外,也可以使用实施方式所涉及的半导体装置构成升压变换器等。或者,也可以使用实施方式所涉及的半导体装置构成以下说明的电桥电路。
图7是包括实施方式所涉及的半导体装置的其他的电气设备的电路图。
图8是表示图7所示的电气电路的动作的示意图。
图9是表示图7所示的电气电路的动作的时序图。
图7所示的电气设备210包括多个半导体元件1a~1d、控制装置2及马达M。在电气设备210中,半导体元件1a与半导体元件1d串联连接。半导体元件1b与半导体元件1c串联连接。半导体元件1a和半导体元件1c经由马达M(电感器)而串联连接。半导体元件1b和半导体元件1d经由马达M而串联连接。控制装置2与半导体元件1a~1d连接。控制装置2控制半导体元件1a~1d各自的导电部20及栅极电极25的电位。
例如,对半导体元件1a的栅极电极25a及半导体元件1c的栅极电极25c施加第4电位P4,对半导体元件1d的栅极电极25d及半导体元件1b的栅极电极25b施加第3电位P3(图9的定时T1)。由此,马达M中通过半导体元件1a及1c而流动通态电流ION。
接着,将栅极电极25a及25c的电位切换为第3电位P3(定时T2)。由此,半导体元件1a及1c切换为截止状态。此时,如图8(b)所示,在半导体元件1d及1b的固有二极管中流通再生电流IF,在马达M中继续流通电流。在定时T2中,半导体元件1d的导电部20d的电位及半导体元件1b的导电部20b的电位,从第1电位P1切换为第2电位P2。由此,在半导体元件1d及1b中流通再生电流IF时,在这些半导体元件中使电子浓度增加,能够抑制空穴的注入量。
接着,将半导体元件1d的栅极电极25d的电位及半导体元件1b的栅极电极25b的电位,从第3电位P3切换为第4电位P4(定时T3)。此时,蓄积于半导体元件1d及1b的电子及空穴,从这些半导体元件排出。由此,如图8(c)所示,在半导体元件1d及1b中流通恢复电流IR。
接着,半导体元件1d及1b切换为导通状态,如图8(d)所示那样,在半导体元件1b、马达M及半导体元件1d中流通电流(定时T4)。此时,对半导体元件1d的导电部20d及半导体元件1b的导电部20b施加第2电位P2,形成蓄积层。由此,能够降低半导体元件1d及1b中的通态电阻。
接着,将半导体元件1d及1b切换为截止状态(定时T5)。即,将栅极电极25d的电位及栅极电极25b的电位从第4电位P4切换为第3电位P3,将导电部20d的电位及导电部20b的电位从第2电位P2切换为第1电位P1。由此,如图8(e)所示那样,在半导体元件1a及1c的固有二极管中流通再生电流IF,在马达M中继续流通电流。在定时T5,半导体元件1a的导电部20a的电位及半导体元件1c的导电部20c的电位,从第1电位P1切换为第2电位P2。由此,在半导体元件1a及1c中流通再生电流IF时,在这些半导体元件中使电子浓度增加,能够抑制空穴的注入量。
接着,将半导体元件1a的栅极电极25a的电位及半导体元件1c的栅极电极25c的电位,从第3电位P3切换为第4电位P4(定时T6)。此时,蓄积于半导体元件1d及1b的电子及空穴,从这些半导体元件被排出。由此,如图8(f)所示,在半导体元件1a及1c中流通恢复电流IR。
在图7~图9所示的电气设备210中,控制装置2进行以下的第2动作、第3动作及第1动作。
在第2动作中,使多个半导体元件1的1个(第1半导体元件)栅极电极25的电位,从第3电位P3变化为绝对值大于第3电位P3的第4电位P4。由此,第1半导体元件切换为导通状态。
在第2动作之后的第3动作中,使第1半导体元件的栅极电极25的电位从第4电位P4变化为第3电位P3。由此,第1半导体元件切换为截止状态。
在第3动作之后的第1动作中,使多个半导体元件1的其他的1个(第2半导体元件)导电部20的电位,从第1电位P1,变化为绝对值比第1电位P1大的第2电位P2。
进行第1动作的定时,既可以与第3动作相同,也可以与第3动作不同。优选的是,进行第1动作的定时与第3动作相同或者在第3动作之前。根据该控制方法,在第2半导体元件中开始流通再生电流时,在第2半导体元件形成有蓄积层AL,因此能够降低消耗电力。
在图8及图9所示的动作中,例如,第2动作对应于定时T1的栅极电极25a的电位的切换。第3动作对应于定时T2的栅极电极25a的电位的切换。第1动作对应于定时T2的导电部20d的电位的切换。
或者,第2动作对应于定时T3的栅极电极25d的电位的切换。第3动作对应于定时T5的栅极电极25d的电位的切换。第1动作对应于定时T5的导电部20a的电位的切换。
控制装置2也可以在第3动作及第1动作之后进行其他第2动作,在该其他第2动作中,使上述第2半导体元件的上述栅极电极的电位从上述第3电位变化为上述第4电位,并将上述第2半导体元件切换为导通状态。
在图8及图9所示的动作中,上述其他第2动作例如对应于定时T3的栅极电极25d的电位的切换或者定时T6的栅极电极25a的电位的切换。
在图7所示的电气设备210中,半导体装置100进行上述的第2动作、第3动作及第1动作,从而能够与图3~图6所示的例子同样地,降低半导体元件1的消耗电力。
关于以上说明的各实施方式中的各半导体区域间的杂质浓度的相对的高低,例如能够使用SCM(扫描型静电电容显微镜)来确认。另外,各半导体区域中的载流子浓度能够视为与各半导体区域中活性化的杂质浓度相等。因此,关于各半导体区域间的载流子浓度的相对的高低,也能够使用SCM来确认。
另外,关于各半导体区域中的杂质浓度,例如能够通过SIMS(二次离子质量分析法)来测定。
以上,对本发明的几个实施方式进行了例示,但这些实施方式是作为例子提示的,意图不是限定发明的范围。这些新的实施方式,能够以其他各种各样的方式来实施,在不脱离发明的宗旨的范围中,能够进行各种省略、置换、变更等。这些实施方式及其变形例,包括在发明的范围及宗旨中,并且也包括在权利要求书记载的发明及其等同的范围中。另外,前述的各实施方式能够相互组合而实施。
Claims (12)
1.一种半导体装置,具备半导体元件和控制装置,
该半导体元件具有:
第1导电型的第1半导体区域;
第2导电型的第2半导体区域,设置在上述第1半导体区域之上;
第1导电型的第3半导体区域,设置在上述第2半导体区域的一部分之上;
导电部,隔着第1绝缘部设置在上述第1半导体区域中;以及
栅极电极,隔着第2绝缘部设置在上述导电部之上,在与从上述第1半导体区域朝向上述第2半导体区域的第1方向垂直的第2方向上,与上述第1半导体区域的一部分、上述第2半导体区域及上述第3半导体区域的至少一部分隔着栅极绝缘部而对置,
上述控制装置与上述导电部及上述栅极电极电连接,并进行第1动作、第2动作、第3动作及第4动作,
在上述第1动作中,使上述导电部的电位从第1电位变化为绝对值大于上述第1电位的第2电位,
在上述第2动作中,使上述栅极电极的电位从第3电位变化为绝对值大于上述第3电位的第4电位,将上述半导体元件切换为导通状态,
在上述第1动作及上述第2动作之后的上述第3动作中,使上述栅极电极的电位从上述第4电位变化为上述第3电位,将上述半导体元件切换为截止状态,
在上述第3动作之后的上述第4动作中,使上述导电部的电位从上述第2电位变化为上述第1电位。
2.如权利要求1所述的半导体装置,其中,
上述第1动作与上述第2动作同时进行,或者在上述第2动作之前进行。
3.如权利要求1所述的半导体装置,其中,
具备多个上述半导体元件,
上述多个半导体元件包括第1半导体元件及第2半导体元件,
上述控制装置与上述第1半导体元件的上述导电部及上述栅极电极、以及上述第2半导体元件的导电部及栅极电极电连接,
上述控制装置在上述第1动作、上述第2动作、上述第3动作及上述第4动作之前,进行其他第2动作和其他第3动作,
在上述其他第2动作中,使上述第2半导体元件的上述栅极电极的电位从上述第3电位变化为上述第4电位,并将上述第2半导体元件切换为导通状态,
在上述其他第2动作之后的上述其他第3动作中,使上述第2半导体元件的上述栅极电极的电位从上述第4电位变化为上述第3电位,将上述第2半导体元件切换为截止状态。
4.如权利要求3所述的半导体装置,其中,
上述第1半导体元件与上述第2半导体元件串联地连接。
5.如权利要求4所述的半导体装置,其中,
还具备电感器,
上述电感器的一端连接在上述第1半导体元件与上述第2半导体元件之间。
6.一种半导体装置,具备多个半导体元件和控制装置,
该多个半导体元件是包括第1半导体元件及第2半导体元件的多个半导体元件,上述多个半导体元件分别具有:
第1导电型的第1半导体区域;
第2导电型的第2半导体区域,设置在上述第1半导体区域之上;
第1导电型的第3半导体区域,设置在上述第2半导体区域的一部分之上;
导电部,隔着第1绝缘部设置在上述第1半导体区域中;以及
栅极电极,隔着第2绝缘部设置在上述导电部之上,在与从上述第1半导体区域朝向上述第2半导体区域的第1方向垂直的第2方向上,与上述第1半导体区域的一部分、上述第2半导体区域及上述第3半导体区域的至少一部分隔着栅极绝缘部而对置,
上述控制装置与多个上述导电部及多个上述栅极电极电连接,并进行第2动作、第3动作及第1动作,
在上述第2动作中,使上述第1半导体元件的上述栅极电极的电位从第3电位变化为绝对值大于上述第3电位的第4电位,将上述第1半导体元件切换为导通状态,
在上述第2动作之后的上述第3动作中,使上述第1半导体元件的上述栅极电极的电位从上述第4电位变化为上述第3电位,将上述第1半导体元件切换为截止状态,
在上述第2动作之后的上述第1动作中,使上述第2半导体元件的上述导电部的电位从第1电位变化为绝对值大于上述第1电位的第2电位。
7.如权利要求6所述的半导体装置,其中,
上述第3动作与上述第2动作同时进行,或者在上述第2动作之前进行。
8.如权利要求6所述的半导体装置,其中,
上述控制装置在上述第2动作及上述第3动作之后还进行第4动作,在该第4动作中,使上述第2半导体元件的上述栅极电极的电位从上述第3电位变化为上述第4电位,将上述第2半导体元件切换为导通状态。
9.如权利要求6所述的半导体装置,其中,
上述第1半导体元件与上述第2半导体元件串联连接。
10.如权利要求9所述的半导体装置,其中,
还具备电感器,
上述电感器连接在上述第1半导体元件与上述第2半导体元件之间。
11.一种控制装置,与半导体元件电连接,
该半导体元件具有:
第1导电型的第1半导体区域;
第2导电型的第2半导体区域,设置在上述第1半导体区域之上;
第1导电型的第3半导体区域,设置在上述第2半导体区域的一部分之上;
导电部,隔着第1绝缘部设置在上述第1半导体区域中;以及
栅极电极,隔着第2绝缘部设置在上述导电部之上,在与从上述第1半导体区域朝向上述第2半导体区域的第1方向垂直的第2方向上,与上述第1半导体区域的一部分、上述第2半导体区域及上述第3半导体区域的至少一部分隔着栅极绝缘部而对置,
上述控制装置进行第1动作、第2动作、第3动作及第4动作,
在上述第1动作中,使上述导电部的电位从第1电位变化为绝对值大于上述第1电位的第2电位,
在上述第2动作中,使上述栅极电极的电位从第3电位变化为绝对值大于上述第3电位的第4电位,将上述半导体元件切换为导通状态,
在上述第1动作及上述第2动作之后的上述第3动作中,使上述栅极电极的电位从上述第4电位变化为上述第3电位,将上述半导体元件切换为截止状态,
在上述第3动作之后的上述第4动作中,使上述导电部的电位从上述第2电位变化为上述第1电位。
12.如权利要求11所述的控制装置,其中,
上述第1动作与上述第2动作同时进行,或者在上述第2动作之前进行。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-050831 | 2018-03-19 | ||
JP2018050831A JP6864640B2 (ja) | 2018-03-19 | 2018-03-19 | 半導体装置及びその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110289306A true CN110289306A (zh) | 2019-09-27 |
Family
ID=67904180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810958970.0A Pending CN110289306A (zh) | 2018-03-19 | 2018-08-22 | 半导体装置及控制装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10566452B2 (zh) |
JP (1) | JP6864640B2 (zh) |
CN (1) | CN110289306A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7295047B2 (ja) | 2020-01-22 | 2023-06-20 | 株式会社東芝 | 半導体装置 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030173619A1 (en) * | 2002-03-15 | 2003-09-18 | Martin Feldtkeller | Circuit configuration and method for the switch-on/off control of a field-effect transistor |
US20050269630A1 (en) * | 2004-06-04 | 2005-12-08 | Jianjun Cao | Trench type semiconductor device with reduced Qgd |
US20060001084A1 (en) * | 2002-10-04 | 2006-01-05 | Koninklijke Philips Electronics, N.V. | Power semiconductor devices |
US20080265975A1 (en) * | 2007-04-25 | 2008-10-30 | Denso Corporation | Method for controlling vertical type MOSFET in bridge circuit |
JP2012033951A (ja) * | 2011-10-07 | 2012-02-16 | Renesas Electronics Corp | 半導体装置 |
CN102931962A (zh) * | 2011-08-08 | 2013-02-13 | 半导体元件工业有限责任公司 | 形成半导体功率开关器件的方法及其结构 |
CN103367405A (zh) * | 2012-03-26 | 2013-10-23 | 株式会社东芝 | 半导体装置及其制造方法 |
US20140015039A1 (en) * | 2012-07-16 | 2014-01-16 | Zia Hossain | Method of making an insulated gate semiconductor device having a shield electrode structure and structure therefor |
CN103887342A (zh) * | 2014-04-10 | 2014-06-25 | 矽力杰半导体技术(杭州)有限公司 | 沟槽mosfet及其制作方法 |
JP2015142073A (ja) * | 2014-01-30 | 2015-08-03 | サンケン電気株式会社 | 半導体装置 |
US20150364562A1 (en) * | 2014-06-14 | 2015-12-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
US20170250685A1 (en) * | 2016-02-29 | 2017-08-31 | Infineon Technologies Austria Ag | Double Gate Transistor Device and Method of Operating |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10038177A1 (de) * | 2000-08-04 | 2002-02-21 | Infineon Technologies Ag | Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden |
WO2005065385A2 (en) | 2003-12-30 | 2005-07-21 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
JP5674530B2 (ja) * | 2010-09-10 | 2015-02-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の制御装置 |
JP2013065774A (ja) * | 2011-09-20 | 2013-04-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2013251395A (ja) * | 2012-05-31 | 2013-12-12 | Denso Corp | 半導体装置 |
JP2015135927A (ja) | 2014-01-20 | 2015-07-27 | 株式会社東芝 | 半導体装置、半導体モジュール、および電子回路 |
JP6203697B2 (ja) | 2014-09-30 | 2017-09-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2017162939A (ja) | 2016-03-08 | 2017-09-14 | 株式会社東芝 | 半導体装置 |
JP6649216B2 (ja) | 2016-09-16 | 2020-02-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2018129350A (ja) * | 2017-02-06 | 2018-08-16 | サンケン電気株式会社 | 半導体装置の制御装置、及び半導体装置とその半導体装置を制御する制御装置を含むシステム |
JP6926012B2 (ja) * | 2018-02-14 | 2021-08-25 | 株式会社東芝 | 半導体装置 |
-
2018
- 2018-03-19 JP JP2018050831A patent/JP6864640B2/ja active Active
- 2018-08-22 CN CN201810958970.0A patent/CN110289306A/zh active Pending
- 2018-08-30 US US16/117,392 patent/US10566452B2/en active Active
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030173619A1 (en) * | 2002-03-15 | 2003-09-18 | Martin Feldtkeller | Circuit configuration and method for the switch-on/off control of a field-effect transistor |
US20060001084A1 (en) * | 2002-10-04 | 2006-01-05 | Koninklijke Philips Electronics, N.V. | Power semiconductor devices |
US20050269630A1 (en) * | 2004-06-04 | 2005-12-08 | Jianjun Cao | Trench type semiconductor device with reduced Qgd |
US20080265975A1 (en) * | 2007-04-25 | 2008-10-30 | Denso Corporation | Method for controlling vertical type MOSFET in bridge circuit |
US20130038304A1 (en) * | 2011-08-08 | 2013-02-14 | Jaume Roig Guitart | Method of forming a semiconductor power switching device and structure therefor |
CN102931962A (zh) * | 2011-08-08 | 2013-02-13 | 半导体元件工业有限责任公司 | 形成半导体功率开关器件的方法及其结构 |
JP2012033951A (ja) * | 2011-10-07 | 2012-02-16 | Renesas Electronics Corp | 半導体装置 |
CN103367405A (zh) * | 2012-03-26 | 2013-10-23 | 株式会社东芝 | 半导体装置及其制造方法 |
US20140015039A1 (en) * | 2012-07-16 | 2014-01-16 | Zia Hossain | Method of making an insulated gate semiconductor device having a shield electrode structure and structure therefor |
JP2015142073A (ja) * | 2014-01-30 | 2015-08-03 | サンケン電気株式会社 | 半導体装置 |
CN103887342A (zh) * | 2014-04-10 | 2014-06-25 | 矽力杰半导体技术(杭州)有限公司 | 沟槽mosfet及其制作方法 |
US20150364562A1 (en) * | 2014-06-14 | 2015-12-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
US20170250685A1 (en) * | 2016-02-29 | 2017-08-31 | Infineon Technologies Austria Ag | Double Gate Transistor Device and Method of Operating |
Also Published As
Publication number | Publication date |
---|---|
US20190288102A1 (en) | 2019-09-19 |
JP2019165060A (ja) | 2019-09-26 |
US10566452B2 (en) | 2020-02-18 |
JP6864640B2 (ja) | 2021-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8455948B2 (en) | Transistor arrangement with a first transistor and with a plurality of second transistors | |
CN103503138B (zh) | 具有第一半导体器件并具有多个第二半导体器件的半导体器件装置 | |
US9748378B2 (en) | Semiconductor device, integrated circuit and method of manufacturing a semiconductor device | |
US11217577B2 (en) | Controlled resistance integrated snubber for power switching device | |
CN105743477B (zh) | 桥接电路 | |
CN104518010B (zh) | 集成电路和制造集成电路的方法 | |
Arnold | Silicon‐on‐lnsulator Devices for High Voltage and Power IC Applications | |
CN104576737B (zh) | 半导体器件 | |
CN103918084A (zh) | 半导体装置 | |
CN107833919A (zh) | 半导体装置及其制造方法 | |
CN105280636B (zh) | 分立半导体晶体管 | |
US9825148B2 (en) | Semiconductor device comprising an isolation trench | |
CN109524396A (zh) | 半导体装置 | |
US9614064B2 (en) | Semiconductor device and integrated circuit | |
CN107833918A (zh) | 半导体装置 | |
CN108054144A (zh) | 包括沟槽的半导体器件和制造半导体器件的方法 | |
CN110828567A (zh) | 半导体装置 | |
CN101661959B (zh) | 可重构的半导体器件 | |
CN110021657A (zh) | 具有dV/dt可控性的功率半导体器件 | |
CN107017304A (zh) | 半导体切换装置以及制造半导体切换装置的方法 | |
CN107644912B (zh) | 包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法 | |
KR20110140113A (ko) | 레벨 시프트 트랜지스터의 차폐 | |
JP2007288774A (ja) | 低スイッチング損失、低ノイズを両立するパワーmos回路 | |
CN107819033A (zh) | 具有dV/dt可控性的功率半导体装置 | |
CN110289306A (zh) | 半导体装置及控制装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |