CN102931962A - 形成半导体功率开关器件的方法及其结构 - Google Patents
形成半导体功率开关器件的方法及其结构 Download PDFInfo
- Publication number
- CN102931962A CN102931962A CN2012102291214A CN201210229121A CN102931962A CN 102931962 A CN102931962 A CN 102931962A CN 2012102291214 A CN2012102291214 A CN 2012102291214A CN 201210229121 A CN201210229121 A CN 201210229121A CN 102931962 A CN102931962 A CN 102931962A
- Authority
- CN
- China
- Prior art keywords
- switch
- ctrl
- sync
- resistor
- barricade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 30
- 239000002184 metal Substances 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及形成半导体功率开关器件的方法及其结构。至少一个示例性实施方案涉及包括ctrl开关、sync开关的半导体功率开关器件，其中电阻器电气连接在所述ctrl开关与所述sync开关之间。
Description
技术领域
本发明通常涉及电子器件，且更具体但不排外地说，涉及开关模式的电源（SMPS），涉及降压转换器、涉及半导体、其结构，以及形成半导体器件的方法。
背景技术
图1图示了使用屏蔽栅极开关101作为具有节点（例如181、182、183）的控制（ctrl）开关的降压转换器（buck converter）100。该屏蔽栅极开关101包括源极电极S/B 130、板155和相关板电极P 150、栅极165和相关栅极电极G 160。漏极D 140经由若干电容器（C1和C2）连接至栅极G 160。栅极G 160经由电容器C1连接至板P 150。板P 150连接至源极S/B 130。控制开关101经由节点182连接至输出或开关结点（Vsw）。每个节点和一个信号相关，其中ctrl开关节点181和控制信号161Vgctrl相关、开关节点182和开关信号162Vsw相关，且同步（sync）节点183和同步信号163Vgsync相关。
图2图示了相关技术降压转换器系统中可能发生的电压（Vgctrl161、Vsw 162和Vgsync 163）的电压振铃。在具有屏蔽栅极开关的DC/DC降压转换器中，当ctrl开关101开启时，可能发生电压振铃。举例而言，当将板电极150连接至源极130时可放大ctrl开关节点181处的电压（Vgctrl 161）振铃。开关节点182处的电压（Vsw 162）的振铃可能被传送至驱动器，因此使降压转换器100的电路控制变复杂，有损其可靠性。此外，过高估计ctrl 101和同步102功率开关的电压电容以避免雪崩现象，促成降压转换器100中的传导损耗。
因此，需要一种使电压振铃衰减而不会减小系统效率的构造，其中所述构造不会赋予另外的过程复杂性或额外的制造成本。
附图说明
从详细描述和附图中实施方案将变得充分明了，其中：
图1图示了相关技术降压转换器；
图2图示了相关技术降压转换器系统中可能发生的振铃电压；
图3图示了根据至少一个实施方案的电压控制系统；
图4图示了根据至少一个实施方案的电压控制系统；
图5图示了根据至少一个实施方案的电压控制系统；
图6图示了根据至少一个实施方案的半导体电压控制系统；
图7图示了根据至少一个实施方案的集成电压控制系统；
图8图示了相关技术系统的控制端输出上的振铃漏极电流；
图9图示了根据至少一个实施方案的电压控制系统的控制端输出上的漏极电流；
图10图示了相关技术与根据至少一个实施方案的系统之间的不同电流负载的效率的比较；
图11图示了相关技术电压控制系统与根据至少一个实施方案的电压控制系统之间的前缘处的Vsw值的比较；
图12图示了相关技术电压控制系统与根据至少一个实施方案的电压控制系统之间的后缘处的Vsw值的比较；
图13图示了根据至少一个实施方案形成在半导体晶片上的半导体器件的至少一个实施方案的部分的放大平面图。
具体实施方式
以下描述或（多个）实施方案本质上仅仅是说明性的且决非旨在限制本发明、其申请或用途。
出于说明的简单清楚，图示中的元件不需要按比例绘制，仅仅是示意性且非限制性的，而且除非另有声明，不同图示中的相同参考符号指示相同元件。另外，出于描述简单而省略了熟知步骤和元件的描述和细节。如本文所使用，电流承载电极指的是承载通过器件，例如MOS晶体管的源极或漏极，或者双极晶体管的发射极或集电极，或者二极管的阴极或阳极的电流的器件的元件，且控制电极指的是控制流过器件，例如MOS晶体管的栅极或双极晶体管的基极的电流的器件的元件。尽管本文可将器件阐述为特定N沟道或P沟道器件，或特定N型或P型掺杂区，然而所属领域技术人员将明白互补型器件也是可行的。
所属领域技术人员将明白，如本文所使用关于电路操作的词字“在…期间”、“同时”和“当”并非指在开始动作后立即发生动作的精确术语，而是在由最初动作开始的反应之间存在一些少量但合理的延迟，例如传播延迟。另外，术语“同时”指的是至少在开始动作的持续时间的一些部分内发生的特定动作。使用词字“约”或“大体上”指的是元件值具有期望接近声明值或位置的参数。然而，如所属领域技术人员所熟知，总是存在阻止多个值或位置如所声明般精确的微小变动。从如所述般精确的理论目标而言，所属领域良好地确立了多达至少百分之十（10%）（且多达百分之二十（20%）用于半导体掺杂浓度）的变动是合理变动。当参考信号状态使用时，术语“断言”指的是信号的有效状态且闲置指的是该信号的闲置状态。
权利要求中或/和详细描述中的术语“第一”、“第二”、“第三”和类似术语用于在类似元件之间进行区别且非必须用于描述时间上、空间上以排列或任何其它方式的顺序。应当理解如此使用的术语可在适当情况下互换，且本文所述实施方案能够以除本文所述或说明的顺序之外的其它顺序操作。出于图示的清楚，将器件结构的掺杂区图示为具有大致直线边缘和精确且有角度的角。然而，所属领域技术人员应当理解由于掺杂物的扩散和活化，掺杂区的边缘通常可能并不是直线且角可能并不是精确的角。
另外，本描述说明了蜂窝型设计（其中衬底区为多个蜂窝区）而非单个衬底设计（其中衬底区由形成为伸长图案，通常形成为弯曲图案的单个区组成）。然而，希望本描述可应用于蜂窝实施和单基底实施两者中。
所属领域技术人员已知的工艺、技术、装置和材料可能不会详细讨论，但是希望在适当处成为授权描述的部分。举例而言，可能没有列示半导体掺杂或蚀刻的特定方法以达成所讨论的每个步骤；然而，所属领域技术人员将可在不进行试验的情况下使用本文的授权公开来确立所述步骤。举例而言，可通过各种工艺形成半导体结构，包括但不限于沉积工艺、移除工艺、图案化工艺和修改电气属性的工艺。沉积工艺的非限制性实例包括物理气相沉积（PVD）、化学气相沉积（CVD）、电化学沉积（ECD）、分子束磊晶（MBE）和原子层沉积（ALD）。移除工艺包括移除块体中的材料的任何工艺，或者选择性而言，其一些非限制性实例为蚀刻工艺，湿式蚀刻或干式蚀刻和化学机械平坦化（CMP）。图案化包括塑形或改变已沉积材料的现有形状的工艺，例如光刻。电气属性的修改包括掺杂。掺杂工艺的非限制性实例可包括快速热退火（RTA）和经由在UV处理（UVP）中曝光至紫外光而修改低k绝缘材料中的介电常数。
实施方案可应用于各种击穿电压（BV），例如实施方案的修饰方案可被构造来搭配使用从5V至约20kV的BV。还应当注意，实施方案中的掺杂水平可变化。对于非限制性实例，N掺杂区和P掺杂区可具有约1×1013至约1×1021原子数/cm3的浓度。本征层为具有小于约2×1014原子数/cm3的掺杂物浓度的未经掺杂或轻度掺杂区（例如，P掺杂）。另外，本征层厚度可在例如约50纳米与500微米之间变化。
图3图示了根据至少一个实施方案的电压控制系统（例如，半导体功率开关器件）300。Ctrl开关310可操作地连接至sync开关320。如图3所示，非限制性实施例图示了ctrl开关310，其包括ctrl屏蔽板330（例如，分裂栅极）。在所示实施方案中，ctrl屏蔽板330可电气连接至sync开关320的源极350。在至少一个实施方案中，ctrl开关310可为屏蔽栅极晶体管，且sync开关320可为晶体管。在至少一个实施方案中，电阻器340可电气连接在ctrl开关310的ctrl屏蔽板330与sync开关320的源极350之间。电阻器340的电阻可根据使用而变化，例如电阻可在约0.1毫欧姆与约100千欧姆之间。在至少另一个实施方案中，电阻可在约80欧姆与约400欧姆之间。在又另一实施方案中，电阻可在约100欧姆与约1000欧姆之间。此外，在至少一个实施方案中，屏蔽板330可为分裂栅极。
应当注意，实施方案中所参考的电阻器可为各种类型的电阻器，例如电阻器可为外部电阻器、具有固有分布屏蔽板电阻的结构、专用屏蔽板盘曲型电阻器、沟槽内部的专用或现有电阻器（例如由多晶硅（poly）组成）、多晶硅电阻器（poly resistor）、扩散电阻器和金属电阻器中至少一种，以及所属领域技术人员已知的其它电阻器。应当注意，在至少一个实施方案中，多晶硅电阻器可在电阻变化达所沉积材料的量时使用，例如在每面积电阻为约15千欧姆/0.008mm^2的情况下。
图4图示了根据至少一个实施方案的电压控制系统（例如，半导体功率开关器件）400。Ctrl开关410可以可操作地连接至sync开关420。如图4所示，非限制性实施例图示了可包括ctrl屏蔽板430（例如，分裂栅极）的ctrl开关410，和另外的sync开关420。应当注意，在所说明的实施方案中，ctrl开关410的ctrl屏蔽板430可电气连接至sync开关420的sync屏蔽板440。在至少一个实施方案中，电阻器460可以电气连接在ctrl开关410的ctrl屏蔽板430与sync开关420的sync屏蔽板440之间。电阻可根据使用而变化，例如电阻可在约0.1毫欧姆与约100千欧姆之间。在至少另一个实施方案中，电阻可在约80欧姆与约400欧姆之间。在又另一实施方案中，电阻可在约100欧姆与约1000欧姆之间。此外，在至少一个实施方案中，屏蔽板430和/或sync屏蔽板440为分裂栅极。
至少另一实施方案涉及降压转换器，其包括：ctrl开关，其中ctrl开关410可为MOSFET，且其中sync开关可为MOSFET。应当注意，在至少另一实施方案中，sync开关420和/或ctrl开关410可为晶体管且不是MOSFET。
图5图示了根据至少一个实施方案的电压控制系统1300，其使用串联连接在ctrl开关1310（例如控制FET）的ctrl屏蔽板1315与sync开关1320（例如sync FET）的sync屏蔽板1325之间的电阻器1340和电感器1330。在至少一个实施方案中，电感器1330可与电阻器1340串联连接。电感器1330的电感可在约0.01nH与约500nH之间变化。电感器1330可为电压控制系统1300的固有（寄生）部分，或为专用的额外组件。
图6图示了在半导体器件中制造的电压控制系统1401（例如，功率开关器件），其包括形成ctrl开关1450和sync开关1460的两个沟槽晶体管。Ctrl开关1450包括半导体衬底（例如，衬底层1410和漂移层1430）。Sync开关1460包括半导体衬底（例如，衬底层1411和漂移层1431）。Ctrl开关1450的ctrl屏蔽板1494可以经由电阻器1470而可操作地连接至sync开关1460的sync屏蔽板1496。Ctrl开关1450位于源极电极1400与漏极电极1414之间。Sync开关1460另外位于源极电极1402与漏极电极1415之间。源极电极（例如，1400和1402）和漏极电极（例如，1414和1415）可由导电材料形成，例如掺杂的多晶硅和/或金属。例如，板和电极可由掺杂约1018/cm3至约1021/cm3之间的浓度的多晶硅，其中掺杂材料可变化，例如为硼或磷。可分别在沟槽1451和152中形成ctrl开关1450和sync开关1460。举例而言，可通过缓冲器区1492（例如，介电层、氧化物层、绝缘体层、气体区、本征层和/或这些层和区的组合）而将栅极区1490与ctrl屏蔽板1494分开。同样地，可通过缓冲器区1493将sync开关1460的栅极区1491与sync屏蔽板1496分开。缓冲器区可具有约10纳米至5微米，且更特定而言在约50纳米与1微米之间的厚度。Ctrl屏蔽板1494和sync屏蔽板1496可由掺杂的多晶硅形成，例如掺杂约1015/cm3至约1018/cm3之间浓度的多晶硅，其中掺杂材料可变化，例如为硼或磷。可通过源极电极1400将Ctrl开关1450的衬底层1410短路至源极区1480。同样地，可通过源极电极1402将sync开关1460的衬底层1411短路至源极区1481。应当注意，在至少一个实施方案中，栅极区1490和1491可分别接触其它层，且ctrl屏蔽板1494和sync屏蔽板1496还可分别接触其它层。
图7图示了根据至少一个实施方案的集成电压控制系统1501。在图7中图示电路板1500解决方案。Ctrl开关1521可电气连接（例如通过板金属布局或其它技术）至sync开关1561。Ctrl开关1521具有可电气连接至电路板1500上的引线框1532的ctrl屏蔽板1530。该ctrl开关1521包括可电气连接至驱动器IC 1550中的栅极电极1540。该驱动器IC 1550可以可操作地连接至sync开关1561的sync屏蔽板1570。Ctrl开关1521上的ctrl源极电极1510可以电气可操作地连接至sync开关1561上的sync源极电极1512。Ctrl开关1521可具有分开的接合垫用于板、栅极、源极和漏极。实施方案可在ctrl开关1521与sync开关1561之间包括电阻器，例如电阻器可使用多晶硅条带。
图2图示了相关技术电压控制系统的Vsw、Vgsync和Vgctrl值。振荡峰值图示了相关技术系统的振铃波形。例如，在48V输入电压降压转换器中，相关技术系统中的电压峰值（例如，图1和sync开关102相关的电压）可高于100V。在相关技术系统中，振铃期间的电压峰值影响功率MOSFET漂移区的设计以维持这些电压峰值且随后增加电阻Ron。
可实施至少一个实施方案使得电压峰值减小至少至高于50V。应当注意，50V是非限制性实例且实际电压减小取决于实施方案中使用的系统。举例而言，图8图示了相关技术系统的控制端输出上的振铃漏极电流Idctrl 1600。漏极电流1700的非限制性实例源自使用如用来产生图9的类似构造的实施方案，然而图9图示了连接ctrl开关的ctrl屏蔽板与sync开关的sync屏蔽板的电阻器和电感器（例如1340Radj=260Ohm且1330Lpar=0.5nH）。记录漏极电流1600与漏极电流1700之间的峰值振幅的明显减小。因此，根据实施方案，可设计电压控制系统用于较低峰值振铃电压。另外，所减小的电流振铃减小了不需要的由电流变动所产生的EM波，其中EM波可引发邻近器件中不需要的电流。因此，多个实施方式可改进EM耦合问题。
图10图示了相关技术与根据至少一个实施方案的系统之间的不同电流负载效率的比较。对于不同负载，根据实施方案的效率1810可大于相关技术的效率1820。应当注意，如果在较高负载下效率降低，那么可通过考虑至少一个实施方案促成使用搭配较低BV（例如60V而非110V）且因此较低导通电阻的器件而减轻所述降低。在至少一个实施方案中，电感器可电气连接在ctrl开关的ctrl屏蔽板与sync开关的sync屏蔽板之间。可使用各种电感值，例如范围在约0.1至100nH的L值不会明显影响波形和效率。在至少一个实施方案中，电阻器可电气连接在ctrl开关的ctrl屏蔽板与sync开关的sync屏蔽板之间。各种电阻值可使用且可对效率具有各种作用，例如即使振铃减小，低于100欧姆的R值仍会减小效率。
图11图示了相关技术电压控制系统的前缘处的开关信号1910与根据至少一个实施方案的电压控制系统的前缘处的开关信号1900之间的比较。可如所见，使用至少一个实施方案的开关信号1900比相关技术系统的开关信号1910具有明显较少的振铃（峰值对峰值变动）。
图12图示了相关技术电压控制系统的后缘处的开关信号2010与根据至少一个实施方案的电压控制系统的后缘处的开关信号2000之间的比较。可如所见，使用至少一个实施方案的开关信号2000比相关技术系统的开关信号2010具有明显较少的振铃（峰值对峰值变动）。
图13图示了根据至少一个实施方案可形成在半导体晶片2100上的电压控制器2120的至少一个实施方案的部分的放大平面图。晶片2100还可包括图13未示出的其它电路。电压控制器2120可通过所属技术领域熟知的半导体制造技术而形成在晶片2100上。
因此，至少一个实施方案可（a）使输出振铃衰减；（b）改进特定电流负载的效率；（c）简化电路拓扑；和（d）呈现不需要电容性元件的解决方案。应当注意，多个实施方案可用于例如具有分裂栅极功率MOSFET的DC/DC降压转换器中的各种功率系统和器件。大输出电压振铃的问题还出现在使用分裂栅极功率MOSFET时。可使用实施方案来减小开关信号（Vsw）振铃，同时可通过设计栅极功率MOSFET搭配使用BV（例如，设计用于25V而非33V）而维持效率。
虽然已经参考多个实施方案描述本发明，但是应当理解本发明不限于所公开的实施方案。以下权利要求的范围应符合最广泛的解译以便涵盖所有修改、等效结构和功能。另外，尽管可在权利要求中引用特定数字，然而希望接近所声明数字的数字也在所希望的范围内，即，任何声明数字（例如，90伏特）应当解译为“约”为声明数字的值（例如，约90伏特）。
虽然用特定实例实施方案描述本发明的标的，但是本发明的前述图示和描述仅仅描绘标的的典型实施方案且因此不应视为限制其范围，明显的是，许多替代和变动可应用于击穿电压（BV）为约5V至约20kV的各种电压器件。举例而言，已经描述用于降压转换器中的标的；然而，本发明可用在用于控制电压的任何器件中。
因此，本发明的描述仅仅是就实质上而言，且因此，希望不脱离本发明要旨的变动在实施方案的范围之内。这些变动不应被视为脱离精神和范围。
如下文的权利要求反映，发明方面可在于少于单个前文公开的实施方案的所有特征。因此，下文表述的权利要求据此明确并入图示的这个详细描述中，其中每个权利要求坚持其本身作为一项发明的独立实施方案。此外，如所属领域技术人员会理解，虽然本文描述的一些实施方案包括其它实施方案中包括的一些而非其它特征，但是不同实施方案的特征组合必须在本发明的范围之内，且形成不同实施方案。
Claims (28)
1.一种半导体功率开关器件，其包括：
ctrl开关，其中所述ctrl开关为屏蔽栅极晶体管；
sync开关，其中所述sync开关为晶体管；和
电阻器，其中所述电阻器连接所述ctrl开关上的第一板和所述sync开关的源极。
2.根据权利要求1所述的开关器件，其中所述sync开关为第二屏蔽栅极晶体管。
3.根据权利要求1所述的开关器件，其中所述电阻器为外部电阻器、固有分布屏蔽板电阻、现有屏蔽板盘曲型电阻器、沟槽电阻器、多晶硅电阻器、扩散电阻器或金属电阻器中的至少一种。
4.根据权利要求2所述的开关器件，其中所述电阻器为外部电阻器、固有分布屏蔽板电阻、现有屏蔽板盘曲型电阻器、沟槽电阻器、多晶硅电阻器或金属电阻器中的至少一种。
5.根据权利要求3所述的开关器件，其中所述电阻器大于100欧姆。
6.根据权利要求4所述的开关器件，其中所述电阻器大于100欧姆。
7.根据权利要求5所述的开关器件，其中所述电阻器具有约100欧姆与约1000欧姆之间的值。
8.根据权利要求6所述的开关器件，其中所述电阻器具有约100欧姆与约1000欧姆之间的值。
9.根据权利要求7所述的开关器件，其中所述ctrl开关上的所述第一板为ctrl屏蔽板。
10.根据权利要求8所述的开关器件，其中所述ctrl开关上的所述第一板为ctrl屏蔽板。
11.根据权利要求9所述的开关器件，其中所述ctrl开关上的所述第一板连接至所述sync开关上的第二板。
12.根据权利要求10所述的开关器件，其中所述ctrl开关上的所述第一板连接至所述sync开关上的第二板。
13.根据权利要求11所述的开关器件，其中所述第二板为所述sync开关中的sync屏蔽板。
14.根据权利要求12所述的开关器件，其中所述第二板为所述sync开关中的sync屏蔽板。
15.根据权利要求7所述的开关器件，还包括：
电感器，其中所述电感器与所述电阻器串联连接。
16.根据权利要求8所述的开关器件，还包括：
电感器，其中所述电感器与所述电阻器串联连接。
17.根据权利要求15所述的开关器件，其中所述电感器具有约0.01nH与约500nH之间的值。
18.根据权利要求16所述的开关器件，其中所述电感器具有约0.01nH与约500nH之间的值。
19.根据权利要求9所述的开关器件，其中所述ctrl开关为MOSFET。
20.根据权利要求10所述的开关器件，其中所述ctrl开关为MOSFET。
21.根据权利要求13所述的开关器件，其中所述sync开关为MOSFET。
22.根据权利要求14所述的开关器件，其中所述sync开关为MOSFET。
23.一种减小电压控制器件中的振铃振动的方法，其包括：
以ctrl开关和包括源极的sync开关构造电压控制器件，其中所述ctrl开关具有ctrl屏蔽板；和
在所述ctrl屏蔽板与所述sync开关的源极之间连接电阻器。
24.根据权利要求23所述的方法，其中所述ctrl开关为屏蔽栅极晶体管。
25.根据权利要求23所述的方法，还包括：
将所述ctrl开关的ctrl屏蔽板连接至所述源极。
26.根据权利要求25所述的方法，其中所述sync开关为屏蔽栅极晶体管。
27.根据权利要求26所述的方法，其中所述sync开关具有sync屏蔽板，其中ctrl屏蔽板连接至所述sync屏蔽板。
28.一种降压转换器，其包括：
ctrl开关，其中所述ctrl开关为MOSFET，其中所述ctrl开关包括ctrl屏蔽板；
sync开关，其中所述sync开关为MOSFET，其中所述sync开关包括sync屏蔽板；和
电阻器，其中所述电阻器连接在所述ctrl屏蔽板与所述sync屏蔽板之间，其中所述ctrl屏蔽板连接至sync开关的源极，并且其中所述电阻器具有约0.1毫欧姆与约100千欧姆之间的值。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/205,282 US8981748B2 (en) | 2011-08-08 | 2011-08-08 | Method of forming a semiconductor power switching device, structure therefor, and power converter |
| US13/205,282 | 2011-08-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102931962A true CN102931962A (zh) | 2013-02-13 |
| CN102931962B CN102931962B (zh) | 2018-06-15 |
Family
ID=47646691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210229121.4A Active CN102931962B (zh) | 2011-08-08 | 2012-07-03 | 形成半导体功率开关器件的方法及其结构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8981748B2 (zh) |
| CN (1) | CN102931962B (zh) |
| TW (1) | TWI540720B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110289306A (zh) * | 2018-03-19 | 2019-09-27 | 株式会社东芝 | 半导体装置及控制装置 |
| CN113271088A (zh) * | 2020-02-14 | 2021-08-17 | 株式会社东芝 | 常通型晶体管的驱动电路以及驱动方法 |
| CN113611747A (zh) * | 2021-08-04 | 2021-11-05 | 济南市半导体元件实验所 | 集成势垒夹断二极管的sgt功率mos器件及加工工艺 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9413348B2 (en) | 2014-07-29 | 2016-08-09 | Semiconductor Components Industries, Llc | Electronic circuit including a switch having an associated breakdown voltage and a method of using the same |
| US10103140B2 (en) * | 2016-10-14 | 2018-10-16 | Alpha And Omega Semiconductor Incorporated | Switch circuit with controllable phase node ringing |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040135201A1 (en) * | 2002-08-23 | 2004-07-15 | Alan Elbanhawy | Method of and apparatus for driving a dual gated MOSFET |
| CN101180737A (zh) * | 2003-12-30 | 2008-05-14 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
| CN101454979A (zh) * | 2006-05-29 | 2009-06-10 | 皇家飞利浦电子股份有限公司 | 开关电路布置 |
| US20110163732A1 (en) * | 2006-01-05 | 2011-07-07 | Steven Sapp | Synchronous buck converter using shielded gate field effect transistors |
| CN102763164A (zh) * | 2010-02-18 | 2012-10-31 | 维西埃-硅化物公司 | 具有有源缓冲器的功率开关 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5945868A (en) | 1998-01-08 | 1999-08-31 | Motorola, Inc. | Power semiconductor device and method for increasing turn-on time of the power semiconductor device |
| US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| EP1525621B1 (en) | 2002-05-31 | 2011-10-12 | Nxp B.V. | Method of operating a trench gate semiconductor device |
| DE102005041358B4 (de) | 2005-08-31 | 2012-01-19 | Infineon Technologies Austria Ag | Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung |
| US7495877B2 (en) | 2006-03-26 | 2009-02-24 | Alpha & Omega Semiconductor, Ltd. | Circuit configuration and method to reduce ringing in the semiconductor power switching circuits |
| KR20090014402A (ko) * | 2006-05-29 | 2009-02-10 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 스위칭 회로 장치 |
| US7583120B2 (en) | 2006-11-21 | 2009-09-01 | Semiconductor Components Industries, L.L.C. | Power supply controller and method therefor |
| DE102007004323A1 (de) | 2007-01-29 | 2008-07-31 | Infineon Technologies Austria Ag | Bauelementanordnung mit einem eine Feldelektrode aufweisenden MOS-Transistor |
| US8829624B2 (en) | 2008-06-30 | 2014-09-09 | Fairchild Semiconductor Corporation | Power device with monolithically integrated RC snubber |
| US7800176B2 (en) | 2008-10-27 | 2010-09-21 | Infineon Technologies Austria Ag | Electronic circuit for controlling a power field effect transistor |
| US20120200281A1 (en) * | 2011-02-07 | 2012-08-09 | Texas Instruments Incorporated | Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing |
-
2011
- 2011-08-08 US US13/205,282 patent/US8981748B2/en active Active
-
2012
- 2012-06-25 TW TW101122683A patent/TWI540720B/zh active
- 2012-07-03 CN CN201210229121.4A patent/CN102931962B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040135201A1 (en) * | 2002-08-23 | 2004-07-15 | Alan Elbanhawy | Method of and apparatus for driving a dual gated MOSFET |
| CN101180737A (zh) * | 2003-12-30 | 2008-05-14 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
| US20110163732A1 (en) * | 2006-01-05 | 2011-07-07 | Steven Sapp | Synchronous buck converter using shielded gate field effect transistors |
| CN101454979A (zh) * | 2006-05-29 | 2009-06-10 | 皇家飞利浦电子股份有限公司 | 开关电路布置 |
| CN102763164A (zh) * | 2010-02-18 | 2012-10-31 | 维西埃-硅化物公司 | 具有有源缓冲器的功率开关 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110289306A (zh) * | 2018-03-19 | 2019-09-27 | 株式会社东芝 | 半导体装置及控制装置 |
| CN113271088A (zh) * | 2020-02-14 | 2021-08-17 | 株式会社东芝 | 常通型晶体管的驱动电路以及驱动方法 |
| CN113611747A (zh) * | 2021-08-04 | 2021-11-05 | 济南市半导体元件实验所 | 集成势垒夹断二极管的sgt功率mos器件及加工工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI540720B (zh) | 2016-07-01 |
| US20130038304A1 (en) | 2013-02-14 |
| TW201308595A (zh) | 2013-02-16 |
| CN102931962B (zh) | 2018-06-15 |
| US8981748B2 (en) | 2015-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9960156B2 (en) | Integrated semiconductor device having a level shifter | |
| US8310007B2 (en) | Integrated power supplies and combined high-side plus low-side switches | |
| CN101719495B (zh) | 半导体器件及其制造方法 | |
| US11195909B2 (en) | LDMOS transistors with breakdown voltage clamps | |
| US10418481B2 (en) | Method and structure for reducing switching power losses | |
| CN102931962A (zh) | 形成半导体功率开关器件的方法及其结构 | |
| US8598637B2 (en) | High voltage junction field effect transistor with spiral field plate | |
| JP5191885B2 (ja) | 半導体装置及び製造方法 | |
| US20140284703A1 (en) | Vertical double-diffusion mos and manufacturing technique for the same | |
| JP2007299970A (ja) | 半導体装置及びその製造方法 | |
| CN101933147A (zh) | 具保护沟道的功率晶体管 | |
| CN104934477A (zh) | 具有改进的栅极电荷的功率半导体晶体管 | |
| CN105702668A (zh) | 同步开关变换器及用于同步开关变换器的集成半导体开关器件 | |
| US7615812B1 (en) | Field effect semiconductor diodes and processing techniques | |
| US8030703B2 (en) | Field-effect transistor and method for manufacturing a field-effect transistor | |
| US9413348B2 (en) | Electronic circuit including a switch having an associated breakdown voltage and a method of using the same | |
| US20150214222A1 (en) | Monolithically integrated transistors for a buck converter using source down mosfet | |
| CN109273532B (zh) | 应用于高压电路防静电保护的无回滞效应硅控整流器 | |
| TW499761B (en) | Monolithic integrated semiconductor component | |
| CN110323936B (zh) | 切换式电源供应电路及其控制电路与控制方法 | |
| US20130285136A1 (en) | Schottky diode with enhanced breakdown voltage | |
| CN103456732A (zh) | 具有增强击穿电压的肖特基二极管 | |
| CN102956631A (zh) | 半导体结构及其制造方法 | |
| JP2000357695A (ja) | 半導体装置、半導体集積回路及び半導体装置の製造方法 | |
| US7615822B1 (en) | Diffused drain transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1181196 Country of ref document: HK |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |