CN110197822A - 裂纹检测芯片 - Google Patents

裂纹检测芯片 Download PDF

Info

Publication number
CN110197822A
CN110197822A CN201910139939.9A CN201910139939A CN110197822A CN 110197822 A CN110197822 A CN 110197822A CN 201910139939 A CN201910139939 A CN 201910139939A CN 110197822 A CN110197822 A CN 110197822A
Authority
CN
China
Prior art keywords
wiring
edge
crack detection
pad
edge wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910139939.9A
Other languages
English (en)
Inventor
权赞植
朴镇德
张镇旭
韩至连
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110197822A publication Critical patent/CN110197822A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/08—Locating faults in cables, transmission lines, or networks
    • G01R31/11—Locating faults in cables, transmission lines, or networks using pulse reflection methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Geometry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种裂纹检测芯片，所述裂纹检测芯片包括：芯片，所述芯片包括内部区域和围绕所述内部区域的外部区域；沿着所述芯片的边缘形成在所述芯片的内部的保护环，所述保护环限定所述内部区域和所述外部区域；沿着所述内部区域的边缘以闭合曲线的形式设置的边缘布线；以及暴露在所述芯片的表面上并且连接到所述边缘布线的焊盘。所述边缘布线连接到时域反射计(TDR)模块，所述时域反射计模块通过所述焊盘将入射波施加到所述边缘布线，并检测在所述边缘布线中形成的反射波，以检测裂纹的位置。

Description

裂纹检测芯片
相关申请的交叉引用
本申请要求于2018年2月27日在韩国知识产权局提交的韩国专利申请No.10-2018-0023638的优先权，其公开内容通过引用整体并入本文。
技术领域
本发明构思的示例性实施例涉及裂纹检测芯片和使用该裂纹检测芯片的裂纹检测方法。
背景技术
当在半导体芯片和半导体封装件的组装过程期间对晶片中的各个芯片执行划片时，在芯片的边缘上可能出现微小裂纹。这种裂纹随着时间推移而扩展，并且可能引起半导体芯片和半导体封装件的质量和可靠性的问题。
诸如芯片破裂检测电路(chipping detect circuit，CDC)的电路可以被配置为检测裂纹，并且如果未在特定时间内返回信号，则确定在芯片的边缘区域中出现缺陷。在这种方法中，仅可以知道是否存在裂纹(例如，是否出现缺陷)，无法精确地检查出现裂纹的位置。
发明内容
根据本发明构思的示例性实施例，裂纹检测芯片包括：包括内部区域和围绕所述内部区域的外部区域的芯片；沿着所述芯片的边缘形成在所述芯片的内部的保护环，所述保护环限定所述内部区域和所述外部区域；沿着所述内部区域的边缘以闭合曲线的形式设置的边缘布线；以及暴露在所述芯片的表面上并且连接到所述边缘布线的焊盘。所述边缘布线连接到时域反射计(TDR)模块，所述时域反射计模块通过所述焊盘将入射波施加到所述边缘布线，并检测在所述边缘布线中形成的反射波，以检测裂纹的位置。
根据本发明构思的示例性实施例，裂纹检测芯片包括：衬底，所述衬底包括第一区域和第二区域；保护环，所述保护环将所述第一区域与所述第二区域分开；边缘布线，所述边缘布线形成为掩埋在所述第二区域中；以及焊盘，所述焊盘连接到所述边缘布线并暴露于所述衬底的上表面。所述边缘布线通过所述焊盘连接到时域反射计(TDR)模块。所述TDR模块将入射波施加到所述边缘布线，并检测在所述边缘布线中形成的反射波，以检测裂纹的位置。
根据本发明构思的示例性实施例，裂纹检测芯片包括：边缘布线，所述边缘布线沿所述芯片的边缘布置并形成为闭合曲线的形状；以及焊盘，所述焊盘暴露于所述芯片的表面并连接到所述边缘布线。所述边缘布线连接到时域反射计(TDR)模块，所述时域反射计模块通过所述焊盘将入射波施加到所述边缘布线，并检测在所述边缘布线中形成的反射波，以检测裂纹的位置。
附图说明
通过参照附图详细描述本发明构思的示例性实施例，本发明构思的上述及其他方面和特征将变得更加明显。
图1是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
图2是根据本发明构思的示例性实施例的沿图1的线A-A'截取的截面图。
图3是用于说明根据本发明构思的示例性实施例的图1的裂纹检测芯片与时域反射计(TDR)模块之间的连接的概念布局图。
图4是用于说明根据本发明构思的示例性实施例的图3的裂纹检测芯片和TDR模块的操作的概念图。
图5的曲线图用于说明根据本发明构思的示例性实施例的根据随时间对反射波的检测而得到的反射波距离。
图6是用于说明根据本发明构思的示例性实施例的裂纹检测芯片和TDR模块的操作的概念图。
图7是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
图8是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
图9是示出根据本发明构思的示例性实施例的图8的裂纹检测芯片、辐射镜与检测单元之间的位置关系的框图。
图10是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
图11是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
图12是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
图13是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
图14是用于说明根据本发明构思的示例性实施例的图13的裂纹检测芯片和时间传播延迟(tPD)单元的操作的概念图。
图15是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
图16是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
图17是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
图18是用于说明根据本发明构思的示例性实施例的裂纹检测方法的流程图。
图19是用于说明根据本发明构思的示例性实施例的裂纹检测方法的流程图。
图20是用于详细说明根据本发明构思的示例性实施例的图19的辐射镜裂纹检测操作的流程图。
图21是用于说明根据本发明构思的示例性实施例的裂纹检测方法的流程图。
图22是用于详细说明根据本发明构思的示例性实施例的图21的确定tPD裂纹是否存在的操作的流程图。
图23是用于说明根据本发明构思的示例性实施例的裂纹检测方法的流程图。
图24是用于说明根据本发明构思的示例性实施例的裂纹检测方法的流程图。
具体实施方式
本发明构思的示例性实施例提供了一种能够精确地掌握芯片的边缘区域的裂纹位置的裂纹检测芯片。
本发明构思的示例性实施例还提供了一种能够精确地掌握芯片的边缘区域的裂纹位置的裂纹检测方法。
以下将参照附图更全面地描述本发明构思的示例性实施例。贯穿本申请，相同的附图标记可以指代相同的元件。
在下文中，将参照图1至图5描述根据本发明构思的示例性实施例的裂纹检测芯片。
图1是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图，图2是根据本发明构思的示例性实施例的沿图1的线A-A'截取的截面图。
参照图1和图2，根据本发明构思的示例性实施例的裂纹检测芯片包括芯片10、保护环20、第一边缘布线100和焊盘200。
芯片10可以包括除芯片10之外的组成元件。可以通过将衬底划片成一定的尺寸来获得芯片10。也就是说，可以通过切割晶片级的衬底来制造多个芯片10。例如，可以通过切割诸如硅的半导体材料的晶片来制造芯片10。
如图1所示，芯片10的水平平面的形状可以是正方形。芯片10的形状可以由沿第一方向X或第二方向Y延伸的四个边来限定。第一方向X和第二方向Y可以彼此垂直。然而，本发明构思不限于此。
芯片10的上表面可以形成在第三方向Z上。第三方向Z可以垂直于第一方向X和第二方向Y两者。如果第一方向X和第二方向Y是水平方向，则第三方向Z可以是竖直方向。
芯片10可以包括内部区域Ra和外部区域Rb。外部区域Rb可以是芯片10的边缘区域。也就是说，外部区域Rb可以是沿着芯片10的外边缘形成的区域。例如，外部区域Rb可以指的是芯片10的多个区域中的以保护环20为基准位于外部的区域。
内部区域Ra可以是被外部区域Rb围绕的区域。也就是说，外部区域Rb沿着内部区域Ra的边缘被定位，并且外部区域Rb可以围绕内部区域Ra。外部区域Rb围绕内部区域Ra的配置可以在由第一方向X和第二方向Y限定的水平平面上示出。也就是说，如图1所示，外部区域Rb可以围绕内部区域Ra，并且可以以环形的形式布置。
内部区域Ra和外部区域Rb可以由保护环20限定。例如，内部区域Ra可以是位于保护环20内部的区域，外部区域Rb可以是位于保护环20外部的区域。保护环20所形成的区域可以既不属于内部区域Ra也不属于外部区域Rb。
内部区域Ra可以是芯片10上实际工作的元件形成的区域。相反，外部区域Rb可以是未形成元件的区域或形成伪元件的区域。外部区域Rb可以是这样的地方：当将晶片划片成芯片10时如果出现损坏部分，其具有空间余量。也就是说，外部区域Rb可以是划线(scribe line)。
即使在外部区域Rb中出现裂纹(例如，芯片10的裂纹现象)，在芯片10的直接操作中也不会有问题。然而，当在芯片10的内部区域Ra中出现裂纹或者裂纹从外部区域Rb扩展到了内部区域Ra时，可能对芯片10的操作的可靠性造成严重损害。因此，为了芯片10的正常操作，应当防止在内部区域Ra中形成裂纹。
保护环20可以位于内部区域Ra与外部区域Rb之间。保护环20可以用于阻止上述裂纹从外部区域Rb扩展到内部区域Ra。
此外，保护环20可以执行防止外部湿气进入芯片10的内部的吸湿动作。也就是说，当湿气进入芯片10的内部区域Ra时，位于芯片10的内部区域Ra中的元件可能损坏或发生故障。保护环20可以防止这样的问题。
保护环20可以形成为沿着芯片10的边缘形成闭合曲线。这里，“闭合曲线”指的是端点彼此接触的曲线，但并不意味着保护环20的延伸部分必须具有曲率。例如，保护环20的水平布置形状可以是诸如矩形这样的多边形，而不是圆形或椭圆形。
例如，保护环20的水平形状可以是具有在第一方向X或第二方向Y上延伸的四个边的矩形。也就是说，保护环20可以沿着芯片10的边缘形成在芯片10内部，并且具有类似于芯片10的形状的矩形水平形状。然而，本发明构思不限于此。也就是说，随着芯片10的形状改变，保护环20的布置形状也可以改变。
或者，芯片10的形状和保护环20的布置形状可以彼此不同。也就是说，由于保护环20旨在保护芯片10的内部区域Ra，只要可以保护芯片10的内部区域Ra，可以将保护环20布置成任何形式或形状。
可以设置多个保护环20。与保护环20具有单一结构的情况相比，当设置多个保护环20时，自然增大了防止裂纹扩展的可能性，并且也可以增大阻止湿气渗透到内部区域Ra的可能性。
保护环20可以包括第一保护环21、第二保护环22和第三保护环23。然而，本发明构思不限于此。三个保护环20仅仅是示例性的，保护环20的数目可以根据需要和用途而变化。
第一保护环21可以与外部区域Rb直接接触。第一保护环21的外部可以是外部区域Rb。第二保护环22可以位于第一保护环21的内部。同样，第三保护环23可以位于第二保护环22的内部。也就是说，第三保护环23可以与内部区域Ra直接接触。第三保护环23的内部可以是内部区域Ra。
第一保护环21与第二保护环22可以彼此间隔开第一距离d1。类似地，第二保护环22与第三保护环23可以彼此间隔开第一距离d1。然而，本发明构思不限于此。
保护环20可以沿第三方向Z很深地形成在芯片10的上表面上。由于保护环20被形成为仅防止外部区域Rb的裂纹、外部的湿气等，因此保护环20可以被隔离而不与其他元件连接。在这一点上，多个保护环20中的每一个保护环实质上是相同的。也就是说，第一保护环21、第二保护环22和第三保护环23可以设置为彼此间隔开且彼此互不接触。
保护环20可以包含金属材料。例如，保护环20可以包含但不限于钨、铜、钴或铝中的至少一种。
第一边缘布线100可以位于内部区域Ra中。也就是说，第一边缘布线100可以沿着内部区域Ra的边缘形成。因此，第一边缘布线100可以位于保护环20的内部。具体地，在图1和图2中，第一边缘布线100可以位于第三保护环23的内部。
第一边缘布线100可以与保护环20间隔开第二距离d2。第二距离d2可以大于第一距离d1。然而，本发明构思不限于此。多个保护环之间的第一距离d1实际上是防止裂纹扩展的小空间。相比之下，第一边缘布线100与保护环20之间的第二距离d2可以是一定距离或更大，以便彼此不耦接。因此，第二距离d2可以大于第一距离d1。
由于第一边缘布线100沿着内部区域Ra的边缘形成，所以可以将第一边缘布线100的形状布置成与内部区域Ra的形状相对应。也就是说，如图1所示，第一边缘布线100的矩形水平形状可以类似于内部区域Ra的形状。
第一边缘布线100可以包括第一线100_1、第二线100_2、第三线100_3和第四线100_4。第一线100_1和第二线100_2可以在第二方向Y上延伸并且可以在第一方向X上彼此分离开。第三线100_3和第四线100_4可以在第一方向X上延伸并且可以在第二方向Y上彼此分离开。第一线100_1、第二线100_2、第三线100_3和第四线100_4可以对应于由第一边缘布线100限定的矩形的每一边。
第一边缘布线100可以是掩埋布线。也就是说，第一边缘布线100可以不通过芯片10的上表面或下表面暴露于外部。也就是说，第一边缘布线100的上表面可以不与芯片10的上表面接触，并且第一边缘布线100的下表面可以不与芯片10的下表面接触。
第一边缘布线100在第三方向Z上的宽度可以小于保护环20在第三方向Z上的宽度。就保护环20而言，需要将外部区域Rb隔离出最大的或最宽的区域，以防止裂纹和湿气。相比之下，由于第一边缘布线100仅用于检测是否存在裂纹，因此第一边缘布线100在第三方向Z上的宽度可以小于保护环20在第三方向Z上的宽度。
第一边缘布线100可以电连接到焊盘200。第一边缘布线100可以与内部布线110接触，以电连接到焊盘200。内部布线110可以是在水平方向(例如，第一方向X)上连接焊盘200和第一边缘布线100的布线。
内部布线110可以通过接触210连接到焊盘200。接触210可以在垂直方向(例如，第三方向Z)上连接焊盘200和内部布线110。
内部布线110、接触210和第一边缘布线100可以包含导体。例如，内部布线110、接触210和第一边缘布线100可以包含金属。金属可以包含例如钨、铜、钴或铝中的至少一种。
内部布线110和接触210的上述配置仅是示例性的。也就是说，只要第一边缘布线100和焊盘200可以彼此电连接，就可以省略内部布线110和接触210中的至少一个。或者，第一边缘布线100和焊盘200也可以通过除了内部布线110和接触210之外的其他元件彼此电连接。
焊盘200可以暴露在芯片10的上表面上。焊盘200可以起到路径的作用，其他外部模块可以通过该路径连接到芯片10的内部。如上所述，焊盘200可以电连接到第一边缘布线100。焊盘200可以将时钟信号以及输入和输出信号传递到芯片10的其他组成元件。
可以设置多个焊盘200。该多个焊盘200中的一部分可以连接到第一边缘布线100，另一部分可以连接到其他部件。
图3是用于说明根据本发明构思的示例性实施例的图1的裂纹检测芯片与时域反射计(TDR)模块之间的连接的概念布局图，图4是用于说明根据本发明构思的示例性实施例的图3的裂纹检测芯片和TDR模块的操作的概念图。图5的曲线图用于说明根据本发明构思的示例性实施例的根据随时间对反射波的检测而得到的反射波距离。
参照图3至图5，第一边缘布线100可以经由焊盘200电连接到TDR模块300。TDR模块300可以使用时域反射计来检测芯片10的边缘区域的裂纹CR。
例如，TDR模块300可以通过焊盘200将入射波施加到第一边缘布线100。当入射波在穿过第一边缘布线100行进的过程中遇到裂纹CR时，入射波可以形成反射波。
也就是说，当第一边缘布线100被裂纹CR断开时，诸如第一边缘布线100和裂纹CR的不同介质可以彼此接触。入射波的一部分被反射，并且入射波的另一部分在两种介质之间的边界表面处被透射。因此，形成反射波并且反射波在与入射波的行进方向相反的方向上行进。
TDR模块300可以感测在与入射波的行进方向相反的方向上行进的反射波。TDR模块300可以通过计算入射波的施加时间点和反射波的到达时间点来计算第一反射波距离L。
第一反射波距离L指的可以是从形成裂纹CR的位置到反射波到达的TDR模块300的距离。TDR模块300检测第一反射波距离L并且因此可以精确地检查出现裂纹CR的位置。可以通过入射波的速度、反射波的速度以及到达时间等来计算第一反射波距离L。图5的t＝0的点指的可以是产生反射波的时间点。
根据本示例性实施例的裂纹检测芯片可以精确地检测裂纹位于哪个部分，而不是简单地确定在边缘区域中是否存在裂纹。因此，可以检查应当填补芯片10的哪个部分，并且可以追踪芯片10的制造工艺中的哪个工艺可能有问题。此外，之后可以考虑到芯片10的耐久性来改变芯片10的设计。
也就是说，根据本示例性实施例的裂纹检测芯片不仅可以简单地检查并因此强化当前芯片10的耐久性，而且还可以改善将来要生产的芯片10的设计和工艺要素。
在下文中，将参照图6描述根据本发明构思的示例性实施例的裂纹检测芯片。将省略或简化类似元件的重复描述。
图6是用于说明根据本发明构思的示例性实施例的裂纹检测芯片和TDR模块的操作的概念图。
参照图6，TDR模块300无法识别第一反射波距离L。也就是说，当TDR模块300能够识别的最小距离的极限值大于第一反射波距离L的大小时，TDR模块300无法立即检测第一反射波距离L。
在这种情况下，TDR模块300可以识别第二反射波距离L'而不是第一反射波距离L。第二反射波距离L'可以是通过将第一边缘布线100的长度与第一反射波距离L相加而获得的距离。当TDR模块300识别出第二反射波距离L'时，由于第二反射波距离L'大于第一边缘布线100的长度，因此可以将通过从第二反射波距离L'中减去第一边缘布线100的长度而获得的差值识别为反射波距离L。在根据本示例性实施例的裂纹检测芯片中，由于第一边缘布线100的长度已经是一个固定数值，因此尽管TDR模块300的识别能力有限，仍然能够容易地检测出裂纹CR。
与图6不同，当TDR模块300可以识别出的最小距离的极限值大于第二反射波距离L'时，可以使用增加了第一边缘布线100的长度的整数倍的反射波距离。由此，无论TDR模块300的硬件性能如何，都可以精确地检测裂纹CR的位置。
在下文中，将参照图7描述根据本发明构思的示例性实施例的裂纹检测芯片。将省略或简化重复描述。
图7是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
参照图7，根据本发明构思的示例性实施例的裂纹检测芯片包括第二边缘布线101。
第二边缘布线101可以具有凹凸不平的形状。第二边缘布线101可以包括第一部分P1和第二部分P2。
第一部分P1可以是与保护环20(例如，第三保护环23)间隔开第二距离d2的部分。相比之下，第二部分P2可以是与第三保护环23间隔开第三距离d3的部分。第三距离d3可以大于第二距离d2。
第二边缘布线101可以包括多个第一部分P1和多个第二部分P2。可以通过交替地延伸多个第一部分P1和多个第二部分P2来形成第二边缘布线101。因此，第二边缘布线101可以具有凹凸不平的锯齿形状。
根据本示例性实施例的裂纹检测芯片可以通过具有凹凸不平形状的第二边缘布线101确保比上述示例性实施例的第一边缘布线(例如，图1的100)更长的反射波路径。
由此，TDR模块300可以获取大于最小距离的极限值的、能够更容易被TDR模块300识别出的反射波距离。因此，TDR模块300能够容易地识别出反射波距离，而无需增加如上所述的增加第二边缘布线101的长度的整数倍的运算过程。
以下将参照图8和图9描述根据本发明构思的示例性实施例的裂纹检测芯片。将省略或简化重复描述。
图8是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图，图9是示出根据本发明构思的示例性实施例的图8的裂纹检测芯片、辐射镜(emission scope)和检测单元之间的位置关系的框图。
参照图8和图9，在根据本发明构思的示例性实施例的裂纹检测芯片的芯片10中，电流输入模块400通过焊盘200连接到第一边缘布线100，并且可以由辐射镜1000对第一边缘布线100进行检查。
电流输入模块400可以将发热电流施加到第一边缘布线100。如果第一边缘布线100中存在裂纹，由于存在裂纹部分的电阻高于没有裂纹的其他部分的电阻，因此可以通过发热电流来产生热量。
辐射镜1000位于芯片10上并且可以将芯片10作为整体进行检查。辐射镜1000可以检查被加热的部分，并且可以检测第一边缘布线100的通过发热电流产生热量的部分。辐射镜1000可以以图像形式获取关于发热位置的信息。也就是说，辐射镜1000可以获取包括发热位置的图像信息Ia。辐射镜1000可以将图像信息Ia发送到检测单元410。
检测单元410可以从电流输入模块400接收电流输入信息Ib。电流输入信息Ib可以包括关于电流输入模块400向第一边缘布线100施加了多大的电流或向第一边缘布线100施加了多大的电压的信息。此外，电流输入信息Ib可以包括芯片10的尺寸信息以及第一边缘布线100的尺寸信息。然而，本发明构思不限于此。
检测单元410可以通过电流输入信息Ib和图像信息Ia精确地检测芯片10的哪个部分具有裂纹。
在下文中，将参照图10描述根据本发明构思的示例性实施例的裂纹检测芯片。将省略或简化重复描述。
图10是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
参照图10，根据本发明构思的示例性实施例的裂纹检测芯片可以包括第三边缘布线102。
第三边缘布线102可以包括第一布线100a和第二布线100b。第一布线100a可以布置在第二布线100b与保护环20之间。第二布线100b可以位于第一布线100a的内部。
第一布线100a和第二布线100b可以被设置为彼此间隔开。第一布线100a和第二布线100b可以通过焊盘200连接到电流输入模块400。第一布线100a和第二布线100b可以通过不同的焊盘200彼此独立地连接到电流输入模块400。
电流输入模块400可以向第一布线100a和第二布线100b施加不同的电流或电压。例如，电流输入模块400可以将VDD电压施加到第一布线100a，并且可以将VSS电压施加到第二布线100b。因此，可以将不同大小的发热电流施加到第一布线100a和第二布线100b。
与施加单一电压的情况相比，在施加多个不同大小的电压的情况下，如果出现裂纹，则辐射镜1000可以更清楚地检查发热位置。这是因为光子的发热程度根据电压或电流的大小而不同。
因此，根据本示例性实施例的裂纹检测芯片可以更精确地检测裂纹位置。
在下文中，将参照图11描述根据本发明构思的示例性实施例的裂纹检测芯片。将省略或简化重复描述。
图11是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
参照图11，根据本发明构思的示例性实施例的裂纹检测芯片的第一边缘布线100可以连接到TDR模块300和电流输入模块400两者。
如上所述，TDR模块300可以使用时域反射计来检测裂纹。电流输入模块400可以通过辐射镜1000和检测单元410来检测裂纹。
控制器500可以连接到TDR模块300和电流输入模块400两者。控制器500可以决定同时执行TDR模块300的裂纹检测方法和电流输入模块400的裂纹检测方法或者顺序地执行这些裂纹检测方法。或者，控制器500可以执行控制以仅执行TDR模块300的裂纹检测方法或电流输入模块400的裂纹检测方法。
例如，当TDR模块300的裂纹检测方法的结果不清楚时，控制器500可以使用电流输入模块400、辐射镜1000以及检测单元410来执行裂纹检测方法。相反地，当使用电流输入模块400、辐射镜1000和检测单元410的裂纹检测方法的结果不清楚时，控制器500可以执行TDR模块300的裂纹检测方法。控制器500可以通过结合这两种结果来获取更精确的裂纹位置。
或者，当先执行的裂纹检测方法的结果的可靠性很高时，控制器500可以不执行另一种裂纹检测方法。因此，可以使用于执行裂纹检测的资源最小化。
TDR模块300的方法的精度与辐射镜1000的方法的精度之间可能根据裂纹类型的不同而存在差异。因此，通过经控制器500适当地使用这两种方法，根据本示例性实施例的裂缝检测芯片可以更精确且更高效地检测裂纹。
在下文中，将参照图12描述根据本发明构思的示例性实施例的裂纹检测芯片。将省略或简化重复描述。
图12是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
参照图12，根据本发明构思的示例性实施例的裂纹检测芯片的第一边缘布线100可以连接到时间传播延迟(time propagation delay，tPD)单元600。
tPD单元600可以通过焊盘200连接到第一边缘布线100。tPD单元600可以将输入信号施加到第一边缘布线100。由tPD单元600施加到第一边缘布线100的输入信号单元沿着第一边缘布线100行进并且可以再次返回到tPD单元600。tPD单元600可以通过测量从施加输入信号的时间点到输入信号再次返回的时间点的到达时间，来确定是否存在裂纹。
tPD单元600可以通过将新的到达时间与参考到达时间进行比较来确定是否存在裂纹。参考到达时间被预先存储并表示不存在裂纹的到达时间。如果新的到达时间变得比参考到达时间长，则tPD单元600可以确定存在裂纹。
控制器500可以先指示tPD单元600确定是否存在裂纹。随后，当tPD单元600确定存在裂纹时，控制器500可以指示TDR模块300检测裂纹的正确位置。
根据本示例性实施例的裂纹检测芯片先简单地通过tPD单元600确定是否存在裂纹，并且仅在确定存在裂纹时才操作TDR模块300。因此，可以明显地提高裂纹检测的效率。
在下文中，将参照图13和图14描述根据本发明构思的示例性实施例的裂纹检测芯片。将省略或简化重复描述。
图13是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图，图14是用于说明根据本发明构思的示例性实施例的图13的裂纹检测芯片和时间传播延迟(tPD)单元的操作的概念图。
参照图13和图14，根据本发明构思的示例性实施例的裂纹检测芯片可以包括分段边缘布线150。
分段边缘布线150可以设置在第一边缘布线100的内方向上。然而，本发明构思不限于此。在本发明构思的示例性实施例中，分段边缘布线150也可以位于第一边缘布线100的外方向上。
与第一边缘布线100不同，分段边缘布线150可以沿着芯片10的边缘以非闭合曲线的形状设置。分段边缘布线150可以包括第一分段边缘布线150a、第二分段边缘布线150b、第三分段边缘布线150c以及第四分段边缘布线150d。然而，将分段边缘布线150划分为四个部分的配置仅是一个示例，并且可以对分段边缘布线150进行各种分段。
第一分段边缘布线150a、第二分段边缘布线150b、第三分段边缘布线150c以及第四分段边缘布线150d可以彼此电绝缘。此外，第一分段边缘布线150a、第二分段边缘布线150b、第三分段边缘布线150c以及第四分段边缘布线150d可以电连接到不同的焊盘200。
tPD单元600可以包括第一tPD单元600a、第二tPD单元600b、第三tPD单元600c以及第四tPD单元600d。例如，第一tPD单元600a可以通过焊盘200电连接到第一分段边缘布线150a，第二tPD单元600b可以通过焊盘200电连接到第二分段边缘布线150b。第三tPD单元600c可以通过焊盘200电连接到第三分段边缘布线150c，第四tPD单元600d可以通过焊盘200电连接到第四分段边缘布线150d。
第一tPD单元600a、第二tPD单元600b、第三tPD单元600c以及第四tPD单元600d可以施加时钟(CLK)信号并接收输出DQ0。因此，在根据本示例性实施例的裂纹检测芯片中，tPD单元600和分段边缘布线150可以通过对区域进行划分来确定是否存在裂纹。因此，可以更精确地掌握裂纹位于哪个区域。
控制器500通过第一tPD单元600a、第二tPD单元600b、第三tPD单元600c以及第四tPD单元600d来确定哪个区域具有裂纹，并且可以基于该确定结果，通过TDR模块300和第一边缘布线100来确定裂纹的位置。
因此，根据本示例性实施例的裂纹检测芯片简单地通过四个tPD单元600来确定是否存在裂纹，并且仅当确定存在裂纹时，才操作TDR模块300。因此，能够明显地提高裂纹检测的效率。此外，由于可以先通过四个tPD单元600确定裂纹的大概位置，因此可以更精确地确定裂纹的位置。
在下文中，将参照图15描述根据本发明构思的示例性实施例的裂纹检测芯片。将省略或简化重复描述。
图15是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
参照图15，根据本发明构思的示例性实施例的裂纹检测芯片的第一边缘布线100可以连接到电流输入模块400和tPD单元600两者。
如上所述，电流输入模块400可以通过辐射镜1000和检测单元410来检测裂纹，并且tPD单元600可以通过输入信号来确定是否存在裂纹。
控制器500可以先指示tPD单元600确定是否存在裂纹。随后，当tPD单元600确定存在裂纹时，控制器500指示电流输入模块400、辐射镜1000以及检测单元410检测裂纹的正确位置。
根据本示例性实施例的裂纹检测芯片先简单地通过tPD单元600确定是否存在裂纹，并且仅当确定存在裂纹时，裂纹检测芯片才操作电流输入模块400、辐射镜1000以及检测单元410。因此，能够明显地提高裂纹检测的效率。
在下文中，将参照图16描述根据本发明构思的示例性实施例的裂纹检测芯片。将省略或简化重复描述。
图16是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
参照图16，根据本发明构思的示例性实施例的裂纹检测芯片的第一边缘布线100可以连接到TDR模块300、电流输入模块400以及tPD单元600。
如上所述，TDR模块300可以使用时域反射计来检测裂纹。电流输入模块400可以通过辐射镜1000和检测单元410来检测裂纹。tPD单元600可以通过输入信号来确定是否存在裂纹。
控制器500可以先指示tPD单元600确定是否存在裂纹。随后，如果tPD单元600确定存在裂纹，则控制器500可以指示TDR模块300或电流输入模块400、辐射镜1000和检测单元410来检测裂纹的正确位置。
控制器500可以决定同时或顺序地执行TDR模块300的裂纹检测方法和电流输入模块400的裂纹检测方法。或者，控制器500可以执行控制以仅执行TDR模块300的裂纹检测方法或电流输入模块400的裂纹检测方法。
由此，通过经控制器500适当地使用这两种方法，根据本示例性实施例的裂纹检测芯片可以更精确且更高效地检测裂纹。
在下文中，将参照图17描述根据本发明构思的示例性实施例的裂纹检测芯片。将省略或简化重复描述。
图17是用于说明根据本发明构思的示例性实施例的裂纹检测芯片的布局图。
参照图17，根据本发明构思的示例性实施例的裂纹检测芯片包括分段边缘布线150，并且第一边缘布线100可以连接到TDR模块300、电流输入模块400、以及四个tPD单元600。
四个tPD单元600(例如，第一tPD单元600a、第二tPD单元600b、第三tPD单元600c以及第四tPD单元600d)可以分别对应于第一分段边缘布线150a、第二分段边缘布线150b、第三分段边缘布线150c以及第四分段边缘布线150d。
控制器500通过第一tPD单元600a、第二tPD单元600b、第三tPD单元600c以及第四tPD单元600d确定裂纹存在于哪个区域，并且可以基于确定结果，通过TDR模块300、或电流输入模块400、辐射镜1000和检测单元410精确地确定裂纹的位置。
因此，根据本示例性实施例的裂纹检测芯片可以先简单地通过四个tPD单元600确定是否存在裂纹，并且仅当确定存在裂纹时，裂纹检测芯片才操作TDR模块300或电流输入模块400、检测单元410和辐射镜1000。因此，能够明显地提高裂纹检测的效率。此外，由于可以先通过多个tPD单元600确定裂纹的大概位置，因此可以更精确地确定裂纹的位置。
在下文中，将参照图3至图5和图18描述根据本发明构思的示例性实施例的裂纹检测方法。将省略或简化重复描述。
图18是用于说明根据本发明构思的示例性实施例的裂纹检测方法的流程图。
参照图18，施加入射波(S110)。
例如，参照图3至图5，TDR模块300可以通过焊盘200将入射波施加到第一边缘布线100。入射波可以在穿过第一边缘布线100行进的过程中遇到裂纹CR时形成反射波。
再次参照图18，检测反射波(S120)。
例如，参照图3至图5，TDR模块300可以检测在与入射波相反的方向上行进的反射波。
再次参照图18，计算到达时间(S130)。
例如，参照图3至图5，TDR模块300通过检测入射波的施加时间点和反射波的到达时间点来计算第一反射波距离L。第一反射波距离L指的可以是从形成裂纹CR的位置到反射波到达的TDR模块300的距离。TDR模块300检测第一反射波距离L并且因此可以精确地检查出现裂纹CR的位置。
再次参照图18，计算裂纹位置(S140)。
例如，参照图3至图5，可以通过入射波的速度、反射波的速度、到达时间等来计算第一反射波距离L。
在下文中，将参照图9至图11、图19和图20描述根据本发明构思的示例性实施例的裂纹检测方法。将省略或简化重复描述。
图19是用于说明根据本发明构思的示例性实施例的裂纹检测方法的流程图，图20是用于详细说明根据本发明构思的示例性实施例的图19的辐射镜裂纹检测操作的流程图。
参照图19和图20，通过辐射镜1000执行裂纹检测(S50)，并且施加发热电流(S51)。
例如，参照图9至图11，电流输入模块400可以将发热电流施加到第一边缘布线100。如果第一边缘布线100中存在裂纹，由于具有裂缝的部分的电阻比没有裂缝的其他部分的电阻高，因此可以通过发热电流来产生热量。
再次参照图20，利用辐射镜1000执行检查(S52)。
例如，参考图9至图11，辐射镜1000位于芯片10上并且可以将芯片10作为整体进行检查。辐射镜1000可以检查被加热的部分，并且可以检测第一边缘布线100的通过发热电流产生热量的部分。
再次参照图20，检测预测的裂纹产生位置(S53)。
例如，参照图9至图11，辐射镜1000可以以图像形式获取关于发热位置的信息。也就是说，辐射镜1000可以获取包括发热位置的图像信息Ia。辐射镜1000可以将图像信息Ia发送到检测单元410。
检测单元410可以从电流输入模块400接收电流输入信息Ib。检测单元410可以通过电流输入信息Ib和图像信息Ia来检测芯片10的出现裂纹的部分上的预测的裂纹产生位置。
再次参照图19，执行TDR裂纹检测(S100)。
TDR裂纹检测指的是图18中描述的方法。由于使用辐射镜1000的裂纹检测方法(S50)与TDR裂纹检测方法不同，因此可以获得不同的结果。因此，通过先使用辐射镜1000执行裂纹检测方法来检测预测的裂纹产生位置(S50)，并且可以在该检测的基础上通过执行TDR裂纹检测(S100)来检测非常精确的裂纹位置。然而，本发明构思不限于此。
或者，根据本示例性实施例的裂纹检测方法执行TDR裂纹检测(S100)来检测预测的裂纹产生位置，并且可以在预测的裂纹产生位置的基础上，通过使用辐射镜1000执行裂纹检测方法来检测精确的裂纹位置(S50)。
在下文中，将参照图12、图18、图21以及图22描述根据本发明构思的示例性实施例的裂纹检测方法。将省略或简化重复描述。
图21是用于说明根据本发明构思的示例性实施例的裂纹检测方法的流程图，图22是用于详细说明根据本发明构思的示例性实施例的图21的确定tPD裂纹是否存在的操作的流程图。
参照图21，确定是否存在tPD裂纹(S40)。参照图22，施加输入信号(S41)。
例如，参照图12，tPD单元600可以将输入信号施加到第一边缘布线100。由tPD单元600施加到第一边缘布线100的输入信号沿着第一边缘布线100行进，并且可以再次返回到tPD单元600。
再次参照图22，检测输入信号的到达时间(S42)。
例如，参照图12，tPD单元600可以通过测量从施加输入信号的时间点到输入信号再次返回的时间点的到达时间，来确定是否存在裂纹。tPD单元600可以通过将新的到达时间与预先存储的在不存在裂纹的情况下的参考到达时间进行比较，来确定是否存在裂纹。如果新的到达时间比参考到达时间长，则tPD单元600可以确定存在裂纹。
再次参照图21，执行TDR裂纹检测(S100)。
TDR裂纹检测指的是图18中描述的方法。根据本示例性实施例的裂纹检测方法首先执行tPD裂纹是否存在的确定(S40)，并且可以仅在确定存在裂缝时执行TDR裂缝检测(S100)。因此，可以提高效率。
在下文中，将参照图13、图18、图21以及图23描述根据本发明构思的示例性实施例的裂纹检测方法。将省略或简化重复描述。
图23是用于说明根据本发明构思的示例性实施例的裂纹检测方法的流程图。
参照图21，执行tPD裂纹是否存在的确定(S40)。
例如，参照图23，施加第一输入信号至第n输入信号(S43)。
为了便于说明，将n设置为4。参照图13，第一tPD单元600a、第二tPD单元600b、第三tPD单元600c以及第四tPD单元600d可以将时钟(CLK)信号分别施加到第一分段边缘布线150a、第二分段边缘布线150b、第三分段边缘布线150c以及第四分段边缘布线150d中的每一个。
再次参照图23，检测第一输入信号至第n输入信号的到达时间(S44)。
参照图13，第一tPD单元600a、第二tPD单元600b、第三tPD单元600c以及第四tPD单元600d可以检测各自的到达时间。
再次参照图23，确定裂纹区域(S45)。
参照图13，每个tPD单元600可以通过将新的到达时间与参考到达时间进行比较来确定是否存在裂纹。如果新的到达时间比参考到达时间长，则可以确定存在裂纹。
再次参照图21，执行TDR裂纹检测(S100)。
上述TDR裂纹检测指的是图18中描述的方法。根据本示例性实施例的裂纹检测方法首先执行tPD裂纹是否存在的确定(S40)并且仅当确定存在裂纹时才可以执行TDR裂纹检测(S100)。因此，可以提高效率。此外，由于可以通过tPD裂纹是否存在的确定来得知裂纹位于所划分区域中的哪个区域中(S40)，因此可以具有更高的效率。
在下文中，将参照图18、图20和图22至图24描述根据本发明构思的示例性实施例的裂纹检测方法。将省略或简化重复描述。
图24是用于说明根据本发明构思的示例性实施例的裂纹检测方法的流程图。
参照图24，执行tPD裂纹是否存在的确定(S40)。
TDR裂纹是否存在的确定指的是图22或图23中描述的方法。
随后，执行辐射镜裂纹检测(S50)。
辐射镜裂纹检测指的是图20中描述的方法。
随后，执行TDR裂纹检测(S100)。
TDR裂纹检测指的是图18中描述的方法。
在根据本发明构思的示例性实施例的裂纹检测方法中，可以以不同的顺序来执行操作S50和S100。
虽然已经参照本发明的示例性实施例具体示出和描述了本发明构思，但是本领域的普通技术人员将理解的是，在不脱离由所附权利要求阐述的本发明构思的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.一种裂纹检测芯片，包括：
芯片，所述芯片包括内部区域和围绕所述内部区域的外部区域；
保护环，所述保护环沿着所述芯片的边缘形成在所述芯片的内部，所述保护环限定所述内部区域和所述外部区域；
边缘布线，所述边缘布线沿着所述内部区域的边缘以闭合曲线的形式设置；以及
焊盘，所述焊盘暴露在所述芯片的表面上并且连接到所述边缘布线，
其中，所述边缘布线连接到时域反射计模块，所述时域反射计模块被配置为通过所述焊盘将入射波施加到所述边缘布线，并检测在所述边缘布线中形成的反射波，以检测裂纹的位置。
2.根据权利要求1所述的裂纹检测芯片，其中，所述保护环包括第一保护环和第二保护环，并且
所述第一保护环与所述内部区域之间的距离大于所述第二保护环与所述内部区域之间的距离。
3.根据权利要求1所述的裂纹检测芯片，其中，垂直于所述芯片的上表面的方向是第一方向，并且
所述保护环在所述第一方向上的宽度大于所述边缘布线在所述第一方向上的宽度。
4.根据权利要求1所述的裂纹检测芯片，其中，所述边缘布线连接到电流输入模块，所述电流输入模块被配置为将发热电流施加到所述边缘布线，并且
由辐射镜对所述边缘布线进行检查，所述辐射镜被配置为感测所述发热电流所产生的热量。
5.根据权利要求4所述的裂纹检测芯片，其中，所述边缘布线包括彼此分开的第一边缘布线和第二边缘布线，
所述焊盘包括彼此分开并分别连接到所述第一边缘布线和所述第二边缘布线的第一焊盘和第二焊盘，
所述电流输入模块分别通过所述第一焊盘和所述第二焊盘将不同大小的发热电流施加到所述第一边缘布线和所述第二边缘布线。
6.根据权利要求1所述的裂纹检测芯片，其中，所述边缘布线连接到时间传播延迟单元，所述时间传播延迟单元被配置为通过所述焊盘将输入信号施加到所述边缘布线，并且通过测量从施加所述输入信号的时间点到所述输入信号再次返回的时间点的到达时间，来确定是否存在裂纹。
7.根据权利要求6所述的裂纹检测芯片，还包括：
分段边缘布线，所述分段边缘布线沿着所述内部区域的边缘以非闭合曲线的形式设置并与所述边缘布线分开，
其中，所述分段边缘布线包括彼此分开的第一分段边缘布线至第n分段边缘布线，
所述焊盘包括分别连接到所述第一分段边缘布线至所述第n分段边缘布线的第一焊盘至第n焊盘，以及
所述时间传播延迟单元包括第一时间传播延迟单元至第n时间传播延迟单元，所述第一时间传播延迟单元至所述第n时间传播延迟单元被配置为分别通过所述第一焊盘至所述第n焊盘分别向所述第一分段边缘布线至所述第n分段边缘布线输入第一输入信号至第n输入信号，以确定是否存在裂纹，
其中，所述n为大于1的自然数。
8.根据权利要求1所述的裂纹检测芯片，其中，所述时域反射计模块通过检测到在所述边缘布线中形成的所述反射波的时间，检测所述裂纹的位置，并且
所述反射波沿着整个所述边缘布线移动至少一次，然后被所述时域反射计模块检测到。
9.根据权利要求1所述的裂纹检测芯片，其中，所述边缘布线包括位于距所述保护环第一距离处的第一部分，以及
位于距所述保护环第二距离处的第二部分，并且
所述第二距离大于所述第一距离。
10.根据权利要求9所述的裂纹检测芯片，其中，所述第一部分和所述第二部分交替地布置在所述边缘布线的闭合曲线上。
11.一种裂纹检测芯片，包括：
衬底，所述衬底包括第一区域和第二区域；
保护环，所述保护环将所述第一区域与所述第二区域分开；
边缘布线，所述边缘布线形成为掩埋在所述第二区域中；以及
焊盘，所述焊盘连接到所述边缘布线并暴露于所述衬底的上表面，
其中，所述边缘布线通过所述焊盘连接到时域反射计模块，并且
所述时域反射计模块被配置为将入射波施加到所述边缘布线，并检测在所述边缘布线中形成的反射波，以检测裂纹的位置。
12.根据权利要求11所述的裂纹检测芯片，其中，所述保护环包含金属。
13.根据权利要求11所述的裂纹检测芯片，其中，所述边缘布线连接到电流输入模块，所述电流输入模块被配置为将发热电流施加到所述边缘布线，并且
所述边缘布线由辐射镜进行检查，所述辐射镜被配置为感测所述发热电流产生的热量。
14.根据权利要求13所述的裂纹检测芯片，其中，所述边缘布线连接到时间传播延迟单元，所述时间传播延迟单元被配置为通过所述焊盘将输入信号施加到所述边缘布线，并且通过测量从施加所述输入信号的时间点到所述输入信号再次返回的时间点的到达时间，来确定是否存在裂纹。
15.根据权利要求11所述的裂纹检测芯片，其中，所述边缘布线连接到时间传播延迟单元，所述时间传播延迟单元被配置为通过所述焊盘将输入信号施加到所述边缘布线，并且通过测量从施加所述输入信号的时间点到所述输入信号再次返回的时间点的到达时间，来确定是否存在裂纹。
16.一种裂纹检测芯片，包括：
边缘布线，所述边缘布线沿所述芯片的边缘布置并形成为闭合曲线形状；以及
焊盘，所述焊盘暴露于所述芯片的表面并连接到所述边缘布线，
其中所述边缘布线连接到时域反射计模块，所述时域反射计模块被配置为通过所述焊盘将入射波施加到所述边缘布线，并检测在所述边缘布线中形成的反射波，以检测裂纹的位置。
17.根据权利要求16所述的裂纹检测芯片，其中，所述芯片的水平形状是具有第一边至第四边的矩形；并且
所述边缘布线包括分别对应于所述第一边至所述第四边的第一线至第四线。
18.根据权利要求17所述的裂纹检测芯片，其中，所述第一线至所述第四线分别与所述第一边至所述第四边平行地延伸。
19.根据权利要求16所述的裂纹检测芯片，其中，所述边缘布线被掩埋在所述芯片中。
20.根据权利要求16所述的裂纹检测芯片，还包括接触，所述接触连接所述边缘布线与所述焊盘。
CN201910139939.9A 2018-02-27 2019-02-26 裂纹检测芯片 Pending CN110197822A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180023638A KR102385105B1 (ko) 2018-02-27 2018-02-27 크랙 검출용 칩 및 이를 이용한 크랙 검출 방법
KR10-2018-0023638 2018-02-27

Publications (1)

Publication Number Publication Date
CN110197822A true CN110197822A (zh) 2019-09-03

Family

ID=67683940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910139939.9A Pending CN110197822A (zh) 2018-02-27 2019-02-26 裂纹检测芯片

Country Status (3)

Country Link
US (2) US10788528B2 (zh)
KR (1) KR102385105B1 (zh)
CN (1) CN110197822A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111480226A (zh) * 2020-03-03 2020-07-31 长江存储科技有限责任公司 在半导体芯片中的保护结构及用于形成其的方法
CN112992250A (zh) * 2021-03-09 2021-06-18 江苏半湖智能科技有限公司 一种芯片边缘检测方法及装置
WO2021190385A1 (zh) * 2020-03-25 2021-09-30 长鑫存储技术有限公司 半导体结构
CN113611629A (zh) * 2021-10-09 2021-11-05 成都嘉纳海威科技有限责任公司 一种芯片隔离环设计及筛片方法
CN113690155A (zh) * 2021-10-27 2021-11-23 成都嘉纳海威科技有限责任公司 一种单片微波集成电路隔离环设计以及芯片筛测方法
CN113782459A (zh) * 2020-06-09 2021-12-10 华邦电子股份有限公司 半导体芯片及用于检测半导体芯片中的边缘裂纹的方法
CN114252754A (zh) * 2020-09-25 2022-03-29 华邦电子股份有限公司 集成电路、破裂状态检测器以及其破裂状态检测方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102385105B1 (ko) 2018-02-27 2022-04-08 삼성전자주식회사 크랙 검출용 칩 및 이를 이용한 크랙 검출 방법
KR102576394B1 (ko) * 2018-09-18 2023-09-08 삼성전자주식회사 반도체 다이의 결함 검출 구조물, 이를 포함하는 반도체 장치 및 반도체 다이의 결함 검출 방법
US11164823B2 (en) 2019-11-20 2021-11-02 Nanya Technology Corporation Semiconductor device with crack-detecting structure and method for fabricating the same
TWI730895B (zh) * 2020-09-03 2021-06-11 華邦電子股份有限公司 積體電路、破裂狀態偵測器以及其破裂狀態偵測方法
JP7093436B1 (ja) 2021-03-01 2022-06-29 華邦電子股▲ふん▼有限公司 集積回路、クラック状態検出器およびクラック状態検出方法
CN113238138B (zh) * 2021-03-31 2023-01-06 无锡芯领域微电子有限公司 用于pcie交换芯片的故障检测方法
US11665638B2 (en) 2021-08-26 2023-05-30 Apple Inc. Application and service context aware cell selection
CN115033053A (zh) * 2022-03-03 2022-09-09 阿里巴巴达摩院(杭州)科技有限公司 信号处理方法和存储介质
KR20240064102A (ko) * 2022-11-04 2024-05-13 삼성전자주식회사 검출 구조물을 포함하는 반도체 장치

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07117370A (ja) 1993-10-22 1995-05-09 New Oji Paper Co Ltd 溶融転写型インク受像シート
US6683329B2 (en) * 2002-02-28 2004-01-27 Oki Electric Industry Co., Ltd. Semiconductor device with slot above guard ring
KR100946681B1 (ko) 2003-10-01 2010-03-09 동부일렉트로닉스 주식회사 칩의 불량 검사용 전원 인가장치
KR100586847B1 (ko) 2003-12-09 2006-06-07 삼성전자주식회사 크랙 검출 방법, 이를 수행하기 위한 크랙 검출 장치 및크랙을검출하기 위한 반도체 칩
KR20060078916A (ko) 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 불량 분석에 소요되는 시간을 줄일 수 있는 반도체 칩의분석 방법
US7649200B1 (en) 2005-05-04 2010-01-19 Advanced Micro Devices, Inc. System and method of detecting IC die cracks
KR20070017245A (ko) 2005-08-06 2007-02-09 삼성전자주식회사 기판 결함 분류 방법
US9107436B2 (en) * 2011-02-17 2015-08-18 Purecircle Sdn Bhd Glucosylated steviol glycoside as a flavor modifier
KR100750192B1 (ko) 2006-05-04 2007-08-17 삼성전자주식회사 크랙 검사 회로를 갖는 반도체 칩 및 이를 이용한 크랙검사 방법
JP2008021864A (ja) * 2006-07-13 2008-01-31 Nec Electronics Corp 半導体装置
DE102006037633B4 (de) 2006-08-10 2008-06-19 Infineon Technologies Ag Halbleiterchip mit Beschädigungs-Detektierschaltung und ein Verfahren zum Herstellen eines Halbleiterchips
KR100781451B1 (ko) 2006-08-30 2007-12-03 동부일렉트로닉스 주식회사 센서를 이용한 웨이퍼 칩핑 검출장치
US8449473B2 (en) * 2006-10-18 2013-05-28 Anaxsys Technology Limited Gas sensor
JP5027529B2 (ja) * 2007-03-01 2012-09-19 ルネサスエレクトロニクス株式会社 半導体装置、ならびに外観検査方法
JP2009250761A (ja) 2008-04-04 2009-10-29 Mitsubishi Electric Corp 基板接続検査装置
DE102008053956A1 (de) * 2008-10-31 2010-05-12 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer aufgeteilten intern verbundenen Sensorstruktur für chipinterne Überwachungszwecke
KR20100128105A (ko) * 2009-05-27 2010-12-07 삼성전자주식회사 신뢰성 검증 반도체 장치
US8563113B2 (en) * 2010-04-20 2013-10-22 Corning Incorporated Multi-laminate hermetic barriers and related structures and methods of hermetic sealing
AU2011269117B2 (en) * 2010-06-23 2014-03-06 Gambro Lundia Ab Preparation of medical solutions from powdery material
US20130082843A1 (en) * 2011-09-30 2013-04-04 Apple Inc. Detection of fracture of display panel or other patterned device
US10310321B2 (en) * 2012-06-21 2019-06-04 Maxell, Ltd. Optical element, manufacturing method of optical element, and optical device
JP2014017437A (ja) * 2012-07-11 2014-01-30 Renesas Electronics Corp 半導体装置およびその製造方法
US9159646B2 (en) 2012-12-13 2015-10-13 Intel Corporation Apparatus and method to monitor die edge defects
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP6221418B2 (ja) * 2013-07-01 2017-11-01 セイコーエプソン株式会社 発光装置および電子機器
JP6120094B2 (ja) * 2013-07-05 2017-04-26 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
CN103823149A (zh) * 2013-12-03 2014-05-28 华为技术有限公司 芯片检测系统及检测方法
US9454684B2 (en) 2014-05-28 2016-09-27 Taiwan Semiconductor Manufacturing Company Limited Edge crack detection system
KR101679205B1 (ko) 2015-03-04 2016-12-07 주식회사 에이치비테크놀러지 디바이스 결함 검출장치
KR102525345B1 (ko) * 2015-09-01 2023-04-25 삼성전자주식회사 반도체 칩
US9698066B2 (en) 2015-10-08 2017-07-04 Samsung Electronics Co., Ltd. Semiconductor chips having defect detecting circuits
KR102432540B1 (ko) * 2015-10-08 2022-08-16 삼성전자주식회사 검사 회로를 갖는 반도체 칩
US10191728B2 (en) * 2015-10-12 2019-01-29 Samsung Electronics Co., Ltd. System and method to reduce storage area usage of android application
DE102016102291B4 (de) 2016-02-10 2023-11-09 Infineon Technologies Ag Halbleiterchip mit bruchdetektion
JP6444914B2 (ja) 2016-03-02 2018-12-26 東芝メモリ株式会社 半導体装置
US10241151B2 (en) * 2017-07-26 2019-03-26 Nxp Usa, Inc. Die crack detector and method therefor
US10998274B2 (en) * 2017-11-30 2021-05-04 Mediatek Inc. Seal ring structure, semiconductor die, and method for detecting cracks on semiconductor die
KR102385105B1 (ko) 2018-02-27 2022-04-08 삼성전자주식회사 크랙 검출용 칩 및 이를 이용한 크랙 검출 방법
JP2019160922A (ja) * 2018-03-09 2019-09-19 東芝メモリ株式会社 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111480226A (zh) * 2020-03-03 2020-07-31 长江存储科技有限责任公司 在半导体芯片中的保护结构及用于形成其的方法
US11791229B2 (en) 2020-03-03 2023-10-17 Yangtze Memory Technologies Co., Ltd. Protection structures in semiconductor chips and methods for forming the same
WO2021190385A1 (zh) * 2020-03-25 2021-09-30 长鑫存储技术有限公司 半导体结构
CN113782459A (zh) * 2020-06-09 2021-12-10 华邦电子股份有限公司 半导体芯片及用于检测半导体芯片中的边缘裂纹的方法
CN113782459B (zh) * 2020-06-09 2024-05-28 华邦电子股份有限公司 半导体芯片的边缘裂纹检测装置及其方法
CN114252754A (zh) * 2020-09-25 2022-03-29 华邦电子股份有限公司 集成电路、破裂状态检测器以及其破裂状态检测方法
CN114252754B (zh) * 2020-09-25 2024-02-27 华邦电子股份有限公司 集成电路、破裂状态检测器以及其破裂状态检测方法
CN112992250A (zh) * 2021-03-09 2021-06-18 江苏半湖智能科技有限公司 一种芯片边缘检测方法及装置
CN113611629A (zh) * 2021-10-09 2021-11-05 成都嘉纳海威科技有限责任公司 一种芯片隔离环设计及筛片方法
CN113611629B (zh) * 2021-10-09 2022-01-04 成都嘉纳海威科技有限责任公司 一种芯片隔离环设计及筛片方法
CN113690155A (zh) * 2021-10-27 2021-11-23 成都嘉纳海威科技有限责任公司 一种单片微波集成电路隔离环设计以及芯片筛测方法
CN113690155B (zh) * 2021-10-27 2022-02-11 成都嘉纳海威科技有限责任公司 一种单片微波集成电路隔离环设计以及芯片筛测方法

Also Published As

Publication number Publication date
KR102385105B1 (ko) 2022-04-08
US20190265291A1 (en) 2019-08-29
US11740276B2 (en) 2023-08-29
KR20190102759A (ko) 2019-09-04
US10788528B2 (en) 2020-09-29
US20210018553A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
CN110197822A (zh) 裂纹检测芯片
TWI754151B (zh) 晶圓級測試方法及其測試結構
US7612573B2 (en) Probe sensing pads and methods of detecting positions of probe needles relative to probe sensing pads
US9823300B2 (en) Process for controlling the correct positioning of test probes on terminations of electronic devices integrated on a semiconductor and corresponding electronic device
JP7061510B2 (ja) 炭化ケイ素半導体装置の製造方法および検査システム
KR20080072388A (ko) 식별 영역을 이용하여 정상 다이를 선별하는 방법
TW201709373A (zh) 作爲腐蝕檢出器用的接觸通道鏈
US11231376B2 (en) Method for semiconductor wafer inspection and system thereof
US9564380B2 (en) Marker pattern for enhanced failure analysis resolution
CN104253113B (zh) 一种测量时使用的定位标记及其识别方法
CN107591339B (zh) 测试结构以及测试方法
EP1750097B1 (en) Magnetic Sensor
JP5846153B2 (ja) 半導体装置および半導体装置の研磨方法
CN104979257A (zh) 用于无图案硅片测量的定位方法
US6480017B2 (en) Evaluating pattern for measuring an erosion of a semiconductor wafer polished by a chemical mechanical polishing
US20160313395A1 (en) Optical antennas for advanced integrated circuit testing
US20150084659A1 (en) Contact arrangements and methods for detecting incorrect mechanical contacting of contact structures
TWI841243B (zh) 測試元件組
CN111243975B (zh) 显示面板检测方法及显示面板检测装置
JP2014236124A (ja) 半導体装置、半導体装置の検査方法
JP7412740B2 (ja) 半導体集積回路装置及び光センサ
US6866416B1 (en) Detecting heat generating failures in unpassivated semiconductor devices
JP4995495B2 (ja) 半導体装置
KR100683385B1 (ko) 반도체 소자 결함 모니터링 복합 패턴
JPH1167862A (ja) パッケージ評価用の半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination