JP7093436B1 - 集積回路、クラック状態検出器およびクラック状態検出方法 - Google Patents

集積回路、クラック状態検出器およびクラック状態検出方法 Download PDF

Info

Publication number
JP7093436B1
JP7093436B1 JP2021031970A JP2021031970A JP7093436B1 JP 7093436 B1 JP7093436 B1 JP 7093436B1 JP 2021031970 A JP2021031970 A JP 2021031970A JP 2021031970 A JP2021031970 A JP 2021031970A JP 7093436 B1 JP7093436 B1 JP 7093436B1
Authority
JP
Japan
Prior art keywords
circuit
detection ring
current
state
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021031970A
Other languages
English (en)
Other versions
JP2022133098A (ja
Inventor
志棟 湯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to JP2021031970A priority Critical patent/JP7093436B1/ja
Application granted granted Critical
Publication of JP7093436B1 publication Critical patent/JP7093436B1/ja
Publication of JP2022133098A publication Critical patent/JP2022133098A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】集積回路、クラック状態検出器、およびクラック状態検出方法が提供される。【解決手段】クラック状態検出器は、検出リング、複数のスイッチ、および電流測定回路を含む。検出リングは、直列に結合された複数の導線セグメントにより形成される。検出リングは、集積回路の少なくとも1つのガードリングの側面に隣接して配置される。検出リングは、第1の基準電圧および第2の基準電圧を受け取る第1の端点および第2の端点を有する。各スイッチは、2つの隣接する導線セグメントの間に配置される。複数のスイッチは、それぞれ複数の制御信号に応じてターンオンまたはカットオフされる。電流測定回路は、制御信号を送信して、各スイッチのターンオンまたはカットオフ状態に応じて検出リングの電流を測定し、集積回路のクラック状態を検出する。【選択図】図1

Description

本発明は、集積回路のクラック状態検出器およびクラック状態検出方法に関し、特に、集積回路の短絡または開回路状態を検出できる集積回路のクラック状態検出器およびクラック状態検出方法に関する。
集積回路の開発がより軽く、より薄く、より小さくなる方向に進むにつれて、集積回路のバックエンドでのパッケージングや検査も影響を受ける。より薄く、より複雑なパッケージングプロセスは、集積回路に小さなクラックを生成する可能性があり、クラックは、インピーダンスのより大きな変化(たとえば、開回路をもたらす)をより簡単に検出できるようにする必要がある。マイクロクラックのあるこれらの集積回路は、長期間使用した後で初めて故障することが多く、そのとき顧客から苦情が寄せられることになる。したがって、クラック状態による故障を検出する効果的なメカニズムを提供できれば、それを使用して製造プロセスのパラメータを評価および改善し、集積回路にマイクロクラックが発生する可能性を低減することができる。
マイクロクラックのある集積回路は、検出するのが困難であり、長期間の使用後にのみ故障することが多く、そのとき顧客から苦情が寄せられることになる。
本発明は、クラック状態による集積回路の短絡状態または開回路状態を効果的に検出することができる集積回路、クラック状態検出器、およびクラック状態検出方法を提供する。
本発明のクラック状態検出器は、検出リング、複数のスイッチ、および電流測定回路を含む。検出リングは、直列に結合された複数の導線セグメントにより形成される。検出リングは、集積回路の少なくとも1つのガードリングの側面に隣接して配置される。検出リングは、第1の基準電圧および第2の基準電圧を受け取る第1の端点および第2の端点を有する。スイッチの各々は、2つの隣接する導線セグメントの間に配置される。複数のスイッチは、それぞれ複数の制御信号に応じてターンオンまたはカットオフされる。電流測定回路は、制御信号を送信して、スイッチの各々のターンオンまたはカットオフ状態に応じて検出リングの電流を測定し、集積回路のクラック状態を検出する。
本発明の集積回路は、少なくとも1つのガードリングおよびクラック状態検出器を含む。ガードリングは集積回路の外周を囲んでいる。クラック状態検出器は、ガードリングに隣接して配置されている。
本発明のクラック状態の検出方法は、集積回路に適している。集積回路は、集積回路の外周を囲む少なくとも1つのガードリングを有する。クラック状態の検出方法は、検出リングをガードリングに隣接して配置し、検出リングは直列に結合された複数の導線セグメントによって形成するステップ、複数のスイッチを検出リングに配置し、各スイッチは2つの隣接する導線セグメントの間に配置するステップ、および複数の制御信号を送信して、複数のスイッチのターンオン状態またはカットオフ状態をそれぞれ制御するステップを含む。そして、集積回路のクラック状態を検出するために、検出リングの電流を測定するステップも含む。
以上に基づき、本発明のクラック状態検出器は、クラック状態による集積回路の開回路または短絡を自動的に検出することができ、且つクラック状態による集積回路の短絡の位置を効果的に検出することができ、したがって、集積回路の故障解析中に漏れ電流の位置を特定するのに役立つものである。
本発明の一実施形態によるクラック状態検出器の概略図である。 本発明の一実施形態による短絡状態検査の複数の実施状態の一つの概略図である。 本発明の一実施形態による短絡状態検査の複数の実施状態の一つの概略図である。 本発明の一実施形態による短絡状態検査の複数の実施状態の一つの概略図である。 本発明の一実施形態による短絡状態検査の複数の実施状態の一つの概略図である。 本発明の一実施形態による短絡状態検査の複数の実施状態の一つの概略図である。 本発明の一実施形態による短絡状態検査の複数の実施状態の一つの概略図である。 本発明の一実施形態による開回路状態検査の概略図である。 本発明の一実施形態による集積回路の概略図である。 本発明の一実施形態によるクラック状態の検出方法のフローチャートを示す。 本発明の別の実施形態によるクラック状態の検出方法のフローチャートを示す。
図1を参照すると、図1は本発明の一実施形態によるクラック状態検出器の概略図である。クラック状態検出器100は、検出リング110、スイッチSW1~SW10、および電流測定回路120を含む。検出リング110は、互いに直列に順次結合された複数の導線セグメントWLA1~WLA11を含む。スイッチSW1~SW10は、検出リング110内に順次配置される。スイッチSW1~SW10の各々は、2つの隣接する導線セグメントWLA1~WLA11との間に配置される。具体的には、この実施形態では、スイッチSW1は、隣接する導線セグメントWLA1とWLA2との間に配置され、スイッチSW2は、隣接する導線セグメントWLA2とWLA3との間に配置され、以下同様である。したがって、スイッチSW1~SW10のそれぞれの配置位置は知ることができる。
スイッチSW1~SW10は、それぞれ制御信号CT1~CT10を受信し、制御信号CT1~CT10に応じてそれぞれターンオンまたはカットオフされる。
さらに、検出リング110はまた、第1の端点ED1および第2の端点ED2を有する。導線セグメントWLA1~WLA11は、第1の端点ED1と第2の端点ED2の間に順次配置される。第1の端点ED1は、第1の基準電圧VD1を受け取るように構成され、第2の端点ED2は、第2の基準電圧VD2を受け取るように構成され得る。さらに、検出リング110は、ガードリングGR1~GR3の側面に配置され得る。ちなみに、ガードリングGR1~GR3の数に制限はない。単一の集積回路では、1つまたは複数のガードリングが集積回路の外周に配置されることが多い。本発明のこの実施形態の検出リング110は、図1に示すように、集積回路の最も内側のガードリングGR3の内側に配置することができる。あるいは、検出リング110はまた、ガードリングGR1~GR3の任意の2つの間に配置してもよいが、それに限定されない。この実施形態では、ガードリングGR1~GR3は、基準電圧VSSを受け取る。
電流測定回路120はスイッチSW1~SW11に結合され、且つ検出リング110の第1の端点ED1および第2の端点ED2に結合される。電流測定回路120は、第1の基準電圧VD1を第1の端点ED1に供給し、第2の基準電圧VD2を第2の端点ED2に供給するように構成される。さらに、電流測定回路120は、制御信号CT1~CT10を発生してスイッチSW1~SW10のターンオンまたはカットオフ状態をそれぞれ制御する。スイッチSW1~SW10の各々は独立して制御され得る。
電流測定回路120は、クラック状態検出器100が配置されている集積回路のクラック状態を検出するために、スイッチSW1~SW10のそれぞれのターンオンまたはカットオフ状態に従って、検出リング110の電流を測定するように構成される。
この実施形態では、集積回路のクラック状態の検出は、短絡状態検査および開回路状態検査を含み得る。図2A~2Fを参照すると、図2A~2Fは、本発明の一実施形態による短絡状態検査の複数の実施状態の概略図である。図2Aでは、図1に示されるハードウェアアーキテクチャに基づいて、クラック状態検出器100が短絡状態検査を実行するとき、電流測定回路120が、制御信号CT1~CT10を送信して、スイッチSW1~SW10をすべてターンオンすることができる。加えて、電流測定回路120は、同じ電圧値の第1の基準電圧VD1および第2の基準電圧VD2を、検出リング110の第1の端点ED1および第2の端点ED2にそれぞれ送る。さらに、第1の基準電圧VD1および第2の基準電圧VD2の電圧値は、ガードリングGR1~GR3が受ける基準電圧VSSの電圧値とは異なる。例えば、ガードリングGR1~GR3が受ける基準電圧VSSは接地電圧とし得るが、第1の基準電圧VD1および第2の基準電圧VD2の電圧値は接地の電圧値よりも大きい任意の電圧値とし得る。
理想的な状態に基づいて、検出リング110の2つの端点(第1の端点ED1および第2の端点ED2)およびガードリングGR1~GR3は互いに絶縁分離されている。したがって、理想的な状態では、検出リング110上の第1の端点ED1または第2の端点ED2とガードリングGR1~GR3のいずれか1つとの間の電流測定回路120によって測定される電流はゼロになるはずである。しかしながら、実際の使用中に、集積回路にクラックが生じる可能性があり、それにより、ガードリングGR1~GR3の少なくとも1つと検出リング110との間に短絡を生じる可能性がある。この短絡によって、検出リング110の第1の端点ED1および/または第2の端点ED2とガードリングGR1~GR3の少なくとも1つがループを生成し、電流を生成する。したがって、電流測定回路120は、検出リング110の電流が予め設定された臨界値よりも大きいことを検出すると、集積回路にクラック状態が発生し、短絡が発生したと判断することができる。
臨界値は、電流測定誤差による電流測定回路120による短絡状態の誤判定を排除するために使用することができる。臨界値の大きさは、設計者が自由に設定することができる。
ちなみに、検出リング110が短絡により過電流を発生するのを防ぐために、検出リング110の第1の端点ED1と第2の端点ED2との間に、適切な抵抗値を有する抵抗を直列に結合することができる。
電流測定回路120は、検出リング110とガードリングGR1~GR3との間に発生する短絡を検出すると、さらに短絡位置の検出を行うことができる。ここで、電流測定回路120は、検出リング110の電流を測定する前に、スイッチSW1~SW10の順次配置に従って、例えば、第1の順序(スイッチSW1からスイッチSW10まで)または第2の順序(スイッチSW10からスイッチSW1まで)に従って、スイッチSW1~SW10を1つずつカットオフすることができる。このとき、検出リング110とガードリングGR1~GR3との間の短絡の位置が検出リング110の測定電流に従って決定される。第1の順序は第2の順序と反対である。
図2Bを参照すると、短絡路SP1が、ガードリングGR1~GR3と、検出リング110の導線セグメントWLA3との間に生じている。この例では、第1のステップにおいて、第1の順序(スイッチSW1からスイッチSW10まで)に従って、スイッチSW1を最初にカットオフするが、スイッチSW2~SW10はターンオンのままにする。このとき、ガードリングGR1~GR3は、短絡路SP1を介して第2端点ED2とループを生成し、これにより電流測定回路120によって測定される検出リング110の第2端点ED2と基準電圧VSSとの間の電流は臨界値よりも大きくなり得る。したがって、短絡位置検査を継続する必要がる。次に、第2のステップにおいて、スイッチSW1とSW2の両方をカットオフするが、残りのスイッチSW3~SW10はターンオンのままにする。ガードリングGR1からGR3は依然として短絡路SP1を介して第2の端点ED2とループを生成することができ、これにより、電流測定回路120によって測定される電流は臨界値より大きくなり得る。したがって、短絡位置検査操作を続行する必要がある。続いて、第3のステップにおいて、スイッチSW1~SW3がすべてカットオフされる。このとき、短絡路SP1と検出リング110との間の接続が遮断され、残りのスイッチSW4~SW10がターンオンのままであることに留意されたい。したがって、電流測定回路120によって測定される検出リング110の電流は、臨界値よりも小さくなる。これに基づいて、短絡路SP1は、検出リング110のスイッチSW3とSW2との間の導線セグメントWLA3にあると決定することができ、短絡状態が検出リング110に発生する位置を得ることができる。
図2Cにおいて、すべてのスイッチSW1~SW10がカットオフされ、電流測定回路120によって測定される検出リング110の電流が依然として臨界値よりも大きい場合、それは、短絡路SP3がガードリングGR1~GR3と導線セグメントWLA1との間に発生することおよび/または短絡路SP2がガードリングGR1~GR3と導線セグメントWLA11との間に発生することを示す。したがって、短絡状態が検出リング110上で発生する位置を依然として決定することができる。
さらに、図2Dにおいて、短絡路SP4がガードリングGR1~GR3と検出リング110の導線セグメントWLA9との間に生じている。この例では、第2の順序(スイッチSW10からスイッチSW1まで)に従って、第1のステップにおいて、スイッチSW10が最初にカットオフされるが、スイッチSW9~SW1はターンオンされたままにされる。このとき、ガードリングGR1~GR3は、短絡路SP4を介して第1端点ED1とループを生成し、これにより、電流測定回路120により測定される検出リング110の第1端点ED1と基準電圧VSSとの間の電流が臨界値よりも大きくなり得る。したがって、短絡位置検査を継続する必要がある。次に、第2のステップにおいて、スイッチSW10とSW9の両方がさらにカットオフされるが、残りのスイッチSW8~SW1はターンオンされたままにされる。ガードリングGR1~GR3は依然として短絡路SP4を介して第1の端点ED1とループを生成することができ、これにより、電流測定回路120によって測定される電流は臨界値より大きくなり得る。したがって、短絡位置テスト動作を続行する必要がある。続いて、第3のステップにおいて、スイッチSW10~SW8がすべてカットオフされるが、残りのスイッチSW7~SW1はターンオンのままにされる。このとき、短絡路SP4と検出リング110との間の接続がカットオフされていることに注目されたい。したがって、電流測定回路120により測定される検出リング110の電流は、臨界値よりも小さくなり得る。これに基づいて、短絡路SP4は、検出リング110上のスイッチSW8とSW9の間の導線セグメントWLA9上にあると決定することができ、短絡状態が検出リング110に発生する位置を得ることができる。
図2Cの例と同様に、第2の順序による検査のプロセスにおいて、すべてのスイッチSW10~SW1がカットオフされ、電流測定回路120により測定された検出リング110の電流が依然として臨界値よりも大きい場合、それは、短絡路が導線セグメントWLA1および/またはWLA11で生じていることを示す。
図2Eの例では、電流測定回路120は、互いに異なる第1の基準電圧VD1および第2の基準電圧VD2を生成し、第1の端点ED1および第2の端点ED2にそれぞれ提供することができる。第1の基準電圧VD1が第2の基準電圧VD2よりも大きい場合、第2の基準電圧VD2は、ガードリングGR1~GR3が受け取る基準電圧VSSに等しくしてもよい。対照的に、第1の基準電圧VD1が第2の基準電圧VD2よりも小さい場合、第1の基準電圧VD1は、ガードリングGR1~GR3が受け取る基準電圧VSSに等しくしてもよい。
第1の基準電圧VD1および基準電圧VSSを例に取ると、スイッチSW1~SW10がすべてターンオンされると、電流測定回路120により測定される第2の端点ED2と基準電圧VSSとの間の電流は、臨界値よりも大きくなり得る。次に、スイッチが第1の順序(スイッチSW1からスイッチSW10へ)に従って順次カットオフされる。たとえば、第1の段階では、スイッチSW1がカットオフされる(スイッチSW2~SW10はオンのままである)。図2Eに基づくと、ガードリングGR1~GR3と検出リング110との間に短絡路SP5が存在する。したがって、電流測定回路120により測定される第2の端点ED2と基準電圧VSSとの間の電流は、臨界値よりも大きいままであり、短絡位置検査を続行する必要があることを示す。第2段階では、スイッチSW2がカットオフされ、スイッチSW3~SW10はオンのままである。このとき、検出リング110の第2の端点ED2は、短絡路SP5を介して基準電圧VSSに接続されたままであり得るため、電流測定回路120によって測定される電流は臨界値よりも大きいままである。
第2段階では、スイッチSW1は、カットオフでもオンでもどちらでもよく、制限はないことに留意されたい。
上記の手順に続いて、スイッチSW3~SW8が、それぞれ、複数の段階で順次にカットオフされ得る。スイッチSW8がカットオフされると、短絡路SP5と検出リング110の第2の端点ED2との間の接続経路が遮断される。したがって、電流測定回路120により測定される電流は臨界値よりも小さくなり得る。これに基づいて、短絡路SP5がスイッチSW7とSW8の間の導線セグメントで発生することを知ることができる。また、電流測定回路120により測定される電流が臨界値未満の場合、短絡状態位置検査を停止することができる。
ちなみに、電流測定回路120によって測定される電流が、スイッチSW10がカットオフされた後も臨界値よりも大きい場合、それは、スイッチSW10と第2の端点ED2との間に短絡路が発生していることを示す。
図2Fの例では、例として、第2の基準電圧VD2と基準電圧VSSが同じ電圧である。スイッチSW1~SW10がすべてターンオンにされると、電流測定回路120により測定される第1の端点と基準電圧VSSとの間の電流は、臨界値よりも大きくなり得る。次に、第2の順序(スイッチSW10からスイッチSW1へ)に従って、スイッチが順次カットオフされる。たとえば、第1の段階では、スイッチSW10がカットオフされる(スイッチSW9~SW1はオンのままである)。図2Fでは、ガードリングGR1~GR3と検出リング110との間に短絡路SP6が存在する。したがって、電流測定回路120により測定される第1の端点ED1と基準電圧VSSとの間の電流は、臨界よりも大きいままであり、短絡位置検査を続行する必要があることを示す。第2の段階では、スイッチSW9がカットオフされ、スイッチSW8~SW1はオンのままである。このとき、検出リング110の第1端点ED1は、短絡路SP6を介して基準電圧VSSに接続されたままであり得るため、電流測定回路120により測定される電流は、臨界値よりも大きいままである。
第2の段階では、スイッチSW10は、カットオフでもオンでもどちらでもよく、制限はないことに留意されたい。
上記の手順に続いて、スイッチSW8およびSW7がそれぞれ複数の段階で順次に遮断され得る。図2Fでは、スイッチSW7がカットオフされると、短絡路SP6と検出リング110の第1の端点ED1との間の接続経路が遮断される。したがって、電流測定回路120により測定される電流は、臨界値よりも小さくなり得る。これに基づいて、短絡路SP6がスイッチSW7とSW8の間の導線セグメントで発生する知ることができる。また、電流測定回路120により測定される電流が臨界値未満の場合には、短絡状態位置検査を停止することができる。
ちなみに、電流測定回路120により測定される電流が、スイッチSW1がカットオフされた後も臨界値よりも大きい場合、それは、スイッチSW1と第1の端点ED1との間に短絡路が発生していることを示す。
他方、図1を再度参照すると、集積回路の開回路状態の検査時に、電流測定回路120は、第1の基準電圧VD1と第2の基準電圧VD2を相違させ、制御信号CT1~CT10を提供してスイッチSW1~SW10をすべてターンオンさせることができる。理論的には、検出リング110の第1の端点ED1と第2の端点ED2との間の電圧差(第1の基準電圧VD1と第2の基準電圧VD2との差)に基づいて、電流測定回路120は検出リング110において一定量の電流を測定できるはずである。したがって、電流測定開回路120が検出リング110の電流が臨界値よりも小さいことを検出した場合、それは、集積回路のクラック状態に起因して検出リング110の少なくとも一部に開回路状態が発生していることを示し、開回路状態検査を完了することができる。
短絡状態検査の前に開回路状態検査を実施することができ、開回路状態検査により検出リング110に開回路状態がないことを確認した後に短絡状態検査を実施することができることは注目に値する。
図3を参照すると、図3は本発明の一実施形態による開回路状態検査の概略図である。図3では、図1に示すハードウェアアーキテクチャに基づいて、開回路状態検査において、電流測定回路120は、制御信号CT1~CT10を送信して、スイッチSW1~SW10をすべてターンオンすることができる。電流測定回路120はまた、検出リング110の第1の端点ED1および第2の端点ED2に、それぞれ異なる第1の基準電圧VD1および第2の基準電圧VD2を提供する。
正常状態では、検出リング110の第1の端点ED1と第2の端点ED2との間に形成されるループは、第1の基準電圧VD1と第2の基準電圧VD2との差に基づいて、一定の電流を有するはずである。したがって、電流測定回路120が、検出リング110の電流が予め設定された臨界値より小さいことを検出した場合、それは、集積回路のクラック状態に起因して検出リング110に開回路状態が発生しているかもしれないことを示す。
臨界値は、第1の基準電圧VD1と第2の基準電圧VD2との間の電圧差、および検出リング110の等価抵抗値に従って設定することができるが、これに限定されない。
図4を参照すると、図4は本発明の一実施形態による集積回路の概略図である。集積回路400は、ガードリングGR1~GR3、検出リング410、電流測定回路420、およびスイッチSW1~SW8を含む。検出リング410、電流測定回路420、およびスイッチSW1~SW8は、クラック状態検出器を形成する。検出リング410は、第1の端点ED1および第2の端点ED2を有する。スイッチSW1~SW8は、第1の端点ED1と第2の端点ED2の間に順次配置され、電流測定回路420によって生成される制御信号CT1~CT8に応じて、それぞれターンオンまたはカットオフされる。電流測定開回路420は第1の基準電圧VD1および第2の基準電圧VD2をそれぞれ第1の端点ED1および第2の端点ED2に提供する。
ガードリングGR1~GR3は、集積回路400の外周に配置され、集積回路400を取り囲む。検出リング410は、ガードリングGR1~GR3の側面に配置され得る。この実施形態では、検出リング410は、最も内側のガードリングGR3の内側に配置されている。本発明の他の実施形態では、検出リング410はガードリングGR1~GR3のうちの2つの間に配置することもできる。検出リング410を構築するために使用される材料は、ガードリングGR1からGR3を構築するために使用される材料と同じとし得るが、それに限定されない。検出リング410およびガードリングGR1~GR3は、当業者によく知られている方法で配置することができるが、これに限定されない。一実施形態では、ガードリングGR1~GRが受け取る基準電圧VSSは、集積回路400内の接地電圧とし得る。
スイッチSW1~SW8は、トランジスタなどの当業者によく知られている半導体デバイスによって構成することができる。
集積回路400のクラック状態の検出中、電流測定回路420は、同じ電圧または異なる電圧の第1の基準電圧VD1および第2の基準電圧VD2をそれぞれ第1の端点ED1および第2の端点ED2に供給することができる。クラック状態の検出の詳細については図2A~図3の前述の実施形態を参照することができ、ここでは繰り返し説明しない。
電流測定回路420は、電圧供給回路および制御信号生成回路を含み得る。電圧供給回路は、異なる検査に従って、同じ電圧または異なる電圧の第1の基準電圧VD1および第2の基準電圧VD2を提供することができる。制御信号生成回路は、コマンドの受信後に、短絡状態検査または開回路状態検査を開始し、制御信号CT1~CT8を生成するデジタル回路とし得る。集積回路400は、外部デバイスにより供給される信号を受信してコマンドを生成することができる。
上記の説明から、本発明の集積回路400は、いつでもの必要な時に集積回路400のクラック状態の検出を実行できることが示されている。換言すれば、本発明の実施形態の集積回路400は、信頼性検査の完了後いつでも、クラック状態の検出を1回以上実行することができる。長期間使用した後で、クラック状態の検出を1回以上行うこともできる。したがって、集積回路400のクラック状態をいつでもリアルタイムに効果的に監視することができる。
本発明の実施形態では、スイッチSW1~SW8の数および検出リング410上のそれらの配置位置に制限がないことは注目に値する。設計者は、スイッチSW1~SW8の数およびスイッチSW1~SW8のそれぞれの位置を集積回路400の物理的構造および/または検出分解能の要件に応じて決定することができ、制限はない。
図5を参照すると、図5は、本発明の一実施形態によるクラック状態の検出方法のフローチャートを示す。図5の検出プロセスは、集積回路に適用可能である。集積回路は、集積回路の外周を取り囲む少なくとも1つのガードリングを有する。ステップS510において、検出リングが少なくとも1つのガードリングに隣接して配置され、検出リングは、直列に結合された複数の導線セグメントによって形成される。ステップS520において、複数のスイッチが検出リング上に配置され、各スイッチは2つの隣接する導線セグメントの間に配置される。次に、ステップS530において、複数の制御信号が複数のスイッチに送信されて、それぞれのスイッチをターンオンまたはカットオフ状態に制御する。そして、ステップS540において、集積回路のクラック状態を検出するために、検出リングの電流が測定される。
上記のステップの実施の詳細については前述の複数の実施形態および実装の詳細な説明を参照することができ、ここでは繰り返し説明されない。
図6を参照すると、図6は本発明の別の実施形態によるクラック状態の検出方法のフローチャートを示す。ステップS610において、開回路状態検査が実施され、検査結果が、検出リングが開回路状態であることを示したとき、開回路状態の検出(ステップS611)が指示される。ステップS610の開回路状態検査は、図3の前述の実施形態の説明に従って実行することができ、その説明はここでは繰り返さない。
ステップS610が、検出リングに開回路がないことを検出した場合、ステップS620を実行して、短絡状態の検出を実行することができる。ステップS620の短絡状態検査を、図2Aの前述の実施形態の説明に従って実行することができ、その説明はここでは繰り返さない。ステップS620の検査結果が、検出リングが短絡状態にあることを示した場合、ステップS630の短絡位置の検出を実行することができる。対照的に、ステップS620の検査結果が、検出リングに短絡がないことを示す場合、検出リングに開回路も短絡もないことが指示される(ステップS621)。
ステップS630は、図2B~2Fの実施状態のうちの少なくとも1つによって実行することができ、ここでは繰り返し説明しない。検出リングの電流が臨界値未満であると検出された場合、短絡位置が検出され、検査が停止され得る(ステップS631)。ステップS630が、検出リングの電流が臨界値よりも大きいことを検出し続ける場合、それは端点(第1の端点および/または第2の端点)が損傷した可能性があり、検査が停止される(ステップS632)。
要約すると、本発明は、検出リングを配置し、その検出リング内に複数のスイッチを配置すること、検出リングの2つの端点に異なるまたは同じ基準電圧を提供すること、さらにスイッチをターンオンまたはカットオフすることによって、クラックによる集積回路の短絡または開回路を効果的に検出することができる。本発明の実施形態のクラック状態検出器は、集積回路内に配置され、したがって、いつでも作動させることができる。これは、故障解析中に集積回路の電流漏れの位置を特定するのに役立ち、集積回路の製造プロセスおよび製造パラメータのさらなる調整を行うことが可能になり、集積回路の信頼性を向上させることができる。
本発明は、上述の例示的な実施形態とともに開示してきたが、それらは本発明を限定することを意図するものではない。当業者は、本発明の精神および範囲内において様々な変更および修正を行うことができる。したがって、本発明の範囲は、本明細書に添付された特許請求の範囲およびそれらの同等物によって特定される。
本発明のクラック状態検出器は、クラック状態に起因する集積回路の開回路または短絡を自動的に検出することができ、且つクラック状態に起因する集積回路の短絡の位置を効果的に検出することができるので、集積回路の故障解析時に漏れ電流の位置を特定するのに役立つ。これにより、製造工程のパラメータを評価し改善し、集積回路に微小クラックが発生する可能性を低減することができ、微小クラックによる故障による将来の顧客からの苦情を防ぐことができる。
100:クラック状態検出器
110:検出リング
120:電流測定回路
CT1~CT10:制御信号
ED1:第1の端点
ED2:第2の端点
SW1~SW10:スイッチ
VD1:第1の基準電圧
VD2:第2の基準電圧
VSS:基準電圧
WLA1~WLA11:導線セグメント
GR1~GR3:ガードリング

Claims (20)

  1. 集積回路に適したクラック状態検出器であって、
    直列に結合された複数の導線セグメントにより形成された検出リングであり、前記集積回路の少なくとも1つのガードリングの側面に隣接して配置され且つ第1の基準電圧および第2の基準電圧をそれぞれ受け取る第1の端点および第2の端点を有する、検出リングと、
    複数のスイッチであり、各々が2つの隣接する導線セグメントの間にそれぞれ配置され且つ複数の制御信号に応じてそれぞれターンオンまたはカットオフされる、複数のスイッチと、
    前記集積回路のクラック状態を検出するために、前記複数の制御信号を送信し、前記複数のスイッチの各々のそれぞれのターンオンまたはカットオフ状態に応じて前記検出リングの電流を測定する電流測定回路と、
    を備える、クラック状態検出器。
  2. 短絡状態検査において、前記電流測定回路は、前記第1の基準電圧と前記第2の基準電圧を同じ電圧にすることができるとともに、前記第1の基準電圧と前記少なくとも1つのガードリングにより受け取られる第3の基準電圧を異なる電圧にすることができ、前記電流測定回路は、前記複数のスイッチがすべてターンオンされたとき、前記検出リングの前記電流を測定することによって前記集積回路の前記クラック状態を決定する、請求項1に記載のクラック状態検出器。
  3. 前記短絡状態検査において、前記電流測定回路は、前記検出リングの前記電流が臨界値より大きくなるとき、前記検出リングと前記少なくとも1つのガードリングとの間に短絡が発生すると決定する、請求項2に記載のクラック状態検出器。
  4. 前記短絡状態検査において、前記電流測定回路は、さらに、前記複数のスイッチの各々を、前記複数のスイッチの順次配置の第1の順序に従って1つずつカットオフすることができ、前記検出リングの前記電流が前記臨界値よりも大きくなるとき、前記検出リングの前記電流に応じて、前記検出リングと前記少なくとも1つのガードリングとの間で前記短絡が発生する位置を決定することができる、請求項3に記載のクラック状態検出器。
  5. 前記短絡状態検査において、前記電流測定回路は、さらに、前記複数のスイッチの各々を、前記複数のスイッチの前記順次配置の前記第1の順序とは反対の第2の順序に従って1つずつカットオフすることができ、前記検出リングの前記電流が前記臨界値より大きくなるとき、前記検出リングの前記電流に応じて、前記検出リングと前記少なくとも1つのガードリングとの間で前記短絡が発生する前記位置を決定することができる、請求項4に記載のクラック状態検出器。
  6. 短絡状態検査において、前記電流測定回路は、前記第1の基準電圧と前記第2の基準電圧を異ならせることができ、前記クラック状態検出器は、初期時間間隔中に前記複数のスイッチをすべてターンオンすることができ、前記初期時間間隔後に前記複数のスイッチの各々を第1の順序に従ってカットオフすることができ、前記電流測定回路は、前記検出リングの前記電流が臨界値より小さいかどうかに応じて前記集積回路の前記クラック状態を決定する、請求項1に記載のクラック状態検出器。
  7. 前記短絡状態検査において、前記初期時間間隔中に前記複数のスイッチをすべてターンオンすることができ、前記初期時間間隔後に前記複数のスイッチの各々を前記第1の順序と反対の第2の順序に従ってカットオフすることができ、前記電流測定回路は、前記検出リングの前記電流が前記臨界値よりも小さいかどうかに応じて、前記集積回路の前記クラック状態を決定する、請求項6に記載のクラック状態検出器。
  8. 開回路状態検査において、前記電流測定回路は、前記第1の基準電圧と前記第2の基準電圧を異ならせることができるとともに、前記複数のスイッチをすべてターンオンさせることができ、前記電流測定回路は、前記検出リングの前記電流に応じて前記集積回路の前記クラック状態を決定する、請求項1に記載のクラック状態検出器。
  9. 前記開回路状態検査において、前記電流測定回路は、前記検出リングの前記電流が閾値より小さいことを検出したとき、前記検出リングに開回路が生じたことを決定する、請求項8に記載のクラック状態検出器。
  10. 前記開回路状態検査は短絡状態検査の前に行う、請求項8に記載のクラック状態検出器。
  11. 集積回路の外周を取り囲む少なくとも1つのガードリングと、
    前記集積回路内に配置された請求項1に記載のクラック状態検出と、を備える、集積回路。
  12. 集積回路の外周を取り囲む少なくとも1つのガードリングを有する集積回路に適したクラック状態検出方法であって、該クラック状態検出方法は、
    前記少なくとも1つのガードリングに隣接して検出リングを配置するステップであり、前記検出リングは、直列に結合された複数の導線セグメントにより形成され且つそれぞれ第1の基準電圧および第2の基準電圧を受け取る第1の端点および第2の端点を有する、ステップと、
    前記検出リングに複数のスイッチを配置するステップであり、前記複数のスッチの各々は2つの隣接する導線セグメントの間に配置される、ステップと、
    複数の制御信号を送信して、前記複数のスイッチのターンオンまたはカットオフ状態をそれぞれ制御するステップと、
    前記集積回路のクラック状態を検出するために、前記検出リングの電流を測定するステップと、
    を含む、クラック状態検出方法。
  13. 短絡状態検査において、
    前記第1の基準電圧と前記第2の基準電圧は同じにすることができるとともに、前記第1の基準電圧と前記少なくとも1つのガードリングにより受け取られる第3の基準電圧は相違させることができ、
    前記集積回路の前記クラック状態を決定するために、前記複数のスイッチがすべてターンオンされたとき、前記検出リングの前記電流を測定する、
    請求項12に記載のクラック状態検出方法。
  14. 前記短絡状態検査において、前記検出リングの前記電流が閾値より大きいとき、前記検出リングと前記少なくとも1つのガードリングとの間で短絡が発生していると決定する、請求項13に記載のクラック状態検出方法。
  15. 前記短絡状態検査において、
    前記検出リングの前記電流が臨界値よりも大きいときに、前記複数のスイッチの各々を第1の順序に従って1つずつカットオフし、
    前記検出リングと前記少なくとも1つのガードリングとの間で前記短絡が発生している位置を前記検出リングの前記電流に従って決定する、請求項14に記載のクラック状態検出方法。
  16. 前記短絡状態検査において、
    前記検出リングの前記電流が前記臨界値よりも大きいときに、前記複数のスイッチの各々を前記第1の順序とは反対の第2の順序に従って1つずつカットオフし、
    前記検出リングと前記少なくとも1つのガードリングとの間で前記短絡が発生している前記位置を前記検出リングの前記電流に従って決定する、請求項15に記載のクラック状態検出方法。
  17. 絡状態検査において、
    前記第1の基準電圧と前記第2の基準電圧を異ならせることができ、
    前記複数のスイッチを初期時間間隔中にすべてオンにすることができ、
    前記初期時間間隔後に、前記複数のスイッチの各々を、第1の順序に従ってカットオフすることができ、
    前記検出リングの前記電流が臨界値より低いかどうかに従って前記集積回路の前記クラック状態を決定する、請求項12に記載のクラック状態検出方法。
  18. 前記短絡状態検査において、
    前記第1の基準電圧と前記第2の基準電圧を異ならせることができ、
    前記複数のスイッチを初期時間間隔中にすべてターンオンすることができ、
    前記初期時間間隔後に前記複数のスイッチの各々を前記第1の順序とは反対の第2の順序に従ってカットオフすることができ、
    前記検出リングの前記電流が臨界値より低いかどうかによって前記集積回路の前記クラック状態を決定する、請求項17に記載のクラック状態検出方法。
  19. 開回路状態検査において、
    前記第1の基準電圧と前記第2の基準電圧を異ならせることができ、
    前記複数のスイッチをすべてターンオンすることができ、前記検出リングの前記電流が臨界値より低いことが検出されるとき、前記検出リングに開回路が発生したと決定する、請求項12に記載のクラック状態検出方法。
  20. 前記開回路状態検査は、短絡状態検査の前に行う、請求項19に記載のクラック状態検出方法。
JP2021031970A 2021-03-01 2021-03-01 集積回路、クラック状態検出器およびクラック状態検出方法 Active JP7093436B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021031970A JP7093436B1 (ja) 2021-03-01 2021-03-01 集積回路、クラック状態検出器およびクラック状態検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021031970A JP7093436B1 (ja) 2021-03-01 2021-03-01 集積回路、クラック状態検出器およびクラック状態検出方法

Publications (2)

Publication Number Publication Date
JP7093436B1 true JP7093436B1 (ja) 2022-06-29
JP2022133098A JP2022133098A (ja) 2022-09-13

Family

ID=82214033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021031970A Active JP7093436B1 (ja) 2021-03-01 2021-03-01 集積回路、クラック状態検出器およびクラック状態検出方法

Country Status (1)

Country Link
JP (1) JP7093436B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116136576A (zh) * 2023-04-19 2023-05-19 深圳摩通电气有限公司 一种智能自动电缆外侧检测设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277338A (ja) 2004-03-26 2005-10-06 Nec Electronics Corp 半導体装置及びその検査方法
JP2009043907A (ja) 2007-08-08 2009-02-26 Sharp Corp 半導体装置
JP2009290132A (ja) 2008-05-30 2009-12-10 Oki Semiconductor Co Ltd 半導体装置及び半導体チップのクラック検出方法
JP2011023516A (ja) 2009-07-15 2011-02-03 Renesas Electronics Corp 半導体装置
JP2012227210A (ja) 2011-04-15 2012-11-15 Fujikura Ltd 電子部品、電子部品の製造方法、基板
JP2013125753A (ja) 2011-12-13 2013-06-24 Semiconductor Components Industries Llc 半導体集積回路
JP2013219084A (ja) 2012-04-04 2013-10-24 Elpida Memory Inc 半導体チップ及び半導体装置
US20190265291A1 (en) 2018-02-27 2019-08-29 Samsung Electronics Co., Ltd. Crack detection chip and crack detection method using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5280024B2 (ja) * 2007-08-28 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277338A (ja) 2004-03-26 2005-10-06 Nec Electronics Corp 半導体装置及びその検査方法
JP2009043907A (ja) 2007-08-08 2009-02-26 Sharp Corp 半導体装置
JP2009290132A (ja) 2008-05-30 2009-12-10 Oki Semiconductor Co Ltd 半導体装置及び半導体チップのクラック検出方法
JP2011023516A (ja) 2009-07-15 2011-02-03 Renesas Electronics Corp 半導体装置
JP2012227210A (ja) 2011-04-15 2012-11-15 Fujikura Ltd 電子部品、電子部品の製造方法、基板
JP2013125753A (ja) 2011-12-13 2013-06-24 Semiconductor Components Industries Llc 半導体集積回路
JP2013219084A (ja) 2012-04-04 2013-10-24 Elpida Memory Inc 半導体チップ及び半導体装置
US20190265291A1 (en) 2018-02-27 2019-08-29 Samsung Electronics Co., Ltd. Crack detection chip and crack detection method using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116136576A (zh) * 2023-04-19 2023-05-19 深圳摩通电气有限公司 一种智能自动电缆外侧检测设备
CN116136576B (zh) * 2023-04-19 2023-07-04 深圳摩通电气有限公司 一种智能自动电缆外侧检测设备

Also Published As

Publication number Publication date
JP2022133098A (ja) 2022-09-13

Similar Documents

Publication Publication Date Title
US8972209B2 (en) Method and arrangement for detecting an internal failure in H-bridge connected capacitor bank
KR100739629B1 (ko) 프로브 센싱용 패드 및 이를 이용한 프로브 니들 접촉 위치검사 방법.
TW201913127A (zh) 平行測試結構
JP7093436B1 (ja) 集積回路、クラック状態検出器およびクラック状態検出方法
JP5020273B2 (ja) 真空遮断器真空試験器
TWI676806B (zh) 用於偵測來自多單元電池組之複數個輸入端中之至少一者上之開路連接的開路連接偵測設備、電路、方法和系統
JP2008249388A (ja) 半導体装置および半導体装置モジュール
KR100228322B1 (ko) 반도체 집적회로의 검사방법
KR102648473B1 (ko) 집적 회로, 크랙 상태 검출기 및 크랙 상태 검출 방법
US11300610B1 (en) Integrated circuit, crack status detector and crack status detection method
KR101274208B1 (ko) 접촉 불량 검출회로를 구비하는 반도체 장치
CN114252754B (zh) 集成电路、破裂状态检测器以及其破裂状态检测方法
CN105548941A (zh) 带校准功能的互感器校验仪
JPH03188600A (ja) ナビゲーションシステム用モニタおよびモニタ方法
US7960994B2 (en) Test circuit for use in a semiconductor apparatus
KR20090032174A (ko) 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법
TWI763565B (zh) 自動測試機的線路自檢方法
KR101743534B1 (ko) 반사파 계측 시스템의 케이블 전기적 상태 감시 장치 및 방법
US20230168300A1 (en) Crack detector for semiconductor dies
CN113782459B (zh) 半导体芯片的边缘裂纹检测装置及其方法
US7583093B2 (en) Electrical test method of an integrated circuit
CN118311405A (zh) 一种晶圆级芯片失效检测方法
JP4477211B2 (ja) 回路基板検査装置
JP2003057382A (ja) ケーブル断線の有無試験装置およびケーブル断線の有無試験方法
JP2003279514A (ja) 半導体デバイス封止製品の接合品質評価方法及びその評価装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220617

R150 Certificate of patent or registration of utility model

Ref document number: 7093436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150