CN112992250A - 一种芯片边缘检测方法及装置 - Google Patents

一种芯片边缘检测方法及装置 Download PDF

Info

Publication number
CN112992250A
CN112992250A CN202110258511.3A CN202110258511A CN112992250A CN 112992250 A CN112992250 A CN 112992250A CN 202110258511 A CN202110258511 A CN 202110258511A CN 112992250 A CN112992250 A CN 112992250A
Authority
CN
China
Prior art keywords
edge
chip
data
memory
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110258511.3A
Other languages
English (en)
Inventor
刘者
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Banhu Intelligent Technology Co ltd
Original Assignee
Jiangsu Banhu Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Banhu Intelligent Technology Co ltd filed Critical Jiangsu Banhu Intelligent Technology Co ltd
Priority to CN202110258511.3A priority Critical patent/CN112992250A/zh
Publication of CN112992250A publication Critical patent/CN112992250A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种芯片边缘检测方法及装置，芯片包括至少一个存储区域，每个存储区域包括多个存储单元，包括：在向位于芯片边缘和/或存储区域边缘的各存储单元写入预设数据后，读取芯片边缘和/或存储区域边缘的各存储单元的数据作为读取数据；根据读取数据和预设数据，确定芯片边缘检测结果。本发明实施例提供的芯片边缘检测方法，不需要芯片原厂的边缘完整性检测电路的技术支持，无需额外设置相应的检测电路，能够简化芯片的检测过程，在芯片出厂前后均能够对芯片进行有效的检测与筛查，提高了半导体器件的成品的有效性能，保证了电子产品的质量以及可靠性；同时，能够实现对多个存储区域边缘的裂纹情况进行检测，进一步提高芯片的可靠性。

Description

一种芯片边缘检测方法及装置
技术领域
本发明实施例涉及集成电路测试技术领域，尤其涉及一种芯片边缘检测方法及装置。
背景技术
芯片集成电路(IC,integrated circuit)的载体，由晶圆分割而成，切割晶圆后可能会造成芯片边缘崩边(Chipping)、裂纹(Chip Crack)等缺陷，芯片边缘缺陷是半导体器件严重的失效原因之一，半导体器件的质量直接决定着电子产品的大小、重量、应用方便性、寿命、性能和成本，关系到从器件到系统的有效链接以及微电子产品的质量和竞争力，因此检测芯片边缘的完整性情况，以提前对芯片进行筛选可保证电子产品的质量以及可靠性。
目前，边缘完整性检测电路(Chipping Detection Circuit,CDC)是检测高端集成电路芯片裂纹中比较常见的设计，图1是现有技术芯片边缘完整性检测电路的结构示意图，如图1所示，一般的做法是在芯片边缘做一圈回路，通过一个管脚(Pad1)发出信号，围绕芯片一周之后在另一个管脚(Pad2)接收。如果信号在规定时间内收到，则判定为芯片合格(Pass)，即无裂纹缺陷，如果信号在规定时间内没有回来，则判定为芯片不合格(Fail)，即可能存在裂纹缺陷。
但是，边缘完整性检测电路为芯片原厂的测试模式(Test Mode)，通常不对外开放使用权限，在对封装后的芯片进行测试时，代工厂无法对芯片进行有效筛查，且该边缘完整性检测电路只能检测芯片外周围，对于芯片内部各存储区的裂纹无法检测，而且对于存储芯片而言，芯片内部的存储区域(cell area) 边缘检测的意义更大。
发明内容
本发明提供一种芯片边缘检测方法及装置，以实现芯片边缘的完整性检测和芯片内部存储区域的边缘完整性检测。
第一方面，本发明实施例提供了一种芯片边缘检测方法，所述芯片包括至少一个存储区域，每个所述存储区域包括多个存储单元，包括：
在向位于芯片边缘和/或存储区域边缘的各所述存储单元写入预设数据后，读取所述芯片边缘和/或存储区域边缘的各所述存储单元的数据作为读取数据；
根据所述读取数据和所述预设数据，确定所述芯片边缘和/或存储区域边缘的检测结果。
可选的，所述存储区域还包括多条字线和多条位线，位于同一行的各所述存储单元共用所述字线，以及位于同一列的各所述存储单元共用所述位线；其中，与位于所述芯片边缘和/或存储区域边缘且沿行方向依次排列的各存储单元电连接的所述字线为第一字线；
在向位于芯片边缘和/或存储区域边缘的各所述存储单元写入预设数据后，读取所述芯片边缘和/或存储区域边缘的各所述存储单元的数据作为读取数据，包括：
向所述第一字线提供选址信号，以将预设数据写入至所述芯片边缘和/或存储区域边缘的所述存储单元中；
通过各条所述位线读取与所述第一字线电连接的各所述存储单元中存储的数据作为读取数据。
可选的，与位于所述芯片边缘和/或存储区域边缘且沿列方向依次排列的各存储单元电连接的所述位线为第一位线；
读取所述芯片边缘和/或存储区域边缘的各所述存储单元的数据作为读取数据，还包括：
依次向各条所述字线提供选址信号，并通过所述第一位线一一对应地读取与所述第一位线电连接的一列所述存储单元的数据作为读取数据。
可选的，根据所述读取数据和所述预设数据，确定所述芯片边缘和/或存储区域边缘检测结果，包括：
判断所述读取数据是否均与所述预设数据相同；
若否，则确定所述芯片边缘和/或存储区域边缘存在裂纹。
可选的，在依次向各条所述字线提供选址信号，并通过所述第一位线一一对应地读取与所述第一位线电连接的一列所述存储单元的数据作为读取数据之前，还包括：
将写入至所述存储区域中各所述存储单元中的数据擦除，以使在通过所述第一位线一一对应地读取与所述第一位线电连接的一列所述存储单元的数据之前，各所述存储单元的预设数据均为擦除数据；
根据所述读取数据和所述预设数据，确定所述芯片边缘和/或存储区域边缘检测结果，包括：
判断通过所述第一位线读取的所述读取数据是否均与所述擦除数据相同；
若否，则确定所述芯片边缘和/或存储区域边缘存在裂纹。
第二方面，本发明实施例还提供了一种芯片边缘检测装置，所述芯片包括至少一个存储区域，每个所述存储区域包括多个存储单元，其特征在于，包括：
读取数据获取模块，用于在向位于芯片边缘和/或存储区域边缘的各所述存储单元写入预设数据后，读取所述芯片边缘和/或存储区域边缘的各所述存储单元的数据作为读取数据；
结果确定模块，用于根据所述读取数据和所述预设数据，确定所述芯片边缘和/或存储区域边缘的检测结果。
可选的，所述存储区域还包括多条字线和多条位线，位于同一行的各所述存储单元共用所述字线，以及位于同一列的各所述存储单元共用所述位线；其中，与位于所述芯片边缘和/或存储区域边缘且沿行方向依次排列的各存储单元电连接的所述字线为第一字线；
所述读取数据获取模块包括：
选址信号提供单元，用于向所述第一字线提供选址信号，以将预设数据写入至所述芯片边缘和/或存储区域边缘的所述存储单元中；
第一数据读取单元，用于通过各条所述位线读取与所述第一字线电连接的各所述存储单元中存储的数据作为读取数据。
可选的，与位于所述芯片边缘和/或存储区域边缘且沿列方向依次排列的各存储单元电连接的所述位线为第一位线；
所述读取数据获取模块还包括：
第二数据读取单元，用于依次向各条所述字线提供选址信号，并通过所述第一位线一一对应地读取与所述第一位线电连接的一列所述存储单元的数据作为读取数据。
可选的，所述结果确定模块包括：
第一比较判断单元，用于判断所述读取数据是否均与所述预设数据相同；若否，则确定所述芯片边缘和/或存储区域边缘存在裂纹。
可选的，所述芯片边缘检测装置还包括：
数据擦除模块，用于在依次向各条所述字线提供选址信号，并通过所述第一位线一一对应地读取与所述第一位线电连接的一列所述存储单元的数据作为读取数据之前，将写入至所述存储区域中各所述存储单元中的数据擦除，以使在通过所述第一位线一一对应地读取与所述第一位线电连接的一列所述存储单元的数据之前，各所述存储单元的预设数据均为擦除数据；
所述述结果确定模块还包括：
第二比较判断单元，用于判断通过所述第一位线读取的所述读取数据是否均与所述擦除数据相同；若否，则确定所述芯片边缘和/或存储区域边缘存在裂纹。
本发明实施例提供的芯片边缘检测方法，在向位于芯片边缘和/或存储区域边缘的各存储单元写入预设数据后，读取芯片边缘和/或存储区域边缘的各存储单元的数据作为读取数据，再根据读取数据和预设数据对芯片边缘和/或存储区域边缘的完整性进行检测，不需要芯片原厂的边缘完整性检测电路的技术支持，无需额外设置相应的检测电路，能够简化芯片的检测过程，在芯片出厂前后均能够对芯片进行有效的检测与筛查，提高了半导体器件的成品的有效性能，保证了电子产品的质量以及可靠性；同时，当芯片包括多个存储区域时，能够实现对各个存储区域边缘的裂纹情况进行检测，以实现对芯片内部存储区域的边缘完整性的检测，进一步提高芯片的可靠性。
附图说明
图1是现有技术芯片边缘完整性检测电路的结构示意图；
图2是本发明实施例提供的一种芯片的结构示意图；
图3是本发明实施例提供的一种芯片边缘检测方法的流程图；
图4是本发明实施例提供的另一种芯片边缘检测方法的流程图；
图5是本发明实施例提供的又一种芯片边缘检测方法的流程图；
图6是本发明实施例提供的一种芯片边缘检测装置示意图；
图7是本发明实施例提供的一种芯片边缘检测装置示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供一种芯片边缘检测方法，该芯片边缘检测方法能够实现对芯片边缘和/或存储区域边缘的完整性情况的检测，该芯片边缘检测方法可采用本发明实施例提供的芯片边缘检测装置执行，该芯片边缘检测装置由软件和/ 或硬件实现，该芯片边缘检测装置可集成于检测设备中。
为了便于理解，以Nand Flash存储芯片为例对读、写、擦除原理进行说明， NandFlash包括地址锁存使能、片选、命令锁存使能、上电读使能、读使能、写使能、写保护、数据输入/输出等控制引脚。具体的，当命令锁存使能引脚和片选引脚低电平、地址锁存使能引脚和读使能引脚高电平、写使能引脚上升沿、其他引脚为无效时，进行读模式的地址输入；当命令锁存使能引脚和读使能引脚高电平，地址锁存使能引脚和片选引脚低电平，写使能引脚上升沿、其他引脚为无效时，进行读模式的命令输入。当命令锁存使能引脚和片选引脚低电平、地址锁存使能引脚、读使能引脚和写保护引脚高电平、写使能引脚上升沿、其他引脚为无效时，进行写模式的地址输入；当命令锁存使能引脚、读使能引脚和写保护引脚高电平，地址锁存使能引脚和片选引脚低电平，写使能引脚上升沿、其他引脚为无效时，进行读模式的命令输入。当写保护引脚高电平、其他引脚为无效引脚时为擦除模式。
图3为本发明实施例提供的一种芯片边缘检测方法的流程图，如图3所示，该芯片边缘检测方法包括：
S110、在向位于芯片边缘和/或存储区域边缘的各存储单元写入预设数据后，读取芯片边缘和/或存储区域边缘的各存储单元的数据作为读取数据。
具体的，图2为本发明实施例提供的一种芯片的结构示意图，如图2所示，芯片包括至少一个存储区域110，例如芯片可以包括四个存储区域110，每个存储区域110包括多个存储单元120。检测芯片边缘是否有裂纹缺陷可通过检测存储区域110中位于芯片边缘的存储单元120读取的数据与写入的预设数据是否相同来确定；而对于检测存储区域110边缘是否有裂纹缺陷可通过检测该存储区域110中位于存储区域边缘的存储单元120读取的数据与写入的预设数据是否相同来确定。当检测芯片边缘是否有裂纹时，可控制芯片为写入模式，使用上位机通过芯片的I/O端口向各存储区域110中位于芯片边缘的各存储单元120 写入预设数据，再控制芯片为读取模式对写入预设数据的各存储单元120的内容进行读取作为读取数据。同样的，当检测存储区域边缘是否有裂纹时，可向位于存储区域110边缘的各存储单元120写入预设数据，并读取写入预设数据的各存储单元120的数据作为读取数据。示例性的，每个存储单元120存储一个二进制数据，而向芯片写入的数据通常为十六进制，因此是以每8个存储单元为一个存储单元组进行数据的写入，例如写入的预设数据可以全部为除了十六进制“FF”的其他十六进制数值，例如可以为常用的“AA”、“00”或“55”，以写入数据为十六进制“AA”为例，其对应的二进制为“1010 1010”，则一个存储单元组中的8个存储单元120中的预设数据分别为：10101010；另外可通过向芯片的相关控制引脚输入高、低电平信号设置芯片的读/写/擦模式。
S120、根据读取数据和预设数据，确定芯片边缘和/或存储区域边缘检测结果。
具体的，若读取数据与预设数据一致，则所检测的芯片边缘和/或存储区域边缘的完整性良好，没有裂纹，若读取数据与预设数据不一致，则所检测的芯片边缘和/或存储区域边缘有裂纹，如此可对芯片进行筛选。示例性的，当写入的预设数据全部为十六进制“AA”时，对应二进制数据为“1010 1010”，若所读取数据均为“AA”，则确定所检测的芯片边缘和/或存储区域边缘完整性良好，没有裂纹，若写入的过程中发生写入错误(Program Fail)或读取数据不为“AA”，则判定芯片边缘和/或存储区域边缘的存储单元120写入异常，说明所检测的芯片边缘和/或存储区域边缘沿字线方向可能存在裂纹。
本发明实施例提供的芯片边缘检测方法，在向位于芯片边缘和/或存储区域边缘的各存储单元写入预设数据后，读取芯片边缘和/或存储区域边缘的各存储单元的数据作为读取数据，再根据读取数据和预设数据对芯片边缘和/或存储区域边缘的完整性进行检测，不需要芯片原厂的边缘完整性检测电路的技术支持，无需额外设置相应的检测电路，能够简化芯片的检测过程，在芯片出厂前后均能够对芯片进行有效的检测与筛查，提高了半导体器件的成品的有效性能，保证了电子产品的质量以及可靠性；同时，当芯片包括多个存储区域时，能够实现对各个存储区域边缘的裂纹情况进行检测，以实现对芯片内部存储区域的边缘完整性的检测，进一步提高芯片的可靠性。
此外，通过对选定的各存储单元进行读写测试，还可实现对芯片内部的裂纹检测，实现芯片的全方位检测，其技术原理与上述检测芯片边缘和/或存储区域的边缘的技术原理类似，在此不再赘述。为便于描述，以下均以对芯片边缘的裂纹进行检测为例，对本发明实施例的技术方案进行示例性的说明。
可选的，继续参考图2，存储区域110还包括多条字线130和多条位线140，位于同一行的各存储单元120共用字线130，以及位于同一列的各存储单元120 共用位线140；其中，与位于芯片边缘和/或存储区域边缘且沿行方向依次排列的各存储单元120电连接的字线130为第一字线131。图4是本发明实施例提供的另一种芯片边缘检测方法的流程图，如图4所示，该芯片边缘检测方法包括：
S210、向第一字线提供选址信号，以将预设数据写入至芯片边缘和/或存储区域边缘的存储单元中。
具体的，芯片中各存储单元120的位置可由字线130和位线140交叉限定。其中，以第一字线131位于芯片边缘为例，在检测芯片边缘的裂纹情况时，可通过向芯片边缘的第一字线131提供选址信号，使得位于第一字线131上所有存储单元120被选中，使得预设数据能够写入至与该第一字线131电连接的各存储单元120中。其中，可采用上位机通过芯片的I/O端口输入选址信号至第一字线131，并通过第一字线131传输至与该第一字线131电连接的各存储单元120中。示例性的，预设数据可以为除了十六进制“FF”的其他十六进制数据，例如可以为常用的“AA”、“00”或“55”。
S220、通过各条位线读取与第一字线电连接的各存储单元中存储的数据作为读取数据。
具体的，控制芯片处于“读”模式，通过各条位线140读取与第一字线131 电连接的各存储单元120中存储的数据作为读取数据，检测位于芯片边缘的各存储单元120中存储的数据能否正常读取。示例性的，若存储单元120中存储的数据能正常读取，则读取数据应与预设数据相同；若存储单元120中存储的数据读取异常，则读取数据与预设数据不同。
S230、判断读取数据是否均与预设数据相同；若是，则执行步骤S240；若否，则执行步骤S250。
S240、确定芯片边缘和/或存储区域边缘不存在裂纹。
S250、确定芯片边缘和/或存储区域边缘存在裂纹。
具体的，若读取数据与预设数据一致，则所检测的芯片边缘和/或存储区域边缘的完整性良好，没有裂纹，若读取数据与预设数据不一致，则所检测的芯片边缘和/或存储区域边缘有裂纹，如此可对芯片进行筛选。示例性的，若写入的预设数据为“AA”，所读取数据均为“AA”，则确定所检测的芯片边缘和/ 或存储区域边缘完整性良好，没有裂纹，若读取数据中存在与预设数据不一致的情况，则芯片边缘和/或存储区域边缘的存储单元120读写异常，说明所检测的芯片边缘和/或存储区域边缘可能存在有裂纹。
示例性的，为了保证检测结果的准确性，可追加测试芯片边缘和/或存储区域边缘与第一字线131相邻的多条字线130。例如若检测结果为最靠近芯片边缘和/或存储区域边缘的多条字线130处于断开状态，为了排除是其他原因引起的而不是芯片裂纹造成的，可继续检测位于靠近存储区域中心的另一条或多条字线130，若检测结果都为断开，则确定芯片边缘存在裂纹。需要说明的是，本发明实施例仅以Nand Flash芯片为例进行说明，本发明实施例提供的检测方法还适用于其他具有存储功能的芯片。
本发明实施例通过向第一字线提供选址信号，以将预设信号写入至芯片边缘和/或存储区域边缘中与第一字线电连接的存储单元中，并读取与第一字线电连接的各存储单元中的数据，以检测第一字线是否有断裂，进而通过第一字线的断裂情况检测芯片边缘和/或存储区域边缘的完整性，无需设置专用的检测电路，简化检测过程，能够在芯片出厂前后对芯片进行有效的检测与筛查，提高了半导体器件的成品的有效性能，保证了电子产品的质量以及可靠性。
可选的，继续参考图2，与位于芯片边缘和/或存储区域边缘且沿列方向依次排列的各存储单元电连接的位线为第一位线141，图5是本发明实施例提供的又一种芯片边缘检测方法的流程图，如图5所示，该芯片边缘检测方法包括：
S310、依次向各条字线提供选址信号，以将预设数据写入至芯片和/或存储区域与各字线电连接的存储单元中。
示例性的，检测以第一位线141为边缘的芯片边缘和/或存储区域边缘的裂纹情况时，可选取若干条字线130，依次向各条字线130提供选址信号，使得与各条字线130电连接的存储单元120被选中，使得预设数据能够写入至与各条字线130电连接的各存储单元120中。其中，可采用上位机通过芯片的I/O 端口输入选址信号至各条字线130，并通过各条字线130将预设数据传输至与各条字线130电连接的各存储单元120中。示例性的，预设数据可以为除了十六进制“FF”的其他十六进制数值，例如可以为常用的“AA”。
S320、通过第一位线一一对应地读取与第一位线电连接的一列存储单元的数据作为读取数据。
具体的，控制芯片处于“读”模式，通过第一位线141读取与各条字线130 电连接的各存储单元120中存储的数据作为读取数据，检测位于芯片边缘的各存储单元120中存储的数据能否正常读取。示例性的，若存储单元120中存储的数据能正常读取，则读取数据应与预设数据相同；若存储单元120中存储的数据读取异常，则读取数据与预设数据不一致。
S330、判断读取数据是否均与预设数据相同；若是，则执行步骤S340；若否，则执行步骤S350。
S340、确定芯片边缘和/或存储区域边缘不存在裂纹。
S350、确定芯片边缘和/或存储区域边缘存在裂纹。
具体的，若读取数据与预设数据一致，则所检测的芯片边缘和/或存储区域边缘的完整性良好，没有裂纹，若读取数据与预设数据不一致，则所检测的芯片边缘和/或存储区域边缘有裂纹，如此可对芯片进行筛选。示例性的，在芯片写入数据时，数据会写入一条字线130所电连接的全部存储单元120，通常写入的数据为十六进制，因此是以每8个存储单元120为一个存储单元组进行数据的写入。例如若通过字线130写入与该字线130电连接的各存储单元120的预设数据为十六进制“AA”，即与该字线130电连接每8个存储单元120构成的存储单元组中所存储的预设数据为“1010 1010”。因此，读取数据与预设数据一致，也为“AA”时，说明所检测的芯片边缘和/或存储区域边缘的完整性良好，没有裂纹；若存在第一位线141对应的存储单元120中的二进制数据一直为“0”的情况，例如读取数据为“2A”，其对应的二进制为“0010 1010”，则读取数据与预设数据不一致，说明所检测的芯片边缘和/或存储区域边缘存在裂纹。本发明实施例仅以预设数据为十六进制“AA”进行举例说明，为了便于检测，也可以是其他符合方案的十六进制数值。
示例性的，为了保证检测结果的准确性，可追加测试芯片边缘和/或存储区域边缘的与第一位线140相邻的多条位线140。例如若检测结果为最靠近芯片边缘和/或存储区域边缘的第一位线141处于断开状态，为了排除是其他原因引起的而不是芯片裂纹造成的，可继续检测位于靠近存储区域中心与第一位线141 相邻的的另一条或多条位线140，若检测结果都为断开，则确定芯片边缘存在裂纹。需要说明的是，本发明实施例仅以Nand Flash芯片为例进行说明，本发明实施例提供的检测方法还适用于其他具有存储功能的芯片。
本发明实施例通过向各条字线提供选址信号，以将预设信号写入至芯片边缘和/或存储区域边缘中与各条字线电连接的存储单元中，并读取与各条字线电连接的各存储单元中的数据，以检测第一位线是否有断裂，进而通过第一位线的断裂情况检测芯片边缘和/或存储区域边缘的完整性，无需设置专用的检测电路，简化检测过程，能够在芯片出厂前后对芯片进行有效的检测与筛查，提高了半导体器件的成品的有效性能，保证了电子产品的质量以及可靠性。
可选的，图6本发明实施例提供的又一种芯片边缘检测方法的流程图，如图6所示，该芯片边缘检测方法包括：
S410、向第一字线提供选址信号，以将预设数据写入至芯片边缘和/或存储区域边缘的存储单元中。
S420、通过各条位线读取与第一字线电连接的各存储单元中存储的数据作为读取数据。
S430、判断读取数据是否均与预设数据相同；若是，则执行步骤S470；若否，则执行步骤S440。
S440、将写入至存储区域中各存储单元中的数据擦除，以使在通过第一位线一一对应地读取与第一位线电连接的一列存储单元的数据之前，各存储单元的预设数据均为擦除数据。
具体的，结合图2，若检测完芯片边缘的字线130没有裂纹，则再对芯片边缘的位线140的裂纹情况进行检测，如此可实现对芯片四周边缘的全部检测。具体实施方式为可在检测完芯片边缘的字线120的裂纹情况之后，控制芯片的控制引脚执行“擦除”操作，如此可将芯片中各存储单元120中的数据擦除。以前述Nand Flash芯片为例，若在S410写入的预设数据为十六进制“AA”，其对应的二进制为“1010 1010”，执行“擦除”操作后，存储区域110中的数据变为“FF”，其对应的二进制为“1111 1111”，以使在通过第一位线141一一对应地读取与第一位线141电连接的一列存储单元120的数据之前，每8个存储单元120构成的存储单元组中所存储的预设数据为“1111 1111”。
S450、依次向各条字线提供选址信号，并通过第一位线一一对应地读取与第一位线电连接的一列存储单元的数据作为读取数据。
具体的，结合图2，将写入至存储区域中各存储单元中的数据擦除后，采用上位机通过芯片的I/O端口依次向各条字线130提供选址信号，以选择对应的存储单元120读取其中的数据。以前述实施例为例，例如可选择位于芯片两端的与第一字线131电连接的存储单元120和与位于中间部分的字线130电连接的存储单元120等若干行存储单元120进行数据读取操作，再通过第一位线 141一一对应地读取与第一位线141电连接的一列已选择的各存储单元120的数据作为读取数据。
S460、判断通过第一位线读取的读取数据是否均与擦除数据相同；若是，则执行步骤S470；若否，则执行步骤S480。
S470、确定芯片边缘和/或存储区域边缘不存在裂纹。
S480、确定芯片边缘和/或存储区域边缘存在裂纹。
具体的，结合图2，通过第一位线141读取被选中的各存储单元120中的数据，若各存储单元120的读取数据均与擦除数据相同，则确定芯片边缘的第一位线141没有断开，进而可说明芯片边缘的完整性良好；若各存储单元120 存在与擦除数据不相同的读取数据，则确定芯片边缘的第一位线141断开，芯片边缘有裂纹。示例性的，若芯片边缘的第一位线141断开，则第一位线141 对应存储单元120中的数据始终为“0”，则读取数据为“7F”，与擦除数据“FF”不同，即证明芯片边缘有裂纹；若芯片边缘的第一位线141没有断开，则第一位线141对应存储单元120所组成的存储单元组中的数据为“1111 1111”，读取数据“FF”，与擦除数据“FF”相同，即证明芯片边缘不存在裂纹。
示例性的，也可通过读取数据判断与第一位线141依次相邻的7条位线140 是否存在裂纹，为了保证检测结果的准确性，可追加测试与第一字线131临近的1条或几条字线130、第一位线141临近的几条字线140，以排除芯片读写异常是其他原因引起的而不是芯片裂纹造成的情况，若临近几条字线130或位线 140检测结果都为断开，则确定芯片边缘存在裂纹。
本发明实施例提供的芯片边缘检测方法，首先对与第一字线电连接的各存储单元进行读写测试，检测以第一字线为边缘的芯片边缘完整性情况，再将芯片各存储单元的数据擦除，对与第一位线电连接的各存储单元进行数据读取，检测以第一位线为边缘的芯片边缘完整性情况，从而实现了对芯片各存储区域四周边缘的完整性检测，本发明实施例提供的芯片边缘检测方法，不需要芯片原厂的边缘完整性检测电路的技术支持，容易操作，简单可靠，使得芯片代工厂可对芯片进行有效的检测与筛查，提高了半导体器件的成品的有效性能，保证了电子产品的质量以及可靠性。
基于同一发明构思，本发明实施例还提供一种芯片边缘检测装置，该芯片边缘检测装置能够检测芯片边缘的完整性情况，该芯片边缘检测装置可用于执行本发明实施例提供的芯片边缘检测方法，该芯片边缘检测装置由可软件和/或硬件实现。图7是本发明实施例提供的一种芯片边缘检测装置示意图，如图7 所示，该芯片边缘检测装置包括读取数据获取模块710和结果确定模块720。读取数据获取模块710用于在向位于芯片边缘和/或存储区域边缘的各存储单元写入预设数据后，读取芯片边缘和/或存储区域边缘的各存储单元的数据作为读取数据；结果确定模块720用于根据读取数据和预设数据，确定芯片边缘和/或存储区域边缘检测结果。
可选的，参考图7，读取数据获取模块710包括选址信号提供单元711、第一数据读取单元712和第一数据读取单元712。选址信号提供单元711用于向第一字线提供选址信号，以将预设数据写入至芯片边缘和/或存储区域边缘的存储单元中；第一数据读取单元712用于通过各条位线读取与第一字线电连接的各存储单元中存储的数据作为读取数据；第二数据读取单元713，用于依次向各条字线提供选址信号，并通过第一位线一一对应地读取与第一位线电连接的一列存储单元的数据作为读取数据。
可选的，继续参考图7，结果确定模块720包括第一比较判断单元721；该第一比较判断单元721用于判断读取数据是否均与预设数据相同；若否，则确定芯片边缘存在裂纹。
可选的，继续参考图7，芯片边缘检测装置还包括：数据擦除模块730；该数据擦除模块730用于在依次向各条字线提供选址信号，并通过第一位线一一对应地读取与第一位线电连接的一列存储单元的数据作为读取数据之前，将写入至存储区域中各存储单元中的数据擦除，以使在通过第一位线一一对应地读取与第一位线电连接的一列存储单元的数据之前，各存储单元的预设数据均为擦除数据；结果确定模块720还包括第二比较判断单元722，该第二比较判断单元722用于判断通过第一位线读取的读取数据是否均与擦除数据相同；若否，则确定芯片边缘和/或存储区域边缘存在裂纹。
本发明实施例提供的芯片边缘检测装置可执行本发明任一实施例提供的芯片边缘检测方法，在不需要芯片原厂的边缘完整性检测电路的技术支持情况下可实现对芯片边缘的完整性检测，使得芯片代工厂可对芯片进行有效的检测与筛查，提高了半导体器件的成品的有效性能，保证了电子产品的质量以及可靠性。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种芯片边缘检测方法，所述芯片包括至少一个存储区域，每个所述存储区域包括多个存储单元，其特征在于，包括：
在向位于芯片边缘和/或存储区域边缘的各所述存储单元写入预设数据后，读取所述芯片边缘和/或存储区域边缘的各所述存储单元的数据作为读取数据；
根据所述读取数据和所述预设数据，确定所述芯片边缘和/或存储区域边缘的检测结果。
2.根据权利要求1所述的芯片边缘检测方法，其特征在于，所述存储区域还包括多条字线和多条位线，位于同一行的各所述存储单元共用所述字线，以及位于同一列的各所述存储单元共用所述位线；其中，与位于所述芯片边缘和/或存储区域边缘且沿行方向依次排列的各存储单元电连接的所述字线为第一字线；
在向位于芯片边缘和/或存储区域边缘的各所述存储单元写入预设数据后，读取所述芯片边缘和/或存储区域边缘的各所述存储单元的数据作为读取数据，包括：
向所述第一字线提供选址信号，以将预设数据写入至所述芯片边缘和/或存储区域边缘的所述存储单元中；
通过各条所述位线读取与所述第一字线电连接的各所述存储单元中存储的数据作为读取数据。
3.根据权利要求2所述的芯片边缘检测方法，其特征在于，与位于所述芯片边缘和/或存储区域边缘且沿列方向依次排列的各存储单元电连接的所述位线为第一位线；
读取所述芯片边缘和/或存储区域边缘的各所述存储单元的数据作为读取数据，还包括：
依次向各条所述字线提供选址信号，并通过所述第一位线一一对应地读取与所述第一位线电连接的一列所述存储单元的数据作为读取数据。
4.根据权利要求2或3所述的芯片边缘检测方法，其特征在于，根据所述读取数据和所述预设数据，确定所述芯片边缘和/或存储区域边缘检测结果，包括：
判断所述读取数据是否均与所述预设数据相同；
若否，则确定所述芯片边缘和/或存储区域边缘存在裂纹。
5.根据权利要求3所述的芯片边缘检测方法，其特征在于，在依次向各条所述字线提供选址信号，并通过所述第一位线一一对应地读取与所述第一位线电连接的一列所述存储单元的数据作为读取数据之前，还包括：
将写入至所述存储区域中各所述存储单元中的数据擦除，以使在通过所述第一位线一一对应地读取与所述第一位线电连接的一列所述存储单元的数据之前，各所述存储单元的预设数据均为擦除数据；
根据所述读取数据和所述预设数据，确定所述芯片边缘和/或存储区域边缘的检测结果，包括：
判断通过所述第一位线读取的所述读取数据是否均与所述擦除数据相同；
若否，则确定所述芯片边缘和/或存储区域边缘存在裂纹。
6.一种芯片边缘检测装置，所述芯片包括至少一个存储区域，每个所述存储区域包括多个存储单元，其特征在于，包括：
读取数据获取模块，用于在向位于芯片边缘和/或存储区域边缘的各所述存储单元写入预设数据后，读取所述芯片边缘和/或存储区域边缘的各所述存储单元的数据作为读取数据；
结果确定模块，用于根据所述读取数据和所述预设数据，确定所述芯片边缘和/或存储区域边缘的检测结果。
7.根据权利要求6所述的芯片边缘检测装置，其特征在于，所述存储区域还包括多条字线和多条位线，位于同一行的各所述存储单元共用所述字线，以及位于同一列的各所述存储单元共用所述位线；其中，与位于所述芯片边缘和/或存储区域边缘且沿行方向依次排列的各存储单元电连接的所述字线为第一字线；
所述读取数据获取模块包括：
选址信号提供单元，用于向所述第一字线提供选址信号，以将预设数据写入至所述芯片边缘和/或存储区域边缘的所述存储单元中；
第一数据读取单元，用于通过各条所述位线读取与所述第一字线电连接的各所述存储单元中存储的数据作为读取数据。
8.根据权利要求7所述的芯片边缘检测装置，其特征在于，与位于所述芯片边缘和/或存储区域边缘且沿列方向依次排列的各存储单元电连接的所述位线为第一位线；
所述读取数据获取模块还包括：
第二数据读取单元，用于依次向各条所述字线提供选址信号，并通过所述第一位线一一对应地读取与所述第一位线电连接的一列所述存储单元的数据作为读取数据。
9.根据权利要求7或8所述的芯片边缘检测装置，其特征在于，所述结果确定模块包括：
第一比较判断单元，用于判断所述读取数据是否均与所述预设数据相同；若否，则确定所述芯片边缘和/或存储区域边缘存在裂纹。
10.根据权利要求8所述的芯片边缘检测装置，其特征在于，还包括：
数据擦除模块，用于在依次向各条所述字线提供选址信号，并通过所述第一位线一一对应地读取与所述第一位线电连接的一列所述存储单元的数据作为读取数据之前，将写入至所述存储区域中各所述存储单元中的数据擦除，以使在通过所述第一位线一一对应地读取与所述第一位线电连接的一列所述存储单元的数据之前，各所述存储单元的预设数据均为擦除数据；
所述结果确定模块还包括：
第二比较判断单元，用于判断通过所述第一位线读取的所述读取数据是否均与所述擦除数据相同；若否，则确定所述芯片边缘和/或存储区域边缘存在裂纹。
CN202110258511.3A 2021-03-09 2021-03-09 一种芯片边缘检测方法及装置 Pending CN112992250A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110258511.3A CN112992250A (zh) 2021-03-09 2021-03-09 一种芯片边缘检测方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110258511.3A CN112992250A (zh) 2021-03-09 2021-03-09 一种芯片边缘检测方法及装置

Publications (1)

Publication Number Publication Date
CN112992250A true CN112992250A (zh) 2021-06-18

Family

ID=76334656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110258511.3A Pending CN112992250A (zh) 2021-03-09 2021-03-09 一种芯片边缘检测方法及装置

Country Status (1)

Country Link
CN (1) CN112992250A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1838308A (zh) * 2005-02-02 2006-09-27 英飞凌科技股份公司 用于改变字线有效工作周期的方法和装置
CN110197822A (zh) * 2018-02-27 2019-09-03 三星电子株式会社 裂纹检测芯片
CN110930915A (zh) * 2019-12-26 2020-03-27 厦门天马微电子有限公司 一种显示装置及其调试方法和调试装置
CN111179243A (zh) * 2019-12-25 2020-05-19 武汉昕竺科技服务有限公司 一种基于计算机视觉的小尺寸芯片裂纹检测方法及系统
CN112099734A (zh) * 2020-09-21 2020-12-18 海光信息技术股份有限公司 一种存储器的数据读出方法、数据写入方法及装置
CN112164416A (zh) * 2020-09-21 2021-01-01 西安交通大学 一种存储器测试方法、存储器芯片及存储器系统
CN112331253A (zh) * 2020-10-30 2021-02-05 深圳市宏旺微电子有限公司 一种芯片的测试方法、终端和存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1838308A (zh) * 2005-02-02 2006-09-27 英飞凌科技股份公司 用于改变字线有效工作周期的方法和装置
CN110197822A (zh) * 2018-02-27 2019-09-03 三星电子株式会社 裂纹检测芯片
CN111179243A (zh) * 2019-12-25 2020-05-19 武汉昕竺科技服务有限公司 一种基于计算机视觉的小尺寸芯片裂纹检测方法及系统
CN110930915A (zh) * 2019-12-26 2020-03-27 厦门天马微电子有限公司 一种显示装置及其调试方法和调试装置
CN112099734A (zh) * 2020-09-21 2020-12-18 海光信息技术股份有限公司 一种存储器的数据读出方法、数据写入方法及装置
CN112164416A (zh) * 2020-09-21 2021-01-01 西安交通大学 一种存储器测试方法、存储器芯片及存储器系统
CN112331253A (zh) * 2020-10-30 2021-02-05 深圳市宏旺微电子有限公司 一种芯片的测试方法、终端和存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李勇: "智能监控系统自适应中值滤波器的设计实现", 《全国优秀博硕士学位论文全文库(硕士) 信息科技辑》, 15 July 2015 (2015-07-15) *

Similar Documents

Publication Publication Date Title
US6085334A (en) Method and apparatus for testing an integrated memory device
US6286115B1 (en) On-chip testing circuit and method for integrated circuits
KR100327136B1 (ko) 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
US5631868A (en) Method and apparatus for testing redundant word and bit lines in a memory array
US5841711A (en) Semiconductor memory device with redundancy switching method
KR20090073094A (ko) 비휘발성 메모리 시스템에서 결함 블록 분리
KR100746389B1 (ko) 결함 메모리 셀의 어드레스를 저장하기 위한 메모리유닛을 갖춘 집적 반도체 메모리
US6324657B1 (en) On-clip testing circuit and method for improving testing of integrated circuits
US10366773B2 (en) E-fuse circuit
US20060253764A1 (en) Computer system and method for redundancy repair of memories installed in computer system
US4912710A (en) Self-checking random access memory
US7372750B2 (en) Integrated memory circuit and method for repairing a single bit error
US7013414B2 (en) Test method and test system for semiconductor device
US5936901A (en) Shared data lines for memory write and memory test operations
US6711705B1 (en) Method of analyzing a relief of failure cell in a memory and memory testing apparatus having a failure relief analyzer using the method
US9019786B2 (en) Repair system for repairing defect using E fuses and method of controlling the same
KR100825068B1 (ko) 램 테스트 및 고장처리 시스템
US7464309B2 (en) Method and apparatus for testing semiconductor memory device and related testing methods
US6055611A (en) Method and apparatus for enabling redundant memory
CN108665941A (zh) 基于nand闪存的列修复方法、装置和nand存储设备
CN112992250A (zh) 一种芯片边缘检测方法及装置
US11335427B1 (en) Memory test circuit
US7075836B2 (en) Semiconductor memory having testable redundant memory cells
US6411558B1 (en) Semiconductor device for compensating a failure therein
US7139209B2 (en) Zero-enabled fuse-set

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination