CN112164416A - 一种存储器测试方法、存储器芯片及存储器系统 - Google Patents

Abstract

本发明公开了一种存储器测试方法、存储器芯片及存储器系统，所述测试方法，依据存储芯片的不同性能进行不同测试条件的测试；所述不同测试条件至少为两个。所述不同测试条件至少包括第一测试条件和第二测试条件；所述第二测试条件比第一测试条件更严格。本发明的优点是：通过对不同的测试条件进行分类测试，依据不同测试条件的难易程度和对芯片性能的影响程度进行区别的测试和分类，一方面能够对芯片高效的分类测试，从而节省测试时间和测试成本，另一方面能够充分发挥存储器的性能，发掘在特定测试条件下存储器芯片的最佳性能。

Description

一种存储器测试方法、存储器芯片及存储器系统

技术领域

本发明属于电子电路领域，具体涉及一种存储器测试方法、存储器芯片及存储器系统。

背景技术

DRAM为了保证在所有情况下都能够正确工作，DRAM厂家普遍采用最坏情况(worstcase)进行测试筛选，实际大部分单元工作在通常情况(common case)下时，可以拥有更快的工作频率或者更低的功耗。

一方面为了减低功耗，一种方法可以减低刷新频率，另外一种方法可以降低阵列的供电电压。

另一方面为了更高的工作频率，通过研究温度、工艺偏差对重要的时序参数的影响，可以进一步的压缩时序参数以提高系统性能。或者分析DRAM设计本身带来的偏差有针对性的压缩特定地址的时序参数。现有技术通过研究温度、工艺、电压以及芯片设计等因素与DRAM性能指标(包括DRAM速度、可靠性或功耗)的关系，

现有技术中为了尽可能的利用最差情况和给定的因素条件之间存在的性能余量，需要能够在线对DRAM的参数(时序或电压)进行调整。可以通过建模的方式对错误的发生进行预测或者采用在线测试的方式检测错误的发生从而为DRAM参数的在线调整提供依据。由于将DRAM限定到了一个相比最差情况更小或者说更良好的条件下，DRAM的性能可以获得提升。

上述方法存在以下缺陷：

必须保证在调整参数时DRAM没有出错。为了保证不会出错，现有方法即使在找到了更激进的参数设置之后也需要额外保留一定的余量，并不能完全发现DRAM性能的极限。然而即使如此，更激进的参数设置必然会导致DRAM可靠性的下降，无可避免的会出现DRAM错误。

发明内容

为解决上述问题，本发明提供了一种存储器测试方法、存储器芯片及存储器系统。

本发明采用如下技术方案来实现的：

一种存储器测试方法，所述测试方法，依据存储芯片的不同性能进行不同测试条件的测试；

所述不同测试条件至少包括第一测试条件和第二测试条件。

本发明进一步的改进在于，依据存储数据不同敏感性进行不同测试条件的测试，所述存储数据存储在所述存储芯片中；所述第一测试条件测试数据的敏感性大于第二测试条件。

本发明进一步的改进在于，所述第一测试条件测试或第二测试条件测试分别进行测试；

或者，所述第一测试条件测试和第二测试条件测试依次进行测试；如果第一测试条件测试没有通过，不再进行后续测试。

本发明进一步的改进在于，所述不同测试条件测试的参数为通用性参数，且所述通用性参数为工艺、电压或温度参数任一。

本发明进一步的改进在于，所述通用性参数为工艺参数时，依据所述存储芯片在晶圆上的位置设置不同的测试条件；所述晶圆非边缘区域的位置设置为第一测试条件测试；所述晶圆边缘区域设置为第二测试条件测试。

本发明进一步的改进在于，所述通用性参数为电压时，依据所述存储芯片不同的外部供电电压设置不同的测试条件；所述第一测试条件为大的电压值；

所述第二测试条件为小的电压值；

或者，所述通用性参数为电压时，依据所述存储芯片调节的不同内部供电电压而设置不同的测试条件；所述第一测试条件为容易测试的电压值；所述第二测试条件为难于通过测试的电压值。

本发明进一步的改进在于，所述通用性参数为温度时，依据所述存储芯片不同的温度设置不同的测试条件；

所述依据所述存储芯片不同的温度设置不同的测试条件为：依据DRAM芯片中存储单元因为温度而导致漏电的不同，进行不同的温度设置；所述第一测试条件的温度大于所述第二测试条件的温度；

或者，所述依据所述存储芯片不同的温度设置不同的测试条件为：依据DRAM芯片外围电路的性能与温度的影响，进行不同的温度设置；所述第一测试条件的温度为0-50度；所述第二测试条件的温度大于50度或低于0度。

本发明进一步的改进在于，所述不同测试条件测试的参数为时序参数；所述时序参数为tRAS或tRP任一；

所述第一测试条件的时间长度大于第二测试条件的时间长度。

一种存储器芯片，由所述的测试方法测试，

所述存储器芯片依据对所要存储数据的不同敏感性或不同性能分为不同的存储区域；

所述不同的存储区域至少为两个；包括第一存储区域和第二存储区域；

所述第一存储区域存储数据的敏感性大于第二存储区域；所述第一存储区域由第一测试条件测试；所述第二存储区域由第二测试条件测试；

或者，所述不同的存储区域为存储芯片中不同的存储部分，或者在不同测试条件下的相同存储部分；

或者，所述第一存储区域的数据错误率低于所述第二存储区域的数据错误率，错误率容忍度高的数据存储于第二存储区域；

或者，所述第一存储区域的存储部分为位于存储芯片中间位置；所述第二存储区域的存储部分为位于存储芯片边沿位置。

一种存储器系统，其特征在于，由所述的测试方法测试，

所述存储存储器系统包括多个存储芯片；

所述多个存储芯片依据对所要存储数据的不同敏感性分为不同的存储组合；

所述不同的存储组合中至少包括一个存储芯片；

所述不同的存储组合至少为两个；包括第一存储组合和第二存储组合；

所述第一存储组合存储数据的敏感性大于第二存储组合；

所述第一存储组合由第一测试条件测试；所述第二存储组合由第二测试条件测试。

本发明至少具有以下有益的技术效果：

本发明通过对不同的测试条件进行分类测试，依据不同测试条件的难以程度和对芯片性能的影响程度进行区别的测试和分类，能够对芯片高效的分类测试，从而节省测试时间和测试成本；另一方面能够充分发挥存储器的性能，发掘在特定测试条件下存储器芯片的最佳性能。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一种存储器测试方法步骤图。

图2为本发明一种存储器测试方法时序参数tRAS优选实施例。

图3为本发明一种存储器测试方法时序参数tRP优选实施例。

图4为本发明一种存储器测试方法优选实施例之一。

具体实施方式

下面结合实施例及附图对本发明作进一步详细、完整地说明。

本发明的原理是：依据存储芯片的不同性能进行不同测试条件的测试。测试条件与不同的参数相匹配。不同的测试条件测试严格程度不同。

例如：存储芯片的不同性能是指对存储数据不同敏感性；对存储数据的不同敏感性进行不同测试条件的测试。

将存储器中的数据，依据敏感程度进行分类，对不同敏感程度的数据运行在不同的工作标准下。

这里的数据的敏感程度是指，对数据能够耐受的出错程度。

可以进行如下解释，存储在存储器中的数据可以分为两类；

一类是对错误极其敏感的数据，比如程序，一比特的错误就会导致整个程序或者系统崩溃；

另一类是对错误不敏感的数据，比如视频数据，错误只是导致视频内容的部分损坏。

当然以上只是敏感程度分类的一种举例，实际中依据不同的情况，存储在存储器中的数据根据敏感程度可以分为更多的类别和次序。

由此，我们提出对通过不同的测试方法或测试条件对内存中的数据进行分类，并将分类后的数据存储在DRAM中的不同区域。

对于存储错误敏感的数据的区域访问，采用标准的甚至更严格的DRAM参数，以保证数据可靠性。

对于存储错误不敏感的数据区域的访问，则采用激进的DRAM参数，这里激进的DRAM参数是指采用相对宽松的参数。

由此以获得更好的DRAM性能(更快的速度或者更低的功耗)。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的基本思路是，对不同的存储器或者存储器中的不同区域，依据所要存储数据的敏感程度进行不同程度的测试。或者通过不同测试条件的不同存储区域或者不同芯片，用于保存不同敏感性的数据。下面通过具体的实施例对本发明提供的存储器测试方法做详细说明。

具体的，这里以DRAM存储器为例进行说明：

本发明提出了一种存储器测试方法，依据存储芯片的不同性能进行不同测试条件的测试。测试条件与不同的参数相匹配，不同测试条件可以包括第一测试条件和第二测试条件；第二测试条件比第一测试条件更严格。

例如对存储数据不同敏感性进行不同测试条件的测试。

不同的参数可能是生产过程的工艺参数、工作过程的时序参数或环境参数(温度、电压等)等，这些参数可能是依据客户的需要或者芯片的分类分级需要进行依据本方法进行测试。

本发明的方法中，不同的测试条件至少为两个。

例如测试条件为2个时，不同测试条件为第一测试条件和第二测试条件；同时，第一测试条件测试数据的敏感性大于第二测试条件。

如图1为本发明一种存储器测试方法步骤图所示，在进行测试时，依据不同的需求分别进行第一测试条件测试和第二测试条件测试。

其中既可以第一测试条件测试或第二测试条件测试分别进行测试；

也可以第一测试条件测试和第二测试条件测试依次进行测试。当依次进行测试时，如果第一测试条件测试没有通过，认为芯片失效；就不会在进行后续测试。

同时，还需要强调的是在实际，前述测试条件不只为两个，依据需要可以设置为多个。结合实施例后续会做具体介绍。

对不同的存储器或者存储器中的不同区域，依据所要存储数据的敏感程度进行不同程度的测试。通过不同测试条件的不同存储区域或者不同芯片，用于保存不同敏感性的数据。

不同存储区域至少包括第一存储区域和第二存储区域；第一存储区域由第一测试条件测试，第二存储区域由第二测试条件测试。

不同芯片至少包括第一(存储)芯片和第二(存储)芯片；第一存储芯片由一个测试条件测试，第二存储芯片由另一个测试条件测试。

下面通过不同测试参数的实施例对本发明提供的存储器测试方法做详细说明。

这里，DRAM存储器的参数可以分为两类。一类是PVT(Process、Voltage、Temperature)参数，即芯片的工艺、电压、温度参数；这类参数是通用性参数，即绝大多数芯片都会涉及到的参数。

另一类是存储器，尤其是DRAM存储器所要涉及到的参数。这里主要是指时序参数。即：tRAS,tRCD,tWR,tRP等

下面结合具体实施例于通用类参数进行介绍说明。

优选实施例一：

工艺:

工艺的漂移普遍存在于不同批次的晶圆(wafer)以及同一张晶圆不同位置的芯片上。虽然产品标准是统一针对所有不同批次和位置的芯片都必须能满足的，但是对于工艺漂移造成性能下降的芯片或者区域只能支持比较宽松的参数设置，反之则可以适用更激进的参数。

对于工艺参数的测试，主要是芯片在晶圆上的位置不同而导致的性能不同。即不同工艺下好区域或非好区域。好区域芯片性能更好；反之性能较差。所以不同的测试条件可以设置为芯片在晶圆上的位置参数，例如在晶圆边缘上(即：非好区域)的芯片性能通常较差，所以可以将非边缘区域的位置设置为第一测试条件测试，边缘区域设置为第二测试条件测试。第一测试条件测试比第二测试条件测试严格。也就是是说，非边缘区域上芯片性能较好，认为它更能满足敏感性更强的应用场合。所以以更严格的条件进行测试。边缘区域则相反。当然对于边缘以及非边缘区域的划分；或者不同工艺下好区域或非好区域的划分，要依据已有的测试经验或测试数据的分析后进行确认。并不仅仅是边缘和非边缘位置。有些时候中心位置的芯片性能也可能较差。尤其是随着工艺尺寸的减小芯片在晶圆不同位置的性能差异越来越明显。

这样，避免了在非好区域应用严格的测试条件(例如：第一测试条件测试)，但是因为这里的芯片因为工艺的原因，本身性能就差，所以严格的测试下，通过测试的可能性较差。因此不同区域的芯片通过不同的测试条件进行测试。而通过本方法的话直接使用相对宽松的测试条件(例如：第二测试条件测试)，就可以让更多芯片通过测试，当然这里通过相对宽松的测试条件的芯片等级会低一些。

某些工艺下，因为不同的工艺机台的原因，不同区域的差异不是特别的明显。甚至有些是中间环形的区域性能较差；所以特殊情况下需要预先对芯片进行一定的试验或者做大量的性能测试数据分析的基础上才能够得到性能差异的区域。

甚至，因为某些机台会因为结构的原因，每次会同时运行几片晶圆，例如3片一组；可能因为控制的原因，这样在每组的特定的位置，晶圆性能会差。比如每组(共3片)每次都是第2片晶圆性能很差，就会有每组中第2片中都会很差，这样就会呈现出每组(每3片)中中间一片有缺陷的现象，一般称之为by 3缺陷的现象。这样也可以把测试条件按照不同组的芯片中的特定序数进行分类。例如每3片(或者其它个数)分为一组，每组的第2片(或者其其它片)使用第一测试条件，每组中其它片使用第二测试条件。当然，这里需要更多的在对生成线上的设备和晶圆进行测试分析统计基础上进行。而这样的测试，会很大程度上解决整片晶圆性能差的问题。在特定机台工作不稳定的情况下，所带来的好处也很明显。

上述的好处是：从而直接通过对位置的区分，进行可以简单的分类；直接应用不同的测试条件，可以简单高效的分别筛选出不同规格的芯片。这样可以大大的节省不必要的测试时间。尤其是晶圆阶段测试时，因为测试机台昂贵及其测试程序调试繁琐，所以这样会大大的节省成本。同时可以提高测试的效率。

优选实施例二：

电压:

由于工作环境的不确定性，DRAM的供电电源必然存在各种波动，即包括长时间的电压下降，也包括短时间的电源噪声。电源波动对于DRAM的性能影响巨大，比如由于供电网络自身电阻造成DRAM电源较低时，DRAM中的数据更容易出错。又比如在连续进行数据吞吐时，由于输入输出电路带来的电源噪声，也会造成DRAM得数据更容易出错。为了覆盖以上电源波动带来的影响，需要设定合适的电压参数进行测试。

对于电压的测试，可以设定不同性能的供电电压，例如最简单的，第一测试条件的电压值大于第二测试条件的电压值。在DRAM芯片中，供电电压可以分为外部供电电压和内部供电电压。

外部供电电压可以在标准范围内上下浮动一定的值。一般情况下，大的外部供电电压对于芯片的工作会更好，但是耗电会更多。所以对于先用第一测试条件(相对大的电压值)对DRAM芯片进行测试，如果通过测试，在进行第二测试条件的电压值(相对小的电压值)进行测试；否则如果不能通过第一测试条件的测试，不进行第二测试条件测试。这样可以依据DRAM芯片是否通过不同电压值的测试，而进行分类和筛选。

同样的，对于DRAM芯片的内部供电电压是通过调节DRAM芯片内部的供电模块实现的。与前述类似，可以先调节内部供电模块实现相对容易测试的(测试条件宽松)电压或电流值，在通过测试后，在调节成难于通过测试的电压或电流值。

由于移动设备的普及以及节能的要求，并且随着DRAM芯片的升级，例如DDR1到DDR2，以及目前更为先进的DDR4甚至LPDDR5(Low Power DDR5低功耗DDR5)，电压对于芯片性能的影响越来越敏感，不只是影响芯片的功能，更多的时候影响芯片的性能，而性能最主要的就是芯片是否可以工作在更高的速度(频率)上。

在DRAM芯片，尤其是最新的DRAM芯片进行频率的分级测试时非常必要和耗时的，所以通过温度的改变测试，就会相对简单的筛选出性能更好的芯片，从而节省时间成本。同时，可以更高效的挑选和分筛芯片，避免用统一的相对更严格的测试条件进行测试时，某些芯片因为不能通过测试而被废弃，而造成不必要的浪费。

优选实施例三：

温度：

对于DRAM芯片的影响体现在一方面高温导致的漏电流增加会减少DRAM的保持时间，需要更短的刷新时间，另一方面高温或者低温会降低外围电路的性能，导致操作延时增加。

与电压类似的，将依据DRAM芯片在不同温度下工作的影响，设置为不同的测试条件。这里的测试条件可以分为两个方面。

第一方面：结合DRAM芯片中存储单元因为温度而导致漏电的不同，进行不同的温度设置；需要注意的是这里，随温度增加漏电会增加。所以这里温度越高测试条件越宽松。

第二方面：结合DRAM芯片外围电路的性能与温度的影响。如前述，温度过高或过低都会导致外围电路性能变差，导致操作延时增加。所以温度过高或过低是严格的测试条件。超过室温的范围认为是过高或过低的温度，例如大于50度或低于0度就认为是过高或过低的温度。而在中间范围(室温附近)的温度是宽松的测试条件，例如0-50度。

因为温度过高或过低都可能是宽松的测试条件，所以温度作为不同测试的条件设置，需要在统计分析的基础上进行一定的折衷考虑。

同样的。类似前述电压的测试，可以通过将不同温度设置为不同的测试条件，进而进行芯片的筛选和分级。同样的，好处是：可以更高效的挑选和分筛芯片，避免用统一的相对更严格的测试条件进行测试时，某些芯片因为不能通过测试而被废弃，而造成不必要的浪费。

下面结合具体实施例于时序类参数进行介绍说明。

这里以时序参数tRAS,tRP为例进行说明。

tRAS、tRP都是重要的DRAM阵列操作时序参数，缩小它们都可以有效的降低DRAM的延时，获得高性能。但是也相应的会造成DRAM中保存的数据的错误率的增加。

优选实施例四：

tRAS是DRAM中从激活命令(ACT)到预充命令(PRE)的延时，表征了DRAM将数据从存储单元中感应、放大并会写所需要的时间。

缩小tRAS时间会导致存储单元回写不完全，即存储单元中存储电荷少于完全状态时的电荷，从而导致存储数据保持时间的减少，以及下一次激活命令时信号裕度的减少。

如图2本发明一种存储器测试方法时序参数tRAS优选实施例所示；图2中示意的是随着tRAS时间的增加错误芯片(不能正常工作)的数量情况。由图可知，在随着tRAS时间的增加错误芯片的数量越来越少。即tRAS时间越长，对于芯片来说越能正常工作。结合本发明的方法，可以知道，tRAS时间越长意味着测试条件越宽松。所以在测试中，对于tRAS来说，可以将第一测试条件的时间长度大于第二测试条件。只有在通过第一测试条件下，才可能进行第二测试条件的测试。当然依据实际情况，测试的时间可以区分为更多的个间隔，即依据不同的时间长度还可以有第三测试条件、第四测试条件等更多个。

优选实施例五：

tRP是DRAM中从预充命令(PRE)到激活命令(ACT)的延时，表征了DRAM阵列恢复到预充电状态的速度，尤其是阵列中位线从高电平或低电平充电至中间电位所需要的时间。预充电状态是每次新的激活命令的起始状态，如果缩小tRP时间，可能导致新的激活命令时，位线并没有恢复到中间电位，从而造成位线信号裕度的减少，导致灵敏放大器给出错误的数据结果。

这里与优选实施例四类似；图3为本发明一种存储器测试方法时序参数tRP优选实施例；图3中示意的是随着tRP时间的增加错误芯片(不能正常工作)的数量情况。由图可知，在随着tRP时间的增加错误芯片的数量越来越少。即tRP时间越长，对于芯片来说越能正常工作。

结合本发明的方法，可以知道，tRP时间越长意味着测试条件越宽松。所以在测试中，对于tRP来说，可以将第一测试条件的时间长度大于第二测试条件。只有在通过第一测试条件下，才可能进行第二测试条件的测试。当然依据实际情况，测试的时间可以区分为更多的个间隔，即依据不同的时间长度还可以有第三测试条件、第四测试条件等更多个。

在DRAM芯片中，依据时序进行芯片分类分级是非常重要和常见的，通过这样的方法，就可以很便捷的挑选出不同时序的芯片，而不必像现有情况一样用统一时间条件进行测试。

下面通过具体的实施例对本发明提供的存储器芯片做详细说明。

同时，基于前述的测试方法，本发明提出了一种存储器芯片，存储器芯片通过前面介绍的测试方式测试，在此基础上对所述存储器芯片依据对所要存储数据的不同敏感性或不同性能分为不同的存储区域；

这些区域是依据不同的测试条件进行测试的，因此不同的存储区域至少为两个；包括第一存储区域和第二存储区域。第一存储区域存储数据的敏感性大于第二存储区域；第一存储区域由第一测试条件测试；第二存储区域由第二测试条件测试。

优选实施例六：

一般情况下，对于不同测试条件下的测试，存储器芯片不同的存储区域进行随机分配和选择。例如随机选择第一存储区域由第一测试条件测试；第二存储区域由第二测试条件测试。

优选实施例七：

对于存储芯片来说(比如DRAM芯片)，它的不同存储区域是按存储部分(Bank)进行存储的，即DRAM芯片中分为存储部分1(Bank1)、存储部分2(Bank2)……。而这些存储部分(Bank)在DRAM芯片中是位于不同的位置地方的。有些可能位于DRAM芯片的边缘有些可能会位于DRAM芯片的中间。对于DRAM芯片工艺来说，通常中间位置的工艺性能会更好存储数据的可靠性也更高。

基于上述分析，因此为了能够更好的提高存储敏感数据的可靠性。更优选的，我们可以将中间位置的存储部分(Bank)进行第一测试条件的测试，以用于存储更敏感的数据。将边缘位置的存储部分(Bank)进行第二测试条件的测试，以用于存储次敏感的数据。中间位置的存储部分(Bank)的数据错误率低于边缘位置的存储部分(Bank)的数据错误率。错误率容忍度高的数据存储于边缘位置的存储部分(Bank)。

如图4本发明一种存储器测试方法优选实施例之一所示，存储芯片11包含4个存储部分111-114(Bank1-Bank4)。存储部分112和113位于芯片中间位置，其余的存储部分111和114位于芯片的边沿。如果数据是存储在边沿部分，即存储部分111和114，因为芯片边沿的性能差，数据的可靠性不高。所以依照前述的方法可以进行不同条件的测试。即：存储芯片来说不同的存储区域为存储芯片中不同的存储部分(Bank)。第一存储区域的存储部分(Bank)为位于存储芯片中间位置；第二存储区域的存储部分(Bank)为位于存储芯片边沿位置。第一存储区域存储数据的敏感性大于第二存储区域；第一存储区域由第一测试条件测试；第二存储区域由第二测试条件测试。这样做的好处是，能够更直接的在可靠性高的区域(位于芯片的中间位置)进行第一测试条件的测试，以用于存储更敏感的数据。可以节省测试时间和测试成本，同时又能够更快速可靠的测试筛选得到存储性能更好的区域。当然需要说明的是，对于可靠性差的区域后续使用中应该存储敏感度底的数据。

类似的，对于DRAM存储器不同区域来说，既可以结合前述的通用性参数PVT(Process、Voltage、Temperature)参数，即芯片的工艺、电压、温度参数；进行分别测试；也可以结合时序参数，进行分别测试。这里就不在详述了。

下面通过对存储器系统做详细说明。

基于前述的测试方法及其存储器芯片，本发明提出了一种存储器系统，通过前面介绍的测试方式测试，所述存储存储器系统包括多个存储性芯片；在此基础上对所述存储器系统依据对所要存储数据的不同敏感性分为不同的存储组合；所述不同的存储组合中至少包括一个存储芯片；所述不同的存储组合至少为两个；包括第一存储组合和第二存储组合。

所述第一存储组合存储数据的敏感性大于第二存储组合；所述第一存储组合由第一测试条件测试；所述第二存储组合由第二测试条件测试。

类似的，对于DRAM存储系统来说，系统中不同芯片的组合，既可以结合前述的通用性参数PVT(Process、Voltage、Temperature)参数，即芯片的工艺、电压、温度参数；进行分别测试；也可以结合时序参数，进行分别测试。这里就不在详述了。

与现有技术相比：

本发明通过对不同的测试条件进行分类测试，依据不同测试条件的难以程度和对芯片性能的影响程度进行区别的测试和分类，能够对芯片高效的分类测试，从而节省测试时间和测试成本；另一方面能够充分发挥存储器的性能，发掘在特定测试条件下存储器芯片的最佳性能。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储器测试方法，其特征在于，所述测试方法，依据存储芯片的不同性能进行不同测试条件的测试；

所述不同测试条件至少包括第一测试条件和第二测试条件。

2.根据权利要求1所述的一种存储器测试方法，其特征在于，依据存储数据不同敏感性进行不同测试条件的测试，所述存储数据存储在所述存储芯片中；所述第一测试条件测试数据的敏感性大于第二测试条件。

3.根据权利要求2所述的一种存储器测试方法，其特征在于，所述第一测试条件测试或第二测试条件测试分别进行测试；

或者，所述第一测试条件测试和第二测试条件测试依次进行测试；如果第一测试条件测试没有通过，不再进行后续测试。

4.根据权利要求1所述的一种存储器测试方法，其特征在于，所述不同测试条件测试的参数为通用性参数，且所述通用性参数为工艺、电压或温度参数任一。

5.根据权利要求4所述的一种存储器测试方法，其特征在于，所述通用性参数为工艺参数时，依据所述存储芯片在晶圆上的位置设置不同的测试条件；所述晶圆非边缘区域的位置设置为第一测试条件测试；所述晶圆边缘区域设置为第二测试条件测试。

6.根据权利要求4所述的一种存储器测试方法，其特征在于，所述通用性参数为电压时，依据所述存储芯片不同的外部供电电压设置不同的测试条件；所述第一测试条件为大的电压值；

所述第二测试条件为小的电压值；

或者，所述通用性参数为电压时，依据所述存储芯片调节的不同内部供电电压而设置不同的测试条件；所述第一测试条件为容易测试的电压值；所述第二测试条件为难于通过测试的电压值。

7.根据权利要求4所述的一种存储器测试方法，其特征在于，所述通用性参数为温度时，依据所述存储芯片不同的温度设置不同的测试条件；

所述依据所述存储芯片不同的温度设置不同的测试条件为：依据DRAM芯片中存储单元因为温度而导致漏电的不同，进行不同的温度设置；所述第一测试条件的温度大于所述第二测试条件的温度；

或者，所述依据所述存储芯片不同的温度设置不同的测试条件为：依据DRAM芯片外围电路的性能与温度的影响，进行不同的温度设置；所述第一测试条件的温度为0-50度；所述第二测试条件的温度大于50度或低于0度。

8.根据权利要求4所述的一种存储器测试方法，其特征在于，所述不同测试条件测试的参数为时序参数；所述时序参数为tRAS或tRP任一；

所述第一测试条件的时间长度大于第二测试条件的时间长度。

9.一种存储器芯片，其特征在于，由所述权利要求1至8任一所述的测试方法测试，

所述存储器芯片依据对所要存储数据的不同敏感性或不同性能分为不同的存储区域；

所述不同的存储区域至少为两个；包括第一存储区域和第二存储区域；

所述第一存储区域存储数据的敏感性大于第二存储区域；所述第一存储区域由第一测试条件测试；所述第二存储区域由第二测试条件测试；

或者，所述不同的存储区域为存储芯片中不同的存储部分，或者在不同测试条件下的相同存储部分；

或者，所述第一存储区域的数据错误率低于所述第二存储区域的数据错误率，错误率容忍度高的数据存储于第二存储区域；

或者，所述第一存储区域的存储部分为位于存储芯片中间位置；所述第二存储区域的存储部分为位于存储芯片边沿位置。

10.一种存储器系统，其特征在于，由所述权利要求1至8任一所述的测试方法测试，

所述存储存储器系统包括多个存储芯片；

所述多个存储芯片依据对所要存储数据的不同敏感性分为不同的存储组合；

所述不同的存储组合中至少包括一个存储芯片；

所述不同的存储组合至少为两个；包括第一存储组合和第二存储组合；

所述第一存储组合存储数据的敏感性大于第二存储组合；

所述第一存储组合由第一测试条件测试；所述第二存储组合由第二测试条件测试。

Images