CN112908400A - 双倍速率同步动态随机存储器的测试方法、装置及设备 - Google Patents
双倍速率同步动态随机存储器的测试方法、装置及设备 Download PDFInfo
- Publication number
- CN112908400A CN112908400A CN202110189470.7A CN202110189470A CN112908400A CN 112908400 A CN112908400 A CN 112908400A CN 202110189470 A CN202110189470 A CN 202110189470A CN 112908400 A CN112908400 A CN 112908400A
- Authority
- CN
- China
- Prior art keywords
- test
- memory
- power supply
- tested
- supply network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 231
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims description 32
- 230000015654 memory Effects 0.000 claims abstract description 183
- 238000012430 stability testing Methods 0.000 claims abstract description 5
- 238000011056 performance test Methods 0.000 claims description 80
- 238000013112 stability test Methods 0.000 claims description 49
- 238000007689 inspection Methods 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 8
- 230000009467 reduction Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 13
- 238000012545 processing Methods 0.000 description 9
- 230000007334 memory performance Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 101000962359 Homo sapiens NACHT, LRR and PYD domains-containing protein 10 Proteins 0.000 description 1
- 101000962345 Homo sapiens NACHT, LRR and PYD domains-containing protein 12 Proteins 0.000 description 1
- 101000962329 Homo sapiens NACHT, LRR and PYD domains-containing protein 14 Proteins 0.000 description 1
- 101001128138 Homo sapiens NACHT, LRR and PYD domains-containing protein 2 Proteins 0.000 description 1
- 101001128135 Homo sapiens NACHT, LRR and PYD domains-containing protein 4 Proteins 0.000 description 1
- 101001109455 Homo sapiens NACHT, LRR and PYD domains-containing protein 6 Proteins 0.000 description 1
- 101001128132 Homo sapiens NACHT, LRR and PYD domains-containing protein 7 Proteins 0.000 description 1
- 101001128170 Homo sapiens NACHT, LRR and PYD domains-containing protein 8 Proteins 0.000 description 1
- 101000982939 Homo sapiens PAN2-PAN3 deadenylation complex catalytic subunit PAN2 Proteins 0.000 description 1
- 101001113056 Homo sapiens PAN2-PAN3 deadenylation complex subunit PAN3 Proteins 0.000 description 1
- 101000742934 Homo sapiens Retinol dehydrogenase 14 Proteins 0.000 description 1
- XQVWYOYUZDUNRW-UHFFFAOYSA-N N-Phenyl-1-naphthylamine Chemical compound C=1C=CC2=CC=CC=C2C=1NC1=CC=CC=C1 XQVWYOYUZDUNRW-UHFFFAOYSA-N 0.000 description 1
- 102100039260 NACHT, LRR and PYD domains-containing protein 10 Human genes 0.000 description 1
- 102100039240 NACHT, LRR and PYD domains-containing protein 12 Human genes 0.000 description 1
- 102100039243 NACHT, LRR and PYD domains-containing protein 14 Human genes 0.000 description 1
- 102100031897 NACHT, LRR and PYD domains-containing protein 2 Human genes 0.000 description 1
- 102100031898 NACHT, LRR and PYD domains-containing protein 4 Human genes 0.000 description 1
- 102100022696 NACHT, LRR and PYD domains-containing protein 6 Human genes 0.000 description 1
- 102100031902 NACHT, LRR and PYD domains-containing protein 7 Human genes 0.000 description 1
- 102100031886 NACHT, LRR and PYD domains-containing protein 8 Human genes 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明公开了一种双倍速率同步动态随机存储器的测试方法、装置、设备及计算机可读存储介质，对于加入了电源网络的DDR5存储器来说，首先对待测DDR5存储器进行电源网络稳定性测试，若未通过则确定待测DDR5存储器为不建议使用的存储器，若通过则进一步对待测DDR5存储器进行存储性能测试，若合格则确定为正常使用的存储器，若不合格则降频使用使之满足内存稳定性需求，从而实现择优使用与节约成本，避免浪费。
Description
技术领域
本发明涉及存储测试技术领域，特别是涉及一种双倍速率同步动态随机存储器的测试方法、装置、设备及计算机可读存储介质。
背景技术
双倍速率同步动态随机存储器(DDR，又名内存条)是服务器上用来存储临时数据、用作缓存的重要部件。近期，JEDEC协会正式公布了DDR5标准。作为DDR4的后继者，DDR5是下一代同步动态随机存取存储器(SDRAM)。DDR存储器可在单个时钟周期内发送和接收两次数据信号，并允许更快的传输速率和更高的容量。虽然DDR内存中的大多数开发都是适度的增量，重点是性能改进以满足服务器和个人计算机应用程序要求，但从DDR4到DDR5的跨越是一个更大的飞跃。在需要更多带宽的驱动下，DDR5存储器在强大的封装中带来了全新的架构。与DDR4存储器相比，改进的DDR5存储器的功能将使实际带宽提高36％，即使在3200MT/s(此声明必须进行测试)和4800MT/s速度开始，与DDR4-3200相比，实际带宽将高出87％。与此同时，DDR5存储器最重要的特性之一将是超过16Gb的单片芯片密度。
由于作为服务器的关键部件，DDR存储器测试工作非常重要。而DDR5存储器作为当前新兴部件，其PCB构造等也发生了巨大变化，比如加入了电源管理芯片，速率也进一步提高了，若沿用DDR4存储器的测试方法和评价机制很容易忽视DDR5存储器与DDR4存储器的本质区别。
提供一种针对DDR5存储器的测试方法，保证DDR5存储器投入使用后的可靠性，是本领域技术人员需要解决的技术问题。
发明内容
本发明的目的是提供一种双倍速率同步动态随机存储器的测试方法、装置、设备及计算机可读存储介质，用于对DDR5存储器的性能进行测试。
为解决上述技术问题，本发明提供一种双倍速率同步动态随机存储器的测试方法，包括：
获取待测DDR5存储器的电源网络测试参数的测试值，将所述电源网络测试参数的测试值与对应的标准参数范围进行比较，根据比较结果得到所述待测DDR5存储器的电源网络稳定性测试结果；
若所述电源网络稳定性测试结果为合格，则获取所述待测DDR5存储器的存储性能测试的测试值，并根据所述存储性能测试的测试值确定所述待测DDR5存储器的存储性能测试结果；若所述存储性能测试结果为合格，则确定所述待测DDR5存储器为允许正常使用的存储器；若所述存储性能测试结果为不合格，则确定所述待测DDR5存储器为允许降频使用的存储器；
若所述电源稳定性测试结果为不合格，则确定所述待测DDR5存储器为无法使用的存储器。
可选的，所述电源网络测试参数具体包括：电源噪声参数、电源纹波参数、电源过冲参数、电源过流参数。
可选的，所述根据比较结果得到所述待测DDR5存储器的电源网络稳定性测试结果，具体包括：
若各所述电源网络测试参数的测试值均在对应的标准参数范围内，则确定所述电源网络稳定性测试结果为合格；
若存在超出对应的标准参数范围的所述电源网络测试参数的测试值，则确定所述电源网络稳定性测试结果为不合格。
可选的，所述根据比较结果得到所述待测DDR5存储器的电源网络稳定性测试结果，具体包括：
若所述待测DDR5存储器的各电源网络类型下的所述电源网络测试参数的测试值的统计值在对应的标准参数范围内，则确定所述电源网络稳定性测试结果为合格；
若存在所述统计值超出对应的标准参数范围的所述电源网络测试参数，则确定所述电源网络稳定性测试结果为不合格；
其中，所述统计值的类型包括中位数、方差和平均值。
可选的，所述存储性能测试的测试项目具体包括RMT测试、稳定性测试、性能测试和信息检查测试。
可选的，所述根据所述存储性能测试的测试值确定所述待测DDR5存储器的存储性能测试结果，具体包括：
对各测试项目的所述存储性能测试的测试值进行预设检验；
若不存在未通过所述预设检验的所述测试项目，则确定所述存储性能测试结果为合格；
若存在未通过所述预设检验的所述测试项目，则确定所述存储性能测试结果为不合格。
可选的，所述对各测试项目的所述存储性能测试的测试值进行预设检验，具体包括：
确定所述测试项目的测试值的伯努利分布；
若所述存储性能测试未通过测试的概率不为零，则确定所述存储性能测试的项目未通过所述预设检验；
若所述存储性能测试未通过测试的概率为零，则若所述测试项目的测试值的统计值在对应的标准参数范围内，则确定所述测试项目通过所述测试检验；若存在所述测试项目的测试值的统计值超出对应的标准参数范围的所述测试项目，则确定所述测试项目未通过所述预设检验。
为解决上述技术问题，本发明还提供一种双倍速率同步动态随机存储器的测试装置，包括：
电源网络测试单元，用于获取待测DDR5存储器的电源网络测试参数的测试值，将所述电源网络测试参数的测试值与对应的标准参数范围进行比较，根据比较结果得到所述待测DDR5存储器的电源网络稳定性测试结果；若所述电源网络稳定性测试结果为合格，则进入存储性能测试单元；若所述电源稳定性测试结果为不合格，则确定所述待测DDR5存储器为无法使用的存储器；
存储性能测试单元，用于若所述电源网络稳定性测试结果为合格，则获取所述待测DDR5存储器的存储性能测试的测试值，并根据所述存储性能测试的测试值确定所述待测DDR5存储器的存储性能测试结果；若所述存储性能测试结果为合格，则确定所述待测DDR5存储器为允许正常使用的存储器；若所述存储性能测试结果为不合格，则确定所述待测DDR5存储器为允许降频使用的存储器。
为解决上述技术问题，本发明还提供一种双倍速率同步动态随机存储器的测试设备，包括：
存储器，用于存储指令，所述指令包括上述任意一项所述双倍速率同步动态随机存储器的测试方法的步骤；
处理器，用于执行所述指令。
为解决上述技术问题，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意一项所述双倍速率同步动态随机存储器的测试方法的步骤。
本发明所提供的双倍速率同步动态随机存储器的测试方法，对于加入了电源网络的DDR5存储器来说，首先将电源网络测试参数的测试值与对应的标准参数范围进行比较，根据比较结果得到待测DDR5存储器的电源网络稳定性测试结果，若电源网络稳定性测试结果为不合格，则说明待测DDR5存储器电源网络稳定性极差，不建议使用；若电源网络稳定性测试结果为合格，再对待测DDR5存储器进行存储性能测试。DDR5存储器的运行速率相较于DDR4存储器大大提高了，由于运行速率会对内存的稳定性产生较大影响，若沿用DDR4存储器的将未通过存储性能测试的存储器均定为无法使用的存储器，将造成极大的浪费，故将存储性能测试结果为合格的待测DDR5存储器确定为正常使用的存储器，将存储性能测试结果为不合格降频使用，也能够满足内存稳定性需求。因此，本发明提供的双倍速率同步动态随机存储器的测试方法适应了DDR5存储器与DDR4存储器的本质区别，保证了对DDR5存储器的优中选优和分级使用，在保证内存可靠性的前提下避免了浪费。
本发明还提供一种双倍速率同步动态随机存储器的测试装置、设备及计算机可读存储介质，具有上述有益效果，在此不再赘述。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提高的一种双倍速率同步动态随机存储器的测试方法的流程图；
图2为本发明实施例提供的一种双倍速率同步动态随机存储器的测试装置的结构示意图；
图3为本发明实施例提供的一种双倍速率同步动态随机存储器的测试设备的结构示意图。
具体实施方式
本发明的核心是提供一种双倍速率同步动态随机存储器的测试方法、装置、设备及计算机可读存储介质，用于对DDR5存储器的性能进行测试。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例提高的一种双倍速率同步动态随机存储器的测试方法的流程图。
如图1所示，本发明实施例提高的双倍速率同步动态随机存储器的测试方法包括：
S101：获取待测DDR5存储器的电源网络测试参数的测试值，将电源网络测试参数的测试值与对应的标准参数范围进行比较，根据比较结果得到待测DDR5存储器的电源网络稳定性测试结果。
S102：若电源网络稳定性测试结果为合格，则获取待测DDR5存储器的存储性能测试的测试值，并根据存储性能测试的测试值确定待测DDR5存储器的存储性能测试结果；若存储性能测试结果为合格，则确定待测DDR5存储器为允许正常使用的存储器；若存储性能测试结果为不合格，则确定待测DDR5存储器为允许降频使用的存储器。
S103：若电源稳定性测试结果为不合格，则确定待测DDR5存储器为无法使用的存储器。
相较于DDR4存储器，DDR5存储器中加入了电源网络，且运行速率进一步提升。电源网络的稳定性决定了DDR5存储器的使用可靠性。而运行速率会对内存的稳定性产生较大影响，举例而言，若运行在4800速率时无法满足存储稳定性要求，但可能降速到3200就可以满足存储稳定性要求。因此本发明实施例提高的双倍速率同步动态随机存储器的测试方法首先要对待测DDR5存储器的电源网络稳定性进行测试，在保证待测DDR5存储器的电源网络稳定性后再对待测DDR5存储器的存储性能进行测试，从而进行优中选优和分级使用。
在具体实施中，对于步骤S101来说，电源网络测试参数具体可以包括：电源噪声参数、电源纹波参数、电源过冲参数、电源过流参数。
其中，在对待测DDR5存储器的电源噪声参数进行测量时，将示波器无源探头置于待测DDR5存储器电源芯片的输出引脚，最好放在待测DDR5存储器电源芯片的滤波电容的两端，需要精确地测量，需要减小示波器10:1无源探头带来的误差影响，可使用1:1衰减的同轴线缆进行测量。
在对待测DDR5存储器的电源纹波参数进行测量时，将示波器无源探头置于待测DDR5存储器电源芯片的输出引脚，最好放在待测DDR5存储器电源芯片的滤波电容的两端，需要精确地测量。
在对待测DDR5存储器的电源过冲参数进行测量时，利用示波器测试输出电压在待测DDR5存储器电源芯片开启时的峰值电压，设置循环次数为10次，上冲取最大值，下冲取最小值。
在对待测DDR5存储器的电源过流参数进行测量时，利用示波器搭配电流枪，靠近待测DDR5存储器的负载端进行测试，测量次数为10次，取其最大值。
DDR5存储器通常包括12V、5V、2.5V、1.1V等4个电源网络类型，将与这四个电源网络类型分别记录为PA、PB、PC、PD，则每个电源网络类型下的电源噪声参数、电源纹波参数、电源过冲参数、电源过流参数相应记录为PAN、PAR、PAO、PAC；PBN、PBR、PBO、PBC；PCN、PCR、PCO、PCC；PDN、PDR、PDO、PDC。即对待测DDR5存储器共测16个电源网络测试参数。可选的，可以分别对每个电源网络测试参数测得10个测试值，即对PAN、PAR、PAO、PAC；PBN、PBR、PBO、PBC；PCN、PCR、PCO、PCC；PDN、PDR、PDO、PDC16个电源网络测试参数分别测得十个测试值。而对于每个电源网络测试参数，都预先设定对应的标准参数范围。可以理解的是，在实际测试中，还可以根据待测DDR5存储器的实际情况增加、减少或设置其他类型的电源网络测试参数，并增加或减少对每个电源网络测试参数的测试次数。
则对于步骤S101来说，根据比较结果得到待测DDR5存储器的电源网络稳定性测试结果，具体可以包括：若各电源网络测试参数的测试值均在对应的标准参数范围内，则确定电源网络稳定性测试结果为合格；若存在超出对应的标准参数范围的电源网络测试参数的测试值，则确定电源网络稳定性测试结果为不合格。
此外，步骤S101中的根据比较结果得到待测DDR5存储器的电源网络稳定性测试结果还可以具体包括：若待测DDR5存储器的各电源网络类型下的电源网络测试参数的测试值的统计值在对应的标准参数范围内，则确定电源网络稳定性测试结果为合格；若存在统计值超出对应的标准参数范围的电源网络测试参数，则确定电源网络稳定性测试结果为不合格；其中，统计值的类型包括中位数、方差和平均值。例如，对于待测DDR5存储器在12V电源网络下的电源噪声参数PAN，共测得PAN0、PAN1、PAN2、PAN3、PAN4、PAN5、PAN6、PAN7、PAN8、PAN9十个测试值，选取其中的中位数、方差和平均值，分别记录为PANA、PANB和PANC，将之与对应的标准参数范围进行对比，若存在超出对应的标准参数范围的统计值，则认为待测DDR5存储器在12V电源网络下的电源噪声参数PAN未通过测试，电源网络稳定性测试结果为不合格。对于其他16个电源网络测试参数分别进行上述测试和评估，若所有的电源网络测试参数的测试值的统计值均在对应的标准参数范围内，才确定待测DDR存储器的电源网络稳定性测试结果为合格。
若待测DDR5存储器的电源网络稳定性测试结果为合格，则确定待测DDR存储器满足基本使用要求，建议使用，否则无法使用。
在确定待测DDR存储器满足基本使用要求后，进入步骤S102中的对待测DDR5存储器进行存储性能测试，实现待测DDR5存储器的择优使用和分级使用。其中，存储性能测试的具体方式可以沿用DDR4存储器的测试方式，将产生的测试值与预先设置的针对DDR5存储器的标准参数范围对比以确定合格与否。
基于本发明实施例提供的双倍速率同步动态随机存储器的测试方法，将未通过电源网络稳定性测试的DDR5存储器弃用，将通过电源网络稳定性测试但存储性能测试不合格的DDR5存储器降频使用，将既通过电源网络稳定性测试又通过存储性能测试的DDR5存储器正常使用，实现优中选优和分级使用。
本发明实施例提供的双倍速率同步动态随机存储器的测试方法，对于加入了电源网络的DDR5存储器来说，首先将电源网络测试参数的测试值与对应的标准参数范围进行比较，根据比较结果得到待测DDR5存储器的电源网络稳定性测试结果，若电源网络稳定性测试结果为不合格，则说明待测DDR5存储器电源网络稳定性极差，不建议使用；若电源网络稳定性测试结果为合格，再对待测DDR5存储器进行存储性能测试。DDR5存储器的运行速率相较于DDR4存储器大大提高了，由于运行速率会对内存的稳定性产生较大影响，若沿用DDR4存储器的将未通过存储性能测试的存储器均定为无法使用的存储器，将造成极大的浪费，故将存储性能测试结果为合格的待测DDR5存储器确定为正常使用的存储器，将存储性能测试结果为不合格降频使用，也能够满足内存稳定性需求。因此，本发明实施例提供的双倍速率同步动态随机存储器的测试方法适应了DDR5存储器与DDR4存储器的本质区别，保证了对DDR5存储器的优中选优和分级使用，在保证内存可靠性的前提下避免了浪费。
在上述实施例的基础上，在本发明实施例提供的双倍速率同步动态随机存储器的测试方法中，存储性能测试的测试项目具体可以包括RMT(rank margin test)测试、稳定性测试、性能测试和信息检查测试。
在本发明实施例提供的双倍速率同步动态随机存储器的测试方法中，步骤S102中：根据存储性能测试的测试值确定待测DDR5存储器的存储性能测试结果，具体可以包括：
对各测试项目的存储性能测试的测试值进行预设检验；
若不存在未通过预设检验的测试项目，则确定存储性能测试结果为合格；
若存在未通过预设检验的测试项目，则确定存储性能测试结果为不合格。
在具体实施中，可以将RMT测试的测试结果记录为A11；稳定性测试包含重启测试、AC断电测试、DC断电测试，测试结果分别记作A21、A22、A23；性能测试包含MLC测试、PTU测试，测试结果分别记作A31、A32；信息检查测试的测试结果记作A41，共计7个测试项目。可以分别对各测试项目分别做10次测试。
对各测试项目的存储性能测试的测试值进行预设检验的具体实施方式可以为将各测试值分别与对应的标准参数范围进行对比，或将各测试项目的存储性能测试的测试值的统计值与对应的标准参数范围进行对比。或者，对各测试项目的存储性能测试的测试值进行预设检验，具体可以包括：
确定测试项目的测试值的伯努利分布；
若存储性能测试未通过测试的概率不为零，即P(X＝fail)>0，则确定存储性能测试的项目未通过预设检验；
若存储性能测试未通过测试的概率为零，即P(X＝fail)＝0，则若该测试项目的测试值的统计值在对应的标准参数范围内，则确定该测试项目通过测试检验；若存在测试项目的测试值的统计值超出对应的标准参数范围的测试项目，则确定该测试项目未通过预设检验。
其中，测试项目的测试值的统计值可以为去掉测试值中的最大值和最小值后，取剩余测试值的平均值，若该平均值符合DDR5存储器的要求则确定该测试项目通过该项测验。
上文详述了双倍速率同步动态随机存储器的测试方法对应的各个实施例，在此基础上，本发明还公开了与上述方法对应的双倍速率同步动态随机存储器的测试装置、测试设备及计算机可读存储介质。
图2为本发明实施例提供的一种双倍速率同步动态随机存储器的测试装置的结构示意图。
如图2所示，本发明实施例提供的双倍速率同步动态随机存储器的测试装置包括：
电源网络测试单元201，用于获取待测DDR5存储器的电源网络测试参数的测试值，将电源网络测试参数的测试值与对应的标准参数范围进行比较，根据比较结果得到待测DDR5存储器的电源网络稳定性测试结果；若电源网络稳定性测试结果为合格，则进入存储性能测试单元；若电源稳定性测试结果为不合格，则确定待测DDR5存储器为无法使用的存储器；
存储性能测试单元202，用于若电源网络稳定性测试结果为合格，则获取待测DDR5存储器的存储性能测试的测试值，并根据存储性能测试的测试值确定待测DDR5存储器的存储性能测试结果；若存储性能测试结果为合格，则确定待测DDR5存储器为允许正常使用的存储器；若存储性能测试结果为不合格，则确定待测DDR5存储器为允许降频使用的存储器。
由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
图3为本发明实施例提供的一种双倍速率同步动态随机存储器的测试设备的结构示意图。
如图3所示，本发明实施例提供的双倍速率同步动态随机存储器的测试设备包括：
存储器310，用于存储指令，所述指令包括上述任意一项实施例所述的双倍速率同步动态随机存储器的测试方法的步骤；
处理器320，用于执行所述指令。
其中，处理器320可以包括一个或多个处理核心，比如3核心处理器、8核心处理器等。处理器320可以采用数字信号处理DSP(Digital Signal Processing)、现场可编程门阵列FPGA(Field－Programmable Gate Array)、可编程逻辑阵列PLA(Programmable LogicArray)中的至少一种硬件形式来实现。处理器320也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器CPU(CentralProcessing Unit)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器320可以集成有图像处理器GPU(Graphics Processing Unit)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器320还可以包括人工智能AI(Artificial Intelligence)处理器，该AI处理器用于处理有关机器学习的计算操作。
存储器310可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器310还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器310至少用于存储以下计算机程序311，其中，该计算机程序311被处理器320加载并执行之后，能够实现前述任一实施例公开的双倍速率同步动态随机存储器的测试方法中的相关步骤。另外，存储器310所存储的资源还可以包括操作系统312和数据313等，存储方式可以是短暂存储或者永久存储。其中，操作系统312可以为Windows。数据313可以包括但不限于上述方法所涉及到的数据。
在一些实施例中，双倍速率同步动态随机存储器的测试设备还可包括有显示屏330、电源340、通信接口350、输入输出接口360、传感器370以及通信总线380。
本领域技术人员可以理解，图3中示出的结构并不构成对双倍速率同步动态随机存储器的测试设备的限定，可以包括比图示更多或更少的组件。
本申请实施例提供的双倍速率同步动态随机存储器的测试设备，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如上所述的双倍速率同步动态随机存储器的测试方法，效果同上。
需要说明的是，以上所描述的装置、设备实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本发明各个实施例所述方法的全部或部分步骤。
为此，本发明实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如双倍速率同步动态随机存储器的测试方法的步骤。
该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器ROM(Read-OnlyMemory)、随机存取存储器RAM(Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本实施例中提供的计算机可读存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的双倍速率同步动态随机存储器的测试方法的步骤，效果同上。
以上对本发明所提供的一种双倍速率同步动态随机存储器的测试方法、装置、设备及计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、设备及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种双倍速率同步动态随机存储器的测试方法，其特征在于，包括：
获取待测DDR5存储器的电源网络测试参数的测试值，将所述电源网络测试参数的测试值与对应的标准参数范围进行比较，根据比较结果得到所述待测DDR5存储器的电源网络稳定性测试结果；
若所述电源网络稳定性测试结果为合格，则获取所述待测DDR5存储器的存储性能测试的测试值，并根据所述存储性能测试的测试值确定所述待测DDR5存储器的存储性能测试结果；若所述存储性能测试结果为合格，则确定所述待测DDR5存储器为允许正常使用的存储器；若所述存储性能测试结果为不合格，则确定所述待测DDR5存储器为允许降频使用的存储器；
若所述电源稳定性测试结果为不合格，则确定所述待测DDR5存储器为无法使用的存储器。
2.根据权利要求1所述的测试方法，其特征在于，所述电源网络测试参数具体包括：电源噪声参数、电源纹波参数、电源过冲参数、电源过流参数。
3.根据权利要求1的测试方法，其特征在于，所述根据比较结果得到所述待测DDR5存储器的电源网络稳定性测试结果，具体包括：
若各所述电源网络测试参数的测试值均在对应的标准参数范围内，则确定所述电源网络稳定性测试结果为合格；
若存在超出对应的标准参数范围的所述电源网络测试参数的测试值，则确定所述电源网络稳定性测试结果为不合格。
4.根据权利要求1的测试方法，其特征在于，所述根据比较结果得到所述待测DDR5存储器的电源网络稳定性测试结果，具体包括：
若所述待测DDR5存储器的各电源网络类型下的所述电源网络测试参数的测试值的统计值在对应的标准参数范围内，则确定所述电源网络稳定性测试结果为合格；
若存在所述统计值超出对应的标准参数范围的所述电源网络测试参数，则确定所述电源网络稳定性测试结果为不合格；
其中，所述统计值的类型包括中位数、方差和平均值。
5.根据权利要求1所述的测试方法，其特征在于，所述存储性能测试的测试项目具体包括RMT测试、稳定性测试、性能测试和信息检查测试。
6.根据权利要求1所述的测试方法，其特征在于，所述根据所述存储性能测试的测试值确定所述待测DDR5存储器的存储性能测试结果，具体包括：
对各测试项目的所述存储性能测试的测试值进行预设检验；
若不存在未通过所述预设检验的所述测试项目，则确定所述存储性能测试结果为合格；
若存在未通过所述预设检验的所述测试项目，则确定所述存储性能测试结果为不合格。
7.根据权利要求6所述的测试方法，其特征在于，所述对各测试项目的所述存储性能测试的测试值进行预设检验，具体包括：
确定所述测试项目的测试值的伯努利分布；
若所述存储性能测试未通过测试的概率不为零，则确定所述存储性能测试的项目未通过所述预设检验；
若所述存储性能测试未通过测试的概率为零，则若所述测试项目的测试值的统计值在对应的标准参数范围内，则确定所述测试项目通过所述测试检验；若存在所述测试项目的测试值的统计值超出对应的标准参数范围的所述测试项目，则确定所述测试项目未通过所述预设检验。
8.一种双倍速率同步动态随机存储器的测试装置，其特征在于，包括：
电源网络测试单元，用于获取待测DDR5存储器的电源网络测试参数的测试值，将所述电源网络测试参数的测试值与对应的标准参数范围进行比较，根据比较结果得到所述待测DDR5存储器的电源网络稳定性测试结果；若所述电源网络稳定性测试结果为合格，则进入存储性能测试单元；若所述电源稳定性测试结果为不合格，则确定所述待测DDR5存储器为无法使用的存储器；
存储性能测试单元，用于若所述电源网络稳定性测试结果为合格，则获取所述待测DDR5存储器的存储性能测试的测试值，并根据所述存储性能测试的测试值确定所述待测DDR5存储器的存储性能测试结果；若所述存储性能测试结果为合格，则确定所述待测DDR5存储器为允许正常使用的存储器；若所述存储性能测试结果为不合格，则确定所述待测DDR5存储器为允许降频使用的存储器。
9.一种双倍速率同步动态随机存储器的测试设备，其特征在于，包括：
存储器，用于存储指令，所述指令包括权利要求1至7任意一项所述双倍速率同步动态随机存储器的测试方法的步骤；
处理器，用于执行所述指令。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任意一项所述双倍速率同步动态随机存储器的测试方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110189470.7A CN112908400A (zh) | 2021-02-19 | 2021-02-19 | 双倍速率同步动态随机存储器的测试方法、装置及设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110189470.7A CN112908400A (zh) | 2021-02-19 | 2021-02-19 | 双倍速率同步动态随机存储器的测试方法、装置及设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112908400A true CN112908400A (zh) | 2021-06-04 |
Family
ID=76123875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110189470.7A Pending CN112908400A (zh) | 2021-02-19 | 2021-02-19 | 双倍速率同步动态随机存储器的测试方法、装置及设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112908400A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339650A (zh) * | 2011-10-20 | 2012-02-01 | 中兴通讯股份有限公司 | 一种内存条测试装置及测试方法 |
| US20140107822A1 (en) * | 2012-10-11 | 2014-04-17 | International Business Machines Corporation | Methodology of grading reliability and performance of chips across wafer |
| CN105489247A (zh) * | 2014-09-16 | 2016-04-13 | 北京兆易创新科技股份有限公司 | 一种存储器芯片的测试方法和装置 |
| CN109710472A (zh) * | 2018-12-18 | 2019-05-03 | 曙光信息产业股份有限公司 | 内存自动化测试与分级方法 |
| CN112164416A (zh) * | 2020-09-21 | 2021-01-01 | 西安交通大学 | 一种存储器测试方法、存储器芯片及存储器系统 |
| CN112309492A (zh) * | 2019-08-02 | 2021-02-02 | 全何科技股份有限公司 | 内存芯片超频测试模块及其方法 |
-
2021
- 2021-02-19 CN CN202110189470.7A patent/CN112908400A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102339650A (zh) * | 2011-10-20 | 2012-02-01 | 中兴通讯股份有限公司 | 一种内存条测试装置及测试方法 |
| US20140107822A1 (en) * | 2012-10-11 | 2014-04-17 | International Business Machines Corporation | Methodology of grading reliability and performance of chips across wafer |
| CN105489247A (zh) * | 2014-09-16 | 2016-04-13 | 北京兆易创新科技股份有限公司 | 一种存储器芯片的测试方法和装置 |
| CN109710472A (zh) * | 2018-12-18 | 2019-05-03 | 曙光信息产业股份有限公司 | 内存自动化测试与分级方法 |
| CN112309492A (zh) * | 2019-08-02 | 2021-02-02 | 全何科技股份有限公司 | 内存芯片超频测试模块及其方法 |
| CN112164416A (zh) * | 2020-09-21 | 2021-01-01 | 西安交通大学 | 一种存储器测试方法、存储器芯片及存储器系统 |
Non-Patent Citations (1)
| Title |
|---|
| 马卓凡: "Memory及其controller芯片I/O测试(上篇)", 中国集成电路, no. 1, pages 75 - 82 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107238788B (zh) | 基于矩阵电容板的触控芯片测试系统及其测试方法 | |
| CN108388509B (zh) | 一种软件测试方法、计算机可读存储介质及终端设备 | |
| CN106021054A (zh) | 一种对bmc升降级稳定性进行测试的方法及装置 | |
| CN106656368A (zh) | 通信系统监控方法及装置 | |
| CN112363044A (zh) | 一种芯片分级方法及装置 | |
| CN109447506A (zh) | 一种电能质量基准水平评价方法及系统 | |
| CN110134598B (zh) | 一种批量处理方法、装置及系统 | |
| CN102880549A (zh) | 一种生产测试的方法及装置 | |
| CN117234859B (zh) | 一种性能事件监控方法、装置、设备和存储介质 | |
| CN113777520A (zh) | 一种板载电源过流保护的测试方法、装置、系统及介质 | |
| CN113595246A (zh) | 微电网状态在线监测方法、装置、计算机设备和存储介质 | |
| CN112908400A (zh) | 双倍速率同步动态随机存储器的测试方法、装置及设备 | |
| CN113376564B (zh) | 基于数据分析的智能电表计量校正方法、装置及终端 | |
| CN115656834A (zh) | 一种电池容量预测方法、装置及电子设备 | |
| CN110059712A (zh) | 异常数据的检测方法及装置 | |
| US11686768B2 (en) | System and method of testing single DUT through multiple cores in parallel | |
| CN115080412A (zh) | 软件更新质量评估方法、装置、设备及计算机存储介质 | |
| CN114355208A (zh) | 一种电池故障确定方法、装置、电子设备及存储介质 | |
| CN114355212A (zh) | 电池自放电检测方法、装置、计算机设备及存储介质 | |
| CN113779926A (zh) | 一种电路的检测方法、装置、电子设备及可读存储介质 | |
| CN107272862A (zh) | 确定终端处理器电压的方法和终端 | |
| CN106941552B (zh) | 一种移动终端关机性能评估方法 | |
| CN111309534A (zh) | 一种测试bps内存适应能力的方法、系统及相关组件 | |
| US20190102032A1 (en) | Touch host controller | |
| CN112466384B (zh) | 一种闪存编程挂起特性的测试方法、测试装置及测试设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210604 |
|
| RJ01 | Rejection of invention patent application after publication |