CN110120737A - 过电流限制电路、过电流限制方法以及电源电路 - Google Patents

过电流限制电路、过电流限制方法以及电源电路 Download PDF

Info

Publication number
CN110120737A
CN110120737A CN201910007923.2A CN201910007923A CN110120737A CN 110120737 A CN110120737 A CN 110120737A CN 201910007923 A CN201910007923 A CN 201910007923A CN 110120737 A CN110120737 A CN 110120737A
Authority
CN
China
Prior art keywords
voltage
grid
current
output
limitation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910007923.2A
Other languages
English (en)
Inventor
富冈勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN110120737A publication Critical patent/CN110120737A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/325—Means for protecting converters other than automatic disconnection with means for allowing continuous operation despite a fault, i.e. fault tolerant converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

公开了过电流限制电路、过电流限制方法以及电源电路。过电流限制电路进行将电源电路的输出级晶体管的输出电流设为规定的限制电流值以下的控制，具备：限制电压生成部，其生成将限制电流值设为与电源电压的电压值对应的电流值的限制电压；源极跟随器，其输入端子与输出级晶体管的栅极连接，对从输出端子输入到所述输入端子的电压进行电平偏移并进行输出；误差放大电路，其将限制电压与由源极跟随器输出的电压之差放大；以及栅极电压调整晶体管，对其栅极施加由误差放大电路输出的电压，来控制要向输出级晶体管的栅极施加的栅极电压。

Description

过电流限制电路、过电流限制方法以及电源电路
技术领域
本发明涉及过电流限制电路、过电流限制方法以及电源电路。
背景技术
恒压电源电路在由于负载变动等而输出电流变化的情况下，也稳定地供给固定电压。
但是，在负载变动大而流动超过了额定值的电流的情况下，例如在接地短路的情况等下，需要防止由于由过电流产生的热所致的作为电源的输出级的晶体管的输出级晶体管的损伤。
因此，在恒压电源电路中需要以使输出的最大电流不超过被规定为额定值的上限值的方式进行限制的过电流限制电路(例如，参照专利文献1)。
如图8所示，在上述的专利文献1中，设置有如下的过电流限制电路：其在输出端子102接地短路时通过抑制输出级晶体管105的栅极电压V1的降低来限制流动到输出级晶体管105的过电流。该过电流限制电路基于输出电压Vout或反馈电压VFB来调整对流动到输出级晶体管105的过电流进行限制的限制电压V3，根据输出端子102的接地短路的阶段来抑制流动到输出级晶体管105的过电流。输出级晶体管105是p沟道型的MOS晶体管，晶体管M1至晶体管M6分别是n沟道型的MOS晶体管。
在图8中，使恒流源110的电流流过的晶体管M4与晶体管M1、M2以及M3构成电流镜像电路。如果晶体管M5处于导通状态，则电流也流动到晶体管M2，流动到电阻113的电流成为晶体管M1和M2各自的漏极电流的总和。另外，如果晶体管M5和晶体管M6处于导通状态，则电流也流动到晶体管M2和M3，流动到电阻113的电流成为晶体管M1、M2以及M3各自的漏极电流的总和。像这样，通过对晶体管M5和M6进行控制来多级地控制流动到电阻113的电流。
在输出电压Vout降低时，如果反馈电压VFB低于晶体管M6的阈值电压，则晶体管M6断开，电流不流动到晶体管M3，流动到电阻113的电流降低。另外，当输出电压Vout降低、输出电压Vout低于晶体管M5的阈值电压时，晶体管M5断开，电流不流动到晶体管M2，流动到电阻113的电流降低。当由于接地短路等而输出电压Vout接近于“0”V时，流动到电阻113的电流变成仅为晶体管M1的漏极电流，限制电压V3上升。
而且，通过使电压V2追随该限制电压V3来抑制输出级晶体管105的栅极电压V1的降低，进行输出级晶体管105的电流限制。
现有技术文献
专利文献
专利文献1：特开2009-48362号公报。
发明内容
发明要解决的问题
然而，上述的专利文献1的过电流限制电路基于输出电压Vout的降低来进行输出电流的控制，因此在电源电压VDD高的情况下，无法有效地抑制由输出级晶体管105中的电力损失所致的发热。
本发明是鉴于这样的情形而完成的发明，其目的在于提供在电源电压高的情况下也能够在由于接地短路等而大电流流动到输出级晶体管时有效地限制流动到输出级晶体管的电流并抑制输出级晶体管的发热的过电流限制电路、过电流限制方法以及电源电路。
用于解决问题的方案
本发明的过电流限制电路是进行如下控制的过电流限制电路：将流动到电源电路的输出级晶体管的输出电流设为规定的限制电流值以下，所述过电流限制电路特征在于具备：限制电压生成部，生成将所述限制电流值设为与电源电压的电压值对应的电流值的限制电压；源极跟随器，输入端子与所述输出级晶体管的栅极连接，对从输出端子输入到所述输入端子的电压进行电平偏移并进行输出；误差放大电路，对所述限制电压与所述源极跟随器输出的电压之差进行放大；以及栅极电压调整晶体管，对其栅极施加从所述误差放大电路输出的电压，控制要对所述输出级晶体管的栅极施加的栅极电压。
发明的效果
根据本发明，能够提供在电源电压高的情况下也能够在由于接地短路等而大电流流动到输出级晶体管时有效地抑制流动到输出级晶体管的电流的过电流限制电路、过电流限制方法以及电源电路。
附图说明
图1是示出使用了根据本发明的第一实施方式的过电流限制电路的电源电路即电压调节器的概要框图。
图2是示出根据本发明的第一实施方式的过电流限制电路中的可变电阻的具体示例的电路图。
图3是示出根据本发明的第二实施方式的过电流限制电路中的限制电压生成部的概要框图。
图4是示出根据本发明的第二实施方式的过电流限制电路中的可变恒流源的具体示例的电路图。
图5是示出第一和第二实施方式中的限制电压控制部的具体示例的电路图。
图6是示出第一实施方式中的限制电压控制部的具体示例的电路图。
图7是示出第二实施方式中的限制电压控制部的具体示例的电路图。
图8是用于说明以往的过电流限制电路的电压调节器的概要框图。
具体实施方式
<第一实施方式>
下面，参照附图说明本发明的第一实施方式。图1是示出使用了根据本发明的第一实施方式的过电流限制电路的电源电路即电压调节器的概要框图。
在该概要框图中，电压调节器1具备电压输出电路100和过电流限制电路200中的每个。
电压输出电路100是从输出端子102输出预先设定的规定的电压值的输出电压Vout的电路，具备基准电压源103、误差放大电路104、输出级晶体管105、电阻106以及电阻107中的每个。
过电流限制电路200具备电流检测晶体管108、电阻109、误差放大电路114、栅极电压调整晶体管115以及限制电压生成部250中的每个。
限制电压生成部250是生成对流动到输出级晶体管105的电流进行限制的限制电压V3(后述)的电路，具备恒流源110、电流镜像电路118、可变电阻119以及限制电压控制部120。
电流镜像电路118具备晶体管117和晶体管116中的每个。
输出级晶体管105是p沟道型的MOS晶体管，源极S连接到电源，栅极G经由连接点P1连接到误差放大电路104的输出端子，漏极D连接到电阻106的一端和输出端子102。
误差放大电路104的“-”侧输入端子经由基准电压源103而被接地，“+”侧输入端子连接于连接点P4。
电阻106的另一端连接于连接点P4。
电阻107与电阻106串联连接，电阻107的一端连接于连接点P4，另一端被接地。该连接点P4的电压成为与输出电压Vout以及电阻106和电阻107的电阻比对应的反馈电压VFB。
误差放大电路114的“+”侧输入端子连接于连接点P2，“-”侧输入端子连接于连接点P3，输出端子与栅极电压调整晶体管115的栅极G连接。
电阻109作为电流电压转换部发挥功能，一端连接于电源，另一端连接于连接点P2。
电流检测晶体管108是p沟道型的MOS晶体管，源极S连接于连接点P2，栅极G连接于误差放大电路104的输出端子，漏极D连接于输出端子102。电流检测晶体管108与电阻109构成源极跟随器。
栅极电压调整晶体管115是p沟道型的MOS晶体管，源极S连接于电源，漏极D连接于连接点P1。
可变电阻119作为电流电压转换部发挥功能，一端连接于电源，另一端连接于连接点P3，控制端子与限制电压控制部120的输出端子连接。
限制电压控制部120的输入端子连接于电源，接地端子被接地，从输出端子输出与电源电压VDD的电压值相应的电压电平的控制信号。在此，限制电压控制部120的控制信号当电源电压VDD的电压值变高时使可变电阻119的电阻值减小。
晶体管117是n沟道型的MOS晶体管，漏极D连接于连接点P3，源极S被接地，栅极G连接于晶体管116的栅极G。
晶体管116是n沟道型的MOS晶体管，漏极D和栅极G分别经由恒流源110而与电源连接，源极S被接地。
下面，对使用了根据第一实施方式的过电流限制电路的电源电路即电压调节器的动作进行说明。
误差放大电路104将供给到“-”侧输入端子的基准电压Vref与供给到“+”侧输入端子的反馈电压VFB之差放大，将控制信号输出到输出级晶体管105的栅极G。
输出级晶体管105将与来自误差放大电路104的控制信号对应的输出电压输出到输出端子102。因而，基准电压Vref与反馈电压VFB变为相等，作为结果将输出电压Vout控制为固定。
电流检测晶体管108与电阻109构成源极跟随器，因此生成对连接点P1的电压V1进行电平偏移后的电压V2。
误差放大电路114将供给到“-”侧输入端子的限制电压V3与供给到“+”侧输入端子的电压V2之差放大，并输出到栅极电压调整晶体管115的栅极G。上述限制电压V3是限制电压生成部250与电源电压VDD的电压值对应地为了对从输出级晶体管105输出的电流进行限制而生成的电压(后述)。
栅极电压调整晶体管115根据来自误差放大电路114的控制信号来控制要对输出级晶体管105和电流检测晶体管108各自的栅极G施加的电压、即连接点P1的电压V1。
电流检测晶体管108使与施加到栅极G的电压V1相应的漏极电流通过电阻109而流过，在连接点P2处产生电压V2。该电压V2通过下面的(1)式来表示。
V2=V1+|VTH108| …(1)
在上述(1)式中，VTH108是电流检测晶体管108的阈值电压。
接着，对限制电压生成部250中的限制电压V3的生成进行说明。
流动到恒流源110的电流规定经由电流镜像电路118而流动到可变电阻119的电流。在此，设为晶体管116与晶体管117的宽长比相同、即晶体管117的漏极电流与晶体管116的漏极电流相等。
可变电阻119作为电流电压转换单元发挥功能，因此流动到晶体管117的漏极电流的电流值I117通过由可变电阻119的电阻值R119所致的电压下降而被转换为限制电压V3。限制电压V3通过下面的(2)式来表示。
V3=VDD-R119×I117 …(2)
如上述那样，误差放大电路114将电压V2与限制电压V3中的每个进行比较，在电压V2小于限制电压V3的情况下，使栅极电压调整晶体管115的栅极G的电压降低。
因此，栅极电压调整晶体管115的漏极电流增加，连接点P1的电压上升。由此，流动到输出级晶体管105的电流减少，进行过电流限制。
在此，在包括误差放大电路114的负反馈电路中，输入到误差放大电路114的电压V2与限制电压V3在过电流限制状态中成为相同的电压(V2=V3)。因而，根据(1)式和(2)式的每个，电压V1通过下面的(3)式来表示。
V1=VDD-R119×I117-|VTH108| …(3)
另外，在将流动到输出级晶体管105的漏极电流(饱和漏极电流)设为I115的情况下，漏极电流I115通过下面的(4)式来表示。
I115=K105×(VDD-V1-|VTH105|)2 …(4)
在上述(4)式中，VTH105为输出级晶体管105的阈值电压，K105为输出级晶体管105的跨导系数，通过下面的(4’)式来表示。
K105=(1/2)×μ105×Cox105×(W105/L105) …(4’)
在上述(4’)式中，μ105为输出级晶体管105的载流子(空穴)的迁移率。Cox105是输出级晶体管105的栅极G的每单位面积的栅极氧化膜电容。W105是输出级晶体管105的沟道区域的宽度。L105是输出级晶体管105的沟道区域的长度(沟道长度)。因而，W105/L105表示输出级晶体管105的栅极G的宽长比。
将上述(3)式代入到上述(4)式，将此时的输出级晶体管105的漏极电流值设置为输出电流限制值ILIM1。另外，在输出级晶体管105和电流检测晶体管108各自的晶体管特性相同且是相同的阈值电压、即VTH105=VTH108的情况下，将(3)式代入到(4)式的结果能够得到下面所示的(5)式。
ILIM1=K105×(R119×I117)2 …(5)
根据上述(5)式判断出，在电源电压VDD上升了的情况下，通过使可变电阻119的电阻值减小、或使流动到晶体管117的漏极电流的电流值减小，从而能够使流动到输出级晶体管105的输出电流限制值ILIM1减少。
即，根据本实施方式，限制电压控制部120随着电源电压VDD的电压值的增加，使可变电阻119的电阻值减小，因此通过与电源电压VDD对应地使连接点P3处的限制电压V3的电压值增加，从而成为能够将由输出级晶体管105输出的电流值限制在与电源电压VDD的电压值对应的输出电流限制值ILIM1以下，与以往示例相比能够有效地抑制输出级晶体管105的发热。
即，根据本实施方式，在电源电压高的情况下，也能够在由于接地短路等而大电流流动到输出级晶体管105时，有效地抑制输出级晶体管105中的因电力损失所致的发热。
图2是示出根据本实施方式的过电流限制电路中的可变电阻119的具体示例的电路图。
图2的可变电阻电路119具备电阻401、电阻402以及晶体管403。
电阻R401和电阻402以串联连接的方式被插入于电源与连接点P3之间。晶体管403是p沟道型的MOS晶体管，源极S连接于电源，漏极D连接于连接点P5，栅极G与限制电压控制部120的输出端子连接。晶体管403是可变电阻电路119中的电阻值调整的晶体管。
根据如上述那样构成的可变电阻电路119，当电源电压VDD高于规定的电压值时，根据限制电压控制部120的控制信号，晶体管403变为导通状态，电阻值R119降低。因而，判断出成为能够使连接点P2处的电压V2上升，能够使流动到输出级晶体管105的输出电流限制值ILIM1减小。
<第二实施方式>
下面，参照附图说明本发明的第二实施方式。图3是示出根据本发明的第二实施方式的过电流限制电路中的限制电压生成部的概要框图。
第二实施方式具备限制电压生成部251，来取代图1中的限制电压生成部250。关于其它的结构，与图1的第一实施方式相同。
限制电压生成部251具备可变恒流源121、电流镜像电路118、作为电流电压转换部的电阻113以及限制电压控制部120。
可变恒流源121的一端连接于电源，另一端与电流镜像电路118中的晶体管116的栅极G和漏极D连接，控制端子与限制电压控制部120的输出端子连接，使与要供给到控制端子的电压的电压值相应的电流值的电流流过。
接着，对限制电压生成部251中的限制电压V3的生成进行说明。
在将电阻113的电阻值设为R113的情况下，由于电阻113所致的电压下降为R113×I117，因此通过下面的(6)式来表示限制电压V3。
V3=VDD-R113×I117 …(6)
另外，在与第一实施方式中的(5)式对应地将输出级晶体管105的漏极电流的电流值设为输出电流限制值ILIM2的情况下，通过下面的(7)式来表示输出电流限制值ILIM2。
ILIM2=K105×{R113×I117}2 …(7)
根据上述的结构，随着电源电压VDD的电压值变高，通过使流动到可变恒流源121的电流减少，使由电阻113所致的电压下降减少，从而使限制电压V3上升。因而，成为能够使连接点P2处的电压V2上升，能够使流动到输出级晶体管105的输出电流限制值ILIM2减少。
图4是示出根据本实施方式的过电流限制电路中的可变恒流源121的具体示例的电路图。
可变电流源121具备恒流源110、801和晶体管802。
晶体管802是n沟道型的MOS晶体管，漏极D连接于连接点P6，源极S经由恒流源801而被接地，栅极G与限制电压控制部120的输出端子连接。
根据如上述那样构成的可变恒流源121，随着电源电压VDD的电压值变高，通过使流动到恒流源801的电流增加，从而能够使流动到电阻113的电流降低，成为能够使限制电压V3上升。因而，判断出成为能够使连接点P2处的电压V2上升，使流动到输出级晶体管105的输出电流限制值ILIM2减少。
<限制电压控制部120的第一结构示例>
图5是示出限制电压控制部120的具体示例的电路图。图5所示的限制电压控制部能够使用于已经说明的第一和第二实施方式。
图5所示的限制电压控制部120具备被串联连接的电阻502、电阻501以及输出端子503。
输出端子503的电压V503由电阻502与电阻501的电阻比决定，基于该电阻比进行了分压的电压作为控制信号而从限制电压控制部120的输出端子输出。
在电源电压VDD变高的情况下，如图5那样构成的限制电压控制部120在图2的电路示例中使晶体管403的栅极G的电压相对于源极S降低，在图4的电路示例中使晶体管802的栅极G的电压相对于源极S升高。即，图5的限制电压控制部120能够如在各实施方式中所说明的那样对可变电阻119和可变恒流源121进行控制。
<限制电压控制部120的第二结构示例>
图6是示出限制电压控制部120的具体示例的电路图。图6的(a)是对限制电压控制部的结构示例进行说明的图。图6的(a)所示的限制电压控制部能够使用于已经说明的第一实施方式。
图6的(a)所示的限制电压控制部120具备电流镜像电路618、电流源601以及电阻604。电流镜像电路618具备晶体管602和晶体管603中的每个。
晶体管602是p沟道型的MOS晶体管，源极S连接于电源，栅极G和漏极D经由电流源601而被接地。
晶体管603是p沟道型的MOS晶体管，源极S连接于电源，栅极G与晶体管602的栅极G连接，漏极D与电阻604的一端连接。
电阻604的一端与输出端子605连接，另一端被接地。
在电流镜像电路618中，电流源601所流过的电流通过规定的镜像比(mirrorratio)被反映到晶体管603的漏极电流，并流动到电阻604。
由此，根据流动到晶体管603的漏极电流的电流值，来从输出端子605输出由电阻604的电压下降所致的电压V605。
下面，参照图来说明限制电压控制部120的电源电压VDD与电压V605的对应关系。
图6的(b)示出了限制电压控制部120的电源电压VDD与电压V605的对应关系。横轴表示电源电压VDD的电压值(V)，纵轴表示电压V605的电压值(V)。
在电源电压VDD的电压值从0V起至小于VDD1时，由于晶体管603处于断开状态，因此电流不流动到电阻604，电压V605为0V。
在电源电压VDD的电压值为VDD1时，晶体管603变为导通状态，晶体管603在从电源电压VDD为VDD1到电源电压VDD为VDD2为止进行电阻区域(线性区域)内的动作。在该电阻区域内，随着流动到晶体管603的电流增加，电压V605呈线性地增加。在该电阻区域内，成为V605≈VDD的关系。
因而，在图2的电路的限制电压控制部120中使用了图6的(a)的电路的情况下，由于对晶体管403的栅极G施加电压V605，因此在电源电压VDD达到VDD2之前，电压(VDD-V605)低于晶体管403的阈值电压|VTH403|，因此晶体管403成为断开状态。
另外，当电源电压VDD超过VDD2时，晶体管603变为饱和区域，晶体管603的漏极电流不增加而大致成为固定值，因此电压V605也成为固定值。即，当电源电压VDD超过VDD2时，成为VDD>V605的关系，当VDD-V605>|VTH403|的关系成立时，晶体管403成为导通状态。
其结果，可变电阻电路119的电阻值变化，能够使限制电压V3的电压值上升，使输出电流限制值ILIM1降低。
另外，图6的(a)中的电阻604也可以置换为其它的电流电压转换元件。例如，能够设为插入一个或多级串联连接的多个将栅极G与漏极D进行了连接的二极管连接的晶体管的结构。另外，也可以设为取代电阻604而将二极管正向地插入于输出端子605与接地之间的结构。
<限制电压控制部120的第三结构示例>
图7是示出限制电压控制部120的具体示例的电路图。图7的(a)是对限制电压控制部的结构示例进行说明的图。图7的(a)所示的限制电压控制部能够使用于已经说明的第二实施方式。
图7的(a)所示的限制电压控制部120具备电流镜像电路918、电流源901以及电阻904。电流镜像电路918具备晶体管902和晶体管903中的每个。
晶体管902是n沟道型的MOS晶体管，漏极D和栅极G经由电流源901而与电源连接，源极S被接地。
晶体管903是n沟道型的MOS晶体管，漏极D与输出端子905连接，栅极G与晶体管902的栅极G连接，源极S被接地。
电阻904的一端连接于电源，另一端与输出端子905连接。
在电流镜像电路918中，电流源901所流过的电流通过规定的镜像比被反映到晶体管903的漏极电流，并流动到电阻904。
由此，根据流动到晶体管903的漏极电流的电流值，来从输出端子905输出由电阻904的电压下降所致的电压V905。
下面，参照图来说明限制电压控制部120的电源电压VDD与电压V905的对应关系。
图7的(b)示出了限制电压控制部120的电源电压VDD与电压V905的对应关系。横轴表示电源电压VDD的电压值(V)，纵轴表示电压V905的电压值(V)。
在从电源电压VDD的电压值为0V起至电源电压VDD的电压值为VDD1之前，晶体管903处于断开状态，因此电压V905与电源电压VDD的增加对应地逐渐上升。
当电源电压VDD的电压值超过VDD1时，晶体管903变为导通状态。因此，虽然电压V905暂时降低到0V，但是在从电源电压VDD为VDD1起至电源电压VDD为VDD2为止作为电阻区域(线性区域)进行动作。此时，电压V905与电源电压VDD一起慢慢地上升。
另外，当电源电压VDD超过VDD2时，晶体管903成为饱和区域，因此电压V905的增加具有与电源电压VDD的增加成为相同的斜率，电压V905上升。
即，在晶体管903在饱和区域内进行动作时，当将晶体管903的漏极电流设为I903、将电阻904的电阻值设为R904时，电压V905通过VDD-R904×I903来表示。
作为图2的电路的限制电压控制部120，在使用了图7的(a)所示的电路的情况下，对晶体管802的栅极G施加V905，因此在电源电压VDD超过VDD2而晶体管903成为饱和区域之前，VDD-R904×I903>|VTH802|的关系不成立，晶体管802处于断开状态。
然后，当电源电压VDD超过VDD2而晶体管903成为饱和区域时，与电源电压VDD的增加对应地，电压V905也上升。即，当电源电压VDD超过VDD2时，成为VDD>R904×I903的关系，当VDD-R904×I903>|VTH802|的关系成立时，晶体管802成为导通状态。
其结果，流动到晶体管117的电流值减少，能够使限制电压V3的电压值上升，使输出电流限制值ILIM2降低。
另外，图7的(a)中的电阻904也可以置换为其它的电流电压转换元件。例如，也可以设为连接一个将栅极G与漏极D进行了连接的二极管连接的晶体管或者将多个这样的晶体管多级地串联连接的结构，还可以设为取代电阻904而将二极管正向地插入于电源与输出端子905之间的结构。
另外，在第一实施方式至第四实施方式中，作为电源电路以将利用分压电阻对输出电压Vout进行了分压的反馈电压VFB与基准电压Vref控制为相等的降压型的电压调节器1为示例进行了说明，但是也可以使用于对将输出电压Vout控制为与基准电压Vref相等的电压调节器等的电源的输出级的输出级晶体管中的过电流进行限制的结构。
虽然以上参照附图详细记述了本发明的实施方式，但是具体的结构不限于该实施方式，还包括不脱离本发明的要旨的范围内的设计等。例如，在图1中，虽然限制电压生成部250设为通过电流镜像电路118复制恒流源110的电流并使其流过可变电阻119的结构，但是也可以不是通过电流镜像电路118进行复制的结构。另外，虽然可变电阻119由串联连接的电阻401、402构成，但是也可以由并联的电阻构成。在该情况下，只要采用适合于该结构的限制电压控制部120即可。另外，关于可变恒流源121也是同样的。
附图标记说明
1：电压调节器；100：电压输出电路；103：基准电压源；104、114：误差放大电路；105：输出级晶体管；108：电流检测晶体管；110、601、801、901：恒流源；115：栅极电压调整晶体管；118、618、918：电流镜像电路；119：可变电阻；120：限制电压控制部；121：可变恒流源；200：过电流限制电路；250、251：限制电压生成部。

Claims (9)

1.一种过电流限制电路，其特征在于，
是进行将流动到电源电路的输出级晶体管的输出电流设为规定的限制电流值以下的控制的过电流限制电路，
该过电流限制电路具备：
限制电压生成部，其生成将所述限制电流值设为与电源电压的电压值对应的电流值的限制电压；
源极跟随器，其输入端子与所述输出级晶体管的栅极连接，对从输出端子输入到所述输入端子的电压进行电平偏移并进行输出；
误差放大电路，其将所述限制电压与由所述源极跟随器输出的电压之差放大；以及
栅极电压调整晶体管，对其栅极施加从所述误差放大电路输出的电压，来控制要对所述输出级晶体管的栅极施加的栅极电压。
2.根据权利要求1所述的过电流限制电路，其特征在于，
所述限制电压生成部与所述电源电压的增加对应地生成使所述限制电流值降低的所述限制电压。
3.根据权利要求1或2所述的过电流限制电路，其特征在于，
所述限制电压生成部具备：
可变电阻；
恒流电路，其使规定的电流流过所述可变电阻；以及
限制电压控制部，其对所述电源电压的电压值进行检测，生成与所述电压值对应的控制信号，
其中，根据所述控制信号来变更所述可变电阻的电阻值，基于在所述可变电阻产生的电压来输出所述限制电压。
4.根据权利要求1或2所述的过电流限制电路，其特征在于，
所述限制电压生成部具备：
电流电压转换部；
可变恒流电路，其使电流流过所述电流电压转换部；以及
限制电压控制部，其对所述电源电压的电压值进行检测，生成与所述电压值对应的控制信号，
其中，根据所述控制信号来变更所述可变恒流电路的电流值，基于在所述电流电压转换部产生的电压来输出所述限制电压。
5.一种电源电路，其特征在于，具备：
误差放大电路，其将基准电压与同输出电压对应的电压之差放大，该输出电压是根据从电源供给的电源电压生成的；
输出级晶体管，其根据被供给到栅极的所述误差放大电路的输出，来输出与所述基准电压对应的所述输出电压；以及
根据权利要求1所述的过电流限制电路。
6.一种电源电路，其特征在于，具备：
误差放大电路，其将基准电压与同输出电压对应的电压之差放大，该输出电压是根据从电源供给的电源电压生成的；
输出级晶体管，其根据被供给到栅极的所述误差放大电路的输出，来输出与所述基准电压对应的所述输出电压；以及
根据权利要求2所述的过电流限制电路。
7.一种电源电路，其特征在于，具备：
误差放大电路，其将基准电压与同输出电压对应的电压之差放大，该输出电压是根据从电源供给的电源电压生成的；
输出级晶体管，其根据被供给到栅极的所述误差放大电路的输出，来输出与所述基准电压对应的所述输出电压；以及
根据权利要求3所述的过电流限制电路。
8.一种电源电路，其特征在于，具备：
误差放大电路，其将基准电压与同输出电压对应的电压之差放大，该输出电压是根据从电源供给的电源电压生成的；
输出级晶体管，其根据被供给到栅极的所述误差放大电路的输出，来输出与所述基准电压对应的所述输出电压；以及
根据权利要求4所述的过电流限制电路。
9.一种过电流限制方法，其特征在于，
是进行将流动到电源电路的输出级晶体管的输出电流设为规定的限制电流值以下的控制的过电流限制方法，
该过电流限制方法包括以下步骤：
限制电压生成步骤，生成将所述限制电流值设为与电源电压的电压值对应的电流值的限制电压；
电平偏移步骤，输入端子与所述输出级晶体管的栅极连接的源极跟随器对输入到所述输入端子的电压进行电平偏移并从输出端子输出；
差动放大步骤，通过误差放大电路将所述限制电压与由所述源极跟随器输出的电压之差放大；以及
栅极电压调整步骤，通过对栅极施加了从所述误差放大电路输出的电压的栅极电压调整晶体管，来控制要对所述输出级晶体管的栅极施加的栅极电压。
CN201910007923.2A 2018-02-05 2019-01-04 过电流限制电路、过电流限制方法以及电源电路 Withdrawn CN110120737A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-018423 2018-02-05
JP2018018423A JP7008523B2 (ja) 2018-02-05 2018-02-05 過電流制限回路、過電流制限方法及び電源回路

Publications (1)

Publication Number Publication Date
CN110120737A true CN110120737A (zh) 2019-08-13

Family

ID=67476042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910007923.2A Withdrawn CN110120737A (zh) 2018-02-05 2019-01-04 过电流限制电路、过电流限制方法以及电源电路

Country Status (5)

Country Link
US (1) US10571942B2 (zh)
JP (1) JP7008523B2 (zh)
KR (1) KR20190095097A (zh)
CN (1) CN110120737A (zh)
TW (1) TWI780282B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114204925A (zh) * 2021-11-25 2022-03-18 苏州浪潮智能科技有限公司 Mosfet组件的电流控制方法及装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11507120B2 (en) * 2019-09-13 2022-11-22 Texas Instruments Incorporated Load current based dropout control for continuous regulation in linear regulators
US11803203B2 (en) * 2021-09-13 2023-10-31 Silicon Laboratories Inc. Current sensor with multiple channel low dropout regulator
CN114020087B (zh) * 2021-09-17 2023-05-05 深圳市芯波微电子有限公司 抑制电源干扰的偏置电压产生电路
CN115097893B (zh) * 2022-08-15 2023-08-18 深圳清华大学研究院 输出无外挂电容的ldo电路及mcu芯片
CN115729308B (zh) * 2023-01-13 2023-07-07 上海海栎创科技股份有限公司 一种动态限流控制系统

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173211A (ja) * 2001-12-05 2003-06-20 Rohm Co Ltd レギュレータ
JP3782726B2 (ja) * 2001-12-13 2006-06-07 株式会社リコー 過電流保護回路
WO2005003677A2 (en) * 2003-07-04 2005-01-13 I.M.Z. S.P.A. Method of making inactive ballistic exercise elements and inactive ballistic element made by said method
ITTO20030533A1 (it) * 2003-07-10 2005-01-11 Atmel Corp Procedimento e circuito per la limitazione di corrente in
JPWO2006016456A1 (ja) * 2004-08-10 2008-05-01 ローム株式会社 回路の保護方法、保護回路およびそれを利用した電源装置
JP2006178539A (ja) * 2004-12-20 2006-07-06 Freescale Semiconductor Inc 過電流保護回路及び直流電源装置
JP4546320B2 (ja) * 2005-04-19 2010-09-15 株式会社リコー 定電圧電源回路及び定電圧電源回路の制御方法
JP4616067B2 (ja) * 2005-04-28 2011-01-19 株式会社リコー 定電圧電源回路
JP4845549B2 (ja) * 2006-03-23 2011-12-28 ローム株式会社 電源装置及びこれを備えた電気機器
JP4929043B2 (ja) * 2007-05-15 2012-05-09 株式会社リコー 過電流保護回路および該過電流保護回路を備えた電子機器
JP2009048362A (ja) * 2007-08-17 2009-03-05 Ricoh Co Ltd 過電流制限及び出力短絡保護回路およびそれを用いたボルテージレギュレータと電子機器
JP5047815B2 (ja) * 2008-01-11 2012-10-10 株式会社リコー 過電流保護回路及びその過電流保護回路を備えた定電圧回路
TW200935698A (en) * 2008-02-01 2009-08-16 Holtek Semiconductor Inc Power IC with over-current protection andits circuit and method
JP5099505B2 (ja) * 2008-02-15 2012-12-19 セイコーインスツル株式会社 ボルテージレギュレータ
JP2011150640A (ja) * 2010-01-25 2011-08-04 Denso Corp 電源用集積回路
TWI427455B (zh) * 2011-01-04 2014-02-21 Faraday Tech Corp 電壓調整器
TW201240257A (en) * 2011-03-17 2012-10-01 Green Solution Tech Co Ltd Transistor circuit with protecting function
JP5806853B2 (ja) * 2011-05-12 2015-11-10 セイコーインスツル株式会社 ボルテージレギュレータ
WO2013046485A1 (ja) * 2011-09-27 2013-04-04 パナソニック株式会社 定電圧回路
JP5950591B2 (ja) * 2012-01-31 2016-07-13 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6168793B2 (ja) * 2013-03-04 2017-07-26 エスアイアイ・セミコンダクタ株式会社 スイッチングレギュレータ及び電子機器
JP6250418B2 (ja) * 2013-05-23 2017-12-20 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
JP6668762B2 (ja) * 2016-01-13 2020-03-18 富士電機株式会社 スイッチング電源装置
CN106227287B (zh) * 2016-08-18 2018-06-22 四川和芯微电子股份有限公司 具有保护电路的低压差线性稳压器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114204925A (zh) * 2021-11-25 2022-03-18 苏州浪潮智能科技有限公司 Mosfet组件的电流控制方法及装置
CN114204925B (zh) * 2021-11-25 2024-01-09 苏州浪潮智能科技有限公司 Mosfet组件的电流控制方法及装置

Also Published As

Publication number Publication date
JP2019135610A (ja) 2019-08-15
US20190243400A1 (en) 2019-08-08
TW201935168A (zh) 2019-09-01
KR20190095097A (ko) 2019-08-14
US10571942B2 (en) 2020-02-25
JP7008523B2 (ja) 2022-01-25
TWI780282B (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
CN110120737A (zh) 过电流限制电路、过电流限制方法以及电源电路
CN206877192U (zh) 电压调节器
US8106711B2 (en) Stacked pre-driver amplifier
CN109074110A (zh) 栅极升压的低压降调节器
CN104038163B (zh) 功率放大模块
CN101728822B (zh) 带有动态生成追踪参考电压的限流负载开关
CN108227816B (zh) 低电压降落稳压器
CN107548202B (zh) 电压电流变换电路及负载驱动电路
KR20110035942A (ko) 전압 조정기
CN101101490A (zh) 一种具有温度补偿的装置
WO2012002235A1 (en) Constant current circuit and light emitting diode driving device using the same
CN112947656B (zh) 具有动态优化电源抑制比的低静态电流无片外电容ldo
CN107024958A (zh) 一种具有快速负载瞬态响应的线性稳压电路
CN109144157A (zh) 具有反馈路径的电压调节器
CN111309089B (zh) 一种线性稳压电源
JP5275462B2 (ja) サブスレッショルド集積回路におけるプロセスばらつき防止方法を実現するボディ電位変調回路及びプロセスばらつきを防止するｃ型インバータ
CN111290467B (zh) 工艺补偿的增益提升电压调节器
CN104102266A (zh) 基准电压产生电路
CN110221647A (zh) 一种稳压器
JP2010050619A (ja) 光受信増幅器
CN109391234B (zh) 差动放大电路
CN108886344A (zh) 放大器
CN108919875B (zh) 使能产生电路及其使能控制方法
US7362166B2 (en) Apparatus for polarity-inversion-protected supplying of an electronic component with an intermediate voltage from a supply voltage
CN210466180U (zh) 低压直流电压转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190813

WW01 Invention patent application withdrawn after publication