CN110088826B - Goa电路、amoled显示面板及驱动amoled显示面板的像素电路的方法 - Google Patents

Goa电路、amoled显示面板及驱动amoled显示面板的像素电路的方法 Download PDF

Info

Publication number
CN110088826B
CN110088826B CN201780000832.5A CN201780000832A CN110088826B CN 110088826 B CN110088826 B CN 110088826B CN 201780000832 A CN201780000832 A CN 201780000832A CN 110088826 B CN110088826 B CN 110088826B
Authority
CN
China
Prior art keywords
signal
gate
array
terminal
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780000832.5A
Other languages
English (en)
Other versions
CN110088826A (zh
Inventor
胡祖权
王锡平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN110088826A publication Critical patent/CN110088826A/zh
Application granted granted Critical
Publication of CN110088826B publication Critical patent/CN110088826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

阵列上栅极驱动器(GOA)电路包括串联地级联的N个GOA单元以产生N组驱动信号。每个第n GOA单元包括：第一端，其构造为接收高电平电压；第二端，其构造为接收低电平电压；以及时钟信号端，其构造为接收时钟信号；输入端和复位端，其分别构造为接收来自串联串中两个可选GOA单元的内部信号；第一输出端，其构造为输出栅极驱动信号；以及第二输出端，其构造为输出节点电压信号。N组驱动信号中的每个第n组包括用于驱动AMOLED像素电路的第一驱动信号、第二驱动信号和第三驱动信号，第一驱动信号是来自第(n‑1)GOA单元的栅极驱动信号，第二驱动信号是来自第n GOA单元的栅极驱动信号，第三驱动信号是来自第n GOA单元的节点电压信号。

Description

GOA电路、AMOLED显示面板及驱动AMOLED显示面板的像素电路 的方法
技术领域
本发明涉及显示技术领域，更具体地，涉及阵列上栅极驱动器电路、有源矩阵有机发光二极管显示面板的像素电路、有源矩阵有机发光二极管显示面板、以及驱动有源矩阵有机发光二极管显示面板的像素电路的方法。
背景技术
有源矩阵有机发光二极管(AMOLED)显示装置由于诸如宽视角、高饱和度色彩、快速响应、高对比度和超薄面板等属性而具有优于薄膜晶体管液晶显示(TFT-LCD)装置的许多优点。有机发光二极管(OLED)显示装置是电流驱动装置。通常形成在阵列上栅极驱动器(GOA)电路中的薄膜晶体管(TFT)的有源矩阵被设计为在每个像素处提供可编程电流源。GOA电路包括串联地级联的N个GOA单元，用于产生输出至用于控制N行TFT的N条栅线的N个栅极驱动信号，所述TFT控制流过位于每一行中的各个像素的相应的发光二极管的电流。
发明内容
在一个方面，本发明提供了一种阵列上栅极驱动器(GOA)电路，包括：多个GOA单元，其以每级一个GOA单元的多级串联形式级联，并且构造为每级产生具有时序安排的至少两个驱动信号以用于驱动AMOLED显示面板的一行像素电路，其中，任何一级的所述至少两个驱动信号包括来自本级GOA单元的至少一个输出信号以及来自所述任何一级的上一级GOA单元的至少一个输出信号。
可选地，所述多个GOA单元包括从第一GOA单元到第N GOA单元的N个GOA单元，每个第n级GOA单元选自所述N个GOA单元，其中N是大于2的整数并且n从1到N变化，所述GOA单元包括：第一电源端，其构造为接收高电平电源电压；第二电源端，其构造为接收低电平电源电压；时钟信号端，其构造为接收时钟信号；输入端，其构造为接收来自前级中的一级GOA单元的输出信号作为所述输入端的输入信号；复位端，其构造为接收来自后级中的一级GOA单元的输出信号作为所述复位端的复位信号；第一输出端，其构造为输出栅极驱动信号；以及第二输出端，其构造为输出节点电压信号。
可选地，第n级GOA单元的输入端构造为接收来自第(n－2)级GOA单元的输出信号作为输入信号；并且第n级GOA单元的复位端构造为接收来自第(n+2)级GOA单元的输出信号作为复位信号。
可选地，第n级(其中2＜n≤N)中的至少两个驱动信号包括第一驱动信号、第二驱动信号和第三驱动信号；第一驱动信号是来自第(n－1)级GOA单元的第一输出端的栅极驱动信号；第二驱动信号是来自第n级GOA单元的第一输出端的栅极驱动信号；并且第三驱动信号是来自第n级GOA单元的第二输出端的节点电压信号。
可选地，N个GOA单元中的第1级GOA单元和第2级GOA单元的输入端构造为接收由控制器提供的起始信号分别作为第1级GOA单元和第2级GOA单元的输入信号；并且，第1级中的至少两个驱动信号包括第一驱动信号、第二驱动信号和第三驱动信号；第一驱动信号是起始信号；第二驱动信号是来自第1级GOA单元的第一输出端的栅极驱动信号；并且第三驱动信号是来自第1级GOA单元的第二输出端的节点电压信号。
可选地，串联地级联的N个GOA单元包括串联地级联的M组GOA单元，所述M组GOA单元中的每一组包括串联地级联的J个GOA单元。
可选地，GOA电路还包括：第一外部电压线，其提供起始信号；第二外部电压线，其共同地连接至所述N个GOA单元中的每一个的第一电源端以提供高电平电源电压；第三外部电压线，其共同地连接至所述N个GOA单元中的每一个的第二电源端以提供低电平电源电压；以及J条时钟信号线，其分别连接至M组中的每一组中的J个GOA单元的时钟信号端中来分别提供J个时钟信号。
可选地，每组中的所述J个GOA单元中的每一个包括：第一晶体管，其具有共同耦接至输入端的栅极和第一端以及耦接至上拉节点的第二端；第二晶体管，其具有耦接至复位端的栅极、耦接至上拉节点的第一端和耦接至第三外部电压线的第二端；第三晶体管，其具有耦接至上拉节点的栅极、耦接至K条时钟信号线之一的第一端；第四晶体管，其具有耦接至复位端的栅极、耦接至第一输出端的第一端和耦接至第三外部电压线的第二端；第五晶体管，其具有耦接至下拉节点的栅极、耦接至上拉节点的第一端和耦接至第三外部电压线的第二端；第六晶体管，其具有耦接至下拉节点的栅极、耦接至第一输出端的第一端和耦接至第三外部电压线的第二端；第七晶体管，其具有共同连接至第二外部电压线的栅极和第一端以及耦接至下拉控制节点的第二端；第八晶体管，其具有耦接至下拉控制节点的栅极、耦接至第二外部电压线的第一端和耦接至下拉节点的第二端；第九晶体管，其具有耦接至上拉节点的栅极、耦接至下拉控制节点的第一端和耦接至第三外部电压线的第二端；第十晶体管，其具有耦接至上拉节点的栅极、耦接至下拉节点的第一端和耦接至第三外部电压线的第二端；以及电容器，其具有耦接至上拉节点的第一端和耦接至第一输出端的第二端。
可选地，下拉节点耦接至第二输出端，从而使得第二输出端处输出的节点电压信号等于下拉节点处的电压电平。
可选地，所述J个时钟信号被设置为依次从第1时钟信号到第J时钟信号，后续任何时钟信号均具有时间延迟，第1时钟信号被设置为相对于起始信号具有时间延迟。
可选地，所述时间延迟是一个时钟周期的1/J；并且每个时钟信号被设置为在所述一个时钟周期中具有一个高电平脉冲电压。
可选地，第n级的第一驱动信号是高电平脉冲电压，其具有在像素驱动周期的第一时间段的第一时间点上的第一上升沿，第n级的第一驱动信号与提供至第(n－1)级GOA单元的时钟信号同相；第n级的第二驱动信号是高电平脉冲电压，其具有在第一时间段的第二时间点上的第二上升沿，第n级的第二驱动信号与提供至第n级GOA单元的时钟信号同相，第二时间点在时间上晚于第一时间点；并且第n级的第三驱动信号是在第一时间段中的低电平信号，第三驱动信号与第n级GOA单元的下拉节点电压相同。
可选地，第一驱动信号在第三时间点变为低电平信号，在第三时间点处第一时间段结束且像素驱动周期的第二时间段开始，第三时间点在时间上晚于第二时间点；第二驱动信号在第二时间段中保持为高电平脉冲电压；并且第三驱动信号在第二时间段中保持为低电平信号。
可选地，第一驱动信号在像素驱动周期的第三时间段中保持为低电平信号，第三时间点在时间上晚于第二时间点；第二驱动信号在第四时间点变为低电平信号，在第四时间点处第二时间段结束且第三时间段开始；并且第三驱动信号在第四时间点变为高电平信号并且在第三时间段中保持为高电平信号。
在另一方面，本发明提供了一种AMOLED显示面板的像素单元，其由来自本文所述的GOA电路中的一级的第一驱动信号、第二驱动信号和第三驱动信号驱动，并且被供有电流源高电平电压、低电平电压、第一外部电压、第二外部电压和数据信号。
可选地，像素电路包括：第一晶体管，其具有被供应有电流源高电平电压的漏极、耦接至第一节点的栅极、以及耦接至第三节点的源极；第二晶体管，其具有被供应有第一外部电压的漏极、接收第二驱动信号的栅极、耦接至第一节点的源极；第三晶体管，其具有被供应有数据信号的漏极、接收第二驱动信号的栅极、和耦接至第二节点的源极；第四晶体管，其具有耦接至第一节点的漏极、接收第三驱动信号的栅极、和耦接至第二节点的源极；第五晶体管，其具有被供应有第二外部电压的漏极、接收第一驱动信号的栅极、和耦接至第三节点的源极；第一电容器，其具有耦接至第二节点的第一端和耦接至第三节点的第二端；第二电容器，其具有耦接至第三节点的第一端和供应有低电平电压的第二端；以及发光二极管，其具有耦接至第三节点的阳极和供应有低电平电压的阴极。
可选地，在驱动周期的第一时间段中，第一驱动信号被设置为从第一时间点开始的高电平脉冲电压，第二驱动信号被设置为首先是低电平信号以及从第一时间段中的第二时间点开始成为高电平脉冲电压，第二时间点在时间上晚于第一时间点，第三驱动信号被设置为低电平信号；在第一时间段之后的第二时间段中，第一驱动信号变为低电平信号，第二驱动信号保持为高电平脉冲电压，并且第三驱动信号保持低电平信号；在第二时间段之后的第三时间段中，第一驱动信号保持为低电平信号，第二驱动信号变为低电平信号，并且第三驱动信号变为高电平信号。
可选地，发光二极管是有机发光二极管。
在另一方面，本发明提供了一种AMOLED显示面板，其包括耦接至排列为N行的像素矩阵的本文所述的GOA电路，每一行像素包括多个像素电路，N行之一中的每个像素电路被N组驱动信号中的一组驱动信号驱动，所述N组驱动信号由本文所述的GOA电路结合两个共用的外部电压以及数据电压而在内部产生。
在另一方面，本发明提供一种驱动AMOLED显示面板的像素电路的方法，包括：将电流源高电平电压、低电平电压、第一外部电压、第二外部电压和数据信号提供至像素电路；以及将来自阵列上栅极驱动器(GOA)电路中的一级的第一驱动信号、第二驱动信号和第三驱动信号提供至像素电路，从而驱动像素电路；其中，GOA电路包括：多个GOA单元，其以每级一个GOA单元的多级串联形式级联，并且构造为每级产生具有时序安排的至少两个驱动信号以用于驱动AMOLED显示面板的一行像素电路，其中，任何一级的所述至少两个驱动信号包括来自本级GOA单元的至少一个输出信号以及来自所述任何一级的上一级GOA单元的至少一个输出信号。
可选地，像素电路包括：第一晶体管，其具有被供应有电流源高电平电压的漏极、耦接至第一节点的栅极、以及耦接至第三节点的源极；第二晶体管，其具有被供应有第一固定电压的漏极、耦接至第二控制线的栅极、耦接至第一节点的源极；第三晶体管，其具有被供应有数据信号的漏极、耦接至第二控制线的栅极、和耦接至第二节点的源极；第四晶体管，其具有耦接至第一节点的漏极、耦接至第三控制线的栅极、和耦接至第二节点的源极；第五晶体管，其具有被供应有第二固定电压的漏极、耦接至第一控制线的栅极、和耦接至第三节点的源极；第一电容器，其具有耦接至第二节点的第一端和耦接至第三节点的第二端；第二电容器，其具有耦接至第三节点的第一端和供应有低电平电压的第二端；以及发光二极管，其具有耦接至第三节点的阳极和供应有低电平电压的阴极；其中，所述多个GOA单元包括从第一GOA单元到第N GOA单元的N个GOA单元，每个第n级GOA单元选自所述N个GOA单元，其中N是大于2的整数并且n从1到N变化，所述GOA单元包括：第一电源端，其构造为接收高电平电源电压；第二电源端，其构造为接收低电平电源电压；时钟信号端，其构造为接收时钟信号；输入端，其构造为接收来自前级中的一级GOA单元的输出信号作为所述输入端的输入信号；复位端，其构造为接收来自后级中的一级GOA单元的输出信号作为所述复位端的复位信号；第一输出端，其构造为输出栅极驱动信号；以及第二输出端，其构造为输出节点电压信号；像素电路连接至GOA电路的第n级；所述方法包括：将每个第n组驱动信号的除作为起始信号的第一驱动信号之外的第一驱动信号从第(n-1)级GOA单元的第一输出端输出至第一输出线；将每个第n组驱动信号的第二驱动信号从第n级GOA单元的第一输出端输出至第二输出线；将每个第n组驱动信号的第三驱动信号从第n级GOA单元的第二输出端输出至第三输出线；将第一输出线耦接至第一控制线以向第五晶体管的栅极提供第一驱动信号；将第二输出线耦接至第二控制线以向第二晶体管和第三晶体管的栅极提供第二驱动信号；将第三输出线耦接至第三控制线以向第四晶体管的栅极提供第三驱动信号。
可选地，从外部源提供第一固定电压和第二固定电压两者。
可选地，所述方法还包括：施加起始信号和一组时钟信号以驱动GOA电路；从第(n－1)级GOA单元的第一输出端输出第一驱动信号；从第n级GOA单元的第一输出端输出第二驱动信号；以及从第n级GOA单元的第二输出端输出第三驱动信号。
可选地，所述方法还包括：在驱动周期的第一时间段中，将第一驱动信号作为从第一时间段的第一时间点开始的高电平脉冲电压提供给第一控制线；将第二驱动信号作为首先是低电平信号以及随后在第一时间段中的第二时间点处为高电平脉冲电压提供给第二控制线；以及将第三控制信号作为第一时间段中的低电平信号提供给第三控制线；在第一时间段之后的第二时间段中，将第一驱动信号变为送往第一控制线的低电平信号；将第二驱动信号保持为送往第二控制线的高电平脉冲电压；以及将第三驱动信号保持为送往第三控制线的低电平信号；在第二时间段之后的第三时间段中，将第一驱动信号保持为送往第一控制线的低电平信号；将第二驱动信号变为送往第二控制线的低电平信号；以及将第三驱动信号变为送往第三控制线的高电平信号。
附图说明
以下附图仅仅是根据所公开的各种实施例的以示意性为目的的示例，并非旨在限定本发明的范围。
图1是具有晶体管阈值电压补偿功能的AMOLED像素的示例性电路结构。
图2是用于驱动图1的AMOLED像素电路发光的多个控制信号的示例性时序波形。
图3是阵列上栅极驱动器(GOA)单元的示例性电路结构，所述GOA单元用于生成用来驱动图1的AMOLED像素的栅极驱动信号。
图4是由图3的多个GOA单元串联地级联而成的GOA电路的示例性电路结构。
图5是根据本公开的一些实施例的GOA电路。
图6是根据本公开的一些实施例的用于操作图5的GOA电路的多个控制信号的时序波形。
图7是根据本公开的一些实施例的图5的GOA电路中的GOA单元的电路结构。
图8是根据本公开的一些实施例的由图5的GOA电路驱动的AMOLED像素的电路结构。
图9是根据本公开的一些实施例的用于操作图8的AMOLED像素的时序波形。
具体实施方式
现在将参照以下实施例更加详细地描述本公开。应当注意的是，在本文中，一些实施例的以下描述仅仅是以示意和说明为目的而呈现的。其并非意为详尽的或者限于所公开的精确形式。
OLED亮度对于可能导致云纹(Mura)的TFT的时间不稳定性和空间不均匀性非常敏感。TFT的一个不均匀性问题是由晶体管阈值电压Vth随时间的漂移而导致的。为了减少或消除由TFT的阈值电压漂移导致的发光不均匀问题，已经提出了许多用于AMOLED像素电路的设计，其通常包括除了来自GOA单元的基本栅极驱动信号和用于显示图像的数据信号之外的从外部信号线提供的一些控制信号和固定电压信号。这些外部信号线必须通常沿着显示面板的边沿铺设在显示面板上，从而要求在显示面板上有更宽的边框。
图1示出了具有晶体管阈值电压补偿功能的AMOLED像素的示例性电路结构。在该示例中，AMOLED像素电路是包括五个晶体管和两个电容器的电压驱动电路，其被构造为接收三个输入信号S1、S2和S3、电流源电压Vdd、三个电压源电压Vref、Voff和Vss，以驱动发光二极管OLED基于数据信号Vdata发光。参照图1，第一晶体管M1具有连接至第一节点N1的栅极、连接至供应有电压Vdd的第一电压线的漏极、以及连接至第三节点N3的源极。第一晶体管M1是AMOLED像素的驱动晶体管。第二晶体管M2和第三晶体管M3的栅极共同连接至供应有第二输入信号S2的第二信号线。M2具有连接至供应有电压Vref的第二电压线的漏极以及连接至第一节点N1的源极。M3具有连接至供应有数据信号Vdata的第三电压线的漏极以及连接至第二节点N2的源极。第四晶体管M4具有连接至被供应有第三输入信号S3的第四电压线的栅极、分别连接至第一节点N1和第二节点N2的漏极和源极。第五晶体管M5具有连接至被供应有第一输入信号S1的第一电压线的栅极、连接至供应有电压Voff的第五电压线的漏极以及连接到第三节点N3的源极。电容器C1的两端分别连接至第二节点N2和第三节点N3。发光二极管OLED的阳极连接至第三节点N3，OLED的阴极连接至供应有电压Vss的第六电压线。另一电容COLED并联地电耦接至OLED。
图1的AMOLED像素电路构造为：在驱动晶体管M1的阈值电压漂移得到补偿以防止其引起来自AMOLED显示面板上不同像素的光强度的潜在不均匀性的状况下，驱动OLED发光。图2是用于驱动图1的AMOLED像素电路发光的多个控制信号的示例性时序波形。参照图2，多个控制信号至少包括输入信号S1、S2、S3和数据信号Vdata。
时序波形被描述为包括一个操作周期中的三个时间段。在作为初始化阶段的第一时间段t1中，第一输入信号S1被设置为从t1的第一时间点开始的高电平信号，其使第五晶体管M5导通以允许第三节点N3具有电压Voff的电势电平。然后，在第一时间段t1中的晚于第一时间点的第二时间点，第二输入信号被设置为高电平信号，其使第二晶体管M2导通以允许第一节点N1具有电压Vref的电势电平。在时间段t1中，第三输入信号S3被设置为低电平信号以使得第四晶体管M4关断。
初始化阶段导致两个节点N1和N3处于针对阈值电压补偿的下一个阶段准备的两个固定电势电平。该AMOLED像素电路的设置条件是电压源电压Vss必须大于电压Voff加上驱动晶体管M1的阈值电压Vth的值，即，Vss＞Voff+|Vth|。因此，在时间段t1中，OLED被反向偏置，从而没有发光。
第二时间段t2是用于提供数据信号和进行阈值电压补偿的写阶段。在时间段t2中，第一输入信号S1是低电平信号并且第二输入信号S2是高电平信号。M2和M3导通。第三输入信号S3是低电平信号以使得第四晶体管M4关断。由于第一节点N1已被设置为Vref的电势电平并且第三节点N3被设置为Voff的电势电平，晶体管M1的栅源电压是Vref－Voff＞|Vth|，从而无论阈值电压Vth是正电压还是负电压，M1都处于导通状态。因此，第三节点N3可由电流源Vdd通过晶体管M1进行充电，直到N3的电势电平达到Vref－Vth。再次地，由于Vss＞Vref+|Vth|，OLED仍被反向偏置，并且没有发光。现在，电容器C1的两端之间的电势差变为V(N2)－V(N3)＝Vdata－(Vref－Vth)＝Vdata－Vref+Vth。
在作为OLED发光阶段的第三时间段t3中，第三输入信号S3是高电平信号以使第四晶体管M4导通。第一输入信号S1和第二输入信号S2是低电平信号以使得M2、M3和M5关断。由于M4导通，因此电容器C1的一端的电势电平被施加至第一晶体管M1的栅极。M1的栅源电压变为Vgs＝Vdata－Vref+Vth＞Vth。此外，由于栅源电压Vgs减去阈值电压Vth小于或等于漏源电压Vds，即，Vgs－Vth≤Vds，因此晶体管M1应当处于饱和状态。因此，晶体管M1的导通电流可表示为
I＝k(Vgs－Vth)2＝k(Vdata－Vref+Vth－Vth)2＝k(Vdata－Vref)2，
其中k是取决于第一晶体管M1的工艺和几何相关参数的常数。该导通电流I独立于晶体管阈值电压Vth。当导通电流I流过OLED以允许发光时，OLED的光强度将不受阈值电压漂移的影响，从而提高了AMOLED显示面板的OLED发光均匀性。
应当注意，用于驱动AMOLED像素电路的输入信号之一S2实际上是由典型AMOLED显示面板的基于薄膜晶体管的有源矩阵的阵列上栅极驱动器电路中的GOA单元产生的输出信号。图3是GOA单元的示例性电路结构，所述GOA单元用于生成用来驱动图1的AMOLED像素的栅极驱动信号。参照图3，GOA单元是包括10个晶体管T1至T10以及一个电容器C的电路，其接收电压信号Vdd、时钟信号Clk_N和低电平电压Vss。GOA单元的电路构造为具有输入端Input_N、输出端Output_N和复位端Reset_N。Output_N端构造为将用作图1的AMOLED像素电路中的第二输入信号S2的信号输出。字母N在这里用于表示第N级GOA单元(GOA_N)。图3中的GOA单元可以是GOA电路中以每级一个单元的多级串联的形式级联的多个GOA单元中的任何一个。图4示出了包括串联地级联的多个GOA单元的典型GOA电路的示例。图4中位于各级的每个GOA单元可具有图3所示的相同电路结构。
参照图4，该图仅为串联地级联的GOA单元的许多可能结构的一个示例。具体而言，GOA电路包括使用按时间顺序分别提供至GOA单元的子集的一个或多个时钟信号的(N－2)输入构造和(N+2)复位构造。第一级GOA单元从外部接收输入信号Vstv并且从内部接收来自第三级GOA单元的Output_3端的复位信号，并且输出输出信号Vout_1。第二级GOA单元仍然接收输入信号Vstv，并且从内部接收来自第四级GOA单元的Output_4端的复位信号，并且输出输出信号Vout_2。对于N＞2的情况，第N级GOA单元从内部接收来自串联串中的第(N-2)级GOA单元的Output_N-2端的输入信号，并且从内部接收来自串联串中的第(N+2)级GOA单元的Output_N+2端的复位信号，并且输出输出信号Vout_N。
关于信号线建立，每个GOA单元与接收高电平电源电压Vdd、时钟信号Clk_N和低电平电源电压Vss的一些输入信号线相关联。可选地，时钟信号Clk_N是一组J个时钟信号中的一个。多个GOA单元可被分为多组，每组包含连续的J级GOA单元。该组J个时钟信号(从1到J)分别依次提供至一组的J个GOA单元并且依次从一组提供到下一组。例如，在图4中，J＝4。4条时钟信号线可被每组级联串共享。接收Vdd和Vss的信号线可被级联串中的每个GOA单元共享。
除了从每个第N级GOA单元的Output_N端输出的单个输出信号Vout_N(其用作用于驱动AMOLED像素的输入信号S2)之外，还需要两个附加信号S1和S3以及两个电压Vref和Voff来与信号S2组合以用于驱动图1的AMOLED像素电路。这些信号中的每一个需要布置单独的导线以从外部源接收信号或电压。一些信号不是DC信号，并且可能需要由特殊的集成驱动电路提供。这些外部信号线需要显示面板上的额外布局空间，使得制作窄边框或无边框显示面板变得非常困难。
因此，本发明特别提供了一种阵列上栅极驱动器(GOA)电路、具有该GOA电路的AMOLED显示装置、由该GOA电路驱动的AMOLED像素及其驱动方法，其基本避免了由于现有技术的限制和缺点而导致的问题中的一个或多个。在一个方面，本公开提供了一种GOA电路。在一些实施例中，GOA电路包括：多个GOA单元，其以每级一个GOA单元的多级串联形式级联，并且构造为每级产生具有时序安排的至少两个(例如，三个)驱动信号以用于驱动AMOLED显示面板的一行像素电路，其中，任何一级的所述至少两个(例如，三个)驱动信号包括来自本级GOA单元的至少一个(例如，二个)输出信号以及来自所述任何一级的上一级GOA单元的至少一个(例如，一个)输出信号。
在一个方面，GOA电路被设计为提供驱动AMOLED像素电路所需的额外驱动信号，使得AMOLED显示面板中的外部信号线的数量减少。图5是根据本公开的一些实施例的GOA电路。GOA电路包括通过多级内部输入/复位配置串联地级联的多个GOA单元，每个GOA单元由一些外部驱动信号驱动以产生至少两个输出信号。在一个实施例中，通过以每级一个单元的多级串联方式将N个GOA单元从第一级GOA单元GOA_1到第N级GOA单元GOA_N级联来形成图5的GOA电路，以产生各自的N组驱动信号，用于分别控制AMOLED显示面板的像素矩阵的N行的发光。N个GOA单元中的任一个可被表示为第n级GOA单元，其中N是取决于显示面板的像素分辨率的整数，并且n从1到N变化。如下面的图7所示，每个GOA单元包括第一电源端ps1、第二电源端ps2、时钟信号端clkj(其中j可从1到J变化，J是大于1的整数)、输入端In、复位端Rs、第一输出端Out和第二输出端PDo。
更具体地，参照图5，第一电源端ps1连接至供应有高电平电压信号Vdd的第一电压线。第二电源端ps2连接至供应有低电平电压信号Vss的第二电压线。第一电压线和第二电压线由级联串中所有GOA单元共同地享有。电压信号Vdd和Vss两者通过来自外部控制器的外部电压线提供，并由GOA电路的所有GOA单元共享。“外部”表示在显示面板布局区域之外。控制器可提供为靠近显示面板布置的IC芯片或模块。
在一个实施例中，N个GOA单元可被分为串联的M组，每组包括连续串联地级联的J个GOA单元。M和J是整数。M×J＝N。图5示出了J＝4的示例。可以有其他替代构造，例如，J可以是与6个时钟信号相关联的6。一组中的4个GOA单元中的每一个具有一个时钟信号端clkj，其单独连接到供应有时钟信号Clk_j的一个时钟信号线，其中j从1到J变化。例如，GOA_1的端clk1连接供应有时钟信号Clk_1的第一时钟信号线。类似地，端clk2、clk3和clk4分别连接至供应有Clk_2、Clk_3、Clk_4的第二时钟信号线、第三时钟信号线和第四时钟信号线。来自M组(串联地级联的N个GOA单元)中的不同组的GOA单元的时钟信号端分别连接至相同的四条时钟信号线。
图6是根据本公开的一些实施例的用于操作图5的串联地级联的GOA电路的多个控制信号的时序波形。参照图6，四个时钟信号Clk_1、Clk_2、Clk_3和Clk_4以时间顺序的方式从外部控制器提供至一组中的4个GOA单元，任何时钟信号相对于相邻的前一时钟信号具有时间延迟。此外，相同的四个时钟信号分别输出至下一组的四个GOA单元。上述时钟信号时序模式延续直到最后一个时钟信号Clk_4输出至最后一组或第M组的最后一个或第四个GOA单元。
在一个实施例中，GOA电路构造为使得N个GOA单元以(n-2)输入构造结合(n+2)复位构造的方式串联地级联。具体地，每个第n GOA单元的输入端In通过内部信号线连接至串联串中的第(n-2)GOA单元的第一输出端Out以接收输出信号Vout_n-2作为第n GOA单元的输入信号。然后，第n GOA单元的复位端通过另一内部信号线连接至串联串中的第(n+2)GOA单元的第一输出端Out以接收输出信号Vout_n+2作为第n GOA单元的复位信号。对于串联串中的头两个GOA单元(GOA_1和GOA_2)中的每一个，输入端In构造为从外部接收来自控制器的起始信号。
在一个实施例中，参照图5，每个第n GOA单元的第一输出端Out连接至用于输出第一驱动信号Vout_n的输出信号线。每个第n GOA单元的第二输出端PDo连接至用于输出第二驱动信号Vpd_n的另一输出信号线。应当注意，这里提到的任何驱动信号是指在一定时间段输出的高电平脉冲电压以及在一定的另一时间段输出的低电平信号，所述一定的另一时间段取决于相对于用于实现控制目的的一组多个驱动信号中的其他驱动信号的特定时序。
参照图6，根据图5的GOA电路中的N个GOA单元的M组之一中的J个时钟信号Clk_j(j＝1,2,3,4)中的相应一个时钟信号设定的时序来生成第一输出信号Vout_n和第二输出信号Vpd_n。根据图6的时序波形，将四个时钟信号Clk_1、Clk_2、Clk_3和Clk_4分别依次提供给每组中的四个GOA单元，四个时钟信号Clk_1、Clk_2、Clk_3和Clk_4从第一时钟信号Clk_1到第四时钟信号Clk_4依次具有时间延迟，由该组中的四个GOA单元以与四个时钟信号同相的方式按时间顺序分别产生四个第一输出信号Vout_1、Vout_2、Vout_3和Vout_4。Vout_1在时间段t1的开始具有上升沿，Vout_2在下个时间段t2的开始具有上升沿，Vout_3在下个时间段t3的开始具有上升沿，Vout_4在下个时间段t4的开始具有上升沿。遵循由四个时钟信号Clk_1、Clk_2、Clk_3和Clk_4设定的该时序，四个GOA单元还分别产生四个第二输出信号Vpd_1、Vpd_2、Vpd_3和Vpd_4，其相对于对应的四个第一输出信号Vout_1、Vout_2、Vout_3和Vout_4具有一定的时间延迟。特别地，四个第二输出信号的上升沿分别与第一输出信号Vout_1、Vout_2、Vout_3和Vout_4的四个下降沿同相。这一模式将在M组GOA单元的剩余串联串中重复。概言之，第n GOA单元的第一输出信号Vout_n是第(n-1)GOA单元的第一输出信号Vout_n-1之后的时间延迟，当第一输出信号Vout_n变为低电平信号时，第二输出信号Vpd_n变为高电平。
图7是根据本公开的一些实施例的图5的GOA电路中的GOA单元的电路结构。图7中的GOA单元的电路结构基本上类似于图3中的GOA单元的电路结构，包括10个晶体管T1至T10和一个电容器C，配置有输入端In、复位端Rs、时钟信号端clkj、第一电源端ps1、第二电源端ps2、第一输出端Out和第二输出端PDo，至少包括上拉节点PU和下拉节点PD。GOA单元的输入信号、复位信号、电源信号或时钟信号是根据图5所示的信号线构造和图6中定义的信号时序提供的。与图3中提供的电路相比，图7的GOA单元的区别在于，不仅提供了输出栅极驱动信号作为第一输出信号Vout_n的第一输出端Out，而且提供了从其下拉节点PD连接的第二输出端PDo，其输出节点电压信号作为第二输出信号Vpd_n。参照图5，GOA电路的全部N个GOA单元构造为具有多级输出构造，以分别提供用于控制AMOLED显示面板的像素矩阵的发光的N组驱动信号。每组驱动信号包括至少两个(例如，三个)驱动信号。在输出构造的替代视图中，N个GOA单元中的每一个与至少两条(例如，三条)输出信号线相关联，所述至少两条输出信号线用于向AMOLED显示面板中的像素矩阵的一行中的各个AMOLED像素电路分别提供至少两个(例如，三个)驱动信号。与每个第n GOA单元相关联的第一输出信号线构造为提供作为来自第(n-1)GOA单元的第一输出端的第一输出信号Vout_n-1的第一驱动信号。与第nGOA单元相关联的第二输出信号线构造为提供作为来自第n GOA单元的第一输出端的第一输出信号Vout_n的第二驱动信号。与第n GOA单元相关联的第三输出信号线构造为提供作为来自第n GOA单元的第二输出端的第二输出信号Vpd_n的第三驱动信号。多级输出构造的例外是与第一GOA单元相关联的第一输出信号线构造为直接传递起始信号Vstv作为第一驱动信号。
进一步比较本公开的GOA电路(图5)与图4所示的GOA电路，图5的GOA电路有利地构造为：在OGA电路的多级级联串中的每一级，不仅提供一个驱动信号Vout_n，而且还提供两个附加驱动信号。第一附加驱动信号是来自串联串中相邻的上一级GOA单元的第一输出端的Vout_n-1。第二附加驱动信号是来自串联串中当前级GOA单元的第二输出端的Vpd_n。两个附加驱动信号由图5的GOA电路在内部产生，这不同于图4的不是由GOA电路产生而是分别来自两条外部信号线的两个信号S1和S3。因此，由于这些驱动信号(即，Vout_n-1、Vout_n和Vpd_n)通过内部信号线提供给AMOLED像素电路(稍后示出)，因此可消除至少两条外部信号线。
图8是根据本公开的一些实施例的由图5的GOA电路驱动的AMOLED像素的电路结构。AMOLED像素的电路结构与图1的电路结构基本相同，包括五个晶体管M1至M5以及两个电容器C1和COLED，提供有电流源电压Vdd、三个电压源电压Vref、Voff和Vss，并由三个驱动信号驱动，以控制发光二极管OLED基于数据信号Vdata发光。图8中公开的AMOLED像素不同于图1的传统像素电路之处在于，用来自提供剩余的驱动信号S2的同一GOA电路的两个内部驱动信号代替两个外部驱动信号S1和S3。信号S1由第一驱动信号Vout_n-1代替，信号S3由第三驱动信号Vpd_n代替。信号S2仍为从第二驱动信号Vout_n得到的同一个信号，所有驱动信号均作为图5的GOA电路的每个GOA单元的一组驱动信号产生。
图9是根据本公开的一些实施例的用于操作图8的AMOLED像素的时序波形。除了三个驱动信号S1、S2和S3被GOA电路针对AMOLED显示面板的像素矩阵中的任何第n行AMOLED像素电路完全在内部产生的Vout_n-1、Vout_n和Vpd_n代替之外，该时序波形与图2的时序波形基本上相同。应当注意，尤其对于驱动第一行像素电路来说，第一驱动信号应当直接为起始信号Vstv。
参照图7所示的GOA单元以及图6所示的相应时序波形，可以更加详细地示出由图5的GOA电路基于图9的时序产生用于驱动图8的AMOLED像素的一组三个驱动信号。事实上，施加每组驱动信号以驱动AMOLED显示面板中像素矩阵的一行中的所有AMOLED像素电路。为了简化，图8中仅提及和示出了一个AMOLED像素电路。
在作为级联串中第一GOA单元GOA_1的预充电阶段的时段t0(图6)，向第一GOA单元GOA_1(图7)的输入端In提供具有高电平信号的输入信号Vstv。晶体管T1被导通以将上拉节点PU上拉至高电平电压。因此，晶体管T3、T9和T10被导通。晶体管T7的源极和晶体管T8的栅极的电势电平都被下拉至低电平电压Vss的电势电平。下拉节点PD也被下拉至低电平电压Vss。在这一时段，传送Vstv作为用于AMOLED像素电路(图8)的第一组驱动信号中的第一驱动信号以使晶体管M5导通。M5导通以使得固定电压Voff被写入节点N3(图8)。
在时段t1(图6)，Vstv和Clk_1被提供为高电平信号。第一GOA单元GOA_1产生通过第一输出端Out输出的栅极驱动信号Vout_1作为由AMOLED像素电路(图8)接收的第二驱动信号。第一驱动信号Vstv相对于第二驱动信号Vout_1的时序与图3中信号S1相对于信号S2的时序完全相同。作为高电平信号的第二驱动信号Vout_1使晶体管M2和M3导通，使得节点N1处的电势电平被设置为固定电压Vref的电势电平，并且节点N2处的电势电平被设置为数据信号Vdata的电势电平。此时，在设置节点N1、N2和N3处的电势电平这一方面将一行中的所有AMOLED像素电路初始化。在初始化之后，晶体管M1被导通来准备对节点N3进行充电。Vout_1的高电平信号也被输入作为第三GOA单元GOA_3的输入信号，该信号将相应的上拉节点PU处的电势电平上拉为高电平以开始第三GOA单元GOA_3的预充电阶段。
在时段t2，第一时钟信号Clk_1保持高电平信号，仍然使得Vout_1为高电平信号。Vstv变为低电平以关断M5。AMOLED像素电路中的晶体管M2和M3保持导通。将数据信号Vdata的电势电平赋予节点N2。通过晶体管M1对节点N3充电以使得N3的电势电平达到Vref－Vth，其中Vth是晶体管M1的阈值电压。对于一行中的每个像素电路，节点N2与节点N3之间的电势差可表示为VN2－VN3＝Vdata－(Vref－Vth)＝Vdata－Vref+Vth。在该时段，第二时钟信号Clk_2被供应为高电平信号，在时段t1中被Vstv上拉的第二GOA单元GOA_2的上拉节点PU仍然允许Vout_2作为与第二时钟信号Clk_2同相的高电平信号输出。第三GOA单元的节点PU的电势电平保持为高。
在时段t3，GOA单元进行复位，并且驱动AMOLED像素电路中的OLED发光。第三时钟信号Clk_3变为高电平信号。结果，第三GOA单元GOA_3输出Vout_3作为高电平信号。基于图5，使用Vout_3作为第一GOA单元GOA_1的复位信号。然后，GOA_1的晶体管T2和T4导通，将上拉节点PU的电势电平以及输出(即，Vout_1)下拉至低电平电压Vss。同时，将GOA_1的下拉节点PD推高到通过端PDo输出的作为AMOLED像素电路(图8)接收的第三驱动信号Vpd_1的高电平电压。Vpd_1使晶体管M4导通，使得VN2＝VN1，从而使得M1的栅源电压Vgs＝VN1－VN3＝Vdata－Vref+Vth。OLED随着导通电流I＝k(Vdata－Vref)2流过而导通，从而在M1的阈值电压基本得到补偿的同时引起发光。第三驱动信号Vpd_1的电压电平和时序能够按照与图3所示的外部施加信号S3相同的方式允许OLED处于发光状态。
因此，正好证实，来自第一GOA单元的用于驱动AMOLED显示面板中第一行AMOLED像素电路的三个驱动信号Vstv、Vout_1和Vpd_1与图9中设定的时序要求完全兼容。类似地，对于每个第n GOA单元，三个驱动信号Vout_n-1、Vout_n和Vpd_n与用于驱动AMOLED显示面板中的第n行AMOLED像素电路的时序完全兼容。不再需要用于提供两个驱动信号S1和S3的外部信号线。
在另一方面，本公开提供了一种AMOLED显示面板的像素电路，其构造为以一定时序被至少两个(例如，三个)驱动信号驱动，所述至少两个驱动信号包括从本公开的通过多级串联地级联N个GOA单元而形成的GOA电路的一级产生的第一驱动信号，第二驱动信号和第三驱动信号。GOA电路的所述一级对应地用于驱动一行像素电路。一行中的任何像素电路接收对应一级的相同的至少两个(例如，三个)驱动信号。对于GOA电路的多级串联串中的任何第n级GOA单元，所述至少两个(例如，三个)驱动信号中的第一驱动信号是在前的第(n-1)级GOA单元的第一输出信号，所述至少两个(例如，三个)驱动信号中的第二驱动信号是当前第n级GOA单元的第一输出信号，并且所述至少两个(例如，三个)驱动信号中的第三驱动信号是当前第n级GOA单元的第二输出信号。
在实施例中，以基于(针对图像的一行的)每个像素的驱动周期的时序来提供所述至少两个(例如，三个)驱动信号。在驱动周期的第一时间段中，第一驱动信号被设置为从第一时间点开始的高电平脉冲电压，第二驱动信号被设置为首先是低电平信号以及从第一时间段中的第二时间点开始成为高电平脉冲电压，第二时间点在时间上晚于第一时间点。第三驱动信号被设置为低电平信号。在第一时间段之后的第二时间段中，第一驱动信号变为低电平信号，第二驱动信号保持为高电平脉冲电压，并且第三驱动信号保持低电平信号。在第二时间段之后的第三时间段中，第一驱动信号保持为低电平信号，第二驱动信号变为低电平信号，并且第三驱动信号变为高电平信号。
像素电路被供应有第一外部电压Vref、第二外部电压Voff和数据信号Vdata。如图8所示，像素电路包括第一晶体管M1，其具有被供应有电流源高电平电压Vdd的漏极、耦接至第一节点N1的栅极、以及耦接至第三节点N3的源极。像素电路包括第二晶体管M2，其具有被供应有第一外部电压Vref的漏极、基于时序接收第二驱动信号的栅极、耦接至第一节点N1的源极。像素电路还包括第三晶体管M3，其具有基于时序被供应有数据信号Vdata的漏极、接收第二驱动信号的栅极、和耦接至第二节点N2的源极。像素电路还包括第四晶体管M4，其具有耦接至第一节点N1的漏极、基于时序接收第三驱动信号的栅极、和耦接至第二节点N2的源极。另外，像素电路包括第五晶体管M5，其具有被供应有第二外部电压Voff的漏极、基于时序接收第一驱动信号的栅极、和耦接至第三节点N3的源极。像素电路还包括第一电容器C1，其具有耦接至第二节点N2的第一端和耦接至第三节点N3的第二端。此外，像素电路包括第二电容器COLED，其具有耦接至第三节点N3的第一端和供应有低电平电压Vss的第二端。此外，像素电路包括发光二极管，其具有耦接至第三节点N3的阳极和供应有低电平电压Vss的阴极。发光二极管是有机发光二极管(OLED)。
在另一方面，本公开提供了一种AMOLED显示面板，其包括耦接至排列为N行的像素矩阵的GOA电路，每行像素包括图8的多个像素电路。N行之一中的多个像素电路中的每一个被N组驱动信号中的一组驱动信号驱动，所述驱动信号以合适的时序由GOA电路结合两个公共外部电压和数据电压而在内部产生。
在另一方面，本公开提供了一种具有本文所述的AMOLED显示面板的显示装置。适当的显示装置的示例包括(但不限于)电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数码相册、GPS等。
在另一方面，本公开提供了一种驱动AMOLED像素电路的方法。所述方法包括：提供图8的AMOLED像素，并且形成包括从1到N串联地级联的N个GOA单元的GOA电路，以分别输出N组驱动信号。所述方法还包括：将N组驱动信号中的每个第n组驱动信号的除作为起始信号的第一驱动信号之外的第一驱动信号从第(n-1)级GOA单元的第一输出端输出至第一输出线，以使每个GOA单元输出至少两个(例如，三个)驱动信号。此外，所述方法包括：将每个第n组驱动信号的第二驱动信号从第n级GOA单元的第一输出端输出至第二输出线。所述方法还包括：将每个第n组驱动信号的第三驱动信号从第n级GOA单元的第二输出端输出至第三输出线。此外，所述方法包括：将第一输出线耦接至第一控制线以向第五晶体管的栅极提供第一驱动信号。所述方法还包括：将第二输出线耦接至第二控制线以向第二晶体管和第三晶体管的栅极提供第二驱动信号。此外，所述方法包括：将第三输出线耦接至第三控制线以向第四晶体管的栅极提供第三驱动信号。
在特定实施例中，所述方法包括：施加起始信号和用于驱动GOA电路的一组时钟信号，以按照满足驱动像素电路的要求的时序产生第一驱动信号、第二驱动信号和第三驱动信号。在时序的第一时间段中，第一驱动信号被设置为从第一时间点开始的高电平脉冲电压，第二驱动信号被设置为首先是低电平信号以及从第一时间段中的第二时间点开始成为高电平脉冲电压，第二时间点在时间上晚于第一时间点，第三驱动信号被设置为低电平信号。在第一时间段之后的时序的第二时间段中，第一驱动信号变为低电平信号，第二驱动信号保持为高电平脉冲电压，并且第三驱动信号保持低电平信号。在第二时间段之后的时序的第三时间段中，第一驱动信号保持为低电平信号，第二驱动信号变为低电平信号，并且第三驱动信号变为高电平信号。
已经以示意和说明为目的而呈现了本发明实施例的以上描述。其并非旨在穷举性的，也并非旨在将本发明限于所公开的精确形式或示例性实施例。因此，以上描述应当视为示意性的而非限制性的。显然，许多修改和变化对于本领域技术实践人员而言将是显而易见的。选择和描述这些实施例是为了解释本发明的原理及其最佳模式的实际应用，以使得本领域技术人员能够通过各种实施例以及适于特定应用或所构思的实施方式的各种修改例来理解本发明。除非另外指明，否则本发明的范围旨在由所附权利要求及其等价形式限定，在其中所有术语应当被理解为其最宽泛的合理含义。因此，术语“所述发明”、“本发明”等并不一定将权利要求的范围限定在特定的实施例，并且参照本发明示例性实施例并不意味着对本发明的限制，也不应推断出任何这样的限制。本发明仅由所附权利要求的精神和范围所限定。此外，这些权利要求可适于在名词或元件之前使用“第一”、“第二”等。这些术语应当理解为一种命名法，而不应被理解为对这些命名法所修饰的元件的数量进行限制，除非已经给出了具体的数量。所描述的任何优点和益处可不适用于本发明的所有实施例。应当理解的是，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行各种变化。此外，本公开的任何元件和组件均不旨在贡献给公众，无论所述元件或组件是否在所附权利要求中明确记载。

Claims (11)

1.一种阵列上栅极驱动器（GOA）电路，包括：多个阵列上栅极驱动器单元，其以每级一个阵列上栅极驱动器单元的多级串联形式级联，并且构造为第一驱动信号、第二驱动信号和第三驱动信号以用于驱动有源矩阵有机发光二极管显示面板的一行像素电路；
所述多个阵列上栅极驱动器单元包括：
从第一阵列上栅极驱动器单元到第N 阵列上栅极驱动器单元的N个阵列上栅极驱动器单元，每个第n级阵列上栅极驱动器单元选自所述N个阵列上栅极驱动器单元，其中N是大于2的整数并且n从1到N变化，所述阵列上栅极驱动器单元包括：第一电源端，其构造为接收高电平电源电压；第二电源端，其构造为接收低电平电源电压；时钟信号端，其构造为接收时钟信号；输入端，其构造为接收来自前级中的一级阵列上栅极驱动器单元的输出信号作为所述输入端的输入信号；复位端，其构造为接收来自后级中的一级阵列上栅极驱动器单元的输出信号作为所述复位端的复位信号；第一输出端，其构造为输出栅极驱动信号；以及第二输出端，其构造为输出节点电压信号；
串联地级联的N个阵列上栅极驱动器单元包括串联地级联的M组阵列上栅极驱动器单元，所述M组阵列上栅极驱动器单元中的每一组包括串联地级联的J个阵列上栅极驱动器单元；
每组中的所述J个阵列上栅极驱动器单元中的每一个包括：
第一晶体管，其具有共同耦接至输入端的栅极和第一端以及耦接至上拉节点的第二端；
第二晶体管，其具有耦接至复位端的栅极、耦接至上拉节点的第一端和耦接至第三外部电压线的第二端；
第三晶体管，其具有耦接至上拉节点的栅极、耦接至K条时钟信号线之一的第一端；
第四晶体管，其具有耦接至复位端的栅极、耦接至第一输出端的第一端和耦接至第三外部电压线的第二端；
第五晶体管，其具有耦接至下拉节点的栅极、耦接至上拉节点的第一端和耦接至第三外部电压线的第二端；
第六晶体管，其具有耦接至下拉节点的栅极、耦接至第一输出端的第一端和耦接至第三外部电压线的第二端；
第七晶体管，其具有共同连接至第二外部电压线的栅极和第一端以及耦接至下拉控制节点的第二端；
第八晶体管，其具有耦接至下拉控制节点的栅极、耦接至第二外部电压线的第一端和耦接至下拉节点的第二端；
第九晶体管，其具有耦接至上拉节点的栅极、耦接至下拉控制节点的第一端和耦接至第三外部电压线的第二端；
第十晶体管，其具有耦接至上拉节点的栅极、耦接至下拉节点的第一端和耦接至第三外部电压线的第二端；以及
电容器，其具有耦接至上拉节点的第一端和耦接至第一输出端的第二端；
其中，所述下拉节点耦接至第二输出端，从而使得第二输出端处输出的节点电压信号等于下拉节点处的电压电平；
其中，第n级阵列上栅极驱动器单元的输入端构造为接收来自第（n－2）级阵列上栅极驱动器单元的输出信号作为输入信号；并且第n级阵列上栅极驱动器单元的复位端构造为接收来自第（n＋2）级阵列上栅极驱动器单元的输出信号作为复位信号；
第n级中的2＜n≤N；第一驱动信号是来自第（n－1）级阵列上栅极驱动器单元的第一输出端的栅极驱动信号；第二驱动信号是来自第n级阵列上栅极驱动器单元的第一输出端的栅极驱动信号；并且第三驱动信号是来自第n级阵列上栅极驱动器单元的第二输出端的节点电压信号；
所述阵列上栅极驱动器电路还包括：J条时钟信号线，其分别连接至M组中的每一组中的J个阵列上栅极驱动器单元的时钟信号端来分别提供J个时钟信号；
所述J个时钟信号被设置为依次从第1时钟信号到第J时钟信号，后续任何时钟信号均具有时间延迟，第1时钟信号被设置为相对于起始信号具有时间延迟。
2.根据权利要求1所述的阵列上栅极驱动器电路，其中，N个阵列上栅极驱动器单元中的第1级阵列上栅极驱动器单元和第2级阵列上栅极驱动器单元的输入端构造为接收由控制器提供的起始信号分别作为第1级阵列上栅极驱动器单元和第2级阵列上栅极驱动器单元的输入信号；并且
第1级的驱动信号包括第一驱动信号、第二驱动信号和第三驱动信号；
第一驱动信号是起始信号；
第二驱动信号是来自第1级阵列上栅极驱动器单元的第一输出端的栅极驱动信号；并且
第三驱动信号是来自第1级阵列上栅极驱动器单元的第二输出端的节点电压信号。
3.根据权利要求1所述的阵列上栅极驱动器电路，还包括：第一外部电压线，其提供起始信号；第二外部电压线，其共同地连接至所述N个阵列上栅极驱动器单元中的每一个的第一电源端以提供高电平电源电压；第三外部电压线，其共同地连接至所述N个阵列上栅极驱动器单元中的每一个的第二电源端以提供低电平电源电压。
4.根据权利要求1所述的阵列上栅极驱动器电路，其中，时间延迟是一个时钟周期的1/J；
每个时钟信号被设置为在所述一个时钟周期中具有一个高电平脉冲电压。
5.根据权利要求1所述的阵列上栅极驱动器电路，其中，第n级的第一驱动信号是高电平脉冲电压，其具有在像素驱动周期的第一时间段的第一时间点上的第一上升沿，第n级的第一驱动信号与提供至第（n－1）级阵列上栅极驱动器单元的时钟信号同相；
第n级的第二驱动信号是高电平脉冲电压，其具有在第一时间段的第二时间点上的第二上升沿，第n级的第二驱动信号与提供至第n级阵列上栅极驱动器单元的时钟信号同相，第二时间点在时间上晚于第一时间点；并且
第n级的第三驱动信号是在第一时间段中的低电平信号，第三驱动信号与第n级阵列上栅极驱动器单元的下拉节点电压相同。
6.根据权利要求5所述的阵列上栅极驱动器电路，其中，第一驱动信号在第三时间点变为低电平信号，在第三时间点处第一时间段结束且像素驱动周期的第二时间段开始，第三时间点在时间上晚于第二时间点；
第二驱动信号在第二时间段中保持为高电平脉冲电压；并且
第三驱动信号在第二时间段中保持为低电平信号。
7.根据权利要求6所述的阵列上栅极驱动器电路，其中，第一驱动信号在像素驱动周期的第三时间段中保持为低电平信号，第三时间点在时间上晚于第二时间点；
第二驱动信号在第四时间点变为低电平信号，在第四时间点处第二时间段结束且第三时间段开始；并且
第三驱动信号在第四时间点变为高电平信号并且在第三时间段中保持为高电平信号。
8.一种有源矩阵有机发光二极管显示面板，包括根据权利要求1所述的阵列上栅极驱动器电路，所述阵列上栅极驱动器电路耦接至排列为N行的像素矩阵，每一行像素包括多个像素电路，N行之一中的每个像素电路被N组驱动信号中的一组驱动信号驱动，所述N组驱动信号由根据权利要求1所述的阵列上栅极驱动器电路结合两个共用的外部电压以及数据电压而在内部产生。
9.一种驱动有源矩阵有机发光二极管显示面板的像素电路的方法，包括：
向像素电路提供电流源高电平电压、低电平电压、第一外部电压、第二外部电压和数据信号；以及
将来自阵列上栅极驱动器（GOA）电路中的一级的第一驱动信号、第二驱动信号和第三驱动信号提供至像素电路，从而驱动像素电路；
其中，阵列上栅极驱动器电路包括：多个阵列上栅极驱动器单元，其以每级一个阵列上栅极驱动器单元的多级串联形式级联，并且构造为第一驱动信号、第二驱动信号和第三驱动信号以用于驱动有源矩阵有机发光二极管显示面板的一行像素电路；
串联地级联的N个阵列上栅极驱动器单元包括串联地级联的M组阵列上栅极驱动器单元，所述M组阵列上栅极驱动器单元中的每一组包括串联地级联的J个阵列上栅极驱动器单元；
所述每个阵列上栅极驱动器单元包括：
第一晶体管，其具有共同耦接至输入端的栅极和第一端以及耦接至上拉节点的第二端；
第二晶体管，其具有耦接至复位端的栅极、耦接至上拉节点的第一端和耦接至第三外部电压线的第二端；
第三晶体管，其具有耦接至上拉节点的栅极、耦接至K条时钟信号线之一的第一端；
第四晶体管，其具有耦接至复位端的栅极、耦接至第一输出端的第一端和耦接至第三外部电压线的第二端；
第五晶体管，其具有耦接至下拉节点的栅极、耦接至上拉节点的第一端和耦接至第三外部电压线的第二端；
第六晶体管，其具有耦接至下拉节点的栅极、耦接至第一输出端的第一端和耦接至第三外部电压线的第二端；
第七晶体管，其具有共同连接至第二外部电压线的栅极和第一端以及耦接至下拉控制节点的第二端；
第八晶体管，其具有耦接至下拉控制节点的栅极、耦接至第二外部电压线的第一端和耦接至下拉节点的第二端；
第九晶体管，其具有耦接至上拉节点的栅极、耦接至下拉控制节点的第一端和耦接至第三外部电压线的第二端；
第十晶体管，其具有耦接至上拉节点的栅极、耦接至下拉节点的第一端和耦接至第三外部电压线的第二端；以及
电容器，其具有耦接至上拉节点的第一端和耦接至第一输出端的第二端；
其中，所述下拉节点耦接至第二输出端，从而使得第二输出端处输出的节点电压信号等于下拉节点处的电压电平；
其中，所述像素电路包括：
第一晶体管，其具有被供应有电流源高电平电压的漏极、耦接至第一节点的栅极、以及耦接至第三节点的源极；
第二晶体管，其具有被供应有第一固定电压的漏极、耦接至第二控制线的栅极、耦接至第一节点的源极；
第三晶体管，其具有被供应有数据信号的漏极、耦接至第二控制线的栅极、和耦接至第二节点的源极；
第四晶体管，其具有耦接至第一节点的漏极、耦接至第三控制线的栅极、和耦接至第二节点的源极；
第五晶体管，其具有被供应有第二固定电压的漏极、耦接至第一控制线的栅极、和耦接至第三节点的源极；
第一电容器，其具有耦接至第二节点的第一端和耦接至第三节点的第二端；
第二电容器，其具有耦接至第三节点的第一端和供应有低电平电压的第二端；以及
发光二极管，其具有耦接至第三节点的阳极和供应有低电平电压的阴极；
其中，所述多个阵列上栅极驱动器单元包括从第一阵列上栅极驱动器单元到第N 阵列上栅极驱动器单元的N个阵列上栅极驱动器单元，每个第n级阵列上栅极驱动器单元选自所述N个阵列上栅极驱动器单元，其中N是大于2的整数并且n从1到N变化，所述阵列上栅极驱动器单元包括：第一电源端，其构造为接收高电平电源电压；第二电源端，其构造为接收低电平电源电压；时钟信号端，其构造为接收时钟信号；输入端，其构造为接收来自前级中的一级阵列上栅极驱动器单元的输出信号作为所述输入端的输入信号；复位端，其构造为接收来自后级中的一级阵列上栅极驱动器单元的输出信号作为所述复位端的复位信号；第一输出端，其构造为输出栅极驱动信号；以及第二输出端，其构造为输出节点电压信号；
像素电路连接至阵列上栅极驱动器电路的第n级；
所述方法包括步骤：
将每个第n组驱动信号的除作为起始信号的第一驱动信号之外的第一驱动信号从第（n-1）级阵列上栅极驱动器单元的第一输出端输出至第一输出线；
将每个第n组驱动信号的第二驱动信号从第n级阵列上栅极驱动器单元的第一输出端输出至第二输出线；
将每个第n组驱动信号的第三驱动信号从第n级阵列上栅极驱动器单元的第二输出端输出至第三输出线；
将第一输出线耦接至第一控制线以向第五晶体管的栅极提供第一驱动信号；
将第二输出线耦接至第二控制线以向第二晶体管和第三晶体管的栅极提供第二驱动信号；
将第三输出线耦接至第三控制线以向第四晶体管的栅极提供第三驱动信号；
所述方法还包括：施加起始信号和一组时钟信号以驱动阵列上栅极驱动器电路；
从第（n－1）级阵列上栅极驱动器单元的第一输出端输出第一驱动信号；
从第n级阵列上栅极驱动器单元的第一输出端输出第二驱动信号；以及
从第n级阵列上栅极驱动器单元的第二输出端输出第三驱动信号。
10.根据权利要求9所述的方法，其中，从外部源提供第一固定电压和第二固定电压两者。
11.根据权利要求10所述的方法，还包括：
在驱动周期的第一时间段中：
将第一驱动信号作为从第一时间段中的第一时间点开始的高电平脉冲电压提供给第一控制线；
将作为首先是低电平信号以及随后在第一时间段中的第二时间点处为高电平脉冲电压的第二驱动信号提供给第二控制线；以及
将第三控制信号作为第一时间段中的低电平信号提供给第三控制线；
在第一时间段之后的第二时间段中：
将第一驱动信号变为送往第一控制线的低电平信号；
将第二驱动信号保持为送往第二控制线的高电平脉冲电压；以及
将第三驱动信号保持为送往第三控制线的低电平信号；
在第二时间段之后的第三时间段中：
将第一驱动信号保持为送往第一控制线的低电平信号；
将第二驱动信号变为送往第二控制线的低电平信号；以及
将第三驱动信号变为送往第三控制线的高电平信号。
CN201780000832.5A 2017-08-16 2017-08-16 Goa电路、amoled显示面板及驱动amoled显示面板的像素电路的方法 Active CN110088826B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/097643 WO2019033294A1 (en) 2017-08-16 2017-08-16 NETWORK GRID DRIVER CIRCUIT, AMOLED DISPLAY PANEL PIXEL CIRCUIT, AMOLED DISPLAY PANEL, AND AMOLED DISPLAY PANEL PIXEL CIRCUIT DRIVING METHOD

Publications (2)

Publication Number Publication Date
CN110088826A CN110088826A (zh) 2019-08-02
CN110088826B true CN110088826B (zh) 2022-01-07

Family

ID=65361767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000832.5A Active CN110088826B (zh) 2017-08-16 2017-08-16 Goa电路、amoled显示面板及驱动amoled显示面板的像素电路的方法

Country Status (5)

Country Link
US (1) US11250783B2 (zh)
EP (1) EP3669351A4 (zh)
JP (1) JP7092279B2 (zh)
CN (1) CN110088826B (zh)
WO (1) WO2019033294A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767139B (zh) * 2019-03-29 2020-12-11 昆山国显光电有限公司 显示基板、显示面板及显示装置
WO2021072737A1 (zh) * 2019-10-18 2021-04-22 京东方科技集团股份有限公司 显示面板
TWI728783B (zh) * 2020-04-21 2021-05-21 友達光電股份有限公司 顯示裝置
CN111968585B (zh) * 2020-08-27 2021-12-07 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN115602108B (zh) * 2022-11-28 2023-03-24 惠科股份有限公司 像素驱动电路和显示面板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599257A (zh) * 2008-06-06 2009-12-09 索尼株式会社 扫描驱动电路以及包括该扫描驱动电路的显示设备
CN103985346A (zh) * 2014-05-21 2014-08-13 上海天马有机发光显示技术有限公司 一种tft阵列基板、显示面板和显示基板
CN104425035A (zh) * 2013-08-29 2015-03-18 北京京东方光电科技有限公司 移位寄存器单元、移位寄存器及显示装置
CN104616617A (zh) * 2015-03-09 2015-05-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN104616616A (zh) * 2015-02-12 2015-05-13 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、阵列基板、显示装置
CN105139795A (zh) * 2015-09-22 2015-12-09 上海天马有机发光显示技术有限公司 一种栅极扫描电路及其驱动方法、栅极扫描级联电路
CN105869562A (zh) * 2016-05-27 2016-08-17 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
CN106548740A (zh) * 2016-12-02 2017-03-29 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
CN106782267A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示面板
CN107039011A (zh) * 2017-05-10 2017-08-11 京东方科技集团股份有限公司 公共电压补偿单元、显示面板和显示装置

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030103022A1 (en) * 2001-11-09 2003-06-05 Yukihiro Noguchi Display apparatus with function for initializing luminance data of optical element
ATE414314T1 (de) * 2004-05-25 2008-11-15 Samsung Sdi Co Ltd Zeilenabtasttreiber für eine oled-anzeige
KR100602363B1 (ko) 2005-01-10 2006-07-18 삼성에스디아이 주식회사 발광제어구동부 및 그를 이용한 발광 표시장치
KR100714003B1 (ko) * 2005-08-22 2007-05-04 삼성에스디아이 주식회사 쉬프트 레지스터 회로
JP5160748B2 (ja) * 2005-11-09 2013-03-13 三星ディスプレイ株式會社 発光表示装置
KR101275248B1 (ko) * 2006-06-12 2013-06-14 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
JP2008197279A (ja) 2007-02-09 2008-08-28 Eastman Kodak Co アクティブマトリクス型表示装置
KR101375863B1 (ko) * 2007-03-08 2014-03-17 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
KR20080090789A (ko) * 2007-04-06 2008-10-09 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 구동방법
KR101543281B1 (ko) * 2009-02-19 2015-08-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
TWI413050B (zh) * 2009-03-17 2013-10-21 Au Optronics Corp 高可靠度閘極驅動電路
KR20100124617A (ko) 2009-05-19 2010-11-29 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
JP5528084B2 (ja) 2009-12-11 2014-06-25 三菱電機株式会社 シフトレジスタ回路
TWI415052B (zh) * 2010-12-29 2013-11-11 Au Optronics Corp 開關裝置與應用該開關裝置之移位暫存器電路
KR101963595B1 (ko) * 2012-01-12 2019-04-01 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 구비한 표시 장치
CN102831860B (zh) * 2012-09-05 2014-10-15 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动器及显示装置
WO2014054516A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ、それを備える表示装置、およびシフトレジスタの駆動方法
CN102945651B (zh) * 2012-10-31 2015-02-25 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路和显示装置
CN103021358B (zh) * 2012-12-07 2015-02-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示器件
CN103226979B (zh) 2013-02-18 2016-03-09 合肥京东方光电科技有限公司 一种双向移位寄存器单元、双向移位寄存器及显示装置
CN103198781B (zh) * 2013-03-01 2015-04-29 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动装置及显示装置
KR102084716B1 (ko) * 2013-03-13 2020-03-05 삼성디스플레이 주식회사 표시 패널
CN103198867A (zh) 2013-03-29 2013-07-10 合肥京东方光电科技有限公司 移位寄存器、栅极驱动电路及显示装置
CN103345941B (zh) * 2013-07-03 2016-12-28 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、移位寄存器电路及显示装置
KR20150006732A (ko) * 2013-07-09 2015-01-19 삼성디스플레이 주식회사 구동 장치 및 이를 포함하는 표시 장치
CN103426414B (zh) 2013-07-16 2015-12-09 北京京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103714792B (zh) * 2013-12-20 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN103943083B (zh) * 2014-03-27 2017-02-15 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN104157236B (zh) * 2014-07-16 2016-05-11 京东方科技集团股份有限公司 一种移位寄存器及栅极驱动电路
CN104392699B (zh) 2014-12-15 2018-05-01 合肥鑫晟光电科技有限公司 像素电路及其驱动方法、显示面板和显示装置
CN104409047B (zh) 2014-12-18 2017-01-18 合肥鑫晟光电科技有限公司 像素驱动电路、像素驱动方法和显示装置
CN104464600B (zh) * 2014-12-26 2017-02-01 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置
KR102386847B1 (ko) * 2015-01-15 2022-04-15 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시 장치
EP3098804A3 (en) * 2015-05-28 2016-12-21 LG Display Co., Ltd. Organic light emitting display
CN105118462B (zh) * 2015-09-21 2018-09-18 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
KR102509185B1 (ko) * 2015-09-25 2023-03-13 엘지디스플레이 주식회사 유기발광다이오드 표시 패널, 이를 구비하는 유기발광다이오드 표시 장치 및 이의 구동 방법
KR102431961B1 (ko) * 2015-12-02 2022-08-12 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동방법
CN105632561B (zh) * 2016-01-05 2018-09-07 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
CN105679238B (zh) * 2016-01-05 2018-06-29 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、阵列基板、显示装置
CN105609137B (zh) * 2016-01-05 2019-06-07 京东方科技集团股份有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示装置
CN105528986B (zh) * 2016-02-03 2018-06-01 京东方科技集团股份有限公司 去噪方法、去噪装置、栅极驱动电路和显示装置
CN106057147B (zh) * 2016-06-28 2018-09-11 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
KR102607402B1 (ko) * 2016-10-31 2023-11-30 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
KR102484185B1 (ko) * 2016-10-31 2023-01-04 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
CN106652948B (zh) * 2016-12-27 2019-04-12 深圳市华星光电技术有限公司 一种驱动电路及显示面板
CN106710507B (zh) * 2017-02-17 2020-03-06 合肥京东方光电科技有限公司 栅极驱动电路、栅极驱动方法和显示装置
CN108962154B (zh) * 2017-05-17 2021-01-15 京东方科技集团股份有限公司 移位寄存器单元、阵列基板栅极驱动电路、显示器以及栅极驱动方法
US10565935B2 (en) * 2017-09-04 2020-02-18 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Scan driving circuit for OLED and display panel
TWI656735B (zh) * 2017-11-21 2019-04-11 友達光電股份有限公司 多工器電路及其顯示面板
KR102470378B1 (ko) * 2017-11-30 2022-11-23 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
CN107784977B (zh) * 2017-12-11 2023-12-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108648691B (zh) * 2018-05-14 2020-03-20 上海天马有机发光显示技术有限公司 显示面板及其驱动方法、显示装置
CN108877682B (zh) * 2018-07-18 2020-04-28 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101599257A (zh) * 2008-06-06 2009-12-09 索尼株式会社 扫描驱动电路以及包括该扫描驱动电路的显示设备
CN104425035A (zh) * 2013-08-29 2015-03-18 北京京东方光电科技有限公司 移位寄存器单元、移位寄存器及显示装置
CN103985346A (zh) * 2014-05-21 2014-08-13 上海天马有机发光显示技术有限公司 一种tft阵列基板、显示面板和显示基板
CN104616616A (zh) * 2015-02-12 2015-05-13 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、阵列基板、显示装置
CN104616617A (zh) * 2015-03-09 2015-05-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN105139795A (zh) * 2015-09-22 2015-12-09 上海天马有机发光显示技术有限公司 一种栅极扫描电路及其驱动方法、栅极扫描级联电路
CN105869562A (zh) * 2016-05-27 2016-08-17 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
CN106548740A (zh) * 2016-12-02 2017-03-29 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
CN106782267A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示面板
CN107039011A (zh) * 2017-05-10 2017-08-11 京东方科技集团股份有限公司 公共电压补偿单元、显示面板和显示装置

Also Published As

Publication number Publication date
CN110088826A (zh) 2019-08-02
EP3669351A4 (en) 2021-03-10
US20210183317A1 (en) 2021-06-17
EP3669351A1 (en) 2020-06-24
JP2020534552A (ja) 2020-11-26
WO2019033294A1 (en) 2019-02-21
US11250783B2 (en) 2022-02-15
JP7092279B2 (ja) 2022-06-28

Similar Documents

Publication Publication Date Title
CN110088826B (zh) Goa电路、amoled显示面板及驱动amoled显示面板的像素电路的方法
EP3832635B1 (en) Shift register, gate driving circuit, display device, and gate driving method
CN108091305B (zh) 显示装置
KR100838649B1 (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
KR100857479B1 (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
US7664218B2 (en) Shift register and image display apparatus containing the same
KR102578838B1 (ko) 게이트 구동부 및 이를 포함하는 표시장치
US11645969B2 (en) Display device, gate drive circuit, shift register and control method thereof
CN110660362B (zh) 移位寄存器及栅极驱动电路
CN111179797B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置
US20100156474A1 (en) Gate drive circuit and display apparatus having the same
KR20080031114A (ko) 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치
KR20070073634A (ko) 시프트 레지스터 회로 및 그것을 구비한 화상표시장치
WO2019037457A1 (zh) 一种移位寄存器、其驱动方法、驱动控制电路及显示装置
JP2010086640A (ja) シフトレジスタ回路
JP2007242129A (ja) シフトレジスタ回路およびそれを備える画像表示装置
KR102460921B1 (ko) 시프트레지스터 및 이를 포함하는 표시장치
CN113299223B (zh) 一种显示面板和显示装置
CN110800039B (zh) Goa单元电路、驱动方法、goa电路和显示装置
CN112037718B (zh) 移位寄存器、栅极驱动电路及显示装置
KR20140019920A (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR102029749B1 (ko) 게이트 구동부 및 이를 포함하는 평판표시장치
KR20190069179A (ko) 게이트 구동회로 및 이를 포함하는 표시장치
CN115997249A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN117396951A (zh) 驱动扫描电路的方法、扫描电路和显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant