TWI728783B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI728783B
TWI728783B TW109113366A TW109113366A TWI728783B TW I728783 B TWI728783 B TW I728783B TW 109113366 A TW109113366 A TW 109113366A TW 109113366 A TW109113366 A TW 109113366A TW I728783 B TWI728783 B TW I728783B
Authority
TW
Taiwan
Prior art keywords
switch
signal
level
node
voltage
Prior art date
Application number
TW109113366A
Other languages
English (en)
Other versions
TW202141451A (zh
Inventor
吳佳恩
李明賢
邱韋嘉
陳冠宇
廖偉見
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW109113366A priority Critical patent/TWI728783B/zh
Priority to CN202011204429.4A priority patent/CN112509516B/zh
Application granted granted Critical
Publication of TWI728783B publication Critical patent/TWI728783B/zh
Publication of TW202141451A publication Critical patent/TW202141451A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種顯示裝置，包括多級彼此串接的驅動電路。第n級驅動電路用以輸出第n級驅動信號與第n級控制信號，第n級驅動電路包括輸入單元、升壓單元與第一開關。輸入單元用以於導通時依據第(n-1)級驅動信號拉升節點的節點電壓。升壓單元用以接收操作信號，並且在輸入單元關閉時拉升節點電壓，其中操作信號與第n級驅動信號具有高電壓準位的時間長度相等並有相位差。第一開關用以接收直流高電壓，並且依據節點電壓的電壓準位輸出第n級控制信號。第n級驅動信號用以驅動第(n+1)級驅動電路，第n級控制信號用以控制第n級發光電路。

Description

顯示裝置
本發明是有關於一種顯示技術，特別是關於一種顯示面板的驅動裝置。
顯示面板包含複數級發光電路。發光電路的發光時間由控制信號決定。現行的驅動電路功率消耗較高，所輸出的控制信號的波形不完整，並且容易受到面板內部阻抗影響往下一級驅動電路傳遞的功能。因此，要如何發展能夠克服上述問題之相關技術為本領域重要之課題。
一種顯示裝置，包括複數級彼此串接的驅動電路。該些驅動電路包括一第n級驅動電路，該第n級驅動電路用以輸出一第n級驅動信號與一第n級控制信號，該第n級驅動電路包括一輸入單元、一升壓單元與一第一開關。輸入單元用以於導通時依據一第(n-1)級驅動信號拉升一節點的一節點電壓，其中n為大於或等於二的正整數。升壓單元用以接收一操作信號，並且在該輸入單元關閉時拉升該節點電壓，其中該操作信號具有一高電壓準位的一時間長度等於該第n級驅動信號具有該高電壓準位的一時間長度，該操作信號與該第n級驅動信號具有一相位差。第一開關用以接收一直流高電壓，並且依據該節點電壓的一電壓準位輸出一第n級控制信號。該第n級驅動信號用以驅動該些驅動電路中的一第(n+1)級驅動電路，該第n級控制信號用以控制一第n級發光電路。
於本文中，當一元件被稱為「連接」或「耦接」時，可指「電性連接」或「電性耦接」。「連接」或「耦接」亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用「第一」、「第二」、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本發明。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式「一」、「一個」和「該」旨在包括複數形式，包括「至少一個」。「或」表示「及/或」。如本文所使用的，術語「及/或」包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語「包括」及/或「包含」指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
以下將以圖式揭露本案之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本案。也就是說，在本揭示內容部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖為根據本案之一實施例所繪示之顯示裝置的示意圖。請參照第1圖，顯示裝置100包括驅動裝置110、發光裝置E(1)~E(n)與控制線EL(1)~EL(n)。在一些實施例中，驅動裝置110藉由控制線EL(1)~EL(n)耦接發光裝置E(1)~E(n)，其中n為正整數。
在一些實施例中，驅動裝置110用以提供數個控制信號至發光裝置E(1)~E(n)，使得發光裝置E(1)~E(n)依據該些控制信號而發光。舉例來說，驅動裝置110可用以提供如第2圖所示之第n級驅動信號ST(n)至對應的發光裝置E(n)，使得發光裝置E(n)依據第n級驅動信號ST(n)發光。在一些實施例中，第n級驅動信號ST(n)可以決定發光裝置E(n)維持發光的時間長度，例如只有在第n級驅動信號ST(n)具有高電壓準位時，發光裝置E(n)才發光。在一些實施例中，發光裝置E(1)~E(n)包含發光二極體或其他種類的發光元件。
在一些實施例中，驅動裝置110包含多級彼此串接的驅動電路D(1)~D(n)，驅動電路D(1)~D(n)用以輸出多個驅動信號與上述多個控制信號，其中該些驅動信號中的每一者用以驅動下級的驅動電路。在一些實施例中，驅動電路D(1)~D(n)藉由驅動線SL(1)~SL(n)輸出驅動信號至次一級驅動電路。舉例來說，驅動電路D(1)藉由驅動線SL(1)輸出驅動信號至驅動電路D(2)。
在一些實施例中，驅動信號藉由驅動線SL(1)~SL(n)輸出，而控制信號藉由控制線EL(1)~EL(n)輸出。本發明實施例將驅動信號與控制信號分開輸出，使得發光裝置E(1)~E(n)之內部阻抗不影響驅動電路輸出驅動信號往下級驅動電路傳遞之功能。
舉例來說，在一些實施例中，第n級驅動電路111(即驅動電路D(n))用以藉由控制線EL(n)輸出一控制信號以控制對應的發光裝置E(n)發光的時間長度，並且藉由驅動線SL(n)輸出一驅動信號以驅動第(n+1)級驅動電路，其中發光裝置E(n) 之內部阻抗不影響該驅動信號驅動第(n+1)級驅動電路之功能。
在一些實施例中，次一級驅動電路輸出次一級驅動信號至本級驅動電路，使得本級驅動電路可以依據次一級驅動信號調整本級驅動電路中的節點之節點電壓。舉例來說，驅動電路D(2)可以輸出第2級驅動信號ST(2)(圖未示)至驅動電路D(1)，使得驅動電路D(1)可以根據第2級驅動信號ST(2)調整驅動電路D(1)內部的節點電壓。
第2圖為根據本案之一實施例所繪示之顯示裝置中的驅動電路的電路圖。請參照第2圖，第2圖為驅動裝置110中的第n級驅動電路111的電路圖。
在一些實施例中，第n級驅動電路111包括輸入單元210、升壓單元220、下拉單元230、穩壓單元240與輸出單元250。
輸入單元210用以依據時脈信號CK導通，並且在導通時依據第(n-1)級驅動信號ST(n-1)拉升節點201的節點電壓Q(n)。升壓單元220用以在輸入單元210關閉時接收一操作信號SS以抬升節點電壓Q(n)。輸出單元250用以依據節點電壓Q(n)輸出第n級控制信號EM(n)與第n級驅動信號ST(n)。下拉單元230用以在該節點電壓Q(n)處於低電壓準位V1時，藉由系統直流低電壓VGL下拉該第n級驅動信號ST(n)與第n級控制信號EM(n)至低電壓準位V1。穩壓單元240用以依據第(n-1)級驅動信號ST(n-1)在節點電壓Q(n)處於低電壓準位V1時提供系統直流低電壓VGL至節點201，使節點電壓Q(n)穩定維持在低電壓準位V1。在一些實施例中，系統直流低電壓VGL具有低電壓準位V1。
在一些實施例中，輸入單元210包括開關212與開關214，開關212的控制端與開關214的控制端皆用以接收時脈信號CK。開關212的第一端用以接收第(n-1)級驅動信號ST(n-1)。開關214的第一端耦接開關212的第二端，開關214的第二端耦接節點201。在一些實施例中，開關212與開關214為雙閘極(dual gate)之結構，此結構可以降低漏電。
在一些實施例中，升壓單元220包含電容222，電容222的第一端用以接收操作信號SS，電容222的第二端耦接節點201。在先前的做法中，操作信號SS為時脈信號CK的反向時脈信號XCK，反向時脈信號XCK的高頻率之切換容易導致驅動裝置110不穩定，並會增加功率消耗，且影響輸出單元250輸出的信號之波形完整性。在本發明實施例中，操作信號SS並非以時脈信號CK或反向時脈信號XCK實施。在第2圖所示之實施例中，操作信號SS是以第(n+1)級驅動電路所輸出之第(n+1)級驅動信號ST(n+1)所實施，但本發明不限於此，也可以藉由其他沒有如同反向時脈信號XCK一般持續震盪的信號所實施。
舉例來說，在一些實施例中，操作信號SS具有高電壓準位的時間長度等於第n級驅動信號ST(n)具有高電壓準位的時間長度。在一些實施例中，操作信號SS與第n級驅動信號ST(n)具有一相位差。如此一來，上述實施例之操作信號SS不會如同XCK一般持續震盪，但依然可以正確地調整節點電壓Q(n)。
在一些實施例中，本文所敘述的高電壓準位為足以於本發明中的任一開關的控制端導通該開關的電壓之電壓準位。舉例來說，本文中出現的高電壓準位V2、VQ、VQ'、 (V2-V TH)或 (V2-2×V TH)皆為高電壓準位，當一電壓具有上述五高電壓準位中任一者時，該電壓可以於一開關的控制端導通該開關。當一電壓可以於控制端導通本發明中的任一開關時，該電壓具有一高電壓準位。在一些實施例中，任何高於或等於(V2-2×V TH)的電壓準位皆為高電壓準位。
在一些實施例中，輸出單元250包含開關252，開關252的控制端耦接節點201，開關252的第一端用以接收系統直流高電壓VGH，開關252的第二端用以輸出第n級控制信號EM(n)。在一些實施例中，輸出單元250更包含開關254，開關254的控制端耦接節點201，開關254的第一端用以接收系統直流高電壓VGH，開關254的第二端用以輸出第n級驅動信號ST(n)。在一些實施例中，系統直流高電壓VGH具有高電壓準位V2。
在一些實施例中，下拉單元230包含開關232，開關232的控制端耦接節點241，開關232的第一端耦接開關252的第二端，開關232的第二端用以接收系統直流低電壓VGL，以在導通時將第n級控制信號EM(n)的電壓準位下拉至低電壓準位V1。在一些實施例中，下拉單元230更包含開關234，開關234的控制端耦接節點241，開關234的第一端耦接開關254的第二端，開關234的第二端用以接收系統直流低電壓VGL，以在導通時將第n級驅動信號ST(n)的電壓準位下拉至低電壓準位V1。
在一些實施例中，穩壓單元240包含開關242、開關244、開關246、開關248、開關249與電阻245。開關249用以依據節點241的節點電壓P(n)導通，開關249的第一端耦接節點201，開關249的第二端用以接收系統直流低電壓VGL，以在導通時將節點電壓Q(n)的電壓準位下拉至低電壓準位V1。開關242用以依據節點電壓Q(n)導通，開關242的第一端耦接節點241，開關242的第二端用以接收系統直流低電壓VGL，以在開關242導通時將節點電壓P(n)的電壓準位下拉至低電壓準位V1。電阻245的第一端耦接節點241，電阻245的第二端耦接節點243。開關244的第一端耦接節點243，開關244的第二端用以接收系統直流高電壓VGH。
在一些實施例中，開關244與開關242用以調整節點241的節點電壓P(n)的電壓準位，使得開關249、開關232與開關234導通，以下拉節點電壓Q(n)、第n級控制信號EM(n)與第n級驅動信號ST(n)至低電壓準位V1。
在一些實施例中，開關246的控制端用以接收時脈信號CK。開關246的第一端與第二端互相耦接，並且再耦接開關244的控制端。在一些實施例中，開關246的操作類似於電容。
在一些實施例中，開關248的控制端用以接收第(n-1)級驅動信號ST(n-1)，開關248的第一端耦接開關246的第一端，開關248的第二端用以接收系統直流低電壓VGL，以在導通時關閉開關244。
在一些實施例中，本發明實施例所描述的各個開關可以以P型半導體場效電晶體(PMOS)、N型半導體場效電晶體(NMOS)、薄膜電晶體(TFT)或其他各種類型的開關實施。
第3圖為根據本發明之一實施例進行驅動操作所繪示之時序圖。第4圖、第5圖、第6圖為根據本發明之一實施例進行驅動操作的不同期間之電路操作所繪示之示意圖。
在一些實施例中，一開關的控制端之電壓準位決定了一電壓信號通過該開關後的電壓準位之上限，該上限為控制端之電壓準位減去臨界電壓準位。舉例來說，當一開關的控制端之電壓準位為高電壓準位V2，並且有一電壓信號從該開關的第一端輸入時，不論該電壓信號之電壓準位有多高，在沒有其他因素調整該開關的第二端之電壓準位的情況下，該開關的第二端之電壓準位不會超過高電壓準位V2減去臨界電壓準位V TH，即(V2-V TH)。在一些實施例中，臨界電壓準位V TH由開關的特性所決定。
第4圖所繪示之示意圖對應第3圖中期間P31之操作。請參照第4圖與第3圖，在第3圖所示之實施例中，在期間P31，時脈信號CK具有高電壓準位V2，使得開關212與開關214導通。開關212的控制端與開關214的控制端具有時脈信號CK的高電壓準位V2，因此可以通過開關212與開關214的電壓之電壓準位的上限為(V2-V TH)。此時自開關212輸入的第(n-1)級驅動信號ST(n-1)具有高電壓準位V2，使得節點電壓Q(n)的電壓準位抬升至(V2-V TH)。
在第3圖所示之實施例中，在期間P31，由於開關252的控制端具有高電壓準位(V2-V TH)，因此可以通過開關252的電壓之電壓準位的上限為((V2-V TH)-V TH)，也就是(V2-2×V TH)。此時自開關252輸入的系統直流高電壓VGH具有高電壓準位V2，使得開關252輸出之第n級控制信號EM(n)具有高電壓準位(V2-2×V TH)。開關254之配置與開關252類似，因此不再重複敘述。在期間P31，開關254輸出之第n級驅動信號ST(n)也具有高電壓準位(V2-2×V TH)。
在第3圖所示之實施例中，在期間P31，第(n-1)級驅動信號ST(n-1)具有高電壓準位V2，使得開關248導通。開關248在導通時提供系統直流低電壓VGL至開關244的控制端以關閉開關244。開關244關閉時不提供系統直流高電壓VGH至節點241，以確保節點241的節點電壓P(n)由開關242決定。
在第3圖所示之實施例中，在期間P31，節點電壓Q(n)的電壓準位為高電壓準位(V2-V TH)，使得開關242導通。此時開關242提供系統直流低電壓VGL至節點241，使得節點電壓P(n)具有低電壓準位V1，所以開關249、開關232與開關234皆關閉。
第5圖所繪示之示意圖對應第3圖中期間P32之操作。請參照第5圖與第3圖，在第3圖所示之實施例中，在期間P32，時脈信號具有低電壓準位V1，使得開關212與開關214關閉。此時第(n+1)級驅動信號ST(n+1) 的電壓準位抬升高電壓準位(V2-2×V TH)，使得電容222兩端之電壓一同抬升，所以節點201的節點電壓Q(n)抬升至高電壓準位VQ。因為高電壓準位VQ高於高電壓準位V2，所以控制端具有高電壓準位VQ的開關252可以在開關252的第一端接收具有高電壓準位V2的系統直流高電壓VGH時，在開關252的第二端完整輸出具有高電壓準位V2的第n級控制信號EM(n)。開關254之配置與開關252類似，開關254也可以完整輸出具有高電壓準位V2的第n級驅動信號ST(n)。
在第3圖所示之實施例中，在期間P32，時脈信號CK具有低電壓準位V1，使得開關246的第一端的電壓準位與第二端的電壓準位皆被下拉至低電壓準位V1。此時開關244的控制端具有低電壓準位V1，使得開關244關閉，以確保節點241的節點電壓P(n)由開關242決定。
在第3圖所示之實施例中，在期間P32，節點電壓Q(n)的電壓準位VQ為高電壓準位，使得開關242導通。此時開關242提供系統直流低電壓VGL至節點241，使得節點電壓P(n)具有低電壓準位V1，以關閉開關249、開關232與開關234。
第6圖所繪示之示意圖對應第3圖中期間P33之操作。請參照第6圖與第3圖，在第3圖所示之實施例中，在期間P33，時脈信號CK具有高電壓準位V2，使得開關212與開關214導通。此時自開關212輸入的第(n-1)級驅動信號ST(n-1)具有低電壓準位V1，使得節點電壓Q(n)的電壓準位下拉至低電壓準位V1。
在第3圖所示之實施例中，在期間P33，節點電壓Q(n)的電壓準位為低電壓準位V1，使得開關252與開關254關閉。此時開關232與開關234分別提供具有低電壓準位V1的系統直流低電壓VGL至開關252的輸出端與開關254的輸出端，使得第n級控制信號EM(n)的電壓準位與第(n+1)級驅動信號ST(n+1) 的電壓準位皆下拉至低電壓準位V1。
在第3圖所示之實施例中，在期間P33，第(n-1)級驅動信號ST(n-1)具有低電壓準位V1，使得開關248關閉。此時時脈信號CK具有高電壓準位V2，使得開關246的第一端的電壓準位與第二端的電壓準位皆被抬升至高電壓準位V2。此時開關244的控制端具有高電壓準位V2，使得開關244導通。由於開關244的控制端具有高電壓準位V2，因此可以通過開關244的電壓之電壓準位的上限為(V2-V TH)。所以開關244接收具有高電壓準位V2的系統直流高電壓VGH，並且抬升節點243的電壓準位至(V2-V TH)。此時節點電壓Q(n)具有低電壓準位V1，使得開關242關閉。開關242關閉且開關244導通時，節點241的電壓準位等於節點243的電壓準位，因此節點241的節點電壓P(n)具有高電壓準位(V2-V TH)，以導通開關249、開關232與開關234。
在第3圖所示之實施例中，在期間P33，開關232與開關234皆導通以藉由系統直流低電壓VGL分別下拉第n級控制信號EM(n)的電壓準位與第n級驅動信號ST(n)至低電壓準位V1。開關249導通以提供系統直流低電壓VGL至節點201，使得節點電壓Q(n)的電壓準位穩定的保持在低電壓準位V1。
在第3圖所示之實施例中，在期間P34，節點電壓Q(n)的電壓準位為低電壓準位V1以關閉開關242，使得節點電壓P(n)的電壓準位維持在高電壓準位(V2-V TH)。此時開關249、開關232與開關234導通，並且分別藉由系統直流低電壓VGL下拉節點電壓Q(n)、第n級控制信號EM(n)與第n級驅動信號ST(n)至低電壓準位V1。在期間P34，時脈信號CK具有低電壓準位V1。
在一些實施例中，在期間P34，節點241的寄生電容儲存電荷，使得節點電壓P(n)的電壓準位維持在高電壓準位(V2-V TH)。在一些實施例中，在期間P34，節點247的寄生電容儲存電荷，使得開關244的控制端具有高電壓準位以導通開關244。此時開關244提供系統直流高電壓VGH至節點243，以維持節點電壓P(n)在高電壓準位(V2-V TH)。
在一些實施例中，期間P34'的操作類似於期間P33的操作。在期間P34'，時脈信號CK切換至高電壓準位V2以導通開關244，使得節點電壓P(n)維持在高電壓準位(V2-V TH)。此時開關249、開關232與開關234導通，以下拉節點電壓Q(n)、第n級控制信號EM(n)與第n級驅動信號ST(n)至低電壓準位V1。
在一些實施例中，期間P34與期間P34'被稱為保持階段(holding stage)。由上述關於期間P34與期間P34'的敘述可知，在保持階段時，不論時脈信號CK具有高電壓準位V2還是低電壓準位V1，節點電壓P(n)都保持在高電壓準位(V2-V TH)，使得節點電壓Q(n)、第n級控制信號EM(n)與第n級驅動信號ST(n) 都正確地保持在低電壓準位V1。
第7圖為根據本發明之另一實施例進行驅動操作所繪示之時序圖。第7圖所對應之實施例與第3圖所對應之實施例的區別在於，第7圖實施例中，第(n-1)級驅動信號ST(n-1)、第(n+1)級驅動信號ST(n+1)、節點電壓Q(n)的電壓準位、第n級驅動信號ST(n)與第n級控制信號EM(n)具有高電壓準位的時間長度為第3圖實施例的兩倍，並且節點電壓P(n)的電壓準位具有低電壓準位的時間長度為第3圖實施例的兩倍。請參照第7圖與第3圖，第7圖中的期間P71與期間P72之操作類似於第3圖中的期間P31與期間P32之操作，因此不再重複說明。
第8圖為根據第7圖之本發明一實施例進行驅動操作的一期間之電路操作所繪示之示意圖。請參照第7圖與第8圖，在第7圖所示之實施例中，在期間P73，時脈信號CK具有高電壓準位V2，使得開關212與開關214導通。此時自開關212輸入的第(n-1)級驅動信號ST(n-1)具有高電壓準位V2，使得節點電壓Q(n)的電壓準位抬升。另一方面，電容222也藉由具有高電壓準位V2的第(n+1)級驅動信號ST(n+1)抬升節點電壓Q(n)，從而發生電容耦合。在電容耦合時，節點電壓Q(n)抬升至高電壓準位VQ'，其中高電壓準位VQ'高於期間P72時節點電壓Q(n)的高電壓準位VQ。此時系統直流高電壓VGH可以完整通過開關252與開關254，因此第n級控制信號EM(n)與第n級驅動信號ST(n)皆具有高電壓準位V2。
在第7圖所示之實施例中，期間P74之操作與期間P32之操作類似，因此類似之處不再重複說明。期間P74之操作與期間P32之操作的區別如下。在期間P32，第(n+1)級驅動信號ST(n+1)具有高電壓準位(V2-2×V TH)。而在期間P74，第(n+1)級驅動信號ST(n+1)具有高電壓準位V2。然而無論第(n+1)級驅動信號ST(n+1)具有高電壓準位V2或(V2-2×V TH)，電容222都可以藉由第(n+1)級驅動信號ST(n+1)的高電壓準位將節點電壓Q(n)的電壓準位抬升至高電壓準位VQ，使得開關252與開關254可以完整輸出具有高電壓準位V2的電壓信號。因此無論在期間P72或期間P74，第n級控制信號EM(n)與第n級驅動信號ST(n)皆具有高電壓準位V2。
請參照第7圖與第3圖，第7圖中的期間P75類似於第3圖中的期間P33之操作，因此不再重複說明。
如第7圖實施例與第3圖實施例所示，第n級控制信號EM(n)的波形長度可由第(n-1)級驅動信號ST(n-1)決定。
在本發明實施例中，控制信號與驅動信號具有高電壓準位的時間長度並不限於上述實施例。控制信號與驅動信號具有高電壓準位的其他時間長度亦在本發明思及的範圍內。舉例來說，在一些實施例中，第n級控制信號EM(n)與第n級驅動信號ST(n) 具有高電壓準位的時間長度也可以是第3圖所示之實施例的K倍，其中K可為任意正整數。
綜上所述，在本發明實施例中，節點電壓Q(n)被第(n+1)級驅動信號ST(n+1)正確的抬升，因此可以完整輸出第n級控制信號EM(n)與第n級驅動信號ST(n)，各級信號間並無電壓下降以及無法傳遞之問題。第n級控制信號EM(n)與第n級驅動信號ST(n)分開輸出增加了電路的穩定性。此外，輸入單元210的雙閘極結構可以降低漏電。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:顯示裝置 110:驅動裝置 E(1)~E(n):發光裝置 EL(1)~EL(n):控制線 D(1)~D(n):驅動電路 SL(1)~SL(n):驅動線 111:第n級驅動電路 210:輸入單元 220:升壓單元 230:下拉單元 240:穩壓單元 250:輸出單元 CK:時脈信號 XCK:反向時脈信號 ST(n-1):第(n-1)級驅動信號 201:節點 Q(n):節點電壓 EM(n):第n級控制信號 ST(n):第n級驅動信號 V1:低電壓準位 VGL:系統直流低電壓 212、214:開關 222:電容 ST(n+1):第(n+1)級驅動信號 V2:高電壓準位 VTH:臨界電壓準位 252、254、232、234:開關 VGH:系統直流高電壓 242、244、246、248、249:開關 245:電阻 241、243、247:節點 P(n):節點電壓 SS:操作信號 P31~P34、P34'、P71~P75:期間 VQ、VQ':高電壓準位
第1圖為根據本案之一實施例所繪示之顯示裝置的示意圖。 第2圖為根據本案之一實施例所繪示之顯示裝置中的驅動電路的電路圖。 第3圖為根據本發明之一實施例進行驅動操作所繪示之時序圖。 第4圖、第5圖、第6圖為根據本發明之一實施例進行驅動操作的不同期間之電路操作所繪示之示意圖。 第7圖為根據本發明之另一實施例進行驅動操作所繪示之時序圖。 第8圖為根據第7圖之本發明一實施例進行驅動操作的一期間之電路操作所繪示之示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
111:第n級驅動電路
210:輸入單元
220:升壓單元
230:下拉單元
240:穩壓單元
250:輸出單元
CK:時脈信號
ST(n-1):第(n-1)級驅動信號
201:節點
Q(n):節點電壓
EM(n):第n級控制信號
ST(n):第n級驅動信號
VGL:系統直流低電壓
212、214:開關
222:電容
ST(n+1):第(n+1)級驅動信號
252、254、232、234:開關
VGH:系統直流高電壓
242、244、246、248、249:開關
245:電阻
241、243、247:節點
P(n):節點電壓
SS:操作信號

Claims (10)

  1. 一種顯示裝置，包括：複數級彼此串接的驅動電路，包括一第n級驅動電路，該第n級驅動電路用以輸出一第n級驅動信號與一第n級控制信號，該第n級驅動電路包括：一輸入單元，用以於導通時依據一第(n-1)級驅動信號拉升一節點的一節點電壓，其中n為大於或等於二的正整數；一升壓單元，用以接收一操作信號，並且在該輸入單元關閉時拉升該節點電壓，其中該操作信號具有一高電壓準位的一時間長度等於該第n級驅動信號具有該高電壓準位的一時間長度，該操作信號與該第n級驅動信號具有一相位差；以及一第一開關，用以接收一直流高電壓，並且依據該節點電壓的一電壓準位輸出一第n級控制信號；其中該第n級驅動信號用以驅動該些驅動電路中的一第(n+1)級驅動電路，該第n級控制信號用以控制一第n級發光電路。
  2. 如請求項1所述之顯示裝置，其中該輸入單元包括：一第二開關，用以依據一時脈信號導通，該第二開關的一第一端用以接收該第(n-1)級驅動信號；以及一第三開關，用以依據該時脈信號導通，該第三開關的 一第一端耦接該第二開關的一第二端，該第三開關的一第二端耦接該節點。
  3. 如請求項1所述之顯示裝置，其中該升壓單元包括：一電容，該電容的一第一端用以接收該操作信號，該電容的一第二端耦接該節點。
  4. 如請求項1所述之顯示裝置，其中該操作信號並非一時脈信號。
  5. 如請求項1所述之顯示裝置，其中該操作信號為該第(n+1)級驅動電路所輸出之一第(n+1)級驅動信號。
  6. 如請求項1所述之顯示裝置，其中該升壓單元用以在該輸入單元關閉時拉升該節點電壓，使得該節點電壓的該電壓準位高於該直流高電壓的一電壓準位。
  7. 如請求項1所述之顯示裝置，更包括：一穩壓單元，用以依據該第(n-1)級驅動信號在該節點電壓處於一低電壓準位時提供一低電壓信號至該節點，以穩定該節點電壓。
  8. 如請求項1所述之顯示裝置，更包括：一第二開關，該第二開關的一控制端耦接該節點，該第二開關的一第一端用以輸出該第n級驅動信號，該第二開關的一第二端用以接收該直流高電壓。
  9. 如請求項8所述之顯示裝置，更包括：一下拉單元，用以在該節點電壓處於一低電壓準位時，提供一低電壓信號至該第一開關的該第二端與該第二開關的該第一端，以下拉該第n級驅動信號的一電壓準位與第n級控制信號的一電壓準位至該低電壓準位。
  10. 如請求項9所述之顯示裝置，其中該下拉單元包括：一第三開關，該第三開關的一第一端耦接該第二開關的該第一端，該第三開關的一第二端用以接收該低電壓信號。
TW109113366A 2020-04-21 2020-04-21 顯示裝置 TWI728783B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109113366A TWI728783B (zh) 2020-04-21 2020-04-21 顯示裝置
CN202011204429.4A CN112509516B (zh) 2020-04-21 2020-11-02 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109113366A TWI728783B (zh) 2020-04-21 2020-04-21 顯示裝置

Publications (2)

Publication Number Publication Date
TWI728783B true TWI728783B (zh) 2021-05-21
TW202141451A TW202141451A (zh) 2021-11-01

Family

ID=74954976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113366A TWI728783B (zh) 2020-04-21 2020-04-21 顯示裝置

Country Status (2)

Country Link
CN (1) CN112509516B (zh)
TW (1) TWI728783B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102368378A (zh) * 2011-09-20 2012-03-07 昆山龙腾光电有限公司 栅极驱动单元及栅极驱动电路
TW201539407A (zh) * 2014-04-02 2015-10-16 Au Optronics Corp 顯示面板與閘極驅動器
US20150302790A1 (en) * 2013-09-12 2015-10-22 Technology Group Co., Ltd Gate driving circuit, gate line driving method and display device
CN105845084A (zh) * 2016-05-25 2016-08-10 华南理工大学 一种栅极驱动单元及行栅极扫描驱动器及其驱动方法
US20170200418A1 (en) * 2015-08-27 2017-07-13 Boe Technology Group Co., Ltd. Shift register, gate driving circuit and relevant display device
TW201907408A (zh) * 2017-07-06 2019-02-16 友達光電股份有限公司 移位暫存器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007108365A (ja) * 2005-10-13 2007-04-26 Hitachi Ltd 表示装置及び表示パネル
WO2011052272A1 (ja) * 2009-10-29 2011-05-05 シャープ株式会社 画素回路及び表示装置
US11250783B2 (en) * 2017-08-16 2022-02-15 Boe Technology Group Co., Ltd. Gate driver on array circuit, pixel circuit of an AMOLED display panel, AMOLED display panel, and method of driving pixel circuit of AMOLED display panel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102368378A (zh) * 2011-09-20 2012-03-07 昆山龙腾光电有限公司 栅极驱动单元及栅极驱动电路
US20150302790A1 (en) * 2013-09-12 2015-10-22 Technology Group Co., Ltd Gate driving circuit, gate line driving method and display device
TW201539407A (zh) * 2014-04-02 2015-10-16 Au Optronics Corp 顯示面板與閘極驅動器
US20170200418A1 (en) * 2015-08-27 2017-07-13 Boe Technology Group Co., Ltd. Shift register, gate driving circuit and relevant display device
CN105845084A (zh) * 2016-05-25 2016-08-10 华南理工大学 一种栅极驱动单元及行栅极扫描驱动器及其驱动方法
TW201907408A (zh) * 2017-07-06 2019-02-16 友達光電股份有限公司 移位暫存器

Also Published As

Publication number Publication date
CN112509516A (zh) 2021-03-16
CN112509516B (zh) 2023-06-09
TW202141451A (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
TWI534781B (zh) Scan drive circuit and organic light emitting display
US9536476B2 (en) Gate driver circuit, gate driving method, gate-on-array circuit, display device, and electronic product
US9336897B2 (en) Shift register circuit
TWI421872B (zh) 能降低耦合效應之移位暫存器
CN110859016B (zh) 发光二极管驱动电路
TWI500265B (zh) 移位暫存器
US20160049116A1 (en) Gate driver circuit, gate driving method, gate-on-array circuit, display device, and electronic product
TWI493871B (zh) 移位暫存器電路、顯示器及移位暫存器
CN104134425B (zh) 一种oled反相电路和显示面板
JP4922314B2 (ja) 低電力消費及び小型の容量結合型レベルシフト回路
WO2014161229A1 (zh) 移位寄存器单元、移位寄存器和显示装置
CN107170411B (zh) Goa单元、goa电路、显示驱动电路和显示装置
WO2013152604A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
WO2020007059A1 (zh) 移位寄存器单元、驱动方法、发光控制栅极驱动电路和显示装置
WO2020224240A1 (zh) 一种goa电路、显示面板及显示装置
KR20170038925A (ko) 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로
CN105810150B (zh) 一种移位寄存器和发光控制电路
US7430268B2 (en) Dynamic shift register with built-in disable circuit
TWI728783B (zh) 顯示裝置
TW202223860A (zh) 顯示裝置與畫素驅動電路
TWI537914B (zh) 顯示面板、閘極驅動器與控制方法
CN114783357B (zh) 像素驱动电路及显示面板
US7965123B2 (en) High boosting-ratio/low-switching-delay level shifter
TWI788971B (zh) 顯示器
Zheng et al. P‐10: Emit Signals Reused Gate Driver Design for Ultra‐Narrow‐Bezel Micro‐LED Display Based on Metal‐Oxide TFTs