CN107039011A - 公共电压补偿单元、显示面板和显示装置 - Google Patents

Abstract

本发明提供一种公共电压补偿单元，其中，所述公共电压补偿单元包括触发信号端、公共电压输出端、设计公共电压信号端、第二电平信号端、补偿公共电压信号端、公共电压复位端、时钟信号端、触发信号输入模块、第一输出模块、控制模块、第二输出模块和复位模块。所述公共电压补偿单元能够在显示阶段输出补偿公共电压，在其余阶段输出设计公共电压，从而可以消除寄生电容对公共电压信号的影响，获得更加精确的显示。本发明还提供一种显示面板和一种显示装置。

Description

公共电压补偿单元、显示面板和显示装置

技术领域

本发明涉及显示设备领域，具体地，涉及一种公共电压补偿单元、一种包括该公共电压补偿单元的显示面板和一种显示装置。

背景技术

随着显示技术的发展，对液晶显示面板的画面质量要求越来越高。液晶显示面板包括像素电极和公共电极，利用像素电极和公共电极形成的电场来控制液晶面板中液晶分子的偏转。但是，液晶面板上的电压变化经过寄生电容或存储电容，会产生电压残留，影响显示电压的正确性，从而会导致残像的出现，并影响了画面质量。

因此，如何消除残像成为本领域亟待解决的技术问题。

发明内容

本发明的目的在于提供种公共电压补偿单元、一种包括该公共电压补偿单元的显示面板和一种显示装置。包括所述公共电压补偿单元的显示面板在显示画面时，可以至少减轻残像现象的出现。

为了实现上述目的，作为本发明的一个方面，提供一种公共电压补偿单元，其中，所述公共电压补偿单元包括触发信号端、公共电压输出端、设计公共电压信号端、第二电平信号端、补偿公共电压信号端、公共电压复位端、时钟信号端、触发信号输入模块、第一输出模块、控制模块、第二输出模块和复位模块：

所述触发信号输入模块的输入端与所述触发信号端电连接，所述触发信号输入模块的输出端与所述第一输出模块的控制端电连接，当所述触发信号输入模块的输入端接收到第一电平信号时，所述触发信号输入模块的输入端与所述触发信号输入模块的输出端导通；

所述第一输出模块的输入端与所述补偿公共电压信号端电连接，所述第一输出模块的输出端与所述公共电压输出端电连接，当所述第一输出模块的控制端接收到所述第一电平信号时，所述第一输出模块的输入端与该第一输出模块的输出端导通；

所述控制模块的第一控制端与所述时钟信号端电连接，所述控制模块的第二控制端与所述复位模块的第二输出端电连接，所述控制模块的第一输入端与所述时钟信号端电连接，所述控制模块的第二输入端与所述触发信号端电连接，所述控制模块的第一输出端与所述第一输出模块的控制端电连接，所述控制模块的第二输出端与所述第二输出模块的第一控制端电连接，当所述控制模块的第一控制端接收到第一电平信号时，所述控制模块的第二输入端与所述控制模块的第一输出端导通，所述控制模块的第一输入端与所述控制模块的第二输出端导通，当所述控制模块的第二控制端接收到第二电平信号时，所述控制模块的第一输入端与所述控制模块的第二输出端断开；

所述第二输出模块的第二控制端与所述公共电压复位端电连接，所述第二输出模块的第三控制端与所述时钟信号端电连接，所述第二输出模块的输入端与所述设计公共电压信号端电连接，所述第二输出模块的输出端与所述公共电压输出端电连接，当所述第二输出模块的第一控制端、所述第二输出模块的第二控制端和所述第二输出模块的第三控制端中的至少一者接收到第一电平信号时，所述第二输出模块的输入端与所述第二输出模块的输出端导通；

所述复位模块的第一控制端与所述公共电压复位端电连接，所述复位模块的第二控制端与所述第二输出模块的第一控制端电连接，所述复位模块的第三控制端与所述第一输出模块的控制端电连接，所述复位模块的输入端与第二电平信号端电连接，所述复位模块的第一输出端与所述第一输出模块的控制端电连接，所述复位模块的第三输出端与所述第二输出模块的第一控制端电连接，当所述复位模块的第一控制端接收到第一电平信号时，所述复位模块的输入端与所述复位模块的第一输出端导通，当所述复位模块的第二控制端接收到第一电平信号时，所述复位模块的输入端与所述复位模块的第二输出端导通，当所述复位模块的第三控制端接收到第一电平信号时，所述复位模块的输入端与所述复位模块的第二输出端电连接。

优选地，所述触发信号输入模块包括触发输入晶体管，所述触发输入晶体管的第一极和栅极与所述触发信号输入模块的输入端电连接，所述触发输入晶体管的第二极与所述触发信号输入模块的输出端电连接。

优选地，所述第一输出模块包括显示输出晶体管和存储电容，所述显示输出晶体管的栅极与所述第一输出模块的控制端电连接，所述显示输出晶体管的第一极与所述补偿公共电压信号端电连接，所述显示输出晶体管的第二极与所述公共电压输出端电连接。

优选地，所述控制模块包括第一控制晶体管、第二控制晶体管和第三控制晶体管，

所述第一控制晶体管的栅极与所述控制模块的第一控制端电连接，所述第一控制晶体管的第一极与所述控制模块的第二输入端电连接，所述第一控制晶体管的第二极与所述控制模块的第一输出端电连接；

所述第二控制晶体管的栅极和第一极与所述控制模块的第一输入端电连接，所述第二控制晶体管的第二极与所述控制模块的第二控制端电连接；

所述第三控制晶体管的栅极与所述控制模块的第二控制端电连接，所述第三控制晶体管的第一极与所述控制模块的第一输入端电连接，所述第三控制晶体管的第二极与所述控制模块的第二输出端电连接。

优选地，所述复位模块包括第一复位晶体管、第二复位晶体管、第三复位晶体管和第四复位晶体管，

所述第一复位晶体管的栅极与所述复位模块的第二控制端电连接，所述第一复位晶体管的第一极与所述复位模块的第一输出端电连接，所述第一复位晶体管的第二极与所述复位模块的输入端电连接；

所述第二复位晶体管的栅极与所述复位模块的第一控制端电连接，所述第二复位晶体管的第一极与所述复位模块的第一输出端电连接，所述第二复位晶体管的第二极与所述复位模块的输入端电连接；

所述第三复位晶体管的栅极与所述复位模块的第三控制端电连接，所述第三复位晶体管的第一极与所述复位模块的第二输出端电连接，所述第三复位晶体管的第二极与所述复位模块的输入端电连接；

所述第四复位晶体管的栅极与所述复位模块的第三控制端电连接，所述第四复位晶体管的第一极与所述复位模块的第三输出端电连接，所述第四复位晶体管的第二极与所述复位模块的输入端电连接。

优选地，第二输出模块包括第一复位输出晶体管、第二复位输出晶体管和第三复位输出晶体管，

所述第一复位输出晶体管的栅极与所述第二输出模块的第二控制端电连接，所述第一复位输出晶体管的第一极与所述第二输出模块的输出端电连接，所述第一复位输出晶体管的第二极与所述第二输出模块的输入端电连接；

所述第二复位输出晶体管的栅极与所述第二输出模块的控制端电连接，所述第二复位输出晶体管的第一极与所述第二输出模块的输出端电连接，所述第二复位输出晶体管的第二极与所述第二输出模块的输入端电连接；

所述第三复位输出晶体管的栅极与所述第二输出模块的第一控制端电连接，所述第三复位输出晶体管的第一极与所述第二输出模块的输出端电连接，所述第三复位输出晶体管的第二极与所述第二输出模块的输入端电连接。

作为本发明的第二个方面，提供一种显示面板，所述显示面板包括栅极驱动电路、公共电极线、第一时钟信号线、第二时钟信号线和公共电压生成芯片，所述栅极驱动电路包括移位寄存器，所述移位寄存器包括级联的多级移位寄存单元，每条公共电极线对应一级移位寄存单元，其中，所述显示面板还包括公共电压补偿单元，所述公共电压补偿单元为本发明所提供的上述公共电压补偿单元，至少一条所述公共电极线上设置有所述公共电压补偿单元，所述公共电压补偿单元的公共电压输出端与相应的所述公共电极线电连接，所述公共电压补偿单元的触发信号端与和所述公共电压补偿单元对应的移位寄存单元的上一级移位寄存单元的输出端电连接，所述公共电压补偿单元的复位信号端与和所述公共电压补偿单元对应的移位寄存单元的下一级移位寄存单元的输出端电连接；

当所述公共电压补偿单元对应于奇数行的的公共电极线时，所述公共电压补偿单元的时钟信号端与第一时钟信号线电连接；当所述公共电压补偿单元对应于偶数行的公共电极线时，所述公共电压补偿单元的时钟信号端与第二时钟信号线电连接；

所述公共电压补偿单元的补偿公共电压信号端与所述公共电压生成芯片电连接，当所述第一时钟信号线提供第一电平信号时，所述公共电压生成芯片提供设计公共电压信号，当所述第一时钟信号线提供第二电平信号时，所述公共电压生成芯片提供补偿公共电压信号。

优选地，所述显示面板包括多行像素单元，每行像素单元包括多个所述像素单元，多行所述像素单元分别与多行所述公共电极一一对应，每个像素单元内均设置有像素电极和薄膜晶体管，

所述公共电压生成芯片用于根据公式(1)和公式(2)计算所述补偿公共电压：

ComN-Com’N＝ΔVp (1)

其中，ComN是第N行像素单元的设计公共电压；

Com’N是第N行像素单元的补偿公共电压；

Vgh是第一电平信号的电压值；

Vgl是第二电平信号的电压值；

Cgd但是所述薄膜晶体管的栅极与漏极之间的电容；

Cs是所述像素单元的存储电容；

Clc是所述像素单元的液晶电容。

优选地，每条所述公共电极线均对应有所述公共电压补偿单元。

作为本发明的第三个方面，提供一种显示装置，所述显示装置包括显示面板，其中，所述显示面板为本发明所提供的上述显示面板。

补偿公共电压已经消除了寄生电容对输入至公共电极线的公共电压的影响，从而可以控制像素单元中液晶分子精确偏转，消除残像，提高包括所述公共电压补偿单元的显示面板的显示效果。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1是本发明所提供的公共电压补偿单元的模块结构示意图；

图2是本发明所提供的公共电压补偿单元的工作信号时序图；

图3是本发明所提供的公共电压补偿单元的电路结构示意图；

图4是本发明所提供的显示面板的一部分的电路示意图。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

作为本发明的一个方面，提供一种公共电压补偿单元，其中，如图1所示，所述公共电压补偿单元包括触发信号端Gate N-1、公共电压输出端VcomN、设计公共电压信号端Com、第二电平信号端Vss、补偿公共电压信号端Com’N、公共电压复位端Gate N+1、时钟信号端CLKB、触发信号输入模块100、第一输出模块200、控制模块300、第二输出模块400和复位模块500。

触发信号输入模块100的输入端与触发信号端Gate N-1电连接，触发信号输入模块100的输出端与第一输出模块200的控制端PU电连接。当触发信号输入模块100的输入端接收到第一电平信号时，该触发信号输入模块100的输入端与触发信号输入模块100的输出端导通。

第一输出模块200的输入端与补偿公共电压信号端Com’电连接，第一输出模块200的输出端与公共电压输出端Vcom N电连接。第一输出模块200能够在所述显示阶段的控制端处于浮置状态时将所述第一输出模块的控制端耦合至第三电平电压，所述第三电平电压的绝对值大于所述第一电平信号的电压绝对值，所述第三电平电压的极性与所述第一电平信号相同。当第一输出模块200的控制端接收到所述第三电平电压时，该第一输出模块200的输入端与输出端导通。

控制模块300的第一控制端与时钟信号端CLKB电连接，控制模块300的第二控制端与复位模块500的第二输出端电连接，控制模块300的第一输入端与时钟信号端CLKB电连接，控制模块300的第二输入端与触发信号端Gate N-1电连接，控制模块300的第一输出端与第一输出模块200的控制端PU电连接，控制模块300的第二输出端与第二输出模块400的第一控制端PD电连接。当控制模块300的第一控制端接收到第一电平信号时，控制模块300的第二输入端与该控制模块300的第一输出端导通，控制模块300的第一输入端与该控制模块300的第二输出端导通，当控制模块300的第二控制端接收到第二电平信号时，控制模块300的第一输入端与控制模块的第二输出端断开。

第二输出模块400的第二控制端与公共电压复位端Gate N+1电连接，第二输出模块400的第三控制端与时钟信号端CLKB电连接，第二输出模块400的输入端与设计公共电压信号端Com电连接，第二输出模块400的输出端与公共电压输出端Vcom N电连接。当第二输出模块400的第一控制端、该第二输出模块400的第二控制端和该第二输出模块400的第三控制端中的至少一者接收到第一电平信号时，第二输出模块400的输入端与第二输出模块400的输出端导通。

复位模块500的第一控制端与公共电压复位端Gate N+1电连接，复位模块500的第二控制端与第二输出模块400的第一控制端PD电连接，复位模块500的输入端与第二电平信号端Vss电连接。复位模块500的第一输出端与第一输出模块200的控制端PU电连接。当复位模块500的第一控制端接收到第一电平信号时，复位模块500的输入端与复位模块500的第一输出端导通，当复位模块500的第二控制端接收到第一电平信号时，复位模块500的输入端与复位模块500的第二输出端导通。

本发明所提供的公共电压补偿单元应用于显示装置的显示面板中，需要与显示面板的移位寄存器配合。

具体地，所述公共电压补偿单元对应第N级移位寄存单元。因此，公共电压补偿单元的触发信号端Gate N-1与第N-1级移位寄存单元的输出端电连接，公共电压补偿单元的公共电压复位端Gate N+1与第N+1级移位寄存单元的输出端电连接。

在本发明中，第一电平信号和第二电平信号中的一者是高电平信号，另一者是低电平信号。在图3中所示的具体实施方式中，公共电压补偿单元中的所有晶体管均为N型晶体管，相应地，第一电平信号为高电平信号，第二电平信号为低电平信号。补偿公共电压端Com’提供的信号为方波，包括设计公共电压信号和补偿公共电压信号两种电压。

下面结合图2来描述所述公共电压补偿单元的工作原理。如图2所示，公共电压补偿单元每个工作周期包括三个工作阶段：输入阶段t1、显示输出阶段t2和复位阶段t3。需要解释的是，公共电压补偿单元的工作周期的输入阶段对应于移位寄存单元的输入阶段，公共电压补偿单元的工作周期的显示输出阶段对应于移位寄存单元的显示输出阶段，公共电压补偿单元的复位阶段对应于移位寄存单元的复位阶段。

在输入阶段t1，触发信号端Gate N-1接收到第一电平信号，时钟信号端CLKB接收到第二电平信号，公共电压复位端接收到第二电平信号。因此，触发信号输入模块100的输入端为第一电平信号，触发信号输入模块100的输入端与输出端导通，并将通过触发信号端Gate N-1提供的第一电平信号存储在第一输出模块200的控制端。因此，第一输出模块200的控制端PU存储的信号为第一电平信号。也就是说，复位模块500的第三控制端接收到第一电平信号。同时，复位模块的第一控制端接收到时钟信号端CLKB提供的第二电平信号。复位模块的输入端与该复位模块的第二输出端导通，控制模块300的第二控制端接收到第二电平信号。并且，复位模块500的输入端与复位模块的第三输出端导通，因此，第二输出模块的第一控制端PD接收到第二电平信号。由于第一输出模块200的控制端接收到的信号为第一电平信号，因此，第一输出模块200的输入端与输出端导通。此时，补偿信号输出端Com’N提供的信号为设计公共电压信号，因此，公共电压输出端VcomN输出的信号为设计公共电压信号。

在显示输出阶段t2，触发信号端Gate N-1输入的信号为第二电平信号，时钟信号端CLKB输入的信号仍然为第二电平信号，公共电压补偿端Com’N输入的信号为补偿公共电压信号。由于触发信号输入模块100的输入端为第二电平信号，因此，触发信号输入模块100的输入端与输出端之间断开。第一输出模块200的控制端具有存储信号的功能，因此，在触发信号输入模块100的输入端与输出端断开的情况下(即，没有输入的情况下)，第一输出模块200的控制端电压将耦合至更高的电平，导致第一输出模块200的输入端与输出端导通，从而使得公共电压输出端VcomN输出补偿公共电压信号。于此同时，由于第一输出模块的控制端PU为电压值高于第一电平信号的电压值的电压，因此，复位模块500的第三控制端接收到电压值高于第一电平信号电压值的信号，因此，复位模块500的输入端与该复位模块500的输出端导通。因此，第二输出模块400的第一输入端与第二输出端之间断开、第二输出模块400的第二输入端与第一输出端之间断开，确保公共电压输出端此时输出的信号为补偿公共电压信号。

在复位阶段t3，时钟信号端CLKB输入的是第一电平信号，触发信号端Gate N-1输入第二电平信号，公共电压复位端Gate N+1输入第一电平信号。因此，触发信号输入模块100的输入端与输出端断开，复位模块500的输入端与第一输出端导通，将第一输出模块200的控制端PU的电位拉至第二电平，从而对第一输出模块200的控制端进行复位。于此同时，由于第二输出模块的第三控制端接收到的信号为时钟信号端CLKB提供的第一电平信号，因此，输入端与输出端导通，使得公共电压信号输出端输出的信号为设计公共电压信号端Com提供的设计公共电压。

通过上述描述可知，当所述公共电压补偿单元应用于显示装置中时，与同级的移位寄存单元协同工作，在输入阶段t1以及复位阶段t2向公共电极线提供设计公共电压，在显示输出阶段t2向公共电极线提供补偿公共电压。

需要指出的是，此处补偿公共电压信号端Com’N的补偿公共电压的值是经过补偿后计算获得的，在计算时，综合考虑了寄生电容在显示阶段对液晶分子偏转的影响。在本发明中，可以按照公式(1)和公式(2)计算补偿公共电压：

ComN-Com’N＝ΔVp (1)

其中，ComN是第N行像素单元的设计公共电压；

Com’N是第N行像素单元的补偿公共电压；

Vgh是第一电平信号的电压值；

Vgl是第二电平信号的电压值；

Cgd但是所述薄膜晶体管的栅极与漏极之间的电容；

Cs是所述像素单元的存储电容；

Clc是所述像素单元的液晶电容。

由此可知，补偿公共电压已经消除了寄生电容对输入至公共电极线的公共电压的影响，从而可以控制像素单元中液晶分子精确偏转，消除残像，提高包括所述公共电压补偿单元的显示面板的显示效果。

并且，在除了显示阶段之外的其他阶段，该公共电压补偿单元上输出的仍然是设计公共电压，不会影响其他不参与显示的像素单元中液晶分子的偏转状态。

并且，所述公共电压补偿单元利用移位寄存单元的输出信号作为触发信号以及复位信号，能够与扫描信号实现同步，进而实现在精确的时刻对显示面板的公共电极上的电压进行控制，从而可以实现更好的显示效果。

在本发明中，对各个模块的具体结构并没有特殊的限制，只要能够在显示周期的各个阶段实现上文中所述的功能即可。

图3中示出了一种具体的公共电压补偿单元的电路图。

具体地，触发信号输入模块100包括触发输入晶体管M1，该触发输入晶体管M1的第一极和栅极与该触发信号输入模块100的输入端电连接(即，触发输入晶体管M1的栅极和第一极与触发信号端Gate N-1电连接)，触发输入晶体管M1的第二极与触发信号输入模块100的输出端电连接。

当触发信号端Gate N-1输入第一电平信号时，触发输入晶体管M1导通，将触发信号输入端Gate N-1输入的第一电平信号传输至第一输出模块200的控制端。当触发信号端Gate N-1输入第二电平信号时，触发输入晶体管M1截止。

优选地，第一输出模块200包括显示输出晶体管M3和存储电容C1。如图3中所示，显示输出晶体管M3的栅极与第一输出模块200的控制端PU电连接，显示输出晶体管M3的第一极与补偿公共电压信号端Com’N电连接，显示输出晶体管M3的第二极与公共电压输出端Vcom N电连接。

如图中所示，显示输出晶体管M3的栅极接收到第一电平信号时，显示输出晶体管M3导通，补偿公共电压信号端Com’N与公共电压输出端Vcom N导通。

优选地，控制模块300包括第一控制晶体管M13、第二控制晶体管M9和第三控制晶体管M5。

如图3中所示，第一控制晶体管M13的栅极与控制模块300的第一控制端电连接(即，与时钟信号端CLKB电连接)，第一控制晶体管M13的第一极与控制模块300的第二输入端电连接(即，与触发信号输入端Gate N-1电连接)，第一控制晶体管M13的第二极与控制模块300的第一输出端电连接(即，与第一输出模块200的控制端PU电连接)。

第二控制晶体管M9的栅极和第一极与控制模块的第一输入端电连接(即，与时钟信号端CLKB电连接)，第二控制晶体管M9的第二极与控制模块300的第二控制端电连接。

第三控制晶体管M5的栅极与控制模块300的第二控制端电连接(即，与第二控制晶体管M9的第二极电连接)，第三控制晶体管M5的第一极与控制模块300的第一输入端电连接(即，与时钟信号端CLKB电连接)，第三控制晶体管M5的第二极与控制模块的第二输出端电连接(即，与第二输出模块400的第一控制端PD电连接)。

如上文中所述，控制模块300具有三个控制端。当时钟信号端CLKB输入第一电平信号时，控制模块300的第一控制端接收到第一电平信号，第一控制晶体管M13和第二控制晶体管M9均导通。如图2中所示，当时钟信号端CLKB输入第一电平信号时，触发信号输入端Gate N-1输入的是第二电平信号，因此，通过控制模块300可以向第一输出模块200的控制端输出第二电平信号，确保第一输出模块200的输入端与输出端之间是断开的。与此同时，第二控制晶体管M9的导通可以将通过时钟信号端CLKB输入的第一电平信号传输至第三控制晶体管M5的栅极，并使得第三控制晶体管M5导通，并最终将通过时钟信号端CLKB输入的第一电平信号传输至第二输出模块的第一控制端PD。

当第一时钟信号端CLKB输入第二电平信号时，第一控制晶体管M13第二控制晶体管M9均截止。

设置复位模块500的主要目的是在显示阶段结束后对第一输出模块200的控制端PU进行复位，确保公共电压补偿单元在除显示阶段外的其余阶段均输出设计公共电压信号端Com提供的设计公共电压。

在本发明中，对复位模块500的具体结构并不做特殊的限制，在图3中所示的具体实施方式中，复位模块500包括第一复位晶体管M10、第二复位晶体管M2、第三复位晶体管M8和第四复位晶体管M6。

如图3中所示，第一复位晶体管M10的栅极与复位模块500的第二控制端电连接(即，与第二输出模块400的第一控制端PD电连接)，第一复位晶体管M10的第一极与复位模块500的第一输出端电连接，第一复位晶体管M10的第二极与该复位模块500的输入端电连接。

第二复位晶体管M2的栅极与复位模块500的第一控制端电连接，第二复位晶体管M2的第一极与复位模块500的第一输出端电连接，第二复位晶体管M2的第二极与复位模块500的输入端电连接。

第三复位晶体管M8的栅极与复位模块的第三控制端电连接(即，与第一输出模块200的控制端PU电连接)，第三复位晶体管M8的第一极与复位模块500的第二输出端电连接，第三复位晶体管M8的第二极与复位模块500的输入端电连接。

第四复位晶体管M6的栅极与复位模块500的第三控制端电连接(即，与第一输出模块200的控制端PU电连接)，第四复位晶体管M6的第一极与复位模块500的第三输出端电连接，第四复位晶体管M6的第二极与复位模块500的输入端电连接。

由于复位模块包括三个控制端，因此，通过三种控制信号来控制复位模块的各个输出端(包括第一输出端、第二输出端和第三输出端)的输出信号。下文中将按照各个阶段对复位模块的输出情况进行详细的极少，这里先不赘述。

在本发明中，第二输出模块400的主要作用在于确保所述公共电压补偿单元在复位阶段t3能够输出设计公共电压信号。对第二输出模块400的具体结构也不做特殊的限定，例如，如图3中所示，第二输出模块400包括第一复位输出晶体管M11、第二复位输出晶体管M12和第三复位输出晶体管M4。

第一复位输出晶体管M11的栅极与第二输出模块400的第二控制端电连接(即，与复位信号端Gate N+1电连接)，第一复位输出晶体管M11的第一极与第二输出模块400的输出端电连接(即，与公共电压输出端Vcom N电连接)，第一复位输出晶体管M11的第二极与第二输出模块400的输入端电连接(即，与设计公共电压信号端Com电连接)。

第二复位输出晶体管M12的栅极与第二输出模块400的控制端电连接，第二复位输出晶体管M12的第一极与第二输出模块400的输出端电连接(即，与公共电压输出端Vcom N电连接)，第二复位输出晶体管M12的第二极与第二输出模块400的输入端电连接(即，与设计公共电压信号端Com电连接)。

第三复位输出晶体管M4的栅极与第二输出模块400的第一控制端PD电连接，第三复位输出晶体管M4的第一极与第二输出模块400的输出端电连接(即，与公共电压输出端Vcom N电连接)，第三复位输出晶体管M4的第二极与第二输出模块400的输入端电连接(即，与设计公共电压信号端Com电连接)。

当第一复位输出晶体管M11、第二复位输出晶体管M12和第三复位输出晶体管M4中的任意一者的栅极接收到第一电平信号时，第二输出模块400的输入端和输出端导通，合适的公共电压输出端Vcom N输出设计公共电压。

下面结合图2和图3详细介绍本发明所提供的公共电压补偿单元的具体工作原理。

在图3中所示的公共电压补偿单元中，所有的薄膜晶体管均为N型薄膜晶体管，第一电平信号为高电平信号，第二电平信号为低电平信号。补偿公共电压端Com’提供的信号为方波，包括设计公共电压信号和补偿公共电压信号两种电压。

触发信号输入模块100出包括触发信号输入晶体管M1，第一输出模块200包括显示输出晶体管M3和存储电容C1。

控制模块300包括第一控制晶体管M13、第二控制晶体管M9和第三控制晶体管M5。

第二输出模块400包括第一复位输出晶体管M11、第二复位输出晶体管M12和第三复位输出晶体管M4。

复位模块500包括第一复位晶体管M10、第二复位晶体管M2、第三复位晶体管M8和第四复位晶体管M6。

上文中已经对各个薄膜晶体管的连接方式进行了详细的介绍，这里不再赘述。

如图2所示，所述公共电压补偿单元的一个工作周期包括输入阶段t1、显示输出阶段t2和复位阶段t3。

在输入阶段t1，触发信号端Gate N-1接收到第一电平信号，时钟信号端CLKB接收到第二电平信号，公共电压复位端Gate N+1接收到第二电平信号。因此，触发信号输入晶体管M1的第一极和第二极导通，将触发信号端Gate N-1输入的第一电平信号传输至第一输出模块200的控制端PU，并对存储电容C1进行充电。在输入阶段t1，通过触发信号输入端GateN-1输入的第一电平信号存储在存储电容C1中，并且，显示阶段输出晶体管M3栅极的电压为存储电容C1中存储的第一电平信号，因此，显示输出晶体管M3导通。此时，补偿公共电压端Com’提供的信号为设计公共电压信号，因此，公共电压输出端Vcom输出设计公共电压信号。同时，由于时钟信号端CLKB输入的信号为第二电平信号，因此，第一控制晶体管M13、第二控制晶体管M9、第二复位输出晶体管M12均截止，M6、M8导通，可以将第二电平信号端Vss输入的第二电平信号传递至第三控制晶体管M5的栅极，使得第三控制晶体管M5也截止。

在输出阶段t2，触发信号输入端Gate N-1输入第二电平信号，公共电压复位端Gate N+1输入第二电平信号，时钟信号端CLKB输入第二电平信号。在输出阶段t2，触发信号输入晶体管M1截止，第一控制晶体管M13截止。此时，第一输出模块200的控制端PU处于浮置的状态，因此，存储电容C1可以将显示输出晶体管M3栅极的电位耦合至更高，因此，显示输出晶体管M3保持导通，此时，公共电压输出端Vcom N输出的信号为该输出阶段补偿公共电压信号端Com’提供的补偿公共电压。在该阶段，复位模块和第二输出模块的输入端以及输出端之间均断开，因此不会影响到公共电压补偿单元在输出阶段t2的输出。

在复位阶段t3，时钟信号输入端CLKB输入第一电平信号，因此，第一控制晶体管M13导通，第二控制晶体管M9导通，从而将触发信号输入端Gate N-1输入的第二电平信号输送至第一输出模块200的控制端PU。由于第二控制晶体管M9导通，因此，第三控制晶体管M5栅极的电压为第一电平信号，因此，第三控制晶体管M5也导通，以将时钟信号输入端CLKB输入的第一电平信号传递至第二输出模块400的第一控制端PD。由于第一控制端为高电平信号，因此，可以将设计公共电压信号端输入的设计公共电压输送至公共电压输出端Vcom N。

通过上述描述可知，在本发明所提供的公共电压补偿单元工作时，在显示阶段输出补偿公共电压，而在其余阶段输出设计公共电压。

在本申请中，可以按照如下公式来计算补偿公共电压：

ComN-Com’N＝ΔVp

其中，ComN为设计公共电压，Com’N为补偿公共电压。

Vgh为第一电平信号的电压值；

Vgl为第二电平信号的电压值；

Cgd为像素单元中的薄膜晶体管的栅极与漏极之间的寄生电偶让；

Cs为是所述像素单元的存储电容；

Clc为像素单元中的液晶电容。

对于一个像素单元而言，薄膜晶体管的尺寸、像素电极的尺寸、公共电极的尺寸都是已知的，设计公共电压的大小也是已知的，第一电平信号的电压值、第二电平信号的电压值均是已知的，因此，栅极、漏极之间的寄生电容是容易通过计算获得的，利用上述公式可以计算获得所述补偿公共电压。

作为本发明的另一个方面，提供一种显示面板，如图4所示，该显示面板包括栅极驱动电路(未示出)、公共电极线、第一时钟信号线CLKa、第二时钟信号线CLKb和公共电压生成芯片。所述栅极驱动电路包括移位寄存器，所述移位寄存器包括级联的多级移位寄存单元，每条公共电极线对应一级移位寄存单元。其中，所述显示面板还包括公共电压补偿单元，所述公共电压补偿单元为本发明所提供的上述公共电压补偿单元，至少一条所述公共电极线上设置有所述公共电压补偿单元。

所述公共电压补偿单元的公共电压输出端与相应的所述公共电极线电连接，所述公共电压补偿单元的触发信号端与和所述公共电压补偿单元对应的移位寄存单元的上一级移位寄存单元的输出端电连接，所述公共电压补偿单元的复位信号端与和所述公共电压补偿单元对应的移位寄存单元的下一级移位寄存单元的输出端电连接。

当所述公共电压补偿单元对应于奇数行的的公共电极线时，所述公共电压补偿单元的时钟信号端与第一时钟信号线电连接；当所述公共电压补偿单元对应于偶数行的公共电极线时，所述公共电压补偿单元的时钟信号端与第二时钟信号线电连接。

所述公共电压补偿单元的补偿公共电压信号端与所述公共电压生成芯片电连接，当所述第一时钟信号线提供第一电平信号时，所述公共电压生成芯片提供设计公共电压信号，当所述第一时钟信号线提供第二电平信号时，所述公共电压生成芯片提供补偿公共电压信号。

图4中仅仅示出了显示面板的一部分，图中示出了第n-1行公共电极线对应的公共电压补偿单元、第n行公共电极线对应的公共电压补偿单元、第n+1行公共电极线对应的公共电压补偿单元、第n+2行公共电极线对应的公共电压补偿单元。需要指出的是，在图中N与n的值相同，其作用仅仅是区分公共电压补偿单元中的各个端口与栅线、公共电极线。为了便于描述，N、n均为偶数。

如图4中所示，第n-1行公共电极线Vcom n-1与相应的第N-1级公共电压补偿单元的公共电压输出端Vcom N-1电连接。该第N-1级公共电压补偿单元的触发信号输入端GateN-2与第n-2行栅线Gate n-2电连接。第N-1级公共电压补偿单元的时钟信号端CLKB与第一时钟信号线CLKa电连接。第N-1级公共电压补偿单元的补偿公共电压信号端Com’与公共电压生成芯片com’电连接。第N-1级公共电压补偿单元的设计公共电压端Com与设计公共电压芯片com电连接。第N-1级公共电压补偿单元的第二电平信号端Vss与第二电平电源vss电连接。

第n行公共电极线Vcom n与相应的第N级公共电压补偿单元的公共电压输出端Vcom N电连接。该第N级公共电压补偿单元的触发信号输入端Gate N-1与第n-1行栅线Gaten-1电连接。第N级公共电压补偿单元的时钟信号端CLKB与第二时钟信号线CLKb电连接。第N级公共电压补偿单元的补偿公共电压信号端Com’与公共电压生成芯片com’电连接。第N级公共电压补偿单元的设计公共电压端Com与设计公共电压芯片com电连接。第N级公共电压补偿单元的第二电平信号端Vss与第二电平电源vss电连接。

第n+1行公共电极线Vcom n+1与相应的第N+1级公共电压补偿单元的公共电压输出端Vcom N+1电连接。该第N+1级公共电压补偿单元的触发信号输入端Gate N与第n行栅线Gate n电连接。第N+1级公共电压补偿单元的时钟信号端CLKB与第一时钟信号线CLKa电连接。第N+1级公共电压补偿单元的补偿公共电压信号端Com’与公共电压生成芯片com’电连接。第N+1级公共电压补偿单元的设计公共电压端Com与设计公共电压芯片com电连接。第N+1级公共电压补偿单元的第二电平信号端Vss与第二电平电源vss电连接。

第n+2行公共电极线Vcom n+2与相应的第N+2级公共电压补偿单元的公共电压输出端Vcom N+2电连接。该第N+2级公共电压补偿单元的触发信号输入端Gate N+1与第n+1行栅线Gate n电连接。第N+2级公共电压补偿单元的时钟信号端CLKB与第二时钟信号线CLKb电连接。第N+2级公共电压补偿单元的补偿公共电压信号端Com’与公共电压生成芯片com’电连接。第N+2级公共电压补偿单元的设计公共电压端Com与设计公共电压芯片com电连接。第N+2级公共电压补偿单元的第二电平信号端Vss与第二电平电源vss电连接。

上述连接方式可以确保公共电压补偿芯片与以栅线同步动作，从而对各行像素单元进行精确的补偿。

如上文中所述，所述显示面板包括多行像素单元，每行像素单元包括多个所述像素单元，多行所述像素单元分别与多行所述公共电极一一对应，每个像素单元内均设置有像素电极和薄膜晶体管，

所述公共电压生成芯片用于根据公式(1)和公式(2)计算所述补偿公共电压：

ComN-Com’N＝ΔVp (1)

其中，ComN是第N行像素单元的设计公共电压；

Com’N是第N行像素单元的补偿公共电压；

Vgh是第一电平信号的电压值；

Vgl是第二电平信号的电压值；

Cgd但是所述薄膜晶体管的栅极与漏极之间的电容；

Cs是所述像素单元的存储电容；

Clc是所述像素单元的液晶电容。

为了使得各个所述显示面板的各个像素单元均能够准确地显示图像，优选地，每条所述公共电极线均对应有所述公共电压补偿单元。

作为本发明的第三个方面，提供一种显示装置，所述显示装置包括显示面板，其特征在于，所述显示面板为本发明所提供的上述显示面板。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种公共电压补偿单元，其特征在于，所述公共电压补偿单元包括触发信号端、公共电压输出端、设计公共电压信号端、第二电平信号端、补偿公共电压信号端、公共电压复位端、时钟信号端、触发信号输入模块、第一输出模块、控制模块、第二输出模块和复位模块：

所述触发信号输入模块的输入端与所述触发信号端电连接，所述触发信号输入模块的输出端与所述第一输出模块的控制端电连接，当所述触发信号输入模块的输入端接收到第一电平信号时，所述触发信号输入模块的输入端与所述触发信号输入模块的输出端导通；

所述第一输出模块的输入端与所述补偿公共电压信号端电连接，所述第一输出模块的输出端与所述公共电压输出端电连接，当所述第一输出模块的控制端接收到所述第一电平信号时，所述第一输出模块的输入端与该第一输出模块的输出端导通；

所述控制模块的第一控制端与所述时钟信号端电连接，所述控制模块的第二控制端与所述复位模块的第二输出端电连接，所述控制模块的第一输入端与所述时钟信号端电连接，所述控制模块的第二输入端与所述触发信号端电连接，所述控制模块的第一输出端与所述第一输出模块的控制端电连接，所述控制模块的第二输出端与所述第二输出模块的第一控制端电连接，当所述控制模块的第一控制端接收到第一电平信号时，所述控制模块的第二输入端与所述控制模块的第一输出端导通，所述控制模块的第一输入端与所述控制模块的第二输出端导通，当所述控制模块的第二控制端接收到第二电平信号时，所述控制模块的第一输入端与所述控制模块的第二输出端断开；

所述第二输出模块的第二控制端与所述公共电压复位端电连接，所述第二输出模块的第三控制端与所述时钟信号端电连接，所述第二输出模块的输入端与所述设计公共电压信号端电连接，所述第二输出模块的输出端与所述公共电压输出端电连接，当所述第二输出模块的第一控制端、所述第二输出模块的第二控制端和所述第二输出模块的第三控制端中的至少一者接收到第一电平信号时，所述第二输出模块的输入端与所述第二输出模块的输出端导通；

所述复位模块的第一控制端与所述公共电压复位端电连接，所述复位模块的第二控制端与所述第二输出模块的第一控制端电连接，所述复位模块的第三控制端与所述第一输出模块的控制端电连接，所述复位模块的输入端与第二电平信号端电连接，所述复位模块的第一输出端与所述第一输出模块的控制端电连接，所述复位模块的第三输出端与所述第二输出模块的第一控制端电连接，当所述复位模块的第一控制端接收到第一电平信号时，所述复位模块的输入端与所述复位模块的第一输出端导通，当所述复位模块的第二控制端接收到第一电平信号时，所述复位模块的输入端与所述复位模块的第二输出端导通，当所述复位模块的第三控制端接收到第一电平信号时，所述复位模块的输入端与所述复位模块的第二输出端电连接。

2.根据权利要求1所述的公共电压补偿单元，其特征在于，所述触发信号输入模块包括触发输入晶体管，所述触发输入晶体管的第一极和栅极与所述触发信号输入模块的输入端电连接，所述触发输入晶体管的第二极与所述触发信号输入模块的输出端电连接。

3.根据权利要求1所述的公共电压补偿单元，其特征在于，所述第一输出模块包括显示输出晶体管和存储电容，所述显示输出晶体管的栅极与所述第一输出模块的控制端电连接，所述显示输出晶体管的第一极与所述补偿公共电压信号端电连接，所述显示输出晶体管的第二极与所述公共电压输出端电连接。

4.根据权利要求1所述的公共电压补偿单元，其特征在于，所述控制模块包括第一控制晶体管、第二控制晶体管和第三控制晶体管，

所述第一控制晶体管的栅极与所述控制模块的第一控制端电连接，所述第一控制晶体管的第一极与所述控制模块的第二输入端电连接，所述第一控制晶体管的第二极与所述控制模块的第一输出端电连接；

所述第二控制晶体管的栅极和第一极与所述控制模块的第一输入端电连接，所述第二控制晶体管的第二极与所述控制模块的第二控制端电连接；

所述第三控制晶体管的栅极与所述控制模块的第二控制端电连接，所述第三控制晶体管的第一极与所述控制模块的第一输入端电连接，所述第三控制晶体管的第二极与所述控制模块的第二输出端电连接。

5.根据权利要求1所述的公共电压补偿单元，其特征在于，所述复位模块包括第一复位晶体管、第二复位晶体管、第三复位晶体管和第四复位晶体管，

所述第一复位晶体管的栅极与所述复位模块的第二控制端电连接，所述第一复位晶体管的第一极与所述复位模块的第一输出端电连接，所述第一复位晶体管的第二极与所述复位模块的输入端电连接；

所述第二复位晶体管的栅极与所述复位模块的第一控制端电连接，所述第二复位晶体管的第一极与所述复位模块的第一输出端电连接，所述第二复位晶体管的第二极与所述复位模块的输入端电连接；

所述第三复位晶体管的栅极与所述复位模块的第三控制端电连接，所述第三复位晶体管的第一极与所述复位模块的第二输出端电连接，所述第三复位晶体管的第二极与所述复位模块的输入端电连接；

所述第四复位晶体管的栅极与所述复位模块的第三控制端电连接，所述第四复位晶体管的第一极与所述复位模块的第三输出端电连接，所述第四复位晶体管的第二极与所述复位模块的输入端电连接。

6.根据权利要求1至5中任意一项所述的公共电压补偿单元，其特征在于，所述第二输出模块包括第一复位输出晶体管、第二复位输出晶体管和第三复位输出晶体管，

所述第一复位输出晶体管的栅极与所述第二输出模块的第二控制端电连接，所述第一复位输出晶体管的第一极与所述第二输出模块的输出端电连接，所述第一复位输出晶体管的第二极与所述第二输出模块的输入端电连接；

所述第二复位输出晶体管的栅极与所述第二输出模块的控制端电连接，所述第二复位输出晶体管的第一极与所述第二输出模块的输出端电连接，所述第二复位输出晶体管的第二极与所述第二输出模块的输入端电连接；

所述第三复位输出晶体管的栅极与所述第二输出模块的第一控制端电连接，所述第三复位输出晶体管的第一极与所述第二输出模块的输出端电连接，所述第三复位输出晶体管的第二极与所述第二输出模块的输入端电连接。

7.一种显示面板，所述显示面板包括栅极驱动电路、公共电极线、第一时钟信号线、第二时钟信号线和公共电压生成芯片，所述栅极驱动电路包括移位寄存器，所述移位寄存器包括级联的多级移位寄存单元，每条公共电极线对应一级移位寄存单元，其特征在于，所述显示面板还包括公共电压补偿单元，所述公共电压补偿单元为权利要求1至6中任意一项所述的公共电压补偿单元，至少一条所述公共电极线上设置有所述公共电压补偿单元，所述公共电压补偿单元的公共电压输出端与相应的所述公共电极线电连接，所述公共电压补偿单元的触发信号端与和所述公共电压补偿单元对应的移位寄存单元的上一级移位寄存单元的输出端电连接，所述公共电压补偿单元的复位信号端与和所述公共电压补偿单元对应的移位寄存单元的下一级移位寄存单元的输出端电连接；

当所述公共电压补偿单元对应于奇数行的的公共电极线时，所述公共电压补偿单元的时钟信号端与第一时钟信号线电连接；当所述公共电压补偿单元对应于偶数行的公共电极线时，所述公共电压补偿单元的时钟信号端与第二时钟信号线电连接；

所述公共电压补偿单元的补偿公共电压信号端与所述公共电压生成芯片电连接，当所述第一时钟信号线提供第一电平信号时，所述公共电压生成芯片提供设计公共电压信号，当所述第一时钟信号线提供第二电平信号时，所述公共电压生成芯片提供补偿公共电压信号。

8.根据权利要求7所述的显示面板，其特征在于，所述显示面板包括多行像素单元，每行像素单元包括多个所述像素单元，多行所述像素单元分别与多行所述公共电极一一对应，每个像素单元内均设置有像素电极和薄膜晶体管，

所述公共电压生成芯片用于根据公式(1)和公式(2)计算所述补偿公共电压：

ComN-Com’N＝ΔVp (1)

其中，ComN是第N行像素单元的设计公共电压；

Com’N是第N行像素单元的补偿公共电压；

Vgh是第一电平信号的电压值；

Vgl是第二电平信号的电压值；

Cgd但是所述薄膜晶体管的栅极与漏极之间的电容；

Cs是所述像素单元的存储电容；

Clc是所述像素单元的液晶电容。

9.根据权利要求7或8所述的显示面板，其特征在于，每条所述公共电极线均对应有所述公共电压补偿单元。

10.一种显示装置，所述显示装置包括显示面板，其特征在于，所述显示面板为权利要求7至9中任意一项所述的显示面板。