CN109671565B - 多层陶瓷电容器 - Google Patents

多层陶瓷电容器 Download PDF

Info

Publication number
CN109671565B
CN109671565B CN201810599605.5A CN201810599605A CN109671565B CN 109671565 B CN109671565 B CN 109671565B CN 201810599605 A CN201810599605 A CN 201810599605A CN 109671565 B CN109671565 B CN 109671565B
Authority
CN
China
Prior art keywords
side edge
edge portion
auxiliary component
ltoreq
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810599605.5A
Other languages
English (en)
Other versions
CN109671565A (zh
Inventor
朴宰成
金钟翰
金珍成
朴柾玧
崔才烈
杜世翰娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Priority to CN202110268359.7A priority Critical patent/CN112885603B/zh
Publication of CN109671565A publication Critical patent/CN109671565A/zh
Application granted granted Critical
Publication of CN109671565B publication Critical patent/CN109671565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/475—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on bismuth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种多层陶瓷电容器，该多层陶瓷电容器包括：陶瓷主体，具有彼此背对的第一表面和第二表面以及将第一表面和第二表面彼此连接的第三表面和第四表面；多个内电极，设置在陶瓷主体中，暴露到第一表面和第二表面，并各自具有暴露到第三表面或第四表面的一端；第一侧部边缘部分和第二侧部边缘部分，分别设置在第一表面和第二表面上，并覆盖内电极的暴露表面。侧部边缘部分中包含的介电组合物不同于陶瓷主体中包含的介电组合物，侧部边缘部分包含钛酸钡基基体材料粉末以及作为辅助成分的镁、锰和铝，并且基于侧部边缘部分中的锰、镁和铝的摩尔含量，锰与镁、锰和铝的含量比满足0.316≤Mn/(Mn+Mg+Al)≤0.500。

Description

多层陶瓷电容器
本申请要求于2017年10月13日在韩国知识产权局提交的第10-2017-0133580号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层陶瓷电容器及制造该多层陶瓷电容器的方法，更具体地，涉及一种可呈现提高的机械强度、高温可靠性和耐湿可靠性的多层陶瓷电容器及制造该多层陶瓷电容器的方法。
背景技术
通常，诸如电容器、电感器、压电元件、变阻器、热敏电阻等的使用陶瓷材料的电子组件包括利用陶瓷材料形成的陶瓷主体、形成在陶瓷主体中的内电极以及安装在陶瓷主体的表面上以连接到内电极的外电极。
近来，随着电子产品已经减小了尺寸并且电子产品中已经实现了多功能化，电子组件也变得更紧凑和更高功能化，因此，已经需求具有小尺寸但高电容的多层陶瓷电容器。
为了提供具有小尺寸并且高电容的多层陶瓷电容器，必需确保具有高介电特性和优异的耐受电压特性的介电材料。
此外，需要介电层薄并且电极的有效面积显著增大(实现电容所需要的有效体积分数增大)。
然而，由于介电层薄以及边缘部分的台阶，可能发生介电层的厚度局部减小的现象。因此，应改进结构设计以避免伴随着该现象的耐受电压减小现象。
为了防止耐受电压减小现象同时实现如上所述具有小尺寸和高电容的多层陶瓷电容器，在制造多层陶瓷电容器时，可通过利用使内电极暴露到陶瓷主体的在宽度方向上的侧表面的无边缘设计来显著增大内电极的在宽度方向上的面积，然后在烧结电容器之前将边缘部分单独地附着到陶瓷主体的侧表面以覆盖内电极的暴露的表面。
然而，根据现有技术，在制造如上所述的多层陶瓷电容器的情况下，用于形成侧部边缘部分的介电组合物与陶瓷主体的介电组合物没有区别，并且按原样使用陶瓷主体的介电组合物。
因此，由于介电材料在侧部边缘部分的物理填充密度低于陶瓷主体中的物理填充密度，因此可能使侧部边缘部分的致密化劣化，并且由于在烧结期间侧部边缘部分的介电材料和内电极之间的烧结行为不匹配，可能在电极的暴露的表面与侧部边缘部分的粘结表面之间形成界面空隙。
此外，根据现有技术，由于在使用物理压制方法将用作侧部边缘部分的陶瓷介电片附着到没有侧部边缘部分的生片切片之后通过高温热处理形成具有固体主体的烧结主体，因此当在烧结之前用于形成侧部边缘部分的片和电极暴露的表面之间的粘附力不足时，可能引起由于侧部边缘部分的脱离而导致的外型缺陷以及导致界面裂纹的严重缺陷。
此外，当在高温热处理期间由于内电极的收缩而导致电容器中伴随有体积变化时，由于在电极的暴露的表面和侧部边缘部分之间的界面中形成空隙，该空隙可能用作裂纹出现的起始点或变成湿气渗透路径，从而使耐湿可靠性劣化。
因此，侧部边缘部分的区域中的介电材料应具有优异的烧结驱动力，以确保即使介电材料具有低的物理填充密度，烧结主体的密度仍处于与陶瓷主体的密度相等的水平，从而显著减小多层陶瓷电容器的强度的降低。
此外，侧部边缘部分的区域中使用的介电材料应通过在高温下更有效的传质(active mass transport)来填充界面空隙。
此外，介电材料应通过在内电极的表面部分中通过与内电极反应形成氧化物层来提高界面粘附力。
发明内容
本公开的一方面可提供一种可呈现出提高的机械强度、高温可靠性和耐湿可靠性的多层陶瓷电容器以及制造该多层陶瓷电容器的方法。
根据本公开的一方面，一种多层陶瓷电容器可包括：陶瓷主体，具有彼此背对的第一表面和第二表面以及将所述第一表面和所述第二表面彼此连接的第三表面和第四表面；多个内电极，设置在所述陶瓷主体中，暴露到所述第一表面和所述第二表面，并各自具有暴露到所述第三表面或所述第四表面的一端；以及第一侧部边缘部分和第二侧部边缘部分，分别设置在所述第一表面和所述第二表面上，并覆盖内电极的暴露的表面。所述第一侧部边缘部分和所述第二侧部边缘部分中包含的介电组合物不同于所述陶瓷主体中包含的介电组合物，所述第一侧部边缘部分和所述第二侧部边缘部分包含钛酸钡基基体材料粉末以及作为辅助成分的镁(Mg)、锰(Mn)和铝(Al)，并且基于所述第一侧部边缘部分和所述第二侧部边缘部分中的Mn、Mg和Al的摩尔含量，锰(Mn)与镁(Mg)、锰(Mn)和铝(Al)的含量比满足0.316≤Mn/(Mn+Mg+Al)≤0.500。
根据本公开的另一方面，一种多层陶瓷电容器可包括：陶瓷主体，具有彼此背对的第一表面和第二表面以及将所述第一表面和所述第二表面彼此连接的第三表面和第四表面；多个内电极，设置在所述陶瓷主体中，暴露到所述第一表面和所述第二表面，并各自具有暴露到所述第三表面或所述第四表面的一端；以及第一侧部边缘部分和第二侧部边缘部分，分别设置在所述第一表面和所述第二表面上，并覆盖内电极的暴露的表面。在所述陶瓷主体的在宽度-厚度方向上的截面中，包含镁(Mg)的氧化区域设置在所述内电极的与所述暴露的表面相邻的部分中，所述第一侧部边缘部分和所述第二侧部边缘部分包含钛酸钡基基体材料粉末以及作为辅助成分的镁(Mg)、锰(Mn)和铝(Al)，并且基于所述第一侧部边缘部分和所述第二侧部边缘部分中的Mn、Mg和Al的摩尔含量，锰(Mn)与镁(Mg)、锰(Mn)和铝(Al)的含量比满足0.316≤Mn/(Mn+Mg+Al)≤0.500。
根据本公开的另一方面，一种多层陶瓷电容器可包括：陶瓷主体，具有彼此背对的第一表面和第二表面以及将所述第一表面和所述第二表面彼此连接的第三表面和第四表面；多个内电极，设置在所述陶瓷主体中，暴露到所述第一表面和所述第二表面，并各自具有暴露到所述第三表面或所述第四表面的一端；以及第一侧部边缘部分和第二侧部边缘部分，分别设置在所述第一表面和所述第二表面上，并覆盖内电极的暴露的表面。所述第一侧部边缘部分和所述第二侧部边缘部分中包含的介电组合物不同于所述陶瓷主体中包含的介电组合物，所述第一侧部边缘部分和所述第二侧部边缘部分包含钛酸钡基基体材料粉末以及作为辅助成分的镁(Mg)、锰(Mn)和铝(Al)，并且基于100mol的所述基体材料粉末，镁(Mg)的含量和锰(Mn)的含量分别满足0.75mol≤Mg≤2.10mol和0.6mol≤Mn≤2.0mol。
附图说明
本公开的以上和其他方面、特征和优点将通过以下结合附图进行的详细描述而被更清楚地理解，在附图中：
图1是示出根据本公开的示例性实施例的多层陶瓷电容器的示意性的透视图；
图2是沿着图1的线I-I'截取的截面图；
图3是图2的Q部分的放大图；
图4是沿着图1的线II-II'截取的截面图；
图5是示出构成图1中示出的多层陶瓷电容器的介电层的上部平面图；
图6A至图6F是示意性示出根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法的截面图和透视图；
图7A和图7B是使用根据本公开的对比示例的不充分包含辅助成分Mg的介电组合物的多层陶瓷电容器的截面的扫描电子显微镜(SEM)图片；
图8A和图8B是使用根据本公开的对比示例的过量包含辅助成分Mg的介电组合物的多层陶瓷电容器的截面的扫描电子显微镜(SEM)图片；
图9A和图9B是分别使用根据本公开的对比示例的不充分包含和过量包含辅助成分Mn的介电组合物的多层陶瓷电容器的截面的扫描电子显微镜(SEM)图片；以及
图10是使用根据本公开的发明示例的介电组合物制造的多层陶瓷电容器的截面的扫描电子显微镜(SEM)图片。
具体实施方式
在下文中，现将参照附图详细地描述本公开的示例性实施例。
图1是示出根据本公开的示例性实施例的多层陶瓷电容器的示意性的透视图。
图2是沿着图1的线I-I'截取的截面图。
图3是图2的Q部分的放大图。
图4是沿着图1的线II-II'截取的截面图，图5是示出构成图1中示出的多层陶瓷电容器的介电层的上部平面图。
参照图1至图5，根据本公开的示例性实施例的多层陶瓷电容器可包括：陶瓷主体110；多个内电极121和122，形成在陶瓷主体110中；以及外电极131和132，形成在陶瓷主体110的外表面上。
陶瓷主体110可具有彼此背对的第一表面1和第二表面2、将第一表面和第二表面彼此连接的第三表面3和第四表面4以及分别与上表面和下表面对应的第五表面5和第六表面6。
第一表面1和第二表面2可定义为陶瓷主体110的在宽度方向W上彼此背对的表面，第三表面3和第四表面4可定义为陶瓷主体110的在长度方向L上彼此背对的表面，第五表面5和第六表面6可定义为陶瓷主体110的在厚度方向T上彼此背对的表面。
陶瓷主体110的形状不受具体限制，但是可以为如所示的矩形平行六面体形状。
形成在陶瓷主体110中的多个内电极121和122的端部可暴露到陶瓷主体的第三表面3或第四表面4。
内电极121和122可作为具有彼此不同极性的一对第一内电极121和第二内电极122形成。
第一内电极121的一端可暴露到第三表面3，第二内电极122的一端可暴露到第四表面4。
第一内电极121和第二内电极122的另一端可形成为分别与第四表面4和第三表面3分开预定间隔。以下将提供其更详细的描述。
第一外电极131和第二外电极132可形成在陶瓷主体的第三表面3和第四表面4上以电连接到内电极。
根据本公开的示例性实施例的多层陶瓷电容器可包括：多个第一内电极121和多个第二内电极122，设置在陶瓷主体110中，暴露到第一表面1和第二表面2，并且各自具有暴露到第三表面3或第四表面4的一端；以及第一侧部边缘部分113和第二侧部边缘部分114，分别设置在第一表面1和第二表面2上，以覆盖第一内电极121和第二内电极122的暴露的部分。
多个第一内电极121和多个第二内电极122可形成在陶瓷主体110中，多个第一内电极121和多个第二内电极122中的每个的侧表面可暴露到第一表面1和第二表面2(陶瓷主体110的在宽度方向上的表面)，第一侧部边缘部分113和第二侧部边缘部分114可分别设置在第一表面1和第二表面2上，以覆盖第一内电极121和第二内电极122的暴露的侧表面。
第一侧部边缘部分113和第二侧部边缘部分114的厚度d1可以为18μm或更小。
根据本公开的示例性实施例，陶瓷主体110可包括堆叠有多个介电层112的层叠体111，并且第一侧部边缘部分113和第二侧部边缘部分114形成在层叠体的两个侧表面上。
构成层叠体111的多个介电层112可处于烧结状态，并且相邻的介电层可彼此一体化，以使介电层之间的边界不容易明显。
层叠体111的长度可对应于陶瓷主体110的长度，陶瓷主体110的长度可对应于陶瓷主体的第三表面3和第四表面4之间的距离。也就是说，陶瓷主体110的第三表面和第四表面可被视为层叠体111的第三表面和第四表面。
层叠体111可通过堆叠多个介电层112形成，介电层112的长度可与陶瓷主体的第三表面3和第四表面4之间的距离相同。
根据本公开的示例性实施例，陶瓷主体的长度可以为400μm至1400μm，但不限于此。更详细地，陶瓷主体的长度可以为400μm至800μm或者600μm至1400μm。
内电极121和122可形成在介电层上，并通过烧结形成在陶瓷主体中，介电层中的每个插设在内电极121和122之间。
参照图5，第一内电极121可形成在介电层112上。不在介电层的长度方向上完全形成第一内电极121。也就是说，第一内电极121的一端可形成为与陶瓷主体的第四表面4具有预定间隔d2，第一内电极121的另一端可形成至陶瓷主体的第三表面3以暴露到陶瓷主体的第三表面3。
第一内电极的暴露到层叠体的第三表面3的另一端可连接到第一外电极131。
不同于第一内电极，第二内电极122的一端可形成为与第三表面3具有预定间隔，第二内电极122的另一端可暴露到第四表面4，从而连接到第二外电极132。
介电层112可具有与第一内电极121的宽度相同的宽度。也就是说，第一内电极121可沿着介电层112的宽度方向完全形成在介电层112上。
根据本公开的示例性实施例，介电层的宽度和内电极的宽度可以为100μm至900μm，但不限于此。更详细地，介电层的宽度和内电极的宽度可以为100μm至500μm或100μm至900μm。
随着陶瓷主体小型化，侧部边缘部的厚度可能影响多层陶瓷电容器的电特性。根据本公开的示例性实施例，侧部边缘部分可形成为具有18μm或更小的厚度，从而改善小型化的多层陶瓷电容器的特性。
在本公开的示例性实施例中，内电极和介电层可通过同时被切割形成，从而内电极的宽度可等于介电层的宽度。以下将提供其更详细的描述。
在本示例性实施例中，介电层可形成为具有与内电极的宽度相同的宽度，从而内电极121和122的侧表面可暴露到陶瓷主体110的在宽度方向上的第一表面和第二表面。
第一侧部边缘部分113和第二侧部边缘部分114可分别形成在陶瓷主体110的在宽度方向上的两个侧表面上，并可覆盖内电极121和122的暴露的侧表面。
第一侧部边缘部分113和第二侧部边缘部分114的厚度可以为18μm或更小。第一侧部边缘部分113和第二侧部边缘部分114的厚度越薄，形成在陶瓷主体中的内电极之间的叠置区域的面积越大。
第一侧部边缘部分113和第二侧部边缘部分114的厚度不受限制，只要可防止暴露到层叠体111的侧表面的内电极的短路即可。例如，第一侧部边缘部分113和第二侧部边缘部分114的厚度可以为2μm或更大。
当第一侧部边缘部分和第二侧部边缘部分的厚度小于2μm时，可能使对抗外部冲击的机械强度劣化，当第一侧部边缘部分和第二侧部边缘部分的厚度大于18μm时，内电极之间的叠置区域的面积会相对减小，从而可能难以确保高电容的多层陶瓷电容器。
为了显著增大多层陶瓷电容器的电容，已经提出了使介电层薄化的方法、高度堆叠薄化的介电层的方法、增大内电极的覆盖范围的方法等。
此外，已经考虑了增大形成电容的内电极之间的叠置区域的面积的方法。
为了增大内电极之间的叠置区域的面积，需要显著减小其上没有形成内电极的边缘部分的区域。
具体地，随着多层陶瓷电容器小型化，需要显著减小边缘部分的区域以增大内电极之间的叠置区域。
根据本示例性实施例，内电极可沿着宽度方向形成在整个介电层上，侧部边缘部分的厚度可设置为18μm或更小，从而内电极之间的叠置区域的面积可增大。
通常，随着介电层高度堆叠，介电层和内电极的厚度变薄。因此，可能频繁地发生内电极短路的现象。此外，当内电极仅形成在介电层的一部分上时，由于因内电极而导致的台阶，可能使绝缘电阻的加速寿命或可靠性劣化。
然而，根据本示例性实施例，即使形成了薄的内电极和薄的介电层，由于内电极沿着宽度方向完全形成在介电层上，因此内电极之间的叠置区域的面积仍可增大，从而增大多层陶瓷电容器的电容。
此外，可通过减小因内电极而导致的台阶来提高绝缘电阻的加速寿命，从而可提供具有优异的电容特性和可靠性的多层陶瓷电容器。
根据现有技术，在制造如上所述的多层陶瓷电容器的情况下，用于形成侧部边缘部分的介电组合物与陶瓷主体的介电组合物没有区别，而是按照原样使用陶瓷主体的介电组合物。
因此，由于侧部边缘部分中的介电材料的物理填充密度低，因此存在侧部边缘部分的致密化被劣化的问题，并且由于在烧结期间侧部边缘部分的介电材料和内电极之间的烧结行为不匹配而可能形成电极的暴露的侧表面和侧部边缘部分的粘结表面之间的界面空隙。
使用物理压制方法将用作侧部边缘部分的陶瓷介电片附着到没有边缘部分的生片切片之后通过高温热处理可形成具有固体主体的烧结主体。因此，当在烧结之前用于形成侧部边缘部分的片和电极的暴露的表面之间的粘附力不足时，可能引起由于侧部边缘部分的脱离导致的外型缺陷和导致界面裂纹的严重缺陷。
此外，当在高温热处理期间由于内电极的收缩而导致电容器中伴随有体积变化时，由于在电极的暴露的侧表面和侧部边缘部分之间的界面中形成空隙，该空隙可能用作裂纹发生的起始点，或变成湿气渗透路径，从而使耐湿可靠性劣化。
因此，边缘部分的区域中的介电材料应具有优异的烧结驱动力，以确保即使介电材料具有低的物理填充密度，烧结主体的密度仍处于与陶瓷主体的密度相等的水平，从而显著防止多层陶瓷电容器的强度的降低。
此外，边缘部分的区域中使用的介电材料应通过在高温下更有效的传质来填充界面空隙。
此外，介电材料应通过与内电极反应而在暴露的侧表面上形成氧化物层来提高界面粘附力。
根据本公开的示例性实施例，第一侧部边缘部分113和第二侧部边缘部分114中包含的介电组合物可不同于陶瓷主体110中包含的介电组合物。
此外，第一侧部边缘部分113和第二侧部边缘部分114可包含钛酸钡基基体材料粉末以及作为辅助成分的镁(Mg)、锰(Mn)和铝(Al)，其中，基于第一侧部边缘部分和第二侧部边缘部分中的Mn、Mg和Al的摩尔含量，锰(Mn)与镁(Mg)、锰(Mn)和铝(Al)的含量比满足0.316≤Mn/(Mn+Mg+Al)≤0.500。
第一侧部边缘部分113和第二侧部边缘部分114中包含的介电组合物可不同于陶瓷主体110中包含的介电组合物，上述问题可通过如下方式解决：使第一侧部边缘部分113和第二侧部边缘部分114包含钛酸钡基基体材料粉末以及作为辅助成分的镁(Mg)、锰(Mn)和铝(Al)，并基于第一侧部边缘部分和第二侧部边缘部分中的Mn、Mg和Al的摩尔含量，锰(Mn)与镁(Mg)、锰(Mn)和铝(Al)的含量比调整为满足0.316≤Mn/(Mn+Mg+Al)≤0.500。
详细地，根据本公开的示例性实施例，可防止内电极和侧部边缘部分之间的界面粘附力的减小，并且可防止内电极和侧部边缘部分之间的空隙的形成，从而可提高可靠性。
此外，可在内电极的暴露的侧表面上确保均匀的氧化物层和均匀的绝缘层，从而可减小短路缺陷，并且可提高侧部边缘部分的密度，从而可提高多层陶瓷电容器的机械强度和高温/耐湿可靠性。
当基于第一侧部边缘部分和第二侧部边缘部分中的Mn、Mg和Al的摩尔含量，锰(Mn)与镁(Mg)、锰(Mn)和铝(Al)的含量比[Mn/(Mn+Mg+Al)]小于0.316时，锰(Mn)的含量会低，从而形成在内电极和侧部边缘部分之间的空隙可能不能被有效地填充，这会劣化可靠性。
当基于第一侧部边缘部分和第二侧部边缘部分中的Mn、Mg和Al的摩尔含量，锰(Mn)与镁(Mg)、锰(Mn)和铝(Al)的含量比[Mn/(Mn+Mg+Al)]大于0.500时，锰(Mn)的含量会过高，从而内电极和陶瓷可能被过度烧结，这可能引起诸如内电极的聚集现象的问题。
基于100mol的基体材料粉末，镁(Mg)的含量可满足0.75mol≤Mg≤2.10mol。
基于100mol的基体材料粉末，镁(Mg)的含量可调整为满足0.75mol≤Mg≤2.10mol，从而可在内电极的末端上确保均匀的氧化物层和均匀的绝缘层，并可防止内电极和侧部边缘部分之间的界面粘附力的减小。
当基于100mol的基体材料粉末，镁(Mg)的含量小于0.75mol时，氧化物层和绝缘层可能不能有效地形成在内电极的暴露的侧表面上，并且内电极和侧部边缘部分之间的界面粘附力可能会减小。
当基于100mol的基体材料粉末，镁(Mg)的含量大于2.10mol时，侧部边缘部分的密度可能减小，并且二次相的形成频率可能增大。
基于100mol的基体材料粉末，锰(Mn)的含量可满足0.6mol≤Mn≤2.0mol。
基于100mol的基体材料粉末，锰(Mn)的含量可调整为满足0.6mol≤Mn≤2.0mol，从而可在内电极的暴露的侧表面上确保均匀的氧化物层和均匀的绝缘层，可防止内电极和侧部边缘部分之间的界面粘附力的减小，并且可通过防止内电极和侧部边缘部分之间的空隙的形成来提高可靠性。
当基于100mol的基体材料粉末，锰(Mn)的含量小于0.6mol时，形成在内电极和侧部边缘部分之间的空隙可能不能被有效地填充，从而可能使可靠性劣化。
当基于100mol的基体材料粉末，锰(Mn)的含量大于2.0mol时，内电极和陶瓷可能被过度烧结，从而可能发生诸如内电极的聚集现象的问题。
根据本公开的示例性实施例，辅助成分可包括钠(Na)和锂(Li)，并且基于100mol的基体材料粉末，钠(Na)和锂(Li)的含量可分别满足0.5mol≤Na≤1.5mol和0.5mol≤Li≤1.5mol。
基于100mol的基体材料粉末，钠(Na)和锂(Li)的含量可分别调整为满足0.5mol≤Na≤1.5mol和0.5mol≤Li≤1.5mol，从而可提高侧部边缘部分的烧结密度。
当基于100mol的基体材料粉末，钠(Na)和锂(Li)的含量分别小于0.5mol时，由于Ba-Si的熔融温度升高而导致液相可能不能充分地形成，从而烧结驱动力可能会不充分，这可能引起侧部边缘部分的烧结密度的减小。
同时，当基于100mol的基体材料粉末，钠(Na)和锂(Li)的含量分别大于1.5mol时，由于在BaTiO3的Ba位处取代化学反应不足而导致可能形成氧空位，这可能引起介电特性的劣化。
此外，辅助成分可包括硅(Si)，并且基于第一侧部边缘部分和第二侧部边缘部分中的Na和Si的摩尔含量，硅相对于钠(Na)的含量比可满足0.68≤Si/(Na+Si)≤0.87，基于第一侧部边缘部分和第二侧部边缘部分中的Li和Si的摩尔含量，硅相对于锂(Li)的含量比可满足0.68≤Si/(Li+Si)≤0.87。
由于钠(Na)和锂(Li)主要与硅(Si)一起反应来形成液相，因此与硅(Si)的添加含量的比是重要的，并且根据本公开的示例性实施例，基于第一侧部边缘部分和第二侧部边缘部分中的Na和Si的摩尔含量，硅(Si)的含量比可调整为满足0.68≤Si/(Na+Si)≤0.87，并且基于第一侧部边缘部分和第二侧部边缘部分中的Li和Si的摩尔含量，硅(Si)的含量比可调整为满足0.68≤Si/(Li+Si)≤0.87，从而可提高侧部边缘部分的烧结密度。
当辅助成分的含量不在上述数值范围内时，辅助成分中的一些的含量可能过量或者不足，从而侧部边缘部分的密度可能减小，或可能使介电特性劣化。
根据本公开的示例性实施例，第一侧部边缘部分113和第二侧部边缘部分114中包含的介电组合物可不同于陶瓷主体110中包含的介电组合物。在下文中，将描述第一侧部边缘部分113和第二侧部边缘部分114中包含的介电组合物。
第一侧部边缘部分和第二侧部边缘部分可包含钛酸钡基基体材料粉末以及作为辅助成分的镁(Mg)、锰(Mn)、钠(Na)和锂(Li)，并且还包含以下的辅助成分。
a)基体材料主要成分
根据本公开的示例性实施例，第一侧部边缘部分113和第二侧部边缘部分114中包含的介电陶瓷组合物可包含包括Ba和Ti的基体材料主要成分。
根据本公开的示例性实施例，基体材料主要成分可包括BaTiO3或者由(Ba，Ca)(Ti，Ca)O3、(Ba，Ca)(Ti，Zr)O3、Ba(Ti，Zr)O3或(Ba，Ca)(Ti，Sn)O3(其中，Ca、Zr、Sn等部分地固溶)表示的主要成分。可以以粉末形式包含基体材料主要成分。
b)第一辅助成分
根据本公开的示例性实施例，介电陶瓷组合物可包含第一辅助成分，第一辅助成分可以为包含Y、Dy、Ho、Er、Gd、Ce、Nd、Sm、La、Tb、Yb和Pr中的至少一种的氧化物或碳酸盐，优选地，第一辅助成分包含从由Y、Dy、Ho、Sm、Gd、Er、La、Ce和Nd中的一种或更多种元素的氧化物和碳酸盐组成的组选择的一种或更多种。
基于100mol的基体材料主要成分，第一辅助成分可以以0.0mol至4.0mol的含量包含在介电陶瓷组合物中。
不管添加物的形式(诸如氧化物或碳酸盐的形式)如何，第一辅助成分的含量可基于第一辅助成分中包含的Y、Dy、Ho、Sm、Gd、Er、La、Ce和Nd中的一种或更多种元素的含量。
例如，基于100mol的基体材料主要成分，第一辅助成分中包含的Y、Dy、Ho、Er、Gd、Ce、Nd和Sm中的至少一种元素的总含量可以为4.0mol或更小。
根据本公开的示例性实施例，第一辅助成分可用于防止使用介电陶瓷组合物的多层陶瓷电容器的可靠性被劣化。
当基于100mol的基体材料主要成分，第一辅助成分的含量大于4.0mol时，由于烧绿石(RE2Ti2O7)(这里，RE是Y、Dy、Ho、Sm、Gd、Er、La、Ce和Nd中的至少一种元素)二次相的形成，可能使高温耐受电压特性劣化。
c)第二辅助成分
根据本公开的示例性实施例，介电陶瓷组合物可包含第二辅助成分，第二辅助成分包含从由Ba元素的氧化物和碳酸盐组成的组选择的一种或更多种。
基于100mol的基体材料主要成分，第二辅助成分可以以0.0mol至5.0mol的含量包含在介电陶瓷组合物中。
不管添加物的形式(诸如氧化物或碳酸盐的形式)如何，第二辅助成分的含量可基于第二辅助成分中包含的Ba元素的含量。
当基于100mol的基体材料主要成分，第二辅助成分的含量在0.0mol至5.0mol时，可提高高温耐受电压特性。
d)第三辅助成分
根据本公开的示例性实施例，介电陶瓷组合物可包含第三辅助成分，第三辅助成分包含含有Si和Al中的至少一种的氧化物或碳酸盐以及含有Si的玻璃化合物中的至少一种。
基于100mol的基体材料粉末，第三辅助成分可以以0.0mol至5.0mol的含量包含在介电陶瓷组合物中。
不管添加物的形式(诸如玻璃、氧化物或碳酸盐的形式)如何，第三辅助成分的含量可基于第三辅助成分中包含的Si或Al的含量。
当基于100mol的基体材料粉末，第三辅助成分的含量大于5.0mol时，可能发生诸如烧结特性和密度的劣化、二次相的形成等的问题。
在本示例性实施例中，辅助成分可包括如上所述的第一辅助成分、第二辅助成分和第三辅助成分中的至少一种。
根据本公开的另一示例性实施例的多层陶瓷电容器可包括：陶瓷主体110，具有彼此背对的第一表面1和第二表面2、将第一表面1和第二表面2彼此连接的第三表面3和第四表面4；多个第一内电极121和多个第二内电极122，设置在陶瓷主体110中，暴露到第一表面1和第二表面2，并各自具有暴露到第三表面3或第四表面4的一端；以及第一侧部边缘部分113和第二侧部边缘部分114，设置在第一内电极121和第二内电极122的暴露到第一表面1和第二表面2的部分中，其中，在陶瓷主体110的在宽度-厚度方向上的截面中，包含镁(Mg)的氧化区域123设置在第一内电极121和第二内电极122的两个侧表面上，第一侧部边缘部分113和第二侧部边缘部分114包含钛酸钡基基体材料粉末以及作为辅助成分的镁(Mg)、锰(Mn)和铝(Al)，并且基于第一侧部边缘部分和第二侧部边缘部分中的Mn、Mg和Al的摩尔含量，锰(Mn)与镁(Mg)、锰(Mn)和铝(Al)的含量比满足0.316≤Mn/(Mn+Mg+Al)≤0.500。
根据本公开的另一示例性实施例，在陶瓷主体110的在宽度-厚度方向上的截面中，包含镁(Mg)的氧化区域123可设置在第一内电极121和第二内电极122的与第一内电极121和第二内电极122的暴露的表面相邻的部分中。
氧化区域123可在将第一侧部边缘部分113和第二侧部边缘部分114附着到陶瓷主体110的侧表面时，通过第一侧部边缘部分113和第二侧部边缘部分114中包含的金属氧化物与构成第一内电极121和第二内电极122的金属之间的反应而形成。
氧化区域123可包含金属氧化物，其中，金属氧化物不受具体限制，但是可以为例如从由镁(Mg)、锰(Mn)、镍(Ni)、锂(Li)、硅(Si)、钛(Ti)和钡(Ba)组成的组中选择的至少一种的氧化物。
具体地，氧化区域123可包含镁(Mg)。
可通过电子显微镜观察到氧化区域123，并且氧化区域123具有与内电极的颜色不同的颜色，从而与内电极区分开。
在图2、图3和图5中，氧化区域123由不同的线表示，以将氧化区域123与内电极区分开。
如上所述，在利用这样的方法(通过利用使内电极暴露到陶瓷主体的在宽度方向上的表面的无边缘设计来显著增大内电极的在宽度方向上的面积，然后在烧结电容器之前将边缘部分单独地附着到电容器的在宽度方向上的电极暴露表面)制造多层陶瓷电容器的情况下，在制造该电容器之后，在切割内电极暴露表面时，位于上层和下层上的电极可能由于内电极暴露表面的滑移现象而彼此连接，从而可能发生短路缺陷并且可能减小高温耐受电压。
此外，由于在烧结期间在界面形成金属-陶瓷异质结时，因比表面积减小而减小表面能的自发反应，可能发生界面分离的物理/化学现象。
因此，为了解决这两个问题，需要选择这样的元素：能够形成没有二次相的均匀的氧化物层，同时由于与用作内电极的镍(Ni)的高亲和力而容易固溶。
根据本公开的示例性实施例，通过调整具有高的氧亲和力同时具有与NiO(具有阳离子和阴离子的比为1:1的NaCl结构)的结构相同的结构的Mg氧化物的绝对含量比，除了在镍(Ni)电极的末端上形成均匀的绝缘层之外，还可通过形成氧化物层增大与侧部边缘部分的陶瓷的粘合力。
这里，当Mg的含量比超过最佳组分比时，烧结特性可能由于添加过量的Mg而被劣化，或者高温耐受电压可能由于二次相的形成而减小。因此，确定含量比是非常重要的。
此外，除了作为另外需要的特性的耐湿可靠性之外，为了提高多层陶瓷电容器的耐受电压特性并抑制裂纹的发生，还需要确保侧部边缘部分的密度并有效地防止与电极的暴露的侧表面相邻的空隙。为此，首先，需要提高陶瓷的烧结驱动力和诱导在高温下的有效传质。
来自侧部边缘部分的原子的有效传质可增大对于与电极的暴露的侧表面相邻的空隙的外围原子的拖入效应，从而使得有效消除任何空隙。
作为有效传质的技术方法，添加Mn并确定Mn的合适的含量比是非常重要的。参照Mn-Mg-Al系统中的三元相图，添加Mn可通过烧结在所有的添加含量范围内均匀地促进液相形成，以增大传质。
然而，当Mn的含量比高并且因此Mg的含量比相对减小时，可能减小在电极的暴露的侧表面上形成绝缘层并提高界面粘附力的上述效果。相反地，当Mn的含量低时，Mg的含量比增大，从而烧结密度可能减小，并且二次相的形成频率可能增大。因此。通过如上所述的实际的试验来确定最佳的组分比[Mn/(Mn+Mg+Al)]。
在下文中，将描述根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法。
图6A至图6F是示意性示出根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法的截面图和透视图。
如图6A中所示，可在陶瓷生片212a上形成多个条形第一内电极图案221a，多个条形第一内电极图案221a之间具有预定间隔d3。多个条形第一内电极图案221a可彼此平行形成。
预定的间隔d3是需要使内电极与具有不同极性的外电极绝缘的距离，并可被视为图5中所示的d2×2的距离。
陶瓷生片212a可利用包含陶瓷粉末、有机溶剂和有机粘合剂的陶瓷膏形成。
陶瓷粉末可以是具有高介电常数的材料，并且可使用钛酸钡(BaTiO3)基材料、铅络合物钙钛矿基材料、钛酸锶(SrTiO3)基材料等，但陶瓷粉末不限于此。在这些材料中，可优选钛酸钡(BaTiO3)粉末。当烧结陶瓷生片212a时，烧结后的陶瓷生片可变为构成陶瓷主体的介电层112。
条形第一内电极图案221a可利用包含导电金属的内电极膏形成。导电金属可以为镍(Ni)、铜(Cu)、钯(Pd)或它们的合金，但不限于此。
在陶瓷生片212a上形成条形第一内电极图案221a的方法不受具体限制。例如，可使用诸如丝网印刷法或凹版印刷法的印刷方法。
此外，虽然未示出，但可在另一陶瓷生片212a上形成多个条形第二内电极图案222a，多个条形第二内电极图案222a之间具有预定间隔。
在下文中，其上形成有条形第一内电极图案221a的陶瓷生片可称为第一陶瓷生片，其上形成有条形第二内电极图案222a的陶瓷生片可称为第二陶瓷生片。
接下来，如图6B中所示，可交替地堆叠第一陶瓷生片和第二陶瓷生片，以使条形第一内电极图案221a和条形第二内电极图案222a交替地堆叠。
其后，条形第一内电极图案221a可形成第一内电极121，条形第二内电极图案222a可形成第二内电极122。
图6C是示出根据本公开的示例性实施例的堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片层叠体210的截面图，图6D是示出堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片层叠体210的透视图。
参照图6C和图6D，可交替地堆叠其上平行印刷有多个条形第一内电极图案221a的第一陶瓷生片和其上平行印刷有多个条形第二内电极图案222a的第二陶瓷生片。
更详细地，可堆叠第一陶瓷生片和第二陶瓷生片，以使印刷在第一陶瓷生片上的条形第一内电极图案221a的中心部分与印刷在第二陶瓷生片上的条形第二内电极图案222a之间的预定间隔d3彼此叠置。
然后，如图6D中所示，可切割陶瓷生片层叠体210以横切多个条形第一内电极图案221a和多个条形第二内电极图案222a。也就是说，可沿着切割线C1-C1将陶瓷生片层叠体210切割为棒形层叠体220。
更详细地，可在长度方向上切割条形第一内电极图案221a和条形第二内电极图案222a，以将其分为具有预定宽度的多个内电极。在这种情况下，还可与内电极图案一起切割堆叠的陶瓷生片。结果，介电层可形成为具有与内电极的宽度相同的宽度。
第一内电极和第二内电极可沿着棒形层叠体220的切割表面暴露。棒形层叠体的切割表面可分别被称为棒形层叠体的第一侧表面和第二侧表面。
在烧结陶瓷生片层叠体之后，可将烧结后的陶瓷生片层叠体切割为棒形层叠体。此外，可在将陶瓷生片层叠体切割为棒形层叠体之后执行烧结。虽然不限于此，但可在N2-H2气氛下于1100℃至1300℃下执行烧结。
接下来，如图6E中所示，可分别在棒形层叠体220的第一侧表面和第二侧表面上形成第一侧部边缘部分213a和第二侧部边缘部分214a。虽然没有清楚地示出第二侧部边缘部分214a，但是以点划线示出了其轮廓。
可在棒形层叠体220上利用包含陶瓷粉末的陶瓷浆料来形成第一侧部边缘部分213a和第二侧部边缘部分214a。
陶瓷浆料可包含陶瓷粉末、有机粘合剂和有机溶剂，并且可调整陶瓷浆料的量以使第一侧部边缘部分213a和第二侧部边缘部分214a具有期望的厚度。
可通过将陶瓷浆料施用到棒形层叠体220的第一侧表面和第二侧表面来形成第一侧部边缘部分213a和第二侧部边缘部分214a。施用陶瓷浆料的方法不受具体限制。例如，可通过喷涂法喷涂陶瓷浆料，或者可使用辊涂敷陶瓷浆料。
此外，可通过将棒形层叠体浸渍到陶瓷浆料中在棒形层叠体的第一侧表面和第二侧表面上形成第一侧部边缘部分213a和第二侧部边缘部分214a。
如上所述，可将第一侧部边缘部分和第二侧部边缘部分形成为具有18μm或更小的厚度。
接下来，如图6E和图6F中所示，可沿着切割线C2-C2将其上形成有第一侧部边缘部分213a和第二侧部边缘部分214a的棒形层叠体220切割为满足单个的片尺寸。可参考图6C来确定切割线C2-C2的位置。
可通过以片尺寸切割棒形层叠体220来形成具有层叠体211以及形成在层叠体的两个侧表面上的第一侧部边缘部分213和第二侧部边缘部分214的陶瓷主体。
当沿着切割线C2-C2切割棒形层叠体220时，可沿着同一切割线切割彼此叠置的第一内电极的中心部分与形成在第二内电极之间的预定间隔d3。另一方面，可沿着同一切割线切割第二内电极的中心部分与第一内电极之间的预定间隔。
因此，第一内电极和第二内电极的端部可沿着切割线C2-C2交替地暴露到切割表面。陶瓷主体的第一内电极暴露到其的表面可被视为图5中示出的层叠体的第三表面3，陶瓷主体的第二内电极暴露到其的表面可被视为图5中示出的层叠体的第四表面4。
可通过沿着切割线C2-C2切割棒形层叠体220来将条形第一内电极图案221a之间的预定间隔d3切割成两半，从而可在第一内电极121的一端与陶瓷主体的第四表面之间形成预定间隔。此外，可在第二内电极122的一端与陶瓷主体的第三表面之间形成预定间隔。
接下来，可在陶瓷主体的第三表面和第四表面上形成外电极以分别连接到第一内电极和第二内电极。
如在本示例性实施例中，在棒形层叠体220中形成第一侧部边缘部分和第二侧部边缘部分并以片尺寸切割棒形层叠体的情况下，可通过一次工艺在多个层叠体111上形成侧部边缘部分。
此外，虽然未示出，但在形成第一侧部边缘部分和第二侧部边缘部分之前，可以以片尺寸切割棒形层叠体以形成多个层叠体。
也就是说，可按照如下方式切割棒形层叠体：可沿着同一切割线切割彼此叠置的第一内电极的中心部分与第二内电极之间的预定间隔。因此，第一内电极的一端和第二内电极的一端可交替地暴露到切割表面。
然后，可在层叠体的第一表面和第二表面上形成第一侧部边缘部分和第二侧部边缘部分。形成第一侧部边缘部分和第二侧部边缘部分的方法如上所述。
此外，可分别在层叠体的第一内电极暴露到其的第三表面以及层叠体的第二内电极暴露到其的第四表面上形成外电极。
根据本公开的另一示例性实施例，第一内电极和第二内电极的侧表面可分别暴露到层叠体的第一表面和第二表面。可同时切割多个堆叠的第一内电极和第二内电极，从而它们的侧表面可设置在直线上。其后，可在层叠体的第一表面和第二表面上同时形成第一侧部边缘部分和第二侧部边缘部分。可通过层叠体以及第一侧部边缘部分和第二侧部边缘部分形成陶瓷主体。也就是说，第一侧部边缘部分和第二侧部边缘部分可形成陶瓷主体的第一侧表面和第二侧表面。
因此，根据本示例性实施例，可使从多个内电极的侧表面到陶瓷主体的第一表面和第二表面的距离形成为恒定。此外，可使利用陶瓷膏形成的第一侧部边缘部分和第二侧部边缘部分形成为具有薄的厚度。
在下文中，将通过试验性示例详细地描述本公开，但试验性示例仅用于帮助具体理解本公开。因此，本公开的范围不限于此。
试验性示例
使用具有粒径约为50nm或更小的BaTiO3粉末作为基体材料主要成分，并且下表1中示出了辅助成分组分。
在制备浆料时，使用氧化锆球作为混合/分散介质，并将基体材料主要成分粉末和辅助成分粉末与乙醇/甲苯和分散剂混合，然后进行机械球磨。然后，为了实现介电片的强度，添加粘合剂混合。
使用制备的浆料和头部放电型辊上涂布机以10μm至20μm的厚度制造成型片，以形成侧部边缘部分。
此外，以5cm×5cm的尺寸切割成型片，使得可通过将成型片附着到生片的内电极在宽度方向上暴露到其的没有边缘的电极暴露部分来形成侧部边缘部分。
在可使片的变形最小化的条件下通过施加预定温度和预定压力而将成型片附着到片的两个表面，从而制造具有0603尺寸(长度×宽度×高度：0.6mm×0.3mm×0.3mm)的多层陶瓷电容器生片。
在于氮气气氛下在400℃或更低的温度下使如上所述制造的多层陶瓷电容器样品经受煅烧之后，在烧结温度为1200℃或更低和氢气(H2)浓度为0.5％或更低的条件下进行烧结。其后，全面地确认多层陶瓷电容器样品的电特性、绝缘电阻和片强度、侧部边缘部分和内电极之间的界面粘附力、空隙是否被填充、电极的末端上的绝缘层的形成程度、侧部边缘部分的密度的差异等。
使用LCR-测量计在1kHz和AC电压为0.5V下测量使用组合物制造的多层陶瓷电容器(MLCC)的室温电容和耗散因子。此外，各自采取50个样品并且测量其发生介电击穿的击穿电压(BDV)。
使用维氏硬度计在载荷为5kgf和保持时间为5s的条件下测量多层陶瓷电容器(MLCC)的侧部边缘部分的硬度，并相对于片的断裂表面和抛光表面比较诸如侧部边缘部分的密度、绝缘层的形成程度等的精细结构。
下面的[表1]示出了试验性示例(对比示例和发明示例)中的介电组合物。这里，使用BaTiO3作为基体材料主要成分，并且使用构成多层陶瓷电容器(MLCC)的基本供体型添加元素和受体型添加元素以及用作烧结助剂的元素(包括Ba-Si-Al-Na-Li)作为辅助成分。
这里，为了比较根据本公开的发明示例和对比示例的侧部边缘部分的密度、电极的侧表面上的氧化物层的形成、空隙的填充以及界面粘附力，各种地改变添加元素与每个辅助成分的含量比。
下面的[表2]总结并示出了与[表1]中示出的组合物对应的实际的多层陶瓷电容器(0603尺寸)的电特性和精细结构的结果。
[表1]
Figure BDA0001692733800000201
[表2]
Figure BDA0001692733800000211
◎：优异○：良好，△：一般，×：差
如表1和表2中所示，Mg的含量比为0.75mol或更大，这在于电极的与电极的暴露表面相邻的部分中形成绝缘层时以及提高界面粘附力方面是有效的，过量添加Mg减小了侧部边缘部分的密度，并且伴随着增大二次相的形成频率的负面影响。因此，可领会的是，Mg的合适的含量比满足0.75≤Mg≤2.10。
表1和表2还示出了当[Mn/(Mn+Mg+Al)]的含量比满足0.316≤Mn/(Mn+Mg+Al)≤0.500时，电特性令人满意。还可领会的是，当基于100mol的基体材料粉末，镁(Mg)和锰(Mn)的含量分别满足0.75mol≤Mg≤2.1mol以及0.6mol≤Mn≤2.0mol时，Mn的绝对含量适当地确定在满足0.6mol≤Mn≤2.0mol范围内，电特性令人满意。
图7A和图7B是使用根据本公开的对比示例的不充分包含辅助成分Mg的介电组合物的多层陶瓷电容器的截面的扫描电子显微镜(SEM)图片。
图8A和图8B是使用根据本公开的对比示例的过量包含辅助成分Mg的介电组合物的多层陶瓷电容器的截面的扫描电子显微镜(SEM)图片。
参照图7A和图7B，在使用不充分地包含辅助成分Mg的介电组合物的多层陶瓷电容器中，包括氧化物层的氧化区域123和绝缘层没有有效地形成在内电极121和122的与内电极121和122的暴露表面相邻的部分中，并且内电极121和122与侧部边缘部分114之间的界面粘附力会减小。在图7B中，由椭圆指示界面粘附力减小的现象。
参照图8A和图8B，在使用过量包含辅助成分Mg的介电组合物的多层陶瓷电容器中，存在二次相201的形成频率增大以及侧部边缘部分114的密度减小的问题。在图8B中，由圆圈指示侧部边缘部分114的密度减小的现象。
图9A和图9B是分别使用根据本公开的对比示例的不充分包含和过量包含辅助成分Mn的介电组合物的多层陶瓷电容器的截面的扫描电子显微镜(SEM)图片。
参照图9A和图9B，在Mn的含量比类似于Mg而不充分或过量的情况下，烧结特性或空隙填充率受到影响。也就是说，当Mn的含量比基于临界含量比不充分时，空隙没有被有效地填充，从而存在形成空隙202的问题，因此使可靠性劣化。相反地，当过量添加Mn时，内电极121和122以及陶瓷被过度烧结，从而可能发生诸如电极聚集的负面影响。在图9B中，由椭圆指示电极的聚集现象。
图10是使用根据本公开的发明示例的介电组合物制造的多层陶瓷电容器的截面的扫描电子显微镜(SEM)图片。
参照图10，可防止在多层陶瓷电容器的制造工艺(在制造电容器使得内电极暴露到在宽度方向上的主体表面之后，在烧结之前将侧部边缘部分单独地附着到电容器的在宽度方向上的电极暴露表面)中发生的内电极121和122与侧部边缘部分113之间的界面粘附力减小，并且可通过防止在内电极121和111与侧部边缘部分之间形成空隙来提高可靠性。
此外，可在内电极121和122的末端处确保均匀的氧化层和均匀的绝缘层，从而可减小短路缺陷，并且可提高侧部边缘部分113的密度，从而可提高多层陶瓷电容器的机械强度和高温可靠性/耐湿可靠性。
此外，为了增大侧面边缘部分的烧结驱动力以增大侧部边缘部分的密度并有效地填充末端部分中由电极的收缩产生的空隙，除了添加Mn、Na和Li之外，其与诸如Mg、Si、Al等的辅助成分元素的添加组分比也是重要的。
因此，根据本公开的示例性实施例，根据实际电容器中获得的试验性结果，基于Mn-Mg-Al系统中的三元相图，确定Mn的绝对含量比以及[Mn/(Mn+Mg+Al)]的含量比，并且可领会的是，Mn的绝对含量适当地确定在满足0.6mol≤Mn≤2.0mol范围内，并且当与其他辅助成分元素的添加含量比确定在满足0.316≤Mn/(Mn+Mg+Al)≤0.500范围内时，所有的电特性令人满意。
如上阐述的，根据本公开的示例性实施例，可防止在多层陶瓷电容器的制造工艺中(在制造电容器使得内电极暴露到在宽度方向上的主体的表面之后，在烧结之前将侧部边缘部分单独地附着到电容器的在宽度方向上的电极暴露表面)发生的内电极和侧部边缘部分之间的界面粘附力减小。
此外，可通过在经由制造工艺制造的多层陶瓷电容器中防止在内电极与侧部边缘部分之间形成空隙来提高可靠性。
此外，可在内电极的末端上确保均匀的氧化物层和均匀的绝缘层，从而可减小短路缺陷。
此外，可提高侧部边缘部分的密度，从而可提高多层陶瓷电容器的机械强度和高温可靠性/耐湿可靠性。
由于内电极沿着宽度方向完全形成在介电层上，但在内电极暴露到陶瓷主体的在宽度方向上的侧表面之后单独地附着侧部边缘部分，因此可显著地增大内电极之间的叠置区域的面积，从而可实现高电容的多层陶瓷电容器，并且可减少因内电极而产生的台阶。
虽然以上已示出和描述了示例性实施例，但对本领域的技术人员将明显的是，在不脱离如由权利要求限定的本发明的精神的情况下，可做出修改和变形。

Claims (24)

1.一种多层陶瓷电容器，包括：
陶瓷主体，具有彼此背对的第一表面和第二表面以及将所述第一表面和所述第二表面彼此连接的第三表面和第四表面；
多个内电极，设置在所述陶瓷主体中，暴露到所述第一表面和所述第二表面，并各自具有暴露到所述第三表面或所述第四表面的一端；以及
第一侧部边缘部分和第二侧部边缘部分，设置在所述第一表面和所述第二表面上，并覆盖所述内电极的暴露的表面，
其中，所述第一侧部边缘部分和所述第二侧部边缘部分中包含的介电组合物不同于所述陶瓷主体中包含的介电组合物，
所述第一侧部边缘部分和所述第二侧部边缘部分包含钛酸钡基基体材料粉末以及作为辅助成分的镁、锰和铝，并且
基于所述第一侧部边缘部分和所述第二侧部边缘部分中的锰、镁和铝的摩尔含量，锰与镁、锰和铝的含量比满足0.316≤Mn/(Mn+Mg+Al)≤0.500。
2.根据权利要求1所述的多层陶瓷电容器，其中，基于100mol的所述基体材料粉末，镁的含量满足0.75mol≤Mg≤2.10mol。
3.根据权利要求1所述的多层陶瓷电容器，其中，基于100mol的所述基体材料粉末，锰的含量满足0.6mol≤Mn≤2.0mol。
4.根据权利要求1所述的多层陶瓷电容器，其中，所述辅助成分包括钠和锂，并且基于100mol的所述基体材料粉末，钠和锂的含量分别满足0.5mol≤Na≤1.5mol和0.5mol≤Li≤1.5mol。
5.根据权利要求4所述的多层陶瓷电容器，其中，所述辅助成分包括硅，并且基于所述第一侧部边缘部分和所述第二侧部边缘部分中的钠和硅的摩尔含量，硅与钠的含量比满足0.68≤Si/(Na+Si)≤0.87，并且基于所述第一侧部边缘部分和所述第二侧部边缘部分中的锂和硅的摩尔含量，硅与锂的含量比满足0.68≤Si/(Li+Si)≤0.87。
6.根据权利要求1所述的多层陶瓷电容器，其中，所述辅助成分包括第一辅助成分、第二辅助成分和第三辅助成分中的至少一种，其中，所述第一辅助成分为包含Y、Dy、Ho、Er、Gd、Ce、Nd、Sm、La、Tb、Yb和Pr中的至少一种的氧化物或碳酸盐；所述第二辅助成分为包含Ba的氧化物或碳酸盐；并且所述第三辅助成分包含含有Si和Al中的至少一种的氧化物或碳酸盐以及含有Si的玻璃化合物中的至少一种。
7.根据权利要求6所述的多层陶瓷电容器，其中，基于100mol的所述基体材料粉末，所述第一辅助成分的含量为0.0mol至4.0mol；基于100mol的所述基体材料粉末，所述第二辅助成分的含量为0.0mol至5.0mol；并且基于100mol的所述基体材料粉末，所述第三辅助成分的含量为0.0mol至5.0mol。
8.根据权利要求1所述的多层陶瓷电容器，其中，所述第一侧部边缘部分和所述第二侧部边缘部分具有18μm或更小的平均厚度。
9.根据权利要求1所述的多层陶瓷电容器，其中，所述内电极包括：第一内电极，具有暴露到所述第三表面的一端和设置为与所述第四表面分开预定间隔的另一端；以及第二内电极，具有暴露到所述第四表面的一端和设置为与所述第三表面分开所述预定间隔的另一端。
10.一种多层陶瓷电容器，包括：
陶瓷主体，具有彼此背对的第一表面和第二表面以及将所述第一表面和所述第二表面彼此连接的第三表面和第四表面；
多个内电极，设置在所述陶瓷主体中，暴露到所述第一表面和所述第二表面，并各自具有暴露到所述第三表面或所述第四表面的一端；以及
第一侧部边缘部分和第二侧部边缘部分，分别设置在所述第一表面和所述第二表面上，并覆盖所述内电极的暴露的表面，
其中，在所述陶瓷主体的在宽度-厚度方向上的截面中，包含镁的氧化区域设置在所述内电极的与所述暴露的表面相邻的部分中，
所述第一侧部边缘部分和所述第二侧部边缘部分包含钛酸钡基基体材料粉末以及作为辅助成分的镁、锰和铝，并且
基于所述第一侧部边缘部分和所述第二侧部边缘部分中的Mn、Mg和Al的摩尔含量，锰与镁、锰和铝的含量比满足0.316≤Mn/(Mn+Mg+Al)≤0.500。
11.根据权利要求10所述的多层陶瓷电容器，其中，基于100mol的所述基体材料粉末，镁的含量满足0.75mol≤Mg≤2.10mol。
12.根据权利要求10所述的多层陶瓷电容器，其中，基于100mol的所述基体材料粉末，锰的含量满足0.6mol≤Mn≤2.0mol。
13.根据权利要求10所述的多层陶瓷电容器，其中，所述辅助成分包括钠和锂，并且基于100mol的所述基体材料粉末，钠和锂的含量分别满足0.5mol≤Na≤1.5mol和0.5mol≤Li≤1.5mol。
14.根据权利要求13所述的多层陶瓷电容器，其中，所述辅助成分包括硅，并且基于所述第一侧部边缘部分和所述第二侧部边缘部分中的钠和硅的摩尔含量，硅与钠的含量比满足0.68≤Si/(Na+Si)≤0.87，并且基于所述第一侧部边缘部分和所述第二侧部边缘部分中的锂和硅的摩尔含量，硅与锂的含量比满足0.68≤Si/(Li+Si)≤0.87。
15.根据权利要求10所述的多层陶瓷电容器，其中，所述辅助成分包括第一辅助成分、第二辅助成分和第三辅助成分中的至少一种，其中，所述第一辅助成分为包含Y、Dy、Ho、Er、Gd、Ce、Nd、Sm、La、Tb、Yb和Pr中的至少一种的氧化物或碳酸盐；所述第二辅助成分为包含Ba的氧化物或碳酸盐；并且所述第三辅助成分包含含有Si和Al中的至少一种的氧化物或碳酸盐以及含有Si的玻璃化合物中的至少一种。
16.根据权利要求15所述的多层陶瓷电容器，其中，基于100mol的所述基体材料粉末，所述第一辅助成分的含量为0.0mol至4.0mol；基于100mol的所述基体材料粉末，所述第二辅助成分的含量为0.0mol至5.0mol；并且基于100mol的所述基体材料粉末，所述第三辅助成分的含量为0.0mol至5.0mol。
17.根据权利要求10所述的多层陶瓷电容器，其中，所述第一侧部边缘部分和所述第二侧部边缘部分具有18μm或更小的平均厚度。
18.根据权利要求10所述的多层陶瓷电容器，其中，所述内电极包括：第一内电极，具有暴露到所述第三表面的一端和设置为与所述第四表面分开预定间隔的另一端；以及第二内电极，具有暴露到所述第四表面的一端和设置为与所述第三表面分开所述预定间隔的另一端。
19.根据权利要求10所述的多层陶瓷电容器，其中，所述第一侧部边缘部分和所述第二侧部边缘部分中包含的介电组合物不同于所述陶瓷主体中包含的介电组合物。
20.一种多层陶瓷电容器，包括：
陶瓷主体，具有彼此背对的第一表面和第二表面以及将所述第一表面和所述第二表面彼此连接的第三表面和第四表面；
多个内电极，设置在所述陶瓷主体中，暴露到所述第一表面和所述第二表面，并各自具有暴露到所述第三表面或所述第四表面的一端；以及
第一侧部边缘部分和第二侧部边缘部分，分别设置在所述第一表面和所述第二表面上，并覆盖所述内电极的暴露的表面，
其中，所述第一侧部边缘部分和所述第二侧部边缘部分中包含的介电组合物不同于所述陶瓷主体中包含的介电组合物，
所述第一侧部边缘部分和所述第二侧部边缘部分包含钛酸钡基基体材料粉末以及作为辅助成分的镁、锰和铝，并且
基于100mol的所述基体材料粉末，镁的含量和锰的含量分别满足0.75mol≤Mg≤2.10mol和0.6mol≤Mn≤2.0mol。
21.根据权利要求20所述的多层陶瓷电容器，其中，所述辅助成分包括钠和锂，并且基于100mol的所述基体材料粉末，钠和锂的含量分别满足0.5mol≤Na≤1.5mol和0.5mol≤Li≤1.5mol。
22.根据权利要求21所述的多层陶瓷电容器，其中，所述辅助成分包括硅，并且基于所述第一侧部边缘部分和所述第二侧部边缘部分中的钠和硅的摩尔含量，硅与钠的含量比满足0.68≤Si/(Na+Si)≤0.87，并且基于所述第一侧部边缘部分和所述第二侧部边缘部分中的锂和硅的摩尔含量，硅与锂的含量比满足0.68≤Si/(Li+Si)≤0.87。
23.根据权利要求20所述的多层陶瓷电容器，其中，所述辅助成分包括第一辅助成分、第二辅助成分和第三辅助成分中的至少一种，其中，所述第一辅助成分为包含Y、Dy、Ho、Er、Gd、Ce、Nd、Sm、La、Tb、Yb和Pr中的至少一种的氧化物或碳酸盐；所述第二辅助成分为包含Ba的氧化物或碳酸盐；并且所述第三辅助成分包含含有Si和Al中的至少一种的氧化物或碳酸盐以及含有Si的玻璃化合物中的至少一种。
24.根据权利要求23所述的多层陶瓷电容器，其中，基于100mol的所述基体材料粉末，所述第一辅助成分的含量为0.0mol至4.0mol；基于100mol的所述基体材料粉末，所述第二辅助成分的含量为0.0mol至5.0mol；并且基于100mol的所述基体材料粉末，所述第三辅助成分的含量为0.0mol至5.0mol。
CN201810599605.5A 2017-10-13 2018-06-12 多层陶瓷电容器 Active CN109671565B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110268359.7A CN112885603B (zh) 2017-10-13 2018-06-12 多层陶瓷电容器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0133580 2017-10-13
KR1020170133580A KR101987214B1 (ko) 2017-10-13 2017-10-13 적층 세라믹 커패시터

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110268359.7A Division CN112885603B (zh) 2017-10-13 2018-06-12 多层陶瓷电容器

Publications (2)

Publication Number Publication Date
CN109671565A CN109671565A (zh) 2019-04-23
CN109671565B true CN109671565B (zh) 2021-03-30

Family

ID=66096499

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110268359.7A Active CN112885603B (zh) 2017-10-13 2018-06-12 多层陶瓷电容器
CN201810599605.5A Active CN109671565B (zh) 2017-10-13 2018-06-12 多层陶瓷电容器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110268359.7A Active CN112885603B (zh) 2017-10-13 2018-06-12 多层陶瓷电容器

Country Status (4)

Country Link
US (1) US10354798B2 (zh)
JP (2) JP7114850B2 (zh)
KR (1) KR101987214B1 (zh)
CN (2) CN112885603B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885603A (zh) * 2017-10-13 2021-06-01 三星电机株式会社 多层陶瓷电容器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7241472B2 (ja) * 2018-06-01 2023-03-17 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10923279B2 (en) * 2018-10-22 2021-02-16 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
KR20200075287A (ko) * 2018-12-18 2020-06-26 삼성전기주식회사 커패시터 부품
JP2020149996A (ja) * 2019-03-11 2020-09-17 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
KR20190116110A (ko) * 2019-06-14 2019-10-14 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20190116131A (ko) 2019-07-10 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116144A (ko) 2019-07-29 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR102671970B1 (ko) * 2019-08-16 2024-06-05 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102671969B1 (ko) * 2019-08-16 2024-06-05 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116153A (ko) 2019-08-20 2019-10-14 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP2021034648A (ja) * 2019-08-28 2021-03-01 株式会社村田製作所 積層セラミックコンデンサ
KR20210055987A (ko) * 2019-11-08 2021-05-18 삼성전기주식회사 적층 세라믹 커패시터
KR20210081668A (ko) * 2019-12-24 2021-07-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2021150300A (ja) * 2020-03-16 2021-09-27 株式会社村田製作所 積層セラミックコンデンサ
KR20220032339A (ko) * 2020-09-07 2022-03-15 삼성전기주식회사 적층형 전자 부품 및 그 제조방법
KR20230057161A (ko) * 2021-10-21 2023-04-28 삼성전기주식회사 세라믹 전자부품
KR20230057674A (ko) 2021-10-22 2023-05-02 삼성전기주식회사 적층형 커패시터

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521265A (ja) * 1991-05-24 1993-01-29 Sumitomo Metal Ind Ltd コンデンサの製造方法
TW200634869A (en) * 2005-02-04 2006-10-01 Murata Manufacturing Co Multilayer ceramic capacitor and method for manufacturing the same
CN103073305A (zh) * 2011-10-26 2013-05-01 东莞华科电子有限公司 烧结添加组合物、介电陶瓷组合物、及它们的应用
CN104103419A (zh) * 2013-04-08 2014-10-15 三星电机株式会社 多层陶瓷电容器及其制造方法
CN106699166A (zh) * 2016-12-07 2017-05-24 西安理工大学 锂‑钠共掺杂的巨介电陶瓷及其制备方法
CN106887333A (zh) * 2015-12-15 2017-06-23 太阳诱电株式会社 层叠陶瓷电容器和其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000026161A (ja) 1998-07-10 2000-01-25 Matsushita Electric Ind Co Ltd 誘電体磁器組成物
JP3586148B2 (ja) 1998-09-30 2004-11-10 Ｔｄｋ株式会社 非還元性誘電体磁器材料およびその製造方法ならびに積層磁器コンデンサ
US6828266B1 (en) * 2003-05-16 2004-12-07 Ferro Corporation X7R dielectric composition
US6982864B1 (en) * 2004-06-09 2006-01-03 Ferro Corporation Copper termination inks containing lead free and cadmium free glasses for capacitors
JP2006206362A (ja) * 2005-01-27 2006-08-10 Kyocera Corp 誘電体磁器及びこれを用いた積層セラミックコンデンサ
FR2915796B1 (fr) 2007-05-03 2009-06-12 Siemens Vdo Automotive Sas Dispositif de suppression du phenomene d'interferences entre zones de detection capacitives d'un capteur
JP5061961B2 (ja) * 2008-03-04 2012-10-31 Ｔｄｋ株式会社 誘電体磁器組成物
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
JP5275918B2 (ja) * 2009-06-24 2013-08-28 Ｔｄｋ株式会社 積層型セラミック電子部品
KR101113441B1 (ko) * 2009-12-31 2012-02-29 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP5429067B2 (ja) * 2010-06-17 2014-02-26 株式会社村田製作所 セラミック電子部品およびその製造方法
JP5370615B2 (ja) * 2011-02-23 2013-12-18 株式会社村田製作所 積層セラミックコンデンサ
JP5852321B2 (ja) * 2011-04-15 2016-02-03 太陽誘電株式会社 積層セラミックコンデンサ
JP5271377B2 (ja) * 2011-04-18 2013-08-21 太陽誘電株式会社 積層セラミックコンデンサ
KR20130106569A (ko) 2012-03-20 2013-09-30 삼성전기주식회사 유전체 조성물 및 이를 포함하는 세라믹 전자부품
JP5900449B2 (ja) * 2012-12-28 2016-04-06 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
KR101565640B1 (ko) * 2013-04-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101681358B1 (ko) * 2013-04-08 2016-11-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101973414B1 (ko) 2014-02-04 2019-04-29 삼성전기주식회사 저온 소성용 유전체 조성물, 이를 포함하는 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 제조 방법
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP2016001723A (ja) * 2014-05-22 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
JP2016082183A (ja) * 2014-10-22 2016-05-16 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
US10020117B2 (en) * 2016-02-18 2018-07-10 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
KR101987214B1 (ko) * 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521265A (ja) * 1991-05-24 1993-01-29 Sumitomo Metal Ind Ltd コンデンサの製造方法
TW200634869A (en) * 2005-02-04 2006-10-01 Murata Manufacturing Co Multilayer ceramic capacitor and method for manufacturing the same
CN103073305A (zh) * 2011-10-26 2013-05-01 东莞华科电子有限公司 烧结添加组合物、介电陶瓷组合物、及它们的应用
CN104103419A (zh) * 2013-04-08 2014-10-15 三星电机株式会社 多层陶瓷电容器及其制造方法
CN106887333A (zh) * 2015-12-15 2017-06-23 太阳诱电株式会社 层叠陶瓷电容器和其制造方法
CN106699166A (zh) * 2016-12-07 2017-05-24 西安理工大学 锂‑钠共掺杂的巨介电陶瓷及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885603A (zh) * 2017-10-13 2021-06-01 三星电机株式会社 多层陶瓷电容器

Also Published As

Publication number Publication date
CN112885603A (zh) 2021-06-01
US20190115153A1 (en) 2019-04-18
CN112885603B (zh) 2022-06-17
JP7319022B2 (ja) 2023-08-01
US10354798B2 (en) 2019-07-16
JP2022050693A (ja) 2022-03-30
KR101987214B1 (ko) 2019-06-10
KR20190041846A (ko) 2019-04-23
JP2019075530A (ja) 2019-05-16
JP7114850B2 (ja) 2022-08-09
CN109671565A (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
CN109671565B (zh) 多层陶瓷电容器
JP7444346B2 (ja) 積層セラミックキャパシタ
JP4782598B2 (ja) 積層セラミックコンデンサ
US20040176239A1 (en) Dielectric ceramic, manufacturing method thereof, and multilayer ceramic capacitor
US11845698B2 (en) Multilayer ceramic capacitor
JP7348890B2 (ja) セラミック電子部品およびその製造方法
WO2007026614A1 (ja) 誘電体磁器およびその製法、並びに積層セラミックコンデンサ
JP7283019B2 (ja) 誘電体磁器組成物、それを含む積層セラミックキャパシター、及び積層セラミックキャパシターの製造方法
CN110993334B (zh) 多层陶瓷电容器
KR102163417B1 (ko) 적층 세라믹 커패시터
JP2018022750A (ja) 積層セラミックコンデンサ
JP2012169620A (ja) 積層セラミック電子部品及びその製造方法
KR101761940B1 (ko) 적층형 전자 부품 및 이의 제조방법
KR102068812B1 (ko) 적층 세라믹 커패시터
KR20190116180A (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
JP7491494B2 (ja) 積層セラミックキャパシタ
KR102041755B1 (ko) 적층 세라믹 커패시터
JP2002020165A (ja) 誘電体磁器および積層型電子部品
WO2023234392A1 (ja) 積層セラミックコンデンサ
JP4753860B2 (ja) 積層セラミックコンデンサ
KR20220080599A (ko) 유전체 조성물 및 적층형 커패시터
JP2023097316A (ja) 誘電体組成物及び積層型キャパシタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant