KR20210055987A - 적층 세라믹 커패시터 - Google Patents

적층 세라믹 커패시터 Download PDF

Info

Publication number
KR20210055987A
KR20210055987A KR1020190142465A KR20190142465A KR20210055987A KR 20210055987 A KR20210055987 A KR 20210055987A KR 1020190142465 A KR1020190142465 A KR 1020190142465A KR 20190142465 A KR20190142465 A KR 20190142465A KR 20210055987 A KR20210055987 A KR 20210055987A
Authority
KR
South Korea
Prior art keywords
mol
content
terbium
multilayer ceramic
ceramic capacitor
Prior art date
Application number
KR1020190142465A
Other languages
English (en)
Inventor
박재성
김정렬
서인태
김종한
권형순
전희선
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190142465A priority Critical patent/KR20210055987A/ko
Priority to JP2020081577A priority patent/JP2021077854A/ja
Priority to US16/887,167 priority patent/US11315729B2/en
Priority to CN202010762364.9A priority patent/CN112786311A/zh
Publication of KR20210055987A publication Critical patent/KR20210055987A/ko
Priority to US17/710,215 priority patent/US11715596B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H01G4/105—Glass dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Abstract

본 발명의 일 실시형태는 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면을 포함하는 세라믹 바디, 상기 세라믹 바디의 내부에 배치되며, 상기 제1 및 제2 면으로 노출되되, 상기 제3 면 또는 제4 면으로 일단이 노출되는 복수의 내부전극 및 상기 제1 면 및 제2 면에 노출된 상기 내부전극의 단부 상에 배치된 제1 사이드 마진부 및 제2 사이드 마진부를 포함하며, 상기 제1 및 제2 사이드 마진부는 티탄산바륨계 모재 분말과 부성분을 포함하고, 상기 부성분은 란탄계열 희토류 원소를 포함하는 제1 부성분으로서 터븀(Tb)을 포함하며, 상기 터븀(Tb)을 제외한 제1 부성분(RE) 함량 대비 상기 터븀(Tb)의 함량비가 0.110 ≤Tb/RE≤ 2.333 을 만족하는 적층 세라믹 커패시터를 제공한다.

Description

적층 세라믹 커패시터 {A multilayer ceramic capacitor}
본 발명은 적층 세라믹 커패시터 및 그 제조방법에 관한 것으로, 보다 상세하게는 기계적 강도 향상, 고온 및 내습 신뢰성 개선이 가능한 적층 세라믹 커패시터 및 그 제조방법에 관한 것이다.
일반적으로 커패시터, 인덕터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 바디, 바디 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 바디 표면에 설치된 외부전극을 구비한다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다.
적층 세라믹 커패시터의 소형 및 고용량화를 위해서는 높은 유전특성과 우수한 내전압 특성을 갖는 유전체 재료의 확보가 필요하다.
이와 함께 유전체의 박층화와 전극 유효면적의 극대화 (용량구현에 필요한 유효 부피 분율을 증가)가 요구된다.
다만, 유전체의 박층화 및 마진부 단차에 의하여 국부적인 유전체 두께 감소 현상이 발생할 수 있으며, 이러한 현상으로 동반되는 내전압 저하 현상을 최소화할 수 있는 구조적 설계 변경이 필수적이다.
상기와 같이 소형 및 고용량 적층 세라믹 커패시터를 구현하되, 내전압 저하 현상을 막기 위하여, 적층 세라믹 커패시터를 제조함에 있어서, 내부전극이 바디의 폭 방향으로 노출되도록 함으로써, 마진 없는 설계를 통해 내부전극 폭 방향 면적을 극대화하되, 이러한 칩 제작 후 소성 전 단계에서 칩의 폭 방향 전극 노출면에 마진부를 별도로 부착하여 완성하는 방법이 적용되고 있다.
그러나, 상기와 같이 적층 세라믹 커패시터를 제작할 경우 종래에는 사이드 마진부 형성용 유전체 조성을 세라믹 바디의 유전체 조성과 차별화하지 않고 세라믹 바디의 유전체 조성물을 그대로 사용하였다.
이로 인하여, 사이드 마진부 내에 유전체의 물리적 충진 밀도가 낮아 사이드 마진부의 치밀화 저하 현상의 문제 및 소결 과정 중 사이드 마진부의 유전체와 내부 전극의 소결 구동 미스 매칭(mismatching) 현상에 의해 불가피하게 생성되는 전극 끝단부와 마진부 접합면 사이의 계면 공극을 채우지 못하는 문제가 발생하고 있다.
또한, 상기 종래 기술은 마진부 없이 절단된 그린 칩에 마진부 역할을 하는 세라믹 유전체 시트를 물리적 압착으로 부착 후 고온 열처리를 통해 견고한 바디를 갖는 소결체를 구성하도록 하기 때문에, 소결 전 단계에서의 마진부 형성용 시트와 전극 노출면 간의 접착력이 부족할 경우 마진부 탈착으로 인한 외관 불량 및 계면 크랙으로 이어지는 심각한 불량을 초래할 수 있다.
또한, 고온 열처리 과정에서 내부전극 수축에 의해 칩 안쪽으로 부피 변화가 수반될 때 전극 끝단부와 마진부 계면 사이에 보이드(void)가 생성되면서 크랙 발생의 시발점으로 작용하거나 내습 침투 경로가 되어 내습 신뢰성 저하를 유발할 수 있다.
또한, 상기와 같은 문제 해결을 위해 일반적인 방법인 소결 구동력이 높은 재료를 적용시 과도한 입성장 동반에 따른 계면 인접부 최외곽 내부전극의 뭉침 현상이 심화되어 전극과 유전체층 불균일에서 기인하는 내전압 저하 현상이 가속화될 수 있다.
따라서, 마진부 영역의 유전체는 소결 구동력이 우수하여 낮은 물리적 충진 밀도를 갖더라도 세라믹 바디와 동일한 수준의 소체 치밀도 확보가 가능하도록 하여 적층 세라믹 커패시터 강도의 저하를 최소화하여야 한다.
또한, 마진부 영역에 사용되는 유전체는 고온에서 보다 활발한 물질이동이 가능하여 계면 보이드(void)를 채워줄 수 있어야 한다.
또한, 내부전극과의 반응에 의하여 끝단부 접합면에 산화층을 형성함으로써 계면 접합력을 향상시켜야 한다.
한국공개특허공보 2010-0136917
본 발명은 기계적 강도 향상, 고온 및 내습 신뢰성 개선이 가능한 고용량 적층 세라믹 커패시터 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시형태는 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면을 포함하는 세라믹 바디, 상기 세라믹 바디의 내부에 배치되며, 상기 제1 및 제2 면으로 노출되되, 상기 제3 면 또는 제4 면으로 일단이 노출되는 복수의 내부전극 및 상기 제1 면 및 제2 면에 노출된 상기 내부전극의 단부 상에 배치된 제1 사이드 마진부 및 제2 사이드 마진부를 포함하며, 상기 제1 및 제2 사이드 마진부는 티탄산바륨계 모재 분말과 부성분을 포함하고, 상기 부성분은 란탄계열 희토류 원소를 포함하는 제1 부성분으로서 터븀(Tb)을 포함하며, 상기 터븀(Tb)을 제외한 제1 부성분(RE) 함량 대비 상기 터븀(Tb)의 함량비가 0.110 ≤Tb/RE≤ 2.333 을 만족하는 적층 세라믹 커패시터를 제공한다.
본 발명의 다른 실시형태는 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면을 포함하는 세라믹 바디, 상기 세라믹 바디의 내부에 배치되며, 상기 제1 및 제2 면으로 노출되되, 상기 제3 면 또는 제4 면으로 일단이 노출되는 복수 개의 내부전극 및 상기 제1 면 및 제2 면에 노출된 상기 내부전극의 단부 상에 배치된 제1 사이드 마진부 및 제2 사이드 마진부를 포함하며, 상기 제1 및 제2 사이드 마진부는 티탄산바륨계 모재 분말과 부성분을 포함하고, 상기 부성분은 란탄계열 희토류 원소를 포함하는 제1 부성분으로서 터븀(Tb)을 포함하며, 상기 터븀(Tb)을 제외한 제1 부성분(RE) 함량 대비 상기 터븀(Tb)의 함량비가 0.110 ≤Tb/RE≤ 2.333 을 만족하고, 상기 제1 및 제2 사이드 마진부가 포함하는 유전체 조성과 상기 세라믹 바디가 포함하는 유전체 조성은 서로 다르고, 상기 제1 및 제2 사이드 마진부가 포함하는 상기 터븀(Tb)의 함량은 상기 세라믹 바디가 포함하는 터븀(Tb)의 함량보다 많은 적층 세라믹 커패시터를 제공한다.
본 발명의 일 실시형태에 의하면, 내부전극이 바디의 폭 방향으로 노출되도록 칩 제작 후 소성 전 단계에서 칩의 폭 방향 전극 노출면에 마진부를 별도로 부착하는 적층 세라믹 커패시터 제조 공정시 발생하는 내부 전극과 마진부 사이의 계면 밀착력 저하를 막을 수 있다.
또한, 상기 제조 공정에 의해 제작된 적층 세라믹 커패시터에 있어서, 내부 전극과 마진부 사이에 공극 생성을 막아 신뢰성을 향상시킬 수 있다.
또한, 내부전극 끝단에 균일한 산화층 및 절연층을 확보할 수 있어, 쇼트 불량을 개선할 수 있다.
또한, 마진부의 치밀도를 향상시킬 수 있어, 적층 세라믹 커패시터의 기계적 강도 향상 및 고온/내습 신뢰성 개선의 효과가 있다.
상기 내부 전극은 유전체층의 폭 방향에 대해서는 전체적으로 형성되되, 바디의 폭 방향 측면으로 노출된 후 마진부가 별도로 부착되기 때문에, 내부전극 간의 중첩 면적을 극대화하여 고용량 적층 세라믹 커패시터를 구현할 수 있으며, 내부전극에 의한 단차의 발생을 줄일 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1의 I-I'선에 따른 단면도이다.
도 3은 도 1의 II-II'선에 따른 단면도이다.
도 4는 도 1에 도시된 적층 세라믹 커패시터를 구성하는 일 유전체층을 나타내는 상부 평면도이다.
도 5a 내지 도 5f는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1의 I-I'선에 따른 단면도이다.
도 3은 도 1의 II-II'선에 따른 단면도이다.
도 4는 도 1에 도시된 적층 세라믹 커패시터를 구성하는 일 유전체층을 나타내는 상부 평면도이다.
도 1 내지 도 4를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터는 세라믹 바디(110), 상기 세라믹 바디(110)의 내부에 형성되는 복수의 내부전극(121, 122) 및 상기 세라믹 바디(110)의 외표면에 형성되는 외부전극(131, 132)을 포함한다.
상기 세라믹 바디(110)는 서로 대향하는 제1 면(1) 및 제2 면(2)과 상기 제1 면 및 제2 면을 연결하는 제3 면(3) 및 제4 면(4)과 상면과 하면인 제5 면(5) 및 제6 면(6)을 가질 수 있다.
상기 제1 면(1) 및 제2 면(2)은 세라믹 바디(110)의 폭 방향으로 마주보는 면으로, 상기 제3 면(3) 및 제4 면(4)은 길이 방향으로 마주보는 면으로 정의될 수 있으며, 상기 제5 면(5) 및 제6 면(6)은 두께 방향으로 마주보는 면으로 정의될 수 있다.
상기 세라믹 바디(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 직방체 형상일 수 있다.
상기 세라믹 바디(110) 내부에 형성된 복수 개의 내부전극(121, 122)은 세라믹 바디의 제3 면(3) 또는 제4 면(4)으로 일단이 노출된다.
상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있다.
제1 내부전극(121)의 일단은 제3 면(3)으로 노출되고, 제2 내부전극(122)의 일단은 제4 면(4)으로 노출될 수 있다.
상기 제1 내부전극(121) 및 제2 내부전극(122)의 타단은 제3 면(3) 또는 제4 면(4)으로부터 일정 간격을 두고 형성된다. 이에 대한 보다 구체적인 사항은 후술하도록 한다.
상기 세라믹 바디의 제3 면(3) 및 제4 면(4)에는 제1 및 제2 외부전극(131, 132)이 형성되어 상기 내부전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는, 상기 세라믹 바디(110)의 내부에 배치되며, 상기 제1 및 제2 면(1, 2)으로 노출되되, 상기 제3 면(3) 또는 제4 면(4)으로 일단이 노출되는 복수의 내부전극(121, 122) 및 상기 제1 면(1) 및 제2 면(2)에 노출된 상기 내부전극(121, 122)의 단부 상에 배치된 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)를 포함한다.
상기 세라믹 바디(110)의 내부에는 복수의 내부전극(121, 122)이 형성되어 있으며, 상기 복수의 내부전극(121, 122)의 각 말단은 상기 세라믹 바디(110)의 폭 방향 면인 제1 면(1) 및 제2 면(2)에 노출되며, 노출된 단부 상에 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)가 배치된다.
제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께(d1)는 18㎛ 이하일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)는 복수의 유전체층(112)이 적층된 적층체(111)와 상기 적층체의 양 측면에 형성되는 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)로 구성될 수 있다.
상기 적층체(111)를 구성하는 복수의 유전체층(112)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 적층체(111)의 길이는 상기 세라믹 바디(110)의 길이에 해당하며, 상기 세라믹 바디(110)의 길이는 상기 세라믹 바디의 제3 면(3)에서 제4 면(4)까지의 거리에 해당한다. 즉, 세라믹 바디(110)의 제3 및 제4 면은 적층체(111)의 제3 면 및 제4 면으로 이해될 수 있다.
상기 적층체(111)는 복수의 유전체층(112)의 적층에 의하여 형성되는 것으로, 상기 유전체층(112)의 길이는 세라믹 바디의 제3 면(3)과 제4 면(4) 사이의 거리를 형성한다.
이에 제한되는 것은 아니나, 본 발명의 일 실시형태에 따르면 세라믹 바디의 길이는 400 내지 1400㎛일 수 있다. 보다 구체적으로, 세라믹 바디의 길이는 400 내지 800㎛이거나, 600 내지 1400㎛일 수 있다.
상기 유전체층 상에 내부전극(121, 122)이 형성될 수 있으며, 내부전극(121, 122)은 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 바디 내부에 형성될 수 있다.
도 4를 참조하면, 유전체층(112)에 제1 내부전극(121)이 형성되어 있다. 상기 제1 내부전극(121)은 유전체층의 길이 방향에 대해서는 전체적으로 형성되지 않는다. 즉, 제1 내부전극(121)의 일단은 세라믹 바디의 제4 면(4)으로부터 소정의 간격(d2)을 두고 형성될 수 있고, 제1 내부전극(121)의 타단은 제3 면(3)까지 형성되어 제3 면(3)으로 노출될 수 있다.
적층체의 제3 면(3)으로 노출된 제1 내부전극의 타단은 제1 외부전극(131)과 연결된다.
제1 내부전극과 반대로 제2 내부전극(122)의 일단은 제3 면(3)으로부터 소정의 간격을 두고 형성되고, 제2 내부전극(122)의 타단은 제4 면(4)으로 노출되어 제2 외부전극(132)과 연결된다.
상기 유전체층(112)은 제1 내부전극(121)의 폭과 동일한 폭을 가질 수 있다. 즉, 상기 제1 내부전극(121)은 유전체층(112)의 폭 방향에 대해서는 전체적으로 형성될 수 있다.
이에 제한되는 것은 아니나, 본 발명의 일 실시형태에 따르면 유전체층의 폭 및 내부전극의 폭은 100 내지 900㎛일 수 있다. 보다 구체적으로, 유전체층의 폭 및 내부전극의 폭은 100 내지 500㎛이거나, 100 내지 900㎛일 수 있다.
세라믹 바디가 소형화될수록 사이드 마진부의 두께가 적층 세라믹 커패시터의 전기적 특성에 영향을 미칠 수 있다. 본 발명의 일 실시형태에 따르면 사이드 마진부의 두께가 18㎛ 이하로 형성되어 소형화된 적층 세라믹 커패시터의 특성을 향상시킬 수 있다.
본 발명의 일 실시형태에서 내부전극과 유전체층은 동시에 절단되어 형성되는 것으로, 내부전극의 폭과 유전체층의 폭은 동일하게 형성될 수 있다. 이에 대한 보다 구체적인 사항은 후술하도록 한다.
본 실시형태에서, 유전체층의 폭은 내부전극의 폭과 동일하게 형성되며, 이로 인하여 세라믹 바디(110)의 폭 방향 제1 및 제2 면으로 내부전극(121, 122)의 말단이 노출될 수 있다.
상기 내부전극(121, 122)의 말단이 노출된 세라믹 바디(110)의 폭 방향 양 측면에는 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)가 형성될 수 있다.
상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께는 18㎛ 이하일 수 있다. 상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께가 작을수록 상대적으로 세라믹 바디 내에 형성되는 내부전극의 중첩 면적이 넓어질 수 있다.
상기 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께는 적층체(111)의 측면으로 노출되는 내부전극의 쇼트를 방지할 수 있는 두께를 가지면 특별히 제한되지 않으나, 예를 들면 제1 사이드 마진부(113) 및 제2 사이드 마진부(114)의 두께는 2㎛ 이상일 수 있다.
상기 제1 및 제2 사이드 마진부의 두께가 2㎛ 미만이면 외부 충격에 대한 기계적 강도가 저하될 우려가 있고, 상기 제1 및 제2 사이드 마진부의 두께가 18㎛ 를 초과하면 상대적으로 내부전극의 중첩 면적이 감소하여 적층 세라믹 커패시터의 고용량을 확보하기 어려울 수 있다.
적층 세라믹 커패시터의 용량을 극대화하기 위해서 유전체층을 박막화하는 방법, 박막화된 유전체층을 고적층화하는 방법, 내부전극의 커버리지를 향상시키는 방법 등이 고려되고 있다.
또한, 용량을 형성하는 내부전극의 중첩 면적을 향상시키는 방법이 고려되고 있다.
내부전극의 중첩 면적을 늘리기 위해서는 내부전극이 형성되지 않은 마진부 영역이 최소화되어야 한다.
특히, 적층 세라믹 커패시터가 소형화될수록 내부전극의 중첩 영역을 늘리기 위해서는 마진부 영역이 최소화되어야 한다.
본 실시형태에 따르면, 유전체층의 폭 방향 전체에 내부전극이 형성되고, 사이드 마진부의 두께가 18㎛ 이하로 설정되어 내부전극의 중첩 면적이 넓은 특징을 갖는다.
일반적으로, 유전체층이 고적층화 될수록 유전체층 및 내부 전극의 두께는 얇아지게 된다. 따라서 내부 전극이 쇼트되는 현상이 빈번하게 발생할 수 있다. 또한, 유전체층 일부에만 내부전극이 형성되는 경우 내부전극에 의한 단차가 발생하여 절연 저항의 가속 수명이나 신뢰성이 저하될 수 있다.
그러나, 본 실시형태에 따르면 박막의 내부전극 및 유전체층을 형성하더라도, 내부전극이 유전체층의 폭방향에 대하여 전체적으로 형성되기 때문에 내부전극의 중첩 면적이 커져 적층 세라믹 커패시터의 용량을 크게 할 수 있다.
또한, 내부 전극에 의한 단차를 감소시켜 절연 저항의 가속 수명이 향상되어 용량 특성이 우수하면서도 신뢰성이 우수한 적층 세라믹 커패시터를 제공할 수 있다.
한편, 상기와 같이 적층 세라믹 커패시터를 제작할 경우 종래에는 사이드 마진부 형성용 유전체 조성을 세라믹 바디의 유전체 조성과 차별화하지 않고 세라믹 바디의 유전체 조성물을 그대로 사용하였다.
이로 인하여, 사이드 마진부 내에 유전체의 물리적 충진 밀도가 낮아 사이드 마진부의 치밀화 저하 현상의 문제 및 소결 과정 중 사이드 마진부의 유전체와 내부 전극의 소결 구동 미스 매칭(mismatching) 현상에 의해 불가피하게 생성되는 전극 끝단부와 마진부 접합면 사이의 계면 공극을 채우지 못하는 문제가 발생하고 있다.
또한, 마진부 없이 절단된 그린 칩에 사이드 마진부 역할을 하는 세라믹 유전체 시트를 물리적 압착으로 부착 후 고온 열처리를 통해 견고한 바디를 갖는 소결체를 구성하도록 하기 때문에, 소결 전 단계에서의 마진부 형성용 시트와 전극 노출면 간의 접착력이 부족할 경우 사이드 마진부 탈착으로 인한 외관 불량 및 계면 크랙으로 이어지는 심각한 불량을 초래할 수 있다.
또한, 고온 열처리 과정에서 내부전극 수축에 의해 칩 안쪽으로 부피 변화가 수반될 때 전극 끝단부와 마진부 계면 사이에 보이드(void)가 생성되면서 크랙 발생의 시발점으로 작용하거나 내습 침투 경로가 되어 내습 신뢰성 저하를 유발할 수 있다.
따라서, 마진부 영역의 유전체는 소결 구동력이 우수하여 낮은 물리적 충진 밀도를 갖더라도 세라믹 바디와 동일한 수준의 소체 치밀도 확보가 가능하도록 하여 적층 세라믹 커패시터 강도의 저하를 최소화하여야 한다.
또한, 마진부 영역에 사용되는 유전체는 고온에서 보다 활발한 물질이동이 가능하여 계면 보이드(void)를 채워줄 수 있어야 한다.
또한, 내부전극과의 반응에 의하여 끝단부 접합면에 산화층을 형성함으로써 계면 접합력을 향상시켜야 한다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 사이드 마진부(113, 114)가 포함하는 유전체 조성과 세라믹 바디(110)가 포함하는 유전체 조성은 서로 다르다.
또한, 상기 제1 및 제2 사이드 마진부(113, 114)는 티탄산바륨계 모재 분말과 부성분을 포함하고, 상기 부성분은 란탄계열 희토류 원소를 포함하는 제1 부성분으로서 터븀(Tb)을 포함하며, 상기 터븀(Tb)을 제외한 제1 부성분(RE) 함량 대비 상기 터븀(Tb)의 함량비가 0.110 ≤Tb/RE≤ 2.333 을 만족한다.
상기 제1 및 제2 사이드 마진부(113, 114)는 티탄산바륨계 모재 분말과 부성분을 포함하고, 상기 부성분은 란탄계열 희토류 원소를 포함하는 제1 부성분으로서 터븀(Tb)을 포함하며, 상기 터븀(Tb)을 제외한 제1 부성분(RE) 함량 대비 상기 터븀(Tb)의 함량비가 0.110 ≤Tb/RE≤ 2.333 을 만족하도록 조절함으로써, 상기의 문제점을 해결할 수 있다.
구체적으로, 본 발명의 일 실시형태에 따르면, 내부 전극과 마진부 사이의 계면 밀착력 저하를 막을 수 있으며, 내부 전극과 마진부 사이에 공극 생성을 막아 신뢰성을 향상시킬 수 있다.
또한, 내부전극 끝단에 균일한 산화층 및 절연층을 확보할 수 있어, 쇼트 불량을 개선할 수 있으며, 마진부의 치밀도를 향상시킬 수 있어, 적층 세라믹 커패시터의 기계적 강도 향상 및 고온/내습 신뢰성 개선의 효과가 있다.
상기 터븀(Tb)을 제외한 제1 부성분(RE) 함량 대비 상기 터븀(Tb)의 함량비 (Tb/RE)가 0.110 미만일 경우에는 터븀(Tb)의 함량이 적어 내부 전극과 마진부 사이에 발생한 공극을 효과적으로 채우지 못하여 신뢰성이 저하될 수 있다.
상기 터븀(Tb)을 제외한 제1 부성분(RE) 함량 대비 상기 터븀(Tb)의 함량비 (Tb/RE)가 2.333 을 초과하는 경우에는 터븀(Tb)의 함량이 과량인 경우로서, 결함화학적인 반응식에 의해 생성되는 전자 방출 현상에 의한 누설 전류 (Leakage Current) 증가로 유전체층 절연 저항 저하 현상이 동반되는 부작용이 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 사이드 마진부(113, 114)가 포함하는 상기 터븀(Tb)의 함량은 상기 모재 분말 100 mol 대비 0.15 mol ≤Tb≤ 1.35 mol을 만족할 수 있다.
상기 제1 및 제2 사이드 마진부(113, 114)가 포함하는 상기 터븀(Tb)의 함량이 상기 모재 분말 100 mol 대비 0.15 mol ≤Tb≤ 1.35 mol을 만족함으로써, 내부 전극과 마진부 사이의 계면 밀착력 저하를 막을 수 있으며, 내부 전극과 마진부 사이에 공극 생성을 막아 신뢰성을 향상시킬 수 있다.
또한, 내부전극 끝단에 균일한 산화층 및 절연층을 확보할 수 있어, 쇼트 불량을 개선할 수 있으며, 마진부의 치밀도를 향상시킬 수 있어, 적층 세라믹 커패시터의 기계적 강도 향상 및 고온/내습 신뢰성 개선의 효과가 있다.
상기 터븀(Tb)의 함량은 상기 모재 분말 100 mol 대비 0.15 mol 미만일 경우에는 터븀(Tb)의 함량이 적어 내부 전극과 마진부 사이에 발생한 공극을 효과적으로 채우지 못하여 신뢰성이 저하될 수 있다.
상기 터븀(Tb)의 함량은 상기 모재 분말 100 mol 대비 1.35 mol을 초과하는 경우에는 터븀(Tb)의 함량이 과량인 경우로서, 결함화학적인 반응식에 의해 생성되는 전자 방출 현상에 의한 누설 전류 (Leakage Current) 증가로 유전체층 절연 저항 저하 현상이 동반되는 부작용이 있다.
본 발명의 일 실시형태에 따르면, 상기 부성분은 마그네슘(Mg)과 바륨(Ba)을 포함하며, 상기 바륨(Ba)의 함량 대비 상기 마그네슘(Mg)의 함량비가 0.125 ≤Mg/Ba≤ 0.500 을 만족할 수 있다.
상기 부성분은 마그네슘(Mg)과 바륨(Ba)을 포함하며, 상기 바륨(Ba)의 함량 대비 상기 마그네슘(Mg)의 함량비가 0.125 ≤Mg/Ba≤ 0.500 을 만족하도록 조절함으로써, 내부 전극과 마진부 사이의 계면 밀착력 저하를 막을 수 있으며, 내부 전극과 마진부 사이에 공극 생성을 막아 신뢰성을 향상시킬 수 있다.
또한, 내부전극 끝단에 균일한 산화층 및 절연층을 확보할 수 있어, 쇼트 불량을 개선할 수 있으며, 마진부의 치밀도를 향상시킬 수 있어, 적층 세라믹 커패시터의 기계적 강도 향상 및 고온/내습 신뢰성 개선의 효과가 있다.
상기 바륨(Ba)의 함량 대비 상기 마그네슘(Mg)의 함량비(Mg/Ba)가 0.125 미만일 경우에는 마진부 치밀도 저하, 계면 보이드 발생 및 유전체와 내부전극 끝단부의 두께 불균일 등의 문제가 발생하여 신뢰성이 저하될 수 있다.
상기 바륨(Ba)의 함량 대비 상기 마그네슘(Mg)의 함량비(Mg/Ba)가 0.500을 초과하는 경우에는 유전 특성이 저하될 수 있다.
상기 마그네슘(Mg)의 함량은 상기 모재 분말 100 mol 대비 0.25 mol ≤Mg≤ 1.0 mol을 만족할 수 있다.
상기 마그네슘(Mg)의 함량이 상기 모재 분말 100 mol 대비 0.25 mol ≤Mg≤ 1.0 mol을 만족하도록 조절함으로써, 내부 전극과 마진부 사이의 계면 밀착력 저하를 막을 수 있으며, 내부 전극과 마진부 사이에 공극 생성을 막아 신뢰성을 향상시킬 수 있다.
또한, 내부전극 끝단에 균일한 산화층 및 절연층을 확보할 수 있어, 쇼트 불량을 개선할 수 있으며, 마진부의 치밀도를 향상시킬 수 있어, 적층 세라믹 커패시터의 기계적 강도 향상 및 고온/내습 신뢰성 개선의 효과가 있다.
상기 마그네슘(Mg)의 함량이 상기 모재 분말 100 mol 대비 0.25 mol 미만일 경우에는 마진부 치밀도 저하, 계면 보이드 발생 및 유전체와 내부전극 끝단부의 두께 불균일 등의 문제가 발생하여 신뢰성이 저하될 수 있다.
상기 마그네슘(Mg)의 함량이 상기 모재 분말 100 mol 대비 1.0 mol을 초과하는 경우에는 유전 특성이 저하될 수 있다.
상술한 바와 같이, 내부전극이 바디의 폭 방향으로 노출되도록 함으로써, 마진 없는 설계를 통해 내부전극 폭 방향 면적을 극대화하되, 이러한 칩 제작 후 소성 전 단계에서 칩의 폭 방향 전극 노출면에 마진부를 별도로 부착하는 방법에 의해 적층 세라믹 커패시터를 제작할 경우, 내부전극 노출면의 절단 공정시 내부전극 노출면의 밀림 현상으로 상하층 전극이 연결되어 쇼트 불량 및 내전압 저하의 문제가 발생할 수 있다.
또한, 금속과 세라믹의 이종 접합 시 계면에서의 소결 과정 중 비표면적 감소에 의한 표면에너지를 낮출려는 자발적 반응 때문에 계면이 벌어지는 물리/화학적 현상이 발생할 수 있다.
따라서, 이 두 가지 문제를 모두 해결하기 위해서는 내부전극으로 사용되는 니켈(Ni)과 가장 친화도가 높아 쉽게 고용되면서 2차상 생성 없이 균일한 산화층을 형성할 수 있는 원소를 선정하는 것이 필요하다.
본 발명의 일 실시형태에 따르면, 양이온과 음이온의 비율이 1:1인 NaCl 구조로 구성되어있는 NiO와 동일한 구조를 갖고 동시에 산소 친화도가 높은 Mg 산화물의 절대 함량비를 조절함으로써 니켈(Ni) 전극 끝단에 고른 절연층 생성과 함께 산화층 생성에 의한 사이드 마진부 세라믹과의 결합력을 증가시킬 수 있다.
이때, Mg의 함량비가 최적 조성비를 넘어서는 경우 과량의 Mg 첨가에 의한 소결성 저하 또는 2차상 생성에 의한 내전압 저하를 초래할 수 있으므로 그 함량비 선정이 매우 중요하다.
또한, 추가로 요구되는 특성으로 내습 신뢰성을 포함한 적층 세라믹 커패시터의 내전압 개선과 크랙 발생 억제를 위해서 사이드 마진부의 치밀도 확보와 전극 끝단부 보이드(Void)를 효과적으로 충진해야 하는데 이를 위해서는 무엇보다 세라믹의 소결 구동력 향상과 고온에서의 활발한 물질 이동 (mass transport) 유도가 필요하다.
상기 바륨(Ba)의 함량은 상기 모재 분말 100 mol 대비 0.5 mol ≤Ba≤ 3.0 mol을 만족할 수 있다.
상기 바륨(Ba)의 함량에 대한 자세한 설명은 후술하도록 한다.
본 발명의 일 실시형태에 따르면, 상기 부성분은, 상기 Ba을 포함하는 산화물 또는 탄산염인 제2 부성분, 및 상기 모재 분말 100 mol에 대하여, Si 및 Al 중 적어도 하나를 포함하는 산화물 또는 탄산염, 혹은 Si를 포함하는 글라스(Glass) 화합물 중 적어도 하나를 포함하는 0.0 초과 4.5 mol 미만의 함량을 포함하는 제3 부성분을 포함하며, 상기 바륨(Ba)과 규소(Si)의 총 함량 대비 상기 마그네슘(Mg)의 함량비가 0.09 ≤Mg/(Ba+Si)≤ 0.19 을 만족할 수 있다.
상기 바륨(Ba)과 규소(Si)의 총 함량 대비 상기 마그네슘(Mg)의 함량비가 0.09 ≤Mg/(Ba+Si)≤ 0.19 을 만족하도록 조절함으로써, 내부 전극과 마진부 사이에 공극 생성을 막아 신뢰성을 향상시킬 수 있다.
또한, 내부전극 끝단에 균일한 산화층 및 절연층을 확보할 수 있어, 쇼트 불량을 개선할 수 있으며, 마진부의 치밀도를 향상시킬 수 있어, 적층 세라믹 커패시터의 기계적 강도 향상 및 고온/내습 신뢰성 개선의 효과가 있다.
바륨(Ba)과 규소(Si)의 총 함량 대비 상기 마그네슘(Mg)의 함량비(Mg/(Ba+Si))가 0.09 미만일 경우에는 마진부 치밀도 저하 및 계면 보이드 발생 등의 문제가 발생하여 신뢰성이 저하될 수 있다.
바륨(Ba)과 규소(Si)의 총 함량 대비 상기 마그네슘(Mg)의 함량비(Mg/(Ba+Si))가 0.19를 초과하는 경우에는 액티브 유전체층 내로 마그네슘(Mg)의 과도한 확산에 의해 유전 특성이 저하될 수 있다.
특히, 바륨(Ba)과 규소(Si)는 상기 2 원소의 시스템(system)에서의 binary phase diagrams의 융해 라인(Eutectic Line)을 근거로 액상 소결에 의한 저온 치밀화 또는 터븀(Tb), 마그네슘(Mg) 등의 BaTiO3 격자 내에서 용해 한계(solubility limit)을 결정하는 중요한 부성분이기 때문에, 상기 터븀(Tb) 및 마그네슘(Mg)과의 첨가 비율에 대한 상호 관계가 중요하다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 사이드 마진부(113, 114)가 포함하는 유전체 조성과 세라믹 바디(110)가 포함하는 유전체 조성은 서로 다르며, 이하에서는 상기 제1 및 제2 사이드 마진부(113, 114)가 포함하는 유전체 조성에 대하여 설명하도록 한다.
a) 모재 주성분
본 발명의 일 실시형태에 따른 제1 및 제2 사이드 마진부(113, 114)가 포함하는 유전체 자기 조성물은 Ba 및 Ti를 포함하는 모재 주성분을 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 모재 주성분은 BaTiO3 또는 Ca, Zr, Sn 등이 일부 고용된 (Ba,Ca)(Ti,Ca)O3, (Ba,Ca)(Ti,Zr)O3, Ba(Ti,Zr)O3, (Ba,Ca)(Ti,Sn)O3로 표현되는 주성분을 포함한다. 상기 모재 주성분은 분말 형태로 포함될 수 있다.
b)제1 부성분
본 발명의 일 실시형태에 따르면, 란탄계열 희토류 원소를 포함하는 제1 부성분으로서 터븀(Tb)을 포함하며, 이에 더하여, 상기 모재 분말 100 mol에 대하여, Y, Dy, Ho, Er, Gd, Ce, Nd, Sm, La, Yb 및 Pr 중 적어도 하나를 포함하는 산화물 또는 탄산염인 0.0 초과 4.0 mol 이하 함량의 제1 부성분을 포함할 수 있다.
상기 제1 부성분의 함량은 산화물 또는 탄산염과 같은 첨가 형태를 구분하지 않고 제1 부성분에 포함된 Tb, Y, Dy, Ho, Er, Gd, Ce, Nd, Sm, La, Yb 및 Pr 중 적어도 하나 이상의 원소의 함량을 기준으로 할 수 있다.
예를 들어, 상기 제1 부성분에 포함된 Tb, Y, Dy, Ho, Er, Gd, Ce, Nd, Sm, La, Yb 및 Pr 중 적어도 하나 이상의 원소의 함량의 총합은 상기 모재 주성분 100 mol에 대하여 4.0 mol 이하일 수 있다.
상기 제1 부성분은 본 발명의 일 실시형태에서 유전체 자기 조성물이 적용된 적층 세라믹 커패시터의 신뢰성 저하를 막는 역할을 한다.
상기 제1 부성분의 함량이 상기 모재 주성분 100 mol에 대하여 4.0 mol을 초과하는 경우에는 파이로클로(Pyrochlore, RE2Ti2O7)(여기서, RE는 Y, Dy, Ho, Er, Gd, Ce, Nd, Sm, La, Yb 및 Pr 중 적어도 하나 이상의 원소) 이차상 생성에 의해 고온 내전압 특성이 저하될 수 있다.
c)제2 부성분
본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 Ba 원소의, 산화물 및 탄산염으로 이루어진 군에서 선택되는 하나 이상을 포함하는 제2 부성분을 포함할 수 있다.
상기 제2 부성분은 상기 모재 분말 100mol에 대하여 0.5 mol ≤Ba≤ 3.0 mol의 함량으로 포함될 수 있다.
상기 제2 부성분의 함량은 산화물 또는 탄산염과 같은 첨가 형태를 구분하지 않고 제2 부성분에 포함된 Ba 원소의 함량을 기준으로 할 수 있다.
상기 제2 부성분이 상기 모재 분말 100mol에 대하여 0.5 mol ≤Ba≤ 3.0 mol로 포함되는 경우 고온 내전압 특성이 향상될 수 있다.
d)제3 부성분
본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 Si 및 Al 중 적어도 하나를 포함하는 산화물 또는 탄산염, 혹은 Si를 포함하는 글라스(Glass) 화합물 중 적어도 하나를 포함하는 제3 부성분을 포함할 수 있다.
상기 제3 부성분은 상기 모재 분말 100 mol에 대하여 0.0 초과 4.5 mol 미만 함량으로 포함될 수 있다.
상기 제3 부성분의 함량은 글라스, 산화물 또는 탄산염과 같은 첨가 형태를 구분하지 않고 제3 부성분에 포함된 Si 혹은 Al 원소의 함량을 기준으로 할 수 있다.
상기 제3 부성분의 함량이 모재 분말 100 mol에 대하여 4.5 mol 이상 포함되는 경우 소결성 및 치밀도 저하, 2차 상 생성 등의 문제가 있을 수 있어 바람직하지 못하다.
본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터는 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면을 포함하는 세라믹 바디, 상기 세라믹 바디의 내부에 배치되며, 상기 제1 및 제2 면으로 노출되되, 상기 제3 면 또는 제4 면으로 일단이 노출되는 복수 개의 내부전극 및 상기 제1 면 및 제2 면에 노출된 상기 내부전극의 단부 상에 배치된 제1 사이드 마진부 및 제2 사이드 마진부를 포함하며, 상기 제1 및 제2 사이드 마진부는 티탄산바륨계 모재 분말과 부성분을 포함하고, 상기 부성분은 란탄계열 희토류 원소를 포함하는 제1 부성분으로서 터븀(Tb)을 포함하며, 상기 터븀(Tb)을 제외한 제1 부성분(RE) 함량 대비 상기 터븀(Tb)의 함량비가 0.110 ≤Tb/RE≤ 2.333 을 만족하고, 상기 제1 및 제2 사이드 마진부가 포함하는 유전체 조성과 상기 세라믹 바디가 포함하는 유전체 조성은 서로 다르고, 상기 제1 및 제2 사이드 마진부가 포함하는 상기 터븀(Tb)의 함량은 상기 세라믹 바디가 포함하는 터븀(Tb)의 함량보다 많다.
본 발명의 다른 실시형태에 따르면, 상기 제1 및 제2 사이드 마진부(113, 114)가 포함하는 유전체 조성과 세라믹 바디(110)가 포함하는 유전체 조성은 서로 다르며, 상기 제1 및 제2 사이드 마진부(113, 114)는 티탄산바륨계 모재 분말과 부성분을 포함하고, 상기 부성분은 란탄계열 희토류 원소를 포함하는 제1 부성분으로서 터븀(Tb)을 포함하며, 상기 터븀(Tb)을 제외한 제1 부성분(RE) 함량 대비 상기 터븀(Tb)의 함량비가 0.110 ≤Tb/RE≤ 2.333 을 만족하고, 상기 제1 및 제2 사이드 마진부(113, 114)가 포함하는 상기 터븀(Tb)의 함량은 상기 세라믹 바디(110)가 포함하는 터븀(Tb)의 함량보다 많다.
본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터에 있어서, 상기 제1 및 제2 사이드 마진부(113, 114)가 포함하는 유전체 조성과 세라믹 바디(110)가 포함하는 유전체 조성은 서로 다르며, 상기 제1 및 제2 사이드 마진부(113, 114)가 포함하는 상기 터븀(Tb)의 함량은 상기 세라믹 바디(110)가 포함하는 터븀(Tb)의 함량보다 많도록 조절함으로써, 본 발명의 일 실시형태에 따른 효과를 얻을 수 있다.
구체적으로, 본 발명의 다른 실시형태에 따르면, 내부 전극과 마진부 사이의 계면 밀착력 저하를 막을 수 있으며, 내부 전극과 마진부 사이에 공극 생성을 막아 신뢰성을 향상시킬 수 있다.
또한, 내부전극 끝단에 균일한 산화층 및 절연층을 확보할 수 있어, 쇼트 불량을 개선할 수 있으며, 마진부의 치밀도를 향상시킬 수 있어, 적층 세라믹 커패시터의 기계적 강도 향상 및 고온/내습 신뢰성 개선의 효과가 있다.
이하, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.
도 5a 내지 도 5f는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
도 5a에 도시된 바와 같이, 세라믹 그린시트(112a) 위에 소정의 간격(d3)을 두고 복수 개의 스트라이프형 제1 내부전극 패턴(121a)을 형성한다. 상기 복수 개의 스트라이트형 제1 내부전극 패턴(121a)은 서로 평행하게 형성될 수 있다.
상기 소정의 간격(d3)은 내부전극이 서로 다른 극성을 갖는 외부전극과 절연되기 위한 거리로써, 도 4에 도시된 d2×2의 거리로 이해될 수 있다.
상기 세라믹 그린시트(112a)는 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 페이스트로 형성될 수 있다.
상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있으며, 바람직하게는 티탄산바륨(BaTiO3) 파우더가 사용될 수 있다. 상기 세라믹 그린시트(112a)가 소성되면 세라믹 바디를 구성하는 유전체층(112)이 된다.
스트라이프형 제1 내부전극 패턴(121a)은 도전성 금속을 포함하는 내부전극 페이스트에 의하여 형성될 수 있다. 상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.
상기 세라믹 그린시트(121a) 상에 스트라이프형 제1 내부전극 패턴(121a)을 형성하는 방법은 특별히 제한되지 않으나, 예를 들면 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통해 형성될 수 있다.
또한, 도시되지 않았으나, 또 다른 세라믹 그린시트(112a) 위에 소정의 간격을 두고 복수 개의 스트라이프형 제2 내부전극 패턴(122a)을 형성할 수 있다.
이하, 제1 내부전극 패턴(121a)이 형성된 세라믹 그린시트는 제1 세라믹 그린시트로 지칭될 수 있고, 제2 내부전극 패턴(122a)이 형성된 세라믹 그린시트는 제2 세라믹 그린시트로 지칭될 수 있다.
다음으로, 도 5b에 도시된 바와 같이, 스트라이프형 제1 내부전극 패턴(121a)과 스트라이프형 제2 내부전극 패턴(122a)이 교차 적층되도록 제1 및 제2 세라믹 그린시트를 번갈아가며 적층할 수 있다.
이후, 상기 스트라이프형 제1 내부전극 패턴(121a)은 제1 내부전극(121)을 형성할 수 있고, 스트라이프형 제2 내부전극 패턴(122a)은 제2 내부전극(122)을 형성할 수 있다.
도 5c는 본 발명의 일 실시예에 따라 제1 및 제2 세라믹 그린 시트가 적층된 세라믹 그린시트 적층체(210)를 도시하는 단면도이고, 도 5d는 제1 및 제2 세라믹 그린 시트가 적층된 세라믹 그린시트 적층체(210)를 도시하는 사시도이다.
도 5c 및 도 5d를 참조하면, 복수 개의 평행한 스트라이프형 제1 내부전극 패턴(121a)이 인쇄된 제1 세라믹 그린시트와 복수 개의 평행한 스트라이프형 제2 내부전극 패턴(122a)이 인쇄된 제2 세라믹 그린시트는 서로 번갈아가며 적층되어 있다.
보다 구체적으로, 제1 세라믹 그린시트에 인쇄된 스트라이프형 제1 내부 전극 패턴(121a)의 중앙부와 제2 세라믹 그린시트에 인쇄된 스트라이프형 제2 내부전극 패턴(122a) 사이의 간격(d3)이 중첩되도록 적층될 수 있다.
다음으로, 도 5d에 도시된 바와 같이, 상기 세라믹 그린시트 적층체(210)는 복수개의 스트라이프형 제1 내부전극 패턴(121a) 및 스트라이프형 제2 내부전극 패턴(122a)을 가로지르도록 절단될 수 있다. 즉, 상기 세라믹 그린시트 적층체(210)는 C1-C1 절단선을 따라 막대형 적층체(220)로 절단될 수 있다.
보다 구체적으로, 스트라이프형 제1 내부전극 패턴(121a) 및 스트라이프형 제2 내부전극 패턴(122a)은 길이 방향으로 절단되어 일정한 폭을 갖는 복수 개의 내부전극으로 분할될 수 있다. 이때, 적층된 세라믹 그린시트도 내부전극 패턴과 함께 절단된다. 이에 따라 유전체층은 내부전극의 폭과 동일한 폭을 갖도록 형성될 수 있다.
상기 막대형 적층체(220)의 절단면으로 제1 및 제2 내부전극의 말단이 노출될 수 있다. 상기 막대형 적층체의 절단면은 각각 막대형 적층체의 제1 측면 및 제2 측면으로 지칭될 수 있다.
상기 세라믹 그린시트 적층체를 소성한 이후에 막대형 적층체로 절단될 수 있다. 또한, 상기 세라믹 그린시트를 막대형 적층체로 절단한 이후에 소성을 수행할 수 있다. 이에 제한되는 것은 아니나, 상기 소성은 1100℃ 내지 1300℃의 N2-H2 분위기에서 수행될 수 있다.
다음으로, 도 5e에 도시된 바와 같이, 상기 막대형 적층체(220)의 제1 및 제2 측면 각각에 제1 사이드 부(113a) 및 제2 사이드 마진부(114a)를 형성할 수 있다. 제2 사이드 마진부(114a)는 명확하게 도시되지 않고, 점섬으로 그 윤곽을 도시하였다.
상기 제1 및 제2 사이드 마진부(113a, 114a)는 막대형 적층체(220)에 세라믹 분말을 포함하는 세라믹 슬러리로 형성될 수 있다.
상기 세라믹 슬러리는 세라믹 파우더, 유기 바인더 및 유기 용제를 포함하는 것으로, 제1 및 제2 사이드 마진부(113a, 114a)가 원하는 두께를 갖도록 세라믹 슬러리의 양을 조절할 수 있다.
상기 막대형 적층체(220)의 제1 및 제2 측면에 세라믹 슬러리를 도포하여 제1 및 제2 사이드 마진부(113a, 114a)를 형성할 수 있다. 상기 세라믹 슬러리의 도포 방법은 특별히 제한되지 않으며, 예를 들면 스프레이 방식으로 분사하거나, 롤러를 이용하여 도포될 수 있다.
또한, 상기 막대형 적층체를 세라믹 슬리리에 딥핑(dipping)하여 막대형 적층체의 제1 및 제2 측면에 제1 및 제2 사이드 마진부(113a, 114a)를 형성할 수 있다.
상술한 바와 같이, 상기 제1 및 제2 사이드 마진부의 두께는 18㎛ 이하로 형성될 수 있다.
다음으로, 도 5e 및 도 5f에 도시된 바와 같이, 제1 및 제2 사이드 마진부(113a, 114a)가 형성된 상기 막대형 적층체(220)를 C2-C2 절단선을 따라 개별적인 칩 사이즈에 맞게 절단할 수 있다. 도 5c는 상기 C2-C2 절단선의 위치를 파악하는데 참조될 수 있다.
막대형 적층체(220)를 칩 사이즈로 절단함에 따라, 적층 바디(111)와 적층 바디의 양 측면에 형성된 제1 및 제2 사이드 마진부(113, 114)를 갖는 세라믹 바디가 형성될 수 있다.
상기 막대형 적층체(220)를 C2-C2 절단선을 따라 절단함에 따라 중첩된 제1 내부전극의 중앙부와 제2 내부전극 간에 형성된 소정의 간격(d3)이 동일한 절단선에 의하여 절단될 수 있다. 다른 관점에서는 제2 내부전극의 중앙부와 제1 내부전극 간에 형성된 소정의 간격이 동일한 절단선에 의하여 절단될 수 있다.
이에 따라, 제1 내부전극 및 제2 내부전극의 일단은 C2-C2 절단선에 따른 절단면에 교대로 노출될 수 있다. 상기 제1 내부전극이 노출된 면은 도 4에 도시된 적층체의 제3 면(3)으로 이해되고, 상기 제2 내부전극이 노출된 면은 도 4에 도시된 적층체의 제4 면(4)으로 이해될 수 있다.
상기 막대형 적층체(220)를 C2-C2 절단선을 따라 절단함에 따라 스프라이트형 제1 내부전극 패턴(121a)간의 소정의 간격(d3)은 반으로 절단되어, 제1 내부전극(121)의 일단이 제4 면으로부터 소정의 간격(d2)을 형성하도록 해준다. 또한, 제2 내부전극(122)이 제3 면으로부터 소정의 간격을 형성하도록 해준다.
이후, 상기 제1 및 제2 내부전극의 일단과 연결되도록 상기 제3 면 및 제4 면 각각에 외부전극을 형성할 수 있다.
본 실시형태와 같이, 막대형 적층체(220)에 제1 및 제2 사이드 마진부를 형성하고, 칩 사이즈로 절단하는 경우 한번의 공정을 통하여 복수 개의 적층 바디(111)에 사이드 마진부를 형성할 수 있다.
또한, 도시되지 않았으나, 제1 사이드 마진부 및 제2 사이드 마진부를 형성하기 전에 막대형 적층체를 칩 사이즈로 절단하여 복수 개의 적층체를 형성할 수 있다.
즉, 막대형 적층체를 중첩된 제1 내부전극의 중앙부와 제2 내부전극 간에 형성된 소정의 간격이 동일한 절단선에 의하여 절단되도록 절단할 수 있다. 이에 따라, 제1 내부전극 및 제2 내부전극의 일단은 절단면에 교대로 노출될 수 있다.
이후, 상기 적층 바디의 제1 및 제2 면에 제1 사이드 마진부 및 제2 사이드 마진부를 형성할 수 있다. 제1 및 제2 사이드 마진부의 형성방법은 상술한 바와 같다.
또한, 상기 제1 내부전극이 노출된 적층 바디의 제3 면과 상기 제2 내부전극이 노출된 적층 바디의 제4 면에 각각 외부전극을 형성할 수 있다.
본 발명의 다른 실시형태에 따르면, 적층체의 제1 및 제2 면을 통하여 제1 및 제2 내부전극의 말단이 노출된다. 적층된 복수 개의 제1 및 제2 내부전극은 동시에 절단되어 상기 내부전극의 말단은 일 직선상에 놓일 수 있다. 이후, 상기 적층체의 제1 및 제2 면에 제1 및 제2 사이드 마진부가 일괄적으로 형성된다. 상기 적층체 및 상기 제1 및 제2 사이드 마진부에 의하여 세라믹 바디가 형성된다. 즉, 상기 제1 및 제2 사이드 마진부는 세라믹 바디의 제1 및 제2 측면을 형성하게 된다.
이에 따라, 본 실시형태에 의하면, 상기 복수 개의 내부전극 말단으로부터 세라믹 바디의 제1 및 제2 면까지의 거리는 일정하게 형성될 수 있다. 또한, 상기 제1 및 제2 사이드 마진부는 세라믹 페이스트에 의하여 형성되는 것으로, 두께는 얇게 형성될 수 있다.
이하, 실험 예를 통하여 본 발명을 더욱 상세히 설명하지만, 이는 발명의 구체적인 이해를 돕기 위한 것으로 본 발명의 범위가 실험 예에 의해 한정되는 것은 아니다.
실험 예
모재 주성분은 100nm 급 이하의 BaTiO3 분말을 사용하였고, 이때의 부성분 조성은 하기 [표 1]과 같다.
슬러리 제작 시 모재 주성분 및 부성분 파우더를 지르코니아 볼을 혼합/분산 메디아로 사용하고, 에탄올/톨루엔과 분산제를 혼합 후 기계적 milling을 실시하였으며 이후 유전체 시트 강도 구현을 위해 바인더 혼합 공정을 추가하였다.
제조된 슬러리는 헤드 토출 방식의 온-롤(on roll) 성형 코터(coater)를 이용하여 사이드 마진부를 형성할 수 있도록 10~20㎛의 두께로 성형 시트를 제조하였다.
그리고, 폭 방향으로 내부전극이 노출되어 마진이 없는 그린 칩의 전극 노출부에 상기 성형 시트를 부착하여 사이드 마진부를 형성할 수 있도록 5cm x 5cm 크기로 절단하였다.
칩의 변형을 최소화한 조건으로 일정 온도와 압력을 가하여 칩의 양면에 상기 성형 시트를 부착하여 0603 사이즈 (가로x세로x높이 : 0.6mm x 0.3mm x 0.3mm)의 적층 세라믹 커패시터 그린 칩을 제작하였다.
이렇게 제작이 완료된 적층 세라믹 커패시터 시편은 400℃ 이하, 질소 분위기에서 가소 공정을 거쳐 소성온도 1200℃ 이하, 수소농도 0.5% H2 이하 조건에서 소성 후 전기적 특성 및 절연저항, 칩 강도, 사이드 마진과 내부전극 사이 계면의 밀착력과 보이드 충진 여부, 전극 끝단 절연층 생성 정도 및 사이드 마진부의 치밀도 차이 등을 종합적으로 확인하였다.
각 조성물에 대한 적층 세라믹 커패시터(MLCC)의 상온 정전용량 및 유전손실은 LCR meter를 이용하여 1kHz, AC 0.5V에서 측정하였고, 50개씩 샘플을 취하여 절연파괴가 발생하는 BDV (Breakdown voltage)를 측정하였다.
적층 세라믹 커패시터(MLCC)의 사이드 마진부 경도는 Vickers 경도기를 이용하여 하중 5kgf, 유지시간 5sec 조건에서 측정하였으며 칩의 파단면 및 연마면에 대해서 마진부 치밀도와 절연층 생성 정도 등의 미세구조를 비교하였다.
아래 [표 1]은 실험예 (비교예 및 실시예)의 유전체 조성표이며, 모재 주성분으로는 BaTiO3를 사용하고, 이때 부성분으로는 적층 세라믹 커패시터(MLCC)를 구성하는 기본적인 도너(donor), 어셉터(acceptor) 형태의 첨가 원소와 Ba-Si-Al을 포함하는 소결조제 역할을 하는 원소들을 사용하였다.
이 때, 본 발명의 실시예 및 비교예에 따른 사이드 마진부의 치밀도, 전극 끝단 산화층 생성, 보이드 충진 및 계면 밀착력을 비교하기 위하여 각 부성분에 대해 첨가 원소 함량비를 다양하게 가변하였다.
하기 [표 2]는 상기 [표 1]에 명시된 조성에 해당하는 0603 사이즈 실제 적층 세라믹 커패시터(MLCC)의 전기적 특성 및 미세구조 결과를 요약 정리한 것이다.
Figure pat00001
Figure pat00002
◎ : 우수, ○ : 양호, △ : 보통, X : 불량
상기 [표 1] 및 [표 2]에 나타낸 바와 같이, 희토류 원소 중 터븀(Tb)이 차지하는 비율이 일정 이상 증가할 경우 소체 치밀도와 소체 강도 향상 및 소체의 물질 이동 구동력 향상에 의한 계면 보이드 충진 효과를 얻을 수 있기 때문에, 상기 터븀(Tb)을 제외한 제1 부성분(RE) 함량 대비 상기 터븀(Tb)의 함량비는 9.0 까지 가능하다.
그러나, 적층 세라믹 커패시터의 고온, 내습 신뢰성을 함께 고려할 때, 도너 타입 경향성이 강한 터븀(Tb)의 경우 그 함량비가 지나치게 과도할 경우 결함화학적인 반응식에 의해 생성되는 전자 방출 현상에 의한 누설 전류 증가로 유전체층 절연저항 저하 현상이 동반되는 부작용이 발생되므로, 상술한 소체의 치밀화 및 유전체층의 절연 저항 증가의 효과를 동시에 얻기 위하여, 상기 터븀(Tb)을 제외한 제1 부성분(RE) 함량 대비 상기 터븀(Tb)의 함량비는 0.110 ≤Tb/RE≤ 2.333 을 만족하는 것이 바람직하다.
또한, 상기 바륨(Ba)의 함량 대비 상기 마그네슘(Mg)의 함량비는 0.125 ≤Mg/Ba≤ 0.500 을 만족하는 것이 바람직하다.
상기 바륨(Ba)의 함량 대비 상기 마그네슘(Mg)의 함량비가 0.125 ≤Mg/Ba≤ 0.500 을 만족하도록 조절함으로써, 내부 전극과 마진부 사이의 계면 밀착력 저하를 막을 수 있으며, 내부 전극과 마진부 사이에 공극 생성을 막아 신뢰성을 향상시킬 수 있음을 알 수 있다.
또한, 내부전극 끝단에 균일한 산화층 및 절연층을 확보할 수 있어, 쇼트 불량을 개선할 수 있으며, 마진부의 치밀도를 향상시킬 수 있어, 적층 세라믹 커패시터의 기계적 강도 향상 및 고온/내습 신뢰성 개선의 효과가 있음을 알 수 있다.
샘플 12, 16 및 17의 경우 상기 바륨(Ba)의 함량 대비 상기 마그네슘(Mg)의 함량비가 본 발명의 수치 범위를 벗어나며, 이 경우 마진부 치밀도 저하와 계면 보이드 발생 및 유전체 및 내부전극 끝단부의 두께 균일성이 저하되는 문제가 발생할 수 있으며, 유전 특성의 저하가 발생함을 알 수 있다.
한편, 상기 바륨(Ba)과 규소(Si)의 총 함량 대비 상기 마그네슘(Mg)의 함량비는 0.09 ≤Mg/(Ba+Si)≤ 0.19 을 만족하는 것이 바람직하다.
상기 바륨(Ba)과 규소(Si)의 총 함량 대비 상기 마그네슘(Mg)의 함량비가 0.09 ≤Mg/(Ba+Si)≤ 0.19 을 만족하는 실시예의 경우, 내부 전극과 마진부 사이에 공극 생성을 막아 신뢰성을 향상시킬 수 있음을 알 수 있다.
또한, 내부전극 끝단에 균일한 산화층 및 절연층을 확보할 수 있어, 쇼트 불량을 개선할 수 있으며, 마진부의 치밀도를 향상시킬 수 있어, 적층 세라믹 커패시터의 기계적 강도 향상 및 고온/내습 신뢰성 개선의 효과가 있음을 알 수 있다.
바륨(Ba)과 규소(Si)의 총 함량 대비 상기 마그네슘(Mg)의 함량비(Mg/(Ba+Si))가 0.09 미만인 샘플 13의 경우, 마진부 치밀도 저하 및 계면 보이드 발생 및 내부전극 끝단부의 두께 균일성이 저하되는 문제가 발생하여 신뢰성이 저하될 수 있다.
바륨(Ba)과 규소(Si)의 총 함량 대비 상기 마그네슘(Mg)의 함량비(Mg/(Ba+Si))가 0.19를 초과하는 샘플 21의 경우, 액티브 유전체층 내로 마그네슘(Mg)의 과도한 확산에 의해 유전 특성이 저하될 수 있다.
샘플 22의 경우, 규소(Si)의 함량이 본 발명의 수치 범위를 벗어나는 경우로서, 소결성 및 치밀도 저하, 쇼트 발생의 문제가 생길 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110: 세라믹 바디 111: 적층체
112: 유전체층 113, 114: 제1 및 제2 사이드 마진부
121, 122: 제1 및 제2 내부전극 131, 132: 제1 및 제2 외부전극
112a: 세라믹 그린시트
121a, 122a: 스트라이프형 제1 및 제2 내부전극 패턴
210: 세라믹 그린시트 적층체 220: 막대형 적층체

Claims (15)

  1. 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면을 포함하는 세라믹 바디;
    상기 세라믹 바디의 내부에 배치되며, 상기 제1 및 제2 면으로 노출되되, 상기 제3 면 또는 제4 면으로 일단이 노출되는 복수의 내부전극; 및
    상기 제1 면 및 제2 면에 노출된 상기 내부전극의 단부 상에 배치된 제1 사이드 마진부 및 제2 사이드 마진부;를 포함하며,
    상기 제1 및 제2 사이드 마진부는 티탄산바륨계 모재 분말과 부성분을 포함하고,
    상기 부성분은 란탄계열 희토류 원소를 포함하는 제1 부성분으로서 터븀(Tb)을 포함하며, 상기 터븀(Tb)을 제외한 제1 부성분(RE) 함량 대비 상기 터븀(Tb)의 함량비가 0.110 ≤Tb/RE≤ 2.333 을 만족하는 적층 세라믹 커패시터.
  2. 제1항에 있어서,
    상기 터븀(Tb)의 함량은 상기 모재 분말 100 mol 대비 0.15 mol ≤Tb≤ 1.35 mol을 만족하는 적층 세라믹 커패시터.
  3. 제1항에 있어서,
    상기 부성분은 마그네슘(Mg)과 바륨(Ba)을 포함하며, 상기 바륨(Ba)의 함량 대비 상기 마그네슘(Mg)의 함량비가 0.125 ≤Mg/Ba≤ 0.500 을 만족하는 적층 세라믹 커패시터.
  4. 제3항에 있어서,
    상기 마그네슘(Mg)의 함량은 상기 모재 분말 100 mol 대비 0.25 mol ≤Mg≤ 1.0 mol을 만족하는 적층 세라믹 커패시터.
  5. 제3항에 있어서,
    상기 바륨(Ba)의 함량은 상기 모재 분말 100 mol 대비 0.5 mol ≤Ba≤ 3.0 mol을 만족하는 적층 세라믹 커패시터.
  6. 제3항에 있어서,
    상기 부성분은,
    상기 Ba을 포함하는 산화물 또는 탄산염인 제2 부성분, 및
    상기 모재 분말 100 mol에 대하여, Si 및 Al 중 적어도 하나를 포함하는 산화물 또는 탄산염, 혹은 Si를 포함하는 글라스(Glass) 화합물 중 적어도 하나를 포함하는 0.0 초과 4.5 mol 미만의 함량을 포함하는 제3 부성분을 포함하며,
    상기 바륨(Ba)과 규소(Si)의 총 함량 대비 상기 마그네슘(Mg)의 함량비가 0.09 ≤Mg/(Ba+Si)≤ 0.19 을 만족하는 적층 세라믹 커패시터.
  7. 제1항에 있어서,
    상기 부성분은,
    상기 모재 분말 100 mol에 대하여, Y, Dy, Ho, Er, Gd, Ce, Nd, Sm, La, Yb 및 Pr 중 적어도 하나를 포함하는 산화물 또는 탄산염인 0.0 초과 4.0 mol 이하 함량의 제1 부성분을 포함하는 적층 세라믹 커패시터.
  8. 제1항에 있어서,
    상기 제1 및 제2 사이드 마진부가 포함하는 유전체 조성과 세라믹 바디가 포함하는 유전체 조성은 서로 다른 적층 세라믹 커패시터.
  9. 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면을 포함하는 세라믹 바디;
    상기 세라믹 바디의 내부에 배치되며, 상기 제1 및 제2 면으로 노출되되, 상기 제3 면 또는 제4 면으로 일단이 노출되는 복수 개의 내부전극; 및
    상기 제1 면 및 제2 면에 노출된 상기 내부전극의 단부 상에 배치된 제1 사이드 마진부 및 제2 사이드 마진부;를 포함하며,
    상기 제1 및 제2 사이드 마진부는 티탄산바륨계 모재 분말과 부성분을 포함하고,
    상기 부성분은 란탄계열 희토류 원소를 포함하는 제1 부성분으로서 터븀(Tb)을 포함하며,
    상기 터븀(Tb)을 제외한 제1 부성분(RE) 함량 대비 상기 터븀(Tb)의 함량비가 0.110 ≤Tb/RE≤ 2.333 을 만족하고,
    상기 제1 및 제2 사이드 마진부가 포함하는 유전체 조성과 상기 세라믹 바디가 포함하는 유전체 조성은 서로 다르고, 상기 제1 및 제2 사이드 마진부가 포함하는 상기 터븀(Tb)의 함량은 상기 세라믹 바디가 포함하는 터븀(Tb)의 함량보다 많은 적층 세라믹 커패시터.
  10. 제9항에 있어서,
    상기 제1 및 제2 사이드 마진부가 포함하는 터븀(Tb)의 함량은 상기 모재 분말 100 mol 대비 0.15 mol ≤Tb≤ 1.35 mol을 만족하는 적층 세라믹 커패시터.
  11. 제9항에 있어서,
    상기 부성분은 마그네슘(Mg)과 바륨(Ba)을 포함하며, 상기 바륨(Ba)의 함량 대비 상기 마그네슘(Mg)의 함량비가 0.125 ≤Mg/Ba≤ 0.500 을 만족하는 적층 세라믹 커패시터.
  12. 제11항에 있어서,
    상기 마그네슘(Mg)의 함량은 상기 모재 분말 100 mol 대비 0.25 mol ≤Mg≤ 1.0 mol을 만족하는 적층 세라믹 커패시터.
  13. 제11항에 있어서,
    상기 바륨(Ba)의 함량은 상기 모재 분말 100 mol 대비 0.5 mol ≤Ba≤ 3.0 mol을 만족하는 적층 세라믹 커패시터.
  14. 제11항에 있어서,
    상기 부성분은,
    상기 Ba을 포함하는 산화물 또는 탄산염인 제2 부성분, 및
    상기 모재 분말 100 mol에 대하여, Si 및 Al 중 적어도 하나를 포함하는 산화물 또는 탄산염, 혹은 Si를 포함하는 글라스(Glass) 화합물 중 적어도 하나를 포함하는 0.0 초과 4.5 mol 미만의 함량을 포함하는 제3 부성분을 포함하며,
    상기 바륨(Ba)과 규소(Si)의 총 함량 대비 상기 마그네슘(Mg)의 함량비가 0.09 ≤Mg/(Ba+Si)≤ 0.19 을 만족하는 적층 세라믹 커패시터.
  15. 제9항에 있어서,
    상기 부성분은,
    상기 모재 분말 100 mol에 대하여, Y, Dy, Ho, Er, Gd, Ce, Nd, Sm, La, Yb 및 Pr 중 적어도 하나를 포함하는 산화물 또는 탄산염인 0.0 초과 4.0 mol 이하 함량의 제1 부성분을 포함하는 적층 세라믹 커패시터.
KR1020190142465A 2019-11-08 2019-11-08 적층 세라믹 커패시터 KR20210055987A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190142465A KR20210055987A (ko) 2019-11-08 2019-11-08 적층 세라믹 커패시터
JP2020081577A JP2021077854A (ja) 2019-11-08 2020-05-01 積層セラミックキャパシタ
US16/887,167 US11315729B2 (en) 2019-11-08 2020-05-29 Multilayer ceramic capacitor
CN202010762364.9A CN112786311A (zh) 2019-11-08 2020-07-31 多层陶瓷电容器
US17/710,215 US11715596B2 (en) 2019-11-08 2022-03-31 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190142465A KR20210055987A (ko) 2019-11-08 2019-11-08 적층 세라믹 커패시터

Publications (1)

Publication Number Publication Date
KR20210055987A true KR20210055987A (ko) 2021-05-18

Family

ID=75750205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190142465A KR20210055987A (ko) 2019-11-08 2019-11-08 적층 세라믹 커패시터

Country Status (4)

Country Link
US (2) US11315729B2 (ko)
JP (1) JP2021077854A (ko)
KR (1) KR20210055987A (ko)
CN (1) CN112786311A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210055987A (ko) * 2019-11-08 2021-05-18 삼성전기주식회사 적층 세라믹 커패시터
KR20230090738A (ko) * 2021-12-15 2023-06-22 삼성전기주식회사 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100136917A1 (en) 2007-05-03 2010-06-03 Continental Automotive France Device for suppressing interference phenomenon between capacitive detection areas of a sensor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180681B2 (ja) 1996-07-19 2001-06-25 株式会社村田製作所 積層セラミックコンデンサ
JP2000026161A (ja) 1998-07-10 2000-01-25 Matsushita Electric Ind Co Ltd 誘電体磁器組成物
JP5120255B2 (ja) * 2006-07-20 2013-01-16 株式会社村田製作所 誘電体セラミック及びその製造方法、並びに積層セラミックコンデンサ
WO2008105240A1 (ja) * 2007-02-26 2008-09-04 Murata Manufacturing Co., Ltd. 誘電体セラミック、及び積層セラミックコンデンサ
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
WO2014097678A1 (ja) * 2012-12-21 2014-06-26 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6245222B2 (ja) * 2015-06-05 2017-12-13 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP2017109904A (ja) * 2015-12-17 2017-06-22 株式会社村田製作所 ペロブスカイト型磁器組成物、ペロブスカイト型磁器組成物を含む配合組成物、ペロブスカイト型磁器組成物の製造方法、および積層セラミックコンデンサの製造方法
KR101987214B1 (ko) * 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터
US10903006B2 (en) * 2017-12-07 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
KR20210055987A (ko) * 2019-11-08 2021-05-18 삼성전기주식회사 적층 세라믹 커패시터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100136917A1 (en) 2007-05-03 2010-06-03 Continental Automotive France Device for suppressing interference phenomenon between capacitive detection areas of a sensor

Also Published As

Publication number Publication date
US20210142945A1 (en) 2021-05-13
US11315729B2 (en) 2022-04-26
US11715596B2 (en) 2023-08-01
CN112786311A (zh) 2021-05-11
US20220223343A1 (en) 2022-07-14
JP2021077854A (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
US10354798B2 (en) Multilayer ceramic capacitor
US11776747B2 (en) Multilayer ceramic capacitor
JP7348890B2 (ja) セラミック電子部品およびその製造方法
KR102163417B1 (ko) 적층 세라믹 커패시터
US11715596B2 (en) Multilayer ceramic capacitor
KR102225451B1 (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
US11232909B2 (en) Multilayer ceramic capacitor
KR102041755B1 (ko) 적층 세라믹 커패시터
US11646156B2 (en) Dielectric ceramic composition and ceramic capacitor using the same
KR102068812B1 (ko) 적층 세라믹 커패시터
KR102561942B1 (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
KR20210028624A (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
KR20220080599A (ko) 유전체 조성물 및 적층형 커패시터

Legal Events

Date Code Title Description
A201 Request for examination