CN112786311A - 多层陶瓷电容器 - Google Patents

多层陶瓷电容器 Download PDF

Info

Publication number
CN112786311A
CN112786311A CN202010762364.9A CN202010762364A CN112786311A CN 112786311 A CN112786311 A CN 112786311A CN 202010762364 A CN202010762364 A CN 202010762364A CN 112786311 A CN112786311 A CN 112786311A
Authority
CN
China
Prior art keywords
content
side edge
subcomponent
multilayer ceramic
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010762364.9A
Other languages
English (en)
Other versions
CN112786311B (zh
Inventor
朴宰成
金正烈
徐仁泰
金锺翰
权亨纯
田喜善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112786311A publication Critical patent/CN112786311A/zh
Application granted granted Critical
Publication of CN112786311B publication Critical patent/CN112786311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H01G4/105—Glass dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本公开提供一种多层陶瓷电容器。所述多层陶瓷电容器包括：陶瓷主体，包括彼此相对的第一表面和第二表面以及连接第一表面和第二表面的第三表面和第四表面；多个内电极，设置在陶瓷主体内部，从第一表面和第二表面暴露，且每个内电极具有从第三表面或第四表面暴露的一端；以及第一侧边缘和第二侧边缘，分别设置在所述多个内电极的端部从其暴露的所述第一表面和所述第二表面上。第一侧边缘和第二侧边缘包括钛酸钡基的基体材料和副成分。副成分包括包含镧系稀土元素的第一副成分，第一副成分包括Tb，且Tb的含量与第一副成分的除了Tb之外的部分RE的含量的含量比满足0.110≤Tb/RE≤2.333。

Description

多层陶瓷电容器
本申请要求于2019年11月8日在韩国知识产权局提交的第10-2019-0142465号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种多层陶瓷电容器及其制造方法，更具体地，涉及一种可提高机械强度并且可提高耐高温性和耐湿性的多层陶瓷电容器及其制造方法。
背景技术
通常，诸如电容器、电感器、压电元件、压敏电阻或热敏电阻的使用陶瓷材料的电子组件包括利用陶瓷材料形成的陶瓷主体、形成在陶瓷主体内部的内电极以及安装在陶瓷主体的表面上以连接到内电极的外电极。
近来，随着电子产品已经变得小型化和多功能化，芯片组件也被小型化和高度功能化，因此，需要高电容产品，例如，具有小尺寸和高电容的多层陶瓷电容器。
为了多层陶瓷电容器的小型化和高电容化，需要确保具有良好介电性能和优异耐受电压特性的介电材料。
此外，需要减薄电介质和显著增大电极有效面积(增大电容实现所需的有效体积分数)。
然而，由于电介质的变薄和边缘阶梯差，可能发生介电体厚度的局部减小，因此，显著减少由于这种局部减小而导致发生的耐受电压下降现象的结构设计改变是必要的。
为了实现如上所述的小尺寸和高电容的多层陶瓷电容器并防止耐受电压下降现象，在制造多层陶瓷电容器时，存在使内电极在主体的宽度方向上暴露的方法，从而通过无边缘设计显著增加宽度方向上的内电极面积，并且在如上所述的片制造之后的烧制之前的操作中，将单独的边缘部附着到片的在宽度方向上的电极暴露表面。
然而，当如上所述制造多层陶瓷电容器时，陶瓷主体的介电组合物按原样使用，而不区分侧边缘的介电组合物与陶瓷主体的介电组合物。
因此，存在电极端部与边缘部接合面之间的界面间隙未被填充的问题，界面间隙由于降低侧边缘的致密性的问题以及烧结过程中侧边缘的电介质与内电极的烧结驱动失配现象而不可避免地产生。
此外，由于在现有技术中，通过物理压制将用作边缘的陶瓷介电片附着到没有边缘的生坯片切割体，然后通过高温热处理形成具有刚性体的烧结体。因此，在这种情况下，当在烧结之前的操作中电极暴露表面和用于形成边缘部的片之间的粘合力不足时，可能发生由于边缘的去除而导致的不良外观和导致界面裂纹的严重缺陷。
另外，在高温热处理期间由于内电极的收缩而在片内部发生体积变化时，在电极端部与边缘界面之间产生空隙，作为裂纹产生的起点或水分渗透路径，从而引起耐湿可靠性的降低。
此外，为了解决上述问题，当作为一般方法应用具有高烧结驱动力的材料时，由于过度的晶粒生长而导致界面附近的最外内电极的聚集加剧，导致由于电极和介电层不均匀而导致的耐受电压的下降增大。
因此，边缘区域的电介质应该具有优异的烧结驱动力，使得即使在低物理填充密度的情况下，也可确保与陶瓷主体的烧结体密度相同的烧结体密度，从而显著地减少多层陶瓷电容器的强度的降低。
此外，在边缘区域中使用的电介质应该能够在高温下更活跃地移动材料以填充界面空隙。
另外，应该通过与内电极的反应在端部接合面形成氧化物层来提高界面结合力。
发明内容
提供本发明内容在于以简化形式介绍将在下面的具体实施方式中进一步描述的概念的选择。本发明内容不旨在确定所要求保护的主题的关键特征或必要特征，也不旨在用于帮助确定所要求保护的主题的范围。
本公开的一个方面在于提供一种可提高机械强度以及耐高温和耐湿性的高电容的多层陶瓷电容器及其制造方法。
根据本公开的一方面，一种多层陶瓷电容器包括：陶瓷主体，该陶瓷主体包括彼此相对的第一表面和第二表面以及连接所述第一表面和所述第二表面的第三表面和第四表面；多个内电极，设置在所述陶瓷主体内部，从所述第一表面和所述第二表面暴露，并且每个内电极具有从所述第三表面或所述第四表面暴露的一端；以及第一侧边缘和第二侧边缘，分别设置在所述多个内电极的端部从其暴露的所述第一表面和所述第二表面上。所述第一侧边缘和所述第二侧边缘包括钛酸钡基的基体材料和副成分。所述副成分包括包含镧系稀土元素的第一副成分，所述第一副成分包括铽(Tb)，并且铽(Tb)的含量与第一副成分的除了铽(Tb)之外的部分(RE)的含量的含量比满足0.110≤Tb/RE≤2.333。
根据本公开的一方面，一种多层陶瓷电容器包括：陶瓷主体，所述陶瓷主体包括彼此相对的第一表面和第二表面以及连接所述第一表面和所述第二表面的第三表面和第四表面；多个内电极，设置在陶瓷主体内部，从所述第一表面和所述第二表面暴露，并且每个内电极具有从所述第三表面或所述第四表面暴露的一端；以及第一侧边缘和第二侧边缘，分别设置在所述多个内电极的端部从其暴露的所述第一表面和所述第二表面上。所述第一侧边缘和所述第二侧边缘包括钛酸钡基的基体材料和副成分。所述副成分包括包含镧系稀土元素的第一副成分，所述第一副成分包括铽(Tb)。铽(Tb)的含量与第一副成分的除铽(Tb)之外的部分(RE)的含量的含量比满足0.110≤Tb/RE≤2.333。包括在所述第一侧边缘和所述第二侧边缘中的介电组合物与包括在所述陶瓷主体中的介电组合物彼此不同，并且包括在所述第一侧边缘和所述第二侧边缘中的铽(Tb)的含量大于包括在所述陶瓷主体中的铽(Tb)的含量。包括在所述第一侧边缘和所述第二侧边缘中的所述铽(Tb)的含量与包括在所述第一侧边缘和所述第二侧边缘中的所述基体材料的含量的含量比大于包括在所述陶瓷主体中的铽(Tb)的含量与包括在所述陶瓷主体中的钛酸钡基基体材料的含量的含量比。
根据本公开的一方面，一种多层陶瓷电容器包括：陶瓷主体，所述陶瓷主体包括彼此相对的第一表面和第二表面以及连接所述第一表面和所述第二表面的第三表面和第四表面；多个内电极，设置在所述陶瓷主体内部，从所述第一表面和所述第二表面暴露，并且每个内电极具有从所述第三表面或所述第四表面暴露的一端；以及第一侧边缘和第二侧边缘，分别设置在所述多个内电极的端部从其暴露的所述第一表面和所述第二表面上。所述第一侧边缘和所述第二侧边缘包括钛酸钡基的基体材料和副成分。所述副成分包括铽(Tb)和一种或更多种其它镧系稀土元素作为第一副成分。包括在所述第一侧边缘和所述第二侧边缘中的所述铽(Tb)的含量与包括在所述第一侧边缘和所述第二侧边缘中的所述基体材料的含量的含量比大于包括在所述陶瓷主体中的铽(Tb)的含量与包括在所述陶瓷主体中的钛酸钡基基体材料的含量的含量比。相对于包括在所述第一侧边缘和第二侧边缘中的100mol的所述基体材料，所述铽(Tb)的含量满足0.15mol≤Tb≤1.35mol。
附图说明
通过下面结合附图的详细描述，本公开的以上和其它方面、特征和优点将被更清楚地理解，在附图中：
图1是示出根据实施例的多层陶瓷电容器的示意性透视图；
图2是沿图1的线I-I'截取的截面图；
图3是沿图1的线II-II'截取的截面图；
图4是示出构成图1所示的多层陶瓷电容器的一个介电层的俯视平面图；以及
图5A至图5F是示意性地示出根据另一实施例的制造多层陶瓷电容器的方法的截面图和透视图。
具体实施方式
提供以下详细描述以帮助读者获得对本文描述的方法、设备和/或系统的全面理解。然而，本文描述的方法、设备和/或系统的各种改变、修改和等同物对于本领域普通技术人员将是显而易见的。在此所描述的操作的顺序仅为示例，且不限于在此所阐述的操作的顺序，而是除了必须以特定顺序发生的操作之外，如对本领域普通技术人员将显而易见地，可进行改变。此外，为了提高清楚性和简洁性，可省略对本领域普通技术人员公知的功能和构造的描述。
在此所描述的特征可以以不同的形式来实施，并且不应该被解释为限于在此所描述的示例。确切地说，已经提供了在此所描述的示例，使得本公开将是彻底和完整的，并且将向本领域普通技术人员充分地传达本公开的范围。
在此，应该注意，关于示例或实施例的术语“可”的使用(例如，关于示例或实施例可包含或实现什么)意味着存在包含或实施这样的特征的至少一个示例或实施例，而所有示例和实施例不限于此。
在整个说明书中，当元件(诸如层、区域或基板)被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，其可直接“在”另一元件“上”、直接“连接到”另一元件或直接“结合到”另一元件，或者可存在介于它们之间的一个或更多个其它元件。相反，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可没有介于它们之间的其他元件。
如在此所使用的，术语“和/或”包括相关的所列项中的任意一个以及任意两个或更多个的任意组合。
尽管在此可使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语限制。确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在此描述的示例中提及的第一构件、第一组件、第一区域、第一层或第一部分也可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了便于描述，在此可使用诸如“上方”、“上部”、“下方”和“下部”的空间相对术语来描述如图中所示的一个元件与另一元件的关系。这样的空间相对术语旨在除了图中所描绘的方位之外还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件在“上方”或“上部”的元件将相对于另一元件在“下方”或“下部”。因此，根据装置的空间方位，术语“上方”包括上方方位和下方方位两者。装置还可以以其它方式定向(例如，旋转90度或在其它方位)，且在此所使用的空间相对术语将被相应地解释。
在此使用的术语仅用于描述各种示例，并且不用于限制本公开。除非上下文另外清楚地指明，否则单数形式也旨在包含复数形式含义。术语“包括”、“包含”和“具有”列举存在所陈述的特征、数字、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其它特征、数字、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差，可发生附图中所示的形状的变化。因此，在此描述的示例不限于附图中示出的特定形状，而是包括在制造期间发生的形状变化。
在此描述的示例的特征可以以如在理解本申请的公开之后将显而易见的各种方式组合。此外，尽管在此描述的示例具有各种配置，但是如在理解本申请的公开之后将显而易见的其他配置是可能的。
附图可不是按比例绘制的，并且为了清楚、说明和方便起见，可夸大附图中的元件的相对大小、比例和描绘。
随后，参照附图更详细地描述示例。
图1是示出根据实施例的多层陶瓷电容器的示意性透视图。
图2是沿图1的线I-I'截取的截面图。
图3是沿图1的线II-II'截取的截面图。
图4是示出构成图1所示的多层陶瓷电容器的一个介电层的俯视平面图。
图5A至图5F是示意性地示出根据另一实施例的制造多层陶瓷电容器的方法的截面图和透视图。
参照图1至图4，根据实施例的多层陶瓷电容器包括陶瓷主体110、形成在陶瓷主体110中的多个内电极121和122以及形成在陶瓷主体110的外表面上的外电极131和132。
陶瓷主体110具有彼此相对的第一表面1和第二表面2、将第一表面和第二表面彼此连接的第三表面3和第四表面4以及作为上表面和下表面的第五表面5和第六表面6。
第一表面1和第二表面2可被定义为在陶瓷主体110的宽度方向(W方向)上彼此相对的表面，而第三表面3和第四表面4可被定义为在长度方向(X方向)上彼此相对的表面。第五表面5和第六表面6可被定义为在厚度方向(Z方向)上相对的表面。
陶瓷主体110的形状没有特别限制，但是可以是如附图所示的长方体形状。
形成在陶瓷主体110中的多个内电极121和122中的每个的一端暴露于陶瓷主体的第三表面3或第四表面4。
内电极(121和122)可设置为具有不同极性的一对第一内电极121和第二内电极122。
第一内电极121的一端可暴露于第三表面3，第二内电极122的一端可暴露于第四表面4。
第一内电极121的另一端和第二内电极122的另一端形成为与第三表面3或第四表面4相距预定距离，稍后将对此进行更详细地描述。
第一外电极131和第二外电极132可分别形成在陶瓷主体的第三表面3和第四表面4上以电连接到内电极。
根据实施例的多层陶瓷电容器包括：多个内电极121和122，设置在陶瓷主体110内部且暴露于第一表面1和第二表面2，并且多个内电极121和122中的每个具有到第三表面3或第四表面的一端；以及第一侧边缘113和第二侧边缘114，设置在暴露于第一表面1和第二表面2的内电极121和122的端部上。
多个内电极121和122形成在陶瓷主体110中，并且多个内电极121和122的相应端部暴露于第一表面1和第二表面2，第一表面1和第二表面2是陶瓷主体110的在宽度方向上的表面。第一侧边缘113和第二侧边缘114分别设置在第一表面1和第二表面2上。
第一侧边缘113的厚度d1和第二侧边缘114的厚度d1可以是18μm或更小。
根据实施例，陶瓷主体110可包括其中层叠有多个介电层112的层叠体111以及形成在层叠体的两侧上的第一侧边缘113和第二侧边缘114。
构成层叠体111的多个介电层112处于烧结状态，并且可一体化，从而无法识别相邻的介电层之间的边界。
层叠体111的长度对应于陶瓷主体110的长度，陶瓷主体110的长度对应于从陶瓷主体110的第三表面3到第四表面4的距离。例如，陶瓷主体110的第三表面3和第四表面4可被理解为层叠体111的第三表面和第四表面。
层叠体111通过堆叠多个介电层112而形成，并且介电层112的长度形成陶瓷主体的第三表面3和第四表面4之间的距离。
虽然没有特别限制，但是根据实施例，陶瓷主体的长度可以是400μm至1400μm。更详细地，陶瓷主体的长度可以是400μm至800μm或600μm至1400μm。
内电极121和122可形成在介电层上，并且内电极121和122可通过烧结形成在陶瓷主体110中，且一个介电层112介于内电极121和122之间。
参照图4，第一内电极121形成在介电层112上。第一内电极121没有形成在介电层的整个长度方向上。例如，第一内电极121的一端可形成为与陶瓷主体110的第四表面4相距预定距离d2，并且第一内电极121的另一端可形成至第三表面3，以暴露于第三表面3。
第一内电极的暴露于层叠体的第三表面3的另一端与第一外电极131连接。
与第一内电极相比，第二内电极122的一端形成为与第三表面3相距预定距离，并且第二内电极122的另一端暴露于第四表面4以连接到第二外电极132。
介电层112可具有与第一内电极121的宽度相同的宽度。例如，第一内电极121可形成在介电层112的整个宽度方向上。
虽然没有特别限制，但是根据实施例，介电层的宽度和内电极的宽度可以是100μm至900μm。更详细地，介电层的宽度和内电极的宽度可以是100μm至500μm或100μm至900μm。
随着陶瓷主体变得更小，侧边缘的厚度可能影响多层陶瓷电容器的电特性。根据实施例，侧边缘可具有18μm或更小的厚度，从而改善小型化多层陶瓷电容器的特性。
在实施例中，内电极和介电层通过同时被切割而形成，并且内电极的宽度和介电层的宽度可彼此相同。稍后将描述关于此的更多详细内容。
在本实施例中，介电层的宽度形成为与内电极的宽度相同，因此内电极121和122的端部可暴露于陶瓷主体110的在宽度方向上第一表面和第二表面。
第一侧边缘113和第二侧边缘114可形成在陶瓷主体110的内电极121和122的端部暴露的在宽度方向上的两个侧表面上。
第一侧边缘113和第二侧边缘114的厚度可以是18μm或更小。当第一侧边缘113和第二侧边缘114的厚度更小时，可进一步增加形成在陶瓷主体中的内电极的重叠面积。
第一侧边缘113和第二侧边缘114的厚度没有特别限制，只要其具有可防止暴露于层叠体111的侧部的内电极短路的厚度即可。例如，第一侧边缘113和第二侧边缘114的厚度可以是2μm或更大。
如果第一侧边缘和第二侧边缘中的每个的厚度小于2μm，则抵抗外部冲击的机械强度可能会降低。如果第一侧边缘和第二侧边缘中的每个的厚度大于18μm，则内电极的重叠面积可能会相对减小，因此，可能会难以确保多层陶瓷电容器的高电容。
为了显著提高多层陶瓷电容器的电容，已经考虑了使介电层变薄的方法、使变薄的介电层高度层叠的方法、提高内电极的覆盖范围的方法等。
此外，已经考虑了一种提高形成电容的内电极的重叠面积的方法。
为了增加内电极的重叠面积，应该显著减小其中没有形成内电极的边缘面积。
详细地，随着多层陶瓷电容器变得更小，应该显著地减小边缘面积以增加内电极的重叠面积。
根据本实施例，内电极形成在介电层的整个宽度方向上，并且侧边缘的厚度设置为18μm或更小，使得内电极的重叠区域相对较宽。
通常，介电层被高度层叠得越多，或者介电层和内电极的厚度越薄，内电极短路的现象可能会更频繁地发生。另外，当内电极仅形成在介电层的一部分上时，可能由于内电极而出现阶梯差，从而减小绝缘电阻的加速寿命。
然而，根据本实施例，即使当形成薄膜的内电极和介电层时，由于内电极形成在介电层的整个宽度方向上，因此可增大内电极的重叠面积以增大多层陶瓷电容器的电容。
此外，多层陶瓷电容器可通过减小由内电极引起的阶梯差而具有优异的电容特性和优异的可靠性，以提高绝缘电阻的加速寿命。
另一方面，在现有技术中，在制造多层陶瓷电容器时，使用陶瓷主体的介电组合物，而不区分用于形成侧边缘的介电组合物与陶瓷主体的介电组合物。
因此，在这种情况下，侧边缘中的电介质的物理填充密度相对较低，从而导致侧边缘的致密化降低的问题，并且由于烧结过程中内电极与侧边缘的电介质之间的烧结驱动的失配现象，导致不可避免地产生的电极端部与边缘接合面之间的界面间隙可能无法被填充的问题。
此外，通过物理压制将用作侧边缘的陶瓷介电片附着到切割为没有边缘部的生坯片，然后，通过高温热处理形成具有刚性体的烧结体。因此，在烧结之前的操作中，在电极暴露表面和用于形成边缘的片之间的粘合力不足的情况下，可能会发生由于侧边缘去除引起的不良外观和导致界面裂纹的严重缺陷。
另外，在高温热处理期间由于内电极的收缩而在片的内部发生体积变化时，在电极端部与边缘界面之间产生空隙，作为裂纹产生的起点或水分渗透路径，从而引起耐湿可靠性的降低。
因此，边缘区域的电介质应该具有优异的烧结驱动力，使得即使在低物理填充密度的情况下，也可确保与陶瓷主体的烧结体密度相同的烧结体密度，从而显著地减少多层陶瓷电容器的强度的降低。
此外，在边缘区域中使用的电介质应该能够在高温下更活跃地移动材料以填充界面空隙。
另外，应该通过与内电极的反应在端部接合面形成氧化物层来提高界面结合力。
根据本公开的实施例，包括在第一侧边缘113和第二侧边缘114中的介电组合物与包括在陶瓷主体110中的介电组合物彼此不同。
第一侧边缘113和第二侧边缘114包括钛酸钡基体材料和副成分，并且副成分包括包含镧系稀土元素的第一副成分，第一副成分包括铽(Tb)。铽(Tb)的含量与第一副成分的除了铽(Tb)之外的部分(RE)的含量的含量比满足0.110≤Tb/RE≤2.333。在一个示例中，本公开的含量比可指摩尔比。
第一侧边缘113和第二侧边缘114包括钛酸钡基体材料和副成分，并且副成分包括铽(Tb)作为包括镧系稀土元素的第一副成分，并且上述问题可通过调节铽(Tb)的含量与第一副成分的除铽(Tb)之外的部分(RE)的含量的含量比满足0.110≤Tb/RE≤2.333来解决。
详细地，根据实施例，可防止内电极与边缘部之间的界面粘附性的降低，并且可防止内电极与边缘部之间的空隙的产生，从而提高可靠性。
此外，可在内电极的端部上确保均匀的氧化物层和绝缘层，以减少短路缺陷，且可提高边缘部的密度，并且可提高多层陶瓷电容器的机械强度和高温/潮湿可靠性。
如果铽(Tb)的含量与第一副成分的除了铽(Tb)之外的部分(RE)的含量的含量比(Tb/RE)小于0.110，则铽(Tb)的含量相对较小，因此，可能不能有效地填充内电极和边缘部之间产生的空隙，从而降低可靠性。
如果铽(Tb)的含量与第一副成分的除了铽(Tb)之外的部分(RE)的含量的含量比(Tb/RE)超过2.333，则铽(Tb)的含量过量。由此，存在伴随着由于通过反应式的电子发射现象导致的漏电流的增加而导致介电层绝缘电阻的降低的副作用。
根据实施例，相对于包括在第一侧边缘113和第二侧边缘114中的100mol的基体材料，包括在第一侧边缘113和第二侧边缘114中的铽(Tb)的含量可满足0.15mol≤Tb≤1.35mol。
由于相对于包括在第一侧边缘113和第二侧边缘114中的100mol的基体材料，包括在第一侧边缘113和第二侧边缘114中的铽(Tb)的含量满足0.15mol≤Tb≤1.35mol，所以可防止内电极和边缘部之间的界面粘附性的降低，并且可通过防止在内电极和边缘之间产生空隙来提高可靠性。
此外，可在内电极的端部上确保均匀的氧化物层和绝缘层，以减少短路缺陷，提高边缘部的密度，并且提高多层陶瓷电容器的机械强度且提高高温/潮湿可靠性。
如果相对于100mol的基体材料，铽(Tb)的含量小于0.15mol，则铽(Tb)的含量可能相对较小，使得内电极和边缘之间的间隙可能不能被有效地填充，并且可靠性可能劣化。
如果相对于100mol的基体材料，铽(Tb)的含量超过1.35mol，则铽(Tb)的含量过多，并且由于由缺陷化学反应式产生的电子发射引起的漏电流增加，存在伴随介电层的绝缘电阻降低的副作用。
根据本公开的实施例，副成分包括镁(Mg)和钡(Ba)，并且镁(Mg)的含量与钡(Ba)的含量的含量比可满足0.125≤Mg/Ba≤0.500。
副成分包括镁(Mg)和钡(Ba)，通过调节镁(Mg)的含量与钡(Ba)的含量的含量比满足0.125≤Mg/Ba≤0.500，可防止内电极与边缘之间的界面粘附性降低，并且可通过防止内电极与边缘之间的空隙的形成来提高可靠性。
此外，在内电极的端部上可确保均匀的氧化物层和绝缘层，以减少短路缺陷，提高边缘部的密度，并且提高多层陶瓷电容器的机械强度且提高高温/潮湿可靠性。
如果镁(Mg)的含量与钡(Ba)的含量的含量比(Mg/Ba)小于0.125，则出现诸如边缘密度劣化、产生界面空隙以及电介质和内电极端部的厚度不均匀的问题，并且可靠性可能会降低。
如果镁(Mg)的含量与钡(Ba)的含量的含量比(Mg/Ba)超过0.500，则介电性能可能会降低。
相对于100mol的基体材料，镁(Mg)的含量可满足0.25mol≤Mg≤1.0mol。
通过调节镁(Mg)的含量相对于100mol的基体材料满足0.25mol≤Mg≤1.0mol，可防止内电极与边缘部之间的界面粘附性的劣化，可防止内电极与边缘部之间产生空隙，从而提高可靠性。
此外，可在内电极的端部上确保均匀的氧化物层和绝缘层，减少短路缺陷，提高边缘部的密度，并且提高多层陶瓷电容器的机械强度且提高高温/潮湿可靠性。
如果相对于100mol的基体材料，镁(Mg)的含量小于0.25mol，则可能发生诸如边缘密度劣化，产生界面空隙以及电介质和内电极端部的厚度不均匀的问题，从而降低可靠性。
如果镁(Mg)的含量相对于100mol的基体材料超过1.0mol，则介电性能可能会降低。
如上所述，内电极在主体的宽度方向上暴露，从而通过无边缘设计在宽度方向上显著增大内电极面积。在这种情况下，在制造片之后，在烧制之前的操作中，通过将边缘部单独地附着到片的在宽度方向上的电极暴露表面的方法来制造多层陶瓷电容器的情况下，在内电极暴露表面的切割工艺期间，上面的电极和下面的电极可能会通过内电极暴露表面的滑移现象而连接，这可能会引起短路和耐受电压的降低。
此外，在进行金属和陶瓷的异质连接时的界面处，由于在烧结期间比表面积减小而引起的趋向较低表面能的自发反应，可能会发生界面开口的物理/化学现象。
因此，为了解决这些问题，有必要选择能够形成均匀的氧化物层而不形成次相，同时与用作内电极的镍(Ni)具有高亲和性并因此能够容易地固溶的元素。
根据本公开的实施例，利用与NiO(NiO构成为NaCl构造，其中，阳离子和阴离子比为1:1)具有相同的结构的Mg的氧化物，并且同时，通过控制具有高氧亲和力的Mg的氧化物的绝对含量比，除了在镍(Ni)电极端上均匀地形成绝缘层之外，还可通过产生氧化物层而增大与侧边缘陶瓷的结合力。
在这种情况下，在Mg的含量比超过最佳组成比的情况下，烧结性可能会由于过量的Mg添加而降低，或者耐受电压可能由于次相的产生而降低。因此，含量比的选择可能是显著重要的。
此外，为了进一步提高具有防潮性的多层陶瓷电容器的耐受电压并抑制裂纹产生，应该确保侧边缘的密度，并且应该有效地填充电极端部的空隙。为此，需要提高烧结驱动力并在高温下诱导活性物质迁移。
相对于100mol的基体材料，钡(Ba)的含量可满足0.5mol≤Ba≤3.0mol。
钡(Ba)的含量的详细描述将在后面描述。
根据本公开的实施例，副成分可包括第二副成分和第三副成分，第二副成分是含Mg的氧化物或碳酸盐，第三副成分包括具有硅(Si)、钡(Ba)或铝(Al)中的至少一种的碳酸盐或氧化物中的至少一种或者含Si的玻璃化合物。镁(Mg)的含量相对于钡(Ba)和硅(Si)的总含量的含量比可满足0.09≤Mg/(Ba+Si)≤0.19。
通过调节镁(Mg)的含量与钡(Ba)和硅(Si)的总含量的含量比满足0.09≤Mg/(Ba+Si)≤0.19，可防止在内电极和边缘之间形成空隙，从而提高可靠性。
此外，可在内电极的端部上确保均匀的氧化物层和绝缘层，以减少短路缺陷，提高边缘部的密度，并且提高多层陶瓷电容器的机械强度且提高高温/潮湿可靠性。
如果镁(Mg)的含量与钡(Ba)和硅(Si)的总含量的含量比(Mg/(Ba+Si))小于0.09，则出现诸如边缘密度劣化和界面空隙产生的问题，并且可靠性可能降低。
如果镁(Mg)的含量与钡(Ba)和硅(Si)的总含量的含量比(Mg/(Ba+Si))超过0.19，则介电特性可能会由于镁(Mg)过度扩散到有效介电层中而劣化。
详细地，基于二元素系统中二元相图的共晶线，由于钡(Ba)和硅(Si)是决定通过液相烧结在低温下的致密化或在BaTiO3晶格中的例如铽(Tb)、镁(Mg)等的溶解度极限的重要的微量成分，因此，其与铽(Tb)和镁(Mg)的添加比例的相互关系可能是重要的。
根据本公开的实施例，包括在第一侧边缘113和第二侧边缘114中的介电组合物与包括在陶瓷主体110中的介电组合物彼此不同。下面将描述包括在第一侧边缘113和第二侧边缘114中的介电组合物。
a)基体材料主成分
包括在根据本公开的实施例的第一侧边缘113和第二侧边缘114中的介电陶瓷组合物可包括基体材料主成分，基体材料主成分包括钡(Ba)和钛(Ti)。
根据实施例，基体材料主成分是BaTiO3或部分地溶解有Ca、Zr、Sn等的由(Ba,Ca)(Ti,Ca)O3、(Ba,Ca)(Ti,Zr)O3、Ba(Ti,Zr)O3或(Ba,Ca)(Ti,Sn)O3表示的主成分。可以以粉末形式包含基体材料主成分。
b)第一副成分
根据一个实施例，含有镧系稀土元素的第一副成分包括铽(Tb)，并且另外，相对于100mol的基体材料，可包括含量大于0mol且小于等于4.0mol的第一副成分，其包含包括钇(Y)、镝(Dy)、钬(Ho)、铒(Er)、钆(Gd)、铈(Ce)、钕(Nd)、钐(Sm)、镧(La)、镱(Yb)和镨(Pr)中的至少一种的氧化物或碳酸盐。
第一副成分的含量可基于包括在第一副成分中的Tb、Y、Dy、Ho、Er、Gd、Ce、Nd、Sm、La、Yb和Pr中的至少一种的含量来提供，而不区分诸如氧化物或碳酸盐的添加形式。
例如，相对于100mol的基体材料主成分，包含在第一副成分中的Tb、Y、Dy、Ho、Er、Gd、Ce、Nd、Sm、La、Yb和Pr中的至少一种或更多种元素的含量之和可小于或等于4.0mol。
在一个实施例中，第一副成分防止应用介电陶瓷组合物的多层陶瓷电容器的可靠性劣化。
如果相对于100mol的基体材料主成分，第一副成分的含量超过4.0mol，则由于烧绿石(RE2Ti2O7)(其中，RE为Y、Dy、Ho、Er、Gd、Ce、Nd、Sm、La、Yb和Pr中的一种或更多种元素)次相，高温耐受电压特性可能劣化。
c)第二副成分
根据本公开的实施例，介电陶瓷组合物可包括第二副成分，第二副成分包括选自于包含Mg元素的氧化物和碳酸盐组成的组中的一种或更多种。
相对于100mol的基体材料，可以以0.25mol≤Mg≤1.0mol的量包含第二副成分。
第二副成分的含量可基于第二副成分中包括的Mg元素的含量，而不区分诸如氧化物或碳酸盐的添加形式。
当相对于100mol的基体材料以0.25mol≤Mg≤1.0mol的量包含第二副成分时，可改善高温耐受电压特性。
d)第三副成分
根据实施例，介电陶瓷组合物可包括第三副成分，所述第三副成分包括包含Si、Ba和Al中的至少一种的氧化物或碳酸盐或者包含Si的玻璃化合物中的至少一种。
相对于100mol的基体材料，钡(Ba)的含量可满足0.5mol≤Ba≤3.0mol，并且，第三副成分的除了Ba之外的部分的含量可大于0mol且小于4.5mol。
第三副成分的含量可基于包括在第三副成分中的Si元素、Ba元素或Al元素的含量，而不区分诸如玻璃、氧化物或碳酸盐的添加形式。
如果相对于100mol的基体材料，以4.5mol或更多的量包括第三副成分的除了Ba之外的部分，则可能存在诸如烧结性能降低和密度降低、次相产生等问题。
根据另一实施例的多层陶瓷电容器包括：陶瓷主体，陶瓷主体包括彼此相对的第一表面和第二表面以及将第一表面和第二表面彼此连接的第三表面和第四表面；多个内电极，设置在陶瓷主体内部，暴露于第一表面和第二表面，并且每个内电极具有暴露于第三表面或第四表面的一端；以及第一侧边缘和第二侧边缘，分别设置在暴露于第一表面和第二表面的内电极的端部上。第一侧边缘和第二侧边缘包括钛酸钡基体材料和副成分，并且副成分包括包含镧系稀土元素的第一副成分，第一副成分包括铽(Tb)。在第一侧边缘和第二侧边缘中，铽(Tb)的含量与第一副成分的除了铽(Tb)之外的部分(RE)的含量的含量比满足0.110≤Tb/RE≤2.333。包括在第一侧边缘和第二侧边缘中的介电组合物与包括在陶瓷主体中的介电组合物彼此不同。包括在第一侧边缘和第二侧边缘中的铽(Tb)的含量大于陶瓷主体中的铽(Tb)的含量。例如，包括在第一侧边缘和第二侧边缘中的铽(Tb)的含量与包括在第一侧边缘和第二侧边缘中的基体材料的含量的含量比可大于包括在陶瓷主体中的铽(Tb)的含量与包括在陶瓷主体中的基体材料(诸如钛酸钡基基体材料)的含量的含量比。
根据另一实施例，包括在第一侧边缘113和第二侧边缘114中的介电组合物与包括在陶瓷主体110中的介电组合物彼此不同。第一侧边缘113和第二侧边缘114包括钛酸钡基体材料和副成分，并且副成分包括包含镧系稀土元素的第一副成分，第一副成分包括铽(Tb)，并且铽(Tb)的含量与第一副成分的除铽(Tb)之外的部分(RE)的含量的含量比满足0.110≤Tb/RE≤2.333，并且第一侧边缘113和第二侧边缘114中包括的铽(Tb)的含量比(Tb/RE)大于陶瓷主体110中包含的铽(Tb)的含量比(Tb/RE)。
在根据另一实施例的多层陶瓷电容器中，包括在第一侧边缘113和第二侧边缘114中的介电组合物与包括在陶瓷主体110中的介电组合物彼此不同。包括在第一侧边缘113和第二侧边缘114中的铽(Tb)的含量比被调节为高于包括在陶瓷主体110中的铽(Tb)的含量比，从而提供根据本公开的实施例的效果。
详细地，根据另一实施例，可防止内电极和边缘部之间的界面粘附性降低，并且可防止内电极和边缘部之间形成空隙，从而提高可靠性。
此外，可在内电极的端部上形成均匀的氧化物层和绝缘层，以减少短路缺陷，提高边缘部的密度，并且提高多层陶瓷电容器的机械强度且提高高温/潮湿可靠性。
在下文中，将描述根据另一实施例的制造多层陶瓷电容器的方法。
图5A至图5F是示意性地示出根据另一实施例的制造多层陶瓷电容器的方法的截面图和透视图。
如图5A所示，在陶瓷生片212a上以预定间隔d4形成多个条形第一内电极图案221a。多个条形第一内电极图案221a可彼此平行地形成。
预定间隔d4是具有不同极性的内电极与外电极绝缘的距离，并且可理解为图4中所示的d2×2的距离。
陶瓷生片212a可利用包括陶瓷粉末、有机溶剂和有机粘合剂的陶瓷膏形成。
陶瓷粉末是具有高介电常数的材料，虽然没有特别限定，但可使用钛酸钡(BaTiO3)基材料、铅复合钙钛矿基材料、钛酸锶(SrTiO3)基材料等作为陶瓷粉末，详细地，可使用钛酸钡(BaTiO3)粉末。当烧制陶瓷生片212a时，陶瓷生片212a成为构成陶瓷主体的介电层112。
条形第一内电极图案221a可利用包含导电金属的内电极膏形成。导电金属没有特别限制，但可以是镍(Ni)、铜(Cu)、钯(Pd)或它们的合金。
在陶瓷生片212a上形成条形第一内电极图案221a的方法没有特别限制，而是可通过例如印刷方法(诸如丝网印刷方法或凹版印刷方法)来形成。
尽管未示出，但是可在另一陶瓷生片212a上以预定间隔形成多个条形第二内电极图案222a(在图5B中示出)。
在下文中，其上形成有第一内电极图案221a的陶瓷生片可被称为第一陶瓷生片，其上形成有第二内电极图案222a的陶瓷生片可被称为第二陶瓷生片。
接下来，如图5B所示，第一陶瓷生片和第二陶瓷生片可交替地堆叠，使得条形第一内电极图案221a和条形第二内电极图案222a交替地堆叠。
随后，条形第一内电极图案221a可形成第一内电极121，条形第二内电极图案222a可形成第二内电极122。
图5C是示出根据实施例的其中堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片层叠体210的截面图，并且图5D是其中堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片层叠体210的透视图。
参照图5C和图5D，其上印刷有多个平行条形第一内电极图案221a的第一陶瓷生片和其上印刷有多个平行条形第二内电极图案222a的第二陶瓷生片交替地堆叠。
更详细地，可以以印刷在第一陶瓷生片上的条形第一内电极图案221a的中心和印刷在第二陶瓷生片上的条形第二内电极图案222a之间的间隔d4的中心彼此重叠的方式堆叠生片。
接下来，如图5D所示，可切割陶瓷生片层叠体210以横切多个条形第一内电极图案221a和条形第二内电极图案222a。例如，可沿线C1-C1将陶瓷生片层叠体210切割成棒状层叠体220。
更详细地，可沿长度方向切割条形第一内电极图案221a和条形第二内电极图案222a，并且可将第一内电极图案221a和条形第二内电极图案222a划分为具有预定宽度的多个内电极。此时，堆叠的陶瓷生片也与内电极图案一起被切断。因此，介电层可形成为具有与内电极的宽度相同的宽度。
第一内电极的端部和第二内电极的端部可暴露于棒状层叠体220的切割表面。棒状层叠体的切割表面可分别被称为棒状层叠体的第一侧和第二侧。
可烧制陶瓷生片层叠体，然后可将陶瓷生片层叠体切割成棒状层叠体。另外，也可在将陶瓷生片切割成棒状层叠体之后进行烧制。虽然没有特别限定，但可在1100℃～1300℃的N2-H2气氛中进行烧制。
接下来，如图5E所示，可在棒状层叠体220的第一侧表面和第二侧表面上分别形成第一侧边缘213a和第二侧边缘214a。第二侧边缘214a未清楚地示出，而是以虚线示出轮廓。
可通过在棒状层叠体220上形成包括陶瓷粉末的陶瓷浆料来提供第一侧边缘213a和第二侧边缘214a。
陶瓷浆料可包括陶瓷粉末、有机粘合剂和有机溶剂，并且可调节陶瓷浆料的量，使得第一侧边缘213a和第二侧边缘214a具有所需的厚度。
可通过将陶瓷浆料涂敷到棒状层叠体220的第一侧表面和第二侧表面来形成第一侧边缘213a和第二侧边缘214a。涂敷陶瓷浆料的方法没有特别限定，例如可通过喷涂或使用辊来涂敷。
此外，可将棒状层叠体浸在陶瓷浆料中，以在棒状层叠体的第一侧表面和第二侧表面上形成第一侧边缘213a和第二侧边缘214a。
如上所述，第一侧边缘和第二侧边缘的厚度可以是18μm或更小。
接下来，如图5E和5F所示，可沿着C2-C2切割线将其上形成有第一侧边缘213a和第二侧边缘214a的棒状层叠体220切割成分别具有所需尺寸的单个片。可参照图5C来确定C2-C2切割线的位置。
由于棒状层叠体220被切割成片尺寸，可形成具有层叠体111和形成在层叠体的两侧上的第一侧边缘113和第二侧边缘114的陶瓷主体。
当沿着C2-C2切割线切割棒状层叠体220时，重叠的第一内电极和第二内电极的中心部分以及第二内电极之间的预定间隔d4可通过相同的切割线切割。从另一个角度来看，第二内电极的中心部分和第一内电极之间的预定间隔可通过相同的切割线切割。
因此，第一内电极的一端和第二内电极的一端可交替地暴露于沿着C2-C2切割线切割的切割表面。第一内电极所暴露的表面可理解为图4所示的陶瓷主体的第三表面3，并且第二内电极所暴露的表面可理解为图4所示的陶瓷主体的第四表面4。
当沿着C2-C2切割线切割棒状层叠体220时，条形第一内电极图案221a之间的预定间隔d4被切成两半，使得第一内电极121的一端与第四表面间隔开预定间隔d2。另外，使得第二内电极122的一端与第三表面隔开预定间隔d2。
其后，可在第三表面和第四表面中的每一个上形成外电极，以连接到第一内电极的一端和第二内电极的一端。
如在本实施例中，当在棒状层叠体220上形成第一侧边缘和第二侧边缘并将其切割成片尺寸时，可通过一个工艺在多个层叠体111上形成侧边缘。
另外，虽然未示出，但是可通过在形成第一侧边缘和第二侧边缘之前将棒状层叠体切割成片尺寸来形成多个层叠体。
例如，可切割棒状层叠体，使得重叠的第一内电极的中心部分和第二内电极之间的预定间隔通过相同的切割线切割。因此，第一内电极的一端和第二内电极的一端可分别暴露于不同的切割表面。
此后，可在层叠体的第一表面和第二表面上形成利用上述材料制成的第一侧边缘和第二侧边缘。形成第一侧边缘和第二侧边缘的方法如上所述。
另外，可在层叠体的暴露有第一内电极的第三表面上形成外电极，并且可在层叠体的暴露有第二内电极的第四表面上形成另一外电极。
根据另一个实施例，第一内电极的端部和第二内电极的端部通过层叠体的第一表面和第二表面暴露。可同时切割多个堆叠的第一内电极和第二内电极，因此，内电极的端部可设置在一条直线上。其后，在层叠体的第一表面和第二表面上一起形成第一侧边缘和第二侧边缘。陶瓷主体通过层叠体以及第一侧边缘和第二侧边缘形成。例如，第一侧边缘和第二侧边缘分别形成在层叠体的第一侧表面和第二侧表面上。
因此，根据本实施例，可均匀地形成从多个内电极的端部到陶瓷主体的第一表面和第二表面的距离。另外，第一侧边缘和第二侧边缘通过陶瓷膏形成，并且可具有相对薄的厚度。
在下文中，将参照实验示例更详细地描述本公开的实施例。然而，本公开的范围不受实验示例的限制。
实验示例
使用100nm或更小的BaTiO3粉末作为基体材料主成分，在该情况下的副成分组成如下面表1所示。
在制备浆料时，通过使用氧化锆球作为混合/分散介质，将基体材料主成分和副成分粉末与乙醇/甲苯和分散剂混合，然后进行机械研磨，然后添加用于实现介电薄片强度的粘合剂并执行混合工艺。
使用喷头排出方式的辊上涂布机(an on-roll coater of the head dischargemethod)将制备的浆料制成厚度为10μm至20μm的薄片以形成侧边缘。
另外，将薄片附着到生坯片的使内电极暴露的部分，其中内电极在宽度方向上暴露并且没有边缘，并且薄片被切割成具有5cm×5cm的尺寸以形成侧边缘。
在显著减小生坯片变形的条件下，通过施加恒定的温度和压力，将薄片附着到生坯片的两侧，从而制造0603尺寸(宽×长×高：0.6mm×0.3mm×0.3mm)的多层陶瓷电容器生坯片。
制造的多层陶瓷电容器样品在400℃或更低的温度下、氮气气氛下经受煅烧处理，然后在1200℃或更低的烧制温度和0.5％H2或更低的氢浓度的条件下经受烧制。然后，综合确认电特性、绝缘电阻、片强度、侧边缘和内电极之间的界面处的粘附性以及它们之间的空隙填充、电极端部上的绝缘层的形成程度、侧边缘的密度差异等。
使用LCR计在1kHz和AC0.5V下测量每种组合物的多层陶瓷电容器(MLCC)的介电损耗和室温电容，并且取50个样品测量导致击穿的击穿电压(BDV)。
使用维氏硬度测试仪在5kgf负载和5秒的保持时间下测量多层陶瓷电容器(MLCC)的侧边缘硬度。比较片的断裂表面和抛光表面的例如边缘密度和绝缘层产生程度的微观结构。
下表1是实验示例(比较例和实施例)的介电组成表，并且BaTiO3用作基体材料主成分。在这种情况下，使用构成多层陶瓷电容器(MLCC)的基本供主和受主形式的添加元素以及包括Ba-Si-Al的用作烧结助剂的元素作为副成分。
此时，为了比较根据本发明的实施例和比较例的侧边缘的密度、电极端部上的氧化物层的形成、空隙填充和界面粘附性，对于各个副成分不同地改变添加元素含量比。
下表2总结了与上面表1中指定的组成对应的0603尺寸多层陶瓷电容器(MLCC)的电特性和微观结构结果。
[表1]
Figure BDA0002613428850000211
[表2]
Figure BDA0002613428850000221
◎：优异，○：良好，△：正常，×：差
如表1和表2所示，当稀土元素中铽(Tb)的比增加到特定水平或更高水平时，可通过提高主体密度和主体强度以及提高主体的材料迁移驱动力来获得界面空隙填充效果。铽(Tb)的含量与第一副成分的除了铽(Tb)之外的部分(RE)的含量的含量比可高达9.0。
然而，考虑到多层陶瓷电容器的耐高温和耐湿可靠性，在具有强供主型倾向的铽(Tb)的情况下，在含量比过高的情况下，由于由缺陷化学反应式产生的电子发射现象，泄漏电流增加。由于发生伴随介电层绝缘电阻降低的副作用，所以铽(Tb)的含量与第一副成分的除铽(Tb)之外的部分(RE)的含量的含量比可满足0.110≤Tb/RE≤2.333，以同时获得主体的致密化和介电层的绝缘电阻增大的效果。
另外，镁(Mg)的含量与钡(Ba)的含量的含量比可满足0.125≤Mg/Ba≤0.500。
通过调节镁(Mg)的含量与钡(Ba)的含量的含量比满足0.125≤Mg/Ba≤0.500，可防止内电极和边缘之间的界面粘附性的劣化，并且可防止内电极和边缘之间的空隙的产生，从而提高可靠性。
此外，可确保在内电极的端部上的均匀的氧化物层和绝缘层，以减少短路缺陷，提高边缘部的密度，并且提高多层陶瓷电容器的机械强度且提高耐高温/耐湿可靠性。
在样品12、16和17的情况下，镁(Mg)的含量与钡(Ba)的含量的含量比在根据本公开的实施例的数值范围之外。在这种情况下，边缘密度减小，出现界面空隙，并且介电体端部和内电极端部上的厚度均匀性可能降低。此外，可能发生介电性能的降低。
另一方面，镁(Mg)的含量与钡(Ba)和硅(Si)的总含量的含量比可满足0.09≤Mg/(Ba+Si)≤0.19。
在镁(Mg)的含量与钡(Ba)和硅(Si)的总含量的含量比满足0.09≤Mg/(Ba+Si)≤0.19的实施例中，可防止在内电极和边缘部之间产生空隙，因此，可以看出的是，可提高可靠性。
此外，可确保内电极的端部上的均匀氧化物层和绝缘层，以减少短路缺陷，提高边缘部的密度，并提高多层陶瓷电容器的机械强度。因此，可看出，可提高耐高温/耐湿可靠性。
在镁(Mg)的含量与钡(Ba)和硅(Si)的总含量的含量比(Mg/(Ba+Si))小于0.09的样品13的情况下，存在边缘密度降低，产生界面空隙，并且内电极端上的厚度均匀性降低的问题，从而导致可靠性降低。
在其中镁(Mg)的含量与钡(Ba)和硅(Si)的总含量的含量比(Mg/(Ba+Si))超过0.19的样品21的情况下，镁(Mg)至活性介电层中的过度扩散降低了介电性能。
在样品22的情况下，硅(Si)的含量在根据本公开的实施例的数值范围之外，这可能会引起烧结性能和密度降低以及产生短路的问题。
如上所述，根据实施例，在以内电极在主体的宽度方向上暴露的方式制造片之后，可防止在烧制之前的操作中的将边缘单独地附着到片的在宽度方向上的电极暴露表面的多层陶瓷电容器的制造工艺期间发生的内电极和边缘之间的界面粘附性的降低。
另外，在通过上述制造工艺制造的多层陶瓷电容器中，可防止在内电极和边缘部之间产生空隙，从而提高可靠性。
此外，可在内电极的端部上确保均匀的氧化物层和绝缘层，从而减少短路缺陷。
此外，可提高边缘部的密度，从而提高多层陶瓷电容器的机械强度并提高耐高温/耐湿性。
内电极形成在介电层的整个宽度方向上，并且暴露于主体的在宽度方向上的侧面，然后，单独地附着边缘，从而显著地增加内电极之间的重叠面积以实现高电容的多层陶瓷电容器，并且减少阶梯差的产生。
虽然本公开包括具体示例，但是对于本领域普通技术人员将显而易见的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中进行形式和细节上的各种改变。在此所描述的示例应仅在描述性意义上被考虑，而不是出于限制的目的。每个示例中的特征或方面的描述将被认为能够适用于其他示例中的类似特征或方面。如果所描述的技术被执行为具有不同的顺序，和/或如果以不同的方式组合和/或通过其他组件或其等同物替换或补充所描述的系统、架构、设备或电路中的组件，则可实现合适的结果。因此，本公开的范围不是由具体实施方式限定，而是由权利要求及其等同物限定，并且权利要求及其等同物的范围内的所有变型将被解释为包括在本公开中。

Claims (21)

1.一种多层陶瓷电容器，包括：
陶瓷主体，包括彼此相对的第一表面和第二表面以及连接所述第一表面和所述第二表面的第三表面和第四表面；
多个内电极，设置在所述陶瓷主体的内部，从所述第一表面和所述第二表面暴露，并且每个内电极具有从所述第三表面或所述第四表面暴露的一端；以及
第一侧边缘和第二侧边缘，分别设置在所述多个内电极的端部从其暴露的所述第一表面和所述第二表面上，
其中，所述第一侧边缘和所述第二侧边缘包括钛酸钡基的基体材料和副成分，
其中，所述副成分包括包含镧系稀土元素的第一副成分，所述第一副成分包括Tb，并且Tb的含量与所述第一副成分的除了Tb之外的部分RE的含量的含量比满足0.110≤Tb/RE≤2.333。
2.根据权利要求1所述的多层陶瓷电容器，其中，相对于100mol的所述基体材料，Tb的含量满足0.15mol≤Tb≤1.35mol。
3.根据权利要求1所述的多层陶瓷电容器，其中，所述副成分还包括Mg和Ba，并且所述副成分的Mg的含量与Ba的含量的含量比满足0.125≤Mg/Ba≤0.500。
4.根据权利要求3所述的多层陶瓷电容器，其中，相对于100mol的所述基体材料，Mg的含量满足0.25mol≤Mg≤1.0mol。
5.根据权利要求3所述的多层陶瓷电容器，其中，相对于100mol的所述基体材料，所述副成分的Ba的含量满足0.5mol≤Ba≤3.0mol。
6.根据权利要求3所述的多层陶瓷电容器，其中，所述副成分还包括：
第二副成分，包括包含Mg的碳酸盐或氧化物；以及
第三副成分，所述第三副成分含有包含Si、Ba和Al中的至少一种的氧化物或碳酸盐和包含Si的玻璃化合物中的至少一种，
其中，Mg的含量与Ba和Si的总含量的含量比满足0.09≤Mg/(Ba+Si)≤0.19。
7.根据权利要求1所述的多层陶瓷电容器，其中，相对于100mol的所述基体材料，所述副成分包括大于0mol且小于等于4.0mol的量的所述第一副成分，所述第一副成分包含包括Y、Dy、Ho、Er、Gd、Ce、Nd、Sm、La、Yb和Pr中的至少一种的氧化物或碳酸盐。
8.根据权利要求1所述的多层陶瓷电容器，其中，包括在所述第一侧边缘和所述第二侧边缘中的介电组合物与包括在所述陶瓷主体中的介电组合物不同。
9.一种多层陶瓷电容器，包括：
陶瓷主体，包括彼此相对的第一表面和第二表面以及连接所述第一表面和所述第二表面的第三表面和第四表面；
多个内电极，设置在所述陶瓷主体内部，从所述第一表面和所述第二表面暴露，并且每个内电极具有从所述第三表面或所述第四表面暴露的一端；以及
第一侧边缘和第二侧边缘，分别设置在所述多个内电极的端部从其暴露的所述第一表面和所述第二表面上，
其中，所述第一侧边缘和所述第二侧边缘包括钛酸钡基的基体材料以及副成分，
其中，所述副成分包括包含镧系稀土元素的第一副成分，所述第一副成分包括Tb，
其中，Tb的含量与所述第一副成分的除了Tb之外的部分RE的含量的含量比满足0.110≤Tb/RE≤2.333，并且
其中，包括在所述第一侧边缘和所述第二侧边缘中的Tb的含量与包括在所述第一侧边缘和所述第二侧边缘中的所述基体材料的含量的含量比大于包括在所述陶瓷主体中的Tb的含量与包括在所述陶瓷主体中的钛酸钡基基体材料的含量的含量比。
10.根据权利要求9所述的多层陶瓷电容器，其中，相对于包括在所述第一侧边缘和所述第二侧边缘中的100mol的所述基体材料，包括在所述第一侧边缘和所述第二侧边缘中的Tb的含量满足0.15mol≤Tb≤1.35mol。
11.根据权利要求9所述的多层陶瓷电容器，其中，所述副成分还包括Mg和Ba，并且所述副成分中的Mg的含量与Ba的含量的含量比满足0.125≤Mg/Ba≤0.500。
12.根据权利要求11所述的多层陶瓷电容器，其中，相对于包括在所述第一侧边缘和所述第二侧边缘中的100mol的所述基体材料，Mg的含量满足0.25mol≤Mg≤1.0mol。
13.根据权利要求11所述的多层陶瓷电容器，其中，相对于包括在所述第一侧边缘和所述第二侧边缘中的100mol的所述基体材料，Ba的含量满足0.5mol≤Ba≤3.0mol。
14.根据权利要求11所述的多层陶瓷电容器，其中，所述副成分还包括：
第二副成分，包括包含Mg的氧化物或碳酸盐；以及
第三副成分，所述第三副成分含有包含Si、Ba和Al中的至少一种的氧化物或碳酸盐和包含Si的玻璃化合物中的至少一种，
其中，Mg的含量与Ba和Si的总含量的含量比满足0.09≤Mg/(Ba+Si)≤0.19。
15.根据权利要求9所述的多层陶瓷电容器，其中，相对于包括在所述第一侧边缘和所述第二侧边缘中的100mol的所述基体材料，所述副成分以大于0mol且小于等于4.0mol的量包括所述第一副成分，所述第一副成分包含包括Y、Dy、Ho、Er、Gd、Ce、Nd、Sm、La、Yb和Pr中的至少一种的氧化物或碳酸盐。
16.一种多层陶瓷电容器，包括：
陶瓷主体，包括彼此相对的第一表面和第二表面以及连接所述第一表面和所述第二表面的第三表面和第四表面；
多个内电极，设置在所述陶瓷主体内部，从所述第一表面和所述第二表面暴露，并且每个内电极具有从所述第三表面或所述第四表面暴露的一端；以及
第一侧边缘和第二侧边缘，分别设置在所述多个内电极的端部从其暴露的所述第一表面和所述第二表面上，
其中，所述第一侧边缘和所述第二侧边缘包括钛酸钡基的基体材料和副成分，
其中，所述副成分包括Tb和一种或更多种其它镧系稀土元素作为第一副成分，
其中，包括在所述第一侧边缘和所述第二侧边缘中的Tb的含量与包括在所述第一侧边缘和所述第二侧边缘中的所述基体材料的含量的含量比大于包括在所述陶瓷主体中的Tb的含量与包括在所述陶瓷主体中的钛酸钡基基体材料的含量的含量比，并且
其中，相对于包括在所述第一侧边缘和所述第二侧边缘中的100mol的所述基体材料，包括在所述第一侧边缘和所述第二侧边缘中的Tb的含量满足0.15mol≤Tb≤1.35mol。
17.根据权利要求16所述的多层陶瓷电容器，其中，所述副成分还包括Mg和Ba，并且所述副成分中的Mg的含量与Ba的含量的含量比满足0.125≤Mg/Ba≤0.500。
18.根据权利要求17所述的多层陶瓷电容器，其中，相对于包括在所述第一侧边缘和所述第二侧边缘中的100mol的所述基体材料，Mg的含量满足0.25mol≤Mg≤1.0mol。
19.根据权利要求17所述的多层陶瓷电容器，其中，相对于包括在所述第一侧边缘和所述第二侧边缘中的100mol的所述基体材料，Ba的含量满足0.5mol≤Ba≤3.0mol。
20.根据权利要求17所述的多层陶瓷电容器，其中，所述副成分还包括：
第二副成分，包括包含Mg的氧化物或碳酸盐；以及
第三副成分，所述第三副成分含有包含Si、Ba和Al中的至少一种的氧化物或碳酸盐和包含Si的玻璃化合物中的至少一种，
其中，Mg的含量与Ba和Si的总含量的含量比满足0.09≤Mg/(Ba+Si)≤0.19。
21.根据权利要求16所述的多层陶瓷电容器，其中，相对于包括在所述第一侧边缘和所述第二侧边缘中的100mol的所述基体材料，所述副成分以大于0mol且小于等于4.0mol的量包括所述第一副成分，所述第一副成分包含包括Y、Dy、Ho、Er、Gd、Ce、Nd、Sm、La、Yb和Pr中的至少一种的氧化物或碳酸盐。
CN202010762364.9A 2019-11-08 2020-07-31 多层陶瓷电容器 Active CN112786311B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190142465A KR20210055987A (ko) 2019-11-08 2019-11-08 적층 세라믹 커패시터
KR10-2019-0142465 2019-11-08

Publications (2)

Publication Number Publication Date
CN112786311A true CN112786311A (zh) 2021-05-11
CN112786311B CN112786311B (zh) 2024-11-01

Family

ID=75750205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010762364.9A Active CN112786311B (zh) 2019-11-08 2020-07-31 多层陶瓷电容器

Country Status (4)

Country Link
US (2) US11315729B2 (zh)
JP (1) JP7491494B2 (zh)
KR (1) KR20210055987A (zh)
CN (1) CN112786311B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210055987A (ko) * 2019-11-08 2021-05-18 삼성전기주식회사 적층 세라믹 커패시터
KR20230090738A (ko) * 2021-12-15 2023-06-22 삼성전기주식회사 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101489953A (zh) * 2006-07-20 2009-07-22 株式会社村田制作所 电介质陶瓷及其制造方法以及叠层陶瓷电容器
US20150287535A1 (en) * 2012-12-21 2015-10-08 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor and method for manufacturing the same
US20160196918A1 (en) * 2015-01-06 2016-07-07 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
CN109950042A (zh) * 2017-12-07 2019-06-28 三星电机株式会社 多层陶瓷电容器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180681B2 (ja) 1996-07-19 2001-06-25 株式会社村田製作所 積層セラミックコンデンサ
JP2000026161A (ja) 1998-07-10 2000-01-25 Matsushita Electric Ind Co Ltd 誘電体磁器組成物
JP2007157769A (ja) 2005-11-30 2007-06-21 Tdk Corp 積層型電子部品
WO2008105240A1 (ja) * 2007-02-26 2008-09-04 Murata Manufacturing Co., Ltd. 誘電体セラミック、及び積層セラミックコンデンサ
FR2915796B1 (fr) 2007-05-03 2009-06-12 Siemens Vdo Automotive Sas Dispositif de suppression du phenomene d'interferences entre zones de detection capacitives d'un capteur
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
WO2014207900A1 (ja) 2013-06-28 2014-12-31 Tdk株式会社 誘電体磁器組成物および積層セラミックコンデンサ
JP6409632B2 (ja) 2015-03-13 2018-10-24 Tdk株式会社 誘電体磁器組成物およびセラミック電子部品
JP6245222B2 (ja) * 2015-06-05 2017-12-13 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP2017109904A (ja) * 2015-12-17 2017-06-22 株式会社村田製作所 ペロブスカイト型磁器組成物、ペロブスカイト型磁器組成物を含む配合組成物、ペロブスカイト型磁器組成物の製造方法、および積層セラミックコンデンサの製造方法
KR101987214B1 (ko) 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터
KR20210055987A (ko) * 2019-11-08 2021-05-18 삼성전기주식회사 적층 세라믹 커패시터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101489953A (zh) * 2006-07-20 2009-07-22 株式会社村田制作所 电介质陶瓷及其制造方法以及叠层陶瓷电容器
US20150287535A1 (en) * 2012-12-21 2015-10-08 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor and method for manufacturing the same
US20160196918A1 (en) * 2015-01-06 2016-07-07 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
CN109950042A (zh) * 2017-12-07 2019-06-28 三星电机株式会社 多层陶瓷电容器

Also Published As

Publication number Publication date
JP2021077854A (ja) 2021-05-20
KR20210055987A (ko) 2021-05-18
US20220223343A1 (en) 2022-07-14
JP7491494B2 (ja) 2024-05-28
US11715596B2 (en) 2023-08-01
US11315729B2 (en) 2022-04-26
US20210142945A1 (en) 2021-05-13
CN112786311B (zh) 2024-11-01

Similar Documents

Publication Publication Date Title
JP7319022B2 (ja) 積層セラミックキャパシタ
CN109950042B (zh) 多层陶瓷电容器
JP7348890B2 (ja) セラミック電子部品およびその製造方法
KR102225451B1 (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
KR102163417B1 (ko) 적층 세라믹 커패시터
US11869720B2 (en) Dielectric composition and multilayer electronic component including the same
US12002630B2 (en) Ceramic electronic device and manufacturing method of the same
US11715596B2 (en) Multilayer ceramic capacitor
JP2021082779A (ja) セラミック電子部品およびその製造方法
JP2003277139A (ja) 誘電体磁器組成物および電子部品
JP5046432B2 (ja) 誘電体磁器および積層型電子部品
KR102041755B1 (ko) 적층 세라믹 커패시터
US11901127B2 (en) Dielectric composition and multilayer capacitor
KR102561942B1 (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
EP4401103A2 (en) Multilayer electronic component
KR102516762B1 (ko) 유전체 조성물 및 이를 포함하는 적층형 전자 부품
JP2024100560A (ja) 積層セラミック電子部品および誘電体材料

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant