CN109524317A - 金属配线的形成方法 - Google Patents

金属配线的形成方法 Download PDF

Info

Publication number
CN109524317A
CN109524317A CN201811085990.8A CN201811085990A CN109524317A CN 109524317 A CN109524317 A CN 109524317A CN 201811085990 A CN201811085990 A CN 201811085990A CN 109524317 A CN109524317 A CN 109524317A
Authority
CN
China
Prior art keywords
layer
insulating layer
substrate
metal wiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811085990.8A
Other languages
English (en)
Other versions
CN109524317B (zh
Inventor
日恵野敦
中西务
田中裕介
吉水康人
八甫谷明彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN109524317A publication Critical patent/CN109524317A/zh
Application granted granted Critical
Publication of CN109524317B publication Critical patent/CN109524317B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/161—Process or apparatus coating on selected surface areas by direct patterning from plating step, e.g. inkjet
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1882—Use of organic or inorganic compounds other than metals, e.g. activation, sensitisation with polymers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886—Multistep pretreatment
    • C23C18/1893—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

实施方式提供一种能够以低成本形成金属配线的金属配线的形成方法。实施方式的金属配线的形成方法是在基板上形成第1绝缘层，使第1绝缘层的表面与包含具有三嗪骨架、硅烷醇基及烷氧基硅烷基中的任一个第1官能基、以及选自由氨基、硫醇基、羧基及叠氮基所组成的群中的至少一个第2官能基的化合物的溶液接触而形成催化剂吸附层，在催化剂吸附层上形成与第1绝缘层不同的第2绝缘层，使第2绝缘层图案化而形成掩模图案，以掩模图案为掩模，通过湿式蚀刻法对第1绝缘层进行蚀刻，选择性地在第1绝缘层被蚀刻的区域形成催化剂层，在催化剂层上通过无电镀法形成金属层。

Description

金属配线的形成方法
[相关申请案]
本申请享有以日本专利申请2017-180292号(申请日：2017年9月20日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种金属配线的形成方法。
背景技术
在半导体装置中，为了获得例如晶体管、二极管等元件间的电连接而使用金属配线。又，存在为了半导体装置的多功能化或高集成化而使用基板贴合的情况。基板贴合是通过使形成在不同基板上的半导体装置积层并贴合而一体化。例如，通过使具有不同功能的半导体装置贴合，能够实现半导体装置的多功能化。又，例如，通过使具有同种功能的半导体装置贴合，能够实现半导体装置的高集成化。在基板贴合中，例如通过使形成在各基板的表面上的金属配线彼此直接接合，来获得积层的半导体装置间的电连接。
为了半导体装置的低成本化，期望以低成本形成金属配线。又，期望能够以低成本实现基板贴合的金属配线的形成方法。
发明内容
本发明的实施方式提供一种能够以低成本形成金属配线的金属配线的形成方法。
实施方式的金属配线的形成方法是在基板上形成第1绝缘层，使所述第1绝缘层的表面与包含具有三嗪骨架、硅烷醇基及烷氧基硅烷基中的任一个第1官能基、以及选自由氨基、硫醇基、羧基及叠氮基所组成的群中的至少一个第2官能基的化合物的溶液接触而形成催化剂吸附层，在所述催化剂吸附层上形成与所述第1绝缘层不同的第2绝缘层，使所述第2绝缘层图案化而形成掩模图案，以所述掩模图案为掩模，通过湿式蚀刻法对所述第1绝缘层进行蚀刻，选择性地在所述第1绝缘层被蚀刻的区域形成催化剂层，在所述催化剂层上通过无电镀法形成金属层。
附图说明
图1(a)～(f)是第1实施方式的金属配线的形成方法的说明图。
图2(a)～(g)是比较例的金属配线的形成方法的说明图。
图3(a)及(b)是第1实施方式的作用及效果的说明图。
图4(a)～(f)是第2实施方式的第1基板的金属配线的形成方法的说明图。
图5(a)～(g)是第2实施方式的第2基板的金属配线的形成方法的说明图。
图6(a)～(c)是第2实施方式的基板贴合方法的说明图。
图7(a)～(f)是第3实施方式的第2基板的金属配线的形成方法的说明图。
图8(a)～(c)是第3实施方式的基板贴合方法的说明图。
具体实施方式
以下，一边参照附图一边对本发明的实施方式进行说明。此外，在以下说明中，对同一或类似部件等标附同一符号，对已作过说明的部件等适当省略其说明。
(第1实施方式)
第1实施方式的金属配线的形成方法是在基板上形成第1绝缘层，使第1绝缘层的表面与包含具有三嗪骨架、硅烷醇基及烷氧基硅烷基中的任一个第1官能基、以及选自由氨基、硫醇基、羧基及叠氮基所组成的群中的至少一个第2官能基的化合物的溶液接触而形成催化剂吸附层，在催化剂吸附层上形成与第1绝缘层不同的第2绝缘层，使第2绝缘层图案化而形成掩模图案，以掩模图案为掩模，通过湿式蚀刻法将第1绝缘层去除，选择性地在已将第1绝缘层去除的区域形成催化剂层，在催化剂层上通过无电镀法形成金属层。
图1是第1实施方式的金属配线的形成方法的说明图。图1是形成金属配线的步骤的剖视图。
首先，准备基板10。基板10例如为单晶的硅基板。
然后，在基板10上形成第1绝缘层11。第1绝缘层11例如为氧化物、氮化物、或氮氧化物。氧化物例如为氧化硅、氧化铝。氮化物例如为氮化硅、氮化铝。氮氧化物例如为氮氧化硅、氮氧化铝。第1绝缘层11例如为氧化硅。
然后，在第1绝缘层11上形成催化剂吸附层20。催化剂吸附层20的膜厚例如为2nm以下。
催化剂吸附层20通过使第1绝缘层11的表面与包含具有三嗪骨架、硅烷醇基及烷氧基硅烷基中的任一个第1官能基、以及选自由氨基、硫醇基、羧基及叠氮基所组成的群中的至少一个第2官能基的三嗪化合物的溶液接触而形成。三嗪化合物具有三嗪骨架、第1官能基、及第2官能基。
第1实施方式的三嗪化合物由下述式(1)表示。
式(1)中，A、B、C中的至少一个为硅烷醇基及烷氧基硅烷基中的任一个，至少一个为选自由氨基、硫醇基、羧基及叠氮基所组成的群中的至少一个，R1、R2、R3为任意存在的连接基。
烷氧基甲硅烷基例如为三甲氧基甲硅烷基、二甲氧基甲基甲硅烷基、单甲氧基二甲基甲硅烷基、三乙氧基甲硅烷基、二乙氧基甲基甲硅烷基、单乙氧基二甲基甲硅烷基。例如，R1、R2、R3包含二级胺或烷基链。例如，也可不存在R1、R2、R3而使氨基、硫醇基、羧基或叠氮基直接与三嗪环键结。
例如，也可为，A、B、C中的一个为硅烷醇基及烷氧基硅烷基中的任一个，剩余的2个为选自由氨基、硫醇基、羧基及叠氮基所组成的群中的至少一个。
包含三嗪化合物的溶液的溶剂例如为水。包含三嗪化合物的溶液的溶剂例如为甲醇、乙醇、丙醇、乙二醇、甘油、丙二醇单乙醚等醇系溶剂。
第1绝缘层11的表面与包含三嗪化合物的溶液的接触例如通过将基板10浸渍在包含三嗪化合物的溶液中而进行。或者，通过在第1绝缘层11上涂布包含三嗪化合物的溶液而进行。
第1绝缘层11的表面与包含三嗪化合物的溶液的接触时间例如为1分钟以下。
然后，在催化剂吸附层20上形成与第1绝缘层11不同的第2绝缘层12(图1(a))。第2绝缘层12例如为树脂层。第2绝缘层12例如为光致抗蚀剂。
然后，使第2绝缘层12图案化而形成掩模图案32(图1(b))。例如，在第2绝缘层12为光致抗蚀剂的情况下，通过公知的光刻法形成掩模图案32。
掩模图案32例如为线与间隙图案。在无第2绝缘层12的区域的第1绝缘层11上，残留催化剂吸附层20。
然后，以掩模图案32为掩模，对第1绝缘层11进行蚀刻(图1(c))。通过对第1绝缘层11进行蚀刻，在第1绝缘层11上形成槽。第1绝缘层11的蚀刻通过湿式蚀刻法进行。
用于湿式蚀刻法的药液包含氟化氢、氟化铵、或磷酸。用于湿式蚀刻法的药液例如为氢氟酸、氟化铵溶液、磷酸溶液。
在第1绝缘层11为氧化硅的情况下，药液使用氢氟酸、或氟化铵溶液。
如图1(c)所示，对第1绝缘层11进行蚀刻后，选择性地使催化剂吸附层20残留在第1绝缘层11上。
然后，选择性地在第1绝缘层11被蚀刻的区域形成催化剂层30(图1(d))。在残留在第1绝缘层11上的催化剂吸附层20上，通过吸附镀覆催化剂形成催化剂层30。
镀覆催化剂只要成为无电镀的催化剂则并无特别限定。例如，可使用钯(Pd)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)。
催化剂层30的形成是通过使包含镀覆催化剂的溶液与催化剂吸附层20的表面接触而进行。催化剂吸附层20的表面与包含镀覆催化剂的溶液的接触时间例如为1分钟以下。
然后，在催化剂层30上通过无电镀法形成金属层40(图1(e))。金属层40选择性地形成在催化剂层30上。形成在第1绝缘层11的槽被金属层40填埋。此外，在图1(e)中省略催化剂层30的图示。
金属层40的材料例如为镍(Ni)、铜(Cu)、钴(Co)、金(Au)、锌(Zn)、锡(Sn)、铬(Cr)、钌(Ru)、或银(Ag)。
金属层40的形成是通过将基板10浸渍在镀覆液中而进行。镀覆液例如包含金属层40形成用的金属离子、还原剂、使金属离子稳定的稳定剂。基板10在镀覆液中的浸渍时间例如为2分钟以下。
然后，将掩模图案32去除(图1(f))。在掩模图案32为光致抗蚀剂的情况下，例如使用碱性溶液将掩模图案32去除。将掩模图案32去除后，在第1绝缘层11上残留催化剂吸附层20。
通过以上的制造方法，在设置在第1绝缘层11的槽内设置金属层40。金属层40被用作金属配线。金属层40具有所谓的镶嵌结构。
第1实施方式的金属配线的形成方法例如可用于形成具有晶体管等元件的半导体装置的金属配线。
其次，对第1实施方式的作用及效果进行说明。
为了半导体装置的低成本化，期望以低成本形成金属配线。
图2是比较例的金属配线的形成方法的说明图。图2是形成金属配线的步骤的剖视图。
首先，准备基板50。基板50例如为单晶的硅基板。
然后，在基板50上形成第1绝缘层51。第1绝缘层51例如为氧化物、氮化物、或氮氧化物。
然后，在第1绝缘层51上形成与第1绝缘层51不同的第2绝缘层52(图2(a))。第2绝缘层52例如为树脂层。第2绝缘层52例如为光致抗蚀剂。
然后，使第2绝缘层52图案化而形成掩模图案72(图2(b))。例如，在第2绝缘层52为光致抗蚀剂的情况下，通过公知的光刻法形成掩模图案72。
然后，以掩模图案72为掩模，对第1绝缘层51进行蚀刻(图2(c))。通过对第1绝缘层51进行蚀刻，在第1绝缘层51上形成槽。
然后，将掩模图案72剥离，并在第1绝缘层51上形成催化剂吸附层60(图2(d))。
然后，在催化剂吸附层60上形成催化剂层70(图2(e))。
然后，在催化剂层70上通过无电镀法形成金属膜80a(图2(f))。
然后，将形成在第1绝缘层51的槽以外的区域的金属膜80a去除(图2(g))。通过将金属膜80a去除，而形成金属层80。金属膜80a例如通过CMP(Chemical MechanicalPolishing，化学机械研磨)而去除。第1绝缘层51上的催化剂吸附层60也通过CMP而与金属膜80a同时被去除。又，例如，金属膜80a通过湿式蚀刻而去除。用于湿式蚀刻的药液例如为盐酸/双氧水、硝酸/双氧水、硫酸/双氧水。
在以上的比较例的金属配线的形成方法中，在形成金属膜80a时，无法选择性地在形成在第1绝缘层51的槽内形成金属膜80a。因此，需要CMP或湿式蚀刻等将金属膜80a去除的步骤。
相对于此，在第1实施方式的金属配线的形成方法中，能够选择性地在形成在第1绝缘层11的槽内形成金属层40。因此，无需CMP或湿式蚀刻等步骤。由此，能够以低成本形成金属配线。
以下，对第1实施方式中通过湿式蚀刻法对第1绝缘层11进行蚀刻的步骤进行详细说明。图3是第1实施方式的作用及效果的说明图。
如上所述，对第1绝缘层11进行蚀刻后，选择性地使催化剂吸附层20残留在第1绝缘层11上。
准备在硅基板(Si)上堆积氮化硅膜(SiN)及氧化硅膜(SiO2)并使氮化硅膜(SiN)及氧化硅膜(SiO2)图案化而形成有线与间隙图案的第1试样。
将第1试样浸渍在三嗪化合物水溶液中，而形成催化剂吸附层。三嗪化合物水溶液包含所述式(1)所示的三嗪化合物。然后，将第1试样浸渍在钯溶液中，而形成催化剂层。继而，使用NiB镀覆液形成镍层(Ni)。
在形成催化剂吸附层后且形成催化剂层前，进行湿式蚀刻，除此以外，进行与第1试样相同的处理，而制作第2试样。湿式蚀刻的药液使用氢氟酸。
图3是利用SEM(Scanninng Electron Microscope，扫描式电子显微镜)所得的第1试样及第2试样的镍层形成后的剖面照片。图3(a)是第1试样，图3(b)是第2试样。
在图3(a)中，在线与间隙图案的间隙内及线上都保形地形成有镍层。
在图3(b)的情况下，通过在形成催化剂吸附层后且形成催化剂层前浸渍在氢氟酸的溶液中，由氧化硅膜形成的线被蚀刻而变细。由此可知催化剂吸附层未成为湿式蚀刻的掩模，而进行了氧化硅膜的蚀刻。
并且，与第1试样同样，在第2试样中，也在线与间隙图案的间隙内及线上都保形地形成有镍层。由此可知，湿式蚀刻后，催化剂吸附层仍残留在表面。
如此般在湿式蚀刻时催化剂吸附层不成为蚀刻的掩模的原因、及通过湿式蚀刻对下层的绝缘层进行蚀刻后催化剂吸附层仍残留在表面的原因未必明确。例如，关于对下层的绝缘层进行蚀刻后催化剂吸附层仍残留在表面的情况，也考虑是因为催化剂吸附层的再附着等，但无确凿的证据。
在第1实施方式的金属配线的形成方法中，通过利用所述特别的现象，能够选择性地在形成在第1绝缘层11的槽内形成金属层40。
催化剂吸附层20的膜厚优选2nm以下。如果超过所述范围，则担心催化剂吸附层20成为掩模而使第1绝缘层11不被蚀刻。
在第1实施方式中，以形成金属层40后将掩模图案32去除的情况为例子进行了说明，但也可例如不将掩模图案32去除而用作层间绝缘层。
以上，根据第1实施方式的金属配线的形成方法，能够选择性地在形成在绝缘层内的槽内形成金属配线。因此，能够以低成本形成金属配线。
(第2实施方式)
第2实施方式的金属配线的形成方法是在第1基板上形成第1绝缘层，使第1绝缘层的表面与包含具有三嗪骨架、硅烷醇基及烷氧基硅烷基中的任一个第1官能基、以及选自由氨基、硫醇基、羧基及叠氮基所组成的群中的至少一个第2官能基的化合物的溶液接触而形成催化剂吸附层，在催化剂吸附层上形成与第1绝缘层不同的第2绝缘层，使第2绝缘层图案化而形成掩模图案，以掩模图案为掩模，通过湿式蚀刻法对第1绝缘层进行蚀刻，选择性地在第1绝缘层被蚀刻的区域形成催化剂层，在催化剂层上通过无电镀法形成第1金属层，形成金属层后，将掩模图案去除，将第1基板与形成有第2金属层的第2基板以第1金属层与第2金属层相接的方式进行贴合。
第2实施方式的金属配线的形成方法在如下方面与第1实施方式不同：在第1基板上贴合第2基板。以下，对与第1实施方式重复的内容省略记载。
首先，在第1基板110及第2基板150形成金属配线。
图4是第2实施方式的第1基板的金属配线的形成方法的说明图。图4是在第1基板上形成金属配线的步骤的剖视图。第1基板的金属配线的形成方法与第1实施方式的金属配线的形成方法相同。
首先，准备第1基板110。然后，在第1基板110上形成第1绝缘层111。然后，在第1绝缘层111上形成第1催化剂吸附层120。然后，在第1催化剂吸附层120上形成与第1绝缘层111不同的第2绝缘层112(图4(a))。
然后，使第2绝缘层112图案化而形成第1掩模图案132(图4(b))。然后，以第1掩模图案132为掩模，通过湿式蚀刻法对第1绝缘层111进行蚀刻(图4(c))。
然后，选择性地在第1绝缘层111被蚀刻的区域形成第1催化剂层130(图4(d))。然后，在第1催化剂层130上通过无电镀法形成第1金属层140(图4(e))。通过以上的制造方法，在第1基板110上形成成为第1金属配线的第1金属层140。
图5是第2实施方式的第2基板的金属配线的形成方法的说明图。图5是在第2基板上形成金属配线的步骤的剖视图。第2基板的金属配线的形成方法与第1实施方式的比较例的金属配线的形成方法相同。
首先，准备第2基板150。然后，在第2基板150上形成第1绝缘层151。然后，在第1绝缘层151上形成与第1绝缘层151不同的第2绝缘层152(图5(a))。
然后，使第2绝缘层152图案化而形成第2掩模图案172(图5(b))。然后，以第2掩模图案172为掩模，对第1绝缘层151进行蚀刻(图5(c))。
然后，将第2掩模图案172剥离，并在第1绝缘层151上形成第2催化剂吸附层160(图5(d))。然后，在第2催化剂吸附层160上形成第2催化剂层170(图5(e))。
然后，在第2催化剂层170上通过无电镀法形成金属膜180a(图5(f))。然后，将形成在第1绝缘层151的槽以外的区域的金属膜180a去除(图5(g))。通过以上的制造方法，在第2基板150上形成成为第2金属配线的第2金属层180。
图6是第2实施方式的基板贴合方法的说明图。图6是将2片基板贴合的步骤的剖视图。
首先，准备分别形成有金属配线的第1基板110及第2基板150(图6(a))。
在第1基板110上，使用与第1实施方式的金属配线的形成方法相同的方法形成有第1金属层140。在第1基板110上形成有第1绝缘层111、第1催化剂吸附层120、第1金属层140。第1基板110、第1绝缘层111、第1催化剂吸附层120、第1金属层140具有与第1实施方式的基板10、第1绝缘层11、催化剂吸附层20、金属层40相同的构成。
在第2基板150上，使用与比较例的金属配线的形成方法相同的方法形成有第2金属层180。在第2基板150上形成有第1绝缘层151、第2催化剂吸附层160、第2金属层180。第2基板150、第1绝缘层151、第2催化剂吸附层160、第2金属层180具有与比较例的基板50、第1绝缘层51、催化剂吸附层60、金属层80相同的构成。
然后，使第2基板150的上下反转(图6(b))。
然后，将第1基板110与第2基板150贴合(图6(c))。第1基板110与第2基板150以第1金属层140与第2金属层180相接的方式贴合。例如，以第1基板110与第2基板150密接的方式施加压力。第1催化剂吸附层120作为接着层发挥功能，第1基板110与第2基板150结合。
以下，对第2实施方式的金属配线的形成方法的作用及效果进行说明。
存在为了半导体装置的多功能化或高集成化而使用基板贴合的情况。基板贴合是通过使形成在不同基板上的半导体装置积层并贴合而一体化。例如，通过使具有不同功能的半导体装置贴合能够实现半导体装置的多功能化。又，例如，通过使具有同种功能的半导体装置贴合能够实现半导体装置的高集成化。在基板贴合中，例如，通过使形成在各基板的表面上的金属配线彼此直接接合而获得积层的半导体装置间的电连接。
为了使采用基板贴合的半导体装置低成本化，期望有能够以低成本实现基板贴合的金属配线的形成方法。
例如，考虑使通过比较例的金属配线的形成方法形成的2片第2基板150贴合的情况。在该情况下，在贴合前，需要对第2基板150的表面进行等离子体处理或形成接着层的追加步骤。
而且，例如，在形成接着层的情况下，要求避开表面的第2金属层180的区域而形成。其原因在于：担心如果在贴合后的第2金属层180之间介存接着层，那么上下的第2金属层180的接触电阻变大，而积层的半导体装置间无法电连接。
在第2实施方式中，在第1基板110的表面的第1绝缘层111上，形成有第1催化剂吸附层120。将第1基板110与第2基板150贴合时，在第1基板110的第1绝缘层111与第2基板的第1绝缘层151之间存在第1催化剂吸附层120，该第1催化剂吸附层120作为接着层发挥功能。因此，在将第1基板110与第2基板150贴合时，无需追加步骤。因此，根据第2实施方式的金属配线的形成方法，能够以低成本实现基板贴合。
并且，在第1基板110中，在表面的第1金属层140的区域未形成第1催化剂吸附层120。换句话说，第1催化剂吸附层120自对准地形成在第1绝缘层111上。因此，也不存在第1金属层140与第2金属层180的接触电阻变大的情况。
以上，根据第2实施方式的金属配线的形成方法，与第1实施方式同样，能够以低成本形成金属配线。并且，能够以低成本实现基板贴合。
(第3实施方式)
第3实施方式的金属配线的形成方法是在第1基板上形成第1绝缘层，使第1绝缘层的表面与包含具有三嗪骨架、硅烷醇基及烷氧基硅烷基中的任一个第1官能基、以及选自由氨基、硫醇基、羧基及叠氮基所组成的群中的至少一个第2官能基的第1化合物的溶液接触而形成第1催化剂吸附层，在第1催化剂吸附层上形成与第1绝缘层不同的第2绝缘层，使第2绝缘层图案化而形成第1掩模图案，以第1掩模图案为掩模，通过湿式蚀刻法对第1绝缘层进行蚀刻，选择性地在第1绝缘层被蚀刻的区域形成第1催化剂层，在第1催化剂层上通过无电镀法形成第1金属层，形成第1金属层后，将第1掩模图案去除，在第2基板上形成第3绝缘层，使第3绝缘层的表面与包含具有三嗪骨架、硅烷醇基及烷氧基硅烷基中的任一个第1官能基、以及选自由氨基、硫醇基、羧基及叠氮基所组成的群中的至少一个第2官能基的第2化合物的溶液接触而形成第2催化剂吸附层，在第2催化剂吸附层上形成与第3绝缘层不同的第4绝缘层，使第4绝缘层图案化而形成第2掩模图案，以第2掩模图案为掩模，通过湿式蚀刻法对第4绝缘层进行蚀刻，选择性地在第4绝缘层被蚀刻的区域形成第2催化剂层，在第2催化剂层上通过无电镀法形成第2金属层，形成第2金属层后，将第2掩模图案去除，将第1基板与第2基板以第1金属层与第2金属层相接的方式进行贴合。
第3实施方式的金属配线的形成方法中，第2基板的金属配线也使用与第1实施方式的金属配线的形成方法相同的方法而形成，除此以外，与第2实施方式相同。以下，对与第1实施方式及第2实施方式重复的内容省略记载。
首先，在第1基板110及第2基板210上形成金属配线。第1基板的金属配线的制造方法与第2实施方式相同所以省略说明。
图7是第3实施方式的第2基板的金属配线的形成方法的说明图。图7是在第2基板形成金属配线的步骤的剖视图。第2基板的金属配线的形成方法与第1实施方式的金属配线的形成方法相同。
首先，准备第2基板210。然后，在第2基板210上形成第3绝缘层211。然后，在第3绝缘层211上形成催化剂吸附层220。然后，在催化剂吸附层220上形成与第3绝缘层211不同的第4绝缘层212(图7(a))。
然后，使第4绝缘层212图案化而形成第2掩模图案232(图7(b))。然后，以第2掩模图案232为掩模，对第3绝缘层211进行蚀刻(图7(c))。
然后，选择性地在第3绝缘层211被蚀刻的区域形成第2催化剂层230(图7(d))。然后，在第2催化剂层230上通过无电镀法形成第2金属层240(图7(e))。通过以上的制造方法，在第2基板210上形成成为第2金属配线的第2金属层240。
图8是第3实施方式的金属配线的基板贴合方法的说明图。图8是将2片基板贴合的步骤的剖视图。
首先，准备分别形成有金属配线的第1基板110及第2基板210(图8(a))。
在第1基板110上，使用与第1实施方式的金属配线的形成方法相同的方法形成有第1金属层140。在第1基板110上形成有第1绝缘层111、第1催化剂吸附层120、第1金属层140。第1基板110、第1绝缘层111、第1催化剂吸附层120、第1金属层140具有与第1实施方式的基板10、第1绝缘层11、催化剂吸附层20、金属层40相同的构成。
在第2基板210上，使用与第1实施方式的金属配线的形成方法相同的方法形成有第2金属层240。在第2基板210上形成有第3绝缘层211、第2催化剂吸附层220、第2金属层240。第2基板210、第3绝缘层211、第2催化剂吸附层220、第2金属层240具有与第1实施方式的基板10、第1绝缘层11、催化剂吸附层20、金属层40相同的构成。
然后，使第2基板210的上下反转(图8(b))。
然后，将第1基板110与第2基板210贴合(图8(c))。第1基板110与第2基板210以第1金属层140与第2金属层240相接的方式贴合。
在第3实施方式中，在第1基板110的表面的第1绝缘层111上形成有第1催化剂吸附层120。并且，在第2基板210的表面的第3绝缘层211上也形成有第2催化剂吸附层220。
因此，第1基板110与第2基板210的接着强度提升。由此，第1基板110与第2基板210的贴合强度提升。
以上，根据第3实施方式的金属配线的形成方法，与第1实施方式同样，能够以低成本形成金属配线。并且，与第2实施方式同样，能够以低成本实现基板贴合。并且，第1基板110与第2基板210的贴合强度提升。
第2实施方式或第3实施方式中所说明的基板贴合方法例如可应用于形成有半导体存储器的基板与形成有逻辑IC(integrated circuit，集成电路)的基板的贴合。又，也可应用于形成有半导体存储器的基板彼此的贴合。又，也可应用于形成有逻辑IC的基板彼此的贴合。可应用于形成有其它异种或同种半导体装置的基板间的贴合。
以上，对本发明的若干实施方式进行了说明，但这些实施方式是作为例子进行提示的，并不意欲限定发明的范围。这些新颖的实施方式可以其它各种方式实施，可在不脱离发明的主旨的范围内进行各种省略、替换、变更。例如，也可将一实施方式的构成要素替换或变更为另一实施方式的构成要素。这些实施方式或其变化包含在发明的范围或主旨内并且包含在权利要求书中记载的发明及其均等的范围内。

Claims (14)

1.一种金属配线的形成方法，是
在基板上形成第1绝缘层，
使所述第1绝缘层的表面与包含具有三嗪骨架、硅烷醇基及烷氧基硅烷基中的任一个第1官能基、以及选自由氨基、硫醇基、羧基及叠氮基所组成的群中的至少一个第2官能基的化合物的溶液接触而形成催化剂吸附层，
在所述催化剂吸附层上形成与所述第1绝缘层不同的第2绝缘层，
使所述第2绝缘层图案化而形成掩模图案，
以所述掩模图案为掩模，通过湿式蚀刻法对所述第1绝缘层进行蚀刻，
选择性地在所述第1绝缘层被蚀刻的区域形成催化剂层，
在所述催化剂层上通过无电镀法形成金属层。
2.根据权利要求1所述的金属配线的形成方法，其中在形成所述金属层后，将所述掩模图案去除。
3.根据权利要求1或2所述的金属配线的形成方法，其中所述化合物为下述式(1)所表示的化合物，式(1)中，A、B、C中的至少一个为所述第1官能基，至少一个为所述第2官能基，R1、R2、R3为任意存在的连接基，
4.根据权利要求1或2所述的金属配线的形成方法，其中所述第2绝缘层为树脂。
5.根据权利要求1或2所述的金属配线的形成方法，其中所述第2绝缘层为光致抗蚀剂。
6.根据权利要求1或2所述的金属配线的形成方法，其中所述第1绝缘层为氧化物、氮化物、或氮氧化物。
7.根据权利要求1或2所述的金属配线的形成方法，其中所述催化剂吸附层的膜厚为2nm以下。
8.根据权利要求1或2所述的金属配线的形成方法，其中用于所述湿式蚀刻法的药液包含氟化氢、氟化铵、或磷酸。
9.一种金属配线的形成方法，是
在第1基板上形成第1绝缘层，
使所述第1绝缘层的表面与包含具有三嗪骨架、硅烷醇基及烷氧基硅烷基中的任一个第1官能基、以及选自由氨基、硫醇基、羧基及叠氮基所组成的群中的至少一个第2官能基的化合物的溶液接触而形成催化剂吸附层，
在所述催化剂吸附层上形成与所述第1绝缘层不同的第2绝缘层，
使所述第2绝缘层图案化而形成掩模图案，
以所述掩模图案为掩模，通过湿式蚀刻法对所述第1绝缘层进行蚀刻，
选择性地在所述第1绝缘层被蚀刻的区域形成催化剂层，
在所述催化剂层上通过无电镀法形成第1金属层，
形成所述第1金属层后，将所述掩模图案去除，
将所述第1基板与形成有第2金属层的第2基板以所述第1金属层与所述第2金属层相接的方式进行贴合。
10.根据权利要求9所述的金属配线的形成方法，其中，所述化合物为下述式(1)所表示的化合物，式(1)中，A、B、C中的至少一个为所述第1官能基，至少一个为所述第2官能基，R1、R2、R3为任意存在的连接基，
11.根据权利要求9或10所述的金属配线的形成方法，其中所述第2绝缘层为树脂。
12.一种金属配线的形成方法，是
在第1基板上形成第1绝缘层，
使所述第1绝缘层的表面与包含具有三嗪骨架、硅烷醇基及烷氧基硅烷基中的任一个第1官能基、以及选自由氨基、硫醇基、羧基及叠氮基所组成的群中的至少一个第2官能基的第1化合物的溶液接触而形成第1催化剂吸附层，
在所述第1催化剂吸附层上形成与所述第1绝缘层不同的第2绝缘层，
使所述第2绝缘层图案化而形成第1掩模图案，
以所述第1掩模图案为掩模，通过湿式蚀刻法对所述第1绝缘层进行蚀刻，
选择性地在所述第1绝缘层被蚀刻的区域形成第1催化剂层，
在所述第1催化剂层上通过无电镀法形成第1金属层，
形成所述第1金属层后，将所述第1掩模图案去除，
在第2基板上形成第3绝缘层，
使所述第3绝缘层的表面与包含具有三嗪骨架、硅烷醇基及烷氧基硅烷基中的任一个第1官能基、以及选自由氨基、硫醇基、羧基及叠氮基所组成的群中的至少一个第2官能基的第2化合物的溶液接触而形成第2催化剂吸附层，
在所述第2催化剂吸附层上形成与所述第3绝缘层不同的第4绝缘层，
使所述第4绝缘层图案化而形成第2掩模图案，
以所述第2掩模图案为掩模，通过湿式蚀刻法对所述第4绝缘层进行蚀刻，
选择性地在所述第4绝缘层被蚀刻的区域形成第2催化剂层，
在所述第2催化剂层上通过无电镀法形成第2金属层，
形成所述第2金属层后，将所述第2掩模图案去除，
将所述第1基板与所述第2基板以所述第1金属层与所述第2金属层相接的方式进行贴合。
13.根据权利要求12所述的金属配线的形成方法，其中所述第1化合物及所述第2化合物为下述式(1)所表示的化合物，式(1)中，A、B、C中的至少一个为所述第1官能基，至少一个为所述第2官能基，R1、R2、R3为任意存在的连接基，
14.根据权利要求12或13所述的金属配线的形成方法，其中所述第2绝缘层及所述第4绝缘层为树脂。
CN201811085990.8A 2017-09-20 2018-09-18 金属配线的形成方法 Active CN109524317B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017180292A JP2019057572A (ja) 2017-09-20 2017-09-20 金属配線の形成方法
JP2017-180292 2017-09-20

Publications (2)

Publication Number Publication Date
CN109524317A true CN109524317A (zh) 2019-03-26
CN109524317B CN109524317B (zh) 2022-06-17

Family

ID=65720539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811085990.8A Active CN109524317B (zh) 2017-09-20 2018-09-18 金属配线的形成方法

Country Status (4)

Country Link
US (1) US10249531B1 (zh)
JP (1) JP2019057572A (zh)
CN (1) CN109524317B (zh)
TW (1) TWI663664B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054207A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 記憶装置及び記憶装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050037601A1 (en) * 2003-08-13 2005-02-17 Shih-Ping Hsu Semiconductor package substrate having contact pad protective layer formed thereon and method for fabricating the same
TW200620509A (en) * 2004-09-10 2006-06-16 Toshiba Kk Semiconductor device and method of manufacturing the same
US20110133192A1 (en) * 2008-07-24 2011-06-09 Konica Minolta Holdings, Inc. Method of forming conductive pattern and organic thin film transistor
JP2013258352A (ja) * 2012-06-14 2013-12-26 Shindo Denshi Kogyo Kk 配線基板の製造方法、および配線基板
JP2015207678A (ja) * 2014-04-22 2015-11-19 京セラサーキットソリューションズ株式会社 配線基板の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797650B2 (ja) 1990-05-21 1998-09-17 松下電器産業株式会社 半導体素子の実装方法
KR960009074A (ko) 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
JPH08125121A (ja) * 1994-08-29 1996-05-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003149831A (ja) 2001-11-09 2003-05-21 Seiko Epson Corp 単分子層のパターン形成方法、パターン化単分子層を利用した導電膜パターンの形成方法、及び電気光学装置
US20090162681A1 (en) * 2007-12-21 2009-06-25 Artur Kolics Activation solution for electroless plating on dielectric layers
JP5398678B2 (ja) * 2010-09-29 2014-01-29 株式会社東芝 光電変換素子
JP5479391B2 (ja) * 2011-03-08 2014-04-23 株式会社東芝 半導体発光素子及びその製造方法
JP5772329B2 (ja) 2011-07-19 2015-09-02 ソニー株式会社 半導体装置の製造方法、半導体装置、電子機器
JP5694109B2 (ja) * 2011-09-26 2015-04-01 株式会社東芝 パターン形成方法
US9006095B2 (en) * 2013-02-19 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
JP2016033969A (ja) * 2014-07-31 2016-03-10 株式会社東芝 電子部品、及び電子ユニット
US20170294408A1 (en) * 2016-04-08 2017-10-12 Kabushiki Kaisha Toshiba Semiconductor device that includes a molecular bonding layer for bonding elements
JP2018049944A (ja) * 2016-09-21 2018-03-29 東芝メモリ株式会社 半導体装置の製造方法および半導体製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050037601A1 (en) * 2003-08-13 2005-02-17 Shih-Ping Hsu Semiconductor package substrate having contact pad protective layer formed thereon and method for fabricating the same
TW200620509A (en) * 2004-09-10 2006-06-16 Toshiba Kk Semiconductor device and method of manufacturing the same
US20110133192A1 (en) * 2008-07-24 2011-06-09 Konica Minolta Holdings, Inc. Method of forming conductive pattern and organic thin film transistor
JP2013258352A (ja) * 2012-06-14 2013-12-26 Shindo Denshi Kogyo Kk 配線基板の製造方法、および配線基板
JP2015207678A (ja) * 2014-04-22 2015-11-19 京セラサーキットソリューションズ株式会社 配線基板の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
程婕: "《电子产品制造工程实践技术》", 31 August 2015, 西北工业大学出版社 *

Also Published As

Publication number Publication date
JP2019057572A (ja) 2019-04-11
US20190088539A1 (en) 2019-03-21
US10249531B1 (en) 2019-04-02
TWI663664B (zh) 2019-06-21
TW201916194A (zh) 2019-04-16
CN109524317B (zh) 2022-06-17

Similar Documents

Publication Publication Date Title
CN105590900B (zh) 半导体装置及其制造方法
US8623751B2 (en) Through-hole electrode substrate and method of manufacturing the same
US7312531B2 (en) Semiconductor device and fabrication method thereof
CN101256977B (zh) 半导体结构及半导体结构的形成方法
JP2001267356A (ja) 電気接続用導電パッドを準備する方法および形成された導電パッド
US20120225563A1 (en) Etching liquid for etching silicon substrate rear surface in through silicon via process and method for manufacturing semiconductor chip having through silicon via using the etching liquid
TWI234261B (en) Method of forming wafer backside interconnects
TWI494164B (zh) 在介電層上施行無電電鍍用之活化溶液
JP2013207006A (ja) 貫通電極付き配線基板及びその製造方法
CN104766850B (zh) 用于迹线上接合工艺的凸块焊盘
JP2004221570A5 (zh)
CN109524317A (zh) 金属配线的形成方法
CN102386160A (zh) 半导体装置及半导体装置的制造方法
JP2005109427A (ja) 半導体装置及びその製造方法
KR20120054994A (ko) 반도체 소자의 제조방법
CN107046018B (zh) 玻璃基板封装及其制造方法
US20130256890A1 (en) Shallow via formation by oxidation
US8759118B2 (en) Plating process and structure
US20210028060A1 (en) Contact fabrication to mitigate undercut
JP2019062062A (ja) 配線基板、電子装置、及び、配線基板の製造方法
TWI579938B (zh) 封裝基板的線路製作方法
US8501615B2 (en) Metal bump formation
JP5036217B2 (ja) 半導体装置及びその製造方法
JPH04146624A (ja) 半導体装置の電極の製造方法
TW580481B (en) Method of integrating microelectromechanical device and semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Applicant before: Pangea Co.,Ltd.

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20220315

Address after: Tokyo

Applicant after: Pangea Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant