CN101256977B - 半导体结构及半导体结构的形成方法 - Google Patents
半导体结构及半导体结构的形成方法 Download PDFInfo
- Publication number
- CN101256977B CN101256977B CN200710136967.2A CN200710136967A CN101256977B CN 101256977 B CN101256977 B CN 101256977B CN 200710136967 A CN200710136967 A CN 200710136967A CN 101256977 B CN101256977 B CN 101256977B
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- conductive barrier
- layer
- conductive
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 230000004888 barrier function Effects 0.000 claims abstract description 133
- 239000000463 material Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000013078 crystal Substances 0.000 claims description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- -1 aluminium copper silicon Chemical compound 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 229910000906 Bronze Inorganic materials 0.000 claims description 4
- 239000010974 bronze Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- BUFNPSGPZVZJNO-UHFFFAOYSA-N [F].[C-]#[O+] Chemical compound [F].[C-]#[O+] BUFNPSGPZVZJNO-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910021386 carbon form Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 claims description 3
- 238000005498 polishing Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 14
- 229910052715 tantalum Inorganic materials 0.000 description 12
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 12
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000003701 mechanical milling Methods 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 3
- 229910002091 carbon monoxide Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 2
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 2
- 229940094989 trimethylsilane Drugs 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 229960004424 carbon dioxide Drugs 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- VCZQFJFZMMALHB-UHFFFAOYSA-N tetraethylsilane Chemical compound CC[Si](CC)(CC)CC VCZQFJFZMMALHB-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体结构及半导体结构的形成方法。该方法包括如下步骤：形成一介电层于一基底之上；形成一第一非导电阻障层于该介电层上；形成至少一开口，其穿过该第一非导电阻障层而位于该介电层内部；形成一第二非导电阻障层于该第一非导电阻障层之上和该开口内；以及移除至少一部分该第二非导电阻障层，借此至少部分地暴露出该第一非导电阻障层的上表面和该开口的下表面，其中该第一非导电阻障层与该第二非导电阻障层的材料相同并且顶表面等高。通过本发明，不需外加化学机械研磨步骤或电解抛光步骤来移除形成于介电层的上表面和导电层之间的导电阻障层，使得避免或减少在执行化学机械研磨步骤以移除导电阻障层时所导致的介电层损伤。
Description
技术领域
本发明有关于一种半导体装置的制造方法，且特别有关于一种通孔/接触窗和/或镶嵌结构的半导体结构及半导体结构的形成方法。
背景技术
随着电子产品的发展，半导体制造技术已广泛应用于制造存储器、中央处理器(central processing units，CPUs)、液晶显示器(LCDs)、发光二极管(LEDs)、激光二极管及其它装置或芯片。然而，为了使得半导体装置达到高集成度和高操作速度的目标并持续发展电子产品，因此，必须持续地缩小半导体集成电路的尺寸。此外，业界经常使用具有低介电常数的介电质材料和低阻值金属材料来降低原件的寄生电容和电阻--电容时间延迟(RC timedelays)，以提高集成电路的操作速度。
图1为一公知的半导体结构的剖面图，其绘示一通孔结构的形成方法。
请参阅图1，其显示金属线110形成于基底100上。随后，介电层120形成于基底100和金属线110上，且在介电层120内形成多个孔洞(holes，图未标示)，这些孔洞可为通孔(via)，但也可表示为形成于镶嵌结构中的接触窗孔(contact hole)或沟槽。之后，形成例如钽/氮化钽扩散阻障层的导电扩散阻障层130于介电层120上和通孔内。铜籽晶层140随之形成于钽/氮化钽扩散阻障层130上。接着，形成铜材料层150于钽/氮化钽扩散阻障层130上，且填入上述通孔内。
为了隔离各相邻通孔中的介电层插塞结构，可使用一化学机械研磨(CMP)工艺来移除形成于介电层120的表面121上方的铜材料层150、铜籽晶层140和钽/氮化钽扩散阻障层130。由于铜的材料特性与钽/氮化钽，以及其它可用以作为阻障层130的材料不同，因此，必需选择不同的制造工艺条件、研磨液(surries)、研磨力(polishing force)、研磨垫(pads)以及其它化学机械研磨的参数，才能分别地移除位于介电层120的表面121上方的铜材料层150、铜籽晶层140和钽/氮化钽扩散阻障层130。
综上所述，业界需要一种可改善上述问题的方法和结构，以形成接触窗/通孔和/或镶嵌结构。
发明内容
本发明的一实施例提供半导体结构的形成方法，其包括如下步骤：形成一介电层于一基底之上；形成一第一非导电阻障层于该介电层上；形成至少一开口，其穿过该第一非导电阻障层并位于该介电层内；形成一第二非导电阻障层于该第一非导电阻障层之上和该开口内；以及移除至少一部分该第二非导电阻障层，借以至少部分地暴露出该第一非导电阻障层的上表面和该开口的下表面，其中该第一非导电阻障层与该第二非导电阻障层的材料相同。
上述的半导体结构的形成方法，其中优选地，还包括如下步骤：形成一籽晶层于该第一非导电阻障层的该上表面和该开口的该下表面之上；以及形成一导电层于该籽晶层之上。
上述的半导体结构的形成方法，其中优选地，还包括通过一化学机械研磨步骤或一电解抛光步骤移除至少一部分的该导电层和该籽晶层，借以至少部分地暴露出该第一非导电阻障层的该上表面。
上述的半导体结构的形成方法，其中优选地，在移除至少一部分的该第二非导电阻障层的步骤之后，留下剩余的该第二非导电阻障层于该开口侧壁上。
上述的半导体结构的形成方法，其中优选地，位于该开口侧壁的第二非导电阻障层的顶表面与该暴露的第一非导电阻障层的顶表面等高。
上述的半导体结构的形成方法，其中优选地，该移除至少一部分的该第二非导电阻障层的步骤包括一干蚀刻步骤。
上述的半导体结构的形成方法，其中优选地，该干蚀刻步骤实质上非等向性蚀刻且使用一包括一含氟气体的前驱物。
上述的半导体结构的形成方法，其中优选地，该含氟气体包括氟化碳(CxFy)、氟氢化碳(CxFyHz)、氟化氮(NF3)或氟氧化碳(CxFyOz)，其中x值介于0和9之间、y值介于0和9之间且z值也介于0和9之间。
上述的半导体结构的形成方法，其中优选地，该形成第一非导电阻障层的步骤和该形成第二非导电阻障层的步骤至少其中之一使用一前驱物，该前驱物包括一含硅气体和一包含一成分的气体，该成分择自由氮、氧或碳所组成的族群。
本发明的另一实施例还提供一种半导体结构，其包括：一介电层，位于一基底之上；多个开口，位于该介电层内；一第一非导电阻障层，位于该介电层上，其中该第一非导电阻障层从所述开口的第一边缘延伸至与其相邻的所述开口的第二边缘；一第二非导电阻障层，位于所述开口侧壁，其中该第一非导电阻障层与该第二非导电阻障层的材料相同；以及一导电材料，位于所述开口内。
上述的半导体结构，其中优选地，位于该开口侧壁的第二非导电阻障层的顶表面与该第一非导电阻障层的顶表面等高。
上述的半导体结构，其中优选地，该第一非导电阻障层和该第二非导电阻障层具有实质相同厚度。
上述的半导体结构，其中优选地，该第一非导电阻障层和该第二非导电阻障层至少其中之一是以硅为主体的材料层，包括氮、氧或碳至少其中之一。
上述的半导体结构，其中优选地，还包括一籽晶层，直接位于该第二非导电阻障层上和该开口的下表面之上。
通过本发明提供的半导体结构及半导体结构的形成方法，可知本发明不需外加化学机械研磨步骤或电解抛光步骤来移除形成于介电层的上表面和导电层之间的导电阻障层。使得在执行化学机械研磨步骤以移除导电阻障层时所导致的介电层损伤可因此予以避免或减少。
附图说明
图1显示一现有技术的通孔结构的剖面图。
图2A至图2H显示一依据本发明实施例的一系列制造工艺步骤形成单镶嵌结构的剖面图。
其中，附图标记说明如下：
100、200～基底；110～金属线；120、220、220a～介电层；
121～表面；130～导电扩散阻障层；140～铜籽晶层；
150～铜材料层；210～导电结构；211a、211b～下表面；
221、231～上表面；230、230a、250、250a～非导电阻障层；
240a、240b～开口；241a、241b～侧壁；260、260a～籽晶层；
270、270a、270b～导电层。
具体实施方式
接下来配合附图以说明本发明的具体实施例。在本说明书中，例如“下部的”、“上部的”、“水平的”、“垂直的”、“在上方的”、“在下方的”、“在上面的”、“在下面的”、“顶部的”、“底部的”，及其衍生的相关的措辞(如”水平地“、“向下方地”、“向上方地”)应参阅说明所述或后续讨论于附图中所显示的方向。相关的名词定义是为了方便说明起见，而不是用来局限本装置/设备必须以一特定方向建构或操作。
图2A～图2H为一系列的本发明较佳实施例的制造过程剖面图，其说明一单镶嵌结构的制造方法。
请参照图2A，其显示一导电结构210形成于基底200上。随后，介电层220形成于导电结构210和基底200上。基底200可为硅基底、三-五族化合物基底、显示器基底，例如液晶显示器(LCD)、等离子体显示器、电激发光显示器(Electroluminescence lamp Display)或发光二极管(LED)基底(以上基底均可用以作为基底200)。在另一实施例中，二极管、装置、晶体管、电路或其组合(图未显示)至少其一可形成于基底200之中和/或之上。
如图2A所示，导电结构210形成于基底200上且电性耦接上述可能形成于基底200之中和/或之上的二极管、装置、晶体管、电路或其组合(图未显示)至少其一。导电结构210可包含例如含有金属的导线，例如铝导线、铝铜导线、铝硅铜导线、铜导线、多晶硅导线或其组合或其它适当材料。
请再次参照图2A，其绘示介电层220形成于导电结构210和基底200上。介电层220可包含例如介电常数约为3或更低的介电常数的介电层，例如氟化非晶碳(fluorinated amorphous carbon)、氟化聚酰亚胺(Fluorinatedpolyimide)和甲基倍半硅氧烷(methyl silsesquioxane)、含碳的材料层、含氮的材料层、多孔性低介电常数介电层、氧化物层、氮化物层、氮氧化物层或其组合。介电层220可为利用例如化学气相沉积工艺步骤、旋转涂布工艺步骤或其组合的制造工艺步骤形成。介电层220用以提供隔离形成于其上的不同和/或相同材料层的导电结构。在一使用45纳米制造工艺技术的实施例中，介电层220的厚度可为
至之间，但在其它实施例中也可使用其它适当的厚度。
请参照图2B，其显示一非导电阻障层230形成于介电层220的上表面221之上。在一实施例中，非导电阻障层230可包含一例如介电常数为7或更低的介电阻障层，例如碳化硅(SixCy)、氮化硅(SixNy)、碳氧化硅(SixOyCz)或氮氧化硅(SixOyNz)。在另一实施例中，非导电阻障层230可包含至少一以硅为主体(silicon based)的材料层，包含氮、氧或碳至少其一。上述以硅为主体的材料层可包含例如含碳的硅材料层、碳化硅层、掺有碳的氧化硅层、氧化硅层、氮化硅层、氮氧化硅层或其组合。非导电阻障层230可为利用一前驱物(precursor)，通过化学气相沉积工艺步骤或其它适当的沉积工艺形成，此前驱物包含一含有硅的气体，例如硅烷(silane)、四乙基硅烷(tetraethyl-ortho-silicate，TEOS)、甲基硅烷(methylsilane，MS)、三甲基硅烷(trimethylsilane，MS)或四甲基硅烷(tetramethylsilane，MS)，以及一包含具有一成分的气体，此成分择自由氮、氧或碳所组成的族群。在一实施例中，此气体可为氨(NH3)、氮(N2)、一氧化碳(CO)、二氧化碳(CO2)、氧(O2)或类似的气体或其组合。在另一替代的实施例中，非导电阻障层230的厚度约介于和
之间。
请参照图2C，其显示至少一开口，穿过非导电阻障层230而形成于介电层220内部，例如开口240a和开口240b，并因而形成非导电阻障层230a和介电层220a。开口240a、240b分别具有侧壁241a、241b和下表面211a、211b(即导电结构210的上表面)。此外，开口240a、开口240b可为例如接触窗开口、通孔开口、单镶嵌结构开口、双镶嵌结构开口或其组合。在某些实施例中的其它剖面位置上，开口240a和开口240b可中止于介电层220之内。在一使用45纳米制造工艺技术的实施例中，开口240a、240b的宽度约介于
和之间。在一使用45纳米制造工艺技术以形成一双镶嵌结构的实施例中，此双镶嵌结构具有一宽65纳米或更小的通孔开口和一宽90纳米或小于90纳米的沟槽开口。此外，在其它实施例中，也可使用其它不同宽度的开口。
另一方面，上述开口240a和开口240b的形成方式，可为例如形成一图案化光致抗蚀剂层(图未显示)于非导电阻障层230之上，通过此图案化光致抗蚀剂层(图未显示)作为掩模，随后实施一干蚀刻工艺步骤，移除部分非导电阻障层230和介电层220，以定义出开口240a和开口240b。此外，上述干蚀刻工艺可为各种适当的干蚀刻工艺。在完成干蚀刻工艺步骤之后，可使用一例如光刻移除工艺，以移除上述图案化光致抗蚀剂层(图未显示)。
接着，请参阅图2D，其绘示一非导电阻障层250实质上顺应性形成于图2C所示的结构上。在一实施例中，非导电阻障层250可为一具有介电常数为7或更低的介电层，例如碳化硅(SixCy)、氮化硅(SixNy)、碳氧化硅(SixOyCz)或氮氧化硅(SixOyNz)。在另一实施例中，非导电阻障层230可包含至少一以硅为主体的材料层，其包含氮、氧或碳至少其中之一。上述以硅为主体的材料层可包含例如含碳的硅材料层、碳化硅层、掺有碳的氧化硅层、氧化硅层、氮化硅层、氮氧化硅层或其组合。此外，上述实质上顺应性形成的非导电阻障层250，可为利用化学气相沉积法(CVD)或其它适当的制造工艺方法形成。在一实施例中，非导电阻障层250的厚度可为
至
但在其它的实施例中也可形成其它的厚度。
在一实施例中，非导电阻障层230和非导电阻障层250可由相同的材料形成。在另一实施例中，非导电阻障层230和非导电阻障层250可具有实质上相同厚度。
接着，请参照图2E，其绘示移除至少一部分的非导电阻障层250，因而至少部分暴露出非导电阻障层230a的上表面231，以及开口240a、240b的下表面211a、211b(即导电结构210的上表面)。上述移除部分的非导电阻障层250的步骤可包括例如干蚀刻工艺步骤。此干蚀刻工艺步骤可为实质上非等向性蚀刻，且可使用一包括含氟气体的前驱物。在一实施例中，此含氟气体可包括例如氟化碳(CxFy)、氟氢化碳(CxFyHz)、氟化氮(NF3)或氟氧化碳(CxFyOz)，其中x值介于0和9之间、y值介于0和9之间且z值也介于0和9之间。完成上述干蚀刻工艺后，留下剩余的非导电阻障层250a于开口240a和开口240b的侧壁241a和241b上，且导电结构210的上表面暴露出来，以和其它导电结构电连接(图未显示)。
在一实施例中，非导电阻障层230和非导电阻障层250可具有实质相同厚度。在完成上述干蚀刻工艺之后，位于侧壁241a和241b上的非导电阻障层250a可具有实质上与位于介电层220a的表面221之上的非导电阻障层230a相同厚度。在另一实施例中，非导电阻障层250a的厚度可与非导电阻障层230a相比较厚或者较薄，仅需将位于开口240a和开口240b的下表面211a及211b上的非导电阻障层250移除，而暴露出导电结构210的上表面即可。
接着，请参照图2F，其显示籽晶层(seed layer)260随之均匀覆盖(conformal)于图2E所示的结构之上。籽晶层260位于非导电阻障层230a的上表面231和开口240a和开口240b的下表面211a、211b之上。籽晶层260可为例如一含有金属的籽晶层，例如铜籽晶层。籽晶层260用以作为一晶种，以供随后将一导电层270(显示于图2G)以化学电镀(chemical electroplating)法形成于籽晶层260之上所需。籽晶层260可为利用例如物理气相沉积(PVD)工艺步骤、化学气相沉积(CVD)工艺步骤、原子层沉积(ALD)工艺步骤、化学电镀步骤、化学无电电镀步骤或其各种组合形成。在一使用45纳米制造工艺技术的实施例中，位于开口240a和开口240b的侧壁241a和241b上的籽晶层260的厚度为
至
而位于开口240a和开口240b的下表面211a和211b上的籽晶层260的厚度则介于和
之间。
之后，请参照图2G，其显示一导电层270形成于籽晶层260之上，且导电层270也填满开口240a和开口240b。导电层270可为利用例如物理气相沉积(PVD)工艺步骤、化学气相沉积(CVD)工艺步骤、原子层沉积(ALD)工艺步骤、化学电镀步骤、化学无电电镀步骤或其各种组合形成。导电层270可包含一含有金属的材料层，例如铜材料层、铜合金材料层、铝材料层、铝合金材料层、铝铜材料层、铝硅铜材料层或其组合。
在一实施例中，如果位于开口240a和开口240b内和/或位于非导电阻障层230a的上表面231上的导电层270的形成步骤可如预期地完成而不需籽晶层，则可以省略形成上述籽晶层260的步骤。
接着，请参照图2H，其显示移除部分的导电层270和籽晶层260，因而至少暴露出部分的非导电阻障层230a的上表面231，且形成位于开口240a和240b内的导电层270a和270b。上述部分地移除导电层270和籽晶层260的步骤可包括例如化学机械研磨(CMP)工艺步骤、电解抛光(electropolishing)步骤、干蚀刻步骤或其组合。
如果一例如传统制造工艺中的导电阻障层(例如钽/氮化钽阻障层)形成于介电层220a的表面221和导电层270之间，则需使用多个步骤的化学机械研磨工艺来移除形成于介电层220a的表面221之上的导电层270、籽晶层260和钽/氮化钽阻障层。简而言之，需使用个别的化学机械研磨步骤，移除位于介电层220a上的钽/氮化钽阻障层，以隔离两相邻的接触窗、通孔和/或镶嵌结构。然而，如果介电层220a为一低介电常数介电层，则上述化学机械研磨工艺在移除钽/氮化钽阻障层时，由于低介电常数介电层具有多孔性(porous)和较弱的机械性质，因而可能会损伤钽/氮化钽阻障层下的低介电常数介电层。举例而言，化学机械研磨力可能会降低介电层220a的电性和/或可靠度。
综合图2A至图2H所述的单镶嵌结构的形成方法，本发明不需形成导电阻障层(例如钽/氮化钽阻障层)于介电层220a的表面221和导电层270之间。因此，可使用单一化学机械研磨工艺，移除形成于非导电阻障层230a的上表面231之上的导电层270和籽晶层260，而不需外加一化学机械研磨工艺步骤来移除上述导电阻障层。在此方法中，可避免为了移除导电阻障层而改变制造工艺参数、研磨液(slurries)、化学品或其组合。完成研磨工艺后，会留下上表面231，且位于其下的介电层220a甚少受到损伤。
在一实施例中，导电层270和籽晶层260为相同的材料。可使用单一化学电解抛光步骤，移除形成于非导电阻障层230a的上表面231之上的导电层270和籽晶层260。通过图2A至图2H所述的单镶嵌结构的形成方法，可知本发明不需外加化学机械研磨步骤或电解抛光工艺步骤来移除形成于介电层220a的上表面221和导电层270之间的导电阻障层。使得在执行化学机械研磨步骤以移除导电阻障层时所导致的介电层220a损伤，可因此予以避免或减少。
请再次参照图2F，其显示非导电阻障层230a形成于介电层220a上，且从开口240a的侧壁241a延伸至相邻开口240b的侧壁241b。另外，非导电阻障层250a分别沿着开口240a和开口240b的侧壁241a和侧壁241b，由上至下形成，其中非导电阻障层230a和非导电阻障层250a由所想要避免的籽晶层260和/或导电层270a和导电层270b中的金属扩散的材料形成。
虽然本发明已以较佳实施例揭示如上，然而其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做更动与润饰，因此本发明的保护范围当视权利要求所界定的范围为准。
Claims (11)
1.一种半导体结构的形成方法，包括如下步骤:
形成一介电层于一基底之上；
形成一第一非导电阻障层于该介电层上；
形成至少一开口，其穿过该第一非导电阻障层并位于该介电层内；
形成一第二非导电阻障层于该第一非导电阻障层之上和该开口内；
移除至少一部分该第二非导电阻障层，借以至少部分地暴露出该第一非导电阻障层的上表面和该开口的下表面，其中该第一非导电阻障层与该第二非导电阻障层的材料相同且位于该开口侧壁的第二非导电阻障层的顶表面与该暴露的第一非导电阻障层的顶表面等高；以及
形成一籽晶层直接位于该第二非导电阻障层上和该开口的下表面之上，其中该籽晶层包括铜材料层、铜合金材料层、铝材料层、铝合金材料层、铝铜材料层、铝硅铜材料层或上述的组合。
2.如权利要求1所述的半导体结构的形成方法，还包括如下步骤：
形成一导电层于该籽晶层之上。
3.如权利要求2所述的半导体结构的形成方法，还包括通过一化学机械研磨步骤或一电解抛光步骤移除至少一部分的该导电层和该籽晶层，借以至少部分地暴露出该第一非导电阻障层的该上表面。
4.如权利要求1所述的半导体结构的形成方法，其中在移除至少一部分的该第二非导电阻障层的步骤之后，留下剩余的该第二非导电阻障层于该开口侧壁上。
5.如权利要求1所述的半导体结构的形成方法，其中该移除至少一部分的该第二非导电阻障层的步骤包括一干蚀刻步骤。
6.如权利要求5所述的半导体结构的形成方法，其中该干蚀刻步骤实质上非等向性蚀刻且使用一包括一含氟气体的前驱物。
7.如权利要求6所述的半导体结构的形成方法，其中该含氟气体包括氟化碳CxFy、氟氢化碳CxFyHz、氟化氮NF3或氟氧化碳CxFyOz，其中x值介于0和9之间、y值介于0和9之间且z值也介于0和9之间。
8.如权利要求1所述的半导体结构的形成方法，其中该形成第一非导电阻障层的步骤和该形成第二非导电阻障层的步骤至少其中之一使用一前驱物，该前驱物包括一含硅气体和一包含一成分的气体，该成分择自由氮、氧或碳所组成的族群。
9.一种半导体结构，包括：
一低介电常数介电层，位于一基底之上；
多个开口，位于该介电层内，其中所述多个开口暴露出多个导电结构；
一第一非导电阻障层，位于该介电层上，其中该第一非导电阻障层从所述开口的第一边缘延伸至与其相邻的所述开口的第二边缘；
一第二非导电阻障层，位于该开口侧壁，其中该第一非导电阻障层与该第二非导电阻障层的材料相同且位于该开口侧壁的第二非导电阻障层的顶表面与该第一非导电阻障层的顶表面等高；
一籽晶层，直接位于该第二非导电阻障层上和该开口的下表面之上，其中该籽晶层直接接触所述多个导电结构，且该籽晶层包括铜材料层、铜合金材料层、铝材料层、铝合金材料层、铝铜材料层、铝硅铜材料层或上述的组合；以及
一导电材料，位于该开口内，
其中所述第一非导电阻障层和所述第二非导电阻障层的介电常数为7或更低。
10.如权利要求9所述的半导体结构，其中该第一非导电阻障层和该第二非导电阻障层具有实质相同厚度。
11.如权利要求9所述的半导体结构，其中该第一非导电阻障层和该第二非导电阻障层至少其中之一是以硅为主体的材料层，包括氮、氧或碳至少其中之一。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/680,981 US8247322B2 (en) | 2007-03-01 | 2007-03-01 | Via/contact and damascene structures and manufacturing methods thereof |
| US11/680,981 | 2007-03-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101256977A CN101256977A (zh) | 2008-09-03 |
| CN101256977B true CN101256977B (zh) | 2013-06-26 |
Family
ID=39732497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710136967.2A Active CN101256977B (zh) | 2007-03-01 | 2007-07-26 | 半导体结构及半导体结构的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8247322B2 (zh) |
| CN (1) | CN101256977B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8513119B2 (en) * | 2008-12-10 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming bump structure having tapered sidewalls for stacked dies |
| US20100171197A1 (en) * | 2009-01-05 | 2010-07-08 | Hung-Pin Chang | Isolation Structure for Stacked Dies |
| US8791549B2 (en) * | 2009-09-22 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside interconnect structure connected to TSVs |
| US8466059B2 (en) | 2010-03-30 | 2013-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layer interconnect structure for stacked dies |
| KR20120030782A (ko) * | 2010-09-20 | 2012-03-29 | 삼성전자주식회사 | 저유전 물질을 이용한 쓰루 실리콘 비아(ｔｓｖ) 형성방법 |
| US8900994B2 (en) | 2011-06-09 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for producing a protective structure |
| CN102646602B (zh) * | 2012-04-23 | 2016-04-20 | 清华大学 | 多晶薄膜制备方法、多晶薄膜及由其制备的薄膜晶体管 |
| US9142517B2 (en) * | 2012-06-05 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid bonding mechanisms for semiconductor wafers |
| CN102891104B (zh) * | 2012-09-17 | 2015-07-29 | 上海华力微电子有限公司 | 一种提高Cu CMP效率的方法 |
| US8962473B2 (en) | 2013-03-15 | 2015-02-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming hybrid diffusion barrier layer and semiconductor device thereof |
| KR102392059B1 (ko) * | 2013-07-29 | 2022-04-28 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102099881B1 (ko) * | 2013-09-03 | 2020-05-15 | 삼성전자 주식회사 | 반도체 소자 및 그 제조 방법 |
| US9224686B1 (en) | 2014-09-10 | 2015-12-29 | International Business Machines Corporation | Single damascene interconnect structure |
| CN108346616B (zh) * | 2017-01-25 | 2021-03-05 | 旺宏电子股份有限公司 | 内连线结构及其制造方法 |
| US11521923B2 (en) * | 2018-05-24 | 2022-12-06 | Intel Corporation | Integrated circuit package supports |
| US11127631B2 (en) | 2018-07-13 | 2021-09-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with contact structures |
| US10991619B2 (en) | 2019-04-18 | 2021-04-27 | International Business Machines Corporation | Top via process accounting for misalignment by increasing reliability |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1396647A (zh) * | 2001-06-21 | 2003-02-12 | 联华电子股份有限公司 | 一种具有高抗张强度阻障层的形成方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5447887A (en) * | 1994-04-01 | 1995-09-05 | Motorola, Inc. | Method for capping copper in semiconductor devices |
| US5818071A (en) | 1995-02-02 | 1998-10-06 | Dow Corning Corporation | Silicon carbide metal diffusion barrier layer |
| US6140220A (en) | 1999-07-08 | 2000-10-31 | Industrial Technology Institute Reseach | Dual damascene process and structure with dielectric barrier layer |
| US6417098B1 (en) * | 1999-12-09 | 2002-07-09 | Intel Corporation | Enhanced surface modification of low K carbon-doped oxide |
| US7132363B2 (en) | 2001-03-27 | 2006-11-07 | Advanced Micro Devices, Inc. | Stabilizing fluorine etching of low-k materials |
| US6486059B2 (en) | 2001-04-19 | 2002-11-26 | Silicon Intergrated Systems Corp. | Dual damascene process using an oxide liner for a dielectric barrier layer |
| CN1411040A (zh) | 2001-09-21 | 2003-04-16 | 旺宏电子股份有限公司 | 一种用于制造半导体组件的干式蚀刻方法 |
| JP3810309B2 (ja) * | 2001-12-03 | 2006-08-16 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6911394B2 (en) | 2002-02-25 | 2005-06-28 | Texas Instruments Incorporated | Semiconductor devices and methods of manufacturing such semiconductor devices |
| US6657304B1 (en) * | 2002-06-06 | 2003-12-02 | Advanced Micro Devices, Inc. | Conformal barrier liner in an integrated circuit interconnect |
| JP4034197B2 (ja) | 2003-01-31 | 2008-01-16 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2007
- 2007-03-01 US US11/680,981 patent/US8247322B2/en active Active
- 2007-07-26 CN CN200710136967.2A patent/CN101256977B/zh active Active
-
2012
- 2012-07-31 US US13/563,495 patent/US8531036B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1396647A (zh) * | 2001-06-21 | 2003-02-12 | 联华电子股份有限公司 | 一种具有高抗张强度阻障层的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101256977A (zh) | 2008-09-03 |
| US8531036B2 (en) | 2013-09-10 |
| US20080211106A1 (en) | 2008-09-04 |
| US20120292768A1 (en) | 2012-11-22 |
| US8247322B2 (en) | 2012-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101256977B (zh) | 半导体结构及半导体结构的形成方法 | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| CN101847616B (zh) | 用于硅通孔的阻挡件 | |
| US8847405B2 (en) | Integrated circuits including air gaps around interconnect structures, and fabrication methods thereof | |
| US9484257B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN105321927A (zh) | 用于先进互连应用的混合铜结构 | |
| TW201332078A (zh) | 具有銅內部互連之半導體設備及其製造方法 | |
| US7619310B2 (en) | Semiconductor interconnect and method of making same | |
| CN105870102A (zh) | 镶嵌结构的结构和形成方法 | |
| US10199264B2 (en) | Self aligned interconnect structures | |
| US11488857B2 (en) | Semiconductor device and method of manufacture using a contact etch stop layer (CESL) breakthrough process | |
| CN1841701A (zh) | 制作插塞的方法 | |
| CN103378094A (zh) | 用于中介片的电容器及其制造方法 | |
| US7087350B2 (en) | Method for combining via patterns into a single mask | |
| US20080251919A1 (en) | Ultra-low resistance interconnect | |
| KR20020020865A (ko) | 전극 및 반도체 장치 제조 방법 | |
| US6972251B2 (en) | Method for fabricating copper damascene structures in porous dielectric materials | |
| CN104851835B (zh) | 金属互连结构及其形成方法 | |
| US8673768B2 (en) | Fabrication method for improving surface planarity after tungsten chemical mechanical polishing | |
| KR20020076810A (ko) | 반도체소자의 구리 배선 제조방법 | |
| US10170540B2 (en) | Capacitors | |
| US9558997B2 (en) | Integration of Ru wet etch and CMP for beol interconnects with Ru layer | |
| US20230111315A1 (en) | Method for fabricating semiconductor device with plug structure | |
| US20220367254A1 (en) | Semiconductor Device and Method of Manufacture | |
| KR100702791B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |