CN108369941A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN108369941A
CN108369941A CN201680069738.0A CN201680069738A CN108369941A CN 108369941 A CN108369941 A CN 108369941A CN 201680069738 A CN201680069738 A CN 201680069738A CN 108369941 A CN108369941 A CN 108369941A
Authority
CN
China
Prior art keywords
semiconductor device
terminal
terminals
salient pole
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680069738.0A
Other languages
English (en)
Inventor
中川和之
寺岛克司
土屋惠太
佐藤嘉昭
内田浩享
萱岛祐治
仮屋崎修
仮屋崎修一
马场伸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN108369941A publication Critical patent/CN108369941A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一实施方式的半导体器件具有搭载于布线基板的第一半导体部件和第二半导体部件。上述第一半导体部件具有在与外部之间传输第一信号的第一端子以及在与上述第二半导体部件之间传输第二信号的第二端子。另外，上述第二半导体部件具有在与上述第一半导体部件之间传输上述第二信号的第三端子。另外，上述第一信号以比上述第二信号更高的频率来传输。另外，上述第一半导体部件的上述第二端子与上述第二半导体部件的上述第三端子经由上述第一布线构件电连接。另外，上述第一半导体部件的上述第一端子不经由上述第一布线构件而是经由第一凸块电极与上述布线基板电连接。

Description

半导体器件
技术领域
本发明涉及半导体器件，例如，涉及应用于经由布线构件将半导体芯片等多个半导体部件相互电连接而成的半导体器件的有效的技术。
背景技术
在日本特开2014-99591号公报(专利文献1)和日本特开2014-179613号公报(专利文献2)中记载了两个半导体芯片经由被称为桥接块或者电桥的构件而电连接的结构。另外，在日本特开2003-345480号公报(专利文献3)中记载了两个半导体芯片经由布线基板而电连接的结构。
现有技术文献
专利文献
专利文献1：日本特开2014-99591号公报
专利文献2：日本特开2014-179613号公报
专利文献3：日本特开2003-345480号公报
发明内容
有一种经由中介层等布线构件将布线基板上搭载的多个半导体部件相互电连接以在半导体部件间进行信号传输的技术。但是，在使利用上述技术的半导体器件的性能提高的方面存在改善的余地。
本发明的其他课题和新的特征根据本说明书的说明和附图变明朗。
一实施方式的半导体器件具有搭载于布线基板的第一半导体部件和第二半导体部件。上述第一半导体部件具有在与外部之间传输第一信号的第一端子以及在与上述第二半导体部件之间传输第二信号的第二端子。另外，上述第二半导体部件具有在与上述第一半导体部件之间传输上述第二信号的第三端子。另外，上述第一信号以比上述第二信号更高的频率来传输。另外，上述第一半导体部件的上述第二端子与上述第二半导体部件的上述第三端子经由上述第一布线构件电连接。另外，上述第一半导体部件的上述第一端子不经由上述第一布线构件而是经由第一凸块电极与上述布线基板电连接。
发明的效果
根据上述一实施方式，能够提高半导体器件的性能。
附图说明
图1是示意地示出作为一实施方式的半导体器件的结构例的说明图。
图2是图1所示的半导体器件的俯视图。
图3是图2所示的半导体器件的仰视图。
图4是沿着图2的A-A线的剖视图。
图5是示出图4所示的半导体部件与中介层的连接部分的周围的放大剖视图。
图6是示出图4所示的多个半导体部件中的、并非图5所示的半导体部件的半导体部件与中介层的连接部分的周围的放大剖视图。
图7是示出图4所示的布线基板所具有的多个布线层中的一层的布线布局的例子的放大平面图。
图8是示出图2所示的多个半导体部件各自的主面侧的端子排列的例子的平面图。
图9是示出图4～图6所示的中介层的上表面侧的例子的平面图。
图10是图5和图6所示的将半导体部件与中介层电连接的凸块电极的放大剖视图。
图11是图5和图6所示的将半导体部件与布线基板电连接的凸块电极的放大剖视图。
图12是示意地示出作为相对于图1的变形例的半导体器件的结构例的说明图。
图13是示意地示出作为相对于图1的其他变形例的半导体器件的结构例的说明图。
图14是放大示出图13所示的与存储器封装连接的中介层的周围的说明图。
图15是放大示出图1所示的中介层的周围的说明图。
图16是放大示出作为相对于图15的变形例的中介层的周围的说明图。
图17是示出作为相对于图5的变形例的半导体器件的半导体部件与中介层的连接部分的周围的放大剖视图。
图18是示出作为相对于图5的其他变形例的半导体器件的半导体部件与中介层的连接部分的周围的放大剖视图。
图19是示出作为相对于图5的其他变形例的半导体器件的半导体部件与中介层的连接部分的周围的放大剖视图。
图20是示意地示出作为相对于图1的其他变形例的半导体器件的结构例的说明图。
图21是示意地示出作为相对于图1的其他变形例的半导体器件的结构例的说明图。
图22是示意地示出作为相对于图1的其他变形例的半导体器件的结构例的说明图。
图23是示意地示出作为相对于图22的变形例的半导体器件的结构例的说明图。
图24是示意地示出作为相对于图4的变形例的半导体器件的结构例的说明图。
图25是示出相对于图11所示的将半导体部件与布线基板电连接的凸块电极的变形例的放大剖视图。
图26是示出相对于图11所示的将半导体部件与布线基板电连接的凸块电极的其他变形例的放大剖视图。
图27是示出相对于图14所示的存储器封装的变形例的说明图。
图28是示意地示出作为相对于图1的讨论例的半导体器件的构成的说明图。
具体实施方式
(本申请中的记载形式、基本用语、用法的说明)
在本申请中，实施方式的记载根据需要，为了方便理解而分成多段等进行记载，但是除了特别地明确表示不是这样的意思的情况以外，这些段并不是相互独立分开的，不考虑记载的前后顺序，单一例子的各部分、一者是对另一者的一部分详细说明或者是另一者的一部分或者全部的变形例等。另外，原则上，对同样的部分省略重复的说明。另外，实施方式中的各构成要素除了特别地明确表示并非如此的情况以及从逻辑上限定为该数字的情况和根据上下文意可明确并非如此的情况以外，都并非必须的。
同样地，在实施方式等的记载中，针对材料、组成等，即使说“由A构成的X”等，除了特别地明确表示不是这样的意思的情况以及根据上下文意可明确不是这样的情况以外，并不排除包含除A以外的要素的情况。例如，针对成分，表示“含有A为主要成分的X”等的意思。例如，即使说“硅构件”等，也不限定为纯硅，当然也包括了SiGe(硅锗)合金或者其他的以硅为主要成分的多元合金、含有其他的添加物等的构件。另外，即使说镀金、Cu层、镀镍等，除了明确表示不是这样的意思的情况以外，不仅是纯的镀金、Cu层、镀镍，也包括分别以金、Cu、镍等为主要成分的构件。
进一步地，在提及特定的数值、数量时，也是除了特别地明确表示不是这样的意思的情况以及从逻辑上限定为该数字的情况和根据上下文意可明确不是这样的情况以外，可以是超过该特定的数值的数值，也可以是少于该特定的数值的数值。
另外，在实施方式的各图中，相同或者同样的部分用相同或者类似的记号或者附图标记来表示，并在原则上不重复说明。
另外，在附图中，在会使图变复杂的情况或者与空隙的区别很明确的情况下，即使是截面有时也会省略阴影线等。与此相关联地，在根据说明等可明确的情况下，即使是在平面上封闭的孔，有时也会省略背景的轮廓线。进一步地，即使不是截面，为了明确表示不是空隙或者为了明确表示区域的边界，有时也会添加阴影线或点图案。
另外，在本申请中，将在由例如硅(Si)等半导体材料构成的半导体基板上形成了集成电路之后通过分割成多个单片而得到的半导体部件称为半导体芯片。另外，将具有上述半导体芯片、搭载有上述半导体芯片的基材(例如，布线基板或引线框架)以及与上述半导体芯片电连接的多个外部端子的半导体部件称为半导体封装。另外，有时将半导体芯片和半导体封装称为半导体部件或者半导体器件。半导体部件或者半导体器件是半导体芯片和半导体封装的统称。另外，在半导体部件或者半导体器件中包括在布线基板等基材上搭载有多个半导体部件的产品。例如，在以下的实施方式中，将在布线基板搭载有多个半导体部件的产品称为半导体器件。因此，在以下的实施方式中，半导体部件是指半导体芯片或者半导体封装。
<针对搭载有多个半导体部件的半导体器件>
在谋求半导体器件性能的提高的配合中，例如，包括数据处理速度的提高、数据处理功能的多样化或者通信速度的提高等的配合。另外，对于半导体器件要求小型化，因此，当谋求性能提高时，需要抑制伴随着性能提高的装置大型化。
此处，例如在使一个半导体芯片内置有多个功能的情况下，半导体芯片的安装面积增大，由此成为半导体器件大型化的原因。另外，在使一个半导体芯片内置有多个功能(例如多种电路或多个电路)的情况下，当提高半导体芯片的多个功能中的一部分功能的性能时，需要重新考虑半导体芯片整体的设计，因此开发上需要花费时间。
另一方面，在一个半导体封装中搭载有多个半导体部件的结构的情况下，多个半导体部件各自所具有的功能(电路块)能够简化。因此，即使在内置有多个半导体部件的情况下，结果也能够抑制半导体器件的大型化。另外，当提高半导体器件的多个功能中的一部分功能的性能时，由于只要重新考虑具有成为性能提高的对象的功能的半导体部件的设计即可，因此能够缩短开发期间。
另外，在将多个半导体部件各自所具有的电路(功能)电连接的情况下，需要将多个半导体部件相互电连接，并在多个半导体部件间传输信号。于是，若经由例如后述的图1所示的中介层40等的布线构件将多个半导体部件电连接，就能够经由布线构件传输信号。
中介层40等的布线构件与成为半导体封装的基材的布线基板(封装基板)相比较，能够以高密度形成大量的布线。因此，在多个半导体部件经由中介层相互电连接的情况下，能够抑制因使中介层介入而导致的半导体器件的大型化。
然而，中介层等布线构件虽然能够以高密度安装大量的布线路径，但是多个布线路径各自的阻抗特性会降低。例如，由于多个布线路径各自的截面积较小，所以布线抵抗较大。另外，例如，由于多个布线路径各自的阻抗值容易受到布线结构的影响，因此在信号传输路径的途中容易产生阻抗不连续点。因此，在中介层所具有的布线路径上传输高频率信号的情况下，有时会因布线路径的阻抗特性而导致无法进行信号传输。
以下，针对图1所示的本实施方式的半导体器件PKG1和作为相对于图1的讨论例的图28所示的半导体器件PKGh1进行说明。图1示意地示出本实施方式的半导体器件的结构例的说明图。另外，图28是示意地示出作为相对于图1的讨论例的半导体器件的构成的说明图。
在图1和图28中，为了便于理解半导体器件的结构例和电路结构例，即使是剖视图也省略阴影线。另外，用双点划线示意地示出半导体部件20和半导体部件30所具有的电路，用实线示出与各电路连接的信号传输路径。
另外，在图1和图28中，示意地示出半导体器件搭载于安装基板(母板)MB1，并经由安装基板MB1与外部设备EX1或电位供给部PS1连接的状态。换言之，图1所示的结构是半导体器件PKG1搭载于安装基板MB1，并经由安装基板MB1与外部设备EX1电连接的电子装置。
另外，在图1和图28中，代表性地示出半导体器件PKG1(在图28中是半导体器件PKGh1)所具有的大量的布线路径中的一部分布线路经。因此，半导体器件PKG1(在图28中是半导体器件PKGh1)所具有的布线路径的数量也可以是图1或图28所示的数量以上。
图1所示的半导体器件PKG1和半导体器件PKGh1(参照图28)各自具有作为封装基板的布线基板10、搭载于布线基板10的上表面10t上的半导体部件20和半导体部件30、作为将半导体部件20与半导体部件30之间电连接的布线构件的中介层40(在图28中是中介层40h)。中介层(电桥芯片)40是具有不经由布线基板10而将半导体部件20与半导体部件30电连接的多个布线路径的布线构件。
另外，半导体器件PKG1和半导体器件PKGh1(参照图28)各自具有在外部设备EX1之间进行信号传输的外部接口电路(外部输入输出电路)SIF1、以及芯电路(主电路)SCR1。在芯电路SCR1中包含对数据信号施加运算处理的运算处理电路(运算处理部)。另外，在芯电路SCR1中也可以包含除了运算处理电路以外的电路。
在图1和图28所示的例子中，半导体部件30具有芯电路SCR1，半导体部件20具有外部接口电路SIF1。另外，半导体部件20和半导体部件30各自具有经由中介层40电连接的内部接口电路SIF2。半导体部件30的内部接口电路SIF2与芯电路SCR1的运算处理电路电连接。另外，半导体部件20的内部接口电路SIF2与外部接口电路SIF1电连接。换言之，半导体部件30所具有的芯电路SCR1的运算处理电路经由内部接口电路SIF2和半导体部件30所具有的外部接口电路SIF1与外部设备EX1电连接。
另外，在将半导体部件20与外部设备EX1之间电连接的信号传输路径Lsg1上，以串行通信方式传输信号SG1。换言之，信号SG1是被构成为用于串行通信方式的串行信号。另一方面，在将半导体部件20与半导体部件30之间电连接的信号传输路径Lsg2上，以并行通信方式传输信号SG2。换言之，信号SG2被构成为用于并行通信方式的并行信号。
串行通信方式是指，在信号传输路径上，以每次传送1比特的方式传输由多比特构成的数据的通信方式。另一方面，并行通信方式是指，将由多个比特构成的数据作为比特组经由多个信号传送路径同时并行地传输的通信方式。
在考虑固定半导体器件PKG1所要求的数据传输速度的情况下，并行通信方式由于经由多个信号传输路径来传输数据，所以与串行通信方式相比较，能够将多个信号传输路径各自的传输速度(传输频率、动作时钟)设定得较低。另外，并行通信方式与串行通信方式相比较，能够简化输入输出电路的结构。因此，在以并行通信方式传输图1所示的信号SG2的情况下，能够简化内部接口电路SIF2的结构。在这种情况下，由于能够减小内部接口电路SIF2的专有面积，所以能够使半导体器件PKG1小型化。
但是，并行通信方式与串行通信方式相比较，一般，信号传输距离的上限更短。例如，并行通信方式由于经由多个信号传输路径同时传输数据，所以若在高速信号传输中距离变得较长而导致偏移(skew)较大，则难以同步。另外，例如，在并行通信方式中，作为规定数据传输速度的主要原因，有总线宽度(信号传输路径的数量)。因此，在并行通信方式的情况下，以高密度设置大量的信号传输路径。如此，在以高密度设置大量的信号传输路径的状态下，若延长信号传输距离，则在并排的信号传输路径间产生串扰噪声的问题。
另一方面，在串行通信方式的情况下，在输入输出电路中，需要对串行通信方式与并行通信方式进行转换的转换电路，电路结构比并行通信方式复杂。例如，图1所示的半导体部件20的俯视下，外部接口电路SIF1的专有面积比内部接口电路SIF2的专有面积大。在转换电路中，以串行通信方式输入的信号被转换为并行通信方式而输出，以并行通信方式输入的信号被转换为串行通信方式而输出。这种转换电路被称为SerDes(Serializer(串行器)/Deserializer(解串器))。
但是，在串行通信方式的情况下，由于以每次传送1比特的方式传输由多个比特构成的数据，所以即使信号传输距离较长也难以产生因偏移而导致的同步困难的问题。另外，在串行通信方式的情况下，由于通过使多个信号传输路径各自的传输速度(传输频率、动作时钟)提高而提高数据传输速度，所以与并行通信方式相比较，能够减少信号传输路径的数量。因此，容易实施用于减小相邻的信号传输路径之间的串扰噪声的影响的对策。例如，若在信号传输路径的周围配置能够供给固定电位的屏蔽导体层，则能够减小相邻的信号传输路径之间的串扰噪声的影响。
如上所述，并行通信方式和串行通信方式各有优点，在图1所示的信号传输路径Lsg2等信号传输距离较短的部分中使用并行通信方式，由此能够使半导体器件PKG1小型化。另一方面，在如信号传输路径Lsg1这样在半导体器件PKG1的外部之间传输信号的部分中，信号传输距离相对较长。因此，在信号传输路径Lsg1上，应用串行通信方式，由此能够稳定地进行信号传输。
例如，考虑将半导体器件PKG1与外部设备EX1之间的数据传输速度设置为1.05TB/s(TeraBit每秒)的情况。在图1中，代表性地示出了差分对的信号传输路径Lsg1和一条信号传输路径Lsg2。在将差分对的信号传输路径Lsg1的传输速度设置为56Gbps(千兆比特每秒)的情况下，设置150对信号传输路径Lsg1，由此能够实现1.05TB/s的数据传输速度。差分对的信号传输路径Lsg1各自由成对的两条布线路径构成。因此，当考虑发送用的信号传输路径和接收用的信号传输路径时，为了实现1.05TB/s所需要的端子的数量是150×2×2＝600。另外，在将一个信号传输路径Lsg2的传输速度设置为2Gbps的情况下，设置4200条信号传输路径Lsg2，由此能够实现1.05TB/s的数据传输速度。
此外，例如在用信号波形的一个波长来传输2比特的数据的情况下，传输速度与频率的关系是2比1。因此，若将上述的例子换算成频率，则在信号传输路径Lsg1的传输速度是56Gbps的情况下，信号SG1的信号波形的频率是28GHz(千兆赫兹)。另外，在信号传输路径Lsg2的传输速度是2Gbps的情况下，信号SG1的信号波形的频率是1GHz(千兆赫兹)。
如上所述，在许多信号传输路径Lsg1与外部接口电路SIF1连接的情况下，外部接口电路SIF1的专有面积增大。因此，在将全部的信号传输路径Lsg1连接到半导体部件30的情况下，芯电路SCR1和外部接口电路SIF1在布局上的限制变大，半导体部件30的平面积(主面30t的面积)变大。但是，如本实施方式这样，若是设为将大量的信号传输路径Lsg1中的至少一部分连接到半导体部件20，使半导体部件30的芯电路SCR1经由半导体部件20与外部进行信号传输的结构，则能够简化半导体部件20和半导体部件30各自的布局。
此处，作为将半导体部件20与半导体部件30电连接的方法，如图28所示的半导体器件PKGh1那样，考虑在布线基板10上搭载中介层40h，在中介层40h上搭载半导体部件20和半导体部件30的方法。在半导体器件PKGh1的情况下，将半导体部件20和半导体部件30的整体搭载于中介层40h。换言之，半导体器件PKGh1所具有的半导体部件20和半导体部件30各自经由中介层40h与布线基板10电连接。
因此，在半导体器件PKGh1的情况下，用于以串行通信方式传输信号SG1的信号传输路径Lsg1的一部分穿过中介层40h。中介层40h是形成有用于以并行通信方式传输信号SG2的信号传输路径Lsg2的布线构件。因此，在中介层40h中，以高密度配置有比布线基板10的布线截面积更小的微小的布线。换言之，在中介层40h的布线设计中应用的设计规则与布线基板10的布线设计中应用的设计规则相比较，布线的厚度、布线宽度和相邻的布线间距离的设计基准值更小。例如，在图28所示的例子中，与构成信号传输路径Lsg1的一部分的半导体部件20的端子PD1连接的凸块电极BPh1的体积比图1所示的凸块电极(导电性构件)BP1的体积小，并与凸块电极(导电性构件)BP2和凸块电极(导电性构件)BP3的体积是同等程度。
因此，中介层40h所具有的布线路径的布线抵抗与布线基板10所具有的布线路径的布线抵抗相比较相对较高。因此，中介层40h与布线基板10相比较，容易发生因布线抵抗而导致的信号损失。另外，由于多个布线路径各自的阻抗值容易受到布线结构的影响，所以在信号传输路径的途中容易产生阻抗不连续点。而且，在阻抗不连续点，产生因信号的反射而引起的传输损失。
另外，使用布线路径的截面积较小的微小布线路径进行信号传输的情况下的信号的损失的程度，根据传输来的信号的波长、换言之根据频率而变化。即，在为信号波长较长的低频率信号的情况下，其通过微小的布线路径时产生的损失较少。另一方面，在信号波长较短的高频率信号的情况下，由于容易受到因布线抵抗导致的损失或在阻抗不连续点的反射的影响，因此信号损失较大。也就是说，在如图28所示的例子中，在用于传输相对传输速度较快的(换言之频率较高)信号SG1的信号传输路径Lsg1通过中介层40h时所产生的信号损失，大于在用于传输信号SG2的信号传输路径Lsg2通过中介层40h时产生的信号损失。
当信号损失增大时，信号波形的振幅变小。另外，当信号损失增大时，信号波形产生失真。因此，成为在接收信号的一侧的信号波形紊乱，通信的可靠性降低的原因。
所以，在本实施方式中，如图1所示，用于传输信号SG1的信号传输路径Lsg1不经由中介层40而将半导体部件20的外部接口电路SIF1与外部设备EX1之间电连接。
即，图1所示半导体器件PKG1所具有的半导体部件20具有主面20t，在该主面20t上配置有用于在外部(外部设备EX1)之间传输信号的端子PD1、和用于半导体部件30之间传输信号SG2的端子PD2。另外，半导体器件PKG1所具有的半导体部件30具有主面30t，在该主面30t上配置有用于在半导体部件20之间传输信号SG2的端子PD3。另外，信号SG1以比信号SG2更高的频率(更高的传输速度)传输。另外，半导体部件20的端子PD1不经由中介层40且经由凸块电极BP1而与布线基板10电连接。另外，半导体部件20的端子PD2与半导体部件30的端子PD3经由中介层40电连接。
根据本实施方式，用于利用串行通信方式以高速(高频率)传输信号SG1的信号传输路径Lsg1不经由中介层40而是经由凸块电极BP1与布线基板10连接，因此能够减少高速传输路径的信号损失。另一方面，用于在半导体部件20与半导体部件30之间传输信号SG2的信号传输路径Lsg2经由中介层40，在该中介层40上以高密度配置有多个布线。因此，即使在应用并行通信方式而导致信号传输路径Lsg2的数量增加的情况下，也能够抑制半导体器件PKG1的平面积的增加。
如上所述，信号传输路径Lsg2的传输速度例如是2Gbps左右，信号SG2的信号波形的频率是1GHz左右。就将半导体部件20与半导体部件30之间连接这种程度的传输距离而言，在用1GHz左右频率的信号波形进行信号传输的情况下，即使经由中介层40，对信号传输的波形品质的影响也较少。但是，若传输速度达到10GHz以上，则高频带的传输损失增加，另外信号周期也变短。因此，由于没有时间余裕，所以需要抑制波形品质的劣化。例如，即使是串行通信方式，若频率达到1GHz左右，则能够经由中介层40传输信号。另一方面，在用于以10GHz以上的频率传输信号的信号传输路径的情况下，如图1所示，通过设置为不经由中介层40的信号传输路径Lsg1的结构，得到能够大幅度地减少信号损失、且还抑制了阻抗不匹配的良好的波形品质。
另外，如图1所示，半导体部件20的端子PD2与半导体部件30的端子PD3的间隔距离小于半导体部件20的端子PD1与半导体部件30的端子PD3的间隔距离。换言之，在俯视下，半导体部件20的端子PD2配置于半导体部件20的端子PD1与半导体部件30的端子PD3之间。在这种情况下，能够缩短端子PD2与端子PD3之间的传输距离，该端子PD2和端子PD3是用于经由中介层40传输信号SG2的信号传输路径Lsg2的两端部。如上所述，在并行通信方式的情况下，若传输距离较长，则因偏移而导致同步困难的问题、传输损失增加的问题或者串扰噪声的问题变得显著。因此，根据减少并行通信方式的这些问题的观点，优选缩小端子PD2与端子PD3的间隔距离来缩短信号传输路径Lsg2的传输距离。
另外，根据缩短信号传输路径Lsg2的传输距离的观点，优选以下的构成。即，如图1所示，半导体部件20的端子PD2与半导体部件30的端子PD3的间隔距离小于半导体部件20的端子PD1与端子PD2的间隔距离。换言之，在俯视下，半导体部件20的端子PD2配置于比半导体部件20的端子PD1更靠近半导体部件30的端子PD3的位置。如此，若将信号传输路径Lsg2的传输距离缩短到使半导体部件20的端子PD2与半导体部件30的端子PD3的间隔距离小于半导体部件20的端子PD1与端子PD2的间隔距离的程度，则能够大幅度地减少并行通信方式的上述问题。
另外，在图1所示的例子中，半导体部件20和半导体部件30各自与中介层经由凸块电极电连接。详细而言，半导体部件20的端子PD2经由凸块电极BP2与中介层40电连接。另外，半导体部件30的端子PD3经由凸块电极BP3与中介层40电连接。如后所述，凸块电极BP2和凸块电极BP3各自是例如焊球或者形成为柱状的导电性构件。如此，在经由凸块电极将布线构件与半导体部件电连接的情况下，能够缩短半导体部件与布线构件之间的传输距离这一点上为优选的。
另外，与半导体部件20连接的布线路径也可以连接除了上述的信号传输路径Lsg1或者信号传输路径Lsg2以外的传输路径。例如，在图1所示在例子中，在半导体部件20中配置有能供给接地电位VG1的端子PD4和端子PD5。在半导体部件20上，连接有能够从外部(图1所示在例子中是电位供给部PS1)供给接地电位VG1的布线路径Lvg1、和能够在半导体部件20与半导体部件30之间传输接地电位VG1的布线路径Lvg2。在图1所示在例子中，能够从电位供给部PS1经由端子PD4向外部接口电路SIF1和内部接口电路SIF2供给接地电位VG1。另外，端子PD5内部接口电路SIF2连接，接地电位VG1经由内部接口电路SIF2供给至端子PD5。
能够供给接地电位VG1的布线路径Lvg1能够被用作传输相对于信号传输路径Lsg1的信号波形的参考电位的参考路径。另外，在信号传输路径Lsg1的周围配置有用于供给接地电位的布线路径Lvg1的情况下，能够被用作抑制从信号传输路径Lsg1产生的噪声或者抑制噪声在信号传输路径Lsg1上的传播的屏蔽导体。
同样地，能够在半导体部件30之间传输接地电位VG1的布线路径Lvg2能够被用作于传输相对于信号传输路径Lsg2的信号波形的参考电位的参考路径。另外，布线路径Lvg2能够被用作抑制从信号传输路径Lsg2产生的噪声或者抑制噪声在信号传输路径Lsg2上的传播的屏蔽导体。
另外，半导体部件20的端子PD4不经由中介层40，且，经由凸块电极BP4与布线基板10电连接。另外，半导体部件20的端子PD5经由凸块电极BP5与中介层40电连接。在如图1所示的例子中，中介层40的布线路径Lvg2经由半导体部件20与布线基板10连接，不与布线基板10直接连接。在这种情况下，在中介层40的下表面40b(后述的图5参照)侧也可以不设置端子。
但是，作为向中介层40的布线路径Lvg2供给接地电位VG1的方法的变形例，也可以在中介层40与布线基板10之间，即在中介层40的下表面40b侧设置端子，经由该端子将布线基板10与布线路径Lvg2直接连接。若从与布线基板10连接的端子供给接地电位VG1，则接地电位VG1的供给路径增多，因此能够使布线路径Lvg2的电位变得稳定。
另外，在图1所示的例子中，在主面20t，半导体部件20的端子PD4配置于端子PD1与端子PD2之间。换言之，与外部之间传输信号SG1的端子PD1与端子PD2和端子PD4相比较，配置在离中介层40更远的位置。在图1所示的例子中，信号传输路径Lsg1被朝向离开半导体部件30的方向引出。由此，能够确保用于配置大量的信号传输路径Lsg1的空间。
另一方面，在向半导体部件20供给接地电位VG1的端子PD4配置于端子PD5的附近的情况下，当经由端子PD4向端子PD5供给接地电位VG1时接地电位VG1的供给路径距离较短。由此，能够使布线路径Lvg2的电位稳定。
但是，在布线路径Lvg1被用作传输相对于信号传输路径Lsg1的信号波形的参考电位的参考路径的情况下，优选使信号传输路径Lsg1与作为参考路径的布线路径Lvg1的间隔距离固定。因此，多个端子PD4中的一部分也可以设于多个端子PD2的附近。例如，在半导体部件20的主面20t设有多个端子PD1的情况下，也可以在多个端子PD1之间设有多个端子PD4中的一部分端子PD4。
另外，在图1所示的例子中，在半导体部件20的主面20t，配置有能够从外部(在图1所示的例子中是电位供给部PS1)供给电源电位VD1的端子PD6。在半导体部件20上连接有能够从外部供给电源电位VD1的布线路径Lvd1。半导体部件20的端子PD6不经由中介层40，且，经由凸块电极BP6与布线基板10电连接。
电源电位VD1例如是用于驱动半导体部件20的外部接口电路SIF1或者半导体部件20的内部接口电路SIF2、或者用于驱动上述外部接口电路SIF1和内部接口电路SIF2双方的驱动电源用的电位。如图1所示，不经由中介层40，从布线基板10直接供给电源电位VD1，由此能够减小布线路径Lvd1的阻抗，因此能够使电源电位VD1变稳定。
另外，在图1所示的例子中，在主面20t，半导体部件20的端子PD6配置于端子PD1与端子PD2之间。换言之，与外部之间传输信号SG1的端子PD1与端子PD2和端子PD6相比较配置在离中介层40更远的位置。在图1所示的例子中，信号传输路径Lsg1被朝向离开半导体部件30的方向引出。由此，能够确保用于配置大量的信号传输路径Lsg1的空间。
另外，在图1所示的例子中，在主面20t，半导体部件20的端子PD6配置于端子PD1与端子PD4之间。换言之，向半导体部件20供给接地电位VG1的端子PD4配置于与端子PD1和端子PD6相比较更接近与中介层40连接的端子PD5的位置。如此，在向半导体部件20供给电源电位VD1的端子PD4配置于端子PD5的附近的情况下，当经由端子PD4向端子PD5供给接地电位VG1时，接地电位VG1的供给路径距离较短。由此，能够使布线路径Lvg2的电位稳定。
另外，如上所述，半导体部件30的芯电路SCR1经由半导体部件20的外部接口电路SIF1与外部进行通信，因此并不限定半导体部件30是否不经由中介层40而与布线基板10电连接。例如，在图1所示的例子中，在半导体部件30中配置有能够从外部(在图1所示的例子中是电位供给部PS1)供给接地电位VG1的端子PD7和能够供给电源电位VD2的端子PD8。在半导体部件30上连接有能够从外部供给电源电位VD1的布线路径Lvd2和能够从外部供给电源电位VD2的布线路径Lvd2。半导体部件30的端子PD7不经由中介层40，且，经由凸块电极BP7与布线基板10电连接。另外，半导体部件30的端子PD8不经由中介层40，且，经由凸块电极BP8与布线基板10电连接。电源电位VD2是例如用于驱动半导体部件30的芯电路SCR1或者半导体部件30的内部接口电路SIF2、或者用于驱动上述芯电路SCR1和内部接口电路SIF2双方的驱动电源用的电位。如图1所示，不经由中介层40，从布线基板10直接供给电源电位VD2，由此能够减小布线路径Lvd2的阻抗，因此能够使电源电位VD2变稳定。
另外，例如，作为相对于图1的变形例，也可以不直接连接半导体部件30与布线基板10，而经由中介层40供给电源电位VD2或接地电位VG1。
另外，图1所示的例子中，在半导体部件中配置有与中介层40连接且能够供给接地电位VG1的端子PD9。端子PD9构成能够在半导体部件20与半导体部件30之间传输接地电位VG1的布线路径Lvg2的一部分。能够在半导体部件20与半导体部件30之间传输接地电位VG1的布线路径Lvg2能够被用作传输相对于信号传输路径Lsg2的信号波形的参考电位的参考路径。另外，布线路径Lvg2能够被用作抑制从信号传输路径Lsg2产生的噪声或者抑制噪声在信号传输路径Lsg2上的传播的屏蔽导体。
,<半导体器件的结构>
接着，针对图1所示的半导体器件PKG1的结构例进行说明。图2是图1所示的半导体器件的俯视图，图3是图2所示的半导体器件的仰视图。另外，图4是沿着图2的A-A线的剖视图。另外，图5是示出图4所示的半导体部件与中介层的连接部分的周围的放大剖视图。图6是示出图4所示的多个半导体部件中的、并非图5所示的半导体部件的半导体部件与中介层的连接部分的周围的放大剖视图。
在图3以后的各平面图和剖视图中，为了方便观察，只示出了很少的端子数量。但是，端子的数量除了图3以后的各图所示的实施方式以外，还有各种变形例。例如，图3示出的焊球11的数量可以比图3所示的数量多。另外，例如，如使用图1说明的那样，在半导体部件20中设置150对的差分对的信号传输路径Lsg1的情况下，用于传输信号SG1的端子PD1和焊球11需要600个以上。进一步地，在设置4200条信号传输路径Lsg2的情况下，用于传输信号SG2的端子PD2需要4200个以上。在上述情况的基础上，还可以将能够供给接地电位VG1的端子PD4和能够供给电源电位VD1的端子PD5各设置多个。另外，在图4中，代表性地示出布线基板10和中介层40各自所具有的多个布线中的一部分布线。
如图2所示，本实施方式的半导体器件PKG1所具有的半导体部件20和半导体部件30分别搭载于布线基板10的上表面10t上。在图2所示的例子中，半导体部件20与半导体部件30分别呈四边形，且以在俯视下相互相对置的方式并排配置。另外，图2所示的例子中，布线基板10在俯视下呈四边形。
在图2和图4所示的例子中，半导体部件20和半导体部件30是半导体芯片，该半导体芯片具有由例如硅等半导体材料构成的半导体基板、形成于半导体基板的主面的多个半导体元件，层叠于半导体基板的主面上的布线层、和经由布线层与多个半导体元件电连接的多个端子。但是，半导体部件20和半导体部件30不限定于半导体芯片，而是有各种变形例。例如，也可以使用将多个半导体芯片层叠而成的半导体芯片层叠体，或者，将半导体芯片搭载于布线基板等的布线材料而成的半导体封装作为图2和图4所示的半导体部件20或者半导体部件30。另外，作为变形例，也可以如后述的图13所示的半导体器件PKG3那样，在半导体部件20和半导体部件30B的基础上，还具有半导体部件60。
另外，在俯视下，在半导体部件20与半导体部件30之间配置有中介层40。详细而言，在半导体部件20与半导体部件30之间配置有中介层40中的一部分，中介层40的另一部分与半导体部件20重叠，中介层40的又一部分与半导体部件30重叠。在中介层40与半导体部件20重叠的部分，中介层40与半导体部件20电连接，在中介层40与半导体部件30重叠的部分，中介层40与半导体部件30电连接。
另外，在图2所示的例子中，半导体部件20的平面面积(背面20b的面积)小于半导体部件30的平面面积(背面30b的面积)。如使用图1说明了的那样，半导体部件30具有芯电路SCR1，该芯电路SCR1包含运算处理电路。在芯电路SCR1中除了运算处理电路以外，还包括为了执行半导体器件PKG1所具有的功能而需要的各种各样的电路。例如，也可以具有将接收到的数据或发送前的数据临时存储的存储电路等。或者，也可以除了半导体部件20的外部接口电路SIF1以外，还具有不经由半导体部件20而与外部之间传输信号的外部接口电路。另外，还可以具有向用于驱动各种各样的电路供电的电路。如此，将一定装置或系统的动作所需要的电路集成于一个半导体芯片而形成的半导体器件称为SoC(System on aChip，片上系统)。由于在半导体部件30的芯电路SCR1中包含多个电路，所以电路的专有面积较大。因此，在图2所示的例子中，半导体部件30的平面面积较大。
另一方面，在半导体部件20中形成有外部接口电路SIF1，主要发挥中继外部设备EX1与半导体部件20之间的信号传输的中继部件的功能。外部接口电路SIF1的专有面积虽然也取决于连接的信号传输路径Lsg1的数量，但是小于半导体部件30的芯电路SCR1的专有面积。因此，在图2所示的例子中，半导体部件20的平面面积小于半导体部件30的平面面积。
但是，半导体部件20和半导体部件30的平面面积有各种变形例。例如，也可以在半导体部件20中形成芯电路SCR1。在这种情况下，半导体部件20的平面面积变大。另外，在半导体部件30所需要的电路的种类较少的情况下，能够减小半导体部件30的平面面积。在如这样的情况下，也有半导体部件20和半导体部件30各自的平面面积变得相同的情况。或者，也有半导体部件20的平面面积变得比半导体部件30的平面面积大的情况。
另外，在图2所示的例子中，中介层40的平面面积小于半导体部件20的平面面积和半导体部件30的平面面积。如上所述，在并行通信方式的情况下，优选缩短连接半导体部件20与半导体部件30的信号传输路径Lsg2(参照图1)的传输路径距离。如图2所示，在中介层40的平面面积较小的情况下，连接半导体部件20与半导体部件30的布线路径的路径距离较短。因此，根据缩短信号传输距离的观点，优选中介层40的平面面积小于半导体部件20的平面面积和半导体部件30的平面面积。
但是，中介层40的平面面积根据形成于中介层40的信号传输路径的数量或布局而有各种变形例。例如，若引出布线的空间增大，则中介层40的平面面积也有时会增大。在这种情况下，中介层40的平面面积也有时会比半导体部件20或半导体器件30的平面面积大。优选，即使在中介层40的平面面积比半导体部件20或半导体器件30的平面面积大的情况下，在俯视下，半导体部件20也具有不与中介层40重叠的部分。
另外，如图4所示，半导体部件20与布线基板10经由多个凸块电极(导电性构件)51电连接。多个凸块电极51分别是将半导体部件20与布线基板10电连接的导电性构件，并配置于半导体部件20与布线基板10之间。在多个凸块电极51中包含与图1所示的端子PD1连接的凸块电极BP1。另外，在多个凸块电极51中包含与图1所示的端子PD4连接的凸块电极BP4。另外，在多个凸块电极51中包含与图1所示的端子PD6连接的凸块电极BP6。
另外，半导体部件30与布线基板10经由多个凸块电极(导电性构件)52电连接。多个凸块电极52分别是将半导体部件30与布线基板10电连接的导电性构件，并配置于半导体部件30与布线基板10之间。另外，在多个凸块电极52中包含与图1所示的端子PD7连接的凸块电极BP7。另外，在多个凸块电极53中包含与图1所示的端子PD8连接的凸块电极BP8。
在本实施方式中，半导体部件20以使半导体部件20的主面20t与布线基板10的上表面10t相对的状态，采用所谓面朝下安装方式搭载于布线基板10上。另外，半导体部件30以半导体部件30的主面30t与布线基板10的上表面10t相对的状态，采用所谓面朝下安装方式搭载于布线基板10上。另外，图4所示的凸块电极51和凸块电极52分别是例如焊球或者形成为柱状的金属构件。凸块电极51或凸块电极52能够以窄间距(例如中心间距离为150μm～200μm左右)排列于半导体部件20、30与布线基板10之间的狭窄间隙(例如100μm左右)。
在图4所示的例子中，以彼此相对的方式配置的半导体部件20的端子21与布线基板10的接合焊盘16经由凸块电极51电连接。另外，以彼此相对的方式配置的半导体部件的端子31与布线基板10的接合焊盘16经由凸块电极52电连接。将经由凸块电极将如此彼此相对的端子间电连接的方法称为倒装(flip)芯片连接方式。
另外，如图4所示，半导体部件20与中介层40、和半导体部件30与中介层40分别经由多个凸块电极(导电性构件)53电连接。多个凸块电极53分别是将中介层40与半导体部件20或者半导体部件30电连接的导电性构件，并分别配置于中介层40与半导体部件20之间、以及中介层40与半导体部件30之间。在多个凸块电极53中包含与图1所示的端子PD2连接的凸块电极BP2。另外，在多个凸块电极53中包含与图1所示的端子PD3连接的凸块电极BP3。另外，在多个凸块电极53中包含与图1所示的端子PD5连接的凸块电极BP5。另外，凸块电极53是焊球或者形成为柱状的金属构件。
在本实施方式中，半导体部件20与中介层40以及半导体部件30与中介层40分别采用倒装芯片连接方式电连接。即，如图5所示，以彼此相对的方式配置的半导体部件20的端子22与中介层40的接合焊盘(端子、中继基板端子)41经由凸块电极53电连接。另外，如图6所示，以彼此相对的方式配置的半导体部件的端子32与中介层40的接合焊盘(端子、中继基板端子)42经由凸块电极53电连接。此外，将中介层40所具有的多个接合焊盘(端子，中继基板端子)中的、配置于如图5所示与半导体部件20在厚度方向上重叠的位置的接合焊盘称为接合焊盘41，如图6所示，将配置于与半导体部件30在厚度方向上重叠的位置的接合焊盘称为接合焊盘42。
另外，图5所示的接合焊盘41与图6所示的接合焊盘42经由中介层40所具有的布线43相互电连接。也就是说，图4所示的半导体部件20与半导体部件30经由中介层40的布线43电连接。
另外，在本实施方式中，在厚度方向(即，与布线基板10的上表面10t正交的Z方向)上，中介层40具有位于半导体部件20与布线基板10之间的部分以及位于半导体部件30与布线基板10之间的部分。另外，如图5所示，在中介层40的下表面40b与布线基板10的上表面10t之间空出间隙，在间隙中配置有树脂体55。如此，在半导体部件20、30与布线基板10之间配置有中介层40的一部分的情况下，凸块电极53的高度(图4所示的Z方向的长度)小于凸块电极51和凸块电极52的高度(图4所示的Z方向的长度)。例如，凸块电极51和凸块电极52各自的高度(厚度)是100μm左右。另一方面，多个凸块电极53各自的高度(厚度)是30μm左右。
另外，多个凸块电极53分别构成使用图1说明了的信号传输路径Lsg2的一部分，因此以高密度配置大量的凸块电极53。多个凸块电极53分别以例如中心间距离为10μm～30μm左右的间距排列。因此，凸块电极53的宽度、即与图5和图6所示的Z方向正交的X方向上的长度为5μm～20μm左右。因此，凸块电极53的体积小于凸块电极51(参照图5)和凸块电极52(参照图6)的体积。
另外，如图4所示，多个凸块电极51、多个凸块电极52和多个凸块电极53分别被树脂体封固。详细而言，在本实施方式中，多个凸块电极51和多个凸块电极52分别被树脂体55封固。另外，多个凸块电极53分别被与树脂体55不同的树脂体56封固。树脂体55和树脂体56各自的弹性比凸块电极51、凸块电极52和凸块电极53的弹性低。
因此，例如，在对半导体器件PKG1施加温度循环负荷的情况下，在凸块电极51、凸块电极52或者凸块电极53的附近产生的应力被树脂体55或者树脂体56缓和。换言之，树脂体55和树脂体56发挥针对凸块电极51、凸块电极52和凸块电极53中的某一者抑制应力集中发生的应力缓和层的功能。而且，通过针对凸块电极51、凸块电极52和凸块电极53中的某一者抑制发生应力集中，由此能够抑制使用图1说明了的信号传输路径Lsg1和信号传输路径Lsg2的特性劣化或者断路。也就是说，根据本实施方式，通过用树脂对构成信号传输路径的多个凸块电极中的每一个进行封固，能够提高信号传输路径的可靠性。
另外，在本实施方式中，用于封固凸块电极51和凸块电极52的树脂体55不同的树脂体56来封固凸块电极53。树脂体55和树脂体56例如构成成分彼此不同。或者，树脂体55和树脂体56例如成分的混合比例彼此不同。或者，树脂体55和树脂体56例如形成的定时不同，在树脂体55与树脂体56之间形成有如图5或图6所示的边界面56s。或者，树脂体55和树脂体56也可以具有上述的不同点中的多个不同点。另外，作为相对于本实施方式的变形例，树脂体55和56也可以是相同的树脂材料。
如图4所示，凸块电极53的高度和体积与凸块电极51和凸块电极52不同。因此，用于对凸块电极53进行树脂封固的条件与用于对凸块电极51和凸块电极52进行树脂封固的条件不同。因此，如本实施方式这样，只要用与对凸块电极51和凸块电极52进行封固的树脂体55不同的树脂体56来封固凸块电极53，则能够使树脂体55和树脂体56的上述的应力缓和功能最优化。
<各部件的结构>
接着，针对构成半导体器件PKG1的主要部件的详细的结构依次进行说明。图7是示出图4所示的布线基板所具有的多个布线层中的一层的布线布局的例子的放大平面图。图8是示出图2所示的多个半导体部件各自的主面侧的端子排列的例子的平面图。在图8中，为了示出半导体部件20及半导体部件30与中介层40的位置关系，用双点划线示出中介层40的轮廓。另外，图9是示出图4～图6所示的中介层的上表面侧的例子的平面图。在图9中，用双点划线示出配置于图5和图6所示的布线层M2和布线层M3的多个布线43。
<布线基板>
如图4所示，半导体器件PKG1的布线基板10具有位于上表面(面、芯片搭载面)10t的相反侧的下表面(面、安装面)10b。如图3所示，在作为半导体器件PKG1的安装面的布线基板10的下表面10b，作为半导体器件PKG1的外部端子的多个焊球(外部端子)11配置为行列状(阵列状、矩阵状)。多个焊球11分别与焊区(外部端子)12(参照图4)连接。
将如半导体器件PKG1这样多个外部端子(焊球11、焊区12)在安装面侧配置成行列状的半导体器件称为面矩阵(area array)型的半导体器件。面矩阵型的半导体器件PKG1在能够将布线基板10的安装面(下表面10b)侧有效运用为外部端子的配置空间，因此即使外部端子数量增大也能够抑制半导体器件PKG1的安装面积的增大这一点上是优选的。也就是说，伴随着高功能化、高集成化，能够在安装外部端子数量增大的半导体器件PKG1时节省空间。
另外，如图4所示，布线基板10具有配置于上表面10t与下表面10b之间的侧面10s。布线基板10是位于半导体器件PKG1与安装基板MB1(参照图1)之间且具有用于传输电信号或电位(电源电位、基准电位或者接地电位)的多个布线路径的基板。布线基板10具有将上表面10t侧与下表面10b侧电连接的多个布线层(图4所示的例子中是8层)。设于各布线层的多个布线13被绝缘层14覆盖，该绝缘层14将多个布线13间和相邻的布线层间绝缘。
图4所示的布线基板10是具有层叠的多个布线层的所谓多层布线基板。在图4所示的例子中，布线基板10具有共计8层布线层,该8层布线层从上表面10t侧起依次是布线层L1、L2、L3、L4、L5、L6、L7和布线层L8。多个布线层分别具有布线13等的导体图案，相邻的导体图案被绝缘层14覆盖。但是，布线基板10所具有的布线层的数量不限定于图4所示的例子，例如，也可以比8层少，还可以比8层多。
另外，在图4所示的例子中，布线基板10是将芯层(芯材、芯绝缘层、绝缘层)14c作为基材，在芯层14c的上表面和下表面分别层叠有多个布线层的结构。芯层14c是作为布线基板10的基材的绝缘层，例如，由使玻璃纤维等纤维材料含浸环氧树脂等树脂材料而成的绝缘材料构成。另外，分别层叠于芯层14c的上表面和下表面的绝缘层14由例如热固化性树脂等有机绝缘材料构成。另外，层叠于芯层14c的上表面和下表面的多个布线层采用例如层积(build-up)法形成。但是，作为相对于图4的变形例，也可以使用不具有芯层14c的所谓无芯(coreless)基板。
另外，布线基板10具有通路(via)布线15VW和通孔布线15TW，其中，该通路布线15VW是设于各布线层之间并将层叠的布线层在厚度方向上连接的层间导电路，该通孔布线15TW是将芯层14c在厚度方向上贯穿的导电路。作为变形例，在如上所述使用无芯基板的情况下，也可以没有通孔布线15TW。另外，在布线基板10的上表面10t上形成有多个接合焊盘(基板端子、半导体部件连接用端子)16。
在布线基板10所具有的多个布线层中的最上层的布线层(最靠上表面10t侧的布线层L1)设置的布线13与接合焊盘16一体地形成。换言之，能够认为接合焊盘16是布线13的一部分。另外，在将接合焊盘16与布线13区别开来考虑的情况下，在布线基板10的上表面10t，能够将从绝缘膜17露出的部分定义为接合焊盘16，将被绝缘膜17覆盖的部分定义为布线13。
另外，在布线基板10的下表面10b形成有多个焊区(外部端子、焊球连接用焊盘)12。在多个焊区12上各自连接有焊球11，图1所示的安装基板MB1与半导体器件PKG1经由图4所示的焊球11电连接。即，多个焊球11发挥半导体器件PKG1的外部连接端子的功能。
这些多个焊球11和多个焊区12经由布线基板10的多个布线13与上表面10t侧的多个接合焊盘16电连接。此外，在布线基板10所具有的多个布线层中的最下层的布线层(最靠下表面10b侧的布线层)设置的布线13与焊区12一体地形成。换言之，能够认为焊区12是布线13的一部分。另外，在将焊区12与布线13区别开来考虑的情况下，在布线基板10的下表面10b，能够将从绝缘膜17露出的部分定义为焊区12，将被绝缘膜17覆盖的部分定义为布线13。
另外，作为相对于图4的变形例，有时也使焊区12自身发挥外部连接端子的功能。在这种情况下，在焊区12没有连接焊球11，多个焊区12各自在布线基板10的下表面10b从绝缘膜17露出。另外，作为相对于图4的其他变形例，有时也取代球体形状的焊球11，而在该焊区12上连接较薄的焊料膜，并使该焊料膜发挥外部连接端子的功能。或者，也有时用例如电镀法在露出面上形成金(Au)膜，并以该金膜作为外部连接端子。进一步地，还有时会将外部连接端子形成为针状(棒状)。
另外，布线基板10的上表面10t和下表面10b被绝缘膜(阻焊膜)17覆盖。形成于布线基板10的上表面10t的布线13被绝缘膜17覆盖。在绝缘膜17上形成开口部，在该开口部，多个接合焊盘16的至少一部分(焊接区域)从绝缘膜17露出。另外，形成于布线基板10的下表面10b的布线13被绝缘膜17覆盖。在绝缘膜17上形成开口部，在该开口部，多个焊区12的至少一部分(与焊球11的接合部)从绝缘膜17露出。
另外，在本实施方式中，在图1所示的信号传输路径Lsg1上传输差分信号。差分信号是指，在成对的两条布线路径上传输相位彼此相反的信号。如图7所示，信号传输路径Lsg1由构成差分对的差分信号传输路径DSp和差分信号传输路径DSn构成。构成差分对的差分信号传输路径DSp和差分信号传输路径DSn优选为尽量地等间隔。因此，构成差分信号传输路径DSp和差分信号传输路径DSn各自的布线13沿着彼此延伸。另外，构成差分对的差分信号传输路径DSp和差分信号传输路径DSn的布线路径距离优选为相等长度。因此，构成差分信号传输路径DSp和差分信号传输路径DSn各自的通路布线15VW和布线13分别被布局为差分信号传输路径DSp与差分信号传输路径DSn的路径距离成等距离。
另外，在图7所示的例子中，在俯视下，构成信号传输路径Lsg1的导体图案(布线13和通路布线15VW)的周围被能供给接地电位VG1的布线路径Lvg1所包围。布线路径Lvg1由比布线13的面积大的导体图案即导体板13P构成。如此，作为用于向信号传输路径Lsg1的周围供给接地电位的布线路径Lvg1的一部分的导体板13P，能够被用作抑制从信号传输路径Lsg1产生的噪声或者抑制噪声在信号传输路径Lsg1上的传播的屏蔽导体来利用。另外，沿着信号传输路径Lsg1的布线路径设有用于向信号传输路径Lsg1的周围供给接地电位的布线路径Lvg1。因此，作为用于向信号传输路径Lsg1的周围供给接地电位的布线路径Lvg1的一部分的导体板13P，能够被用作传输相对于信号传输路径Lsg1的信号波形的参考电位的参考路径来利用。
<半导体部件>
如图5所示，半导体部件20具有：半导体基板(基材)23，其具有主面23t；以及布线层24，其配置于主面23t与主面20t之间。另外，如图6所示，半导体部件30具有：半导体基板(基材)33，其具有主面33t；以及布线层34，其配置于主面33t与主面30t之间。此外，在图5和图6中，为了便于观察而示出了一层的布线层24、34，但在布线层24、34层叠有多个具有在中介层40的布线层M1、M2、M3的同等程度以下的厚度的布线层。另外，虽然为了便于观察而省略了图示，但是，在多个布线层24、34上各自形成有多个布线。另外，多个布线被用于使多个布线间以及相邻的布线层间绝缘的绝缘层所覆盖。绝缘层是由例如氧化硅(SiO)等半导体材料的氧化物构成的无机绝缘层。
另外，在多个半导体部件20、30各自所具有的半导体基板23、33的主面23t、33t上形成有例如晶体管元件或者二极管元件等多个半导体元件。在图5所示的半导体部件20中，多个半导体元件经由布线层24的多个布线与形成于主面20t侧的多个端子21和多个端子22电连接。另外，在图6所示的半导体部件30中，多个半导体元件经由布线层34的多个布线与形成于主面30t侧的多个端子31和多个端子32电连接。
另外，在图5所示的半导体部件20的布线层24上形成有多个端子(电极、部件电极、焊盘)21和多个端子(电极、部件电极、焊盘)22。多个端子21各自是经由凸块电极51与布线基板10的接合焊盘16电连接的端子。另外，多个端子22各自是经由凸块电极53与中介层40的接合焊盘41电连接的端子。多个端子21和多个端子22各自的一部分在半导体部件20的主面20t上从作为保护绝缘膜的钝化膜25露出。凸块电极51与端子21中的、从钝化膜25露出的部分接合。
另外，在图6所示的半导体部件30的布线层34上形成有多个端子(电极、部件电极、焊盘)31和多个端子(电极、部件电极、焊盘)32。多个端子31分别是经由凸块电极52与布线基板10的接合焊盘16电连接的端子。另外，多个端子32分别是经由凸块电极53与中介层40的接合焊盘42电连接的端子。多个端子31和多个端子32各自的一部分在半导体部件30的主面30t上从作为保护绝缘膜的钝化膜35露出。凸块电极52与端子31中的、从钝化膜35露出的部分接合。
如图8所示，多个端子22分别配置于比多个端子21更靠近半导体部件30的端子32的位置。另外，多个端子32分别配置于比多个端子31更靠近半导体部件20的端子22的位置。通过缩小经由中介层40而电连接的端子22与端子32的间隔距离，能够减小在中介层40内的传输路径距离。
在图8所示的例子中，在半导体部件20所具有的多个端子21中包含用图1说明了的端子PD1、端子PD4以及端子PD6各多个。另外，在半导体部件20所具有的多个端子22中，包含用图1说明了的端子PD2和端子PD5各多个。另外，在半导体部件30所具有的多个端子31中，包含用图1说明了的端子PD7以及端子PD8各多个。另外，在半导体部件30所具有的多个端子32中，包含用图1说明了的多个端子PD2。
端子PD1是用于在与外部(图1所示的外部设备EX1)之间传输信号的端子。如图8所示，多个端子PD1在半导体部件20的主面20t中，配置在到半导体部件30或者中介层40的距离与其他的端子相比相对更远的位置。换言之，半导体部件20的主面20t具有与半导体部件30相对的边20s1和位于边20s1的相反侧的边20s2，多个端子PD1分别配置于比边20s1更靠近边20s2的位置。由此，如用图1说明了的那样，由于确保了用于配置与多个端子PD1各自连接的信号传输路径Lsg1的空间，因此信号传输路径Lsg1的布线布局变得容易。
另外，端子PD2是用于在半导体部件30之间传输信号的端子。如图8所示，多个端子PD2在半导体部件20的主面20t中，配置在到半导体部件30的距离与其他的端子相比相对更近的位置。换言之，多个端子PD1分别配置于比半导体部件20的主面20t的边20s2更靠近边20s1的位置。在图8所示的例子中，在俯视下，多个端子PD2分别配置于半导体部件20的多个端子PD1与半导体部件30的多个端子PD3之间。由此，如图1说明了的那样，能够缩短与多个端子PD2各自连接的信号传输路径Lsg2的传输距离。而且，通过缩短以并行通信方式传输信号的信号传输路径Lsg2的传输距离，由此能够抑制因偏移导致的同步的问题、传输损失增加的问题或者串扰噪声的问题等。
另外，在图8所示的例子中，在俯视下，半导体部件20的多个端子PD2分别配置于比半导体部件20的多个端子PD1更靠近半导体部件20的多个端子PD3的位置。半导体部件20的端子PD2与半导体部件30的端子PD3的间隔距离越小，就越是能够缩短图1所示的信号传输路径Lsg2的传输距离。而且，通过缩短信号传输路径Lsg2的传输距离，能够抑制因偏移导致的同步的问题、传输损失增加的问题或者串扰噪声的问题等。
另外，端子PD4和端子PD5分别是能供给接地电位VG1的端子。在图8所示的例子中，在俯视下，多个端子PD4分别配置于多个端子PD1与多个端子PD5之间。如用图1说明了的那样，在用于向半导体部件20供给接地电位VG1的端子PD4配置于端子PD5的附近的情况下，当经由端子PD4向端子PD5供给接地电位VG1时的接地电位VG1的供给路径距离变短。由此，能够使布线路径Lvg2的电位稳定。
但是，如用图1说明了的那样，在利用布线路径Lvg1作为用于传输相对于信号传输路径Lsg1的信号波形传输的参考电位的参考路径的情况下，优选信号传输路径Lsg1与作为参考路径的布线路径Lvg1的间隔距离固定。因此，也可以将多个端子PD4中的一部分设于多个端子PD2的附近。例如，在半导体部件20的主面20t设有多个端子PD1的情况下，也可以在多个端子PD1之间设有多个端子PD4中的一部分。
另外，在图8所示的例子中，在半导体部件20的主面20t上，从边20s2侧沿着X方向依次配置有多个端子PD5和多个端子PD2。在这种情况下，由于能够将多个端子PD2接近边20s1而配置，所以能够缩短图1所示的信号传输路径Lsg2的传输距离。
但是，在利用图1所示的布线路径Lvg2作为用于传输相对于信号传输路径Lsg2的信号波形的参考电位的参考路径的情况下，优选信号传输路径Lsg2与作为参考路径的布线路径Lvg2的间隔距离固定。因此，也可以将多个端子PD5中的一部分设于多个端子PD2的附近。例如，在半导体部件20的主面20t上设有多个端子PD2的情况下，也可以将多个端子PD5中的一部分设于多个端子PD2之间。
另外，端子PD6是能供给电源电位VD1的端子。在图8所示的例子中，在俯视下，半导体部件20的多个端子PD6配置于多个端子PD1与多个端子PD2之间。如此，在多个端子PD6配置于多个端子PD1与多个端子PD2之间的情况下，在主面20t的边20s2侧能够优先配置端子PD1，在主面20t的边20s1侧能够优先配置端子PD2。
另外，在图8所示的例子中，在俯视下，半导体部件20的多个端子PD6配置于多个端子PD1与多个端子PD4之间。如用图1说明了的那样，在用于向半导体部件20供给电源电位VD1的端子PD4配置于端子PD5的附近的情况下，当经由端子PD4向端子PD5供给接地电位VG1时的接地电位VG1的供给路径距离变短。由此，能够使布线路径Lvg2的电位稳定。
此外，在图8中，例示性地示出了端子21、端子22、端子31和端子32各自的排列。如图4所示，凸块电极51被连接在与端子21相对的位置。另外，凸块电极52被连接在与端子31相对的位置。另外，凸块电极53被连接在与端子22(参照图5)或者端子32(参照图6)相对的位置。因此，图8所示的端子21、端子22、端子31和端子32的布局能够被视为图4所示的凸块电极51、凸块电极52和凸块电极53的俯视下的布局。
<中介层>
如图4所示，中介层40具有上表面(面、中继端子配置面)40t、位于与上表面40t相反侧的下表面(面、背面)40b以及配置于上表面40t与下表面40b之间的侧面40s(参照图5和图6)，该上表面40t上配置有与半导体部件20连接的多个接合焊盘41(参照图5)以及与半导体部件30连接的多个接合焊盘42(参照图6)。另外，如图2和图8所示，中介层40在俯视下成四边形的外形形状。
如图5和图6所示，中介层40具有：半导体基板(基材)44，其具有主面44t；以及多个布线层，其配置于主面44t与上表面40t之间。在图5和图6所示的例子中，中介层40具有共计3层布线层，该3层布线层从上表面40t侧起依次是布线层M1、M2和布线层M3。但是，中介层40所具有的布线层的数量并不限定于图5所示的例子，例如，可以比3层少，也可以比3层多。
多个布线层分别具有布线43等多个导体图案，导体图案分别被用于使多个布线间以及相邻的布线层间绝缘的绝缘层45所覆盖。绝缘层45是例如由氧化硅(SiO)等半导体材料的氧化物构成的无机绝缘层。另外，在设于多个布线层中的最上层(最靠近上表面40t的层)的布线层M1上配置有多个接合焊盘41(参照图5)和多个接合焊盘42(参照图6)。布线层M1设于绝缘层45上，并被作为保护绝缘膜的钝化膜46所覆盖。
如图9所示，在形成于钝化膜46上的开口部，多个接合焊盘41和多个接合焊盘42各自的一部分从钝化膜46露出。图5和图6所示的凸块电极52与接合焊盘41(参照图5)和接合焊盘42(参照图6)各自的从钝化膜46露出的部分接合。
另外，多个接合焊盘41与多个接合焊盘42经由多个布线43分别电连接。在由多个接合焊盘41、多个接合焊盘42以及将该多个接合焊盘41与该多个接合焊盘42电连接的多个布线43构成的多个布线路径中，包含用图1说明了的多个信号传输路径Lsg2。另外，在由多个接合焊盘41、多个接合焊盘42以及将该多个接合焊盘41与该多个接合焊盘42电连接的多个布线43构成的多个布线路径中，包含用图1说明了的布线路径Lvg2。
如本实施方式的这样，由于在设置于半导体基板44的主面44t上的布线层上形成多个导体图案的技术能够利用在半导体晶圆形成集成电路的技术，所以能够容易地减小多个布线43的布线宽度或配置间隔。另外，若利用半导体晶圆来形成中介层40，则由于能够批量制造大量的中介层40，所以制造效率高。
<凸块电极>
图10是图5和图6所示的将半导体部件与中介层电连接的凸块电极的放大剖视图。另外，图11是图5和图6所示的将半导体部件与布线基板电连接的凸块电极的放大剖视图。
在本实施方式的例子中，例如图10所示，图4所示的凸块电极51、凸块电极52以及凸块电极53中的、用于将半导体部件20或者半导体部件30与中介层40电连接的凸块电极53具有导体柱53A和焊料层53B。导体柱53A是以例如铜(Cu)或镍(Ni)等金属材料作为主成分的凸块电极53的一部分，并被称为柱(pillar)凸块。导体柱53A的宽度(沿着主面20t或者主面30t的延伸方向的平面方向(在图10中是X方向)上的长度)小于导体柱53A的高度(与平面方向正交的厚度方向上(在图10中是Z方向)的长度)。导体柱53A例如是采用成膜、电镀或者印刷等方法在未图示的掩膜上形成的开口部内形成导体而成的。因此，例如，若利用在半导体晶圆上形成集成电路时所利用的光刻技术，则能够以狭窄的配置间隔形成大量的导体柱53A。
另外，焊料层53B是将导体柱53A与连接对象的端子(在图10中是端子22或者端子23)电连接的导电性的连接构件，并与导体柱53A的上表面53t和下表面53b中的至少一者连接。在图10所示的例子中，焊料层53B与导体柱53A的上表面53t接合，导体柱53A的下表面53b与接合焊盘41(或者接合焊盘42)接合。当在中介层40上形成了凸块电极53之后，将中介层40上形成的凸块电极53与半导体部件20(或者半导体部件30)连接时，呈图10所示的形状。
另外，凸块电极53的结构能够应用各种变形例。例如，也可以是，焊料层53B与导体柱53A的下表面53b接合，导体柱53A的上表面53t与端子22(或者端子32)接合。另外，例如图11所示的凸块电极51、52那样，凸块电极53也可以由焊料材料形成。
另外，本实施方式的例子中，例如图11所示，图4所示的凸块电极51、凸块电极52以及凸块电极53中的、用于将半导体部件20或者半导体部件30与布线基板10电连接的凸块电极51和凸块电极52由形成为球体状的焊料材料构成。由焊料材料构成的凸块电极51和凸块电极52被称为焊球。
由焊球形成的凸块电极51和凸块电极52与导体柱53A相比较，具有当加热时容易变形的特性。因此，即使多个端子21与多个接合焊盘16的间隔距离存在偏差，也能够通过焊球变形而使多个端子21与多个接合焊盘16分别连接。换言之，由焊球构成的凸块电极与由导体柱构成的凸块电极相比较，对于多个端子间距离的偏差的容许余裕较大。在本实施方式中，如图5和图6所示，在厚度方向上，在半导体部件20与布线基板10之间以及半导体部件30与布线基板10之间分别配置有中介层40的一部分。因此，图11所示的端子21与接合焊盘16的间隔距离或者端子31与接合焊盘16的间隔距离大于中介层40的厚度。而且，由于若端子间的间隔距离较大则多个端子间距离容易产生偏差，所以经由由焊球构成的凸块电极51和凸块电极52来将半导体部件20或者半导体部件30与布线基板10电连接的方法是有效的。
但是，凸块电极51和凸块电极52的结构能够应用各种变形例。例如，与图10所示的凸块电极53同样地，也可以为具有导体柱53A和焊料层53B的构造。在这种情况下，与利用焊球的情况相比较，能够以较小的配置间隔来排列大量的凸块电极51、52。因此，即使增加凸块电极51和凸块电极52的数量，也能够抑制半导体器件PKG1(参照图4)大型化。
<变形例>
在本实施方式中，在实施方式的说明中也针对多个变形例进行了说明，以下，针对除了上述以外的变形例进行说明。
<变形例1>
图12是示意地示出作为相对于图1的变形例的半导体器件的结构例的说明图。图12所示的半导体器件PKG2在作为相对于图1所示的半导体部件30的变形例的半导体部件30A不仅具有芯电路SCR1，还具有外部接口电路SIF3这一点上，与图1所示的半导体器件PKG1不同。
在图1中，针对半导体部件30的芯电路SCR1中包含的运算处理电路经由半导体部件20的外部接口电路SIF1与外部进行通信的例子进行了说明。但是，如图12所示的半导体器件PKG2那样，半导体部件30A也可以具有外部接口电路SIF3。例如，由于在芯电路SCR1中包含运算处理电路在内的多个电路，所以也可以具有多个运算处理电路。在这种情况下，如图12所示，也可以是，多个芯电路SCR1所具有的多个运算处理电路中的一部分经由配置于半导体部件30A的主面30t的端子PD9而在与外部(图1所示的例子中是外部设备EX2)之间传输号SG3。
利用信号传输路径Lsg3来在外部设备EX2与外部接口电路SIF3之间传输信号SG3的方式优选与信号传输路径Lsg1同样的串行通信方式。在这种情况下，信号SG3以比信号SG2高的频率(更高的传输速度)被传输。因此，另外，半导体部件30A的端子PD9不经由中介层40而是经由凸块电极BP9与布线基板10电连接。优选。由此，能够减小在作为高速传输路径的信号传输路径Lsg3上的信号损失。
另外，当信号传输路径Lsg3的数量增加时，外部接口电路SIF3的专有面积增加，由此半导体部件30的面积增大。因此，在半导体器件PKG2上连接有多个信号传输路径Lsg1和多个信号传输路径Lsg3的情况下，优选信号传输路径Lsg3的数量少于信号传输路径Lsg1的数量。换言之，在半导体部件20的主面20t上配置有多个端子PD1，在半导体部件30A的主面30t上配置有多个端子PD9的情况下，优选端子PD9的数量少于端子PD1的数量。由此，能够抑制半导体器件PKG2的大型化。
图12所示的半导体器件PKG2除了上述的不同点以外，与用图1～图11说明了的半导体器件PKG1同样。另外，图12所示的半导体部件30A除了上述的不同点以外，与用图1～图11说明了的半导体部件30同样。因此，除了上述不同点以外，能够将上述半导体部件30替换成半导体部件30A来应用，能够将上述半导体器件PKG1替换成半导体器件PKG2来应用，因此省略重复的说明。
<变形例2>
另外，在图1中，针对在布线基板10上搭载的半导体部件的数量是两个的情况的实施方式进行了说明，但是在布线基板10上搭载的半导体部件的数量也可以是3个以上。例如，图13所示的半导体器件PKG3在布线基板10的上表面10t上搭载有半导体部件20、半导体部件30B和半导体部件60。图13是示意地示出作为相对于图1的其他变形例的半导体器件的结构例的说明图。另外，图14是放大示出与图13所示的存储器封装连接的中介层的周围的说明图。
在图13所示的例子中，半导体部件60是具有存储器电路(主存储电路)的存储器封装，半导体部件30B具有控制上述存储器电路的控制电路。控制电路被包含在例如图13所示的芯电路SCR1中。
另外，本实施方式的例子中，半导体部件60和半导体部件30B分别经由与中介层40同样的布线构件即中介层40A而电连接。换言之，半导体器件PKG3具有通过在半导体部件30B与半导体部件60之间传输信号来工作的系统。
半导体部件60具有在对与半导体部件30B之间通信的数据进行存储的存储器电路(主存储电路、存储电路)SME1。另外，在半导体部件30B中具有用于控制半导体部件60的主存储电路的动作的控制电路。另外，半导体部件30B具有用于对输入的数据信号进行运算处理的运算处理电路。在图13中，作为一例，将运算处理电路和控制电路等主要的电路表示为芯电路SCR1。但是，芯电路SCR1中包含的电路也可以包含除了上述以外的电路。例如，在半导体部件30B中，也可以形成有例如临时存储数据的缓冲存储器等、比半导体部件60的主存储电路的存储容量小的辅助存储电路(存储电路)。
另外，半导体部件30B除了用于在半导体部件20之间传输信号SG2的内部接口电路SIF2以外，还具有用于在半导体部件60之间传输信号SG4的内部接口电路SIF4。另外半导体部件60除了存储器电路SME1以外，还具有用于在半导体部件30B之间传输信号SG4的内部接口电路SIF4。半导体部件30B的控制电路能够经由内部接口电路SIF4和与内部接口电路SIF4连接的中介层40A(详细而言，是中介层40A所具有的多个信号传输路径Lsg4)而在与半导体部件60之间传输信号。
虽然也能够将图13所示的存储器电路SME1形成于半导体部件30B的芯电路SCR1中，但是若将存储器电路SME1形成于与半导体部件30B不同的半导体部件60上，则在以下的方面为优选。即，存储器电路SME1的专有面积与存储容量成正比例地增大。因此，在将存储器电路SME1形成于半导体部件30B的情况下，半导体部件30B的平面面积(主面30t的面积)根据需要的存储容量而有较大变化。另一方面，如半导体器件PKG3那样，在将存储器电路SME1形成于半导体部件60的结构的情况下，半导体部件30B的平面面积与系统所需要的存储容量无关，能够设置为大致恒定。另外，形成有存储器电路SME1的半导体部件60除了存储器电路SME1、内部接口电路SIF4、电源电路以外，没有例如运算处理电路这样的复杂的电路。在这种情况下，由于存储器电路SME1的布局的自由度较高，所以能够抑制与存储容量成正比例的半导体部件60的平面面积(主面60t的面积)的增大。例如图27所示的半导体部件61那样，在层叠有多张分别具有存储器电路SME1的存储器芯片MC的结构的情况下，能够既抑制半导体部件61的平面面积的增大，又增大存储容量。图27是示出相对于图14所示的存储器封装的变形例的说明图。
信号传输路径Lsg4与信号传输路径Lsg2同样地，例如是通过并行通信方式来传输信号SG4的布线路径。因此，中介层40A能够设置为与中介层40同样的结构。在图13和图14所示的例子中，在半导体部件30B的主面30t上，除了在与半导体部件20(参照图13)之间传输信号SG2(参照图13)的端子PD3(参照图13)以外，还配置有在与半导体部件60之间传输信号SG4的端子PD10(参照图14)。另外，如图14所示，半导体部件60具有配置了在与半导体部件30B之间传输信号SG4的端子PD11的主面60t。
另外，与半导体部件60连接的布线路径也可以连接有除了信号传输路径Lsg4以外的传输路径。例如，在图14所示的例子中，在半导体部件60的主面60t上配置有能供给接地电位VG1的端子PD12和端子PD13。在半导体部件60上连接有能从外部(在图14所示的例子中，是电位供给部PS1)供给接地电位VG1的布线路径Lvg4以及能在半导体部件60与半导体部件30B之间传输接地电位VG1的布线路径Lvg5。在图14所示的例子中，能从电位供给部PS1经由端子PD12向存储器电路SME1和内部接口电路SIF4供给接地电位VG1。另外，端子PD13与内部接口电路SIF4连接，接地电位VG1经由内部接口电路SIF4被供给至端子PD13。
能供给接地电位VG1的布线路径Lvg5能够被用作传输相对于信号传输路径Lsg4的信号波形的参考电位的参考路径。另外，在信号传输路径Lsg4的周围配置有用于供给接地电位的布线路径Lvg5的情况下，能够被用作抑制从信号传输路径Lsg4产生的噪声或者抑制噪声在信号传输路径Lsg4上的传播的屏蔽导体。
另外，半导体部件60的端子PD12不经由中介层40A而是经由凸块电极BP12与布线基板10电连接。另外，半导体部件60的端子PD13经由凸块电极BP13与中介层40A电连接。在图14所示的例子中，中介层40A的布线路径Lvg5经由半导体部件30B和半导体部件60与布线基板10连接，不直接与布线基板10连接。在这种情况下，也可以不在中介层40A的下表面40b侧设置端子。
但是，作为向中介层40A的布线路径Lvg5供给接地电位VG1的方法的变形例，也可以在中介层40A与布线基板10之间，即在中介层40A的下表面40b侧设置端子，并经由该端子将布线基板10与布线路径Lvg5直接连接。若从与布线基板10连接的端子供给接地电位VG1，则接地电位VG1的供给路径增加，因此能够使布线路径Lvg5的电位稳定。
另外，在图14所示的例子中，在半导体部件60的主面60t上配置有能够从外部(在图13所示的例子中是电位供给部PS1)供给电源电位VD1的端子PD14。在半导体部件60上连接有能从外部供给电源电位VD3的布线路径Lvd3。半导体部件60的端子PD14不经由中介层40A而是经由凸块电极BP14与布线基板10电连接。电源电位VD3例如是用于驱动半导体部件60的存储器电路SME1或者半导体部件60的内部接口电路SIF4或者该存储器电路SME1及内部接口电路SIF4双方的驱动电源用的电位。如图14所示，通过不经由中介层40A而是从布线基板10直接供给电源电位VD3，由此能够减小布线路径Lvd3的阻抗，因此能够使电源电位VD3稳定。
另外，在图14所示的例子中，在主面20t上，半导体部件60的端子PD12配置于端子PD14与端子PD13之间。在向半导体部件60供给接地电位VG1的端子PD12配置于端子PD13的附近的情况下，当经由端子PD12向端子PD13供给接地电位VG1时的接地电位VG1的供给路径距离变短。由此，能够使布线路径Lvg5的电位稳定。
图13所示的半导体器件PKG3除了上述的不同点以外，与用图1～图11说明了的半导体器件PKG1同样。另外，图13所示的半导体部件30B除了上述的不同点以外，与用图1～图11说明了的半导体部件30同样。另外，图13所示的中介层40A除了上述的不同点以外，与用图1～图11说明了的中介层40同样。因此，除了上述不同点以外，能够分别将上述半导体部件30替换成半导体部件30A，将中介层40替换成中介层40A，将上述半导体器件PKG1替换成半导体器件PKG3来应用，因此省略重复的说明。
<变形例3>
另外，作为相对于图1的变形例，也可以进一步地缩短信号传输路径Lsg2的布线路径距离。图15是放大示出图1所示的中介层的周围的说明图。图16是放大示出作为相对于图15的变形例的中介层的周围的说明图。
如图15所示，半导体部件20的端子PD2与半导体部件30的端子PD3的间隔距离D1为半导体部件20的端子PD2与端子PD4的间隔距离D2以上。若增长半导体部件20的端子PD2与半导体部件30的端子PD3的间隔距离D1，则能够增大用于绕设构成信号传输路径Lsg2的布线的空间。
另一方面，在图16所示的半导体器件PKG4的情况下，半导体部件20的端子PD2与半导体部件30的端子PD3的间隔距离D1小于半导体部件20的端子PD2与端子PD4的间隔距离D2。换言之，图16所示的半导体器件PKG4所具有的中介层40B的信号传输路径Lsg2的传输路径距离比图15所示的半导体器件PKG1所具有的中介层40的信号传输路径Lsg2的传输路径距离短。而且，通过缩短以并行通信方式传输信号的信号传输路径Lsg2的传输距离，能够抑制因偏移导致的同步的问题、传输损失增加的问题或者串扰噪声的问题等。
图16所示的半导体器件PKG4除了上述的不同点以外，与用图1～图11说明了的半导体器件PKG1同样。另外，图16所示的中介层40B除了上述的不同点以外，与用图1～图11说明了的中介层40同样。因此，除了上述不同点以外，能够分别将中介层40替换成中介层40B，将上述半导体器件PKG1替换成半导体器件PKG4来应用，因此省略重复的说明。
<变形例4>
另外，在图5所示的例子中，针对在中介层40的下表面40b与布线基板10的上表面10t之间存在间隙，并在该间隙配置有树脂体55的实施方式进行了说明。但是，也有时根据中介层40的厚度或者凸块电极53的高度，难以将中介层40的一部分配置于半导体部件20与布线基板10的间隙。在这种情况下，如图17所示的半导体器件PKG5那样，也可以在布线基板10的上表面10t侧的一部分设置空腔(开口部、台阶部)10c，将中介层40C的一部分配置于空腔10c内。图17是示出作为相对于图5的变形例的半导体器件的半导体部件与中介层的连接部分的周围的放大剖视图。
图17所示的半导体器件PKG5在布线基板10A的上表面10t侧的一部分形成有空腔10c这一点上，与图5所示的半导体器件PKG1不同。另外，图17所示的中介层40C所具有的半导体基板44的厚度比图5所示的中介层40所具有的半导体基板44的厚度更厚。在这种情况下，中介层40C的强度比中介层40的强度更高。因此，中介层40C的厚度和凸块电极53的高度的合计值大于布线基板10的上表面10t与半导体部件20的主面20t的间隔距离。但是，若如布线基板10A那样设置空腔10c，则通过将中介层40C的一部分(至少包含下表面40b的一部分)配置于空腔10c内，能够连接中介层40C与半导体部件20连接。
如图17所示，中介层40C的厚度和凸块电极53的高度的合计值变得大于布线基板10的上表面10t与半导体部件20的主面20t的间隔距离的主要原因并不限定于半导体基板44的厚度。例如，也有时因中介层40的布线层数增加而导致中介层40的厚度变厚。另外，例如，还有时凸块电极53的高度比图5所示的例子更高。另外，即使在布线基板10的上表面10t与半导体部件20的主面20t的间隔距离小于图5所示的例子的情况下，中介层40的厚度和凸块电极53的高度的合计值也大于布线基板10的上表面10t与半导体部件20的主面20t的间隔距离。无论在上述这些情况中的哪一种情况下，都与图17所示的半导体器件PKG5同样地，若在布线基板10A的上表面10t侧的一部分设有空腔10c，则能够将中介层40的一部分配置于布线基板10与半导体部件20之间。
此外，图17作为相对于图5的变形例进行了说明，但是与图6所示的半导体部件30的关系也同样。即，在本变形例中，将作为半导体部件20进行了说明的部分替换成半导体部件30来应用即可。
另外，图17所示的半导体器件PKG5除了上述的不同点以外，与用图1～图11说明了的半导体器件PKG1同样。另外，图17所示的中介层40C除了上述的不同点以外，与用图1～图11说明了的中介层40同样。因此，除了上述不同点以外，能够分别将中介层40替换成中介层40C，将上述半导体器件PKG1替换成半导体器件PKG5来应用，因此省略重复的说明。
<变形例5>
在图5和图6所示的例子中，在中介层40的下表面40b未设置端子或电极等。中介层40的端子全部配置于上表面40t侧。但是，作为相对于图5和图6的变形例，如图18所示的半导体器件PKG6所具有的中介层40D那样，也可以在下表面40b侧设置端子47。图18是示出作为相对于图5的其他变形例的半导体器件的半导体部件与中介层的连接部分的周围的放大剖视图。
中介层40D具有在厚度方向上(从主面44t和下表面40b中的一个面朝向另一个面的方向)贯穿半导体基板44的多个贯穿电极48。多个贯穿电极48是通过将例如铜(Cu)等导体埋入以在厚度方向上贯穿半导体基板44的方式形成的贯穿孔，从而形成的导电路径。贯穿电极48的一个端部与形成于下表面40b的端子47连接，另一个端部与布线层M3的布线43连接。在中介层40D的情况下，能够经由配置于下表面40b的端子47和与端子47连接的凸块电极54来供给例如图1所示的电源电位VD1、VD2或者接地电位VG1等。在这种情况下，能够使经由端子47供给的电源电位VD1、VD2或者接地电位VG1稳定。凸块电极54是例如用图11说明了的焊球或者用图10说明了的导体柱。
但是，即使在这种情况下，图1所示的信号传输路径Lsg1也与端子PD1连接。即，优选不经由中介层40D，而与半导体部件20连接。若利用串行通信方式以高速(高频率)传输信号SG1的信号传输路径Lsg1不经由中介层40D，而经由凸块电极BP1与布线基板10连接，则能够减小高速传输路径的信号损失。
此外，图18作为相对于图5的变形例进行了说明，但在与图6所示的半导体部件30的关系中也是同样。即，在本变形例中，将作为半导体部件20而进行了说明的部分替换成半导体部件30来应用即可。
另外，图18所示的半导体器件PKG6除了上述的不同点以外，与用图1～图11说明了的半导体器件PKG1同样。另外，图18所示的中介层40D除了上述的不同点以外，与用图1～图11说明了的中介层40同样。因此，除了上述不同点以外，能够分别将中介层40替换成中介层40D，将上述半导体器件PKG1替换成半导体器件PKG6来应用，因此省略重复的说明。
<变形例6>
另外，在中介层的下表面侧设有端子的实施方式中，存在用图18说明了的中介层40D的其他变形例。图19是示出作为相对于图5的其他变形例的半导体器件的半导体部件与中介层的连接部分的周围的放大剖视图。
图19所示的半导体器件PKG7所具有的中介层40E是具有层叠的多个布线层的所谓多层布线基板。在图19所示的例子中，中介层40E具有共计5层布线层，该5层布线层从上表面40t侧起依次是布线层M1、M2、M3、M4和布线层M5。多个布线层分别具有布线43等导体图案，相邻的导体图案被绝缘层45所覆盖。但是，中介层40E所具有的布线层的数量并不限定于图4所示的例子，例如可以比5层少，也可以比5层多。另外，中介层40E所具有的多个布线层经由作为层间导电路的通路布线来电连接。
绝缘层45由例如热固化性树脂等的有机绝缘材料构成。或者，绝缘层45也可以由例如二氧化硅(SiO2)等玻璃材料(无机绝缘材料)形成。在由无机绝缘材料形成了绝缘层45的情况下，由于能够提高构成各布线层的基底的绝缘层45的平坦性，因此能够缩小多个布线43的布线宽度，或者能够使多个布线43的配置密度高于布线基板10的布线13的配置密度。
另外，在中介层40E的上表面40t形成有多个接合焊盘41。虽然在图19中省略了图示，但是在中介层40的上表面40t也形成有用图6和图9说明了的接合焊盘42。而且，多个接合焊盘41(和接合焊盘42)分别经由凸块电极53与半导体部件20电连接。另外，在中介层40E的下表面40b上形成有多个端子47。而且，多个端子47分别经由凸块电极54与布线基板10电连接。接合焊盘41(和接合焊盘42)与端子47经由中介层40E的多个布线层相互电连接。也就是说，半导体器件PKG7具有经由中介层40E将布线基板10与半导体部件20电连接的布线路径。
在中介层40E的情况下，能够经由配置于下表面40b的端子47和与端子47连接的凸块电极54供给例如图1所示的电源电位VD1、VD2或者接地电位VG1等。在这种情况下，能够使经由端子47供给的电源电位VD1、VD2或者接地电位VG1稳定。
但是，与上述的变形例5同样地，图1所示的信号传输路径Lsg1与端子PD1连接。即，优选不经由中介层40D而与半导体部件20连接。若利用串行通信方式以高速(高频率)传输信号SG1的信号传输路径Lsg1不经由中介层40D而是经由凸块电极BP1与布线基板10连接，则能够减小高速传输路径的信号损失。
另外，虽然省略了图示，但是相对于图19所示的半导体器件PKG7有各种变形例。例如，也可以在图19所示的多个布线层之间配置由使例如玻璃纤维等的纤维材料中含浸环氧树脂等树脂材料而成的绝缘材料构成的芯绝缘层。在这种情况下，能够提高中介层40E的强度。另外，在配置有芯绝缘层的情况下，接合焊盘41与端子47经由贯穿芯绝缘层的通孔布线而电连接。
此外，虽然图19作为相对于图5的变形例进行了说明，但是在与图6所示的半导体部件30的关系中也同样。即，在本变形例中，将作为半导体部件20进行了说明的部分替换成半导体部件30来应用即可。
另外，图19所示的半导体器件PKG7除了上述的不同点以外，与用图1～图11说明了的半导体器件PKG1同样。另外，图19所示的中介层40E除了上述的不同点以外，与用图1～图11说明了的中介层40同样。因此，除了上述不同点以外，能够分别将中介层40替换成中介层40E，将上述半导体器件PKG1替换成半导体器件PKG7来应用，因此省略重复的说明。
<变形例7>
另外，如在上述变形例5中说明了的中介层40D或在上述变形例6中说明了的中介层40E那样，若采用在中介层的下表面40b侧配置端子47的技术，则如图20所示的半导体器件PKG8那样，与半导体部件30连接的全部布线路径都能够设置为经由中介层40F而连接的结构。图20是示意地示出作为相对于图1的其他变形例的半导体器件的结构例的说明图。
图20所示的半导体器件PKG8在半导体部件30的多个端子PD7A和端子PD8A分别经由中介层40F与布线基板10电连接这一点上，与图1所示的半导体器件PKG1不同。
在中介层40F所具有的下表面40b配置有多个端子47。多个端子47的详细的结构能够应用已用图18说明了的中介层40D的结构或者已用图19说明了的中介层40E的结构，因此省略重复的说明。
另外，在半导体部件30C中配置有能从外部(在图20所示的例子中是电位供给部PS1)供给接地电位VG1的端子PD7A和能供给电源电位VD2的端子PD8A。半导体部件30的端子PD7A经由凸块电极BP7A与中介层40F电连接。另外，端子PD7A经由中介层40F的端子47与布线基板10电连接。另外，半导体部件30C的端子PD8A经由凸块电极BP8A与中介层40F电连接。另外，端子PD8A经由中介层40F的端子47与布线基板10电连接。
图20所示的半导体器件PKG8除了上述的不同点以外，与用图1～图11说明了的半导体器件PKG1同样。另外，图20所示的半导体部件30C除了上述的不同点以外，与用图1～图11说明了的半导体部件30同样。另外，图20所示的中介层40F除了上述的不同点以外，与用图1～图11说明了的中介层40同样。因此，除了上述不同点以外，能够分别将上述半导体部件30替换成半导体部件30C，将中介层40替换成中介层40F，将上述半导体器件PKG1替换成半导体器件PKG8来应用，因此省略重复的说明。
<变形例8>
图21是示意地示出作为相对于图1的其他变形例的半导体器件的结构例的说明图。在图1中，作为将半导体部件20与半导体部件30电连接的布线构件，举出作为具有彼此绝缘的多个布线的布线基板的中介层来进行了说明。作为将半导体部件20与半导体部件30电连接的布线构件，如图21所示的半导体器件PKG9所具有的布线构件40G那样，也可以由一个端部与半导体部件的端子PD2(或者端子PD5)连接且另一个端部与半导体部件30的端子PD3(或者端子PD9)连接的多个导线40W构成。在这种情况下，为了抑制多个导线40W彼此接触，优选用树脂体(参照例如图4所示的树脂体56)封固多个导线40W。
<变形例9>
图22是示意地示出作为相对于图1的其他变形例的半导体器件的结构例说明图。另外，图23是示意地示出作为相对于图22的变形例的半导体器件的结构例的说明图。在图1中，针对如下的实施方式进行了说明：通过不经由中介层40而将能向半导体部件30供给电源电位VD2的端子PD8与布线基板10连接，由此使电源电位VD2稳定化。如图22所示的半导体器件PKG10那样，也可以在布线基板10B的上表面10t与下表面10b之间，与半导体部件30在厚度方向上重叠的位置配置电容器C1。
图22所示的电容器C1是配置于布线基板10B的上表面10t与下表面10b之间的基板内置型的电容器。电容器C1的一个电极与布线路径Lvd2连接，另一个电极与布线路径Lvg3连接。换言之，电容器C1以并联连接的方式配置于用于供给芯电路SCR1(例如运算处理电路)的驱动电源的布线路径中。在这种情况下，电容器C1能够发挥使布线路径Lvd2所含有的噪声(信号)向布线路径Lvg3侧迂回并流过的旁路电容器的功能。另外，电容器C1能够发挥去耦合电容器的功能，其通过缩小流过半导体部件30的芯电路SCR1的电流的回路(路径距离)，来减小布线路径Lvd2和布线路径Lvg3所含有的阻抗成分的影响。另外，通过在消耗供给的电力的电路的附近连接电容器C1，能够发挥抑制驱动电压瞬间下降的现象的电池的功能。
另外，作为相对于图22的另一个变形例，也可以如图23所示的半导体器件PKG11所具有的电容器C1那样，是将配置于与半导体部件30在厚度方向重叠的位置的电容器C1搭载于布线基板10的下表面10b侧的表面安装型的电容器。在表面安装型的电容器的情况下，由于在布线基板10完成之后安装电容器C1即可，因此与图22所示的基板内置型的电容器相比较，能够简化制造工序。另一方面，若使用图22所示的基板内置型的电容器C1，则与表面安装型的电容器相比较，能够缩短电容器C1与芯电路SCR1的布线路径距离。
如此，在与半导体部件30在厚度方向上重叠的位置配置有电容器C1的半导体器件PKG10，相较于半导体器件PKG1，更能够使供给给芯电路SCR1的电源电位VD2稳定。
另外，从缩短芯电路SCR1与电容器C1的路径距离的观点来看，如图22所示，特别地优选电容器C1在厚度方向上与芯电路SCR1重叠。
图22所示的半导体器件PKG10除了上述的不同点以外，与用图1～图11说明了的半导体器件PKG1同样。另外，图20所示的布线基板10B除了上述的不同点以外，与用图1～图11说明了的布线基板10同样。因此，除了上述不同点以外，能够分别将上述布线基板10替换成布线基板10B，将上述半导体器件PKG1替换成半导体器件PKG10来应用，因此省略重复的说明。
<变形例10>
图24是示意地示出作为相对于图4的变形例的半导体器件的结构例的说明图。在图2或图4中，针对半导体部件20的背面20b和半导体部件30的背面30b露出的实施方式进行了说明。但是，也可以如图24所示的半导体器件PKG12那样，在半导体部件20的背面20b和半导体部件30的背面30b安装有散热板70。
在图24所示的例子中，散热部件70是金属板，并经由粘合材料71而粘合固定于半导体部件20的背面20b和半导体部件30的背面30b。粘合材料71可以是树脂制的粘合材料，但从提高散热性的观点出发，优选树脂材料中含有金属粒子或碳粒子等由热传导率高于母材的散热材料构成的多个粒子。
在图24所示的例子中，从布线基板10的上表面10t到半导体部件20的背面20b的高度与从布线基板10的上表面10t到半导体部件30的背面30b的高度为同等程度。因此，在半导体部件20的背面20b和半导体部件30的背面30b安装有散热板70。虽然省略了图示，但是也有时从布线基板10的上表面10t到半导体部件20的背面20b的高度与从布线基板10的上表面10t到半导体部件30的背面30b的高度不同。在这种情况下，优选至少在半导体部件30的背面30b安装有散热部件70。如用图1说明了的那样，半导体部件30具有芯电路SCR1，与半导体部件20相比较更容易发热。因此，在发热量相对较大的半导体部件30上安装散热部件70，由此能够提高半导体器件PKG12的散热性。
<变形例11>
图25和图26是示出相对于图11所示的将半导体部件与布线基板电连接的凸块电极的变形例的放大剖视图。
在图11所示的例子中，针对半导体部件20的端子21与布线基板10的接合焊盘16经由由焊料材料构成的凸块电极51而电连接，半导体部件30的端子31与布线基板10的接合焊盘16经由由焊料材料构成的凸块电极51而电连接的例子进行了说明。凸块电极51和凸块电极52的结构能够应用各种变形例。
例如图25所示的凸块电极57那样，也可以是经由具有导体柱57A和焊料层57B的凸块电极57将端子21(或者端子31)与接合焊盘16电连接的结构。
另外，在图25所示的例子中，例示性地示出了作为接合焊盘16中的一部分被绝缘膜17覆盖的SMD(solder mask defined：阻焊膜限定)结构的实施方式。但是，也可以如图26所示的变形例那样，作为接合焊盘16从绝缘膜17(参照图25)露出的NSMD(non solder maskdefined：非阻焊膜限定)结构的实施方式。
以上，基于实施方式而具体地说明了由本发明人作出的发明，但是本发明当然并不限定于上述实施方式，而是在不脱离其主旨的范围内能够进行各种变更。
例如，在不脱离上述实施方式中说明了的技术思想的主旨的范围内，能够将各变形例组合而应用。
其他，将在上述实施方式中记载的内容的一部分记载在下面。
〔附记1〕
一种半导体器件，其具有：
布线基板，其具有第一面和位于所述第一面的相反侧的第二面；
第一半导体部件，其具有第一主面和位于所述第一主面的相反侧的第一背面，且以使所述第一主面与所述布线基板的所述第一面相对的状态搭载于所述布线基板的所述第一面上；
第二半导体部件，其具有第二主面和位于所述第二主面的相反侧的第二背面，且以使所述第二主面与所述布线基板的所述第一面相对的状态搭载于所述布线基板的所述第一面上；和
第一布线构件，其具有将所述第一半导体部件与所述第二半导体部件电连接的多个布线路径，
在所述第一半导体部件的所述第一主面配置有第一端子和第二端子，该第一端子不经由所述第一布线构件而是经由第一凸块电极与所述布线基板电连接，该第二端子经由第二凸块电极与所述第一布线构件电连接，
在所述第二半导体部件的所述第二主面上配置有第三端子和第四端子，该第三端子经由第三凸块电极与所述第一布线构件电连接，该第四端子不经由所述第一布线构件而是经由第三凸块电极与所述布线基板电连接，
所述第一凸块电极、所述第二凸块电极和所述第三凸块电极分别由树脂封固。
〔附记2〕
如附记1所述的半导体器件，
所述第二凸块电极和所述第三凸块电极的体积小于所述第一凸块电极的体积。
〔附记3〕
如附记2所述的半导体器件，
所述第二凸块电极和所述第三凸块电极由第一树脂体封固，所述第一凸块电极由与所述第一树脂体不同的第二树脂体封固。
附图标记说明
10、10A、10B 布线基板
10b 下表面(面、安装面)
10c 空腔(开口部、台阶部)
10s 侧面
10t 上表面(面、芯片搭载面)
11 焊球(外部端子)
12 焊区(外部端子、焊球连接用焊盘)
13 布线
13P 导体板
14 绝缘层
14c 芯层(芯材、芯绝缘层、绝缘层)
15TW 通孔布线
15VW 通路布线
16 接合焊盘(基板端子、半导体部件连接用端子)
17 绝缘膜(阻焊膜)
20、30、30A、30B、30C、60、61 半导体部件
20b、30b 背面
20s1、20s2 边
20t、30t、60t 主面
21、22、31、32、PD1、PD2、OD3、PD4、PD5、PD6、PD7、PD7A、PD8、PD8A、PD9、PD10、PD11、PD12、PD13、PD14 端子(电极、部件电极、焊盘)
23、33 半导体基板(基材)
23t、33t 主面
24、34 布线层
25、35 钝化膜
40、40A、40B、40C、40D、40E、40F、40h 中介层
40b 下表面(面、背面)
40G 布线构件
40s 侧面
40t 上表面(面、中继端子配置面)
40W 导线
41、42 接合焊盘(端子、中继基板端子)
43 布线
44 半导体基板(基材)
44t 主面
45 绝缘层
46 钝化膜
47 端子
48 贯穿电极
51、52、53、54、BP1、BP2、BP3、BP4、BP5、BP6、BP7、BP8、BP9、BP12、BP13、BP14、BPh1凸块电极(导电性构件)
53A 导体柱
53b 下表面
53B 焊料层
53t 上表面
55、56 树脂体
56s 边界面
70 散热板
70 散热部件
71 粘合材料
C1 电容器
D1、D2 间隔距离
DSn、DSp 差分信号传输路径
EX1、EX2 外部设备
L1、L2、L3、L4、L5、L6、L7、L8、M1、M2、M3、M4、M5 布线层
Lsg1、Lsg2、Lsg3、Lsg4 信号传输路径(布线路径)
Lvd1、Lvd2、Lvd3、Lvg1、Lvg2、Lvg3、Lvg4、Lvg5 布线路径
MB1 安装基板(母板)
PKG1、PKG2、PKG3、PKG4、PKG5、PKG6、PKG7、PKG8、PKG9、PKG10、PKG11、PKG12、PKGh1半导体器件
PS1 电位供给部
SCR1 芯电路(主电路)
SG1、SG2、SG3、SG4 信号
SIF1 外部接口电路(外部输入输出电路)
SIF2、SIF3、SIF4 内部接口电路(内部输入输出电路)
SME1 存储器电路(主存储电路、存储电路)
VD1、VD2、VD3 电源电位
VG1 接地电位

Claims (15)

1.一种半导体器件，其特征在于，具有：
第一半导体部件；
第二半导体部件；
布线基板，其分别搭载有所述第一半导体部件和所述第二半导体部件；和
第一布线构件，其具有将所述第一半导体部件与所述第二半导体部件电连接的多个布线路径，
所述第一半导体部件具有第一主面，所述第一主面配置有在与外部之间传输第一信号的第一端子和在与所述第二半导体部件之间传输第二信号的第二端子，
所述第二半导体部件具有第二主面，所述第二主面配置有在与所述第一半导体部件之间传输所述第二信号的第三端子，
所述第一信号以比所述第二信号高的频率传输，
所述第一半导体部件的所述第一端子不经由所述第一布线构件而是经由第一凸块电极与所述布线基板电连接，
所述第一半导体部件的所述第二端子与所述第二半导体部件的所述第三端子经由所述第一布线构件电连接。
2.如权利要求1所述的半导体器件，其特征在于，
所述第一半导体部件的所述第二端子与所述第二半导体部件的所述第三端子之间的间隔距离小于所述第一半导体部件的所述第一端子与所述第二半导体部件的所述第三端子之间的间隔距离。
3.如权利要求2所述的半导体器件，其特征在于，
所述第二端子经由第二凸块电极与所述第一布线构件电连接，
所述第三端子经由第三凸块电极与所述第一布线构件电连接。
4.如权利要求3所述的半导体器件，其特征在于，
在所述第一半导体部件的所述第一主面配置有能够供给接地电位的第四端子和第五端子，
所述第四端子不经由所述第一布线构件而是经由第四凸块电极与所述布线基板电连接，
所述第五端子经由第五凸块电极与所述第一布线构件电连接。
5.如权利要求4所述的半导体器件，其特征在于，
所述第一半导体部件的所述第二端子与所述第二半导体部件的所述第三端子之间的间隔距离小于所述第一半导体部件的所述第二端子与所述第三端子之间的间隔距离。
6.如权利要求5所述的半导体器件，其特征在于，
所述第四端子配置于所述第一端子与所述第二端子之间。
7.如权利要求6所述的半导体器件，其特征在于，
所述第一半导体部件的所述第二端子与所述第二半导体部件的所述第三端子之间的间隔距离小于所述第一半导体部件的所述第四端子与所述第二端子之间的间隔距离。
8.如权利要求6所述的半导体器件，其特征在于，
在所述第一半导体部件的所述第一主面配置有能够供给电源电位的第六端子，
所述第六端子不经由所述第一布线构件而是经由第六凸块电极与所述布线基板电连接。
9.如权利要求8所述的半导体器件，其特征在于，
所述第六端子配置于所述第一端子与所述第二端子之间。
10.如权利要求3所述的半导体器件，其特征在于，
在所述第二半导体部件的所述第二主面配置有能够供给接地电位的第七端子，
所述第七端子不经由所述第一布线构件而是经由第七凸块电极与所述布线基板电连接。
11.如权利要求10所述的半导体器件，其特征在于，
在所述第二半导体部件的所述第二主面配置有能够供给电源电位的第八端子，
所述第八端子不经由所述第一布线构件而是经由第八凸块电极与所述布线基板电连接。
12.如权利要求3所述的半导体器件，其特征在于，
在所述布线基板的厚度方向上，所述第一布线构件具有位于所述第一半导体部件与所述布线基板之间的部分以及位于所述第二半导体部件与所述布线基板之间的部分。
13.如权利要求3所述的半导体器件，其特征在于，
所述第一凸块电极、所述第二凸块电极和所述第三凸块电极分别由树脂封固。
14.如权利要求13所述的半导体器件，其特征在于，
所述第二凸块电极和所述第三凸块电极的体积小于所述第一凸块电极的体积。
15.如权利要求14所述的半导体器件，其特征在于，
所述第二凸块电极和所述第三凸块电极由第一树脂体封固，所述第一凸块电极由与所述第一树脂体不同的第二树脂体封固。
CN201680069738.0A 2016-02-10 2016-02-10 半导体器件 Pending CN108369941A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/054003 WO2017138121A1 (ja) 2016-02-10 2016-02-10 半導体装置

Publications (1)

Publication Number Publication Date
CN108369941A true CN108369941A (zh) 2018-08-03

Family

ID=59563620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680069738.0A Pending CN108369941A (zh) 2016-02-10 2016-02-10 半导体器件

Country Status (8)

Country Link
US (1) US10325841B2 (zh)
EP (1) EP3416188A4 (zh)
JP (1) JP6450864B2 (zh)
KR (1) KR20180109850A (zh)
CN (1) CN108369941A (zh)
HK (1) HK1253883A1 (zh)
TW (1) TW201740537A (zh)
WO (1) WO2017138121A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113614914A (zh) * 2019-03-28 2021-11-05 华为技术有限公司 一种半导体器件、芯片封装结构以及电子设备

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
WO2018067719A2 (en) 2016-10-07 2018-04-12 Invensas Bonding Technologies, Inc. Direct-bonded native interconnects and active base die
US10600691B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing power interconnect layer
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
US11176450B2 (en) 2017-08-03 2021-11-16 Xcelsis Corporation Three dimensional circuit implementing machine trained network
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10672745B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
US10340173B2 (en) 2016-10-11 2019-07-02 Micron Technology, Inc. System for handling semiconductor dies
US10424553B2 (en) 2016-10-31 2019-09-24 Micron Technology, Inc. Semiconductor devices with underfill control features, and associated systems and methods
WO2018182597A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Microelectronic device with embedded die substrate on interposer
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
EP3698401A1 (en) * 2017-10-20 2020-08-26 XCelsis Corporation Face-to-face mounted ic dies with orthogonal top interconnect layers
JP7001530B2 (ja) * 2018-04-16 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置
US10651131B2 (en) 2018-06-29 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Supporting InFO packages to reduce warpage
JP7163224B2 (ja) * 2019-03-15 2022-10-31 ルネサスエレクトロニクス株式会社 電子装置
KR102644598B1 (ko) * 2019-03-25 2024-03-07 삼성전자주식회사 반도체 패키지
US11222850B2 (en) * 2019-05-15 2022-01-11 Mediatek Inc. Electronic package with rotated semiconductor die
US20200395300A1 (en) * 2019-06-13 2020-12-17 Intel Corporation Substrateless double-sided embedded multi-die interconnect bridge
US10993325B2 (en) 2019-07-31 2021-04-27 Abb Power Electronics Inc. Interposer printed circuit boards for power modules
US11490517B2 (en) * 2019-07-31 2022-11-01 ABB Power Electronics, Inc. Interposer printed circuit boards for power modules
US11335991B2 (en) * 2019-11-13 2022-05-17 Samsung Electro-Mechanics Co., Ltd. Electronic device with radio-frequency module
US11599299B2 (en) 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
US11270947B2 (en) 2019-11-27 2022-03-08 Intel Corporation Composite interposer structure and method of providing same
KR20210067768A (ko) * 2019-11-29 2021-06-08 에스케이하이닉스 주식회사 인터포저를 포함하는 반도체 패키지
US11101840B1 (en) * 2020-02-05 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11183765B2 (en) 2020-02-05 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
KR102517379B1 (ko) * 2020-02-14 2023-03-31 삼성전자주식회사 반도체 패키지의 제조 방법
US11616019B2 (en) * 2020-12-21 2023-03-28 Nvidia Corp. Semiconductor assembly
US11791270B2 (en) * 2021-05-10 2023-10-17 International Business Machines Corporation Direct bonded heterogeneous integration silicon bridge
TWI755338B (zh) * 2021-06-21 2022-02-11 立錡科技股份有限公司 智能電源模組

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1835229A (zh) * 2005-03-16 2006-09-20 索尼株式会社 半导体器件和制造半导体器件的方法
US20110240357A1 (en) * 2010-03-30 2011-10-06 Ibiden Co., Ltd Wiring board and method for manufacturing the same
US20130193587A1 (en) * 2012-01-30 2013-08-01 Broadcom Corporation Semiconductor Package Having an Interposer Configured for Magnetic Signaling
CN104427752A (zh) * 2013-08-31 2015-03-18 揖斐电株式会社 结合型的印刷布线板及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003345480A (ja) 2002-05-29 2003-12-05 Hitachi Ltd バス接続方式及びこれに用いる半導体チップ
JP4848490B2 (ja) 2006-10-25 2011-12-28 日本電気株式会社 伝送線路及びこれを有する配線基板並びに半導体装置
US7714629B2 (en) 2007-05-29 2010-05-11 Shinko Electric Industries Co., Ltd. Delay circuit and delay time adjustment method
JP5173402B2 (ja) 2007-05-29 2013-04-03 新光電気工業株式会社 遅延回路および遅延時間調整方法
JP4907464B2 (ja) 2007-08-07 2012-03-28 株式会社リコー 電子機器の電子回路装置
US9070961B2 (en) 2008-09-05 2015-06-30 Mitsubishi Electric Corporation High-frequency circuit package and sensor module
US9337120B2 (en) * 2012-08-17 2016-05-10 Cisco Technology, Inc. Multi-chip module with multiple interposers
US20140131854A1 (en) 2012-11-13 2014-05-15 Lsi Corporation Multi-chip module connection by way of bridging blocks
US8901748B2 (en) 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US9041205B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
US9666559B2 (en) * 2014-09-05 2017-05-30 Invensas Corporation Multichip modules and methods of fabrication
US9651751B1 (en) * 2016-03-10 2017-05-16 Inphi Corporation Compact optical transceiver by hybrid multichip integration
KR102632563B1 (ko) * 2016-08-05 2024-02-02 삼성전자주식회사 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1835229A (zh) * 2005-03-16 2006-09-20 索尼株式会社 半导体器件和制造半导体器件的方法
US20110240357A1 (en) * 2010-03-30 2011-10-06 Ibiden Co., Ltd Wiring board and method for manufacturing the same
US20130193587A1 (en) * 2012-01-30 2013-08-01 Broadcom Corporation Semiconductor Package Having an Interposer Configured for Magnetic Signaling
CN104427752A (zh) * 2013-08-31 2015-03-18 揖斐电株式会社 结合型的印刷布线板及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113614914A (zh) * 2019-03-28 2021-11-05 华为技术有限公司 一种半导体器件、芯片封装结构以及电子设备
CN113614914B (zh) * 2019-03-28 2024-04-09 华为技术有限公司 一种半导体器件、芯片封装结构以及电子设备

Also Published As

Publication number Publication date
US20180374788A1 (en) 2018-12-27
KR20180109850A (ko) 2018-10-08
JPWO2017138121A1 (ja) 2018-10-04
TW201740537A (zh) 2017-11-16
US10325841B2 (en) 2019-06-18
HK1253883A1 (zh) 2019-07-05
WO2017138121A1 (ja) 2017-08-17
EP3416188A1 (en) 2018-12-19
JP6450864B2 (ja) 2019-01-09
EP3416188A4 (en) 2019-10-16

Similar Documents

Publication Publication Date Title
CN108369941A (zh) 半导体器件
TWI695464B (zh) 半導體裝置
KR100378511B1 (ko) 집적회로용볼그리드어레이패키지
US10163791B2 (en) Semiconductor device
US9955581B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
CN105826300B (zh) 半导体器件
JP3214470B2 (ja) マルチチップモジュール及びその製造方法
TWI289416B (en) Wiring substrate and semiconductor device using the same
US8243465B2 (en) Semiconductor device with additional power supply paths
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
TWI725426B (zh) 半導體裝置
US10426035B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
JP2005064028A (ja) 配線基板
JP2008124072A (ja) 半導体装置
CN113113389B (zh) 一种具有低近场辐射emi噪声的功率模块
US20210175326A1 (en) Integrated Circuit Package for Isolation Dies
US7705445B2 (en) Semiconductor package with low and high-speed signal paths
JP6535788B2 (ja) 半導体装置
CN206412357U (zh) 三维玻璃电感结构
TWI801446B (zh) 印刷電路板
WO2015190236A1 (ja) チップモジュールおよび情報処理機器
JP4099072B2 (ja) 部品内蔵モジュール
TWM631948U (zh) 積體電路裝置
US8716866B2 (en) Semiconductor device
JPH0613438A (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1253883

Country of ref document: HK

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180803