TWM631948U - 積體電路裝置 - Google Patents

積體電路裝置 Download PDF

Info

Publication number
TWM631948U
TWM631948U TW111205420U TW111205420U TWM631948U TW M631948 U TWM631948 U TW M631948U TW 111205420 U TW111205420 U TW 111205420U TW 111205420 U TW111205420 U TW 111205420U TW M631948 U TWM631948 U TW M631948U
Authority
TW
Taiwan
Prior art keywords
pins
pad
substrate
integrated circuit
circuit device
Prior art date
Application number
TW111205420U
Other languages
English (en)
Inventor
高維
蔡明廷
洪祥睿
許溪河
游鎮豪
林存森
鍾偉仁
Original Assignee
華碩電腦股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華碩電腦股份有限公司 filed Critical 華碩電腦股份有限公司
Priority to TW111205420U priority Critical patent/TWM631948U/zh
Publication of TWM631948U publication Critical patent/TWM631948U/zh

Links

Images

Landscapes

  • Photographic Developing Apparatuses (AREA)
  • Eye Examination Apparatus (AREA)
  • Surgical Instruments (AREA)

Abstract

本新型提供一種積體電路裝置。積體電路裝置包括基板、第一接腳排、第一接墊以及第二接墊。第一接腳排、第一接墊以及第二接墊設置在基板上。第一接腳排的多個第一功能接腳沿著基板的第一側邊排列。第一接墊的多個第一電壓輸入接腳沿著基板的第二側邊排列。第二接墊的多個第二電壓輸入接腳沿著基板的第三側邊排列。第一側邊鄰近第二側邊以及第三側邊。第二側邊相對於第三側邊。

Description

積體電路裝置
本新型創作是有關於一種積體電路裝置,特別是關於一種應用於電源裝置的積體電路裝置。
一般而言,應用於電源裝置的積體電路裝置可以對電源訊號進行降壓操作,以輸出經降壓的電源訊號。前述的積體電路包括設置在基板上用於傳輸控制訊號的多個功能接腳(Pin)以及用於傳輸電源訊號的多個接墊(Pad)。在佈局設計中,現行的此些功能接腳受限於被動元件的配置,而需沿著基板的相鄰兩側邊排列以呈L字型。然而,其他接墊的配置受限於此些功能接腳的配置,使得電源訊號在接墊之間傳輸時造成多重傳輸方向而混亂。
本新型提供一種積體電路裝置,能夠改善訊號在積體電路裝置中的傳輸方向。
本新型創作的一種積體電路裝置包括基板、第一接腳排、第一接墊以及第二接墊。第一接腳排設置在基板上,且包括多個第一功能接腳。此些第一功能接腳沿著基板的第一側邊排列。第一接墊設置在基板上,且包括多個第一電壓輸入接腳。此些第一電壓輸入接腳沿著基板的第二側邊排列。第二接墊設置在基板上,且包括多個第二電壓輸入接腳。此些第二電壓輸入接腳沿著基板的第三側邊排列。第一側邊鄰近第二側邊以及第三側邊,並且第二側邊相對於第三側邊。
基於上述,本新型實施例的積體電路裝置透過沿著基板的第一側邊排列的多個第一功能接腳提供基板的其他相鄰兩側邊(即,第二側邊與第三側邊)的佈局區域來設置多個第一電壓輸入接腳以及多個第二電壓輸入接腳,使訊號能夠在前述的佈局區域中以規則的方向在對應的接腳之間傳輸以改善訊號的傳輸方向。
為讓本新型的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
為了使本新型之內容可以被更容易明瞭,以下特舉實施例作為本新型確實能夠據以實施的範例。另外,凡可能之處,在圖式及實施方式中使用相同標號的元件/構件/步驟,係代表相同或類似部件。
圖1是根據本新型實施例所繪示的積體電路裝置的俯視示意圖。請參考圖1,積體電路裝置100可例如是應用於電源裝置的積體電路裝置,例如是DrMOS晶片。積體電路裝置100可以依據控制訊號來將輸入電源訊號(例如是輸入電壓)進行降壓操作,以輸出輸出電源訊號(例如是經降壓後的輸出電壓)。在本新型創作的一些實施例中,積體電路裝置100還可以具有其他用途。在本實施例中,積體電路裝置100包括基板110、第一接腳排120、第一接墊130以及第二接墊140。第一接腳排120、第一接墊130以及第二接墊140皆設置於基板110上。
在本實施例中,基板110可例如是矽基板或包括其他半導體元素材料的基板。在圖1的俯視圖中,基板110的短邊沿著方向D1沿伸並具有第一側邊E1以及第四側邊E4。基板110的長邊沿著另一方向D2沿伸並具有第二側邊E2以及第三側邊E3。也就是說,第一側邊E1鄰近第二側邊E2以及第三側邊E3。第二側邊E2相對於第三側邊E3。第一側邊E1、第三側邊E3、第四側邊E4以及第二側邊E2依序鄰接而可形成特定的區域。圖1實施例的基板110的大小僅為範例,並不以此為限。
在本實施例中,第一接腳排120包括多個第一功能接腳121。為了方便說明,圖1實施例僅標示單個第一功能接腳121。圖1實施例的第一功能接腳121的數量僅為範例,並不以此為限。在本實施例中,此些第一功能接腳121沿著基板110的第一側邊E1(即,方向D1上)排列。此些第一功能接腳121可以傳輸控制訊號。
應注意的是,多個第一功能接腳121在方向D1上排列並設置於第一側邊E1上,而未延伸設置在第二側邊E2或第三側邊E3上。因此,鄰接於第一側邊E1的第二側邊E2以及第三側邊E3可以提供額外的區域作為其他佈局配置,例如是輸入電源訊號(例如是輸入電壓)。
在本實施例中,第一接墊130包括多個第一電壓輸入接腳131。為了方便說明,圖1實施例僅標示單個第一電壓輸入接腳131。圖1實施例的第一電壓輸入接腳131的數量僅為範例,並不以此為限。在本實施例中,此些第一電壓輸入接腳131沿著基板110的第二側邊E2(即,方向D2上)排列以在第二側邊E2上形成接腳排132。此些第一電壓輸入接腳131可以傳輸輸入電壓。
在本實施例中,第二接墊140包括多個第二電壓輸入接腳141。為了方便說明,圖1實施例僅標示單個第二電壓輸入接腳141。圖1實施例的第二電壓輸入接腳141的數量僅為範例,並不以此為限。在本實施例中,此些第二電壓輸入接腳141與第一電壓輸入接腳131的數量相同。此些第二電壓輸入接腳141沿著基板110的第三側邊E3(即,方向D2上)排列以在第三側邊E3上形成接腳排142。此些第二電壓輸入接腳141可以傳輸輸入電壓。
應注意的是,第一接墊130與第二接墊140具有相同的功能以傳輸輸入電源訊號(例如是輸入電壓)。在本實施例中,第一接墊130的第一電壓輸入接腳131在方向D1上相對於(接近於對稱)第二接墊140的第二電壓輸入接腳141,而使積體電路裝置100具有規則的幾何佈局區域。
在此值得一提的是,透過沿著第一側邊E1排列的多個第一功能接腳121提供了所相鄰的第二側邊E2以及第三側邊E3的區域,以作為其他佈局配置。如此一來,用來傳輸輸入電壓的多個第一電壓輸入接腳131以及多個第二電壓輸入接腳141可以分別排列並設置於第二側邊E2以及第三側邊E3上,以使輸入電壓能夠在特定的方向上(例如是方向D1)透過第一電壓輸入接腳131及/或第二電壓輸入接腳141來傳輸,而能夠避免輸入電壓在多重且混亂的方向上傳輸以改善積體電路裝置100中訊號的傳輸方向。
請再次參考圖1,在本實施例中,積體電路裝置100還包括第三接墊150。第三接墊150設置於基板110上。第三接墊150可以作為接地接墊。
在本實施例中,第三接墊150包括多個第一參考電壓接腳151。為了方便說明,圖1實施例僅標示單個第一參考電壓接腳151。圖1實施例的第一參考電壓接腳151的數量僅為範例,並不以此為限。在本實施例中,此些第一參考電壓接腳151沿著基板110的第三側邊E3(即,方向D2上)排列以在第三側邊E3上形成接腳排152。此外,此些第一參考電壓接腳151鄰近第二電壓輸入接腳141,而在第三側邊E3上依序形成不連續的接腳排142、152。此些第一參考電壓接腳151可以傳輸參考訊號(例如是接地)。
在本實施例中,第三接墊150還包括多個第二參考電壓接腳153。為了方便說明,圖1實施例僅標示單個第二參考電壓接腳153。圖1實施例的第二參考電壓接腳153的數量僅為範例,並不以此為限。在本實施例中,此些第二參考電壓接腳153與第一參考電壓接腳151的數量不相同。此些第二參考電壓接腳153沿著基板110的第二側邊E2(即,方向D2上)排列以在第二側邊E2上形成接腳排154。此外,此些第二參考電壓接腳153鄰近第一電壓輸入接腳131,而在第二側邊E2上依序形成不連續的接腳排132、154。在另一方面,此些第二參考電壓接腳153在方向D1上相對於第一參考電壓接腳151。
請再次參考圖1,在本實施例中,積體電路裝置100還包括第四接墊160。第四接墊160設置於基板110上。第四接墊160包括多個電壓輸出接腳161。為了方便說明,圖1實施例僅標示單個電壓輸出接腳161。圖1實施例的電壓輸出接腳161的數量僅為範例,並不以此為限。在本實施例中,此些電壓輸出接腳161沿著基板110的第四側邊E4(即,方向D1上)排列以在第四側邊E4上形成接腳排162。此些電壓輸出接腳161可以傳輸輸出電源訊號(例如是經降壓後的輸出電壓)。
在本實施例中,積體電路裝置100還包括第二功能接腳170。第二功能接腳170設置於基板110上。第二功能接腳170鄰近多個第二參考電壓接腳153並與此些第二參考電壓接腳153沿著基板110的第二側邊E2(即,方向D2上)排列。第二功能接腳170可以傳輸控制訊號,或可以傳輸與第一功能接腳121所傳輸的訊號不同的其他驅動訊號。
應注意的是,在積體電路裝置100的佈局中,第一接墊130的多個第一電壓輸入接腳131、第一接腳排120的多個第一功能接腳121、第二接墊140的多個第二電壓輸入接腳141、第三接墊150的多個第一參考電壓接腳151、第四接墊160的多個電壓輸出接腳161、第二功能接腳170以及第三接墊150的多個第二參考電壓接腳153依序排列並於基板110上形成封閉區域,以作為實現特定功能的佈局區域。前述的特定功能可例如是電源訊號的轉換,或是電源訊號的降壓操作等。
圖2是根據本新型實施例所繪示的積體電路裝置的佈局圖。請參考圖2,積體電路裝置200可以依據控制訊號來將輸入電源訊號(例如是輸入電壓)進行降壓操作,以輸出輸出電源訊號(例如是經降壓後的輸出電壓)。在本實施例中,積體電路裝置200的佈局圖中包括多個金屬層以及多個互連層。依據電路設計的需求,金屬層可以包括接墊、接腳排、被動元件及/或其他排線等導電結構。互連層中可以包括導電通孔(via)及/或其他排線等導電結構。此些金屬層以及此些互連層依序交錯重疊。也就是說,在相鄰二金屬層中設有一層互連層。互連層中的導電通孔可以將相鄰二金屬層中的元件電性連接在一起。為了方便說明,圖2實施例僅以部分的金屬層M1~M3以及互連層V3為示例說明,圖2實施例的佈局配置僅為範例,並不以此為限。
在本實施例中,自基板210至出紙面方向,積體電路裝置200依序包括金屬層M1、、金屬層M3以及互連層V3。在本實施例中,金屬層M1例如是導電結構(例如是電容器及/或電感器等被動元件)的接腳、接腳排及(或)接墊等連接元件所設置形成的銅箔。在本實施例中,金屬層M3例如是基板210表面的第一層銅箔。在本實施例中,金屬層M1上的元件與金屬層M3上的元件例如是透過表面貼焊(Surface Mount Technology,SMT)元件來(銲錫)連接。在本實施例中,依據電路設計的需求,互連層V3上方還可以設有金屬層M4、另一互連層以及金屬層M5(未繪示於圖2)等基板210內層,以此類推。
在本實施例中,積體電路裝置200包括第一接腳排220、第一接墊230、第二接墊240、第三接墊250、第四接墊260以及第二功能接腳270。圖2所示第一接腳排220、第一接墊230、第二接墊240、第三接墊250、第四接墊260以及第二功能接腳270可以參照圖1所示第一接腳排120、第一接墊130、第二接墊140、第三接墊150、第四接墊160以及第二功能接腳170的相關說明並且加以類推,故在此不另重述。
在本實施例中,第一接腳排220、第一接墊230、第二接墊240、第三接墊250、第四接墊260以及第二功能接腳270設置在金屬層M1上。在一些實施例中,第一接腳排220、第一接墊230、第二接墊240、第三接墊250、第四接墊260以及第二功能接腳270可以與其他結構在基板上形成金屬層M1。
在本實施例中,設置在金屬層M1上的導電結構(例如是第一接腳排220)可以透過表面貼焊元件(例如是結構320)連接至金屬層M3上的導電結構(例如是結構420)。為了方便說明,圖2實施例省略部分金屬層M2上的導電結構。
在本實施例中,設置在金屬層M1上的導電結構還可以透過另一互連層(未繪示於圖2)上的導電結構(例如是導電通孔)連接至設置在金屬層M1下方的另一金屬層(未繪示於圖2)上的導電結構。也就是說,第一接腳排220、第一接墊230、第二接墊240、第三接墊250、第四接墊260以及第二功能接腳270中至少一者還可以透過導電通孔電性連接至金屬層M1下方的其他導電結構(例如是電容器及/或電感器等被動元件)。
在本實施例中,積體電路裝置200還包括多個導電通孔410、多個導電軌跡(track)420、第一導電塊(block)430、第二導電塊440以及第三導電塊450。為了方便說明,圖2實施例僅標示單個導電通孔410以及單個導電軌跡420。圖2實施例的導電通孔410、導電軌跡420、第一導電塊430、第二導電塊440以及第三導電塊450的數量以及配置僅為範例,並不以此為限。
在本實施例中,導電軌跡420、第一導電塊430、第二導電塊440以及第三導電塊450設置在金屬層M3上。導電通孔410設置在互連層V3中。
在本實施的佈局圖中,此些導電軌跡420的一端分別與第一接腳排220的多個第一功能接腳重疊。此些導電軌跡420的另一端分別與多個導電通孔410重疊。在本實施例中,第一接腳排220中的此些第一功能接腳可以直接透過多個結構320電性連接至對應的導電軌跡420,並且還可以透過對應的導電軌跡420以及對應的導電通孔410電性連接至金屬層M4上的導電結構。在本實施例中,各個導電軌跡420可以接收相同或不同的控制訊號,以使第一接腳排220的各個第一功能接腳傳輸對應的控制訊號。
在本實施的佈局圖中,導電軌跡420還與第二功能接腳270以及導電通孔410重疊。在本實施例中,第二功能接腳270可以直接透過設置在金屬層M1、M3之間的銲錫元件(未繪示於圖2)電性連接至對應的導電軌跡420,並且還可以透過對應的導電軌跡420以及對應的導電通孔410電性連接至金屬層M4上的導電結構。在本實施例中,前述的導電軌跡420可以接收控制訊號,以使第二功能接腳270傳輸對應的控制訊號。
在本實施的佈局圖中,第一導電塊430在方向D1上橫跨並重疊於第一接墊230以及第二接墊240。第一導電塊430還與多個導電通孔410重疊。在本實施例中,第一接墊230的多個第一電壓輸入接腳(即,接腳排232)以及第二接墊240的多個第二電壓輸入接腳(即,接腳排242)可以分別直接透過設置在金屬層M1、M3之間的銲錫元件(未繪示於圖2)電性連接至第一導電塊430,並且還可以分別透過第一導電塊430以及導電通孔410電性連接至金屬層M4上的導電結構。在本實施例中,第一導電塊430可以接收輸入電源訊號(例如是輸入電壓),以使第一接墊230的多個第一電壓輸入接腳以及第二接墊240的多個第二電壓輸入接腳傳輸輸入電壓。
在本實施的佈局圖中,第二導電塊440在方向D1上橫跨並重疊於第三接墊250。第二導電塊440還與多個導電通孔410重疊。在本實施例中,第三接墊250的多個第一參考電壓接腳(即,接腳排252)以及多個第二參考電壓接腳(即,接腳排254)可以分別直接透過設置在金屬層M1、M3之間的銲錫元件(未繪示於圖2)電性連接至第二導電塊440,並且還可以分別透過第二導電塊440以及導電通孔410電性連接至金屬層M4上的導電結構。在本實施例中,第二導電塊440可以接收參考電壓(例如是接地),以使第三接墊250的多個第一參考電壓接腳以及多個第二參考電壓接腳接地。
在本實施的佈局圖中,第三導電塊450在方向D1上橫跨並重疊於第四接墊260。第三導電塊450還與多個導電通孔410重疊。在本實施例中,第四接墊260的多個電壓輸出接腳(即,接腳排262)可以直接透過設置在金屬層M1、M3之間的銲錫元件(未繪示於圖2)電性連接至第三導電塊450,並且還可以透過第三導電塊450以及導電通孔410電性連接至金屬層M4上的導電結構。在本實施例中,第三導電塊450可以接收輸出電源訊號(例如是經降壓後的輸出電壓),以使第四接墊260的多個電壓輸出接腳傳輸輸出電壓。
應注意的是,由於第一接墊230以及第二接墊240分別可以傳輸輸入電壓,並且第三接墊250可以接地,因此第一接墊230的多個第一電壓輸入接腳(即,接腳排232)以及第二接墊240的多個第二電壓輸入接腳(即,接腳排242)可以分別透過上述的導電結構及/或銲錫元件將輸入電壓耦接至第三接墊250。如此一來,輸入電壓能夠自接腳排232被傳輸至第三接墊250,也能夠自接腳排242被傳輸至第三接墊250,而形成在特定的方向上(例如是方向D1至方向D2)的訊號傳輸路徑,以避免輸入訊號混亂地在此些接墊230、240及/或250之間傳輸。
在另一方面,由於第四接墊260可以傳輸輸出電壓,並且第三接墊250可以接地,因此第四接墊260的多個電壓輸出接腳可以透過上述的導電結構及/或銲錫元件將輸出電壓耦接至第三接墊250。如此一來,輸出電壓能夠自第四接墊260被傳輸至第三接墊250,而形成在特定的方向上(例如是方向D2)的訊號傳輸路徑,以避免輸出電壓混亂地在此些接墊250及260之間傳輸。
在本實施例中,積體電路裝置200還包括金屬軌(rail)(未繪示於圖2)。金屬軌可以設置在基板210上方的金屬層M5上。金屬軌可以沿著基板210的第一側邊的方向(即,方向D2)上延伸。在本實施的佈局圖中,金屬軌可以與積體電路裝置200中的第一接墊230、第二接墊240以及另一個積體電路裝置中的另一第一接墊以及另一第二接墊重疊。在本實施例中,前述的另一個積體電路裝置可以是與積體電路裝置200具有相同配置的積體電路裝置。在佈局圖中,前述的另一個積體電路裝置在方向D2上緊鄰於積體電路裝置200。
在本實施例中,積體電路裝置200中的第一接墊230、第二接墊240以及另一個積體電路裝置可以透過金屬軌來傳輸相同的訊號(例如是輸入電壓),而有利於整體電路佈局設計,並且能夠節省佈局空間。具體來說,金屬軌可以透過金屬層M3與金屬層M5之間的導電結構以及導電通孔來耦接於第一接墊230、第二接墊240以及另一個積體電路裝置中的另一第一接墊以及另一第二接墊。
綜上所述,本新型實施例的積體電路裝置能夠透過設置在第一側邊上的多個第一功能接腳來提供所相鄰的另外兩側邊作為用來傳輸輸入電源訊號及輸出電源訊號的佈局配置,而使前述的訊號能夠透過相應的多個電壓輸入接腳在特定的方向上傳輸,以避免訊號在多重且混亂的方向上傳輸。在部分實施例中,本新型實施例的積體電路裝置能夠透過設置在第四側邊上的多個電壓輸出接腳來使電源訊號在特定的方向上傳輸,能夠避免電源訊號混亂地在接墊之間傳輸。在部分實施例中,本新型實施例的積體電路裝置能夠透過第一接墊、第二接墊的配置而更利於整體的電路佈局設計,並且能夠節省佈局空間。
雖然本新型創作已以實施例揭露如上,然其並非用以限定本新型創作,任何所屬技術領域中具有通常知識者,在不脫離本新型創作的精神和範圍內,當可作些許的更動與潤飾,故本新型創作的保護範圍當視後附的申請專利範圍所界定者為準。
100、200:積體電路裝置 110、210:基板 120、220:第一接腳排 121:第一功能接腳 130、230:第一接墊 131:第一電壓輸入接腳 132、142、152、154、162、232、242、252、254、262:接腳排 140、240:第二接墊 141:第二電壓輸入接腳 150、250:第三接墊 151:第一參考電壓接腳 153:第二參考電壓接腳 160、260:第四接墊 161:電壓輸出接腳 170、270:第二功能接腳 320:結構 410:導電通孔 420:導電軌跡 430:第一導電塊 440:第二導電塊 450:第三導電塊 D1、D2:方向 E1:第一側邊 E2:第二側邊 E3:第三側邊 E4:第四側邊 M1、M2、M3:金屬層 V3:互連層
圖1是根據本新型實施例所繪示的積體電路裝置的俯視示意圖。 圖2是根據本新型實施例所繪示的積體電路裝置的佈局圖。
100:積體電路裝置
110:基板
120:第一接腳排
121:第一功能接腳
130:第一接墊
131:第一電壓輸入接腳
132、142、152、154、162:接腳排
140:第二接墊
141:第二電壓輸入接腳
150:第三接墊
151:第一參考電壓接腳
153:第二參考電壓接腳
160:第四接墊
161:電壓輸出接腳
170:第二功能接腳
D1、D2:方向
E1:第一側邊
E2:第二側邊
E3:第三側邊
E4:第四側邊

Claims (10)

  1. 一種積體電路裝置,包括:一基板;一第一接腳排,設置在該基板上,且包括多個第一功能接腳,其中該些第一功能接腳沿著該基板的一第一側邊排列;一第一接墊,設置在該基板上,且包括多個第一電壓輸入接腳,其中該些第一電壓輸入接腳沿著該基板的一第二側邊排列;以及一第二接墊,設置在該基板上,且包括多個第二電壓輸入接腳,其中該些第二電壓輸入接腳沿著該基板的一第三側邊排列,其中該第一側邊鄰近該第二側邊以及該第三側邊,並且該第二側邊相對於該第三側邊。
  2. 如請求項1所述的積體電路裝置,還包括:一第三接墊,設置在該基板上,且包括多個第一參考電壓接腳,其中該些第一參考電壓接腳沿著該基板的該第三側邊排列,且鄰近該些第二電壓輸入接腳。
  3. 如請求項2所述的積體電路裝置,其中該第三接墊還包括多個第二參考電壓接腳,其中該些第二參考電壓接腳沿著該基板的該第二側邊排列,鄰近該些第一電壓輸入接腳並且相對於該些第一參考電壓接腳。
  4. 如請求項3所述的積體電路裝置,其中該些第一電壓輸入接腳以及該些第二電壓輸入接腳分別透過至少一導電結構將 一輸入電源訊號耦接至該第三接墊。
  5. 如請求項3所述的積體電路裝置,還包括:一第四接墊,設置在該基板上,且包括多個電壓輸出接腳,其中該些電壓輸出接腳沿著該基板的一第四側邊排列,其中該第四側邊鄰近該第二側邊以及該第三側邊,並且相對於該第一側邊。
  6. 如請求項5所述的積體電路裝置,其中該些電壓輸出接腳透過至少一導電結構將一輸出電源訊號耦接至該第三接墊。
  7. 如請求項5所述的積體電路裝置,還包括:一第二功能接腳,設置在該基板上,其中該第二功能接腳鄰近該些第二參考電壓接腳並與該些第二參考電壓接腳沿著該基板的該第二側邊排列。
  8. 如請求項7所述的積體電路裝置,其中該些第一電壓輸入接腳、該些第一功能接腳、該些第二電壓輸入接腳、該些第一參考電壓接腳、該些電壓輸出接腳、該第二功能接腳以及該些第二參考電壓接腳依序排列並於該基板上形成一封閉區域。
  9. 如請求項1所述的積體電路裝置,還包括:一金屬軌,設置於該基板上方的一金屬層上,其中該金屬軌沿著該第一側邊的方向上延伸,並且在佈局圖中與該第一接墊、該第二接墊以及另一該積體電路裝置中的另一第一接墊以及另一第二接墊重疊。
  10. 如請求項9所述的積體電路裝置,其中該金屬軌透 過至少一導電通孔耦接於該第一接墊、該第二接墊以及另一該積體電路裝置中的另一該第一接墊以及另一該第二接墊。
TW111205420U 2022-05-25 2022-05-25 積體電路裝置 TWM631948U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111205420U TWM631948U (zh) 2022-05-25 2022-05-25 積體電路裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111205420U TWM631948U (zh) 2022-05-25 2022-05-25 積體電路裝置

Publications (1)

Publication Number Publication Date
TWM631948U true TWM631948U (zh) 2022-09-11

Family

ID=84613528

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111205420U TWM631948U (zh) 2022-05-25 2022-05-25 積體電路裝置

Country Status (1)

Country Link
TW (1) TWM631948U (zh)

Similar Documents

Publication Publication Date Title
US10325841B2 (en) Semiconductor device
JP6429647B2 (ja) 半導体装置
KR20040012864A (ko) 반도체장치
JP2014011169A (ja) シリコンインターポーザ及びこれを備える半導体装置
US8134841B2 (en) Printed-wiring board, method of manufacturing printed-wiring board, and electronic equipment
JPH05109813A (ja) 半導体装置
JP2009038112A (ja) プリント配線板構造および電子機器
US8446020B2 (en) Multi-chip module
KR102362573B1 (ko) 이너 리드 패턴 그룹을 포함하는 반도체 패키지 및 그 방법
JP4252518B2 (ja) 半導体装置
JP2003332377A (ja) フリップチップボンディングのための有機基板
KR101061278B1 (ko) Cof 기판
US9078352B2 (en) Low inductance flex bond with low thermal resistance
TWM631948U (zh) 積體電路裝置
US8587117B2 (en) Stacked semiconductor chips having circuit element provided with each of the semiconductor chips
JP6544981B2 (ja) プリント配線基板
US8154117B2 (en) High power integrated circuit device having bump pads
CN110911384A (zh) 一种嵌入式无源桥接芯片及其应用
CN211376635U (zh) 一种嵌入式无源桥接芯片及其封装结构
JP2007294768A (ja) 半導体装置
WO2020093277A1 (zh) 芯片及电器设备
JP2007248322A (ja) プローブカード
KR100732123B1 (ko) 고밀도 플립-칩 상호접속
WO2024022449A1 (zh) 印刷电路板和包括印刷电路板的电子设备
JP7454345B2 (ja) 半導体装置及びその製造方法、ならびに電子機器

Legal Events

Date Code Title Description
GD4K Issue of patent certificate for granted utility model filed before june 30, 2004