CN108307131A - 摄像装置及电子设备 - Google Patents

摄像装置及电子设备 Download PDF

Info

Publication number
CN108307131A
CN108307131A CN201711274991.2A CN201711274991A CN108307131A CN 108307131 A CN108307131 A CN 108307131A CN 201711274991 A CN201711274991 A CN 201711274991A CN 108307131 A CN108307131 A CN 108307131A
Authority
CN
China
Prior art keywords
transistor
register
circuit
parameter
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711274991.2A
Other languages
English (en)
Other versions
CN108307131B (zh
Inventor
池田隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN202110805838.8A priority Critical patent/CN113660439A/zh
Publication of CN108307131A publication Critical patent/CN108307131A/zh
Application granted granted Critical
Publication of CN108307131B publication Critical patent/CN108307131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Studio Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Image Processing (AREA)

Abstract

本发明提供一种高速工作的摄像装置。该摄像装置包括摄像电路、两个以上的图像处理区块及两个以上的选择器。图像处理区块各包括图像处理部及保持电路，选择器各包括开关部及保持电路。摄像电路具有进行摄像工作来生成图像数据的功能。图像处理部具有对摄像电路所生成的图像数据进行处理的功能。图像处理区块所包括的保持电路接收并保持图像处理部进行处理时所需要的参数的功能。开关部具有输出摄像电路所生成的图像数据或图像处理部处理过的图像数据的功能。选择器所包括的保持电路接收并保持开关部所输出的参数的功能。第一保持电路及第二保持电路各包括沟道形成区域中包含金属氧化物的晶体管。

Description

摄像装置及电子设备
技术领域
本发明的一个方式涉及一种摄像装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。或者，本发明的一个方式涉及一种程序(process)、机器(machine)、产品(manufacture)或者组成物(composition of matter)。由此，更具体而言，作为本说明书所公开的本发明的一个方式的技术领域的一个例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、照明装置、蓄电装置、存储装置、摄像装置、制造装置、这些装置的工作方法或者这些装置的制造方法。
注意，本说明书等中的半导体装置是指通过利用半导体特性而能够工作的所有装置。晶体管和半导体电路为半导体装置的一个方式。另外，存储装置、显示装置、摄像装置、电子设备、制造装置有时包括半导体装置。
背景技术
作为可以用于晶体管的半导体材料，氧化物半导体受到关注。例如，专利文献1及专利文献2公开了作为氧化物半导体使用氧化锌或In-Ga-Zn类氧化物半导体来形成晶体管的技术。沟道形成区域中包含氧化物半导体的晶体管(Oxide Semiconductor晶体管，以下称为OS晶体管)具有关态电流极低的特征。
专利文献3公开了利用关态电流低的特征将OS晶体管用于非易失性存储装置的例子。
另外，专利文献4公开了将OS晶体管用于像素电路的一部分的摄像装置。由此可以采用全局快门方式，即使摄像对象是运动物体，也可以获得没有畸变的图像。
[专利文献1]日本专利申请公开第2007-123861号公报
[专利文献2]日本专利申请公开第2007-96055号公报
[专利文献3]日本专利申请公开第2011-151383号公报
[专利文献4]日本专利申请公开第2011-119711号公报
发明内容
在很多情况下，摄像装置为了对所生成的摄像数据进行伽马校正、调光、调色、噪声去除、畸变校正、编码或解密等图像处理而具备图像处理器。另外，当具备图像处理器时，摄像装置可以具有人脸识别、自动场景识别或高动态范围图像合成(High Dynamic Rangeimaging，以下称为HDR)等功能。
摄像装置不一定需要使用上述所有功能，例如，优选使用者可以选择所使用的功能。例如，通过由CPU(Central Processing Unit)等主体生成表示所使用的功能及所不使用的功能的参数并将该参数供应到图像处理器，可以选择所使用的功能。另外，在图像处理器进行图像处理等的情况下，由主体生成表示该图像处理所需要的数据的参数并将该参数供应到图像处理器。
在图像处理器中设置具有保持上述参数的功能的寄存器等存储器及进行图像处理的图像处理部。将主体所生成的参数保持在该存储器中，图像处理部根据需要从存储器读出参数。
在上述存储器为易失性存储器的情况下，当停止向摄像装置供电时，保持在存储器中的参数则消失。因此，当再次向摄像装置供电时，处理器再次生成参数。因此，从开始供电到能够进行摄像需要时间。
本发明的一个方式的目的之一是提供一种包括在停止供电的情况下也具有保持参数的功能的存储器的摄像装置。另外，本发明的一个方式的目的之一是提供一种高速工作的摄像装置。另外，本发明的一个方式的目的之一是提供一种低功耗的摄像装置。另外，本发明的一个方式的目的之一是提供一种新颖的摄像装置。
注意，这些目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。另外，根据说明书、附图、权利要求书等的记载，这些目的以外的目的是显而易见的，可以从说明书、附图、权利要求书等的记载中衍生出这些以外的目的。
本发明的一个方式是一种摄像装置，该摄像装置包括：第一电路(例如，摄像电路)；第一控制器；两个以上的第二电路(例如，图像处理区块)；以及两个以上的选择器，其中，第二电路各包括图像处理部及第一保持电路，选择器各包括开关部及第二保持电路，第一保持电路包括第一晶体管，第二保持电路包括第二晶体管，第一电路通过进行摄像工作来生成图像数据，第一控制器控制向第二电路的供电，第二电路所包括的图像处理部对第一电路所生成的图像数据进行处理，第二电路之一所包括的图像处理部对其他的第二电路所包括的图像处理部处理过的图像数据进行处理，第一保持电路接收第一参数，第一保持电路在停止向第二电路供电的状态下保持第一参数，开关部输出从第一电路所生成的图像数据及图像处理部处理过的图像数据选择的一个图像数据，第二保持电路接收第二参数，第二保持电路在停止向选择器供电的状态下保持第二参数，并且，第一晶体管及第二晶体管各都在其沟道形成区域中包含金属氧化物。
在上述方式中，第一参数也可以表示图像处理部进行处理时所需要的数据，第二参数也可以表示从开关部输出的图像数据。
在上述方式中，第一保持电路也可以包括第一寄存器及第二寄存器，第二保持电路也可以包括第三寄存器及第四寄存器，第一寄存器也可以将第一参数供应到第二寄存器，第二寄存器也可以将从第一寄存器接收的第一参数输出到图像处理部，第三寄存器也可以将第二参数供应到第四寄存器，第四寄存器也可以将从第三寄存器接收的第二参数输出到开关部。
在上述方式中，第二寄存器也可以包括第一晶体管，第四寄存器也可以包括第二晶体管，第二寄存器也可以在停止向第二电路供电的状态下保持第一参数，第四寄存器也可以在停止向选择器供电的状态下保持第二参数。
在上述方式中，第一寄存器及第三寄存器各包括触发器电路。
在上述方式中，摄像装置也可以包括n个(n为2以上的整数)第二电路及n+1个选择器。
在上述方式中，第一保持电路也可以包括第一电容器，第二保持电路也可以包括第二电容器，第一晶体管的源极或漏极也可以与第一电容器电连接，第二晶体管的源极或漏极也可以与第二电容器电连接。
在上述方式中，摄像装置也可以包括第二控制器，第二控制器也可以控制向第一电路及第一控制器的供电。
在上述方式中，摄像装置也可以包括主体，主体也可以生成第一参数及第二参数。
在上述方式中，第一控制器也可以接收主体所生成的第一参数，第一控制器也可以接收主体所生成的第二参数，第一控制器也可以将所接收的第一参数供应到第二电路，第一控制器也可以将所接收的第二参数供应到选择器。
另外，包括本发明的一个方式的摄像装置及操作用按钮的电子设备也是本发明的一个方式。
通过本发明的一个方式，可以提供一种包括在停止供电的情况下也具有保持参数的功能的存储器的摄像装置。另外，通过本发明的一个方式，可以提供一种高速工作的摄像装置。另外，通过本发明的一个方式，可以提供一种低功耗的摄像装置。另外，通过本发明的一个方式，可以提供一种新颖的摄像装置。
注意，本发明的一个方式不局限于上述效果。例如，根据情况或状况，本发明的一个方式有时具有上述效果以外的效果。或者，例如，根据情况或状况，本发明的一个方式有时不具有上述效果。
附图说明
图1为示出摄像装置的结构实例的方框图；
图2A和图2B为示出图像处理区块的结构实例的方框图；
图3A至图3C为示出寄存器的结构实例的电路图；
图4A至图4C为示出寄存器的结构实例的电路图；
图5为示出寄存器的结构实例的电路图；
图6为示出寄存器的工作实例的时序图；
图7A和图7B为说明参数的图；
图8为说明摄像电路的结构实例的方框图；
图9为说明像素电路的图；
图10A和图10B为说明全局快门方式及卷帘快门方式的工作的图；
图11A和图11B为说明像素电路的结构实例的图；
图12A至图12C为说明像素电路的结构实例的图；
图13为说明像素电路的工作实例的图；
图14A和图14B为说明像素电路的结构实例的图；
图15为说明摄像装置的结构实例的截面图；
图16为说明摄像装置的结构实例的截面图；
图17A至图17E为说明光电转换元件的连接方式的一个例子的截面图；
图18A至图18D为说明光电转换元件的连接方式的一个例子的截面图；
图19为说明摄像装置的结构实例的截面图；
图20A至图20C为说明光电转换元件的连接方式的一个例子的截面图；
图21A至图21C为说明摄像装置的结构实例的截面图；
图22A和图22B为说明摄像装置的结构实例的截面图；
图23为说明摄像装置的结构实例的截面图；
图24为说明摄像装置的结构实例的截面图；
图25为说明摄像装置的结构实例的截面图；
图26为说明摄像装置的结构实例的截面图；
图27A至图27C为说明晶体管的结构实例的俯视图及截面图；
图28A至图28C为说明晶体管的结构实例的俯视图及截面图；
图29A至图29C为说明晶体管的结构实例的俯视图及截面图；
图30A至图30C为说明晶体管的结构实例的俯视图及截面图；
图31A至图31G为说明晶体管的结构实例的俯视图及截面图；
图32A至图32D为收纳摄像装置的封装的立体图及截面图；
图33A至图33D为收纳摄像装置的封装的立体图及截面图；
图34A至图34F为说明电子设备的一个例子的图。
具体实施方式
下面，参照附图对实施方式进行说明。注意，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。下面所示的多个实施方式可以适当地组合。
在附图等中，为了方便起见，有时夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于附图中的尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。
在附图等中，有时使用同一附图标记表示同一构成要素、具有相同功能的构成要素、由同一材料形成的构成要素或者同时形成的构成要素等，并且有时省略重复说明。
另外，在本说明书等中，可以将“膜”和“层”相互调换。例如，有时可以将“导电层”变换为“导电膜”。此外，例如，有时可以将“绝缘膜”变换为“绝缘层”。
在本说明书等中，“上”或“下”等表达配置的词句不局限于构成要素的位置关系为“直接在…之上”或“直接在…之下”。例如，“栅极绝缘层上的栅电极”包括在栅极绝缘层和栅电极之间包含另一构成要素的情况。
另外，本说明书等中的“第一”、“第二”、“第三”等的序数词是为了避免构成要素的混淆而附记的，而不是用于在数目方面上进行限制。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻元件、电感器、电容器、其他具有各种功能的元件等。
注意，在本说明书等中，“电压”大多是指某个电位与参考电位(例如接地电位)之间的电位差。由此，可以将电压、电位以及电位差分别换称为电位、电压以及电压差。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道形成区域，并且电流能够通过沟道形成区域流过漏极与源极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时互相调换。因此，在本说明书等中，源极和漏极可以互相调换。
在本说明书等中，在没有特别的说明的情况下，关态电流是指晶体管处于关闭状态(也称为非导通状态、遮断状态)的漏极电流。在没有特别的说明的情况下，在n沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth的状态，在p沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs高于阈值电压Vth的状态。也就是说，n沟道晶体管的关态电流有时是指栅极与源极间的电压Vgs低于阈值电压Vth时的漏极电流。
在上述关态电流的说明中，可以将漏极换称为源极。也就是说，关态电流有时指晶体管处于关闭状态时流过源极的电流。
在本说明书等中，有时将关态电流记作泄漏电流。在本说明书等中，关态电流例如有时指在晶体管处于关闭状态时流在源极与漏极间的电流。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，在金属氧化物具有放大作用、整流作用及开关作用中的至少一个时，该金属氧化物称为金属氧化物半导体(metal oxidesemiconductor)，简称为OS。此外，可以将OS FET换称为包含金属氧化物或氧化物半导体的晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
此外，在本说明书等中，有时记载为CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
此外，在本说明书等中，CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的活性层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，在本说明书等中，CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。另外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时导电性区域被观察到其边缘模糊且以云状连接。
在CAC-OS或CAC-metal oxide中，有时导电性区域及绝缘性区域以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该构成中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分与具有宽隙的成分起互补作用，与具有窄隙的成分联动地载流子也流过具有宽隙的成分中。因此，在将上述CAC-OS或CAC-metal oxide用于晶体管的沟道形成区域时，在晶体管的导通状态中可以得到高电流驱动力，即大通态电流(on-state current)及高场效应迁移率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
实施方式1
在本实施方式中，参照附图对本发明的一个方式的摄像装置进行说明。
<摄像装置>
图1是示出摄像装置10的结构实例的方框图。摄像装置10包括摄像电路11、图像处理电路12、主体13及控制器14。
摄像电路11具有进行摄像工作并生成图像数据ID的功能。在摄像电路11中包括光电转换元件的像素被配置为矩阵状，该光电转换元件检测从外部照射的光(即，环境光)，摄像电路11生成对应于被检测出的光的图像数据ID，关于详细内容将在后面进行说明。
图像处理电路12具有对图像数据ID进行图像处理的功能。作为图像处理，例如可以进行伽马校正、调光、调色、噪声去除、畸变校正、编码或解密等。图像处理电路12具有进行人脸识别、自动场景识别、HDR等的处理的功能。自动场景识别是指识别外部环境等的场景而自动调节曝光、焦点、闪光等的功能。
图像处理电路12可以不进行上述所有处理，也可以进行其一部分的处理。例如，图像处理电路12可以采用对图像数据ID仅进行伽马校正及噪声去除，而不进行畸变校正、编码或解密等的结构。另外，图像处理电路12可以采用进行人脸识别，而不进行自动场景识别及HDR的结构。图像处理电路12所进行的处理例如可以由摄像装置10的使用者选择。或者，图像处理电路12所进行的处理例如可以根据外部环境自动地选择。例如，可以采用在图像数据ID中的最亮的部分与最暗的部分之比为一定值以下的情况下不进行HDR的结构。
作为图像处理电路12，例如可以使用处理器。
主体13为具有生成图像处理电路12所需要的参数的功能的电路。例如，生成表示进行图像处理时需要的数据的参数。例如，在将供应到图像处理电路12的图像数据X根据指定的算式转换为图像数据Y的情况下，主体13可以生成表示该算式的系数的参数。另外，主体13例如生成表示对图像数据ID进行的处理的参数，关于详细内容将在后面进行说明。
另外，主体13为具有接收从图像处理电路12输出的图像数据并将其输出到外部装置的功能的电路。在此，外部装置是指设置在摄像装置10的外部的装置，例如可以为显示装置或存储装置等。另外，主体13可以根据所接收的图像数据改变所生成的参数。
主体13包括CPU(Central Processing Unit)和存储器等。CPU也可以包括GPU(Graphics Processing Unit)。
控制器14是具有控制向摄像电路11及图像处理电路12的供电的功能的电路。例如，在摄像装置10的使用者不使用摄像装置10的情况下，可以停止向摄像电路11及图像处理电路12供电。由此可以降低摄像装置10的功耗。
图像处理电路12包括控制器21、图像处理区块22及选择器23。例如，可以设置n个(n为2以上的整数)图像处理区块22及m个(m为2以上的整数)选择器23。m例如可以为n+1。在图1中，示出m＝n+1的情况。以下，对m＝n+1的情况进行说明。
在本说明书中，在需要将相同的符号区别开来时，有时对符号附加[0]、[1]、[n]等用来识别该符号的标记。例如，为了将多个图像处理区块22及多个选择器23区别开来，使用[1]、[2]、[n]等的标记。
选择器23包括输入端子、输出端子、选择控制输入端子及选择控制输出端子。选择器23例如包括m个(n+1个)输入端子、一个输出端子、一个选择控制输入端子及一个选择控制输出端子。
图像处理区块22[1]至[n]串联连接。换言之，例如图像处理区块22[1]与图像处理区块22[2]电连接，图像处理区块22[2]与图像处理区块22[1]及图像处理区块22[3]电连接，图像处理区块22[n]与图像处理区块22[n-1]电连接。
选择器23[1]至[n+1]通过选择控制输入端子及选择控制输出端子串联连接。换言之，例如选择器23[1]的选择控制输出端子与选择器23[2]的选择控制输入端子电连接，选择器23[n]的选择控制输出端子与选择器23[n+1]的选择控制输入端子电连接。
控制器21是具有接收主体13所生成的参数并将该参数供应到图像处理区块22[1]或选择器23[1]等的功能的电路。例如，主体13可以对所生成的参数设置首部并在该首部写入关于参数的供应对象的数据。在此情况下，控制器21可以读出参数的首部而決定该参数的供应对象。例如，决定将参数是供应到图像处理区块22[1]还是供应到选择器23[1]。注意，在将参数供应到选择器23[1]的情况下，对选择器23[1]的选择控制输入端子供应参数。
在本说明书等中，将供应到图像处理区块22的参数称为参数P1，将供应到选择器23的参数称为参数P2。
通过前面图像处理区块22依次对图像处理区块22[2]至[n]供应参数P1。例如，可以通过图像处理区块22[1]及图像处理区块22[2]从控制器21对图像处理区块22[3]供应参数P1。例如，可以通过图像处理区块22[1]至[n-1]从控制器21对图像处理区块22[n]供应参数P1。另外，可以通过前面选择器23依次对选择器23[2]至[n+1]供应参数P2。例如，可以通过选择器23[1]及选择器23[2]从控制器21对选择器23[3]供应参数P2。例如，可以通过选择器23[1]至[n]从控制器21对选择器23[n+1]供应参数P2。
另外，可以将供应到图像处理区块22[n]的参数P1供应到控制器21。另外，可以将供应到选择器23[n+1]的选择控制输入端子的参数P2从选择器23[n+1]的选择控制输出端子供应到控制器21。可以将从图像处理区块22[n]供应到控制器21的参数P1及从选择器23[n+1]供应到控制器21的参数P2供应到主体13。由此，主体13例如可以识别参数P1正常地供应到所有的图像处理区块22及参数P2正常地供应到所有的选择器23。另外，在图像处理区块22对参数P1进行改写的情况下，主体13可以识别改写后的参数P1。另外，供应到图像处理区块22[n]的参数P1及供应到选择器23[n+1]的选择控制输入端子的参数P2也可以不供应到控制器21。
在图1中，示出图像处理电路12具有一个将参数P1供应到图像处理区块22的路径及一个将参数P2供应到选择器23的路径的结构，但是本发明的一个方式不局限于此。例如，可以设置两个将参数P1供应到图像处理区块22的路径及两个将参数P2供应到选择器23的路径。路径的个数还可以为i(i为自然数)。通过增加供应参数的路径的个数，可以使摄像装置10的工作高速化。另外，将参数P1供应到图像处理区块22的路径的个数与将参数P2供应到选择器23的路径的个数也可以不同。
控制器21为具有控制向图像处理区块22的供电的功能的电路。在摄像装置10中，也可以不使用图像处理区块22[1]至[n]的一部分，关于详细内容将在后面进行说明。在此情况下，控制器21可以停止向不使用的图像处理区块22供电。由此，可以降低摄像装置10的功耗。另外，控制器21也可以具有控制向选择器23的供电的功能。例如，可以停止向选择器23[1]至[n+1]中的其输出端子电连接于不使用的图像处理区块22的选择器23供电，关于详细内容将在后面进行说明。
在图像处理电路12具有图1所示的结构的情况下，控制器14控制向控制器21的供电。在停止向控制器21供电的情况下，控制器21例如可以停止向图像处理区块22[1]至[n]供电。另外，例如可以停止向选择器23[1]至[n+1]供电。例如，控制器14可以在停止向摄像电路11供电时停止向控制器21供电。
图像处理区块22是具有根据参数P1对图像数据SD进行处理并将其作为图像数据PD输出的功能的电路。图像处理区块22是具有根据参数P1对图像处理区块22所输出的图像数据PD进行处理的功能的电路。换言之，例如，从图像处理区块22[1]输出的图像数据PD由图像处理区块22[1]至[n]处理。
图像处理区块22[1]至[n]可以进行彼此不同的处理。换言之，图像处理区块22[1]至[n]具有彼此不同的功能。例如，图像处理区块22[1]进行伽马校正，图像处理区块22[2]进行噪声去除，图像处理区块22[n-1]进行人脸识别，图像处理区块22[n]进行HDR。
选择器23是具有选择由图像处理区块22进行处理的图像数据并将其作为图像数据SD输出的功能的电路。另外，选择器23是具有选择输出到外部装置的图像数据并将其作为图像数据SD输出的功能的电路。如图1所示，例如选择器23[k](k为1以上且n以下的整数)的输出端子与图像处理区块22[k]电连接。另外，例如选择器23[n+1]的输出端子与主体13电连接。换言之，例如选择器23[1]至[n]具有选择由对应的图像处理区块22进行处理的图像数据并将其作为图像数据SD输出的功能。另外，例如选择器23[n+1]具有选择输出到外部装置的图像数据并将其作为图像数据SD输出的功能。
在本说明书等中，将从图像处理区块22[k]输出的图像数据PD表示为图像数据PD[k]。另外，将从选择器23[k]输出的图像数据SD表示为图像数据SD[k]。换言之，图像处理区块22[k]具有对图像数据SD[k]进行处理并将其作为图像数据PD[k]输出的功能。
可以对选择器23的输入端子供应图像数据ID及图像数据PD[1]至[n]。换言之，选择器23可以输出从图像数据ID及图像数据PD[1]至[n]中选择的一个图像数据。在供应到选择器23的输入端子的图像数据中，作为图像数据SD输出的图像数据由供应到选择控制输入端子的参数P2选择。
选择器23也可以不具有根据供应到控制输入端子的参数P2输出图像数据SD的结构，关于详细内容将在后面进行说明。例如，选择器23[1]至[n]中的一个以上也可以不输出图像数据SD。在此情况下，可以不使与不输出图像数据SD的选择器23的输出端子电连接的图像处理区块22进行处理。如上所述，通过停止向不进行处理的图像处理区块22(即，不使用的图像处理区块22)供电，可以降低摄像装置10的功耗。另外，如上所述，也可以停止向不输出图像数据SD的选择器23(即，其输出端子电连接到不进行处理的图像处理区块22的选择器23)供电。
由此可以将供应到选择器23的参数P2视为用来选择进行图像处理的图像数据的参数。另外，由于图像处理区块22[1]至[n]进行彼此不同的处理，因此可以将参数P2视为用来选择对图像数据ID进行的处理的参数。
<图像处理区块>
图2A是示出图像处理区块22的结构实例的方框图。在图2A中示出图像处理区块22[1]及图像处理区块22[2]。
图像处理区块22包括保持电路30及图像处理部33。保持电路30具有接收并保持参数的功能。例如，保持电路30具有接收并保持参数P1，将其供应到图像处理部33的功能。
图像处理部33是具有根据参数P1对从选择器23输出的图像数据SD进行图像处理，将其作为图像数据PD输出的功能的电路。例如，设置在图像处理区块22[1]中的图像处理部33具有根据参数P1对从选择器23[1]输出的图像数据SD[1]进行图像处理，将其作为图像数据PD[1]输出的功能。另外，例如设置在图像处理区块22[2]中的图像处理部33具有根据参数P1对从选择器23[2]输出的图像数据SD[2]进行图像处理，将其作为图像数据PD[2]输出的功能。为此，可以将参数P1视为表示图像处理部33进行处理时所需要的数据的参数。
保持电路30包括扫描链寄存器部30A及寄存器部30B。扫描链寄存器部30A包括多个寄存器31，寄存器31构成寄存器链。寄存器部30B包括多个寄存器32。
寄存器31是具有接收参数并将其供应到寄存器32的功能的电路。例如，寄存器31具有接收参数P1并将其供应到寄存器32的功能。寄存器31接收时钟信号CLK，与时钟信号CLK同步地进行参数的接收及向寄存器32的参数的供应。
寄存器32是具有保持从寄存器31供应的参数并将该参数输出到图像处理部33的功能的电路。例如，寄存器32具有保持从寄存器31供应的参数P1并将该参数P1输出到图像处理部33的功能。
寄存器31例如具有将一个参数P1作为1位的数据保持的功能。另外，寄存器32例如具有将一个参数P1作为1位的数据保持的功能。
<选择器>
图2B是示出选择器23的结构实例的方框图。在图2B中示出选择器23[1]及选择器23[2]。
选择器23包括保持电路30及开关部34。选择器23所包括的保持电路30具有接收并保持参数P2，将其供应到开关部34的功能。选择器23所包括的保持电路30的结构等可以与图像处理区块22所包括的保持电路30的结构等相同。
开关部34是具有根据参数P2选择供应到开关部34的图像数据(例如，图像数据ID和图像数据PD[1]至[n])中的一个并将其作为图像数据SD输出的功能的电路。例如，设置在选择器23[1]中的开关部34具有例如选择图像数据ID和图像数据PD[1]至[n]中的一个并将其作为图像数据SD[1]输出的功能。例如，设置在选择器23[2]中的开关部34具有例如选择图像数据ID和图像数据PD[1]至[n]中的一个并将其作为图像数据SD[2]输出的功能。为此，可以将参数P2视为表示从开关部34输出的图像数据的参数。
开关部34设置有例如与供应到选择器23的输入端子的图像数据的个数相同个数的晶体管35，晶体管35的源极和漏极中的一个被用作选择器23的输入端子。换言之，例如在对选择器23的输入端子供应图像数据ID和图像数据PD[1]至[n]的情况下，该选择器23的开关部34设置有n+1个晶体管35，对各晶体管35的源极和漏极中的一个供应图像数据。
一个晶体管35的栅极例如与一个寄存器32电连接。换言之，可以在寄存器部30B设置与晶体管35相同个数的寄存器32。对晶体管35的栅极从与该晶体管35的栅极电连接的寄存器32供应参数P2。
在本说明书等中，栅极有时表示前栅极。另外，有时表示前栅极和背栅极中的一个或者两个。另外，有时表示背栅极。
各晶体管35的源极和漏极中的另一个彼此电连接。通过采用上述结构，在使晶体管35导通时，供应到该晶体管35的源极和漏极中的一个的图像数据从晶体管35的源极和漏极中的另一个作为图像数据SD输出。例如，在使其源极和漏极中的一个被供应图像数据ID的晶体管35导通时，图像数据ID作为图像数据SD输出。
在晶体管35例如是n沟道晶体管的情况下，通过对晶体管35的栅极施加高电位，可以使晶体管35导通。换言之，参数P2被用来例如对其源极和漏极中的一个被供应作为图像数据SD输出的图像数据的晶体管35的栅极施加高电位，并例如对其他的晶体管35的栅极施加低电位。
下面，对摄像装置10所包括的晶体管都是n沟道晶体管的情况进行说明，但是根据需要可以适当地使用p沟道晶体管。此时，通过适当地使电位的大小关系相反等，可以参照本说明书等的说明。
在本说明书等中，低电位例如可以是接地电位。
在图2A和图2B中，在对保持在保持电路30中的参数进行更新的情况下，首先改变扫描链寄存器部30A的参数。在改写扫描链寄存器部30A的各寄存器31的参数之后，将扫描链寄存器部30A的各寄存器31的参数一次性地加载到寄存器部30B的各寄存器32。
由此，图像处理部33可以使用一次性更新的参数P1进行各种处理。另外，开关部34可以使用一次性更新的参数P2选择所输出的图像数据。由于可以保持参数更新的同时性，所以摄像装置10可以稳定地工作。另外，通过采用保持电路30中设置有扫描链寄存器部30A及寄存器部30B的结构，即使在图像处理部33及开关部34工作期间，也可以更新扫描链寄存器部30A的参数。
寄存器32优选是在停止供电的状态下所保持的参数也不消失的非易失性寄存器。为了使寄存器32具有非易失性，优选例如使用OS晶体管构成寄存器32，关于详细内容将在后面进行说明。
当寄存器32是非易失性寄存器时，在停止向图像处理区块22供电之后且再次开始供电的情况下，图像处理部33可以从寄存器32读出参数再次开始处理，而主体13无需生成参数P1。另外，当寄存器32是非易失性寄存器时，在停止向选择器23供电之后且再次开始供电的情况下，开关部34可以根据保持在寄存器32中的参数再次开始处理，而主体13无需生成参数P2，。由此，可以使摄像装置10的工作高速化。
另外，当寄存器32是非易失性寄存器时，可以降低寄存器32的刷新工作频率。由此，可以降低摄像装置10的功耗。
<寄存器>
图3A至图3C是示出寄存器31及寄存器32的结构实例的电路图。在图3A至图3C中示出寄存器31包括触发器电路40的情况。此时，对触发器电路40的输入端子供应参数。触发器电路40的输出端子与下一级的触发器电路40的输入端子电连接。换言之，例如寄存器31[k]所包括的触发器电路40的输出端子与寄存器31[k+1]所包括的触发器电路40的输入端子电连接。另外，触发器电路40具有将参数作为数据保持的功能。
寄存器31也可以不包括触发器电路40。例如，寄存器31可以包括锁存电路，也可以包括其他的存储电路。
寄存器31优选例如包括Si晶体管。Si晶体管的通态电流大，所以可以提高寄存器31的工作速度。由此，可以使摄像装置10的工作高速化。另外，寄存器31也可以包括OS晶体管。
在图3A中，寄存器32包括晶体管41、电容器42及缓冲电路43。在寄存器31包括触发器电路40的情况下，晶体管41的源极和漏极中的一个与触发器电路40的输出端子电连接。另外，晶体管41的源极和漏极中的另一个与电容器42的一个电极及缓冲电路43的输入端子电连接。另外，例如可以对电容器42的另一个电极施加低电源电位。
在图3A至图3C中，VL表示低电源电位，VH表示高电源电位。另外，在其他的附图中，有时由VL表示低电源电位，由VH表示高电源电位。
晶体管41具有控制向寄存器32供应保持在寄存器31的数据的功能。例如，在晶体管41处于导通状态时，保持在寄存器31中的数据被供应到寄存器32。
电容器42具有将从寄存器31供应的数据作为电荷保持的功能。换言之，晶体管41具有控制电容器42的充放电的功能。
缓冲电路43具有在不改变被输入的数据的逻辑的状态下例如对被输入的数据的电位进行校正的功能。从缓冲电路43输出的数据例如输出到图像处理部33或开关部34。
晶体管41优选为OS晶体管。如上所述，OS晶体管的关态电流极低。这例如是因为氧化物半导体的带隙为3.0eV以上，OS晶体管的起因于热激发的泄漏电流少。因此，可以抑制保持在电容器42中的电荷泄漏。由此，例如在停止向图像处理区块22或选择器23供电并停止向寄存器32供电的情况下，寄存器32也可以继续保持数据。换言之，可以使寄存器32为非易失性寄存器。
氧化物半导体优选包含铟(In)和锌(Zn)中的至少一个。作为这种氧化物半导体，典型的是In-M-Zn氧化物(元素M例如为Al、Ga、Y或Sn)。通过减少用作电子给体(施体)的水分或氢等杂质且减少氧缺陷，能够使氧化物半导体成为i型(本征半导体)或无限趋近于i型。在此，将上述氧化物半导体称为高纯度的氧化物半导体。通过将高纯度的氧化物半导体用于沟道形成区域，能够将以晶体管的沟道宽度标准化的OS晶体管的关态电流降低至几yA/μm以上且几zA/μm以下左右。
图3A所示的寄存器32可以对缓冲电路43输出更准确的数据。因此，作为图像处理区块22所包括的寄存器32，优选使用图3A所示的寄存器32。
寄存器32也可以具有图3B所示的结构。图3B所示的寄存器32在省略缓冲电路43这一点上与图3A所示的寄存器32的不同。通过采用图3B所示的寄存器32，可以减少寄存器32的占有面积。由此，可以增加设置在摄像装置10中的寄存器31及寄存器32等的个数。另外，可以增加设置在摄像装置10中的图像处理区块22及选择器23等的个数。由此，可以实现摄像装置10的多功能化及高性能化。
优选将图3B所示的寄存器32用作选择器23所包括的寄存器32。在此情况下，从选择器23所包括的寄存器32输出的数据可以供应到开关部34所包括的晶体管35的栅极。因此，能够识别从选择器23所包括的寄存器32输出的数据是高电位还是低电位即可，不需要进行准确的电位输出。因此，省略缓冲电路43也不会发生大问题。因此，优选将图3B所示的寄存器32用作选择器23所包括的寄存器32。
在将图3B所示的寄存器32用作选择器23所包括的寄存器32的情况下，开关部34所包括的晶体管35优选为OS晶体管。通过采用OS晶体管，可以增加栅极绝缘层的厚度。由此，OS晶体管具有其栅极漏电流比Si晶体管少的特性。在将图3B所示的寄存器32用作选择器23所包括的寄存器32的情况下，电容器42的一个电极与开关部34所包括的晶体管35的栅极电连接。通过作为晶体管35使用OS晶体管，可以抑制保持在电容器42中的电荷从晶体管35的栅极漏电流。
寄存器32也可以具有图3C所示的结构。图3C所示的寄存器32包括晶体管51、电容器52、晶体管53、反相器54、晶体管55、电容器56及晶体管57。
在寄存器31包括触发器电路40的情况下，触发器电路40的输出端子与晶体管51的源极和漏极中的一个及反相器54的输入端子电连接。另外，晶体管51的源极和漏极中的另一个与电容器52的一个电极及晶体管53的栅极电连接。另外，晶体管53的源极和漏极中的一个与晶体管57的源极和漏极中的一个电连接。另外，反相器54的输出端子与晶体管55的源极和漏极中的一个电连接。另外，晶体管55的源极和漏极中的另一个与电容器56的一个电极及晶体管57的栅极电连接。
另外，对晶体管53的源极和漏极中的另一个例如施加高电源电位。另外，对电容器52的另一个电极、电容器56的另一个电极及晶体管57的源极和漏极中的另一个例如施加低电源电位。
晶体管51具有控制向寄存器32供应保持在寄存器31的数据的功能。例如，在晶体管51处于导通状态时，保持在寄存器31中的数据被供应到寄存器32。另外，电容器52具有将从寄存器31供应的数据作为电荷保持的功能。换言之，晶体管51具有控制电容器52的充放电的功能。
反相器54具有使从寄存器31供应的数据的逻辑反转的功能。晶体管55具有控制对寄存器32供应使保持在寄存器31中的数据的逻辑反转的数据的功能。例如，在晶体管55处于导通状态时，保持在寄存器31中的数据被供应到寄存器32，该数据的逻辑被反相器54反转。
电容器56具有将其逻辑被反相器54反转的数据作为电荷保持的功能。换言之，晶体管55具有控制电容器56的充放电的功能。
晶体管53及晶体管57具有将对应于从寄存器31供应的数据的逻辑的信号输出的功能。例如，在高电位的数据从寄存器31输出到寄存器32的情况下，高电位施加到晶体管53的栅极，低电位施加到晶体管57的栅极。由此，晶体管53成为导通状态，晶体管57成为关闭状态。因此，高电位的信号被输出。
另外，例如，在低电位的数据从寄存器31输出到寄存器32的情况下，低电位施加到晶体管53的栅极，高电位施加到晶体管57的栅极。由此，晶体管53成为关闭状态，晶体管57成为导通状态。因此，低电位的信号被输出。
晶体管51及晶体管55优选为OS晶体管。如上所述，OS晶体管的关态电流极低。因此，可以抑制保持在电容器52中的电荷及保持在电容器56中的电荷泄漏。
晶体管53及晶体管57优选为OS晶体管。如上所述，OS晶体管具有栅极漏电流极低的特征。因此，可以抑制保持在电容器52中的电荷及保持在电容器56中的电荷泄漏。
图3C所示的寄存器32可以输出高电位的信号或低电位的信号。因此，图3C所示的寄存器32优选用于选择器23所包括的寄存器32。在此情况下，晶体管53的源极和漏极中的一个及晶体管57的源极和漏极中的一个与开关部34所包括的晶体管35的栅极电连接。晶体管35的栅极不与电容器52的一个电极电连接且不与电容器56的一个电极电连接，因此即使作为晶体管35使用Si晶体管，也可以抑制保持在电容器52中的电荷及保持在电容器56中的电荷经过栅极漏电流。因此，可以增加晶体管35的通态电流，所以在晶体管35成为导通状态之后，开关部34可以迅速地输出图像数据。由此，可以使摄像装置10的工作高速化。
图4A至图4C是示出寄存器31及寄存器32的结构实例的电路图，是图3A至图3C所示的结构的变形例子。图4A和图4B与图3A和图3B的不同之处在于图4A和图4B的晶体管41包括背栅极。图4C与图3C的不同之处在于图4C的晶体管51、晶体管53、晶体管55及晶体管57包括背栅极。
通过在晶体管中设置背栅极，可以改变该晶体管的阈值电压。例如，当对背栅极施加负电位时，晶体管的阈值电压增加，该晶体管的关态电流变少。另外，例如，当对背栅极施加正电位时，晶体管的阈值电压降低，该晶体管的通态电流变大。在晶体管处于关闭状态时对该晶体管的背栅极施加负电位，在晶体管处于导通状态时对该晶体管的背栅极施加正电位，由此可以在保持寄存器32的非易失性的同时提高寄存器32的工作速度。
晶体管的背栅极可以与该晶体管的栅极电连接。此时，在晶体管的栅极被施加高电位的情况下该晶体管的背栅极被施加高电位，在晶体管的栅极被施加低电位的情况下该晶体管的背栅极被施加低电位。因此，可以在使背栅极的电位控制变得容易的同时降低晶体管的关态电流，而且可以增加通态电流。
另外，也可以对晶体管的背栅极施加恒电位。尤其是，优选对晶体管53的背栅极及晶体管57的背栅极作为恒电位施加正电位。晶体管的关态电流的大小不太可能影响到该晶体管的栅极漏电流。因此，即使对晶体管53的背栅极继续施加正电位，也可以抑制保持在电容器52中的电荷的泄漏。另外，即使对晶体管57的背栅极继续施加正电位，也可以抑制保持在电容器56中的电荷的泄漏。另一方面，通过对晶体管53的背栅极及晶体管57的背栅极作为恒电位施加正电位，可以在使背栅极电位的控制变得容易的同时增加通态电流，由此可以提高寄存器32的工作速度。
晶体管41、晶体管51、晶体管53、晶体管55及晶体管57的一部分也可以不包括背栅极。
在图3A至图3C及图4A至图4C中示出寄存器32为非易失性寄存器的情况下的寄存器31及寄存器32的结构实例，但是在本发明的一个方式中，寄存器31也可以为非易失性寄存器。图5是示出寄存器31为非易失性寄存器时的寄存器31[1]、寄存器31[2]、寄存器32[1]及寄存器32[2]的结构实例的电路图。
寄存器31包括晶体管61、晶体管62、晶体管63、晶体管64、晶体管65、晶体管66、电容器83及电容器86。晶体管61至晶体管66优选为OS晶体管。另外，晶体管61至晶体管66优选为包括背栅极的OS晶体管。
寄存器32包括晶体管67、晶体管68、晶体管69、晶体管70、晶体管71及锁存电路90。锁存电路90包括反相器91及反相器92。例如，晶体管67至晶体管71可以为OS晶体管，锁存电路90所包括的反相器91及反相器92可以由Si晶体管构成。或者，晶体管67至晶体管71及构成反相器91及反相器92的晶体管也可以为Si晶体管。
另外，对寄存器31及寄存器32施加低电源电位及高电源电位。对寄存器31作为图2A和图2B所示的时钟信号CLK供应时钟信号CLK1、时钟信号CLK2、时钟信号CLK3及时钟信号CLK4。另外，对寄存器32供应信号LD、信号RS及信号SV。寄存器31[1]接收参数P1或参数P2并输出数据DO[1]，寄存器31[2]接收数据DO[1]并输出数据DO[2]。
对应于寄存器31[1]的寄存器32[1]输出数据Q[1]，对应于寄存器31[2]的寄存器32[2]输出数据Q[2]。数据Q[1]及数据Q[2]被输出到图像处理部33或开关部34。
<工作实例>
图6是示出图5所示的寄存器31及寄存器32的工作实例的时序图。在图6中示出时钟信号CLK1至时钟信号CLK4、信号LD、信号RS、信号SV、参数P1或者P2及有关输入输出的数据DO[1]、数据DO[2]、数据Q[1]、数据Q[2]的电位。
在图6中，时刻T1至时刻T9是对扫描链寄存器部30A供应数据的期间，时刻T10至时刻T12是将扫描链寄存器部30A的数据加载到寄存器部30B的期间，时刻T13至时刻T17是再次对扫描链寄存器部30A供应数据的期间，时刻T18至时刻T20是将寄存器部30B的数据储存于扫描链寄存器部30A中的期间。在寄存器31及寄存器32具有图5所示的结构的情况下，优选在停止向图像处理区块22或选择器23等供电时将寄存器部30B的数据储存于扫描链寄存器部30A中，关于详细内容将在后面进行说明。
在时刻T1至时刻T2，通过将时钟信号CLK1设定为高电位，来使寄存器31[1]的节点N1[1]及寄存器31[2]的节点N1[2]复位至低电位。在时刻T2至时刻T3，通过将时钟信号CLK2设定为高电位，来将寄存器31[1]的节点N1[1]对应参数P1或参数P2设定为高电位，将寄存器31[2]的节点N1[2]对应数据DO[1]设定为低电位。
在时刻T3至时刻T4，通过将时钟信号CLK3设定为高电位，来使寄存器31[1]的数据DO[1]及寄存器31[2]的数据DO[2]复位至低电位。在时刻T4至时刻T5，通过将时钟信号CLK4设定为高电位，来将寄存器31[1]的数据DO[1]对应节点N1[1]设定为高电位，将寄存器31[2]的数据DO[2]对应节点N1[2]设定为低电位。
在时刻T5至时刻T6，通过将时钟信号CLK1设定为高电位，来使寄存器31[1]的节点N1[1]及寄存器31[2]的节点N1[2]复位至低电位。在时刻T6至时刻T7，通过将时钟信号CLK2设定为高电位，来将寄存器31[1]的节点N1[1]对应参数P1或参数P2设定为低电位，将寄存器31[2]的节点N1[2]对应数据DO[1]设定为高电位。
在时刻T7至时刻T8，通过将时钟信号CLK3设定为高电位，来使寄存器31[1]的数据DO[1]及寄存器31[2]的数据DO[2]复位至低电位。在时刻T8至时刻T9，通过将时钟信号CLK4设定为高电位，来将寄存器31[1]的数据DO[1]对应节点N1[1]设定为低电位，将寄存器31[2]的数据DO[2]对应节点N1[2]设定为高电位。
如此，通过时刻T1至时刻T9的工作，寄存器31[1]的数据DO[1]成为低电位，寄存器31[2]的数据DO[2]成为高电位，而可以对构成扫描链寄存器部30A的寄存器31供应数据。通过改变参数P1或参数P2，可以改变数据DO[1]及数据DO[2]的逻辑。
接着，在时刻T10至时刻T11，通过将信号RS设定为高电位，来使寄存器32[1]的数据Q[1]及寄存器32[2]的数据Q[2]复位至低电位。在时刻T11至时刻T12，通过将信号LD设定为高电位，来将寄存器32[1]的数据Q[1]对应数据DO[1]设定为低电位，将寄存器32[2]的数据Q[2]对应数据DO[2]设定为高电位。
通过时刻T10至时刻T12的工作，寄存器32[1]的数据Q[1]成为低电位，寄存器32[2]的数据Q[2]成为高电位，由此可以将扫描链寄存器部30A的数据加载到构成寄存器部30B的寄存器32。
另外，由于寄存器31所包括的电容器83及电容器86与关态电流极小的OS晶体管电连接，因此在停止供电的情况下也可以长时间保持电荷。即使寄存器32的数据由于供电的停止而消失，在重新开始供电之后，通过进行上述时刻T10至时刻T12的工作，也可以将扫描链寄存器部30A的数据加载到寄存器部30B。
接着，在时刻T13至时刻T17，再次对扫描链寄存器部30A供应数据。由于该工作与时刻T1至时刻T5相同，因此省略说明，但是寄存器31[1]的数据DO[1]成为高电位，寄存器31[2]的数据DO[2]成为低电位。
在此，在停止供电的情况下，通过时刻T13至时刻T17的工作而供应到扫描链寄存器部30A的数据与通过时刻T10至时刻T12的工作而加载的寄存器32的数据(数据Q[1]为低电位，数据Q[2]为高电位)不同，因此优选将寄存器部30B的数据储存于扫描链寄存器部30A。
在时刻T18至时刻T19，通过将时钟信号CLK1设定为高电位，来使寄存器31[1]的节点N1[1]及寄存器31[2]的节点N1[2]复位至低电位。在时刻T19至时刻T20，通过将信号SV设定为高电位，来将寄存器31[1]的节点N1[1]对应Q[1]设定为低电位，将寄存器31[2]的节点N1[2]对应Q[2]设定为高电位。
由于此后的工作与时刻T7至时刻T9相同，因此省略说明及图示，但是通过依次将时钟信号CLK3及时钟信号CLK4设定为高电位，可以将寄存器31[1]的数据DO[1]对应节点N1[1]设定为低电位，将寄存器31[2]的数据DO[2]对应节点N1[2]设定为高电位。
如上所述，在当更新扫描链寄存器部30A的数据时停止供电的情况下，扫描链寄存器部30A的数据与寄存器部30B的数据产生不一致。而在再次开始供电时，该不一致的数据会加载到寄存器部30B，因此优选将寄存器部30B的数据储存于扫描链寄存器部30A中。或者，也可以在扫描链寄存器部30A的数据更新结束之后再停止供电。
<图像处理>
接着，对由图像处理区块22所包括的图像处理部33进行的处理加以说明。伽马校正、调光、调色等图像处理相当于对供应到图像处理部33的图像数据X进行校正并生成要输出的图像数据Y的处理。图像处理部33所使用的参数P1是用来将图像数据X转换为图像数据Y的参数。
参数的设定方式有表格方式、函数近似方式等。在图7A所示的表格方式中，将相对于图像数据Xn的图像数据Yn作为参数储存于表格中。在表格方式中，需要多个储存对应于该表格的参数的寄存器，但是图像数据X的校正的自由度较高。另一方面，在可以在经验上预先决定相对于图像数据X的图像数据Y时，如图7B所示，采用函数近似方式是有效的。a1、a2、b2等包括在参数P1。这里，示出在每个区域进行线性近似的方法，但是也可以采用以非线性函数近似的方法。在函数近似方式中，图像数据X的校正的自由度较低，但是储存定义函数的参数的寄存器少量即可。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式2
在本实施方式中，参照附图对摄像电路11的具体的结构实例进行说明。
<摄像电路>
图8是示出摄像电路11的结构实例的方框图。摄像电路11包括具有被配置为矩阵状的像素120的像素阵列121、具有选择像素阵列121的行的功能的栅极驱动器122、对像素120的输出信号进行CDS(Correlated Double Sampling)工作的CDS电路123、具有将从CDS电路123输出的模拟数据转换为数字数据的功能的A/D转换电路124、具有选择并读出由A/D转换电路124转换的数据的功能的源极驱动器125。像素120输出具有对应于所取得的图像数据的电位的信号OUT。另外，也可以不设置CDS电路123。
<像素电路>
图9是像素120的电路图。像素120包括光电转换元件131及晶体管141至晶体管144。光电转换元件131的一个电极与晶体管141的源极和漏极中的一个电连接。晶体管141的源极和漏极中的另一个与晶体管142的源极和漏极中的一个电连接。晶体管141的源极和漏极中的另一个与晶体管143的栅极电连接。晶体管143的源极和漏极中的一个与晶体管144的源极和漏极中的一个电连接。
在此，将与晶体管141的源极和漏极中的另一个、晶体管142的源极和漏极中的一个、晶体管143的栅极连接的节点FD称为电荷存储部。
可以对光电转换元件131的另一个电极施加电位VPD。可以对晶体管142的源极和漏极中的另一个施加电位VRS。可以对晶体管143的源极和漏极中的另一个施加电位VPI。晶体管144的源极和漏极中的另一个可以输出信号OUT。
电位VPD例如可以是低电源电位。电位VRS及电位VPI例如可以是高电源电位。
可以对晶体管141的栅极供应信号TX。可以对晶体管142的栅极供应信号RS。可以对晶体管144的栅极供应信号SE。
晶体管141被用作将光电转换元件131的一个电极的电位传输到节点FD的晶体管。晶体管142被用作将节点FD的电位复位的晶体管。晶体管143被用作用来进行对应于节点FD的电位的输出的晶体管。晶体管144被用作用来选择像素120的晶体管。
注意，上述像素120的结构只是一个例子，有时不包括一部分的电路、一部分的晶体管或一部分的电容器等。或者，有时包括上述结构中不包括的电路、晶体管或电容器等。或者，有时一部分的电源电位不同。
晶体管141及晶体管142优选为OS晶体管。如上所述，OS晶体管的关态电流比Si晶体管小。换言之，通过作为晶体管141及晶体管142使用OS晶体管，可以长期间保持储存于节点FD的电荷。因此，可以在不使电路结构或工作方法复杂化的情况下采用在所有的像素中同时进行电荷存储工作的全局快门方式。
另外，晶体管143及晶体管144也可以是OS晶体管。通过不仅晶体管141至晶体管144，而且摄像装置10所包括的驱动电路等也使用OS晶体管形成，由此可以省略Si晶体管的制造工序。因此，可以使摄像装置10的制造工序简化。
图10A示意性地示出全局快门方式的工作方法，图10B示意性地示出卷帘快门方式的工作方法。在图10A和图10B中，“E”表示可以进行曝光工作的期间，“R”表示可以进行读出工作的期间。另外，p表示作为任意的第p(p为2以上的整数)帧的第p帧。另外，p-1表示第p帧的上一个帧，p+1表示第p帧的下一个帧。如图8所示，像素被配置为矩阵状。另外，Row[1]表示第1行的像素，Row[M]表示第M行(最后一行)的像素。
图10A示意性地表示全局快门方式的工作方法。全局快门方式是在所有像素中同时进行曝光，然后按行读出数据的工作方法。由此，即使拍摄运动物体也可以获得没有畸变的图像。
图10B示意性地表示卷帘快门方式的工作方法。卷帘快门方式是按行依次进行曝光及数据读出的工作方法。没有在所有像素中的撮像的同时性，因此在拍摄运动物体时，图像中会产生畸变。
另外，摄像电路11也可以采用卷帘快门方式。
因为OS晶体管的电特性变动的温度依赖性比Si晶体管小，所以OS晶体管可以在极宽的温度范围中使用。因此，OS晶体管优选用于安装在汽车等的传感器等半导体装置。
另外，如图11A所示，像素120也可以具有节点FD与电容器连接的结构。另外，如图11B所示，像素120也可以具有光电转换元件131的方向与图9相反的结构。
另外，如图12A所示，像素120中的晶体管141至晶体管144也可以设置有背栅极。通过采用该结构，可以控制晶体管141至晶体管144的阈值电压。
可以对各背栅极施加不同的电位。例如，对晶体管141的背栅极施加电位VBG1，对晶体管142的背栅极施加电位VBG2，对晶体管143的背栅极施加电位VBG3，对晶体管144的背栅极施加电位VBG4。
或者，如图12B所示，与晶体管141及晶体管142所包括的背栅极连接的布线也可以彼此电连接。另外，与晶体管143及晶体管144所包括的背栅极连接的布线也可以彼此电连接。在此情况下，例如可以对晶体管141的背栅极及晶体管142的背栅极施加电位VBG1，对晶体管143的背栅极及晶体管144的背栅极施加电位VBG3。
如上所述，在对n沟道晶体管的背栅极施加负电位时，阈值电压增加。另一方面，在对背栅极施加正电位时，阈值电压减少。因此，在以预定的栅极电压控制各晶体管的导通和关闭的情况下，通过对背栅极施加负电位，可以降低关态电流。另外，在对背栅极施加正电位时，可以增加通态电流。
另外，如上所述，作为晶体管143及晶体管144优选使用通态电流高的晶体管。通过对晶体管143及晶体管144的背栅极施加正电位，可以增加通态电流。因此，可以迅速地确定信号OUT的电位。换言之，可以以高频率进行工作，从而可以使摄像装置10的工作高速化。
另外，如图12C所示，晶体管144也可以具有其栅极与背栅极彼此电连接的结构。换言之，可以对栅极及背栅极施加相同电位的结构。
在摄像装置的内部，使用各电源电位、信号电位以及上述施加到背栅极的电位等多种电位。如果从摄像装置的外部供应多种电位，端子数等就会增加。由此，优选在该摄像装置内部设置生成多种电位的电源电路。
<像素电路的工作实例>
参照图13所示的时序图对图12A所示的像素电路的工作进行说明。在时序图中，V1为比参考电位高的电位，例如可以为高电源电位(VH)。V0为参考电位，即源极电位，例如可以为低电源电位(VL)。
首先，在时刻T1，将信号RS及信号TX的电位设定为V1，来使晶体管141及晶体管142导通，节点FD被复位至复位电位(例如VH)(复位工作)。此时，通过将电位VBG1及电位VBG2设定为比V0高的电位(＞V0)，可以提高晶体管141及晶体管142的通态电流，而可以迅速地进行复位工作。
在时刻T2，将信号RS的电位设定为V0，来使晶体管142关闭，结束复位工作，开始存储工作。此时，通过将电位VBG2设定为比V0低的电位，可以降低晶体管142的关态电流，可以防止由泄漏电流引起的向节点FD的电荷供应。另外，在时刻T2，也可以将电位VBG1的电位设定为V0。
在时刻T3，将信号TX的电位设定为V0，来使晶体管141关闭，节点FD的电位被确定且保持(保持工作)。此时，通过将信号VBG1设定为比V0低的电位(＜V0)，可以降低晶体管141的关态电流，从而可以防止由泄漏电流引起的来自节点FD的电荷流出。
在时刻T4，将信号SE的电位设定为V1，来使晶体管144导通，根据流过晶体管143的电流，信号OUT的电位发生变化(读出工作)。此时，通过将电位VBG3及电位VBG4设定为比V0高的电位(＞V0)，可以提高晶体管143及晶体管144的通态电流，从而可以迅速地确定信号OUT的电位。
在时刻T5，将信号SE的电位设定为V0，来使晶体管144关闭，结束读出工作。另外，直到读出工作结束为止，优选将信号VBG1及信号VBG2的电位保持为比V0低的电位(＜V0)，以避免节点FD的电位发生变化。另外，在上述说明中，也可以以与信号VBG1相同的时序改变信号VBG2的电位。
通过上述步骤，可以读出对应于节点FD的电位的信号。在使图9所示的像素120进行工作时，省略图13所示的时序图的电位VBG1至电位VBG4的控制即可。在使图12B所示的像素120进行工作时，省略图13所示的时序图的电位VBG2及电位VBG4的控制即可。
<晶体管共享型像素电路>
另外，如图14A和图14B所示，本发明的一个方式的像素电路也可以具有多个像素共享晶体管的结构。
在图14A所示的晶体管共享型像素中，像素120a至像素120d具有分别包括光电转换元件131、晶体管141及晶体管145且共享晶体管142至晶体管144的结构。像素120a至像素120d所包括的晶体管141的工作分别由信号TXa至信号TXd控制。另外，晶体管145的工作由信号GPD控制，通过将晶体管145的源极和漏极中的一个电连接到光电转换元件131的阴极，可以将电位保持在光电转换元件131的阴极中。因此，适于采用同时在所有的像素中依次进行复位工作、存储工作、保持工作并在各像素中分别进行读出工作的全局快门方式的摄像。另外，在晶体管145的源极和漏极中的一个与光电转换元件131的阳极电连接的情况下，可以将电位保持在光电转换元件131的阳极中。
在图14B所示的晶体管共享型像素中，像素120a至像素120d具有分别包括光电转换元件131及晶体管141且共享晶体管142至晶体管144的结构。换言之，图14B所示的像素的结构与图14A所示的像素的结构的不同之处在于前者不包括晶体管145。
在图14B所示的结构中，可以在各像素中依次进行复位工作、存储工作、保持工作及读出工作，主要适于采用卷帘快门方式的摄像。另外，由于不包括晶体管145，所以可以减少每个像素的晶体管数，而可以降低每个像素的占有面积。
另外，图14A和图14B中示出像素120a、像素120b、像素120c及像素120d的四个像素共享晶体管的情况，但是也可以采用两个像素、三个像素或五个以上的像素共享晶体管的结构。
<像素的结构实例>
图15是说明像素120的具体结构实例的截面图，并是示出像素电路所包括的晶体管141至晶体管144的沟道长度方向的截面图。
注意，虽然在本实施方式中说明的截面图中，布线、电极、金属层及接触插头(导电体182)为单独的构成要素，但是在附图上彼此电连接的构成要素有时在实际的电路中被认作为同一个构成要素。此外，布线、电极及金属层等构成要素通过导电体182彼此连接的方式仅是一个例子，而有时各构成要素不通过导电体182直接连接。
另外，在衬底及晶体管等各构成要素上设置有用作保护膜、层间绝缘膜或平坦化膜的绝缘层181a至绝缘层181k等。例如，绝缘层181a至绝缘层181k可以使用氧化硅膜、氧氮化硅膜等无机绝缘膜。或者，也可以使用丙烯酸树脂、聚酰亚胺樹脂等有机绝缘膜等。根据需要可以通过CMP(Chemical Mechanical Polishing：化学机械抛光)法等对绝缘层181a至绝缘层181k等的顶面进行平坦化处理。
另外，有时不设置附图所示的布线及晶体管等的一部分，或者有时各层包括在附图中未图示的布线及晶体管等。
像素120可以包括层1100及层1200。
层1100可以包括光电转换元件131。作为光电转换元件131，例如可以使用具有两个端子的光电二极管。作为该光电二极管，可以使用：使用单晶硅衬底的pn型光电二极管；使用非晶硅薄膜、微晶硅薄膜或多晶硅薄膜的pin型光电二极管；使用硒、硒化合物或有机化合物的光电二极管；等。
在图15中，作为层1100所包括的光电转换元件131示出使用单晶硅衬底的pn型光电二极管。该光电转换元件131可以具有包括p+区域620、p-区域630、n型区域640、p+区域650的结构。
层1200可以包括构成像素电路的OS晶体管，在图15中，示出像素电路所包括的晶体管141至晶体管144。如此，可以实现光电转换元件131与晶体管重叠的结构，由此可以增大光电转换元件131的受光面积。
在形成OS晶体管的区域与形成Si器件(Si晶体管或Si光电二极管等)的区域之间设置有绝缘层180。
优选在设置于Si器件附近的绝缘层中包含氢，以使硅的悬空键终结。另一方面，设置于晶体管141及晶体管142等的活性层的氧化物半导体层附近的绝缘层中的氢有可能成为在氧化物半导体层中生成载流子的原因之一。因此，该氢有时引起晶体管141及晶体管142等的可靠性的下降。因此，当层叠包含Si器件的一个层与包含OS晶体管的另一个层时，优选在它们之间设置具有防止氢扩散的功能的绝缘层180。通过设置绝缘层180，可以防止氢的扩散，由此可以提高Si器件及OS晶体管的可靠性。
作为绝缘层180，例如可以使用氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪、氧化钇稳定氧化锆(YSZ)等。
光电转换元件131的一个电极(n型区域640)例如可以通过两个导电体182及布线169电连接到晶体管141。
在此，由于导电体182以穿过绝缘层180的方式设置，所以优选导电体182也具有防止氢扩散的功能。例如，如图15所示，导电体182的至少与贯通口的侧壁接触的外侧为对氢具有阻挡性的导电体182b，并且导电体182的内侧为电阻低的导电体182a即可。例如，作为导电体182a及导电体182b分别可以使用钨及氮化钽等。此外，在包含氢等杂质的层不与导电体182接触的情况下，导电体182也可以仅由导电体182a或仅由导电体182b构成。
图15示出在层1200中设置有顶栅型OS晶体管的结构。例如，OS晶体管设置在形成于层1100上的绝缘层的叠层(绝缘层181a、绝缘层180、绝缘层181b)上，且包括氧化物半导体层230、用作源电极或漏电极的导电层240及导电层250、用作栅极绝缘层的绝缘层260、用作栅电极的导电层270。绝缘层181b也可以具有栅极绝缘层的功能。
晶体管141所包括的导电层270通过导电体182与布线161电连接。晶体管142所包括的导电层270通过导电体182与布线162电连接。晶体管144所包括的导电层270通过导电体182与布线163电连接。晶体管144所包括的导电层250通过导电体182与布线191电连接。
可以对布线161供应信号TX。可以对布线162供应信号RS。可以对布线163供应信号SE。可以从布线191输出信号OUT。
另外，光电转换元件131所包括的p+区域620通过p+区域650及导电体182与布线171电连接。晶体管142所包括的导电层250通过导电体182与布线172电连接。晶体管143所包括的导电层240通过导电体182与布线173电连接。
可以对布线171施加电位VPD。可以对布线172施加电位VRS。可以对布线173施加电位VPI。
图15例示出在OS晶体管中设置用作背栅电极的导电层273的结构。在图15所示的结构中，有时经过层1100中的光会使晶体管的电特性变动，由此优选设置兼用作遮光层的背栅电极。此外，通过设置背栅极，可以控制OS晶体管的阈值电压等。
此外，像素120也可以具有图16所示的叠层结构。图16所示的像素120具有在衬底215上设置有层1200及层1100的结构。由于在OS晶体管上设置光电转换元件131，所以容易实现OS晶体管与光电转换元件131的一个电极之间的电连接。
图16示出将硒类材料用于光电转换层561的方式。使用硒类材料的光电转换元件131具有对于可见光的高外部量子效率。另外，由于硒类材料的光吸收系数高，所以具有易于将光电转换层561形成得较薄的优点。通过将硒类材料用于光电转换元件131，可以形成放大量因雪崩培增而增大的高灵敏度的传感器。就是说，通过将硒类材料用于光电转换层561，即使像素面积变小也可以获得充分的光电流。因此，可以认为采用硒类材料的光电转换元件131适合于低照度环境下的摄像。
作为硒类材料，可以使用非晶硒或结晶硒。结晶硒例如可以通过在形成非晶硒之后进行加热处理而形成。另外，通过使结晶硒的结晶粒径小于像素间距，可以减少各像素间的特性偏差。另外，与非晶硒相比，结晶硒对可见光的光谱灵敏度及光吸收系数高。
虽然图16示出单层的光电转换层561，但是如图17A所示，也可以在受光面一侧设置氧化镓、氧化铈或In-Ga-Zn氧化物等作为空穴注入阻挡层568。另外，如图17B所示，也可以在电极566一侧设置氧化镍或硫化锑等作为电子注入阻挡层569。另外，如图17C所示，也可以设置空穴注入阻挡层568及电子注入阻挡层569。
光电转换层561可以为含有铜、铟、硒的化合物(CIS)的层，也可以为含有铜、铟、镓、硒的化合物(CIGS)的层。在使用CIS及CIGS的光电转换元件中，可以与硒的单层同样地利用雪崩倍增。
作为采用硒类材料的光电转换元件131，例如可以采用在由金属材料等形成的电极566与透光导电层562之间具有光电转换层561的结构。此外，CIS及CIGS是p型半导体，也可以与其接触地设置n型半导体的硫化镉或硫化锌等以形成结合。
虽然图16示出透光导电层562与布线171直接接触的结构，但是如图17D所示，透光导电层562也可以通过布线588与布线171接触。虽然图16示出不使光电转换层561与透光导电层562在像素电路间分离的结构，但是也可以如图17E所示采用在像素电路间分离的结构。此外，在像素间的不具有电极566的区域中，优选使用绝缘体形成分隔壁567，以不使光电转换层561及透光导电层562产生裂缝，但是也可以如图18A、图18B所示采用不设置分隔壁567的结构。
此外，电极566及布线171等也可以采用多层结构。例如，如图18C所示，电极566也可以采用导电层566a和导电层566b的两层结构，而布线171也可以采用导电层171a和导电层171b的两层结构。在图18C的结构中，例如，优选选择低电阻的金属等来形成导电层566a及导电层171a，而选择与光电转换层561的接触特性好的金属等来形成导电层566b及导电层171b。通过采用这种结构，可以提高光电转换元件131的电特性。此外，一些种类的金属会因与透光导电层562接触而产生电蚀。即使将这种金属用于导电层171a，也通过导电层171b可以防止电蚀。
作为导电层566b及导电层171b，例如可以使用钼或钨等。此外，作为导电层566a及导电层171a，例如可以使用铝、钛或依次层叠钛、铝和钛的叠层。
另外，如图18D所示，透光导电层562可以通过导电体182及布线588与布线171连接。
分隔壁567可以使用无机绝缘体或绝缘有机树脂等形成。另外，分隔壁567也可以着色成黑色等以遮蔽向晶体管等照射的光和/或确定每一个像素的受光部的面积。
另外，像素120也可以具有图19所示的叠层结构。图19所示的像素120仅在层1100上与图16所示的像素120不同，其他结构都是相同的。
在图19中，层1100所包括的光电转换元件131为作为光电转换层使用非晶硅膜或微晶硅膜等的pin型光电二极管。该光电转换元件131可以具有包括n型半导体层565、i型半导体层564、p型半导体层563、电极566、布线171及布线588的结构。
电极566通过导电体182与晶体管141所包括的导电层240电连接。另外，p型的半导体层563通过布线588与布线171电连接。
i型半导体层564优选使用非晶硅。p型半导体层563及n型半导体层565可以使用包含赋予各自的导电型的掺杂剂的非晶硅或者微晶硅等。将非晶硅用于光电转换层的光电二极管在可见光波长区域内的灵敏度较高，而易于检测微弱的可见光。
此外，具有pin型薄膜光电二极管的方式的光电转换元件131的结构以及光电转换元件131与布线的连接方式也可以采用图20A至图20C所示的例子。另外，光电转换元件131的结构以及光电转换元件131与布线的连接方式不局限于此，也可以采用其他方式。
图20A示出设置有与光电转换元件131的p型半导体层563接触的透光导电层562的结构。透光导电层562被用作电极，而可以提高光电转换元件131的输出电流。
透光导电层562例如可以使用铟锡氧化物、包含硅的铟锡氧化物、包含锌的氧化铟、氧化锌、包含镓的氧化锌、包含铝的氧化锌、氧化锡、包含氟的氧化锡、包含锑的氧化锡、石墨烯或氧化石墨烯等。此外，透光导电层562不局限于单层，而也可以为不同膜的叠层。
图20B是透光导电层562通过导电体182及布线588与布线171连接的结构。另外，也可以采用光电转换元件131的p型半导体层563通过导电体182及布线588与布线171连接的结构。在图20B中，也可以不设置透光导电层562。
图20C示出在覆盖光电转换元件131的绝缘层181e中设置有使p型半导体层563露出的开口并且覆盖该开口的透光导电层562与布线171电连接的结构。
使用上述硒类材料或非晶硅等形成的光电转换元件131可以经过成膜工序、光刻工序、蚀刻工序等一般的半导体制造工序来制造。另外，由于硒类材料具有高电阻，也可以如图16所示那样采用光电转换层561不在电路间分离的结构。因此，可以以高成品率及低成本制造摄像装置。
另外，如图21A至图21C所示，像素120也可以具有层1100、层1200及层1300的叠层结构。图21A是示出晶体管141至晶体管144的沟道长度方向的截面图。图21B是图21A所示的点划线X1-X2的截面图，表示晶体管141的沟道宽度方向的截面。图21C是图21A所示的点划线Y1-Y2之间的截面图，示出晶体管143的沟道宽度方向的截面。
层1100也可以与上述像素120同样地包括光电转换元件131。在图21A中，示出光电转换元件131与图16的结构同样地包含硒类的结构，但是，光电转换元件131也可以与图19的结构同样地是pin型薄膜光电二极管的结构。
层1200也可以包括晶体管141及晶体管142。作为晶体管141及晶体管142，优选使用OS晶体管。
层1300也可以包括晶体管143及晶体管144。作为晶体管143及晶体管144，优选使用Si晶体管。Si晶体管的通态电流大，所以可以高效地放大节点FD的电位。
虽然图21A和图21C示出晶体管143及晶体管144具有鳍型结构的例子，但是如图22A所示，晶体管143及晶体管144也可以具有平面型结构。另外，如图22B所示，也可以为具有硅薄膜的活性层660的晶体管。活性层660可以使用多晶硅或SOI(Silicon onInsulator：绝缘体上硅)结构的单晶硅形成。
另外，如图23所示，层1100所包括的光电转换元件131也可以为使用单晶硅衬底的pn型光电二极管。
在采用该结构的情况下，优选在层1300上形成层1200之后，贴合另行形成的层1100。在此情况下，层1200中设置有绝缘层181i、金属层402a及金属层403a。另外，层1100中设置有绝缘层181j、金属层402b及金属层403b。
金属层402a及金属层403a以具有填埋于绝缘层181i中的区域的方式设置，金属层402a与晶体管141的源极和漏极中的一个电连接。另外，金属层403a通过导电体182与布线171电连接。金属层402b及金属层403b以具有填埋于绝缘层181j中的区域的方式设置，金属层402b与光电转换元件131的n型区域640电连接。另外，金属层403b通过p+区域650与p+区域620电连接。
如图23所示，金属层402a及金属层402b设置在分别与金属层403a及金属层403b直接接触的位置上，分别具有连接部402及连接部403。
在此，金属层402a及金属层402b的主要成分优选为同一金属元素。另外，金属层403a及金属层403b的主要成分优选为同一金属元素。另外，绝缘层181i及绝缘层181j优选由同一成分构成。
例如，金属层402a、金属层402b、金属层403a及金属层403b优选包含Cu、Al、Sn、Zn、W、Ag、Pt或Au等。从接合的容易性的观点来看，优选使用Cu、Al、W或Au。另外，绝缘层181i及绝缘层181j可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氮化钛等。
通过将上述同一金属材料用于各金属层402a、金属层402b、金属层403a及金属层403b，并且将上述同一绝缘材料用于各绝缘层181i及绝缘层181j，可以进行层1100与层1200的贴合工序。通过进行该贴合工序，可以获得金属层402a与金属层402b的电连接及金属层403a与金属层403b的电连接。另外，可以获得绝缘层181i与绝缘层181j的有机械强度的连接。
当接合金属层时，可以利用表面活化接合法。在该方法中，通过溅射等去除氧化膜或杂质吸附层等并使清洁化且活化了的表面接触而接合。或者，可以利用并用温度及压力使表面接合的扩散接合法等。上述方法都可以发生原子级的结合，因此可以获得电气上和机械上都优异的接合。
另外，当接合绝缘层时，可以利用亲水性接合法等。在该方法中，在通过抛光等获得高平坦性之后，使利用氧等离子体等进行过亲水性处理的表面接触而暂时接合，利用热处理进行脱水，由此进行正式接合。亲水性接合法也发生原子级的结合，因此可以获得机械上优异的接合。
在贴合层1100与层1200的情况下，由于在各接合面绝缘层与金属层是混合的，所以，例如，组合表面活化接合法及亲水性接合法即可。
例如，可以采用在进行抛光之后使表面清洁化，对金属层的表面进行防氧处理，然后进行亲水性处理来进行接合的方法等。另外，也可以作为金属层的表面使用Au等难氧化性金属，进行亲水性处理。另外，也可以使用上述以外的接合方法。
由于贴合是在完成各层所包括的装置之后进行，因此可以利用最合适的工序制造各装置。因此，可以提高晶体管及光电转换元件的电特性及可靠性。
另外，在图23的结构中，作为相当于绝缘层180的层，在OS晶体管与Si晶体管之间设置绝缘层180a。另外，在OS晶体管与Si光电二极管之间设置绝缘层180b。
另外，在本发明的一个方式的摄像装置中，可以利用形成在层1300中的Si晶体管设置与像素电路不同的电路。作为该电路，例如可以举出栅极驱动器122、CDS电路123、A/D转换电路124及源极驱动器125等。
图24示出包括在上述电路中的任一个的晶体管146及晶体管147。晶体管146及晶体管147形成在与光电转换元件131重叠的区域中。换言之，上述电路形成在与像素120重叠的区域中。另外，在图24中，示出晶体管146为p沟道晶体管且晶体管147为n沟道晶体管的CMOS反相器的结构实例，但是也可以是其他的电路结构。
另外，如图25所示，晶体管147也可以为设置在层1200中的OS晶体管。在图25所示的结构中，可以利用贴合工序将晶体管146及晶体管147设置在彼此重叠的区域，由此可以减少电路面积。另外，在像素电路所包括的晶体管143及晶体管144为p沟道晶体管的情况下，设置在单晶硅衬底600中的晶体管都可以为p沟道晶体管，由此可以省略形成作为n沟道晶体管的Si晶体管的工序。
图26是对图15所示的结构附加层1400的结构的截面图，并示出相当于3个像素(像素120a、像素120b及像素120c)的区域。
在层1400中，可以设置遮光层1530、光学转换层1550a、光学转换层1550b、光学转换层1550c、微透镜阵列1540等。
在层1400中的与层1100接触的区域形成绝缘层181j。绝缘层181j可以使用对可见光透射性高的氧化硅膜等。另外，也可以作为钝化膜层叠氮化硅膜。此外，也可以作为反射防止膜层叠氧化铪等介电膜。
在绝缘层181j上可以设置有遮光层1530。遮光层1530设置在像素的边界及其附近，且具有遮蔽从倾斜方向进入的杂散光的功能。遮光层1530可以为铝、钨等的金属层或者层叠该金属层与被用作反射防止层的介电层的结构。
在绝缘层181j及遮光层1530上可以设置光学转换层1550a、光学转换层1550b、光学转换层1550c。例如，通过作为光学转换层1550a、光学转换层1550b及光学转换层1550c使用红色、绿色、蓝色、紫色、橙色、黄色、青色和洋红等的滤色片，可以获得彩色图像。
在本说明书等中，红色例如是指620nm以上且短于750nm的波长的光，绿色例如是指500nm以上且短于570nm的波长的光，蓝色例如是指450nm以上且短于500nm的波长的光。另外，紫色例如是指380nm以上且短于450nm的波长的光，橙色例如是指590nm以上且短于620nm的波长的光。另外，黄色例如是指蓝色的补色，青色例如是指红色的补色，品红色例如是指绿色的补色。
另外，通过作为光学转换层使用阻挡可见光线的波长以下的光的滤光片，可以形成红外线摄像装置。另外，通过作为光学转换层使用阻挡近红外线的波长以下的光的滤光片，可以形成远红外线摄像装置。另外，通过作为光学转换层使用阻挡可见光线的波长以上的光的滤光片，可以形成紫外线摄像装置。可以组合可见光的滤色片与红外线或紫外线的滤色片。
另外，通过将闪烁体用于光学转换层，可以形成用于X射线摄像装置等的获得使辐射强度可视化的图像的摄像装置。当透过拍摄对象的X射线等辐射入射到闪烁体时，由于光致发光现象而转换为可见光线或紫外光线等的光(荧光)。通过由光电转换元件131检测该光来获得图像数据。另外，也可以将该结构的摄像装置用于辐射探测器等。
闪烁体含有当被照射X射线或伽马射线等放射线时吸收放射线的能量而发射可见光或紫外线的物质。例如，可以使用将Gd2O2S：Tb、Gd2O2S：Pr、Gd2O2S：Eu、BaFCl：Eu、NaI、CsI、CaF2、BaF2、CeF3、LiF、LiI、ZnO分散到树脂或陶瓷中的材料。
在光学转换层1550a、光学转换层1550b、光学转换层1550c上也可以设置有微透镜阵列1540。透过微透镜阵列1540所具有的各透镜的光经由设置在其下的光学转换层1550a、光学转换层1550b、光学转换层1550c而照射到光电转换元件131。
在本实施方式中，描述了本发明的一个方式。或者，在其他实施方式中，描述本发明的一个方式。但是，本发明的一个方式不局限于此。换而言之，在本实施方式及其他的实施方式中，记载有各种各样的发明的方式，因此本发明的一个方式不局限于特定的方式。例如，虽然作为例子示出将本发明的一个方式适用于摄像装置的情况，但是本发明的一个方式不局限于此。根据情况或状况，也可以不将本发明的一个方式适用于摄像装置。例如，也可以将本发明的一个方式适用于具有其他功能的半导体装置。例如，作为本发明的一个方式，示出晶体管的沟道形成区域、源区域、漏区域等包含氧化物半导体的例子，但是本发明的一个方式不局限于此。根据情况或状况，本发明的一个方式的各种晶体管、晶体管的沟道形成区域、晶体管的源区域、漏区域等可以包含各种半导体。根据情况或状况，本发明的一个方式的各种晶体管、晶体管的沟道形成区域、或者晶体管的源区域、漏区域等可以包含硅、锗、硅锗、碳化硅、砷化镓、砷化铝镓、磷化铟、氮化镓和有机半导体等中的至少一个。另外，例如，根据情况或状况，本发明的一个方式的各种晶体管、晶体管的沟道形成区域、晶体管的源区域、漏区域等可以不包含氧化物半导体。例如，虽然作为例子示出本发明的一个方式采用全局快门方式的情况，但是本发明的一个方式不局限于此。根据情况或状况，本发明的一个方式可以采用卷帘快门方式等其他方式。根据情况或状况，本发明的一个方式也可以不使用全局快门方式。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式3
在本实施方式中，参照附图对能够用于本发明的一个方式的OS晶体管进行说明。注意，在本实施方式的附图中，为了明确起见，放大、缩小或省略部分构成要素。
图27A至图27C是本发明的一个方式的晶体管201的俯视图及截面图。图27A是俯视图，图27A所示的点划线X1-X2方向上的截面相当于图27B。另外，图27A所示的点划线Y1-Y2方向上的截面相当于图27C。
在本实施方式中说明的附图中，将点划线X1-X2方向称为沟道长度方向，将点划线Y1-Y2方向称为沟道宽度方向。
晶体管201包括：衬底215；与衬底215接触的导电层273；与衬底215及导电层273接触的绝缘层220；与绝缘层220接触的氧化物半导体层230；与氧化物半导体层230接触的导电层240及导电层250；与氧化物半导体层230接触的绝缘层260；与绝缘层260接触的导电层270。
根据需要可以在晶体管201上设置与氧化物半导体层230、导电层240、导电层250、绝缘层260及导电层270接触的绝缘层280。
氧化物半导体层230例如可以具有氧化物半导体层230a、氧化物半导体层230b、氧化物半导体层230c的三层结构。在此情况下，绝缘层260可以与氧化物半导体层230c接触。
导电层240和导电层250被用作源电极层或漏电极层，绝缘层260被用作栅极绝缘层，导电层270被用作栅电极层。
另外，通过将导电层273用作背栅电极层，可以增加通态电流或控制阈值电压。此外，导电层273也可以用作遮光层。
当想要增加通态电流时，例如，可以对导电层270及导电层273供应相同的电位来实现双栅晶体管。另外，当想要控制阈值电压时，可以对导电层273供应与导电层270不同的恒定电位。
在氧化物半导体层230中，与导电层240及导电层250接触的区域被用作源区域或漏区域。
由于氧化物半导体层230与导电层240及导电层250接触，因此在氧化物半导体层230中产生氧缺陷，由于该氧缺陷与残留在氧化物半导体层230中或从外部扩散的氢之间的相互作用，上述区域成为n型低电阻区域。
导电层240及导电层250与氧化物半导体层230的顶面接触而不与氧化物半导体层230的侧面接触。通过采用该结构，容易用绝缘层220所包含的氧填补氧化物半导体层230中的氧缺陷。
本发明的一个方式的晶体管也可以具有图28A至图28C所示的结构。图28A是晶体管202的俯视图，图28A所示的点划线X1-X2方向上的截面相当于图28B。另外，图28A所示的点划线Y1-Y2方向上的截面相当于图28C。
晶体管202在以下几点上与晶体管201不同：导电层240及导电层250与绝缘层220接触；以及导电层240及导电层250与氧化物半导体层230的侧面接触。上述以外的晶体管202的其他结构与晶体管201相同。
晶体管201及晶体管202为具有导电层270与导电层240及导电层250重叠的区域的顶栅结构。为了减少寄生电容，优选将该区域的沟道长度方向上的宽度设定为3nm以上且小于300nm。在该结构中，由于在氧化物半导体层230中没有形成偏置区域，所以容易形成通态电流高的晶体管。
本发明的一个方式的晶体管也可以具有图29A至图29C所示的结构。图29A是晶体管203的俯视图，图29A所示的点划线X1-X2方向上的截面相当于图29B。另外，图29A所示的点划线Y1-Y2方向上的截面相当于图29C。
晶体管203包括：衬底215；与衬底215接触的导电层273；与衬底215及导电层273接触的绝缘层220；与绝缘层220接触的氧化物半导体层230(氧化物半导体层230a、氧化物半导体层230b及氧化物半导体层230c)；与氧化物半导体层230c接触的绝缘层260；与绝缘层260接触的导电层270。
另外，在用作层间绝缘膜的绝缘层280中设置有与氧化物半导体层230的区域331接触的导电体300以及与氧化物半导体层230的区域332接触的导电体301。导电体300及导电体301用作源电极层的一部分或漏电极层的一部分。
优选对晶体管203中的区域331及区域332添加用来形成氧缺陷来提高导电率的杂质。作为在氧化物半导体层中形成氧缺陷的杂质，例如可以使用选自磷、砷、锑、硼、铝、硅、氮、氦、氖、氩、氪、氙、铟、氟、氯、钛、锌及碳中的一种以上。作为该杂质的添加方法，可以使用等离子体处理法、离子注入法、离子掺杂法、等离子体浸没离子注入法(Plasma-immersion ion implantation method)等。
通过将上述元素作为杂质元素添加到氧化物半导体层，氧化物半导体层中的金属元素与氧之间的键合被切断，形成氧缺陷。通过包含在氧化物半导体层中的氧缺陷与残留在氧化物半导体层中或在后面添加的氢之间的相互作用，可以提高氧化物半导体层的导电率。
当对通过添加杂质元素而形成有氧缺陷的氧化物半导体添加氢时，氢进入氧缺陷处而在导带附近形成施主能级。其结果是，可以形成氧化物导电体。这里氧化物导电体是指导电体化的氧化物半导体。
晶体管203具有自对准结构，不包括栅电极层与源电极层及漏电极层重叠的区域。自对准结构的晶体管由于栅电极层与源电极层及漏电极层之间的寄生电容极小，所以适合于高速工作。
本发明的一个方式的晶体管也可以具有图30A至图30C所示的结构。图30A是晶体管204的俯视图，图30A所示的点划线X1-X2方向上的截面相当于图30B。另外，图30A所示的点划线Y1-Y2方向上的截面相当于图30C。
晶体管204包括：衬底215；与衬底215接触的导电层273；与衬底215及导电层273接触的绝缘层220；与绝缘层220接触的氧化物半导体层230(氧化物半导体层230a、氧化物半导体层230b及氧化物半导体层230c)；与氧化物半导体层230b及氧化物半导体层230c接触的导电层240及导电层250；与氧化物半导体层230c接触的绝缘层260；以及与绝缘层260接触的导电层270。
另外，氧化物半导体层230c、绝缘层260及导电层270设置在开口中，该开口形成在晶体管204上的绝缘层280中且到达氧化物半导体层230b及绝缘层220。
在晶体管204的结构中，栅电极层与源电极层及漏电极层重叠的区域小，由此可以使寄生电容小。由此，晶体管204适合于高速工作。
另外，在本发明的一个方式的晶体管中，如图31A所示，氧化物半导体层230也可以由单层形成。或者，如图31B所示，氧化物半导体层230也可以由两个层形成。
另外，如图31C所示，本发明的一个方式的晶体管也可以不具有导电层273。
另外，在本发明的一个方式的晶体管中，为了将导电层270与导电层273电连接，例如，如图31D所示，可以在绝缘层220、氧化物半导体层230c及绝缘层260中设置到达导电层273的开口，并以覆盖该开口的方式形成导电层270。
另外，如图31E所示，在本发明的一个方式的晶体管中，导电层270也可以由导电层271及导电层272的叠层形成。
另外，在导电层240及导电层250设置于氧化物半导体层230上的本发明的一个方式的晶体管中，如图31F和图31G所示的俯视图(仅示出氧化物半导体层230、导电层240及导电层250)那样，可以使导电层240及导电层250的宽度(WSD)比氧化物半导体层230的宽度(WOS)短。当满足WOS≥WSD(WSD为WOS以下)的关系时，栅极电场容易施加到沟道形成区域整体，可以提高晶体管的电特性。
另外，虽然图31A至图31E示出晶体管201的变形例，但是上述变形例也可以应用于本实施方式中说明的其他晶体管。
在本发明的一个方式的晶体管中的任何结构中，作为栅电极层的导电层270(及导电层273)隔着绝缘层在沟道宽度方向上电性上包围氧化物半导体层230。通过采用该结构，可以提高通态电流。将该结构称为surrounded channel(s-channel)结构。
在具有氧化物半导体层230a及氧化物半导体层230b的晶体管以及具有氧化物半导体层230a、氧化物半导体层230b及氧化物半导体层230c的晶体管中，通过适当地选择构成氧化物半导体层230的两层或三层的材料，可以使电流流过氧化物半导体层230b。由于电流流过氧化物半导体层230b，因此不容易受到界面散射的影响，所以可以获得大的通态电流。
通过采用上述结构的晶体管，可以使半导体装置具有良好的电特性。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式4
在本实施方式中，对实施方式3所示的晶体管的构成要素进行详细的说明。
<构成要素>
作为衬底215，可以使用玻璃衬底、石英衬底、半导体衬底、陶瓷衬底、对表面进行了绝缘处理的金属衬底等。或者，作为衬底215，可以使用形成有晶体管或光电二极管的硅衬底以及形成有绝缘层、布线、用作接触插头的导电体等的硅衬底。另外，当对硅衬底形成p沟道晶体管时，优选使用具有n-型导电型的硅衬底。另外，也可以使用包括n-型或i型硅层的SOI衬底。另外，当对硅衬底设置的晶体管为p沟道晶体管时，优选使用形成晶体管的表面的晶体取向为(110)面的硅衬底。通过在(110)面形成p沟道晶体管，可以提高迁移率。
绝缘层220除了防止杂质从包含在衬底215中的构成要素扩散的功能以外，还可以具有对氧化物半导体层230供应氧的功能。因此，绝缘层220优选为含氧的绝缘膜，更优选为包含比化学计量组成多的氧的绝缘膜。例如，绝缘层220为利用TDS法进行在膜表面温度为100℃以上且700℃以下，优选为100℃以上且500℃以下的加热处理而测得的换算为氧原子的氧释放量为1.0×1019atoms/cm3以上的膜。此外，当衬底215是形成有其他器件的衬底时，绝缘层220还用作层间绝缘膜。在此情况下，优选利用CMP法等进行平坦化处理，以使其表面平坦。
作为用作背栅电极层的导电层273例如可以使用Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Mn、Nd、Sc、Ta及W等的导电膜。另外，也可以使用上述材料的合金或上述材料的导电氮化物。另外，也可以使用选自上述材料、上述材料的合金及上述材料的导电氮化物中的多种材料的叠层。
例如，作为绝缘层220可以使用氧化铝、氧化镁、氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽等氧化物绝缘膜、氮化硅、氮氧化硅、氮化铝和氮氧化铝等氮化物绝缘膜或者这些材料的混合材料。此外，也可以使用上述材料的叠层。
氧化物半导体层230可以具有从绝缘层220一侧依次层叠氧化物半导体层230a、氧化物半导体层230b及氧化物半导体层230c的三层结构。
此外，当氧化物半导体层230为单层时，可以使用相当于本实施方式所示的氧化物半导体层230b的层。
当氧化物半导体层230为两层时，可以使用从绝缘层220一侧依次层叠相当于氧化物半导体层230a的层及相当于氧化物半导体层230b的层的叠层。当采用该结构时，也可以调换氧化物半导体层230a与氧化物半导体层230b。
例如，氧化物半导体层230b使用其电子亲和势(真空能级与导带底之间的能量差)大于氧化物半导体层230a及氧化物半导体层230c的氧化物半导体。
在上述结构中，当对导电层270施加电压时，沟道形成在氧化物半导体层230中的导带底的能量最低的氧化物半导体层230b中。由此，可以说：氧化物半导体层230b具有被用作半导体的区域，而氧化物半导体层230a及氧化物半导体层230c具有被用作绝缘体或半绝缘体的区域。
另外，能够用于氧化物半导体层230a、氧化物半导体层230b及氧化物半导体层230c的氧化物半导体优选至少包含In或Zn。或者，优选包含In和Zn的两者。另外，为了减少使用该氧化物半导体的晶体管的电特性偏差，氧化物半导体除了上述元素以外优选还包含Al、Ga、Y或Sn等稳定剂(stabilizer)。
例如，氧化物半导体层230a及氧化物半导体层230c可以使用In:Ga:Zn＝1:3:2、1:3:3、1:3:4、1:3:6、1：4：5、1:6:4、1:9:6(原子数比)或其附近的原子数比的In-Ga-Zn氧化物等。此外，氧化物半导体层230b可以使用In:Ga:Zn＝1:1:1、2:1:3、5:5:6、3:1:2、3：1：4、5:1:6、4:2:3(原子数比)或其附近的原子数比的In-Ga-Zn氧化物等。
氧化物半导体层230a、氧化物半导体层230b及氧化物半导体层230c也可以包含结晶部。例如，通过使用c轴取向结晶，能够对晶体管赋予稳定的电特性。另外，c轴取向的结晶抗弯曲，由此可以提高使用柔性衬底的半导体装置的可靠性。
作为用作源电极层的导电层240及用作漏电极层的导电层250，例如可以使用选自Al、Cr、Cu、Ta、Ti、Mo、W、Ni、Mn、Nd、Sc及该金属材料的合金或导电性氮化物中的材料的单层或叠层。当使用导电性氮化物的氮化钽时，可以防止氧化。此外，也可以使用低电阻的Cu或Cu-Mn等合金与上述材料的叠层。
上述材料具有从氧化物半导体层抽出氧的性质。由此，在氧化物半导体层的与上述材料接触的区域中，氧化物半导体层中的氧被脱离而形成氧缺陷。包含于氧化物半导体层中的微量的氢与该氧缺陷键合而使该区域明显地n型化。因此，可以将该n型化的区域用作晶体管的源极或漏极。
作为用作栅极绝缘层的绝缘层260，可以使用包含氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽中的一种以上的绝缘膜。此外，绝缘层260也可以是上述材料的叠层。
此外，作为与氧化物半导体层230接触的绝缘层220及绝缘层260优选使用氮氧化物的释放量少的膜。当氮氧化物的释放量多的绝缘层与氧化物半导体接触时，有时因氮氧化物导致能级密度变高。
通过作为绝缘层220及绝缘层260使用上述绝缘膜，可以降低晶体管的阈值电压的漂移，由此可以降低晶体管的电特性变动。
作为用作栅电极层的导电层270例如可以使用Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Mn、Nd、Sc、Ta及W等的导电膜。另外，也可以使用上述材料的合金或上述材料的导电氮化物。此外，也可以使用选自上述材料、上述材料的合金及上述材料的导电氮化物中的多种材料的叠层。典型的是，可以使用钨、钨与氮化钛的叠层、钨与氮化钽的叠层等。另外，也可以使用低电阻的Cu或Cu-Mn等合金或者上述材料与Cu或Cu-Mn等合金的叠层。例如，可以作为导电层271使用氮化钛，作为导电层272使用钨，以便形成导电层270。
另外，作为导电层270也可以使用In-Ga-Zn氧化物、氧化锌、氧化铟、氧化锡、氧化铟锡等氧化物导电层。通过以接触于绝缘层260的方式设置氧化物导电层，可以从该氧化物导电层对氧化物半导体层230供应氧。
作为绝缘层280可以使用包含氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽中的一种以上的绝缘膜。此外，该绝缘层也可以是上述材料的叠层。
在此，绝缘层280优选与绝缘层220同样地包含比化学计量组成多的氧。能够使从绝缘层280释放的氧穿过绝缘层260扩散到氧化物半导体层230的沟道形成区域，因此能够用氧填补形成在沟道形成区域中的氧缺陷。由此，能够获得稳定的晶体管电特性。
此外，在晶体管上或绝缘层280上，优选设置具有杂质阻挡效果的膜。作为该阻挡膜，可以使用氮化硅膜、氮化铝膜或氧化铝膜等。
氮化绝缘膜具有阻挡水分等的功能，可以提高晶体管的可靠性。氧化铝膜的不使氢、水分等杂质以及氧双方透过的阻挡效果高。因此，将氧化铝膜适合用作具有如下效果的保护膜：在晶体管的制造工序中及制造晶体管之后，防止氢、水分等杂质向氧化物半导体层230混入；防止从氧化物半导体层释放氧；防止氧从绝缘层220的不必要的释放。
为了实现半导体装置的高集成化，晶体管的微型化是必不可少的。另一方面，晶体管有随着微型化其电特性劣化的倾向，例如，沟道宽度的缩短会导致通态电流的降低。
在本发明的一个方式的晶体管中，可以由氧化物半导体层230c覆盖其中形成沟道的氧化物半导体层230b。在该结构中，沟道形成层不与栅极绝缘层接触，由此能够抑制在沟道形成层与栅极绝缘层的界面产生的载流子散射，可以增高晶体管的通态电流。
在本发明的一个方式的晶体管中，如上所述，以在沟道宽度方向上电性上包围氧化物半导体层230的方式形成有栅电极层(导电层270)，因此氧化物半导体层230除了垂直于顶面的方向上被施加栅极电场之外，垂直于侧面的方向上也被施加栅极电场。换言之，栅极电场被施加到沟道形成层整体，实效沟道宽度扩大，由此可以进一步提高通态电流。
<各构成要素的形成方法例子>
虽然本实施方式中说明的金属膜、半导体膜及无机绝缘膜等各种膜可以典型地利用溅射法或等离子体CVD法形成，但是也可以利用热CVD法等其他方法形成。作为热CVD法的例子，可以举出MOCVD(Metal Organic Chemical Vapor Deposition：有机金属化学气相沉积)法或ALD(Atomic Layer Deposition：原子层沉积)法等。
由于热CVD法是不使用等离子体的成膜方法，因此具有不产生等离子体损伤所引起的缺陷的优点。
此外，利用热CVD法的成膜可以以如下方式进行：将源气体及氧化剂同时供应到腔室内，将腔室内的压力设定为大气压或减压，使其在衬底附近或在衬底上起反应。
利用ALD法的成膜可以以如下方式进行：将腔室内的压力设定为大气压或减压，将用于反应的源气体引入腔室并起反应，并且按该顺序反复地引入气体。另外，也可以将惰性气体(氩或氮等)用作载流子气体与源气体一并引入。例如，也可以将两种以上的源气体依次供应到腔室内。此时，在第一源气体起反应之后引入惰性气体，然后引入第二源气体，以防止多种源气体混合。或者，也可以不引入惰性气体而通过真空抽气将第一源气体排出，然后引入第二源气体。第一源气体附着到衬底表面且起反应来形成第一层，之后引入的第二源气体附着且起反应，由此第二层层叠在第一层上而形成薄膜。通过按该顺序反复多次地引入气体直到获得所希望的厚度为止，可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据反复引入气体的次数来进行调节，因此，ALD法可以准确地调节厚度而适用于制造微型FET。
当形成氧化物半导体层时，也可以使用对向靶材式溅射装置。另外，也可以将使用该对向靶材式溅射装置的成膜方法称为VDSP(vapor deposition SP)。
通过使用对向靶材式溅射装置形成氧化物半导体层，可以减少在形成氧化物半导体层时产生的等离子体损伤。因此，可以减少膜中的氧缺陷。此外，通过使用对向靶材式溅射装置可以在低压下进行成膜，从而可以减少所形成的氧化物半导体层中的杂质浓度(例如，氢、稀有气体(氩等)、水等)。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式5
以下，对可用于在本发明的一个方式中公开的晶体管的CAC-OS的构成进行说明。
CAC-OS例如是指包含在氧化物半导体中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在氧化物半导体中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克(mosaic)状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。
氧化物半导体优选至少包含铟。尤其是，优选包含铟及锌。除此之外，也可以还包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以将In-Ga-Zn氧化物称为CAC-IGZO)是指材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数))或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数))等以及镓氧化物(以下，称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下，称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数))等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下，也称为云状)。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合氧化物半导体。在本说明书中，例如，当第一区域的In与元素M的原子数比大于第二区域的In与元素M的原子数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与氧化物半导体的材料构成有关。CAC-OS是指如下构成：在包含In、Ga、Zn及O的材料构成中，一部分中观察到以Ga为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域分别以马赛克状无规律地分散。因此，在CAC-OS中，结晶结构是次要因素。
CAC-OS不包含组成不同的二种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意，有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS是指如下构成：一部分中观察到以该元素为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域分别以马赛克状无规律地分散。
CAC-OS例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为成膜气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。另外，成膜时的成膜气体的总流量中的氧气体的流量比越低越好，例如，将氧气体的流量比设定为0％以上且低于30％，优选为0％以上且10％以下。
CAC-OS具有如下特征：通过根据X射线衍射(XRD：X-ray diffraction)测定法之一的out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，根据X射线衍射，可知在测定区域中没有a-b面方向及c轴方向上的取向。
另外，在通过照射束径为1nm的电子束(也称为纳米束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构具有在平面方向及截面方向上没有取向的nc(nano-crystal)结构。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析图像，可确认到：具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，CAC-OS具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在此，以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现高通态电流(Ion)及高场效应迁移率(μ)。
另外，使用CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适用于显示器等各种半导体装置。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式6
在本实施方式中，对容纳图像传感器芯片的封装及相机模块的一个例子进行说明。可以将本发明的一个方式的摄像装置的结构用于该图像传感器芯片。由此，可以使收纳该图像传感器芯片的封装或包括相机模块的电子设备的工作高速化。
图32A是容纳图像传感器芯片的封装的顶面一侧的外观立体图。该封装包括固定图像传感器芯片850的封装衬底810、玻璃盖板820以及粘合两者的粘合剂830等。
图32B是该封装的底面一侧的外观立体图。封装的底面有以焊球为凸块(bump)840的BGA(Ball grid array：球栅阵列)结构。但是，不局限于BGA结构，还可以采用LGA(Landgrid array：地栅阵列)或PGA(Pin Grid Array：针栅阵列)等。
图32C是仅示出玻璃盖板820及粘合剂830的一部分的封装的立体图，图32D是该封装的截面图。在封装衬底810上形成有电极焊盘860，电极焊盘860通过通孔880及焊盘885与凸块840电连接。电极焊盘860通过布线870与图像传感器芯片850所具有的电极电连接。
另外，图33A是相机模块的顶面一侧的外观立体图，其模块中将图像传感器芯片容纳于透镜一体型封装中。该相机模块包括固定图像传感器芯片851的封装衬底811、透镜盖板821及透镜835等。另外，在封装衬底811与图像传感器芯片851之间也设置有具有摄像装置的驱动电路及信号转换电路等功能的IC芯片890。由此，形成SiP(System in Package：系统封装)。
图33B是该相机模块的底面一侧的外观立体图。该模块具有在封装衬底811的底面及其四个侧面上设置有安装用焊盘841的QFN(Quad flat no-lead package：四侧无引脚扁平封装)结构。注意，该结构仅为一个例子，也可以采用QFP(Quad flat package：四侧引脚扁平封装)及上述BGA等。
图33C是仅示出透镜盖板821及透镜835的一部分的模块的立体图，图33D是该相机模块的截面图。将焊盘841的一部分用作电极焊盘861，电极焊盘861通过线871与图像传感器芯片851及IC芯片890所包括的电极电连接。
通过将图像传感器芯片容纳于上述方式的封装中，可以容易进行安装，从而可以将图像传感器芯片安装在各种半导体装置及电子设备中。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式7
作为可以使用本发明的一个方式的摄像装置的电子设备，可以举出显示装置、个人计算机、具备记录媒体的图像存储装置及图像再现装置、移动电话、包括便携式的游戏机、便携式数据终端、电子书阅读器、拍摄装置诸如视频摄像机或数码相机等、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)以及自动售货机等。图34A至图34F示出这些电子设备的具体例子。
图34A是监控摄像机，该监控摄像机包括外壳951、透镜952及支撑部953等。作为在该监控摄像机中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。由此，可以使监控摄像机的工作高速化。注意，“监控摄像机”是一般名称，不局限于其用途。例如，具有监控摄像机的功能的装置被称为摄影机或视频摄像机。
图34B是视频摄像机，该视频摄像机包括第一外壳971、第二外壳972、显示部973、操作键974、透镜975、连接部976等。操作键974及透镜975设置在第一外壳971中，显示部973设置在第二外壳972中。作为在该视频摄像机中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。由此，可以使视频摄像机的工作高速化。
图34C是数码相机，该数码相机包括外壳961、快门按钮962、麦克风963、发光部967以及透镜965等。作为在该数码相机中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。由此，可以使数码相机的工作高速化。
图34D是手表型信息终端，该手表型信息终端包括外壳931、显示部932、腕带933、操作按钮935、表冠936以及相机939等。显示部932也可以为触摸面板。作为在该信息终端中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。由此，可以使手表型信息终端的工作高速化。
图34E是便携式数据终端，该便携式数据终端包括外壳911、显示部912、相机919等。通过显示部912所具有的触摸面板功能可以输入且输出信息。作为在该便携式数据终端中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。由此，可以使便携式数据终端的工作高速化。
图34F是移动电话，其外壳981包括显示部982、麦克风987、扬声器984、照相机989、输入输出端子986、操作用按钮985等。作为在该移动电话中用来取得图像的构件中的一个，可以具备本发明的一个方式的摄像装置。由此，可以使移动电话的工作高速化。
本实施方式可以与本说明书所示的其他实施方式适当地组合。
符号说明
10 摄像装置
11 摄像电路
12 图像处理电路
13 主体
14 控制器
21 控制器
22 图像处理区块
23 选择器
30 保持电路
30A 扫描链寄存器部
30B 寄存器部
31 寄存器
32 寄存器
33 图像处理部
34 开关部
35 晶体管
40 触发器电路
41 晶体管
42 电容器
43 缓冲电路
51 晶体管
52 电容器
53 晶体管
54 反相器
55 晶体管
56 电容器
57 晶体管
61 晶体管
62 晶体管
63 晶体管
64 晶体管
65 晶体管
66 晶体管
67 晶体管
68 晶体管
69 晶体管
70 晶体管
71 晶体管
83 电容器
86 电容器
90 锁存电路
91 反相器
92 反相器
120 像素
120a 像素
120b 像素
120c 像素
120d 像素
121 像素阵列
122 栅极驱动器
123 CDS电路
124 A/D转换电路
125 源极驱动器
131 光电转换元件
141 晶体管
142 晶体管
143 晶体管
144 晶体管
145 晶体管
146 晶体管
147 晶体管
161 布线
162 布线
163 布线
169 布线
171 布线
171a 导电层
171b 导电层
172 布线
173 布线
180 绝缘层
180a 绝缘层
180b 绝缘层
181a 绝缘层
181b 绝缘层
181e 绝缘层
181i 绝缘层
181j 绝缘层
181k 绝缘层
182 导电体
182a 导电体
182b 导电体
191 布线
201 晶体管
202 晶体管
203 晶体管
204 晶体管
215 衬底
220 绝缘层
230 氧化物半导体层
230a 氧化物半导体层
230b 氧化物半导体层
230c 氧化物半导体层
240 导电层
250 导电层
260 绝缘层
270 导电层
271 导电层
272 导电层
273 导电层
280 绝缘层
300 导电体
301 导电体
331 区域
332 区域
402 连接部
402a 金属层
402b 金属层
403 连接部
403a 金属层
403b 金属层
561 光电转换层
562 透光导电层
563 半导体层
564 半导体层
565 半导体层
566 电极
566a 导电层
566b 导电层
567 隔壁
568 空穴注入阻挡层
569 电子注入阻挡层
588 布线
600 单晶硅衬底
620 p+区域
630 p-区域
640 n型区域
650 p+区域
660 活性层
810 封装衬底
811 封装衬底
820 玻璃盖板
821 透镜盖板
830 粘合剂
835 透镜
840 凸块
841 焊盘
850 图像传感器芯片
851 图像传感器芯片
860 电极焊盘
861 电极焊盘
870 布线
871 布线
880 通孔
885 焊盘
890 IC芯片
911 外壳
912 显示部
919 照相机
931 外壳
932 显示部
933 腕带
935 按钮
936 表冠
939 照相机
951 外壳
952 透镜
953 支撑部
961 外壳
962 快门按钮
963 麦克风
965 透镜
967 发光部
971 外壳
972 外壳
973 显示部
974 按钮
975 透镜
976 连接部
981 外壳
982 显示部
984 扬声器
985 按钮
986 输入输出端子
987 麦克风
989 照相机
1100 层
1200 层
1300 层
1400 层
1530 遮光层
1540 微透镜阵列
1550a 光学转换层
1550b 光学转换层
1550c 光学转换层

Claims (11)

1.一种摄像装置，包括：
摄像电路；
第一控制器；
包括第一电路及第二电路的多个电路；以及
包括第一选择器及第二选择器的多个选择器，
其中，所述多个电路各包括图像处理部及第一保持电路，
所述多个选择器各包括开关部及第二保持电路，
所述第一保持电路包括第一晶体管，
所述第二保持电路包括第二晶体管，
所述摄像电路通过进行摄像工作来生成图像数据，
所述第一控制器控制向所述多个电路的供电，
所述第一电路的所述图像处理部对所述摄像电路所生成的图像数据进行处理，
所述第一电路的所述图像处理部对所述第二电路的所述图像处理部处理过的图像数据进行处理，
所述第一电路的所述第一保持电路接收第一参数，
所述第一电路的所述第一保持电路在停止向所述第一电路供电的状态下保持所述第一参数，
所述第一选择器的所述开关部输出从所述摄像电路所生成的所述图像数据及所述第一电路或所述第二电路的所述图像处理部处理过的所述图像数据选择的所述图像数据，
所述第一选择器的所述第二保持电路接收第二参数，
所述第一选择器的所述第二保持电路在停止向所述第一选择器供电的状态下保持所述第二参数，
并且，所述第一晶体管及所述第二晶体管各在沟道形成区域中包含金属氧化物。
2.根据权利要求1所述的摄像装置，
其中所述第一参数表示所述图像处理部进行处理时需要的数据，
并且所述第二参数表示从所述开关部输出的图像数据。
3.根据权利要求1所述的摄像装置，
其中所述第一保持电路包括第一寄存器及第二寄存器，
所述第二保持电路包括第三寄存器及第四寄存器，
所述第一寄存器将所述第一参数供应到所述第二寄存器，
所述第二寄存器将从所述第一寄存器接收的所述第一参数输出到所述图像处理部，
所述第三寄存器将所述第二参数供应到所述第四寄存器，
并且所述第四寄存器将从所述第三寄存器接收的所述第二参数输出到所述开关部。
4.根据权利要求3所述的摄像装置，
其中所述第二寄存器包括所述第一晶体管，
所述第四寄存器包括所述第二晶体管，
所述第一电路的所述第二寄存器在停止向所述第一电路供电的状态下保持所述第一参数，
并且所述第一选择器的所述第四寄存器在停止向所述第一选择器供电的状态下保持所述第二参数。
5.根据权利要求3所述的摄像装置，
其中所述第一寄存器及所述第三寄存器各包括触发器电路。
6.根据权利要求1所述的摄像装置，
其中所述多个电路为n个电路，
n为2以上的整数，
并且所述多个选择器为n+1个选择器。
7.根据权利要求1所述的摄像装置，
其中所述第一保持电路包括第一电容器，
所述第二保持电路包括第二电容器，
所述第一晶体管的源极或漏极电连接到所述第一电容器，
并且所述第二晶体管的源极或漏极电连接到所述第二电容器。
8.根据权利要求1所述的摄像装置，还包括第二控制器，
其中所述第二控制器控制向所述摄像电路及所述第一控制器的供电。
9.根据权利要求1所述的摄像装置，还包括主体，
其中所述主体生成所述第一参数及所述第二参数。
10.根据权利要求9所述的摄像装置，
其中所述第一控制器接收所述主体所生成的所述第一参数，
所述第一控制器接收所述主体所生成的所述第二参数，
所述第一控制器将所接收的所述第一参数供应到所述第一电路，
并且所述第一控制器将所接收的所述第二参数供应到所述第一选择器。
11.一种电子设备，包括：
权利要求1所述的摄像装置；以及
操作用按钮。
CN201711274991.2A 2016-12-27 2017-12-06 摄像装置及电子设备 Active CN108307131B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110805838.8A CN113660439A (zh) 2016-12-27 2017-12-06 摄像装置及电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-252967 2016-12-27
JP2016252967 2016-12-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110805838.8A Division CN113660439A (zh) 2016-12-27 2017-12-06 摄像装置及电子设备

Publications (2)

Publication Number Publication Date
CN108307131A true CN108307131A (zh) 2018-07-20
CN108307131B CN108307131B (zh) 2021-08-03

Family

ID=62630224

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711274991.2A Active CN108307131B (zh) 2016-12-27 2017-12-06 摄像装置及电子设备
CN202110805838.8A Pending CN113660439A (zh) 2016-12-27 2017-12-06 摄像装置及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110805838.8A Pending CN113660439A (zh) 2016-12-27 2017-12-06 摄像装置及电子设备

Country Status (4)

Country Link
US (1) US10455174B2 (zh)
JP (2) JP6961479B2 (zh)
KR (2) KR102499902B1 (zh)
CN (2) CN108307131B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750488A (zh) * 2019-10-29 2021-05-04 铠侠股份有限公司 半导体存储装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7007257B2 (ja) 2016-03-18 2022-01-24 株式会社半導体エネルギー研究所 撮像装置、モジュール、および電子機器
JP7221286B2 (ja) 2018-06-21 2023-02-13 株式会社半導体エネルギー研究所 撮像装置及びその動作方法、並びに電子機器
CN112385044A (zh) * 2018-07-17 2021-02-19 索尼半导体解决方案公司 摄像元件、层叠型摄像元件和固态摄像装置
JP7298373B2 (ja) * 2019-07-31 2023-06-27 株式会社リコー 光電変換装置、画像読取装置、及び画像形成装置
JP7414569B2 (ja) 2020-02-12 2024-01-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101052099A (zh) * 2006-04-03 2007-10-10 索尼株式会社 摄像装置及其光源推断装置
CN102301413A (zh) * 2009-02-02 2011-12-28 松下电器产业株式会社 影像信号处理装置、影像信号处理系统及影像信号处理方法
US20120272017A1 (en) * 2011-04-19 2012-10-25 Samsung Electronics Co., Ltd. Nonvolatile memory device and nonvolatile memory system and random data read method thereof
US20120306533A1 (en) * 2011-05-31 2012-12-06 Semiconductor Energy Laboratories, Co., Ltd. Semiconductor device
CN205193998U (zh) * 2015-10-30 2016-04-27 重庆金鑫智慧科技有限公司 一种物联网的家居警报装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456441B1 (ko) * 2002-01-18 2004-11-09 주식회사 휴맥스 저장 매체에 저장된 서비스의 중지 시점부터 서비스를제공하는 방법 및 장치
JP4146654B2 (ja) * 2002-02-28 2008-09-10 株式会社リコー 画像処理回路、複合画像処理回路、および、画像形成装置
JP3810419B2 (ja) * 2004-12-07 2006-08-16 松下電器産業株式会社 再構成可能な信号処理プロセッサ
JP4450737B2 (ja) * 2005-01-11 2010-04-14 富士通株式会社 半導体集積回路
JP4536618B2 (ja) * 2005-08-02 2010-09-01 富士通セミコンダクター株式会社 リコンフィグ可能な集積回路装置
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP2008233122A (ja) * 2007-03-16 2008-10-02 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP5204123B2 (ja) * 2007-11-13 2013-06-05 パナソニック株式会社 プログラマブルデバイス、デバイス制御方法及び情報処理システム
CN104485341A (zh) 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体装置
KR101700154B1 (ko) 2009-11-20 2017-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로와 회로
JP5508836B2 (ja) * 2009-12-24 2014-06-04 株式会社メガチップス 設定制御装置、および設定制御装置の動作方法
KR101473684B1 (ko) 2009-12-25 2014-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105590646B (zh) 2009-12-25 2019-01-08 株式会社半导体能源研究所 存储器装置、半导体器件和电子装置
KR101789975B1 (ko) * 2010-01-20 2017-10-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI562142B (en) 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
JP5883699B2 (ja) * 2011-04-13 2016-03-15 株式会社半導体エネルギー研究所 プログラマブルｌｓｉ
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
TWI591611B (zh) * 2011-11-30 2017-07-11 半導體能源研究所股份有限公司 半導體顯示裝置
JP6046514B2 (ja) 2012-03-01 2016-12-14 株式会社半導体エネルギー研究所 半導体装置
US8754693B2 (en) 2012-03-05 2014-06-17 Semiconductor Energy Laboratory Co., Ltd. Latch circuit and semiconductor device
JP6227890B2 (ja) 2012-05-02 2017-11-08 株式会社半導体エネルギー研究所 信号処理回路および制御回路
JP6208469B2 (ja) 2012-05-31 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
US9343120B2 (en) 2012-06-01 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. High speed processing unit with non-volatile register
JP6185311B2 (ja) * 2012-07-20 2017-08-23 株式会社半導体エネルギー研究所 電源制御回路、及び信号処理回路
KR102168987B1 (ko) 2012-10-17 2020-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 마이크로컨트롤러 및 그 제조 방법
JP5604700B2 (ja) * 2012-10-29 2014-10-15 弘一 関根 動き検出用撮像装置、動き検出カメラおよび動き検出システム
KR102112364B1 (ko) * 2012-12-06 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20150014007A (ko) * 2013-07-25 2015-02-06 삼성전자주식회사 이미지 센서 및 이를 포함하는 촬상 장치
JP6541360B2 (ja) 2014-02-07 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
JP6489757B2 (ja) * 2014-04-08 2019-03-27 キヤノン株式会社 画像処理装置、その制御方法及びプログラム
JP2016127471A (ja) * 2015-01-06 2016-07-11 株式会社半導体エネルギー研究所 撮像装置、及びそれを備える電気機器
US9912897B2 (en) 2015-05-11 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US20170365209A1 (en) 2016-06-17 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101052099A (zh) * 2006-04-03 2007-10-10 索尼株式会社 摄像装置及其光源推断装置
CN102301413A (zh) * 2009-02-02 2011-12-28 松下电器产业株式会社 影像信号处理装置、影像信号处理系统及影像信号处理方法
US20120272017A1 (en) * 2011-04-19 2012-10-25 Samsung Electronics Co., Ltd. Nonvolatile memory device and nonvolatile memory system and random data read method thereof
US20120306533A1 (en) * 2011-05-31 2012-12-06 Semiconductor Energy Laboratories, Co., Ltd. Semiconductor device
CN205193998U (zh) * 2015-10-30 2016-04-27 重庆金鑫智慧科技有限公司 一种物联网的家居警报装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750488A (zh) * 2019-10-29 2021-05-04 铠侠股份有限公司 半导体存储装置
CN112750488B (zh) * 2019-10-29 2023-12-26 铠侠股份有限公司 半导体存储装置

Also Published As

Publication number Publication date
CN108307131B (zh) 2021-08-03
CN113660439A (zh) 2021-11-16
JP6961479B2 (ja) 2021-11-05
KR102499902B1 (ko) 2023-02-16
KR20180076346A (ko) 2018-07-05
US20180184030A1 (en) 2018-06-28
JP7185744B2 (ja) 2022-12-07
JP2022009069A (ja) 2022-01-14
US10455174B2 (en) 2019-10-22
KR20230026364A (ko) 2023-02-24
JP2018107799A (ja) 2018-07-05

Similar Documents

Publication Publication Date Title
US11699068B2 (en) Imaging device, imaging module, electronic device, and imaging system
TWI812583B (zh) 攝像裝置、模組、電子裝置以及攝像裝置的工作方法
CN108307131A (zh) 摄像装置及电子设备
CN110651468B (zh) 摄像装置及电子设备
CN107040731B (zh) 摄像装置、模块、电子设备及摄像装置的工作方法
TW201644265A (zh) 攝像裝置、攝像裝置的驅動方法及電子裝置
CN110741630B (zh) 摄像装置及电子设备
JP6982132B2 (ja) 電子機器および撮像装置
JP2021027351A (ja) 撮像装置および電子機器
JP6904730B2 (ja) 撮像装置
TW202139689A (zh) 攝像裝置、其工作方法及電子裝置
JP2021100025A (ja) 撮像装置、撮像装置の駆動方法
CN112425153A (zh) 摄像面板及摄像装置
WO2021048676A1 (ja) 撮像装置および電子機器
CN112534802B (zh) 摄像装置的工作方法
WO2021130590A1 (ja) 撮像装置、および電子機器
WO2022018561A1 (ja) 撮像装置および電子機器
CN112425152A (zh) 摄像装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant