TW202139689A - 攝像裝置、其工作方法及電子裝置 - Google Patents

攝像裝置、其工作方法及電子裝置 Download PDF

Info

Publication number
TW202139689A
TW202139689A TW109138339A TW109138339A TW202139689A TW 202139689 A TW202139689 A TW 202139689A TW 109138339 A TW109138339 A TW 109138339A TW 109138339 A TW109138339 A TW 109138339A TW 202139689 A TW202139689 A TW 202139689A
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
layer
node
wiring
Prior art date
Application number
TW109138339A
Other languages
English (en)
Inventor
米田誠一
井上広樹
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202139689A publication Critical patent/TW202139689A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/47—Image sensors with pixel address output; Event-driven image sensors; Selection of pixels to be read out based on image data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/30—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising bulk heterojunctions, e.g. interpenetrating networks of donor and acceptor material domains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

提供一種低功耗的攝像裝置。像素包括第一電路及第二電路。第一電路可以生成攝像資料並保持與在起始圖框獲取的資料的差異資料。在第二電路中設置有比較該差異資料與任意設定的電壓範圍的比較電路。第二電路將根據該比較結果的讀出信號供應到第一電路。借助於這種結構，在差異資料被判定為在所設定的電壓範圍時不從像素讀出資料而只在差異資料被判定為不在所設定的電壓範圍時從像素讀出資料。

Description

攝像裝置、其工作方法及電子裝置
本發明的一個實施方式係關於一種攝像裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。此外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。由此，更明確而言，作為本說明書所公開的本發明的一個實施方式的技術領域的一個例子可以舉出半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、攝像裝置、這些裝置的工作方法或者這些裝置的製造方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。電晶體和半導體電路為半導體裝置的一個實施方式。此外，記憶體裝置、顯示裝置、攝像裝置、電子裝置有時包含半導體裝置。
使用形成在基板上的氧化物半導體薄膜構成電晶體的技術受到關注。例如，專利文獻1公開了將包括氧化物半導體的關態電流非常低的電晶體用於像素電路的攝像裝置。
[專利文獻1]日本專利申請公開第2011-119711號公報
當使用CMOS影像感測器等拍攝動態影像時，在每圖框中對所有像素獲取的資料進行讀出工作。當進行該工作時，有時在連續多圖框中獲取同一像素中被認為同一的資料。
例如，屋外靜止的拍攝對象隨時間經過受到自然光的明暗變化等影響，但是在相當於動態影像的圖框頻率，亦即1/10秒以下的短時段幾乎不發生能夠以視覺確認的變化。也就是說，在連續多圖框中取得被認為同一的資料。
每圖框讀出上述資料都耗電。若能省略對被認為同一的資料的讀出工作，就可以降低功耗。
鑒於此，本發明的一個實施方式的目的之一是提供一種低功耗的攝像裝置。此外，本發明的一個實施方式的目的之一是提供一種能夠檢測出拍攝對象的變化的攝像裝置。此外，本發明的一個實施方式的目的之一是提供一種可靠性高的攝像裝置。此外，本發明的一個實施方式的目的之一是提供一種新穎的攝像裝置等。此外，本發明的一個實施方式的目的之一是提供一種上述攝像裝置的工作方法。此外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置等。
注意，上述目的的記載不妨礙其他目的的存在。並且，本發明的一個實施方式不需要實現所有上述目的。上述目的以外的目的可以顯而易見地從說明書、圖式、申請專利範圍等的描述中看出，並且可以從該描述中抽取上述目的以外的目的。
本發明的一個實施方式係關於一種包括對相鄰圖框的資料進行比較來判定要讀出的像素的電路的攝像裝置。
本發明的一個實施方式是一種包括像素的攝像裝置，該像素包括第一電路及第二電路，第一電路包括第一節點、第二節點以及第一開關，第一節點具有保持在第一圖框期間生成的第一影像資料的功能，第一節點具有保持在第n圖框(n為2以上的自然數)期間生成的第二影像資料的功能，第二節點具有保持作為第一影像資料和第二影像資料的差異的差異資料的功能，第一開關具有控制第一影像資料及第二影像資料的輸出的功能，第二電路包括比較電路及輸出電路，比較電路具有判定差異資料是否在任意設定的電壓範圍的功能，當差異資料在電壓範圍時，輸出電路具有輸出使第一開關截止的電壓的功能，當差異資料不在電壓範圍時，輸出電路具有輸出使第一開關導通的電壓的功能。
第一電路可以包括光電轉換器件、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第一電容器以及第二電容器，光電轉換器件中的一個電極與第一電晶體的源極及汲極中的一個電連接，第一電晶體的源極及汲極中的另一個與第二電晶體的源極及汲極中的一個、第三電晶體的閘極、第一電容器中的一個電極及第二電容器中的一個電極電連接，第三電晶體的源極及汲極中的一個與第四電晶體的源極及汲極中的一個電連接，第三電晶體的源極及汲極中的另一個與第五電晶體的源極及汲極中的一個電連接，並且第二電容器中的另一個電極與第六電晶體的源極及汲極中的一個電連接。第五電晶體可以用作第一開關。
第一電路還可以包括第七電晶體，第七電晶體的源極及汲極中的一個與第一電晶體的源極及汲極中的另一個及第二電晶體的源極及汲極中的一個電連接，第七電晶體的源極及汲極中的另一個與第三電晶體的閘極、第一電容器中的一個電極及第二電容器中的一個電極電連接。
第一電晶體至第七電晶體較佳為在通道形成區域中包含金屬氧化物。金屬氧化物可以包含In、Zn、M (M為Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一個或多個)。
比較電路可以包括第一感測放大器及第二感測放大器，第一感測放大器包括第三節點，第二感測放大器包括第四節點，輸出電路包括第五節點，第一感測放大器包括輸入電壓範圍的下限電壓的第一輸入部，第二感測放大器包括輸入電壓範圍的上限電壓的第二輸入部，第一感測放大器和第二感測放大器都包括與第二節點電連接的第三輸入部，第三節點及第四節點與輸出電路電連接，並且第五節點與第一開關電連接。
第三輸入部可以與一個像素的第二節點電連接，第五節點可以與多個像素的第一開關電連接。
第二電路還可以包括反相器電路，並且，反相器電路、第一感測放大器、第二感測放大器及輸出電路所具有的電晶體可以在通道形成區域中包含矽。
此外，第一感測放大器和第二感測放大器都可以包括第一電源開關和第二電源開關，該第一電源開關包括p通道型電晶體，該第二電源開關包括n通道型電晶體，該n通道型電晶體也可以在通道形成區域中包含金屬氧化物。金屬氧化物較佳為包含In、Zn、M(M為Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一種或多種)。
第一電路和第二電路可以包括彼此重疊的區域。此外，多個第一電路和一個第二電路可以包括彼此重疊的區域。
此外，本發明的另一個實施方式是一種攝像裝置的工作方法，作為該工作方法，在像素中設定第一電壓及第二電壓(第一電壓＜第二電壓)，在第一圖框期間獲取第一影像資料，在第n圖框(n為2以上的自然數)期間獲取第二影像資料，計算出作為第一影像資料和第二影像資料的差異的第三電壓，比較第一電壓、第二電壓及第三電壓，當第三電壓大於第一電壓且小於第二電壓時，不從像素讀出第二資料，當第三電壓小於第一電壓或大於第二電壓時，從像素讀出第二資料。
根據本發明的一個實施方式，可以提供一種低功耗的攝像裝置。此外，可以提供一種能夠檢測出拍攝對象的變化的攝像裝置。此外，可以提供一種可靠性高的攝像裝置。此外，可以提供一種新穎的攝像裝置等。此外，可以提供一種上述攝像裝置的工作方法。此外，可以提供一種新穎的半導體裝置等。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於下面說明，所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。此外，在下面所說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，有時在不同的圖式中適當地省略或改變相同組件的陰影。
此外，亦即使在電路圖上為一個要素，如果在功能上沒有問題，該要素也可以使用多個要素構成。例如，有時被用作開關的多個電晶體可以串聯或並聯連接。此外，有時對電容器進行分割並將其配置在多個位置上。
此外，有時一個導電體具有佈線、電極及端子等多個功能，在本說明書中，有時對同一要素使用多個名稱。此外，即使在電路圖上示出要素之間直接連接的情況，有時實際上該要素之間藉由一個或多個導電體連接，本說明書中這種結構也包括在直接連接的範疇內。
實施方式1 在本實施方式中，參照圖式說明本發明的一個實施方式的攝像裝置。
本發明的一個實施方式具有比較各圖框間的資料並根據其結果判定是否進行讀出的功能。可以對每個像素控制是否進行讀出。
在像素中設置有第一電路及第二電路。第一電路可以生成攝像資料，並可以保持作為與起始圖框的資料的差異的差異資料。在第二電路中設置有比較該差異資料與任意設定的電壓範圍的電路。第二電路將根據該比較結果的讀出信號供應到第一電路。
借助於上述結構，例如，當該差異資料被判定是在所設定的電壓範圍時不從像素讀出資料，當該差異資料被判定不在所設定的電壓範圍時可以從像素讀出資料。
因此，當獲取可以被認為與起始圖框的資料相同的資料時，可以省略讀出工作，由此可以降低功耗。此外，當進行該工作時，以起始圖框的資料為基礎只改寫被進行了讀出的像素的資料來生成圖框資料即可。
＜像素電路＞ 圖1是本發明的一個實施方式的攝像裝置所包括的像素的電路圖。像素包括電路10及電路11。電路10具有生成並保持攝像資料的功能。此外，還可以保持在第一圖框(起始圖框)期間獲取的資料與在第n(n為2以上的自然數)圖框(物件圖框)期間獲取的資料的差異，亦即差異資料。電路11為判定電路，可以判定該差異資料的大小以判定是否從電路10讀出資料。
＜電路10＞ 電路10包括光電轉換器件101、電晶體102、電晶體103、電晶體104、電晶體105、電晶體106、電晶體107、電容器108、電容器109。此外，也可以省略電容器108。
光電轉換器件101中的一個電極與電晶體102的源極及汲極中的一個電連接。電晶體102的源極及汲極中的另一個與電晶體103的源極及汲極中的一個、電晶體104的閘極、電容器108中的一個電極及電容器109中的一個電極電連接。電晶體104的源極及汲極中的一個與電晶體105的源極及汲極中的一個電連接。電晶體104的源極及汲極中的另一個與電晶體106的源極及汲極中的一個電連接。電容器109中的另一個電極與電晶體107的源極及汲極中的一個電連接。
此外，電晶體106的閘極藉由佈線242與電路11電連接。電容器109中的另一個電極藉由佈線241與電路11電連接。
在此，電晶體102的源極及汲極中的另一個、電晶體103的源極及汲極中的一個、電晶體104的閘極、電容器108中的一個電極與電容器109中的一個電極的連接點(佈線)被稱為節點FD1。此外，電容器109中的另一個電極、電晶體107的源極及汲極中的一個與佈線241的連接點(佈線)被稱為節點FD2。節點FD1可以保持在各圖框期間獲取的資料。節點FD2可以保持起始圖框的資料或作為起始圖框的資料與物件圖框的資料的差異的差異資料。
光電轉換器件101中的另一個電極與佈線121電連接。電晶體103的源極及汲極中的另一個與佈線122電連接。電晶體105的源極及汲極中的另一個與佈線125電連接。電晶體106的源極及汲極中的另一個與佈線123電連接。電晶體107的源極及汲極中的另一個與佈線124電連接。
電晶體102的閘極與佈線231電連接。電晶體103的閘極與佈線232電連接。電晶體105的閘極與佈線234電連接。電晶體107的閘極與佈線233電連接。此外，佈線234還與電路11電連接。
佈線121至佈線124可以用作電源線。例如，佈線121可以為低電位電源線，佈線122、佈線123及佈線124可以為高電位電源線。此外，在圖1所示的結構中，光電轉換器件101的陰極一側與電晶體102電連接，由此電源線是如上所述的。另一方面，如圖2A所示，光電轉換器件101的陽極一側也可以與電晶體102電連接。在此情況下，佈線122可以為低電位電源線，佈線121、佈線123及佈線124可以為高電位電源線。
佈線231至佈線234可以用作控制各電晶體的導通的信號線。佈線125可以用作輸出線，例如，與具有相關雙取樣電路(CDS電路)、A/D轉換電路等的讀出電路電連接。
電晶體102具有控制節點FD1的電位的功能。電晶體103具有使節點FD1的電位重設的功能。電晶體104用作源極隨耦電路的組件。電晶體105及電晶體106具有選擇像素的輸出的功能。電晶體107具有使節點FD2的電位重設的功能。
電路10所具有的電晶體較佳為使用在通道形成區域中包含金屬氧化物的電晶體(以下稱為OS電晶體)。OS電晶體具有關態電流極低的特性。尤其是，電晶體102、電晶體103及電晶體107較佳為使用關態電流較低的電晶體。藉由作為這些電晶體使用OS電晶體，可以在節點FD1及節點FD2中保持電荷極長時間，由此可以讀出劣化較少的影像資料。
此外，電晶體102至電晶體107也可以使用在通道形成區域中包含矽的電晶體(以下稱為Si電晶體)。作為Si電晶體，可以舉出包含非晶矽的電晶體、包含具有結晶性的矽(微晶矽、低溫多晶矽、單晶矽)的電晶體等。Si電晶體的移動率高，適合於高速工作。
此外，在電晶體102及電晶體103為Si電晶體的情況下，如圖2B所示，較佳為採用還設置有電晶體111的結構。在此，電晶體111為OS電晶體。
電晶體111的源極及汲極中的一個與電晶體102的源極及汲極中的另一個及電晶體103的源極及汲極中的一個電連接。電晶體111的源極及汲極中的另一個與電晶體104的閘極、電容器108中的一個電極及電容器109中的一個電極電連接。
電晶體111的閘極與佈線235電連接。佈線235可以用作控制電晶體111的導通的信號線。
在圖2B的結構中，電晶體111的源極及汲極中的另一個、電晶體104的閘極、電容器108中的一個電極與電容器109中的一個電極的連接點(佈線)被稱為節點FD1。
因為電晶體111為關態電流低的OS電晶體，所以可以提高節點FD1及節點FD2的電荷保持功能。此外，光電轉換器件101可以為形成於矽基板中的嵌入式光電二極體，由此可以形成雜訊少的像素電路。
＜電路11＞ 圖3是電路11的電路圖。電路11包括作為比較電路的感測放大器11A及感測放大器11B。此外，還包括輸出電路11C。此外，連接於感測放大器11A、感測放大器11B及輸出電路11C的信號線的一部分與反相器171、反相器172連接。關於電路11的各組件的連接關係可以參照圖3，而省略詳細說明。
感測放大器11A具有如下結構：連接於高電位電源線(佈線127)的電源開關(電晶體131及電晶體133)與反相閂鎖電路(電晶體141、電晶體142、電晶體143、電晶體144)電連接，反相閂鎖電路藉由電晶體145及電晶體146與連接於低電位電源線(佈線128)的電源開關(電晶體135、電晶體137)電連接。
電晶體145的閘極藉由佈線241與電路10的節點FD2電連接。電晶體146的閘極與佈線238電連接。佈線238是被供應根據目的而設定的恆定電位的佈線。
此外，反相閂鎖電路的節點LATNB與電晶體147電連接，節點LATN與電晶體148電連接。電晶體147具有使節點LATNB預充電到佈線129的電位的功能。電晶體148具有使節點LATN預充電到佈線129的電位的功能。佈線129的電位例如可以為佈線127的電位與佈線128的電位的中間電位左右。
感測放大器11B具有如下結構：連接於高電位電源線(佈線127)的電源開關(電晶體132及電晶體134)與反相閂鎖電路(電晶體151、電晶體152、電晶體153、電晶體154)電連接，反相閂鎖電路藉由電晶體155及電晶體156與連接於低電位電源線(佈線128)的電源開關(電晶體136、電晶體138)電連接。
電晶體155的閘極藉由佈線241與電路10的節點FD2電連接。電晶體156的閘極與佈線239電連接。佈線239是被供應根據目的而設定的恆定電位的佈線。
此外，反相閂鎖電路的節點LATPB與電晶體157電連接，節點LATP與電晶體158電連接。電晶體157具有使節點LATPB預充電到佈線129的電位的功能。電晶體158具有使節點LATP預充電到佈線129的電位的功能。
輸出電路11C包括與高電位電源線(佈線127)連接的電源開關(電晶體161及電晶體162)、與低電位電源線(佈線128)連接的電源開關(電晶體167及電晶體168)、電晶體163、電晶體164、電晶體165、電晶體166、電晶體169。各電晶體與輸出節點PCTR電連接。
此外，電晶體164及電晶體165的閘極與節點LATN電連接。電晶體163及電晶體166的閘極與節點LATPB電連接。電晶體169的閘極藉由反相器172與佈線236電連接。輸出節點PCTR藉由佈線242與電路10所具有的電晶體106的閘極電連接。
電路11與佈線236、佈線234、佈線237電連接。佈線236、佈線234、佈線237是用來控制電晶體的導通的信號線。
當佈線236被供應高電位(“H”)時，節點PCTR的電位被強制成為高電位(“H”)，使得電路10的電晶體106導通。也就是說，可以使作為電路10所具有的兩個選擇電晶體之一的電晶體106強制導通。
佈線236可以與電晶體131、電晶體131、電晶體161的閘極電連接。此外，佈線236可以藉由反相器172與電晶體135、電晶體136、電晶體167、電晶體169的閘極電連接。
佈線234可以藉由反相器171與電晶體133、電晶體134、電晶體162的閘極電連接。此外，佈線234可以與電晶體137、電晶體138、電晶體168的閘極電連接。當佈線236被供應低電位(“L”)且佈線234被供應高電位(“H”)時，各電源開關可以成為導通狀態。
佈線237可以與電晶體147、電晶體148、電晶體157、電晶體158的閘極電連接。當佈線237被供應高電位(“H”)時，電晶體147、電晶體148、電晶體157、電晶體158導通，可以對節點LATNB、節點LATN、節點LATPB、節點LATP進行預充電。
電路11包括p通道型電晶體(電晶體131、電晶體132、電晶體133、電晶體134、電晶體141、電晶體143、電晶體151、電晶體153、電晶體161、電晶體162、電晶體164、電晶體169)。此外，還包括n通道型電晶體(電晶體135、電晶體136、電晶體137、電晶體138、電晶體142、電晶體144、電晶體145、電晶體146、電晶體147、電晶體148、電晶體152、電晶體154、電晶體155、電晶體156、電晶體157、電晶體158、電晶體165、電晶體166、電晶體167、電晶體168)。
這些電晶體較佳為使用Si電晶體。此外，n通道型電晶體也可以使用OS電晶體。尤其是，藉由使用OS電晶體作為構成電源開關的電晶體135、電晶體136、電晶體137、電晶體138，可以抑制非工作時產生在電源線間的不需要的洩漏電流，可以抑制功耗。
＜電路10及電路11的工作＞ 以下說明電路10及電路11的工作。工作有起始圖框的攝像工作及讀出工作、平時攝像工作、差異計算工作、判定工作等，將對這些工作依次進行說明。在以下說明中，“H”表示使n通道型電晶體導通的高電位信號及使p通道型電晶體非導通的高電位信號，“L”表示使n通道型電晶體非導通的低電位信號及使p通道型電晶體導通的低電位信號。
此外，在電路11中，佈線238被供應電位VN，佈線239被供應電位VP。電位VN和電位VP分別是用來判定的電壓範圍的下限電壓和上限電壓。該電壓範圍相當於起始圖框的資料和物件圖框的資料被認為同一的範圍。
＜起始圖框的攝像工作＞ 圖4是說明起始圖框的攝像工作(期間T1)、讀出工作(期間T2)的時序圖。此外，圖式中的[0]至[n](n為自然數)表示行數。以下只對行數[0]進行說明。
在期間T1，將佈線231的電位設定為“H”，將佈線232的電位設定為“H”，將佈線233的電位設定為“H”，將佈線236的電位設定為“L”，將佈線237的電位設定為“L”，並將佈線234[0:n]的電位設定為“L”，使得電路10中的電晶體102、電晶體103、電晶體107導通，光電轉換器件101的陰極及節點FD1的電位重設到佈線122的電位“VRES1”。此外，節點FD2的電位重設到佈線124的電位“VRES2”。
接著，藉由將佈線231的電位設定為“L”，根據光電轉換器件101的工作而在陰極中儲存電荷。此外，藉由將佈線232的電位設定為“L”，使電晶體103成為非導通，由此節點FD1的電位被保持為“VRES1”。
接著，在過了規定曝光時間之後，將佈線231的電位設定為“H”，由此儲存在光電轉換器件101的陰極中的電荷被傳輸到節點FD1。此時，節點FD1的電位下降了相應於被傳輸的電荷量的電位(“Vref”)，由此成為“VRES1-Vref”。此時，節點FD2處於被供應了“VRES2”的狀態。
接著，將佈線231的電位設定為“L”並將佈線233的電位設定為“L”，使得電晶體102及電晶體107非導通，由此節點FD1的電位被保持為“VRES1-Vref”。此外，節點FD2的電位被保持為“VRES2”。在此，“VRES2”可以說是取代起始圖框的資料的值。對起始圖框的攝像工作的說明到此為止。
＜起始圖框的讀出工作＞
在期間T2，將佈線231的電位設定為“L”，將佈線232的電位設定為“L”，將佈線233的電位設定為“L”，將佈線236的電位設定為“H”，將佈線237的電位設定為“L”，並將佈線234[0:n]的電位設定為“L”，使得電路11中的電源開關如圖5所示那樣都關閉而電晶體169導通。因此，輸出節點PCTR的電位成為“H”，使得電路10中的電晶體106導通而電晶體104的源極及汲極中的另一個被供應佈線123的電位(電源電位)。此外，圖式中的圈號表示電晶體的導通，而叉號表示電晶體的非導通。
接著，將佈線234[0]的電位設定為“H”，使得電晶體105導通，對應於節點FD1的電位的資料被輸出到佈線125。對起始圖框的讀出工作的說明到此為止。在此讀出的資料例如可以被儲存在圖框記憶體等中。
＜平時攝像工作及差異計算工作＞ 圖6是說明起始圖框的讀出工作(圖4的期間T2)之後的平時攝像工作及差異計算工作(期間T3)、差異判定工作及讀出工作(期間T4)的時序圖。
在期間T3，將佈線231的電位設定為“H”，將佈線232的電位設定為“H”，將佈線233的電位設定為“L”，將佈線236的電位設定為“L”，將佈線237的電位設定為“L”，並將佈線234[0:n]的電位設定為“L”，使得電晶體102、電晶體103導通，光電轉換器件101的陰極及節點FD1的電位重設到佈線122的電位“VRES1”。
此時，節點FD2處於浮動狀態，由於電容器109的電容耦合，節點FD2的電位成為加以節點FD1的電位的變化量的電位，亦即“VRES2+Vref”因為節點FD1的電位的變化量為“+Vref”。
接著，藉由將佈線231的電位設定為“L”，根據光電轉換器件101的工作而在陰極中儲存電荷。此外，藉由將佈線232的電位設定為“L”，使電晶體103成為非導通，由此節點FD1的電位被保持為“VRES1”。
接著，在過了規定曝光時間之後，將佈線231的電位設定為“H”，由此儲存在光電轉換器件101的陰極中的電荷被傳輸到節點FD1。此時，節點FD1的電位下降了相應於被傳輸的電荷量的電位(“Vtar1”)，由此成為“VRES1-Vtar1”。此外，由於電容器109的電容耦合，節點FD2的電位成為加以節點FD1的電位的變化量的電位，亦即“VRES2+Vref-Vtar1”因為節點FD1的電位的變化量為“-Vtar1”。
接著，將佈線231的電位設定為“L”，使得電晶體102非導通，由此節點FD1的電位被保持為“VRES1-Vtar1”。此外，節點FD2的電位被保持為“VRES2+Vref-Vtar1”。
平時攝像工作及差異計算工作是如上所述的。作為平時攝像工作的結果，節點FD1保持“VRES1-Vtar1”。此外，作為差異計算工作的結果，節點FD2保持“VRES2+Vref-Vtar1”。“VRES2”雖然是重設電位，但是也可以被看作0。因此，“+Vref-Vtar1”相當於起始圖框的資料與平時攝像工作中獲取的資料的差異本身。
＜差異判定工作、讀出工作(差異沒超過)＞
在期間T4，將佈線231的電位設定為“L”，將佈線232的電位設定為“L”，將佈線233的電位設定為“L”，將佈線236的電位設定為“L”，將佈線237的電位設定為“H”，將佈線234[0:n]的電位設定為“L”，使得電路11中的電晶體147、電晶體148、電晶體157、電晶體158如圖7所示那樣導通，由此節點LATNB、節點LATN、節點LATPB及節點LATP預充電到佈線129的電位。
接著，將佈線237的電位設定為“L”，將佈線234[0]的電位設定為“H”，使得所有電源開關如圖8所示那樣成為導通狀態，電流開始流過感測放大器。在此，電晶體145的閘極及電晶體155的閘極被供應節點FD2的電位“VRES2+Vref-Vtar1”，佈線238被供應電位“VN”，佈線239被供應電位“VP”。
此時，如圖6所示，若是“VN”＜“VRES2+ Vref-Vtar1”＜“VP”，則電晶體145的通道電阻低於電晶體146的通道電阻，由此節點LATNB的預充電電位與節點LATN的預充電電位相比優先地降低。因此，電晶體142及電晶體143導通，從佈線127及佈線128供應電源電壓，由此確定節點LATNB及節點LATN的電位。
此外，電晶體156的通道電阻低於電晶體155的通道電阻，由此節點LATP的預充電電位與節點LATPB相比優先地降低。因此，電晶體151及電晶體154導通，從佈線127及佈線128供應電源電壓，由此確定節點LATP及節點LATPB的電位。
此時，因為節點LATN的電位成為“H”，節點LATPB的電位成為“H”，由此電晶體165及電晶體166導通，電晶體163及電晶體164非導通，使得輸出節點PCTR的電位成為“L”。因此，在電路10中，電晶體106非導通，電晶體104沒有電源供給，由此即使電晶體105導通，節點FD1的資料也不被輸出到佈線125。也就是說，若是“VN”＜ “VRES2+Vref-Vtar1”＜“VP”，則不從電路10輸出資料。
在此，佈線125與源極隨耦的偏壓電晶體(未圖示)連接，如果電晶體104不輸出資料，佈線125的電位就成為0V。在輸出資料的情況下，穩定電流流過偏壓電晶體。因此，在不進行讀出工作的情況下可以避免該穩定電流來抑制功耗。
＜差異判定工作、讀出工作(差異正向超過)＞ 參照圖9的時序圖說明差異超過而高於所設定的電壓範圍的情況。因為期間T5與期間T3同樣進行平時攝像工作及差異計算工作，所以在此省略說明。注意，在進行了平時攝像工作之後，節點FD1的電位為“VRES1-Vtar2” (Vtar1＞Vtar2)，節點FD2的電位為“VRES1+Vref-Vtar2”，並且為“VP”＜“VRES1+Vref-Vtar2”。
在期間T6，將佈線231的電位設定為“L”，將佈線232的電位設定為“L”，將佈線233的電位設定為“L”，將佈線236的電位設定為“L”，將佈線237的電位設定為“H”，將佈線234[0:n]的電位設定為“L”，使得電路11中的電晶體147、電晶體148、電晶體157、電晶體158如圖7所示那樣導通，由此節點LATNB、節點LATN、節點LATPB及節點LATP預充電到佈線129的電位。
接著，將佈線237的電位設定為“L”，將佈線234[0]的電位設定為“H”，使得所有電源開關如圖10所示那樣成為導通狀態，電流開始流過感測放大器。在此，電晶體145的閘極及電晶體155的閘極被供應節點FD2的電位“VRES2+Vref-Vtar2”，佈線238被供應電位“VN”，佈線239被供應電位“VP”。
此時，如圖9所示，若是“VN”＜“VP”＜ “VRES2+Vref-Vtar2”，則電晶體145的通道電阻低於電晶體146的通道電阻，由此節點LATNB的預充電電位與節點LATN的預充電電位相比優先地降低。因此，電晶體142及電晶體143導通，從佈線127及佈線128供應電源電壓，由此確定節點LATNB及節點LATN的電位。
此外，電晶體155的通道電阻低於電晶體156的通道電阻，由此節點LATPB的預充電電位與節點LATP相比優先地降低。因此，電晶體152及電晶體153導通，從佈線127及佈線128供應電源電壓，由此確定節點LATPB及節點LATP的電位。
此時，因為節點LATN的電位成為“H”，節點LATPB的電位成為“L”，由此電晶體163及電晶體165導通，電晶體164及電晶體166非導通，使得輸出節點PCTR的電位成為“H”。因此，在電路10中，電晶體106導通，電晶體104有電源供給，由此電晶體105導通，使得節點FD1的資料被輸出到佈線125。也就是說，若是“VN”＜“VP”＜ “VRES2+Vref-Vtar2”，則從電路10輸出資料。
從電路10輸出的資料被保持在儲存起始圖框的影像資料的圖框記憶體中的相當於該電路10的位址中。也就是說，只對所讀出的電路10的位址的資料進行改寫。借助於這種工作，與改寫所有電路10的資料的情況相比，可以降低寫入功耗。
此外，即使在不進行讀出工作的情況下，也在A/D轉換電路中生成對應於0V的類比資料的數位資料。在生成該數位資料的情況下，可以控制為不對圖框記憶體進行寫入工作。
＜差異判定工作、讀出工作(差異負向超過)＞ 參照圖11的時序圖說明差異超過而低於所設定的電壓範圍的情況。因為期間T7與期間T3同樣進行平時攝像工作及差異計算工作，所以在此省略說明。注意，在進行了平時攝像工作之後，節點FD1的電位為“VRES1-Vtar3”(Vtar3 ＞Vtar1)，節點FD2的電位為“VRES1+Vref-Vtar3”，並且為“VRES1+Vref-Vtar3”＜“VN”＜“VP”。
在期間T8，將佈線231的電位設定為“L”，將佈線232的電位設定為“L”，將佈線233的電位設定為“L”，將佈線236的電位設定為“L”，將佈線237的電位設定為“H”，將佈線234[0:n]的電位設定為“L”，使得電路11中的電晶體147、電晶體148、電晶體157、電晶體158如圖7所示那樣導通，由此節點LATNB、節點LATN、節點LATPB及節點LATP預充電到佈線129的電位。
接著，將佈線237的電位設定為“L”，將佈線234[0]的電位設定為“H”，使得所有電源開關如圖12所示那樣成為導通狀態，電流開始流過感測放大器。在此，電晶體145的閘極及電晶體155的閘極被供應節點FD2的電位“VRES2+Vref-Vtar3”，佈線238被供應電位“VN”，佈線239被供應電位“VP”。
此時，如圖11所示，若是“VRES2+Vref-Vtar3”＜“VN”＜“VP”，則電晶體146的通道電阻低於電晶體145的通道電阻，由此節點LATN的預充電電位與節點LATNB的預充電電位相比優先地降低。因此，電晶體141及電晶體144導通，從佈線127及佈線128供應電源電壓，由此確定節點LATN及節點LATNB的電位。
此外，電晶體154的通道電阻低於電晶體155的通道電阻，由此節點LATP的預充電電位與節點LATPB相比優先地降低。因此，電晶體151及電晶體154導通，從佈線127及佈線128供應電源電壓，由此確定節點LATP及節點LATPB的電位。
此時，因為節點LATN的電位成為“L”，節點LATPB的電位成為“H”，由此電晶體164導通，電晶體163及電晶體165非導通，使得輸出節點PCTR的電位成為“H”。因此，在電路10中，電晶體106導通，電晶體104有電源供給，由此電晶體105導通，使得節點FD1的資料被輸出到佈線125。也就是說，若是“VRES2+Vref-Vtar3”＜ “VN”＜“VP”，則從電路10輸出資料。
如上所述，借助於電路11的工作，可以控制電路10的輸出。因為時間越長，起始圖框的資料與物件圖框的資料的差值越大，所以較佳為每隔一定期間或一定圖框數進行更新。此外，也可以每隔一圖框更新起始圖框的資料。
此外，圖4、圖6、圖9及圖11的時序圖示出圖1所示的電路10的工作，但是在具有圖2B的結構的情況下，如圖13所示那樣追加佈線235的電位供給工作即可。此外，圖13示出起始圖框的攝像工作(期間T1)，但是平時攝像工作(期間T3等)也與此同樣。
＜攝像裝置的結構＞ 圖14是說明本發明的一個實施方式的攝像裝置的方塊圖。該攝像裝置包括具有以矩陣狀排列的像素(電路10及電路11)的像素陣列21、具有選擇像素陣列21的行的功能的電路22(行驅動器)、具有從電路10讀出資料的功能的電路23以及供應電源電位的電路28。在圖14中，簡化了連接各組件的佈線個數。此外，也可以包括多個電路22、電路23及電路28。
電路23可以包括用來對電路10的輸出資料進行相關雙取樣處理的電路24(CDS電路)、具有將從電路24輸出的類比資料轉換為數位資料的功能的電路25(A/D轉換電路等)以及具有選擇輸出資料的列的功能的電路26(列驅動器)等。電路10與電路23藉由佈線125電連接。
在此，圖14示出電路10及電路11包括彼此重疊的區域的情況。藉由層疊電路10和電路11，可以容易縮小像素面積並提高解析度，就此後面詳細描述。此外，藉由使用Si電晶體形成電路11，並在其上使用OS電晶體形成電路10，可以不經貼合等製程而形成疊層結構。
此外，不侷限於一個電路10與一個電路11重疊的結構。例如，如圖15A所示，在水平方向(閘極線延伸的方向)上排列的兩個電路10也可以與一個電路11重疊。此外，如圖15B所示，在垂直方向(源極線延伸的方向)上排列的兩個電路10也可以與一個電路11重疊。此外，如圖15C所示，在水平及垂直方向上排列的2×2個電路10也可以與一個電路11重疊。此外，如圖15D所示，在水平及垂直方向上排列的3×3個電路10也可以與一個電路11重疊。此外，與一個電路11重疊的電路10的個數也可以多於3×3個。
像這樣，在一個電路11與多個電路10連接的結構中，獲取任一個電路10的差異資料，根據該判定結果使其他電路10進行同一工作即可。以下說明其一個例子。
圖16是說明3×3個電路10(電路10[0,0]至[2,2])和一個電路11的連接方式的圖。各行中的三個信號線(佈線231、佈線232、佈線233)電連接，由此在3×3個電路10中同時進行讀出工作以外的工作。各行的選擇信號線(佈線234[0:2])藉由OR電路112與電路11電連接。由此，可以根據各行的選擇工作使電路11工作。
在此，電路11與任一電路10的節點FD2電連接。圖16示出電路10[0,1]的節點FD2與電路11連接的例子，但是也可以與另一電路10的節點FD2連接。此外，電路11的輸出節點PCTR與所有電路10電連接。因此，根據一個電路10的節點FD2的值判定是否從所有電路10讀出資料。在這種結構中，可以減少電路11的個數，由此可以降低電路11所具有的感測放大器的預充電所需要的功耗等。
圖17示出對圖16的結構追加了電晶體113並省略了OR電路112的結構。電晶體113設置在電路11的輸出節點PCTR與佈線242之間。在圖17的結構中，連接最初讀出的行中的電路10的節點FD2和電路11。電晶體113的閘極與連接於該行中的電路10的佈線234連接。
在最初一行的讀出工作中，在電路11中確定輸出節點PCTR的電位，並使電晶體113導通，由此其被輸出到各電路10。在下一行的讀出工作中，電晶體113非導通，由此保持佈線242的電位。因此，可以在所有電路10中進行同一工作(讀出或不讀出資料)。
借助於這種結構，可以保持在最初一行的選擇工作中生成在電路11的輸出節點PCTR中的電位。因此，不需要在其他行的選擇工作中生成輸出節點PCTR的電位，由此可以降低電路11的工作次數，可以降低功耗。
如圖18A所示，本發明的一個實施方式可以採用在電晶體中設置背閘極的結構。圖18A示出背閘極與前閘極電連接的結構，該結構具有提高通態電流的效果。此外，如圖18B所示，也可以採用背閘極能夠被供應恆電位的結構。在該結構中，可以控制電晶體的臨界電壓。此外，也可以在一個電路中混合存在圖18A及圖18B。此外，也可以包括不設置有背閘極的電晶體。
此外，在電路10中，與佈線123及佈線125串聯連接的電晶體104、電晶體105、電晶體106的排列順序也可以為圖1所示的結構以外的，亦即圖19A至圖19E所示的結構。
此外，在圖2B所示的電路10的結構中，如圖20A所示，電晶體103的源極及汲極中的一個也可以與電晶體111的源極及汲極中的另一個、電容器108中的一個電極及電晶體104的閘極電連接。此外，如圖20B所示，電晶體102的閘極、電晶體111的閘極也可以與佈線231電連接，而省略佈線235。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式2 在本實施方式中對本發明的一個實施方式的攝像裝置的結構例子等進行說明。
＜結構例子＞ 圖21A是示出攝像裝置的像素結構的一個例子的圖，可以採用層561及層563的疊層結構。
層561包括光電轉換器件101。光電轉換器件101如圖22A所示可以包括層565a和層565b。注意，根據情況也可以將層稱為區域。
圖22A所示的光電轉換器件101是pn接面型光電二極體，例如層565a可以使用p型半導體，層565b可以使用n型半導體。或者，層565a可以使用n型半導體，層565b使用p型半導體。
上述pn接面型光電二極體典型地可以使用單晶矽形成。
此外，層561中的光電轉換器件101可以如圖22B所示地採用層566a、層566b、層566c和層566d的疊層。圖22B所示的光電轉換器件101是雪崩光電二極體的一個例子，層566a、層566d相當於電極，層566b、566c相當於光電轉換部。
層566a較佳為使用低電阻金屬層等。例如，可以使用鋁、鈦、鎢、鉭、銀或其疊層。
層566d較佳為使用對可見光具有高透光性的導電層。例如，可以使用銦氧化物、錫氧化物、鋅氧化物、銦錫氧化物、鎵鋅氧化物、銦鎵鋅氧化物或石墨烯等。此外，可以省略層566d。
光電轉換部的層566b、566c例如可以具有以硒類材料作為光電轉換層的pn接面型光電二極體的結構。較佳的是，作為層566b使用p型半導體的硒類材料，作為層566c使用n型半導體的鎵氧化物等。
使用硒類材料的光電轉換器件對可見光具有高外部量子效率。該光電轉換器件可以利用雪崩倍增而增加相對於入射光的量的電子放大量。此外，硒類材料具有高光吸收係數，所以例如可以以薄膜製造光電轉換層，因此使用硒類材料從製造的觀點來看有利。硒類材料的薄膜可以藉由真空蒸鍍法或濺射法等形成。
作為硒類材料可以使用單晶硒或多晶硒等結晶性硒、非晶硒、銅、銦、硒的化合物(CIS)或者銅、銦、鎵、硒的化合物(CIGS)等。
n型半導體較佳為由能帶間隙寬且對可見光具有透光性的材料形成。例如，可以使用鋅氧化物、鎵氧化物、銦氧化物、錫氧化物或者上述物質混在一起的氧化物等。此外，這些材料也具有電洞注入障壁層的功能，可以減少暗電流。
此外，層561中的光電轉換器件101可以如圖22C所示地採用層567a、層567b、層567c、層567d和層567e的疊層。圖22C所示的光電轉換器件101是有機光導電膜的一個例子，層567a為下部電極，層567e是具有透光性的上部電極，層567b、567c、567d相當於光電轉換部。
光電轉換部的層567b、567d中的任一個可以為電洞傳輸層、另一個為電子傳輸層。此外，層567c可以為光電轉換層。
作為電洞傳輸層，例如可以使用氧化鉬等。作為電子傳輸層，例如可以使用C60 、C70 等的富勒烯或其衍生物等。
作為光電轉換層，可以使用n型有機半導體和p型有機半導體的混合層(本體異質接面結構)。
圖21A所示的層563例如可以使用矽基板。該矽基板包括Si電晶體等。藉由使用該Si電晶體，可以形成像素電路。此外，還可以形成驅動該像素電路等的電路、像素電路的讀出電路、影像處理電路、神經網路、通訊電路等。
此外，也可以形成DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)等記憶體電路、CPU(Central Processing Unit：中央處理器)、MCU(Micro Controller Unit：微控制單元)等。注意，在本實施方式中，將在實施方式1中說明的電路10及電路11稱為像素電路，並將其他上述電路稱為功能電路。
例如，可以將電路10、電路11及功能電路(電路22、電路23、電路28等)中的所有電晶體或部分電晶體設置於層563。
此外，層563也可以如圖21B所示地為多個層的疊層。圖21B示出層563a、563b、563c的三層的例子，也可以為兩層。或者，層563也可以為四層以上的疊層。這些層例如可以利用貼合製程等進行層疊。藉由採用該結構可以將像素電路和功能電路分散在多個層中而可以重疊地設置像素電路和功能電路，由此可以製造小型且高功能的攝像裝置。
此外，像素也可以如圖21C所示地採用層561、層562及層563的疊層結構。
層562可以包括OS電晶體。例如，在層562中形成電路10，並在層563中形成電路11。此外，可以用OS電晶體形成上述功能電路的一個以上。此外，也可以用層563所包括的Si電晶體及層562所包括的OS電晶體形成一個以上的功能電路。此外，也可以將層563作為玻璃基板等支撐基板且用層562所包括的OS電晶體形成像素電路及功能電路。
例如，可以使用OS電晶體及Si電晶體實現常關閉CPU(也稱為“Noff-CPU”)。Noff-CPU是指包括即使閘極電壓為0V也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體的積體電路。
在Noff-CPU中，可以停止向Noff-CPU中的不需要工作的電路的供電，使該電路處於待機狀態。在供電停止而處於待機狀態的電路中，沒有電力消耗。因此，Noff-CPU可以將用電量抑制到最小限度。此外，即使供電停止，Noff-CPU也可以長時間保持設定條件等工作所需要的資訊。當從待機狀態恢復時，只要再次開始向該電路的供電即可，而不需要設定條件等的再次寫入。就是說，可以高速從待機狀態恢復。如此，Noff-CPU可以降低功耗，而無需大幅度降低工作速度。
此外，層562也可以如圖21D所示為多個層的疊層。圖21D中示出層562a、層562b的兩層結構，但是可以採用三層以上的疊層。這些層例如可以以層疊在層563上的方式形成。或者，也可以藉由貼合形成在層563上的層與形成在層561上的層來形成。
作為用於OS電晶體的半導體材料，可以使用能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上的金屬氧化物。典型的有含有銦的氧化物半導體等，例如，可以使用後面提到的CAAC-OS或CAC-OS等。CAAC-OS中構成晶體的原子穩定，適用於重視可靠性的電晶體等。CAC-OS呈現高移動率特性，適用於進行高速驅動的電晶體等。
由於OS電晶體的半導體層具有大能隙，所以呈現極低的關態電流特性，僅為幾yA/μm(每通道寬度1μm的電流值)。與Si電晶體不同，OS電晶體不會發生碰撞電離、雪崩潰、短通道效應等，因此能夠形成高耐壓性和高可靠性的電路。此外，Si電晶體所引起的起因於結晶性的不均勻的電特性不均勻不容易產生在OS電晶體中。
作為OS電晶體中的半導體層，例如可以採用包含銦、鋅及M(選自鋁、鈦、鎵、鍺、釔、鋯、鑭、鈰、錫、釹和鉿等金屬中的一個或多個)的以“In-M-Zn類氧化物”表示的膜。例如，In-M-Zn類氧化物可以藉由濺射法、ALD(Atomic layer deposition：原子層沉積)法、MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法等形成。
當利用濺射法形成In-M-Zn類氧化物膜時，較佳為用來形成In-M-Zn類氧化物膜的濺射靶材的金屬元素的原子數比滿足In≥M及Zn≥M。這種濺射靶材的金屬元素的原子數比較佳為In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:3、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8、In:M:Zn=10:1:3等。注意，所形成的半導體層的原子數比分別有可能在上述濺射靶材中的金屬元素的原子數比的±40%的範圍內變動。
作為半導體層，可以使用載子密度低的氧化物半導體。例如，作為半導體層可以使用載子密度為1×1017 /cm3 以下，較佳為1×1015 /cm3 以下，更佳為1×1013 /cm3 以下，進一步較佳為1×1011 /cm3 以下，更進一步較佳為小於1×1010 /cm3 ，1×10-9 /cm3 以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。該氧化物半導體的缺陷態密度低，因此可以說是具有穩定的特性的氧化物半導體。
注意，本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。此外，較佳為適當地設定半導體層的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
當構成半導體層的氧化物半導體包含第14族元素之一的矽或碳時，氧空位增加，會使該半導體層變為n型。因此，將半導體層中的矽或碳的濃度(藉由二次離子質譜分析法測得的濃度)設定為2×1018 atoms/cm3 以下，較佳為2×1017 atoms/cm3 以下。
此外，有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子，而使電晶體的關態電流增大。因此，將半導體層的鹼金屬或鹼土金屬的濃度(藉由二次離子質譜分析法測得的濃度)設定為1×1018 atoms/cm3 以下，較佳為2×1016 atoms/cm3 以下。
此外，當構成半導體層的氧化物半導體含有氮時生成作為載子的電子，載子密度增加而容易n型化。其結果是，使用含有氮的氧化物半導體的電晶體容易變為常開啟特性。因此，半導體層的氮濃度(藉由二次離子質譜分析法測得的濃度)較佳為5×1018 atoms/cm3 以下。
此外，當構成半導體層的氧化物半導體包含氫時，氫與鍵合於金屬原子的氧起反應生成水，因此有時在氧化物半導體中形成氧空位。在氧化物半導體中的通道形成區域包含氧空位的情況下，電晶體有可能具有常開啟特性。再者，有時氫進入氧空位中而成的缺陷被用作施體而生成作為載子的電子。此外，氫的一部分鍵合到與金屬原子鍵合的氧而生成作為載子的電子。因此，使用包含較多的氫的氧化物半導體的電晶體容易具有常開啟特性。
氫進入氧空位中的缺陷會被用作氧化物半導體的施體。然而，定量地評價該缺陷是困難的。於是，在氧化物半導體中，有時不是根據施體濃度而是根據載子濃度進行評價。由此，在本說明書等中，有時作為氧化物半導體的參數，不採用施體濃度而採用假定為不被施加電場的狀態的載子濃度。也就是說，本說明書等所記載的“載子濃度”有時可以稱為“施體濃度”。
由此，較佳為儘可能減少氧化物半導體中的氫。明確而言，在氧化物半導體膜中，利用二次離子質譜(SIMS：Secondary Ion Mass Spectrometry)測得的氫濃度低於1×1020 atoms/cm3 ，較佳為低於1×1019 atoms/cm3 ，更佳為低於5×1018 atoms/cm3 ，進一步較佳為低於1×1018 atoms/cm3 。藉由將氫等雜質被充分減少的氧化物半導體用於電晶體的通道形成區域，可以賦予穩定的電特性。
此外，半導體層例如也可以具有非單晶結構。非單晶結構例如包括具有c軸配向的結晶的CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如是完全的非晶結構且不具有結晶部。
此外，半導體層也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有包括上述區域中的兩種以上的區域的單層結構或疊層結構。
下面，對非單晶半導體層的一個實施方式的CAC(Cloud-Aligned Composite)-OS的構成進行說明。
CAC-OS例如是指包含在氧化物半導體中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。注意，在下面也將在氧化物半導體中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域以0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸混合的狀態稱為馬賽克(mosaic)狀或補丁(patch)狀。
氧化物半導體較佳為至少包含銦。尤其較佳為包含銦及鋅。除此之外，也可以還包含選自鋁、鎵、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以將In-Ga-Zn氧化物稱為CAC-IGZO)是指材料分成銦氧化物(以下，稱為InOX1 (X1為大於0的實數))或銦鋅氧化物(以下，稱為InX2 ZnY2 OZ2 (X2、Y2及Z2為大於0的實數))以及鎵氧化物(以下，稱為GaOX3 (X3為大於0的實數))或鎵鋅氧化物(以下，稱為GaX4 ZnY4 OZ4 (X4、Y4及Z4為大於0的實數))等而成為馬賽克狀，且馬賽克狀的InOX1 或InX2 ZnY2 OZ2 均勻地分佈在膜中的構成(以下，也稱為雲狀)。
換言之，CAC-OS是具有以GaOX3 為主要成分的區域和以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域混在一起的構成的複合氧化物半導體。在本說明書中，例如，當第一區域的In與元素M的原子數比大於第二區域的In與元素M的原子數比時，第一區域的In濃度高於第二區域。
注意，IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為典型例子，可以舉出以InGaO3 (ZnO)m1 (m1為自然數)或In(1 ＋ x0) Ga(1-x0) O3 (ZnO)m0 ( -1≤x0≤1，m0為任意數)表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構或CAAC結構。CAAC結構是多個IGZO的奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。
另一方面，CAC-OS與氧化物半導體的材料構成有關。CAC-OS是指如下構成：在包含In、Ga、Zn及O的材料構成中，一部分中觀察到以Ga為主要成分的奈米粒子狀區域，一部分中觀察到以In為主要成分的奈米粒子狀區域，並且，這些區域以馬賽克狀無規律地分散。因此，在CAC-OS中，結晶結構是次要因素。
CAC-OS不包含組成不同的兩種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。
注意，有時觀察不到以GaOX3 為主要成分的區域與以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域之間的明確的邊界。
在CAC-OS中包含選自鋁、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種以代替鎵的情況下，CAC-OS是指如下構成：一部分中觀察到以該金屬元素為主要成分的奈米粒子狀區域以及一部分中觀察到以In為主要成分的奈米粒子狀區域以馬賽克狀無規律地分散。
CAC-OS例如可以藉由在對基板不進行意圖性的加熱的條件下利用濺射法來形成。在利用濺射法形成CAC-OS的情況下，作為沉積氣體，可以使用選自惰性氣體(典型的是氬)、氧氣體和氮氣體中的一種或多種。此外，成膜時的沉積氣體的總流量中的氧氣體的流量比越低越好，例如，將氧氣體的流量比設定為0%以上且低於30%，較佳為0%以上且10%以下。
CAC-OS具有如下特徵：藉由根據X射線繞射(XRD：X-ray diffraction)測定法之一的Out-of-plane法利用θ/2θ掃描進行測定時，觀察不到明確的峰值。也就是說，根據X射線繞射，可知在測定區域中沒有a-b面方向及c軸方向上的配向。
此外，在藉由照射束徑為1nm的電子束(也稱為奈米束)而取得的CAC-OS的電子繞射圖案中，觀察到環狀的亮度高的區域(環狀區域)以及在該環狀區域內的多個亮點。由此，根據電子繞射圖案，可知CAC-OS的結晶結構具有在平面方向及剖面方向上沒有配向的nc(nano-crystal)結構。
此外，例如在In-Ga-Zn氧化物的CAC-OS中，根據藉由能量色散型X射線分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)影像，可確認到：具有以GaOX3 為主要成分的區域及以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域不均勻地分佈而混合的構成。
CAC-OS的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，CAC-OS具有以GaOX3 等為主要成分的區域及以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。
在此，以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域的導電性高於以GaOX3 等為主要成分的區域。換言之，當載子流過以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域時，呈現氧化物半導體的導電性。因此，當以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域在氧化物半導體中以雲狀分佈時，可以實現高場效移動率(μ)。
另一方面，以GaOX3 等為主要成分的區域的絕緣性高於以InX2 ZnY2 OZ2 或InOX1 為主要成分的區域。換言之，當以GaOX3 等為主要成分的區域在氧化物半導體中分佈時，可以抑制洩漏電流而實現良好的切換工作。
因此，當將CAC-OS用於半導體元件時，藉由起因於GaOX3 等的絕緣性及起因於InX2 ZnY2 OZ2 或InOX1 的導電性的互補作用可以實現高通態電流(Ion )及高場效移動率(μ)。
此外，使用CAC-OS的半導體元件具有高可靠性。因此，CAC-OS適用於各種半導體裝置的構成材料。
＜疊層結構1＞ 接著，參照剖面圖對攝像裝置的疊層結構進行說明。注意，以下所示的絕緣層及導電層等組件只是一個例子，也可以含有其他的組件。或者，也可以省略以下所示的組件的一部分。此外，以下所示的疊層結構可以根據需要利用貼合製程、拋光製程等形成。
圖23是如下疊層體的剖面圖的一個例子，該疊層體包括層560、層561、層563，並在構成層563的層563a與層563b間具有接合平面。
＜層563b＞ 層563b包括設置在矽基板610上的電路11。在此，作為電路11的一部分示出反相器172具有的電晶體203、電晶體204、電晶體169。
層563b設置有矽基板610、絕緣層611、612、613、614、615、616、617、618。此外，還設置有導電層619。絕緣層611用作保護膜。絕緣層612、613、614、616、617用作層間絕緣膜及平坦化膜。絕緣層618及導電層619用作貼合層。導電層619與電晶體169電連接。
作為保護膜，例如可以使用氮化矽膜、氧化矽膜、氧化鋁膜等。作為層間絕緣膜及平坦化膜，例如可以使用氧化矽膜等的無機絕緣膜、丙烯酸樹脂、聚醯亞胺樹脂等的有機絕緣膜。作為電容器的介電質層，可以使用氮化矽膜、氧化矽膜、氧化鋁膜等。貼合層將在後面進行詳述。
作為可以作為用於器件間的電連接的佈線、電極及插頭使用的導電體，適當地選擇選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等而使用即可。該導電體既可以為單層又可以為由不同材料構成的多個層。
＜層563a＞ 層563a包括電路10的組件。在此，作為電路10的組件的一部分示出電晶體102及電晶體106。圖23所示的剖面圖中沒有示出兩者電連接的樣子。
層563a中設置有矽基板632、絕緣層631、633、634、635、637、638。此外，還設置有導電層636、639。
絕緣層631及導電層639可以用作貼合層。絕緣層634、635、637可以用作層間絕緣膜及平坦化膜。絕緣層633可以用作保護膜。絕緣層638可以使矽基板632與導電層639絕緣。絕緣層638可以使用與其他絕緣層同樣的材料形成。此外，絕緣層638可以使用與絕緣層631相同的材料形成。
導電層639與電晶體106的閘極及導電層619電連接。此外，導電層636與佈線121(參照圖1)電連接。
圖23所示的Si電晶體是在矽基板(矽基板610、632)中具有通道形成區域的鰭型電晶體。圖24A示出通道寬度方向的剖面(圖23的層563a的A1-A2剖面)。此外，Si電晶體也可以是圖24B所示的平面型電晶體。
此外，也可以採用如圖24C所示的包括矽薄膜的半導體層545的電晶體。例如，半導體層545可以使用在矽基板632上的絕緣層546上形成的單晶矽(SOI(Silicon on Insulator：絕緣層上覆矽))。
＜層561＞ 層561包括光電轉換器件101。光電轉換器件101可以形成在層563a上。圖23中，示出作為光電轉換器件101將圖22C所示的有機光導電膜用作光電轉換層的結構。這裡，層567a為陰極，層567e為陽極。
層561中設置有絕緣層651、652、653、654及導電層655。
絕緣層651、653、654用作層間絕緣膜及平坦化膜。此外，絕緣層654以覆蓋光電轉換器件101的端部的方式設置而能夠防止層567e和層567a之間發生短路。絕緣層652用作元件分離層。元件分離層較佳為使用有機絕緣膜等。
相當於光電轉換器件101的陰極的層567a與層563a中的電晶體102的源極和汲極中的一方電連接。相當於光電轉換器件101的陽極的層567e藉由導電層655與層563a中的導電層636電連接。
＜層560＞ 層560形成在層561上。層560包括遮光層671、光學轉換層672及微透鏡陣列673。
遮光層671可以抑制光入射到相鄰的像素。作為遮光層671可以使用鋁、鎢等的金屬層。此外，也可以層疊該金屬層與具有作為反射防止膜的功能的介電質膜。
作為光學轉換層672可以使用濾色片。藉由按每個像素使各濾色片具有(紅色)、G(綠色)、B(藍色)、Y(黃色)、C(青色)和M(洋紅色)等的顏色，可以獲得彩色影像。例如，如圖31A的立體圖(包括剖面)所示，也可以將濾色片672R(紅色)、濾色片672G(綠色)、濾色片672B(藍色)分別配置在不同的像素中。
此外，在作為光學轉換層672使用波長截止濾波器時，可以實現能夠獲得各種波長區域的影像的攝像裝置。
例如，當作為光學轉換層672使用阻擋可見光線的波長以下的光的紅外濾光片時，可以獲得紅外線攝像裝置。此外，藉由作為光學轉換層672使用阻擋近紅外線的波長以下的光的濾光片，可以形成遠紅外線攝像裝置。此外，藉由作為光學轉換層672使用阻擋可見光線的波長以上的光的紫外濾光片，可以形成紫外線攝像裝置。
此外，也可以在一個攝像裝置內配置多個不同的光學轉換層。例如，如圖31B所示，可以將濾色片672R(紅色)、濾色片672G(綠色)、濾色片672B(藍色)、紅外濾光片672IR分別配置在不同的像素中。藉由採用這種結構，可以同時獲取可見光影像及紅外光影像。
此外，例如，如圖31C所示，可以將濾色片672R(紅色)、濾色片672G(綠色)、濾色片672B(藍色)、紫外濾光片672UV分別配置在不同的像素中。藉由採用這種結構，可以同時獲取可見光影像及紫外光影像。
此外，藉由將閃爍體用於光學轉換層672，可以形成用於X射線攝像裝置等的獲得使輻射強度視覺化的影像的攝像裝置。當透過拍攝對象的X射線等輻射入射到閃爍體時，由於光致發光現象而轉換為可見光線或紫外光線等的光(螢光)。藉由由光電轉換器件101檢測該光來獲得影像資料。此外，也可以將該結構的攝像裝置用於輻射探測器等。
閃爍體含有如下物質：當閃爍體被照射X射線或伽瑪射線等輻射時吸收輻射的能量而發射可見光或紫外線的物質。例如，可以使用將Gd2 O2 S：Tb、Gd2 O2 S：Pr、Gd2 O2 S：Eu、BaFCl：Eu、NaI、CsI、CaF2 、BaF2 、CeF3 、LiF、LiI、ZnO等分散到樹脂或陶瓷中的材料。
在光學轉換層672上設置微透鏡陣列673。透過微透鏡陣列673所包括的各透鏡的光穿過正下方的光學轉換層672而照射到光電轉換器件101。藉由設置微透鏡陣列673，可以將所集聚的光入射到光電轉換器件101，所以可以高效地進行光電轉換。微透鏡陣列673較佳為由對拍攝對象的波長的光具有高透光性的樹脂或玻璃等形成。
＜貼合＞ 接著，說明層563b與層563a的貼合。
層563b中設置有絕緣層618及導電層619。導電層619具有嵌入絕緣層618中的區域。此外，絕緣層618及導電層619的表面以高度一致的方式被平坦化。
層563a中設置有絕緣層631及導電層639。導電層639具有嵌入絕緣層631中的區域。此外，絕緣層631及導電層639的表面以高度一致的方式被平坦化。
在此，導電層619及導電層639的主要成分較佳為相同的金屬元素。此外，絕緣層618及絕緣層631較佳為由相同的成分構成。
例如，作為導電層619、639可以使用Cu、Al、Sn、Zn、W、Ag、Pt或Au等。從接合的容易性的觀點來看，較佳為使用Cu、Al、W或Au。此外，絕緣層618、631可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氮化鈦等。
換言之，較佳的是，作為導電層619和導電層639都使用在上面所示的相同金屬材料。此外，較佳的是，作為絕緣層618及絕緣層631都使用與上述絕緣材料相同的絕緣材料。藉由採用上述結構，可以進行以層563b和層563a的邊界為貼合位置的貼合。
注意，導電層619及導電層639也可以具有多個層的多層結構，此時表面層(接合面)使用相同金屬材料即可。此外，絕緣層618及絕緣層631也可以具有多個層的多層結構，此時表面層(接合面)為相同的絕緣材料即可。
藉由進行該貼合，可以獲得導電層619與導電層639的電連接。此外，可以以足夠的機械強度使絕緣層618及絕緣層631連接。
當接合金屬層時，可以利用表面活化接合法。在該方法中，藉由濺射處理等去除表面的氧化膜及雜質吸附層等並使清潔化且活化了的表面接觸而接合。或者，可以利用並用溫度及壓力使表面接合的擴散接合法等。上述方法都可以發生原子級的結合，因此可以獲得電氣上和機械上都優異的接合。
此外，當接合絕緣層時，可以利用親水性接合法等。在該方法中，在藉由拋光等獲得高平坦性之後，使利用氧電漿等進行過親水性處理的表面接觸而暫時接合，利用熱處理進行脫水，由此進行正式接合。親水性接合法也發生原子級的結合，因此可以獲得機械上優異的接合。
在貼合層563b與層563a的情況下，由於在各接合面絕緣層與金屬層是混合的，所以，例如，組合表面活化接合法及親水性接合法即可。
例如，可以採用在進行拋光之後使表面清潔化，對金屬層的表面進行防氧處理，然後進行親水性處理來進行接合的方法等。此外，也可以作為金屬層的表面使用Au等難氧化性金屬，進行親水性處理。此外，也可以使用上述以外的接合方法。
藉由上述貼合可以使層563b的組件與層563a的組件電連接。
＜疊層結構1的變形例子＞ 圖25是圖23所示的疊層結構的變形例子，層561中的光電轉換器件101的結構以及層563a的部分結構不同，層561與層563a間有接合平面。
層561包括光電轉換器件101、絕緣層661、662、664、665及導電層685、686。
光電轉換器件101是形成在矽基板上的pn接面型光電二極體，包括相當於p型區域的層565b及相當於n型區域的層565a。光電轉換器件101是嵌入式光電二極體，藉由設置在層565a的表面一側(取出電流側)的較薄的p型區域(層565b的一部分)抑制暗電流，從而減少雜訊。
絕緣層661、導電層685、686能夠用作貼合層。絕緣層662能夠用作層間絕緣膜及平坦化膜。絕緣層664能夠用作元件分離層。絕緣層665能夠抑制載子的流出。
矽基板中設置有使像素分離的槽，絕緣層665設置在矽基板頂面及該槽中。藉由設置絕緣層665可以抑制光電轉換器件101內產生的載子流入到相鄰的像素。此外，絕緣層665能夠抑制雜散光的侵入。因此，利用絕緣層665可以抑制混色。此外，也可以在矽基板的頂面與絕緣層665之間設置反射防止膜。
元件分離層可以利用LOCOS(LOCal Oxidation of Silicon：矽局部氧化)法形成。或者，也可以利用STI(Shallow Trench Isolation：淺溝槽隔離)法等形成。絕緣層665例如可以使用氧化矽、氮化矽等無機絕緣膜、聚醯亞胺、丙烯酸等有機絕緣膜。此外，絕緣層665也可以採用多層結構。此外，也可以不設置元件分離層。
光電轉換器件101的層565a(n型區域，相當於陰極)與導電層685電連接。層565b(p型區域，相當於陽極)與導電層686電連接。導電層685、686具有嵌入絕緣層661中的區域。此外，絕緣層661及導電層685、686的表面以高度一致的方式被平坦化。
在層563a中絕緣層637上形成有絕緣層638。此外，還形成有與電晶體102的源極和汲極中的一方電連接的導電層683及與導電層636電連接的導電層684。
絕緣層638、導電層683、684能夠用作貼合層。導電層683、684具有嵌入絕緣層638的區域。此外，絕緣層638及導電層683、684的表面以高度一致的方式被平坦化。
在此，導電層683、684、685、686是與上述導電層619、639相同的貼合層。此外，絕緣層638、661是與上述絕緣層618、631相同的貼合層。
因此，藉由貼合導電層683和導電層685，可以使光電轉換器件的層565a(n型區域，相當於陰極)與電晶體102的源極和汲極中的一方電連接。此外，藉由貼合導電層684與導電層686，可以使光電轉換器件的層565b(p型區域，相當於陽極)與佈線121(參照圖1)電連接。此外，藉由貼合絕緣層638與絕緣層661，可以進行層561與層563a的電接合及機械接合。
＜疊層結構2＞ 圖26示出包括層560、561、562、563且不具有接合平面的疊層體的剖面圖的一個例子。層563設置有Si電晶體。層562設置有OS電晶體。注意，層563、層561及層560的結構與圖23所示的結構相同，所以在此省略其說明。
＜層562＞ 層562形成在層563上。層562包括OS電晶體。在此，作為電路10的組件的一部分，示出電晶體102及電晶體106。在圖26所示的剖面圖中，未圖示兩者之間的電連接。
層562中設置有絕緣層621、622、623、624、625、626、628。此外，還設置有導電層627。導電層627可以與佈線121(參照圖1)電連接。
絕緣層621用作障壁層。絕緣層622、623、625、626、628用作層間絕緣膜及平坦化膜。絕緣層624用作保護膜。
障壁層較佳為使用能夠防止氫擴散的膜。在Si器件中，為了使懸空鍵終結需要氫，但是OS電晶體附近的氫成為在氧化物半導體層中產生載子的原因之一而降低可靠性。因此，在形成Si器件的層與形成OS電晶體的層間較佳為設置氫的障壁膜。
作為該障壁膜，例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、釔安定氧化鋯(YSZ)等。
電晶體106的閘極藉由插頭與電晶體169電連接。
電晶體102的源極和汲極中的一方與層561中的光電轉換器件101的層567a電連接。導電層627與層561中的光電轉換器件101的層567e電連接。
圖27A示出詳細的OS電晶體。圖27A所示的OS電晶體具有藉由在氧化物半導體層及導電層的疊層上設置絕緣層而設置到達該氧化物半導體層的開口部來形成源極電極705及汲極電極706的自對準型的結構。
除了形成在氧化物半導體層的通道形成區域、源極區域703及汲極區域704以外，OS電晶體還可以包括閘極電極701、閘極絕緣膜702。在該開口部中至少設置閘極絕緣膜702及閘極電極701。在該槽中也可以還設置氧化物半導體層707。
如圖27B所示，OS電晶體也可以採用使用閘極電極701作為遮罩在半導體層形成源極區域703及汲極區域704的自對準型的結構。
或者，如圖27C所示，可以採用具有源極電極705或汲極電極706與閘極電極701重疊的區域的非自對準型的頂閘極型電晶體。
OS電晶體包括背閘極535，但也可以不包括背閘極。如圖27D所示的電晶體的通道寬度方向的剖面圖那樣，背閘極535也可以與相對的電晶體的前閘極電連接。作為一個例子，圖27D示出圖27A所示的電晶體的B1-B2的剖面，其他結構的電晶體也是同樣的。此外，也可以採用能夠對背閘極535供應與前閘極不同的固定電位的結構。
＜疊層結構2的變形例子1＞ 圖28是圖26所示的疊層結構的變形例子，層561中的光電轉換器件101的結構以及層562的一部分結構不同，在層561與層562間具有接合平面。
層561中的光電轉換器件101是形成在矽基板上的pn接面型光電二極體，與圖25所示的結構相同。
在層562中，絕緣層626上形成有絕緣層648。此外，還形成有與電晶體102的源極和汲極中的一方電連接的導電層688以及與導電層627電連接的導電層689。
絕緣層648、導電層688、689能夠用作貼合層。導電層688、689具有嵌入絕緣層648的區域。此外，絕緣層648及導電層688、689的表面以高度一致的方式被平坦化。
在此，導電層688、689是與上述導電層619、639相同的貼合層。此外，絕緣層648是與上述絕緣層618、631相同的貼合層。
因此，藉由貼合導電層688與導電層685，可以使光電轉換器件的層565a(n型區域、相當於陰極)與電晶體102的源極和汲極中的一方電連接。此外，藉由貼合導電層689與導電層686，可以使光電轉換器件的層565b(p型區域、相當於陽極)與佈線121(參照圖1)電連接。此外，藉由貼合絕緣層648與絕緣層661，可以進行層561與層562a的電接合及機械接合。
當層疊多個Si器件時，需要多次進行拋光製程及貼合製程。因此其存在製程數多、需要專用裝置、良率低等問題且製造成本高。由於OS電晶體可以以層疊在形成有器件的矽基板上的方式形成，所以可以減少貼合製程。
＜疊層結構2的變形例子2＞ 圖29是圖28所示的疊層結構的變形例子，層561的結構以及層562的一部分結構不同，在層561與層562間具有接合平面。
該變形例子是電路10所包括的電晶體102設置在層561中的結構。在層561中，電晶體102由Si電晶體形成。電晶體102的源極和汲極中的一方直接與光電轉換器件101連接，源極和汲極中的另一方被用作節點FD1。
在此情況下，層562設置有從構成電路10的電晶體中至少去除電晶體102的電晶體。圖29示出設置有電晶體104及電晶體106的例子。
＜疊層結構3＞ 此外，在圖25至圖29中，示出採用圖1所示的電路10時的疊層結構，但是採用圖2B所示的電路10時，可以具有圖30所示的結構。圖30示出在層561中設置有Si電晶體102、103、104、105、106(未示出電晶體105)並在層561中設置有OS電晶體111的結構例子。在圖30中，雖然示出貼合層562和層563的結構，但是也可以與圖29同樣採用貼合層561和層562的結構。
＜封裝、模組＞ 圖32A1是收納影像感測器晶片的封裝的頂面一側的外觀立體圖。該封裝包括使影像感測器晶片450(參照圖32A3)固定的封裝基板410、玻璃蓋板420及貼合它們的黏合劑430等。
圖32A2是該封裝的底面一側的外觀立體圖。在封裝的底面包括以焊球為凸塊440的BGA(Ball grid array：球柵陣列)。注意，不侷限於BGA，也可以包括LGA(Land grid array：地柵陣列)或PGA(Pin Grid Array：針柵陣列)等。
圖32A3是省略玻璃蓋板420及黏合劑430的一部分而圖示的封裝的立體圖。在封裝基板410上形成電極焊盤460，電極焊盤460與凸塊440藉由通孔電連接。電極焊盤460藉由影像感測器晶片450與引線470電連接。
此外，圖32B1是將影像感測器晶片收納在透鏡一體型封裝內的相機模組的頂面一側的外觀立體圖。該相機模組包括使影像感測器晶片451(圖32B3)固定的封裝基板411、透鏡蓋421及透鏡435等。此外，在封裝基板411及影像感測器晶片451之間設置有用作攝像裝置的驅動電路及信號轉換電路等的IC晶片490(圖32B3)，具有SiP (System in package：系統封裝)的結構。
圖32B2是該相機模組的底面一側的外觀立體圖。封裝基板411的底面及側面具有設置有安裝用連接盤441的QFN(Quad flat no-lead package：四側無引腳扁平封裝)的結構。注意，該結構是一個例子，也可以設置QFP (Quad flat package：四面扁平封裝)或上述BGA。
圖32B3是省略透鏡蓋421及透鏡435的一部分而圖示的模組的立體圖。連接盤441與電極焊盤461電連接，電極焊盤461藉由導線471與影像感測器晶片451或IC晶片490電連接。
藉由將影像感測器晶片容納於上述方式的封裝中，可以容易實現安裝於印刷電路板等，將影像感測器晶片安裝在各種半導體裝置及電子裝置中。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式3 作為可以使用根據本發明的一個實施方式的攝像裝置的電子裝置，可以舉出顯示裝置、個人電腦、具備儲存媒體的影像記憶體裝置及影像再現裝置、行動電話機、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器、拍攝裝置諸如視頻攝影機或數碼照相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖33A至圖33F示出這些電子裝置的具體例子。
圖33A是行動電話機的一個例子，該行動電話機包括外殼981、顯示部982、操作按鈕983、外部連接介面984、揚聲器985、麥克風986、攝像頭987等。該行動電話機在顯示部982具有觸控感測器。藉由用手指或觸控筆等觸摸顯示部982可以進行打電話或輸入文字等各種操作。此外，也可以將本發明的一個實施方式的攝像裝置及其工作方法用於該行動電話機。由此可以抑制功耗。
圖33B是可攜式資料終端，該可攜式資料終端包括外殼911、顯示部912、揚聲器913、攝像頭919等。藉由顯示部912所具有的觸控面板功能可以輸入且輸出資訊。此外，可以從由攝像頭919獲取的影像中識別出文字等，並可以使用揚聲器913以語音輸出該文字。可以將本發明的一個實施方式的攝像裝置及其工作方法用於該可攜式資料終端。由此可以抑制功耗。
圖33C是監控攝影機，該監控攝影機包括支架951、攝像單元952及保護罩953等。在攝像單元952中設置旋轉機構等，藉由設置在天花板可以拍攝周圍。可以將本發明的一個實施方式的攝像裝置及其工作方法用於該攝像單元。由此可以抑制功耗。注意，“監控攝影機”是一般名稱，不侷限於其用途。例如，具有作為監控攝影機的功能的裝置被稱為攝影機或視頻攝影機。
圖33D是視頻攝影機，該視頻攝影機包括第一外殼971、第二外殼972、顯示部973、操作鍵974、透鏡975、連接部976、揚聲器977、麥克風978等。操作鍵974及透鏡975設置在第一外殼971中，顯示部973設置在第二外殼972中。可以將本發明的一個實施方式的攝像裝置及其工作方法用於該視頻攝影機。由此可以抑制功耗。
圖33E是數碼照相機，該數碼照相機包括外殼961、快門按鈕962、麥克風963、發光部967以及透鏡965等。可以將本發明的一個實施方式的攝像裝置及其工作方法用於該數碼照相機。由此可以抑制功耗。
圖33F是手錶型資訊終端，該手錶型資訊終端包括顯示部932、外殼兼腕帶933以及攝像頭939等。顯示部932也可以包括用來進行資訊終端的操作的觸控面板。顯示部932及外殼兼腕帶933具有撓性，並且適合佩戴於身體。可以將本發明的一個實施方式的攝像裝置及其工作方法用於該資訊終端。由此可以抑制功耗。
本實施方式可以與其他實施方式的記載適當地組合。
10:電路 11:電路 11A:感測放大器 11B:感測放大器 11C:輸出電路 21:像素陣列 22:電路 23:電路 24:電路 25:電路 26:電路 28:電路 101:光電轉換器件 102:電晶體 103:電晶體 104:電晶體 105:電晶體 106:電晶體 107:電晶體 108:電容器 109:電容器 111:電晶體 112:OR電路 113:電晶體 121:佈線 122:佈線 123:佈線 124:佈線 125:佈線 127:佈線 128:佈線 129:佈線 131:電晶體 132:電晶體 133:電晶體 134:電晶體 135:電晶體 136:電晶體 137:電晶體 138:電晶體 141:電晶體 142:電晶體 143:電晶體 144:電晶體 145:電晶體 146:電晶體 147:電晶體 148:電晶體 151:電晶體 152:電晶體 153:電晶體 154:電晶體 155:電晶體 156:電晶體 157:電晶體 158:電晶體 161:電晶體 162:電晶體 163:電晶體 164:電晶體 165:電晶體 166:電晶體 167:電晶體 168:電晶體 169:電晶體 171:反相器 172:反相器 203:電晶體 204:電晶體 231:佈線 232:佈線 233:佈線 234:佈線 235:佈線 236:佈線 237:佈線 238:佈線 239:佈線 241:佈線 242:佈線 410:封裝基板 411:封裝基板 420:玻璃蓋板 421:透鏡蓋 430:黏合劑 435:透鏡 440:凸塊 441:連接盤 450:影像感測器晶片 451:影像感測器晶片 460:電極焊盤 461:電極焊盤 470:引線 471:引線 490:IC晶片 535:背閘極 545:半導體層 546:絕緣層 560:層 561:層 562:層 562a:層 562b:層 563:層 563a:層 563b:層 563c:層 565a:層 565b:層 566a:層 566b:層 566c:層 566d:層 567a:層 567b:層 567c:層 567d:層 567e:層 610:矽基板 611:絕緣層 612:絕緣層 613:絕緣層 614:絕緣層 615:絕緣層 616:絕緣層 617:絕緣層 618:絕緣層 619:導電層 621:絕緣層 622:絕緣層 623:絕緣層 624:絕緣層 625:絕緣層 626:絕緣層 627:導電層 628:絕緣層 631:絕緣層 632:矽基板 633:絕緣層 634:絕緣層 635:絕緣層 636:導電層 637:絕緣層 638:絕緣層 639:導電層 648:絕緣層 651:絕緣層 652:絕緣層 653:絕緣層 654:絕緣層 655:導電層 661:絕緣層 662:絕緣層 664:絕緣層 665:絕緣層 671:遮光層 672:光學轉換層 673:微透鏡陣列 683:導電層 684:導電層 685:導電層 686:導電層 688:導電層 689:導電層 701:閘極電極 702:閘極絕緣膜 703:源極區域 704:汲極區域 705:源極電極 706:汲極電極 707:氧化物半導體層 911:外殼 912:顯示部 913:揚聲器 919:攝像頭 932:顯示部 933:外殼兼腕帶 939:攝像頭 951:支架 952:攝像單元 953:保護罩 961:外殼 962:快門按鈕 963:麥克風 965:透鏡 967:發光部 971:外殼 972:外殼 973:顯示部 974:操作鍵 975:透鏡 976:連接部 977:揚聲器 978:麥克風 981:外殼 982:顯示部 983:操作按鈕 984:外部連接埠 985:揚聲器 986:麥克風 987:攝像頭
[圖1]是說明像素的圖。 [圖2A]及[圖2B]是說明電路10的電路圖。 [圖3]是說明電路11的電路圖。 [圖4]是說明像素的工作的時序圖。 [圖5]是說明電路11的工作的圖。 [圖6]是說明像素的工作的時序圖。 [圖7]是說明電路11的工作的圖。 [圖8]是說明電路11的工作的圖。 [圖9]是說明像素的工作的時序圖。 [圖10]是說明電路11的工作的圖。 [圖11]是說明像素的工作的時序圖。 [圖12]是說明電路11的工作的圖。 [圖13]是說明像素的工作的時序圖。 [圖14]是說明攝像裝置的方塊圖。 [圖15A]至[圖15D]是說明像素的結構的圖。 [圖16]是說明像素的結構的方塊圖。 [圖17]是說明像素的結構的方塊圖。 [圖18A]及[圖18B]是說明電路10的電路圖。 [圖19A]至[圖19E]是說明電路10的一部分的電路圖。 [圖20A]及[圖20B]是說明電路10的電路圖。 [圖21A]至[圖21D]是說明攝像裝置的像素結構的圖。 [圖22A]至[圖22C]是說明光電轉換器件的結構的圖。 [圖23]是說明像素的剖面圖。 [圖24A]至[圖24C]是說明Si電晶體的圖。 [圖25]是說明像素的剖面圖。 [圖26]是說明像素的剖面圖。 [圖27A]至[圖27D]是說明OS電晶體的圖。 [圖28]是說明像素的剖面圖。 [圖29]是說明像素的剖面圖。 [圖30]是說明像素的剖面圖。 [圖31A]至[圖31C]是說明像素的立體圖(剖面圖)。 [圖32A1]至[圖32A3]以及[圖32B1]至[圖32B3]是說明收納攝像裝置的封裝、模組的立體圖。 [圖33A]至[圖33F]是說明電子裝置的圖。
10:電路
11:電路
101:光電轉換器件
102:電晶體
103:電晶體
104:電晶體
105:電晶體
106:電晶體
107:電晶體
108:電容器
109:電容器
121:佈線
122:佈線
123:佈線
124:佈線
125:佈線
231:佈線
232:佈線
233:佈線
234:佈線
241:佈線
242:佈線

Claims (13)

  1. 一種攝像裝置，包括： 像素，該像素包括第一電路及第二電路， 其中，該第一電路包括第一節點、第二節點以及第一開關， 該第一節點保持在第一圖框期間生成的第一影像資料， 該第一節點保持在第n圖框期間生成的第二影像資料，該n為2以上的自然數， 該第二節點保持作為該第一影像資料和該第二影像資料的差異的差異資料， 該第一開關控制該第一影像資料及該第二影像資料的輸出， 該第二電路包括比較電路及輸出電路， 該比較電路判定該差異資料是否在任意設定的電壓範圍， 並且，當該差異資料在該電壓範圍時，該輸出電路輸出使該第一開關截止的電壓，當該差異資料不在電壓範圍時，該輸出電路輸出使該第一開關導通的電壓。
  2. 如請求項1之攝像裝置， 其中該第一電路包括光電轉換器件、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第一電容器以及第二電容器， 該光電轉換器件中的一個電極與該第一電晶體的源極及汲極中的一個電連接， 該第一電晶體的源極及汲極中的另一個與該第二電晶體的源極及汲極中的一個、該第三電晶體的閘極、該第一電容器中的一個電極及該第二電容器中的一個電極電連接， 該第三電晶體的源極及汲極中的一個與該第四電晶體的源極及汲極中的一個電連接， 該第三電晶體的源極及汲極中的另一個與該第五電晶體的源極及汲極中的一個電連接， 該第二電容器中的另一個電極與該第六電晶體的源極及汲極中的一個電連接， 並且該第五電晶體為該第一開關。
  3. 如請求項2之攝像裝置， 其中該第一電晶體至該第六電晶體在通道形成區域中包含金屬氧化物。
  4. 如請求項2或3之攝像裝置， 其中該第一電路還包括第七電晶體， 該第七電晶體的源極及汲極中的一個與該第一電晶體的源極及汲極中的另一個及該第二電晶體的源極及汲極中的一個電連接， 該第七電晶體的源極及汲極中的另一個與該第三電晶體的閘極、該第一電容器中的一個電極及該第二電容器中的一個電極電連接， 並且該第七電晶體在通道形成區域中包含金屬氧化物。
  5. 如請求項3或4之攝像裝置， 其中該金屬氧化物包含In、Zn、M，該M為Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一個或多個。
  6. 如請求項1至5中任一項之攝像裝置， 其中該比較電路包括第一感測放大器及第二感測放大器， 該第一感測放大器包括第三節點， 該第二感測放大器包括第四節點， 該輸出電路包括第五節點， 該第一感測放大器包括輸入該電壓範圍的下限電壓的第一輸入部， 該第二感測放大器包括輸入該電壓範圍的上限電壓的第二輸入部， 該第一感測放大器和該第二感測放大器都包括與該第二節點電連接的第三輸入部， 該第三節點及該第四節點與該輸出電路電連接， 並且該第五節點與該第一開關電連接。
  7. 如請求項6之攝像裝置， 其中該第三輸入部與一個像素的該第二節點電連接， 並且該第五節點與多個像素的該第一開關電連接。
  8. 如請求項6或7之攝像裝置， 其中該第二電路還包括反相器電路， 並且該反相器電路、該第一感測放大器、該第二感測放大器及該輸出電路所具有的電晶體在通道形成區域中包含矽。
  9. 如請求項6或7之攝像裝置， 其中該第一感測放大器和該第二感測放大器都包括第一電源開關和第二電源開關， 該第一電源開關包括p通道型電晶體， 該第二電源開關包括n通道型電晶體， 該n通道型電晶體在通道形成區域中包含金屬氧化物， 並且該金屬氧化物包含In、Zn、M，該M為Al、Ti、Ga、Ge、Sn、Y、Zr、La、Ce、Nd和Hf中的一種或多種。
  10. 如請求項1至9中任一項之攝像裝置， 其中該第一電路和該第二電路包括彼此重疊的區域。
  11. 如請求項1至9中任一項之攝像裝置， 其中多個該第一電路和一個該第二電路包括彼此重疊的區域。
  12. 一種攝像裝置的工作方法，包括： 在像素中設定第一電壓及第二電壓，其中第一電壓＜第二電壓； 在第一圖框期間獲取第一影像資料； 在第n圖框期間獲取第二影像資料，該n為2以上的自然數； 計算出作為該第一影像資料和該第二影像資料的差異的第三電壓； 比較該第一電壓、該第二電壓及該第三電壓； 當該第三電壓大於該第一電壓且小於該第二電壓時，不從該像素讀出該第二影像資料；以及 當該第三電壓小於該第一電壓或大於該第二電壓時，從該像素讀出第二影像資料。
  13. 一種電子裝置，包括： 請求項1至11中任一項之攝像裝置；以及 顯示裝置。
TW109138339A 2019-11-07 2020-11-04 攝像裝置、其工作方法及電子裝置 TW202139689A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-202403 2019-11-07
JP2019202403 2019-11-07

Publications (1)

Publication Number Publication Date
TW202139689A true TW202139689A (zh) 2021-10-16

Family

ID=75849815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109138339A TW202139689A (zh) 2019-11-07 2020-11-04 攝像裝置、其工作方法及電子裝置

Country Status (6)

Country Link
US (2) US11917318B2 (zh)
JP (1) JPWO2021090110A1 (zh)
KR (1) KR20220093138A (zh)
CN (1) CN114641987A (zh)
TW (1) TW202139689A (zh)
WO (1) WO2021090110A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4194505A4 (en) 2021-10-22 2024-01-31 Lg Chem, Ltd. THERMOPLASTIC RESIN COMPOSITION, PRODUCTION METHOD THEREOF AND MOLDED PRODUCT MADE THEREFROM

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376782A (en) 1992-03-04 1994-12-27 Fuji Xerox Co., Ltd. Image pickup device providing decreased image lag
US5837995A (en) * 1996-11-25 1998-11-17 Alan Y. Chow Wavelength-controllable voltage-phase photodiode optoelectronic switch ("opsistor")
KR100677106B1 (ko) * 2002-12-10 2007-02-01 삼성전자주식회사 정보저장매체 및 그 기록/재생방법
US7623171B2 (en) 2003-05-07 2009-11-24 Aptina Imaging Corporation Multiple crawbar switching in charge domain linear operations
CN104393007A (zh) 2009-11-06 2015-03-04 株式会社半导体能源研究所 半导体装置
WO2011111521A1 (en) 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
JP5651982B2 (ja) 2010-03-31 2015-01-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2015119018A (ja) * 2013-12-18 2015-06-25 ソニー株式会社 固体撮像素子および電子機器
KR102205702B1 (ko) * 2014-07-30 2021-01-21 삼성전자주식회사 이미지 센서 및 이미지 센서를 구동하는 방법, 그리고 이를 이용한 영상 촬영 장치
JP6676468B2 (ja) * 2015-06-08 2020-04-08 株式会社半導体エネルギー研究所 撮像装置およびその動作方法、ならびに電子機器
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
EP3128342A1 (en) 2015-08-07 2017-02-08 Canon Kabushiki Kaisha Photoelectric conversion device, ranging apparatus, and information processing system
JP2017037938A (ja) 2015-08-07 2017-02-16 キヤノン株式会社 光電変換素子およびそれを用いた光電変換装置、距離検出用センサ並びに情報処理システム
US10373991B2 (en) 2015-08-19 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Imaging device, operating method thereof, and electronic device
US10205894B2 (en) 2015-09-11 2019-02-12 Canon Kabushiki Kaisha Imaging device and imaging system
WO2017158478A1 (ja) * 2016-03-18 2017-09-21 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP6920652B2 (ja) * 2017-02-03 2021-08-18 パナソニックＩｐマネジメント株式会社 撮像装置

Also Published As

Publication number Publication date
US20240196117A1 (en) 2024-06-13
WO2021090110A1 (ja) 2021-05-14
KR20220093138A (ko) 2022-07-05
US11917318B2 (en) 2024-02-27
JPWO2021090110A1 (zh) 2021-05-14
CN114641987A (zh) 2022-06-17
US20230247331A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
WO2018215882A1 (ja) 撮像装置および電子機器
TW201719874A (zh) 攝像裝置、模組、電子裝置以及攝像裝置的工作方法
KR102499902B1 (ko) 촬상 장치 및 전자 기기
US11302736B2 (en) Imaging device and electronic device
US20240196117A1 (en) Imaging device, operation method thereof, and electronic device
JP7480137B2 (ja) 撮像装置および電子機器
WO2019243949A1 (ja) 撮像装置の動作方法
JP2021100025A (ja) 撮像装置、撮像装置の駆動方法
WO2018185587A1 (ja) 撮像装置および電子機器
WO2021048676A1 (ja) 撮像装置および電子機器
WO2021001719A1 (ja) 撮像装置および電子機器
WO2021130590A1 (ja) 撮像装置、および電子機器
JP7336441B2 (ja) 撮像装置および電子機器
US20240222411A1 (en) Imaging device and electronic device
US11849234B2 (en) Imaging device or imaging system
WO2021053449A1 (ja) 撮像システムおよび電子機器
WO2021099889A1 (ja) 撮像装置および電子機器
TW202209659A (zh) 攝像裝置及電子裝置
TW202215654A (zh) 攝像裝置及電子裝置
TW202220227A (zh) 攝像裝置及電子裝置
JPWO2020026080A1 (ja) 撮像装置の動作方法