JP2016127471A - 撮像装置、及びそれを備える電気機器 - Google Patents

Abstract

【課題】撮像装置の消費電力を低減する。
【解決手段】画素回路は第１及び２回路を有する。第１回路は、第１トランジスタ、フォトダイオード及び第１保持ノードを有する。第１回路は、保持ノードの電位を増幅して撮像信号を生成する。第２回路は第１トランジスタ、容量素子及び第２保持ノードを有する。第２保持ノードは容量素子により第１回路の出力ノードと容量結合されている。第２回路は、第２保持ノードの電位を第１、第２参照電位とそれぞれ比較し、比較結果を配線に出力する。第１保持ノードは第１トランジスタを介してフォトダイオードと電気的に接続され、第２保持ノードは第２トランジスタを介して配線に電気的に接続されている第２トランジスタはチャネルが酸化物半導体で形成されている。第２トランジスタのオフ電流は極めて小さいので、第２保持ノードをリセットする頻度を減らすことが可能となる。
【選択図】図２

Description

本出願の明細書、図面、および特許請求の範囲（以下、「本明細書等」と呼ぶ。）には、例えば、撮像装置、処理装置、その他の半導体装置、そのための駆動方法、およびそのための作製方法等が開示される。本発明の一形態の技術分野は、これらに限定されるものではない。例えば、本発明の一形態は、半導体装置、撮像装置、処理装置、記憶装置、表示装置、発光装置、および蓄電装置、それらの駆動方法、測定方法、検査方法、および作製方法に関する。

複数の画素回路が２次元に配列されている画素アレイを備えた撮像装置が知られており、このような構成の代表的な撮像装置は、ＣＭＯＳイメージセンサ（「ＭＯＳイメージセンサ」と呼ばれる場合もある。）である。現在では、ＣＭＯＳイメージセンサは、スマートフォンのカメラ部に標準的に搭載されているデバイスである。

ＣＭＯＳイメージセンサは、ＬＳＩの標準的なＣＭＯＳプロセスを用いて製造できるため、画素回路で取得した撮像信号を処理する処理回路を、画素アレイと共に１のチップに集積することが容易である。例えば、非特許文献１には、動き検出機能を備えたイメージセンサが提案されている（例えば、非特許文献１）。

Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の酸化物半導体（ＯＳ）でチャネルが形成されているトランジスタ（以下、「ＯＳトランジスタ」と呼ぶ。）が知られている。酸化物半導体はシリコンよりもバンドギャップが大きいため、ＯＳトランジスタは、Ｓｉトランジスタと比較してオフ電流が極めて低いという特性を有する。ＯＳトランジスタが適用されたイメージセンサが提案されている（特許文献１）。

特開２０１３−２１１８４０号公報

Ｕ．Ｍａｌｌｉｋ ｅｔ ａｌ．，"Ｔｅｍｐｏｒａｌ Ｃｈａｎｇｅ Ｔｈｒｅｓｈｏｌｄ Ｄｅｔｅｃｔｉｏｎ Ｉｍａｇｅｒ"，ＩＳＳＣＣ Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，２００５，ｐｐ．３６２−３６３，ｐ．６０３．

本発明の一形態は、新規な半導体装置、または新規な半導体装置の動作方法を提供することを課題の一つとする。または、本発明の一形態は、消費電力を低減すること、高品位の画像の取得を可能とすることを課題の一つとする。

なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一形態は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。

本発明の一形態は、画素回路と、処理回路と、第１、第２配線と、を有する撮像装置であって、画素回路は第１及び２回路を有し、第１回路は第１保持ノード、出力ノード、第１トランジスタ、及びフォトダイオードを有し、第１回路は第１保持ノードの電位を増幅して撮像信号を生成する機能を有し、撮像信号は出力ノードに出力され、第２回路は第２保持ノード、第２トランジスタ、及び第１、第２容量素子を有し、第２保持ノードは第１容量素子により出力ノードと容量結合され、且つ、第２容量素子により第１配線と容量結合され、第２回路は第２保持ノードの電位と第１参照電位とを比較して第１信号を生成する機能と、第２保持ノードの電位と第２参照電位とを比較して第２信号を生成する機能とを有し、第１信号及び第２信号はそれぞれ第２配線に出力され、処理回路は第２配線と電気的に接続され、処理回路は第１信号及び第２信号を演算する機能を有し、処理回路の演算結果に基づいて、第２トランジスタの導通状態が制御され、第１保持ノードは第１トランジスタを介してフォトダイオードと電気的に接続され、第２保持ノードは第２トランジスタを介して第２配線と電気的に接続され、第１トランジスタ及び第２トランジスタはチャネルが酸化物半導体で形成されている撮像装置である。

本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。

本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。

トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御ノードとして機能するノードである。ソースまたはドレインとして機能する２つの入出力ノードは、トランジスタの型及び各端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合がある。

ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。

電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは相対的なものである。よって、接地電位と記載されていても、必ずしも０Ｖを意味しない場合もある。

本明細書等において、「第１」、「第２」、「第３」などの序数詞は、順序を表すために使用される場合がある。または、構成要素の混同を避けるために使用する場合があり、この場合、序数詞の使用は構成要素の個数を限定するものなく、順序を限定するものでもない。また、例えば、「第１」を「第２」または「第３」に置き換えて、発明の一形態を説明することができる。

本明細書等の記載に関するその他の事項を実施の形態４に付記している。

本発明の一形態は、新規な半導体装置を提供すること、または新規な半導体装置の動作方法を提供することが可能である。または、本発明の一形態によって、消費電力を低減することが可能となる、または高品位の画像を取得することが可能となる。

複数の効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態について、上記以外の課題、効果および新規な特徴については、本明細書等の記載から自ずと明らかになるものである。

撮像装置の構成例を示すブロック図。 画素回路、および処理回路の構成例を示す回路図。 撮像装置の動作方法例を示すタイミングチャート。 Ａ、Ｂ：処理回路の構成例を示す回路図。 Ａ−Ｄ：画素回路の構成例を示す回路図。 Ａ、Ｂ：撮像装置の構成例を示す模式図。 Ａ：電子部品の作製方法例を示すフローチャート。Ｂ：電子部品の構成例を示す斜視模式図。 Ａ−Ｆ：電子機器の構成例を説明する図。 監視装置の構成例を示す図。 トランジスタの構成例を示す図。Ａ：上面図。Ｂ：ｙ１−ｙ２線断面図。Ｃ：ｘ１−ｘ２線断面図。Ｄ：ｘ３−ｘ４線断面図。 Ａ：図１０Ｂの部分拡大図。Ｂ：トランジスタのエネルギーバンド図。 Ａ−Ｃ：トランジスタの構成例を示す断面図。 Ａ、Ｂ：撮像装置のデバイス構造例を示す断面図。 Ａ、Ｂ：トランジスタの構成例を示す断面図。

以下に、本発明の実施の形態を説明する。ただし、本発明の一形態は、以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

以下に示される複数の実施の形態は適宜組み合わせることが可能である。また１の実施の形態の中に、複数の構成例（作製方法例、動作方法例等も含む。）が示される場合は、互い構成例を適宜組み合わせること、および他の実施の形態に記載された１または複数の構成例と適宜組み合わせることも可能である。

図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。

本明細書において、例えば、クロック信号ＣＬＫを、信号ＣＬＫ、ＣＬＫ等と省略して記載する場合がある。これは、他の構成要素（例えば、信号、電圧、電位、回路、素子、電極、配線等）についても同様である。

（実施の形態１）
本実施の形態では、半導体装置の一例として撮像装置について説明する。

＜＜撮像装置の構成例＞＞
図１は撮像装置の構成例を示すブロック図である。図１に示す撮像装置１００は、画素アレイ１１０および周辺回路１２０を有する。

画素アレイ１１０は、画素回路１０、並びに配線８１、８２、９０−９４を、それぞれ、複数有する。画素アレイ１１０は、撮像信号を生成する機能、動きを検出する機能等を備える。列ごとに、複数の配線８１、８２が設けられ、行ごとに配線９０−９４が設けられている。複数の画素回路１０は２次元のアレイ状に配列されている。同じ列の画素回路１０は、当該列の配線８１、８２と電気的に接続され、同じ行の画素回路１０は当該行の配線９０−９４と電気的に接続されている。

画素回路１０は回路１１と回路１２を有する。回路１１は光電変換素子を備えた撮像回路であり、信号ＩＭを生成する機能を有する。信号ＩＭはアナログの撮像信号である。回路１２は信号ＩＭを処理する処理回路である。具体的には、回路１２は動きを検出する機能を備えており、信号ＭＶを生成する機能を有する。信号ＭＶは動きの情報を表す信号である。以下、回路１１を「ＩＭＣ１１」と呼び、回路１２を「ＭＤＣ１２」と呼ぶこととする。

周辺回路１２０は、配線９５、複数のトランジスタＭ４、行ドライバ１３０、出力ドライバ１４０、および動き判定回路１５０を有する。周辺回路１２０は画素アレイ１１０を駆動する機能、画素回路１０で生成された信号ＩＭ、ＭＶを処理する機能を備える。

行ドライバ１３０は、行（画素回路１０）を選択する機能、ＭＤＣ１２をリセットする機能等を備える。行ドライバ１３０は複数の配線９０−９４と電気的に接続されており、画素アレイ１１０を駆動するための信号または電位をこれらの配線に出力する。

出力ドライバ１４０は複数の配線８１と電気的に接続されており、信号ＩＭを処理して撮像信号ＤＯＵＴを生成する機能を有する。出力ドライバ１４０は、回路１４１、列セレクタ１４２、出力バッファ１４３を有する。

回路１４１は列並列方式で信号ＩＭを処理することができる処理回路であり、列（配線８１）ごとに設けられた処理回路４０を有する。処理回路４０は、信号ＩＭを処理するための回路であり、１または複数の処理を行うことができる。処理回路４０が行う処理には、例えば、ノイズ除去処理、アナログーデジタル変換処理、および増幅処理等が挙げられる。

列セレクタ１４２は１または複数の列を選択することができる機能を有する。例えば、列セレクタ１４２は信号ＣＬＳＥＣに従い、所定の数の列を順次選択することができる機能を有する。選択された列の処理回路４０は処理した信号を出力バッファ１４３に出力する。出力バッファ１４３からは、撮像信号ＤＯＵＴが出力される。

動き判定回路１５０は列並列方式で信号ＭＶを処理することができる処理回路であり、列（配線８２）ごとに設けられた処理回路５０を有する。各処理回路５０は、選択された行の信号ＭＶを処理して、該当する行の画素回路１０で生成された信号ＩＭが動きを含むか否かを判定することができる機能を有する。

各配線８１にはトランジスタＭ４のソースが電気的に接続されている。トランジスタＭ４は、ゲートが配線９５と電気的に接続され、ドレインが接地電位（ＧＮＤ）を供給する電源線と電気的に接続されている。配線９５には信号ＢＲが入力される。トランジスタＭ４は配線８１に対して負荷トランジスタとして機能することができる。

図２に撮像装置１００のより具体的な構成例を示す。図２には、画素回路１０、および処理回路５０の回路構成例を示す。図２の処理回路４０は、回路４１およびアナログーデジタルコンバータ（ＡＤＣ）４２を有する。回路４１は信号ＩＭに含まれる固定ノイズを除去することができる機能を有する。ＡＤＣ４２は、ノイズが除去された信号ＩＭをデジタルの撮像信号ＡＤＯに変換する機能を有する。ＡＤＣ４２は列セレクタ１４２からの制御信号に従い、撮像信号ＡＤＯを出力する。

ＩＭＣ１１は、ノードＦＮ、Ｎ１、フォトダイオードＰＤ１、およびトランジスタＭ１−Ｍ３を有する。ＭＤＣ１２はノードＣＮ、容量素子Ｃ１１、Ｃ１２、およびトランジスタＭ１１−Ｍ１３を有する。処理回路５０はトランジスタＭ１４、レジスタ５１、５２、ＥＸＯＲ回路５３、およびＡＮＤ回路５４を有する。ここでは、トランジスタＭ１−Ｍ４、Ｍ１１−１３はｎチャネル型トランジスタであり、トランジスタＭ１４はｐチャネル型トランジスタである。

配線９０−９４には、それぞれ、信号ＤＩ、ＳＥ、ＴＸ、ＲＥＳ、ＣＭが入力される。信号ＤＩはノードＦＮの電位をプリチャージ（リセット）する機能を有する。信号ＤＩはフォトダイオードＰＤ１のアノードに入力される。信号ＳＥは行を選択するための選択信号である。信号ＳＥはトランジスタＭ１、Ｍ１１のゲートに入力される。信号ＴＸは露光のタイミングおよび露光時間を制御するためのシャッタ機能を有する信号である。信号ＴＸはトランジスタＭ２のゲートに入力される。信号ＲＥＳはＭＤＣ１２をリセットするためのリセット信号であり、トランジスタＭ１３のゲートに入力される。信号ＲＥＳは、具体的には、ノードＣＮの電位をノードＦＮに対応する電位に更新するための信号である。信号ＣＭはＭＤＣ１２に参照電位を与える機能を有する。信号ＣＭは容量素子Ｃ１２に入力される。

＜ＩＭＣ１１＞
ＩＭＣ１１はグローバルシャッタ方式の撮像が可能な回路構成を有する。トランジスタＭ２は露光トランジスタあるいは撮像トランジスタと呼ばれており、ＰＤ１のカソードとノードＦＮと間の導通状態を制御するパストランジスタとして機能することができる。ＰＤ１のアノードは配線９０と電気的に接続されている。

ノードＦＮは電位の保持ノードであり、または電荷の保持ノードと呼ぶこともできる。トランジスタＭ２がオン状態である期間、ＰＤ１の光電流に応じた電荷が蓄積される。ノードＦＮの電位を保持するための保持容量をＩＭＣ１１に設けてもよい。

トランジスタＭ３は増幅トランジスタと呼ばれている。トランジスタＭ３は、ゲートがノードＦＮと電気的に接続され、ドレインが高電源電位ＶＤＤＰを供給する電源線と電気的に接続され、ソースがノードＮ１と電気的に接続されている。ノードＮ１はＩＭＣ１１の出力ノードであり、ＭＤＣ１２と電気的に接続されている。

トランジスタＭ１は選択トランジスタと呼ばれており、ノードＮ１と配線８１と間の導通状態を制御するパストランジスタである。トランジスタＭ１を導通状態にすることで、トランジスタＭ３およびトランジスタＭ４によってソースフォロワ回路が形成されるため、ノードＦＮの電位、つまりフォトダイオードＰＤ１の受光量に応じた電位を配線８１に出力することができる。

高品位の画像を取得するには、浮遊状態のノードＦＮの電位の変動を可能な限り抑えることが好ましい。このための手段の１つとして、トランジスタＭ２を、非導通状態でのドレイン電流（オフ電流）が極めて小さいトランジスタにすることが挙げられる。

トランジスタのオフ電流を下げるには、例えば、活性層（チャネル）をエネルギーキャップが広い半導体で形成すればよい。半導体のエネルギーギャップは、２．５ｅＶ以上、または２．７ｅＶ以上、または３ｅＶ以上であることが好ましい。このような半導体として酸化物半導体が挙げられる。例えば、トランジスタＭ２を、活性層が酸化物半導体で形成されているＯＳトランジスタとすればよい。チャネル幅で規格化したＯＳトランジスタのリーク電流は、ソースードレイン間電圧が１０Ｖ、室温（２５℃程度）の状態で１０×１０^−２１Ａ／μｍ（１０ゼプトＡ／μｍ）以下とすることが可能である。トランジスタＭ２に適用されるＯＳトランジスタのリーク電流は、室温（２５℃程度）にて１×１０^−１８Ａ以下、または、１×１０^−２１Ａ以下、または１×１０^−２４Ａ以下が好ましい。または、リーク電流は８５℃にて１×１０^−１５Ａ以下、または１×１０^−１８Ａ以下、または１×１０^−２１Ａ以下であることが好ましい。

酸化物半導体はエネルギーギャップが大きく、電子が励起されにくく、ホールの有効質量が大きい半導体である。このため、ＯＳトランジスタは、シリコン等を用いた一般的なトランジスタと比較して、アバランシェ崩壊等が生じにくい場合がある。アバランシェ崩壊に起因するホットキャリア劣化等が抑制されることで、ＯＳトランジスタは高いドレイン耐圧を有することとなり、高いドレイン電圧で駆動することが可能である。よって、トランジスタＭ２にＯＳトランジスタを適用することで、信号の電位レベルや入力タイミング等の駆動条件の余裕度（マージン）を高くすることができる。例えば、保持状態のノードＦＮの電位を高くするような駆動も可能になる。

ＯＳトランジスタの活性層は、Ｉｎ、Ｇａ、ＳｎおよびＺｎのうちの１つまたは複数の元素を構成元素とする酸化物を有していることが好ましい。このような酸化物としては、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物や、Ｉｎ−Ｇａ酸化物、Ｉｎ酸化物、Ｓｎ酸化物、Ｚｎ酸化物等がある。また、これら酸化物に、酸化物の構成元素以外の元素や化合物を含むもの、例えばＳｉＯ_２を含む酸化物半導体を用いることができる。

また、ＯＳトランジスタは、活性層がワイドバンドギャップである酸化物半導体で形成されているため、短チャネル効果が表れにくい。ゲート絶縁層を厚くし、例えば酸化膜換算膜厚で１５ｎｍ以下１１ｎｍ以上にし、かつチャネル長を短く、例えば６０ｎｍ以下２０ｎｍ以上としても、非常に良好なオフ電流特性およびサブスレッショルド特性を有することが可能である。よって、ＯＳトランジスタは、論理回路を構成する一般的なＳｉトランジスタよりも厚いゲート絶縁層を用いることができるため、ゲート絶縁層を介したリーク電流が低減され、ゲート絶縁層の膜厚のばらつきによる電気特性のばらつきも抑えることができる。ＯＳトランジスタの詳細は実施の形態３で説明する。

ＩＭＣ１１において、トランジスタＭ１、Ｍ３には特段の制約はなく、Ｓｉトランジスタでもよいし、ＯＳトランジスタでもよい。

＜ＭＤＣ１２＞
ＭＤＣ１２は、フォトダイオードＰＤ１の受光量が設定した範囲内にあるか否か検出する機能を有する。別言すると、ＭＤＣ１２は、異なる露光期間で得られた２つの信号ＩＭに差分があるか否かを検出することができる機能を有する。信号ＭＶはＭＤＣ１２の検出結果の情報を含む。より具体的には、ＭＤＣ１２は、ノードＣＮの電位が所定の電位範囲内にあるか否か比較することができるコンパレータの機能を備えている。信号ＭＶは、比較結果を高レベル電位（”Ｈ”）と低レベル電位（”Ｌ”）で表すデジタル信号となる。

ノードＣＮは電位の保持ノードである。容量素子Ｃ１１はノードＮ１とノードＣＮと間を容量結合している。容量素子Ｃ１２は配線９４とノードＣＮと間を容量結合している。トランジスタＭ１３は配線８２とノードＣＮと間の導通状態を制御するパストランジスタである。トランジスタＭ１３は、ノードＣＮを更新するため（あるいはリセットするため）に設けられている。トランジスタＭ１３がオフ状態のときは、ノードＮ１と容量結合しているため、ノードＣＮはノードＮ１の電位に対応する電位をとる。トランジスタＭ１３がオン状態のときは、ノードＣＮに配線８２の電位が書き込まれる。

トランジスタＭ１３をＯＳトランジスタとすることで、電気的に浮遊状態のノードＣＮの電位の変動を抑えられことができるため、ＭＤＣ１２の信頼性を向上させることができる。また、ノードＣＮの電位をフレームごとに更新する必要がない。よって、撮像装置１００は、現在のフレームと直前のフレームと間の動き検出の他に、１フレームよりも前のフレームと現在のフレーム間での動きを検出することが可能となる。

トランジスタＭ１１は選択トランジスタであり、トランジスタＭ１２のドレインと配線８２と間の導通状態を制御するパストランジスタである。トランジスタＭ１２はノードＣＮの電位を増幅するためのトランジスタである。トランジスタＭ１２は、ゲートがノードＣＮと電気的に接続され、ソースがＧＮＤを供給する電源線と電気的に接続されている。トランジスタＭ１１がオン状態となると、トランジスタＭ１２とトランジスタＭ１４とによりソース接地回路が構成されるため、ノードＣＮの電位を増幅した信号ＭＶがＭＤＣ１２から処理回路５０に出力される。信号ＭＶの電位レベルは、動きの検出結果を表している。

＜処理回路５０＞
トランジスタＭ１４のゲートには信号ＣＰが入力され、同ソースはＶＤＤＰを供給する電源線に電気的に接続されている。レジスタ５１、５２は、それぞれ、信号ＣＫ１、ＣＫ２の立ち上がりに応じて、信号ＭＶが書き込まれ、かつ保持しているデータをＥＸＯＲ回路５３、ＡＮＤ回路５４に出力する。ＡＮＤ回路５４、ＥＸＯＲ回路５３はレジスタ５１、５２から出力されるデータを演算し、それぞれ、信号ＭＤＴ、ＭＤＳを生成し、出力する。

＜＜撮像装置の動作例＞＞
図３は撮像装置１００の動作例を示すタイミングチャートを示す。図３には、信号ＳＥ、ＣＭ、ＣＫ１、ＣＫ２、ＲＥＳ、ＣＬＳＥＣ、ＤＩ、ＴＸの波形、並びにノードＣＮ、ＦＮの電位の波形を示す。ｔ１等は時刻を表す。

＜撮像動作＞
グローバルシャッタ方式による撮像動作を説明する。ＢＲを高レベルにしてトランジスタＭ４をオン状態にする。ｔ１で、画素アレイ１１０の全ての配線９０に高レベルのＤＩを入力し、かつ全ての配線９２に高レベルのＴＸを入力する。時刻ｔ０では、ノードＦＮの電位はＶｆ０であるとし、ノードＣＮの電位はＶｃ０であるとする。ここでは、説明を簡単にするため、Ｖｃ０は、１フレーム前にノードＣＮに書き込まれた電位とする。Ｖｃ０は１フレーム前の露光期間でノードＦＮに記憶された電位Ｖｆ０に依存する。

ｔ１−ｔ２はリセット期間である。この期間ではＴＸおよびＤＩがともに高レベルであるため、ノードＦＮの電位はＶｆ_ｐｒにリセットされる。ｔ１−ｔ３では、トランジスタＭ２はオン状態であるので、ｔ２でＤＩが低レベルに戻ると、ノードＦＮの電位は、フォトダイオードＰＤ１で生成された光電流によって低下する。つまり、ｔ２−ｔ３は露光期間であり、画素アレイ１１０の全ての画素回路１０で同時に撮像が行われる。

ｔ３でＴＸを低レベルにしてトランジスタＭ２をオフ状態にして、画素回路１０を非選択状態とする。ノードＦＮは電気的に浮遊状態となり、電位Ｖｆ１を保持する。電位Ｖｆ１の値はｔ２−ｔ３でフォトダイオードＰＤ１の受光量に対応する。この受光量に応じた信号ＩＭを処理回路４０で処理するため、ｔ４からｔ１０の間ＳＥを高レベルにして、トランジスタＭ１をオン状態にすることで、トランジスタＭ２とトランジスタＭ４とによりソースフォロワ回路を構成する。このソースフォロワ回路の出力信号が信号ＩＭであるので、信号ＩＭは、電位Ｖｆ１に対応する電位をもつ。つまり、信号ＩＭは、露光期間（ｔ２−ｔ３）でのフォトダイオードＰＤ１の受光量に応じた大きさのアナログ電位をもつこととなる。ここでは、この期間の信号ＩＭの電位を「Ｖｃ１」と呼ぶこととする。

ＣＬＳＥＣがアクティブである期間（ｔ９―ｔ１０）では、出力ドライバ１４０でＤＯＵＴが生成され、撮像装置１００から出力される。この期間、ＣＬＳＥＣに従い、各列の処理回路４０は信号ＩＭを処理して、信号ＩＭの電位信号ＡＤＯを生成し、出力バッファ１４３に出力している。

トランジスタＭ２をＯＳトランジスタとすることで、非選択状態のＩＭＣ１１において、ノードＦＮの電位の変動を抑えることができ、その電位を長時間保持することが可能である。グローバルシャッタ方式撮像は歪みの無い動画像を取得できる。グローバルシャッタ方式の撮像を実現するには、露光してから、全ての画素回路１０から信号ＩＭを取り出すまで、ノードＦＮの電位を保持することが求められる。ＩＭＣ１１はこの条件を満たすことができるので、グローバルシャッタ方式の撮像に好適な撮像回路である。よって、撮像装置１００は高品位な動画像の取得が可能となる。

＜動き検出＞
期間ｔ５−ｔ８で、ＭＤＣ１２において差分検出処理が行われ、かつ処理回路５０で動きの有無が判定される。この期間、ＣＰによってトランジスタＭ１４はオン状態とされる。

ＣＭの電位を制御することで、ＭＤＣ１２でコンパレータ動作を行わせる。ここで、Ｖａ０はＣＭの基準電位であり、ＶａｐおよびＶａｎは、それぞれ、ＭＤＣ１２のコンパレータ動作に用いられる参照電位である。ｔ５でＣＭをＶａｐとすることで、ノードＣＮはＶｃ０からＶｃｐ０に引き上げられ、ｔ６でＣＭをＶａｎとすることで、ノードＣＮはＶｃｐ０からＶｃｎ０に引き下げられる。ＶａｐとＶａｎとを用いることで、ＭＤＣ１２はＶｆ０に対するノードＦＮの電位の正と負の変化を検出することが可能である。

ＣＭをＶａｐにする僅かに前に、ＳＥを高レベルにしているので、トランジスタＭ１１はオン状態であるため、トランジスタＭ１１とトランジスタＭ１４とでソース接地回路が構成されている。このソース接地回路の出力信号が信号ＭＶである。ノードＣＮの電位がトランジスタＭ１２のしきい値電圧を超えていれば、トランジスタＭ１２にドレイン電流が流れるため、信号ＭＶはＶＤＤＰよりも低くなり、ある一定値を超えれば、信号ＭＶはおおよそＧＮＤまで減少する。

よって、ノードＦＮの電位の変化量ΔＶＦＮ＝（Ｖｆ１−Ｖｆ０）が、所定の上限値ＶＴ_ＡＢを超えていれば、ＭＤＣ１２におけるＶａｐを用いた比較結果とＶａｎを用いた比較結果は、双方とも”Ｌ”となる。他方、ΔＶＦＮが所定の下限値ＶＴ_ＢＷ未満であれば、これら２つの比較結果は”Ｈ”となる。

ＭＤＣ１２にＶａｐが入力されている間に、ＣＫ１を高レベルにして、信号ＭＶをレジスタ５１に書き込む。ＭＤＣ１２にＶａｎが入力されている間に、ＣＫ２を高レベルにして、信号ＭＶをレジスタ５２に書き込む。つまり、レジスタ５１は、Ｖａｐを用いた比較結果を保持し、レジスタ５２はＶａｎを用いた比較結果を保持することとなる。

ＥＸＯＲ回路５３は、撮像信号の差分のスカラを判定するための論理回路である。別言すると、ＥＸＯＲ回路５３は２つのフレーム間での撮像信号の差分の有無を判定するための論理回路である。信号ＭＤＳは、ΔＶＦＮ＞ＶＴ_ＡＢまたは、ΔＶＦＮ＜ＶＴ_ＢＷの場合は、ＡＮＤ回路５４は”Ｌ”となり、その他の場合は”Ｈ”となる。

ＡＮＤ回路５４は、撮像情報の差分ベクトルを判定するための論理回路である。別言すると、ＡＮＤ回路５４は、２つのフレーム間で撮像信号の電位が増加しているのか減少しているのかを判定するための論理回路である。信号ＭＤＴは、ΔＶＦＮ＞ＶＴ_ＡＢの場合は”Ｈ”となり、その他の場合は”Ｌ”となる。

ｔ７−ｔ８では、処理回路５０の判定結果に基づいて、ノードＣＮを更新する処理が行われる。具体的には、信号ＭＤＳによって、ノードＣＮの電位を更新するか否かが決定される。トランジスタＭ１３をＯＳトランジスタとしているため、ＭＤＣ１２において、電気的に浮遊状態のノードＣＮの電位を長時間保持することが可能であるので、信号ＩＭに差分がないときは、ノードＣＮを更新する必要はない。そのため、信号ＭＤＳが”Ｌ”のときは、２つのフレーム間の信号ＩＭに差分が存在することとなるので、ノードＣＮを更新する。ＲＥＳを”Ｈ”にすることで、トランジスタＭ１３をオン状態にする。ノードＣＮには、この時点の信号ＭＶが書き込まれ、その電位はＶｃ１となる。信号ＭＤＳが”Ｌ”のときは、トランジスタＭ１３をオフ状態のままにする。この場合は、ノードＣＮの電位はＶｃ０が維持される。

ノードＣＮをフレームごとに更新する必要がないので、ノードＣＮの更新の回数が低減されるため、撮像装置１００の消費電力を低減することが可能である。

＜＜列処理回路の構成例＞＞
処理回路４０には特段の制約はない、例えば、回路４１は固定ノイズを低減できる機能を有していればよく、ＣＤＳ（相関二重サンプリング）回路や、ＤＤＳ（ダブルデータサンプリング）回路等を用いることができる。

図４ＡはＣＤＳ回路の一例を示す。ＣＤＳ回路４１Ａは、トランジスタＭ４１、Ｍ４２、容量素子Ｃ４１、Ｃ４２を有し、電位ＣＤＳＶＤＤを供給する電源線、およびＧＮＤを供給する電源線に電気的に接続されている。ＣＤＳ回路４１Ａは、トランジスタＭ４１と容量素子Ｃ４１とを有するクランプ回路、及びトランジスタＭ４２と容量素子Ｃ４２とを有するサンプルホールド回路を備える。トランジスタＭ４１は、信号ＣＬＰ１によってオン、オフが制御される。トランジスタＭ４２は、信号ＳＨ１によってオン、オフが制御される。

図４ＢはＤＤＳ回路の一例を示す。ＤＤＳ回路４１Ｂは、トランジスタＭ４３、容量素子Ｃ４３、Ｃ４４、インバータ６０、及びアナログスイッチ６１、６２を有し、電位ＤＤＳＶＲＦが入力される電源線と電気的に接続されている。トランジスタＭ４３は信号ＳＨ２によってオン、オフが制御される。アナログスイッチ６１、６２はそれぞれ、信号Ｓ４および信号Ｓ４Ｂによってオン、オフが制御される。Ｓ４ＢはＳ４の反転信号である。

＜＜画素回路の構成例＞＞
撮像装置１００の画素回路は図２に示す回路構成に限定されるものでない。例えば、画素回路の撮像回路は能動型の光検出回路であればよい。または、例えば、撮像回路は、光電変換素子で生成される光電流量に対応する電位を保持ノードで保持させる機能、保持ノードの電位を増幅することができる機能等を備えていればよい。図５に撮像回路の構成例を示す。

図５Ａに示す回路２１は、ＩＭＣ１１のトランジスタＭ１−Ｍ３にバックゲートを設けた回路に相当する。回路２１のトランジスタＭ２１−Ｍ２３はＯＳトランジスタであり、これらのバックゲートは配線７０と電気的に接続されている。配線７０は固定電位を入力してもよいし、撮像装置１００の動作に応じて、その電位を変動させてもよい。なお、回路２１において、トランジスタＭ２１、Ｍ２３の一方または双方がＳｉトランジスタであってもよい。

図５Ｂに示す回路２２は、回路２１にトランジスタＭ２４を追加した回路である。トランジスタＭ２４はＯＳトランジスタである。トランジスタＭ２４のゲートは配線９６と電気的に接続され、同バックゲートは配線７０と電気的に接続されている。トランジスタＭ２４はリセットトランジスタと呼ばれており、ＶＤＤＰが供給される電源線とノードＦＮと間の導通状態を制御する機能を有する。なお、回路２２において、トランジスタＭ２１、Ｍ２３、Ｍ２４の一部または全てがＳｉトランジスタであってもよい。

ＩＭＣ１１では、フォトダイオードＰＤ１のアノードの電位の制御と、トランジスタＭ２のスイッチング動作によって、ノードＦＮをリセットしていたが、回路２２では、トランジスタＭ２４を設けたことで、アノードに固定電位を供給することが可能となる。この場合、配線９０は、外部の電源回路から固定電位が入力される電源端子とで電気的に接続してもよい。

図５Ｃに示す回路２３は、回路２２からトランジスタＭ２２を省いた回路である。このため、回路２３ではグローバルシャッタ方式の撮像は行えない。なお、回路２３において、トランジスタＭ２１、Ｍ２４の一方または双方はＳｉトランジスタであってもよい。

撮像回路において、１の保持ノードに対して複数の光電変換素子を設けることもできる。このような回路構成とすることで、画素アレイを構成するトランジスタ数を低減することができる。図５Ｄにこのような撮像回路の一例を示す。図５Ｄに示す回路２４は、回路２２の変形例であり、３つのフォトダイオードＰＤ１−ＰＤ３を有する。フォトダイオードＰＤ１−ＰＤ３に対応して、トランジスタＭ３１−Ｍ３３が設けられている。トランジスタＭ３１−Ｍ３３のゲートは、それぞれ、信号ＴＸ１−ＴＸ３が入力される配線に電気的に接続されている。信号ＴＸ１−ＴＸ３は行ドライバで生成される。

トランジスタＭ３１−Ｍ３３はトランジスタＭ２２と同様の機能を有し、露光動作を制御することができる露光トランジスタである。ノードＦＮの電位の変動を抑えるため、トランジスタＭ３１−Ｍ３３はＯＳトランジスタである。トランジスタＭ３１−３３にはバックゲートを設けないトランジスタとしてもよい。

〔実施の形態２〕
本実施の形態では、半導体装置の一例として、撮像装置、並びに撮像装置を備える電子部品および電子機器等について説明する。ここでは、カラーフィルタ等の光学部材を具備する撮像装置の一例を示す。

＜撮像装置の構成例＞
図６Ａに示す撮像装置１５００は、単位画素が３つの画素回路（回路１５９１ａ、１５９１ｂ、１５９１ｃ）で構成されている。

回路１５９１ａ、１５９１ｂ、１５９１ｃに対応して、カラーフィルタ１５３０ａ、１５３０ｂ、１５３０ｃが設けられている。カラーフィルタ１５３０ａ、１５３０ｂ、１５３０ｃにそれぞれＲ（赤）、Ｇ（緑）、Ｂ（青）などの色を割り当てることにより、カラー画像を撮像することができる。カラーフィルタ１５３０ａ、１５３０ｂ、１５３０ｃ上にはマイクロレンズアレイ１５４０が設けられ、１のレンズを通る光が直下のカラーフィルタを通り、フォトダイオード１５６０に照射されるようになっている。

層１５０５に形成されるフォトダイオード１５６０上には絶縁層１５０６が形成されている。絶縁層１５０６は可視光に対して透光性の高い絶縁膜、例えば酸化シリコン膜で形成することができる。また、パッシベーション膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層する構成としてもよい。

絶縁層１５０６上には、遮光層１５１０が形成される。遮光層１５１０は、上部のカラーフィルタを通る光の混色を防止する作用を有する。遮光層１５１０には、アルミニウム、タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体膜を積層する構成とすることができる。遮光層１５１０上には平坦化膜として有機樹脂層１５２０が形成されている。

層１５０４には、回路１５９１ａ、１５９１ｂ、１５９１ｃを構成するトランジスタ、配線等が形成されている。層１５０４に接して支持基板１５９０が設けられる。支持基板１５９０としては、シリコン基板などの半導体基板、ガラス基板、金属基板、セラミック基板などの硬質基板を用いることができる。なお、層１５０４と支持基板１５９０との間には接着層となる無機絶縁層や有機樹脂層が形成されていてもよい。

カラーフィルタ１５３０ａ、１５３０ｂ、１５３０ｃの代わりに光学変換層１５５０を用いてもよい（図６Ｂ参照）。光学変換層１５５０を用いることにより、様々な波長領域における画像が得られる撮像装置とすることができる。例えば、光学変換層１５５０に可視光線の波長以下の光を遮るフィルタを用いれば、赤外線撮像装置とすることができる。また、光学変換層１５５０に赤外線の波長以下の光を遮るフィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層１５５０に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。

また、光学変換層１５５０にシンチレータを用いれば、医療用のＸ線撮像装置など、放射線の強弱を可視化した画像を取得する撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可視光線や紫外光線などの光（蛍光）に変換される。当該光をフォトダイオード１５６０で検知することにより撮像データを取得する。

シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質、または当該物質を含む材料からなり、例えば、Ｇｄ_２Ｏ_２Ｓ：Ｔｂ、Ｇｄ_２Ｏ_２Ｓ：Ｐｒ、Ｇｄ_２Ｏ_２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ_２、ＢａＦ_２、ＣｅＦ_３、ＬｉＦ、ＬｉＩ、ＺｎＯなどの材料や、それらを樹脂やセラミクスに分散させたものが知られている。

＜＜電子部品の作製方法例、および構成例＞＞
ここでは、半導体装置の一例として、電子部品、及び撮像装置や電子部品を具備する電子機器等について説明する。図７Ａは、電子部品の作製方法例を示すフローチャートである。電子部品は、半導体パッケージ、ＩＣ用パッケージ、またはパッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することとする。

トランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。後工程については、図７Ａに示す各工程を経ることで完了することができる。具体的には、前工程で得られる素子基板が完成（ステップＳ１）した後、基板を複数のチップに分離するダイシング工程を行う（ステップＳ２）。基板を複数に分割する前に、基板を薄膜化して、前工程での基板の反り等を低減し、部品の小型化を図る。

チップをピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う（ステップＳ３）。ダイボンディング工程におけるチップとリードフレームとの接着は樹脂やテープによって行えばよい。接着方法は製品に適した方法を選択すればよい。ダイボンディング工程で、インターポーザ上にチップを搭載し接合する。ワイヤーボンディング工程で、リードフレームのリードとチップ上の電極とを金属の細線（ワイヤー）で電気的に接続する（ステップＳ４）。金属の細線には、銀線や金線を用いることができる。ワイヤーボンディングは、ボールボンディングとウェッジボンディングの何れでもよい。

ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳ５）。リードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する（ステップＳ６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。パッケージの表面に印字処理（マーキング）を施す（ステップＳ７）。検査工程（ステップＳ８）を経て、電子部品が完成する（ステップＳ９）。上掲した半導体装置を組み込むことで、低消費電力で、小型な電子部品を提供することができる。

図７Ｂは電子部品の斜視模式図である。一例として、図７ＢはＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）を示している。図７Ｂに示す電子部品７０００は、リード７００１及び回路部７００３を有する。回路部７００３には、例えば、実施の形態１の撮像装置が作製されている。電子部品７０００は、例えばプリント基板７００２に実装される。このような電子部品７０００が複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されることで電子機器に搭載することができる。完成した回路基板７００４は、電子機器等の内部に設けられる。例えば、電子部品７０００は、カメラ機能を備える各種の電子機器に組み込まれる。電子部品７０００には、動き検出機能、高品位な撮像性能を備えているため、電子部品７０００を組み込んだ電子機器の多機能化ができる。

電子部品７０００は、デジタル信号処理、ソフトウェア無線、アビオニクス（通信機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子機器）、ＡＳＩＣのプロトタイピング、医療用画像処理、音声認識、暗号、バイオインフォマティクス（生物情報科学）、機械装置のエミュレータ、および電波天文学における電波望遠鏡等、幅広い分野の電子機器の電子部品（ＩＣチップ）に適用することが可能である。このような電子機器としては、表示機器、パーソナルコンピュータ（ＰＣ）、記録媒体を備えた画像再生装置（ＤＶＤ、ブルーレイディスク、フラッシュメモリ、ＨＤＤ等の記録媒体を再生する装置、および画像を表示するための表示部を有する装置）に用いることができる。その他に、本発明の一形態に係る半導体装置を用いることができる電子機器には、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、カメラ（ビデオカメラ、デジタルスチルカメラ等）、ウエアラブル型表示装置（ヘッドマウント型、ゴーグル型、眼鏡型、腕章型、ブレスレッド型、ネックレス型等）ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。電子機器の具体例を図８に示す。

＜＜電子機器＞＞
図８は、カメラ機能を備えた電子機器の構成例を示す。図８の電子機器には、本発明の一形態に係る撮像装置が組み込まれている。

図８Ａに示す携帯型ゲーム機９００は、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ９０９等を有する。携帯型ゲーム機９００は、２つの表示部９０３と表示部９０４とを有しているが、表示部の数は、これに限定されない。

図８Ｂに示す情報端末９１０は、タブレット型であり、筐体９１１、表示部９１２、およびカメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。

図８Ｃに示すデジタルカメラ９２０は、筐体９２１、シャッターボタン９２２、マイク９２３、発光部９２７、およびレンズ９２５等を有する。

図８Ｄに示す情報端末９３０は腕時計型であり、筐体９３１、表示部９３２、リストバンド９３３、カメラ９３９等を有する。表示部９３２が有するタッチパネル機能により情報の入出力を行うことができる。

図８Ｅに示すビデオカメラ９４０は、筐体９４１、筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、および接続部９４６等を有する。操作キー９４４およびレンズ９４５は筐体９４１に設けられており、表示部９４３は筐体９４２に設けられている。筐体９４１と筐体９４２とは、接続部９４６により接続されており、筐体９４１と筐体９４２の間の角度は、接続部９４６により変更が可能である。接続部９４６における筐体９４１と筐体９４２との間の角度によって、表示部９４３で表示される画像を切り替える構成としてもよい。表示部９５３にタッチパネル機能を設け、タッチ操作によりビデオカメラ９４０を操作できるようにしてもよい。

図８Ｆに示すスマートフォン９５０は、筐体９５１に、表示部９５２、マイク９５７、スピーカー９５４、カメラ９５９、入出力端子９５６、および操作用のボタン９５５等を有する。筐体９５１は湾曲しているため、表示部９５２も湾曲している。

＜＜監視装置の構成例＞＞
実施の形態１によって、消費電力が低減された動き検出機能を有するカメラを提供することが可能である。このようなカメラは監視装置（監視システムともいう）に非常に好適である。図９は、監視装置の構成例を示す。

図９の監視装置２２５０は、カメラ２２００、記憶装置２２１１、表示装置２２１２、および警報装置２２１３を有する。カメラ２２００、記憶装置２２１１、表示装置２２１２、および警報装置２２１３は、それぞれ機能的に接続されている。記憶装置２２１１はカメラ２２００で撮影された撮像データを記憶することができ、表示装置は撮像データを表示できる。監視装置２２５０におけるこれらの装置の機能的な接続は、有線でも無線でもよい。一部を無線のネットワークで構築し、一部を有線のネットワークとしてもよい。

カメラ２２００は撮像装置２２２０を有する。撮像装置２２２０には実施の形態１の撮像装置が適用されている。撮像装置２２２０は、撮像した画像に動きがあるか否かの判定信号を発生することが可能であるため、この判定信号によって、監視装置２２５０を制御することができる。例えば、撮像データに動きが検出されない場合は、撮像装置２２２０の出力ドライバを動作させないようにすることで、消費電力を低減することができる。また、動きが検出された場合に記憶装置２２１１に撮像データを記録し、動きが検出されない場合は記憶しないようにすることが可能であるので、記憶装置２２１１の記憶容量の節約ができ、より長時間の録画が可能になる。また、警報装置２２１３は、撮像装置２２２０において動きが検出された場合や、所定の期間、動きが検出されない場合等に、管理者に警報を行うようにプログラムしてもよい。

〔実施の形態３〕
本実施の形態では、ＯＳトランジスタについて説明する。

＜＜ＯＳトランジスタの構成例１＞＞
図１０にＯＳトランジスタの構成の一例を示す。図１０ＡはＯＳトランジスタの構成の一例を示す上面図である。図１０Ｂは、ｙ１−ｙ２線断面図であり、図１０Ｃはｘ１−ｘ２線断面図であり、図１０Ｄはｘ３−ｘ４線断面図である。ここでは、ｙ１−ｙ２線の方向をチャネル長方向と呼び、ｘ１−ｘ２線方向をチャネル幅方向と呼ぶ場合がある。よって、図１０Ｂは、ＯＳトランジスタのチャネル長方向の断面構造を示す図あり、図１０Ｃおよび図１０Ｄは、ＯＳトランジスタのチャネル幅方向の断面構造を示す図である。なお、デバイス構造を明確にするため、図１０Ａでは、一部の構成要素が省略されている。

ＯＳトランジスタ５０１は絶縁表面に形成される。ここでは、絶縁層５１１上に形成されている。絶縁層５１１は基板５１０表面に形成されている。ＯＳトランジスタ５０１は絶縁層５１６に覆われている。なお、絶縁層５１６をＯＳトランジスタ５０１の構成要素とみなすこともできる。ＯＳトランジスタ５０１は、絶縁層５１２、絶縁層５１３、絶縁層５１４、絶縁層５１５、半導体層５２１−５２３、導電層５３０、導電層５３１、導電層５３２および導電層５３３を有する。ここでは、半導体層５２１−５２３をまとめて半導体領域５２０と呼称する。

導電層５３０はゲート電極として機能し、導電層５３３はバックゲート電極として機能する。導電層５３１、５３２は、それぞれ、ソース電極またはドレイン電極として機能する。絶縁層５１１は、基板５１０と導電層５３３を電気的に分離する機能を有する。絶縁層５１５はゲート絶縁層を構成し、絶縁層５１３、５１４はバックチャネル側のゲート絶縁層を構成する。

なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一のトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一のトランジスタのチャネル長は一つの値に定まらない場合がある。そのため、本明細書等では、チャネル長はチャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一のトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。

なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。

特に、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体領域の形状が既知という仮定が必要である。したがって、半導体領域の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

そこで、本明細書では、トランジスタの上面図において、半導体領域とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。

なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。

図１０Ｂ、図１０Ｃに示すように、半導体領域５２０は、半導体層５２１、半導体層５２２、半導体層５２３の順に積層している部分を有する。絶縁層５１５はこの積層部分を覆っている。導電層５３０は絶縁層５１３を介して積層部分と重なる。導電層５３１および導電層５３２は、半導体層５２１および半導体層５２３とでなる積層上に設けられており、それぞれ、この積層の上面と、同チャネル長方向の側面とに接している。半導体層５２１、５２２および導電層５３１、５３２の積層は、同じマスクを用いたエッチング工程を経ることで形成されている。

半導体層５２３は、半導体層５２１、５２２、および導電層５３１、５３２を覆うように形成されている。絶縁層５１５は半導体層５２３を覆っている。ここでは、半導体層５２３と絶縁層５１５は同じマスクを用いてエッチングされている。

絶縁層５１５を介して、半導体層５２１−５２３の積層部分のチャネル幅方向を取り囲むように、導電層５３０が形成されている（図１０Ｃ参照）。このため、この積層部分には、垂直方向からのゲート電界と、側面方向からのゲート電界も印加される。ＯＳトランジスタ５０１において、ゲート電界とは、導電層５３０（ゲート電極層）に印加される電圧により形成される電界のことをいう。ゲート電界によって、半導体層５２１−５２３の積層部分全体を電気的に取り囲むことができるので、半導体層５２２の全体に（バルク）にチャネルが形成される場合がある。そのため、ＯＳトランジスタ５０１は高いオン電流を有することができる。また、ｓ−ｃｈａｎｎｅｌ構造であることで、ＯＳトランジスタ５０１の高周波特性を向上することができる。具体的には、遮断周波数を向上することができる。

ｓ−ｃｈａｎｎｅｌ構造は高いオン電流が得られるため、ＬＳＩなど微細化されたトランジスタが要求される半導体装置に適した構造といえ、また、動作周波数が高いトランジスタに適した構造といえる。該トランジスタを有する半導体装置は、高い周波数で動作させることができる。

ＯＳトランジスタの微細化によって、集積度が高い、または小型な半導体装置を提供することが可能となる。例えば、ＯＳトランジスタは、チャネル長が好ましくは１０ｎｍ以上かつ１μｍ未満、さらに好ましくは１０ｎｍ以上かつ１００ｎｍ未満、さらに好ましくは１０ｎｍ以上かつ７０ｎｍ未満、さらに好ましくは１０ｎｍ以上かつ６０ｎｍ未満、さらに好ましくは１０ｎｍ以上かつ３０ｎｍ未満の領域を有する。例えば、トランジスタは、チャネル幅が好ましくは１０ｎｍ以上かつ１μｍ未満、さらに好ましくは１０ｎｍ以上かつ１００ｎｍ未満、さらに好ましくは１０ｎｍ以上かつ７０ｎｍ未満、さらに好ましくは１０ｎｍ以上かつ６０ｎｍ未満、さらに好ましくは１０ｎｍ以上かつ３０ｎｍ未満の領域を有する。

酸化物半導体はシリコンよりも熱伝導率が低い、そのため、ＯＳトランジスタ５０１において、半導体領域５２０は熱がこもりやすい。図１０Ｂ、図１０Ｄに示すように、導電層５３１と導電層５３２を、半導体層５２３および絶縁層５１５を介して導電層５３２と重ねるように設けることで、導電層５３１、５３２に、半導体領域５２０（特に、半導体層５２２）で発生する熱を放熱させる機能を持たせることができる。

＜絶縁層＞
絶縁層５１１−５１６は、単層構造または積層構造の絶縁膜で形成される。絶縁膜を構成する材料には、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどがある。

なお、本明細書において、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいい、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。本明細書等において、絶縁材料に用いられる酸化物には、窒素濃度が１ａｔｍｉｃ％未満のものも含まれる。例えば、酸化シリコンは、１×１０^−２０ａｔｏｍｓ／ｃｍ^３未満であるものも含まれる。

絶縁層５１４、５１５は半導体領域５２０と接しているため、酸化物を含むことが好ましく、特に、加熱により一部の酸素が脱離する酸化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁層５１４、５１５から脱離した酸素は酸化物半導体である半導体領域５２０に供給され、酸化物半導体中の酸素欠損を低減することが可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めることができる。

化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、膜の表面温度が１００℃以上７００℃以下、酸素原子に換算しての酸素の脱離量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度は１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。

絶縁層５１３は、絶縁層５１４に含まれる酸素が導電層５３３に含まれる金属と結びつき、絶縁層５１４に含まれる酸素が減少することを防ぐパッシベーション機能を有する。絶縁層５１６は、絶縁層５１４に含まれる酸素が減少することを防ぐパッシベーション機能を有する。

絶縁層５１１、５１３、５１６は、酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロッキングできる機能を有していることが好ましい。絶縁層５１１、５１３、５１６を設けることで、半導体領域５２０から外部への酸素の拡散と、外部から半導体領域５２０への水素、水等が入り込みを防ぐことができる。このような機能を持たせるため、絶縁層５１１、５１３、５１６には、例えば、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等でなる絶縁膜を少なくとも１層設ければよい。

＜導電層＞
導電層５３０―５３３は、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。

ＯＳトランジスタ５０２の導電層５３１および導電層５３２は、半導体層５２１と半導体層５２２との積層を形成するために使用されるハードマスクから作製されている。そのため、導電層５３１および導電層５３２は、半導体層５２１および半導体層５２２の側面に接する領域を有していない）。例えば、次のような工程を経て、半導体層５２１、５２２、導電層５３１、５３２を作製することができる。半導体層５２１、５２２を構成する２層の酸化物半導体膜を形成する。酸化物半導体膜上に、単層または積層の導電膜を形成する。この導電膜をエッチングしてハードマスクを形成する。このハードマスクを用いて、２層の酸化物半導体膜をエッチングして、半導体層５２１と半導体層５２２の積層を形成する。次に、ハードマスクをエッチングして、導電層５３１および導電層５３２を形成する。

＜半導体層＞
半導体層５２２は、例えば、インジウム（Ｉｎ）を含む酸化物半導体である。半導体層５２２は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、半導体層５２２は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）またはスズ（Ｓｎ）などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素Ｂ、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）などがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、半導体層５２２は、亜鉛（Ｚｎ）を含むと好ましい。酸化物半導体は、亜鉛を含むと結晶化しやすくなる場合がある。

なお、半導体層５２２は、インジウムを含む酸化物半導体に限定されない。半導体層５２２は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。半導体層５２２は、例えば、エネルギーギャップが大きい酸化物を用いる。半導体層５２２のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。半導体領域５２０は、実施の形態４で説明されるＣＡＡＣ−ＯＳで形成されていることが好ましい。または、少なくとも、半導体層５２２はＣＡＡＣ−ＯＳで形成されていることが好ましい。

例えば、半導体層５２１および半導体層５２３は、半導体層５２２を構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体である。半導体層５２２を構成する酸素以外の元素一種以上、または二種以上から半導体層５２１および半導体層５２３が構成されるため、半導体層５２１と半導体層５２２との界面、および半導体層５２２と半導体層５２３との界面において、界面準位が形成されにくい。

なお、半導体層５２１がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高いとする。半導体層５２１をスパッタリング法で成膜する場合、上記の組成を満たすスパッタリングターゲットを用いることが好ましい。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：２が好ましい。

また、半導体層５２２がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。半導体層５２２をスパッタリング法で成膜する場合、上記の組成を満たすスパッタリングターゲットを用いることが好ましい。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１が好ましい。特に、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される半導体層５２２の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。

また、半導体層５２３がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、半導体層５２３は、半導体層５２１と同種の酸化物を用いても構わない。ただし、半導体層５２１または／および半導体層５２３がインジウムを含まなくても構わない場合がある。例えば、半導体層５２１または／および半導体層５２３が酸化ガリウムであっても構わない。

（エネルギーバンド構造）
図１１を参照して、半導体層５２１、半導体層５２２、および半導体層５２３の積層により構成される半導体領域５２０の機能およびその効果について、説明する。図１１Ａは、図１１Ｂの部分拡大図であり、ＯＳトランジスタ５０１の活性層（チャネル部分）を拡大した図である。図１１ＢはＯＳトランジスタ５０１の活性層成領域のエネルギーバンド構造であり、図１１Ａの点線ｚ１−ｚ２で示す部位のエネルギーバンド構造を示している。

図１１Ｂの、Ｅｃ５１４、Ｅｃ５２１、Ｅｃ５２２、Ｅｃ５２３、Ｅｃ５１５は、それぞれ、絶縁層５１４、半導体層５２１、半導体層５２２、半導体層５２３、絶縁層５１５の伝導帯下端のエネルギーを示している。

ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータを用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置を用いて測定できる。

絶縁層５１５と絶縁層５１６は絶縁体であるため、Ｅｃ５１３とＥｃ５１２は、Ｅｃ５２１、Ｅｃ５２２、およびＥｃ５２３よりも真空準位に近い（電子親和力が小さい）。

半導体層５２２には、半導体層５２１および半導体層５２３よりも電子親和力の大きい酸化物が用いられる。例えば、半導体層５２２として、半導体層５２１および半導体層５２３よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物が用いられる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。

なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、半導体層５２３がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。このとき、ゲート電圧を印加すると、半導体層５２１、半導体層５２２、半導体層５２３のうち、電子親和力の大きい半導体層５２２にチャネルが形成される。

ここで、半導体層５２１と半導体層５２２との間には、半導体層５２１と半導体層５２２との混合領域を有する場合がある。また、半導体層５２２と半導体層５２３との間には、半導体層５２２と半導体層５２３との混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、半導体層５２１、半導体層５２２および半導体層５２３の積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。

このとき、電子は、半導体層５２１中および半導体層５２３中ではなく、半導体層５２２中を主として移動する。上述したように、半導体層５２１および半導体層５２２の界面における界面準位密度、半導体層５２２と半導体層５２３との界面における界面準位密度を低くすることによって、半導体層５２２中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることができる。

トランジスタのオン電流は、電子の移動を阻害する要因を低減するほど、高くすることができる。例えば、電子の移動を阻害する要因のない場合、効率よく電子が移動すると推定される。電子の移動は、例えば、チャネル形成領域の物理的な凹凸が大きい場合にも阻害される。または、例えば、チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される。

ＯＳトランジスタ５０１のオン電流を高くするためには、例えば、半導体層５２２の上面または下面（被形成面、ここでは半導体層５２１）の、１μｍ×１μｍの範囲における二乗平均平方根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さが１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における平均面粗さ（Ｒａともいう。）が１ｎｍ未満、好ましくは０．６ｎｍ未満、さらに好ましくは０．５ｎｍ未満、より好ましくは０．４ｎｍ未満とすればよい。また、１μｍ×１μｍの範囲における最大高低差（Ｐ−Ｖともいう。）が１０ｎｍ未満、好ましくは９ｎｍ未満、さらに好ましくは８ｎｍ未満、より好ましくは７ｎｍ未満とすればよい。ＲＭＳ粗さ、ＲａおよびＰ−Ｖは、走査型プローブ顕微鏡システムを用いて測定することができる。

例えば、半導体層５２２が酸素欠損（Ｖ_Ｏとも表記する。）を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水素が入り込んだ状態をＶ_ＯＨと表記する場合がある。Ｖ_ＯＨは電子を散乱するため、トランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、半導体層５２２中の酸素欠損を低減することで、トランジスタのオン電流を高くすることができる場合がある。

例えば、半導体層５２２のある深さにおいて、または、半導体層５２２のある領域において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定される水素濃度は、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、２×１０^２０ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下とする。

半導体層５２２の酸素欠損を低減するために、例えば、絶縁層５１５に含まれる過剰酸素を、半導体層５２１を介して半導体層５２２まで移動させる方法などがある。この場合、半導体層５２１は、酸素透過性を有する層（酸素を通過または透過させる層）であることが好ましい。

ＯＳトランジスタ５０１がｓ−ｃｈａｎｎｅｌ構造である場合、半導体層５２２の全体にチャネルが形成される。したがって、半導体層５２２が厚いほどチャネル領域は大きくなる。即ち、半導体層５２２が厚いほど、ＯＳトランジスタ５０１のオン電流を高くすることができる。

また、ＯＳトランジスタ５０１のオン電流を高くするためには、半導体層５２３の厚さは小さいほど好ましい。半導体層５２３は、例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有していればよい。一方、半導体層５２３は、チャネルの形成される半導体層５２２へ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、半導体層５２３は、ある程度の厚さを有することが好ましい。半導体層５２３は、例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有していればよい。また、半導体層５２３は、絶縁層５１５などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。

また、ＯＳトランジスタ５０１の信頼性を高くするためには、半導体層５２１は厚く、半導体層５２３は薄いことが好ましい。半導体層５２１は、例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有していればよい。半導体層５２１の厚さを、厚くすることで、隣接する絶縁体と半導体層５２１との界面からチャネルの形成される半導体層５２２までの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、半導体層５２１は、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有していればよい。

ＯＳトランジスタ５０１に安定した電気特性を付与するには、半導体領域５２０中の不純物濃度を低減し、半導体層５２２を真性または実質的に真性にすることが有効である。なお、本明細書等において、酸化物半導体が実質的に真性であるという場合、酸化物半導体膜のキャリア密度は、８×１０^１１／ｃｍ^３未満、好ましくは１×１０^１１／ｃｍ^３未満、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^−９／ｃｍ^３以上である。

酸化物半導体において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは酸化物半導体中で不純物準位の形成に寄与する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。したがって、半導体層５２１、半導体層５２２および半導体層５２３の層中や、それぞれの界面において不純物濃度を低減させることが好ましい。

例えば、半導体層５２２と半導体層５２１との間に、シリコン濃度が１×１０^１６ａｔｏｍｓ／ｃｍ^３以上かつ１×１０^１９ａｔｏｍｓ／ｃｍ^３未満である領域を有する。シリコン濃度は、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上かつ５×１０^１８ａｔｏｍｓ／ｃｍ^３未満が好ましく、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上かつ２×１０^１８ａｔｏｍｓ／ｃｍ^３未満であることがより好ましい。また、半導体層５２２と半導体層５２３との間に、シリコン濃度が１×１０^１６ａｔｏｍｓ／ｃｍ^３以上かつ１×１０^１９ａｔｏｍｓ／ｃｍ^３未満である領域を有する。シリコン濃度は１×１０^１６ａｔｏｍｓ／ｃｍ^３以上かつ５×１０^１８ａｔｏｍｓ／ｃｍ^３未満が好ましく、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上、２×１０^１８ａｔｏｍｓ／ｃｍ^３未満がより好ましい。シリコン濃度は例えばＳＩＭＳで測定することができる。

また、半導体層５２２の水素濃度を低減するために、半導体層５２１および半導体層５２３の水素濃度を低減すると好ましい。半導体層５２１および半導体層５２３は、水素濃度が１×１０^１６ａｔｏｍｓ／ｃｍ^３以上かつ２×１０^２０ａｔｏｍｓ／ｃｍ^３以下の領域を有する。水素濃度は、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上かつ５×１０^１９ａｔｏｍｓ／ｃｍ^３以下が好ましく、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上かつ１×１０^１９ａｔｏｍｓ／ｃｍ^３以下がより好ましく、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上かつ５×１０^１８ａｔｏｍｓ／ｃｍ^３以下がさらに好ましい。水素濃度は例えばＳＩＭＳで測定することができる。

半導体層５２２の窒素濃度を低減するために、半導体層５２１および半導体層５２３の窒素濃度を低減すると好ましい。半導体層５２１および半導体層５２３は、窒素濃度が１×１０^１６ａｔｏｍｓ／ｃｍ^３以上かつ５×１０^１９ａｔｏｍｓ／ｃｍ^３未満の領域を有する。窒素濃度は１×１０^１６ａｔｏｍｓ／ｃｍ^３以上かつ５×１０^１８ａｔｏｍｓ／ｃｍ^３以下が好ましく、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上かつ１×１０^１８ａｔｏｍｓ／ｃｍ^３以下がより好ましく、１×１０^１６ａｔｏｍｓ／ｃｍ^３以上かつ５×１０^１７ａｔｏｍｓ／ｃｍ^３以下がさらに好ましい。窒素濃度はＳＩＭＳで測定することができる。

また、上述のように高純度化された酸化物半導体をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１（Ｖ）、５（Ｖ）、または、１０（Ｖ）程度とした場合に、トランジスタのチャネル幅で規格化したオフ電流を数ｙＡ／μｍから数ｚＡ／μｍにまで低減することが可能となる。

図１０は、半導体領域５２０が３層の例であるが、これに限定されない。例えば、半導体層５２１または半導体層５２３が無い２層構造としてもよい。または、半導体層５２１の上もしくは下、または半導体層５２３上もしくは下に、半導体層５２１―５２３と同様の半導体層を設けて、４層構造とすることも可能である。または、半導体層５２１の上、半導体層５２１の下、半導体層５２３の上、半導体層５２３の下のいずれか二箇所以上に、半導体層５２１―５２３と同様の半導体層を設けて、ｎ層構造（ｎは５以上の整数）とすることもできる。

ＯＳトランジスタ５０１をバックゲート電極の無いトランジスタにする場合、導電層５３３を設けなければよい。この場合、絶縁層５１２、５１３も設けず、絶縁層５１１上に絶縁層５１４を形成してもよい。

＜電子捕獲層＞
Ｓｉトランジスタでは、チャネルドーピングによってしきい値電圧を容易に制御することができる。これに対して、ＯＳトランジスタは、チャネルドーピングでは、しきい値電圧を効果的に変化させることが困難である。ＯＳトランジスタでは、電荷捕獲層に電子を注入することで、しきい値電圧を変動させることが可能である。る。例えば、電荷捕獲層への電子の注入はトンネル効果を利用すればよい。導電層５３３に正の電圧を印加することによって、トンネル電子を電荷捕獲層に注入する。

ＯＳトランジスタ５０１においては、絶縁層５１５に電荷捕獲層を設けることができる。また、バックゲート（導電層５３３）を設ける場合は、絶縁層５１２または絶縁層５１３に電荷捕獲層を設けることが好ましい。例えば、絶縁層５１３酸化ハフニウム、酸化アルミニウム、酸化タンタル、アルミニウムシリケート等で形成することで、電荷捕獲層として機能させることができる。

＜基板＞
基板５１０としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板は、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などである。また、半導体基板は、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などである。半導体基板は、バルク型でよいし、半導体基板に絶縁領域を介して半導体層が設けられているＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）型でもよい。導電体基板は、黒鉛基板、金属基板、合金基板、導電性樹脂基板などである。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などである。または、上掲された基板に素子が設けられたものを用いてもよい。基板に設けられる素子は、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などである。

基板５１０は可撓性基板でもよい。可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板（例えば、半導体基板）上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板である基板５１０に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板５１０として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板５１０が伸縮性を有してもよい。また、基板５１０は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板５１０の厚さは、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下とする。基板５１０を薄くすると、半導体装置を軽量化することができる。また、基板５１０を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板５１０上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。

可撓性基板である基板５１０は、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などである。可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板には、例えば、線膨張率が１×１０^−３／Ｋ以下、５×１０^−５／Ｋ以下、または１×１０^−５／Ｋ以下である材質を用いるとよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。特に、アラミドは、線膨張率が低いため可撓性基板の材料として好適である。

＜＜ＯＳトランジスタの構成例２＞＞
ＯＳトランジスタ５０１は、導電層５３０をマスクにして、半導体層５２３及び絶縁層５１５をエッチングすることができる。そのような工程を経たＯＳトランジスタの構成例を図１２Ａに示す。図１２ＡのＯＳトランジスタ５０２では、半導体層５２３および絶縁層５１５の端部は導電層５３０の端部とほぼ一致することになる。導電層５３０の下部のみに半導体層５２３および絶縁層５１３が存在する。

＜＜ＯＳトランジスタの構成例３＞＞
図１２Ｂに示すＯＳトランジスタ５０３は、ＯＳトランジスタ５０２に導電層５３５、導電層５３６を追加したデバイス構造を有する。ソース電極およびドレイン電極として機能する一対の電極は、導電層５３５と導電層５３１との積層、および導電層５３６と導電層５３２との積層で構成される。

導電層５３５、５３６は、単層または積層の導電体で形成される。例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を用いることができる。導電体は合金膜や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。

導電層５３５、５３６は可視光線を透過する性質を有してよい。または、導電層５３５、５３６は可視光線、紫外線、赤外線もしくはＸ線を、反射もしくは吸収することで透過させない性質を有してもよい。このような性質を有することで、ＯＳトランジスタ５０２の電気特性の迷光による変動を抑制できる場合がある。

半導体層５２２などとの間にショットキー障壁を形成しない層を、導電層５３５、５３６に用いるのが好ましい場合がある。こうすることで、ＯＳトランジスタ５０３のオン特性を向上させることができる。

導電層５３５、５３６は、導電層５３１、５３２よりも高抵抗の膜を用いると好ましい場合がある。また、導電層５３５、５３６は、ＯＳトランジスタ５０３のチャネル（具体的には、半導体層５２２）よりも抵抗を低いことが好ましい場合がある。例えば、導電層５３５、５３６の抵抗率を、０．１Ωｃｍ以上かつ１００Ωｃｍ以下、または０．５Ωｃｍ以上かつ５０Ωｃｍ以下、または１Ωｃｍ以上かつ１０Ωｃｍ以下とすればよい。導電層５３５、５３６の抵抗率を上述の範囲とすることにより、チャネルとドレインとの境界部における電界集中を緩和することができる。そのため、ＯＳトランジスタ５０３の電気特性の変動を低減することができる。また、ドレインから生じる電界に起因したパンチスルー電流を低減することができる。そのため、チャネル長の短いトランジスタにおいても、飽和特性を良好にすることができる。なお、ソースとドレインとが入れ替わらない回路構成であれば、導電層５３５および導電層５３６のいずれか一方のみ（例えば、ドレイン側）を配置するほうが好ましい場合がある。

＜＜ＯＳトランジスタの構成例４＞＞
図１０に示すＯＳトランジスタ５０１は、導電層５３１及び導電層５３２が、半導体層５２１、５２２の側面と接していてもよい。そのような構成例を図１２Ｃに示す。図１２Ｃに示すＯＳトランジスタ５０４は、導電層５３１及び導電層５３２が半導体層５２１の側面及び半導体層５２２の側面と接している。

半導体装置の作製工程において、絶縁体、導電体、半導体の成膜は、スパッタリング法、化学気相堆積（ＣＶＤ；Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子ビームエピタキシー（ＭＢＥ；Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ；Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはパルスレーザ堆積（ＰＬＤ；Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等で行えばよい。ＣＶＤ法は、熱ＣＶＤ法、有機金属ＣＶＤ（ＭＯＣＶＤ；Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法、プラズマＣＶＤ（ＰＥＣＶＤ；Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法等を含む。例えば、絶縁膜をＣＶＤ法、好ましくはＰＥＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。また、ＣＶＤ法で成膜する場合、また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。また、スパッタリング法で成膜する場合、例えば、対向ターゲット型のスパッタ装置、平行平板型のパッタ装置等を用いればよい。例えば、半導体領域５２０のＯＳ層５２２は、対向ターゲット型のスパッタ装置で成膜を行うことが好ましい。

＜＜撮像装置のデバイス構造例＞＞
ＯＳトランジスタは、Ｓｉトランジスタ等が作製された素子層に積層することが可能である。例えば、実施の形態１の撮像装置１００（図１）を、ＳｉトランジスタとＯＳトランジスタとが積層されたデバイス構造とすることができる。ここでは、ＩＭＣ１１を有する撮像装置について、説明する図１３は撮像装置のデバイス構造を説明するための図であり、代表的にＩＭＣ１１（図２）の断面構造を示す。

画素アレイにおいて、Ｓｉトランジスタ（Ｍ１、Ｍ３）にＯＳトランジスタ（Ｍ２）が積層され、ＯＳトランジスタ（Ｍ２）にフォトダイオード（ＰＤ１）が積層される。図１３において、符号およびハッチングが付されていない領域は絶縁体で形成されている。なお、７６１−７６３は絶縁層である。また、ハッチングが付されているが、符号が付されていない領域は導電体でなり、配線や電極を構成している。これらの導電体により、ＩＭＣ１１は配線９０−９４等と電気的に接続されている。

図１３Ａの撮像装置１００は、単結晶シリコンウエハ７００に形成されている。単結晶シリコンウエハ７００には、素子層７０１−７０３が作製される。素子層７０１―７０３は、それぞれ、Ｓｉトランジスタ、ＯＳトランジスタ、光センサが形成される層である。

単結晶シリコンウエハ７００には、ｐ型ウエル７１０が形成されている。ｐ型ウエル７１０に、トランジスタＭ１、Ｍ２が形成されている。トランジスタＭ１、Ｍ３は、ｎ型不純物領域７１１、７１２を有する。図１３では、トランジスタＭ１、Ｍ３はプレナー型であるが、立体構造を有するトランジスタ（フィン（ＦＩＮ）型、トライゲート型など）とすることが可能である。図１４にフィン型トランジスタの一例を示す。図１４Ａはトランジスタのチャネル長方向の断面図であり、図１４Ｂは、Ｅ−Ｆ線で切断した図１４Ａの断面図である。

図１４に示すトランジスタＭ７０は、活性層（チャネル形成領域とも呼ぶ。）７７２が凸形状を有し、その側面及び上面に沿ってゲート絶縁層７７６及びゲート電極７７７が設けられている。７２１は素子分離層である。７７１はウエルであり、７７３は低濃度不純物領域であり、７７４は高濃度不純物領域である。７７５は導電性領域である。７７８、７７９は側壁絶縁層である。図１４には、単結晶シリコンウエハ７００を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体層を形成してもよい。

トランジスタＭ２は、バックゲートを有するＯＳトランジスタとし、そのデバイス構造はＯＳトランジスタ５０２（図１２Ａ）と同様としている。導電層７３１はトランジスタＭ２のバックゲート電極を構成する。

ここでは、フォトダイオードＰＤ１をｐｉｎ型の薄膜フォトダイオードとしている。フォトダイオードＰＤ１は、導電層７５０、ｎ型半導体層７５１、ｉ型半導体層７５２、およびｐ型半導体層７５３を有する。ｎ型半導体層７５１がフォトダイオードＰＤ１のカソードを構成し、ｐ型半導体層７５３が同アノードを構成する。

ｉ型半導体層７５２には非晶質シリコンを用いることが好ましい。また、ｎ型半導体層７５１およびｐ型半導体層７５３には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。

フォトダイオードＰＤ１は、一対の導電層と、これらに挟まれたセレン系材料でなる光電変換層とを有するフォトダイオード（以下、Ｓｅフォトダイオードと呼ぶ）でもよい。セレン系材料は可視光に対する量子効率が高いので、Ｓｅフォトダイオードを用いることで、アバランシェ現象により入射される光量に対する電子の増幅が大きい高感度の撮像装置を得ることができる。また、セレン系材料は光吸収係数が高いため、光電変換層を薄くしやすい利点を有する。

セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレンは、例えば、非晶質セレンを成膜後、熱処理することで形成することができる。なお、結晶セレンの結晶粒径を画素ピッチより小さくすることで、画素アレイに作製されるＳｅフォトダイオードごとの特性ばらつきを低減させることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光吸収係数が高い特性を有する。

Ｓｅフォトダイオードの光電変換層は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であってもよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層であってもよい。ＣＩＳ層およびＣＩＧＳ層では、セレンの単層と同様にアバランシェ現象が利用できる光電変換素子を形成することができる。

また、フォトダイオードＰＤ１は、単結晶シリコンウエハ７００に形成されるｐｎ型接合やｐｉｎ型の接合を用いたダイオードでもよい。図１３Ｂに単結晶シリコンウエハ７００（素子層７０１）にＰＤ１を設けた例を示す。単結晶シリコンウエハ７００にフォトダイオードＰＤ１を設けることで、裏面照射型の撮像装置が得られる。図１２ＢのフォトダイオードＰＤ１は、ｐ型ウエル、ｎ型半導体領域７４１およびｐ型半導体領域７４３を有する。ｎ型半導体領域７４１およびｐ型半導体領域７４３はｐ型ウエル７１０に形成されている。ｎ型半導体領域７４１はトランジスタＭ２と電気的に接続され、ｐ型半導体領域７４３は配線９０と電気的に接続されている。

〔実施の形態４〕
＜＜酸化物半導体の構造＞＞
本実施の形態では、酸化物半導体の構造について説明する。酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。

また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。

非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。

逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。

＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。

以下では、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察したＣＡＡＣ−ＯＳについて説明する。ＴＥＭによって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像では結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

高分解能ＴＥＭ像によって、ＣＡＡＣ−ＯＳの結晶部には、大きさは１ｎｍ以上のものや、３ｎｍ以上のものが確認されている、また、結晶部と結晶部との傾きにより生じる隙間の大きさは０．８ｎｍ程度であることが確認されている。したがって、結晶部を、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。また、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像をからは、１の結晶部において、金属原子は三角形状、四角形状または六角形状に配列していることが確認されている。一方で、異なる結晶部間で、金属原子の配列に規則性は確認されない。

次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。

ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。

ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ_４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。

次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ_４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれる結晶部がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときには、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれる結晶部のａ軸およびｂ軸は配向性を有さないことがわかる。

上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。

不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。

酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。

不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０^１１／ｃｍ^３未満、好ましくは１×１０^１１／ｃｍ^３未満、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^−９／ｃｍ^３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。

＜ｎｃ−ＯＳ＞
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおける結晶部と起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。

ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、結晶部よりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。

このように、結晶部（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。

ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。

＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。具体的には、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。

また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ_４の密度は６．３５７ｇ／ｃｍ^３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ^３以上５．９ｇ／ｃｍ^３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ^３以上６．３ｇ／ｃｍ^３未満となる。

なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。

以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。

以下に、本明細書等に関する事項を示す。

本発明の一形態において、スイッチとしては、様々な形態のものを用いることができる。スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有し、例えば、経路１に電流を流すことができるようにするか、経路２に電流を流すことができるようにするかを選択して切り替える機能を有している。スイッチの一例としては、電気的スイッチまたは機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。スイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、またはこれらを組み合わせた論理回路などがある。機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。

本発明の一形態において、素子として意図的に設けられるキャパシタのデバイス構造に特段の制約はない。例えば、ＭＩＭ型のキャパシタを用いることも、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のキャパシタを用いることもできる。

本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語を「絶縁層」という用語に変更することが可能な場合がある。

また、本明細書等において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。

本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一形態を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一形態が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一形態が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケース考えられる場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一形態を構成することが可能な場合がある。

なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一形態が明確であると言える。そして、機能が特定された発明の一形態が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一形態として開示されているものであり、発明の一形態を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一形態として開示されているものであり、発明の一形態を構成することが可能である。

本明細書等において規定されていない内容について、その内容を除くことを規定した発明の一形態を構成することができる。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一形態を規定することができる。これらにより、例えば、従来技術が本発明の一形態の技術的範囲内に入らないことを規定することができる。

具体例としては、ある回路において、第１乃至第５のトランジスタを用いている回路図が記載されているとする。その場合、その回路が、第６のトランジスタを有していないことを発明として規定することが可能である。または、その回路が、容量素子を有していないことを規定することが可能である。さらに、その回路が、ある特定の接続構造をとっているような第６のトランジスタを有していない、と規定して発明を構成することができる。または、その回路が、ある特定の接続構造をとっている容量素子を有していない、と規定して発明を構成することができる。例えば、ゲートが第３のトランジスタのゲートと接続されている第６のトランジスタを有していない、と発明を規定することが可能である。または、例えば、第１の電極が第３のトランジスタのゲートと接続されている容量素子を有していない、と発明を規定することが可能である。

なお、本明細書等においては、ある一つの実施の形態において述べる図または文章において、その一部分を取り出して、発明の一形態を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一形態として開示されているものであり、発明の一形態を構成することが可能であるものとする。そして、その発明の一形態は明確であると言える。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数もしくは複数記載された図面または文章において、その一部分を取り出して、発明の一形態を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一形態を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一形態を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一形態を構成することは可能である。さらに別の例としては、「Ａは、Ｂ、Ｃ、Ｄ、Ｅ、または、Ｆを有する」と記載されている文章から、一部の要素を任意に抜き出して、「Ａは、ＢとＥとを有する」、「Ａは、ＥとＦとを有する」、「Ａは、ＣとＥとＦとを有する」、または、「Ａは、ＢとＣとＤとＥとを有する」などの発明の一形態を構成することは可能である。

本明細書等においては、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一形態として開示されているものであり、発明の一形態を構成することが可能である。そして、その発明の一形態は、明確であると言える。

本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一形態として開示されているものであり、発明の一形態を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一形態として開示されているものであり、発明の一形態を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一形態として開示されているものであり、発明の一形態を構成することが可能である。そして、その発明の一形態は明確であると言える。

また、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／または、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、または置き換えなどを行うことができる。実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、または明細書に記載される文章を用いて述べる内容のことである。ある一つの実施の形態において述べる図（一部でもよい）について、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／または、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）と組み合わせることにより、他の図を構成させることができる。

１０ 画素回路
１１ 回路（ＩＭＣ）
１２ 回路（ＭＤＣ）
２１−２４ 回路
４０ 処理回路
４１ 回路
４１Ａ ＣＤＳ回路
４１Ｂ ＤＤＳ回路
４２ ＡＤＣ
５０ 処理回路
５１、５２ レジスタ
５３ ＥＸＯＲ回路
５４ ＡＮＤ回路
６０ インバータ
６１、６２ アナログスイッチ
７０、８１、８２、９０ー９６ 配線
１００ 撮像装置
１１０ 画素アレイ
１２０ 周辺回路
１３０ 行ドライバ
１４０ 出力ドライバ
１４１ 回路
１４２ 列セレクタ
１４３ 出力バッファ
１５０ 動き判定回路

Claims (5)

1. 画素回路と、
   処理回路と、
   第１、第２配線と、
   を有する撮像装置であって、
   画素回路は第１及び２回路を有し、
   前記第１回路は第１保持ノード、出力ノード、第１トランジスタ、及びフォトダイオードを有し、
   前記第１回路は前記第１保持ノードの電位を増幅して撮像信号を生成する機能を有し、
   前記撮像信号は前記出力ノードに出力され、
   前記第２回路は第２保持ノード、第２トランジスタ、及び第１、第２容量素子を有し、
   前記第２保持ノードは、前記第１容量素子により前記出力ノードと容量結合され、且つ、前記第２容量素子により前記第１配線と容量結合され、
   前記第２回路は、前記第２保持ノードの電位と第１参照電位とを比較して第１信号を生成する機能と、前記第２保持ノードの電位と第２参照電位とを比較して第２信号を生成する機能とを有し、
   前記第１信号及び前記第２信号はそれぞれ前記第２配線に出力され、
   前記処理回路は前記第２配線と電気的に接続され、
   前記処理回路は前記第１信号及び前記第２信号を演算する機能を有し、
   前記処理回路の演算結果に基づいて、前記第２トランジスタの導通状態が制御され、
   前記第１保持ノードは前記第１トランジスタを介して前記フォトダイオードと電気的に接続され、
   第２保持ノードは前記第２トランジスタを介して前記第２配線と電気的に接続され、
   前記第１トランジスタ及び前記第２トランジスタはチャネルが酸化物半導体で形成されている撮像装置。
2. 画素回路と、
   第１処理回路と、
   第２処理回路と、
   第１乃至第３配線と、
   を有する撮像装置であって、
   前記第１処理回路は第１配線と電気的に接続され、
   前記第２処理回路は第２配線と電気的に接続され、
   前記画素回路は、第１回路及び第２回路を有し、
   前記第１回路は、第１保持ノード、第１出力ノード、フォトダイオード、並びに、第１乃至第３トランジスタを有し、
   前記第１トランジスタは前記出力ノードと前記第１配線と間の導通状態を制御できる機能を有し、
   前記第２トランジスタは前記フォトダイオードの端子と前記第１保持ノードと間の導通状態を制御できる機能を有し、
   前記第３トランジスタのゲートは前記第１保持ノードと電気的に接続され、
   前記第３トランジスタのソースは前記出力ノードと電気的に接続され、
   前記第３トランジスタのドレインには第１電位が入力され、
   前記第２回路は、第２保持ノード、第１及び第２容量素子、並びに第４乃至第６トランジスタを有し、
   前記第１容量素子は、前記出力ノードと前記第２保持ノードと間を容量結合し、
   前記第２容量素子は、前記第３配線と前記第２保持ノードと間を容量結合し、
   前記第４トランジスタは、前記第５トランジスタのドレインと前記第１配線と間の導通状態を制御できる機能を有し、
   前記第５トランジスタのゲートは前記第２保持ノードと電気的に接続され、
   前記第５トランジスタのソースには第２電位が入力され、
   前記第６トランジスタは、前記第２保持ノードと前記第２配線と間の導通状態を制御できる機能を有し、
   前記第２トランジスタ及び前記第６トランジスタは、チャネルが酸化物半導体で形成され、
   前記第１処理回路は、前記第１配線の信号を処理することができる機能を有し、
   前記第２処理回路は第１レジスタ、第２レジスタ及び論理回路を有し、
   前記第１レジスタは、第１信号に従い前記第２配線の信号を保持する機能を有し、
   前記第２レジスタは、第２信号に従い前記第２配線の前記信号を保持する機能を有し、
   前記論理回路は、前記第１及び前記第２レジスタの出力を演算することができる機能を有する撮像装置。
3. 請求項２において、
   前記論理回路の演算結果に基づいて、前記第６トランジスタの導通状態が制御される撮像装置。
4. チップ及びリードを有し、
   前記チップには、請求項１及び２に記載の撮像装置、並びに請求項４及び５に記載の半導体装置の何れか１つが設けられ、
   前記リードは前記チップと電気的に接続されている電子部品。
5. 請求項１乃至３に記載の撮像装置、並びに請求項４に記載の電子部品のうちのいずれか１つと、
   筐体、マイクロホン、スピーカー、及び操作キーのうちの少なくとも１つと、
   を有する電子機器。

Images