JP2017163139A - 撮像装置、モジュール、および電子機器 - Google Patents

撮像装置、モジュール、および電子機器 Download PDF

Info

Publication number
JP2017163139A
JP2017163139A JP2017037883A JP2017037883A JP2017163139A JP 2017163139 A JP2017163139 A JP 2017163139A JP 2017037883 A JP2017037883 A JP 2017037883A JP 2017037883 A JP2017037883 A JP 2017037883A JP 2017163139 A JP2017163139 A JP 2017163139A
Authority
JP
Japan
Prior art keywords
conductor
oxide semiconductor
insulator
transistor
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017037883A
Other languages
English (en)
Other versions
JP6904730B2 (ja
Inventor
池田　隆之
Takayuki Ikeda
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017163139A publication Critical patent/JP2017163139A/ja
Application granted granted Critical
Publication of JP6904730B2 publication Critical patent/JP6904730B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】撮像データに対応する電荷の転送効率が高い撮像装置を提供する。【解決手段】第１乃至第５の導電体と、第１および第２の絶縁体と、酸化物半導体と、光電変換素子と、トランジスタと、を有する撮像装置。第１の導電体は第１の絶縁体の下面および側面と接し、第１の絶縁体は酸化物半導体の下面と接し、酸化物半導体は第２および第３の導電体、および第２の絶縁体の下面と接し、第２の導電体および第３の導電体は第２の絶縁体の下面および側面と接し、第２の絶縁体は第４および第５の導電体の下面と接する。第１の導電体は第４および第５の導電体と重なる領域を有し、第２の導電体は第４の導電体と重なる領域を有し、第３の導電体は第５の導電体と重なる領域を有する。第２の導電体は光電変換素子の一方の電極と電気的に接続され、第３の導電体はトランジスタのゲートと電気的に接続される。【選択図】図１

Description

本発明の一態様は、撮像装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書などで開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。
なお、本明細書などにおいて半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
グローバルシャッタ方式で撮像動作を行うことができる撮像装置が注目されている。グローバルシャッタ方式では、高速動作をする被写体でも歪のない画像を撮像することができる（特許文献１および特許文献２）。
特開２０１５−２３２５０号公報 特開２０１３−５３９７号公報
グローバルシャッタ方式では、全画素で同時に撮像データを取得し順次読み出しを行うため、長時間データの保持が必要となる。データの保持方法として、不純物添加により埋め込みチャネル領域を形成することなどによりデータ保持部を設ける方法が提示されている。このため、グローバルシャッタ方式で動作する撮像装置は、ローリングシャッタ方式で動作する撮像装置より回路構成および動作方法が複雑となる。
また、上記データ保持部を設ける場合、撮像データの読み出しを精度良く行うために、データ保持部に転送ゲートを設ける必要がある。撮像データに対応する電荷の転送効率を高めるために、当該転送ゲートを転送トランジスタなどのゲート電極と重ねることが好ましいが、重ねない場合より工程が複雑になる。
したがって、本発明の一態様では、撮像データに対応する電荷の転送効率が高い撮像装置を提供することを課題の１つとする。または、光感度の高い撮像装置を提供することを課題の１つとする。または、簡易な回路構成の撮像装置を提供することを課題の１つとする。または、簡易な手順で動作する撮像装置を提供することを課題の１つとする。または、簡易な工程で作製することができる撮像装置を提供することを課題の１つとする。または、動体の撮像であっても歪みのない画像を得ることができる撮像装置を提供することを課題の１つとする。または、長時間データの保持ができる撮像装置を提供することを課題の１つとする。または、解像度の高い撮像装置を提供することを課題の１つとする。または、小型の撮像装置を提供することを課題の１つとする。または、高速動作に適した撮像装置を提供することを課題の１つとする。または、信頼性の高い撮像装置を提供することを課題の１つとする。または、低コストで作製することができる撮像装置を提供することを課題の１つとする。または、新規な撮像装置などを提供することを課題の１つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の導電体と、第２の導電体と、第３の導電体と、第４の導電体と、第５の導電体と、第１の絶縁体と、第２の絶縁体と、第１の酸化物半導体と、第１の光電変換素子と、トランジスタと、を有し、第１の導電体は、第１の絶縁体の下面および側面と接し、第１の絶縁体は、第１の酸化物半導体の下面と接し、第１の酸化物半導体は、第２の導電体の下面と接し、第１の酸化物半導体は、第３の導電体の下面と接し、第１の酸化物半導体は、第２の絶縁体の下面と接し、第２の導電体は、第２の絶縁体の下面および側面と接し、第３の導電体は、第２の絶縁体の下面および側面と接し、第２の絶縁体は、第４の導電体の下面と接し、第２の絶縁体は、第５の導電体の下面と接し、第１の導電体は、第４の導電体と重なる領域を有し、第１の導電体は、第５の導電体と重なる領域を有し、第２の導電体は、第４の導電体と重なる領域を有し、第３の導電体は、第５の導電体と重なる領域を有し、第２の導電体は、第１の光電変換素子の一方の電極と電気的に接続され、第３の導電体は、トランジスタのゲートと電気的に接続されることを特徴とする撮像装置である。
また、第６の導電体と、第７の導電体と、を有し、第６の導電体は第１の絶縁体の下面および側面と接し、第７の導電体は第１の絶縁体の下面および側面と接し、第６の導電体は第４の導電体と重なる領域を有し、第７の導電体は前記第５の導電体と重なる領域を有してもよい。
また、第１の酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｇａ、ＹまたはＳｎ）と、を有してもよい。
また、第８の導電体と、第９の導電体と、第１０の導電体と、第１１の導電体と、第１２の導電体と、第３の絶縁体と、第４の絶縁体と、第２の酸化物半導体と、第２の光電変換素子と、を有し、第８の導電体は、第３の絶縁体の下面および側面と接し、第３の絶縁体は、第２の酸化物半導体の下面と接し、第２の酸化物半導体は、第９の導電体の下面と接し、第２の酸化物半導体は、第１０の導電体の下面と接し、第２の酸化物半導体は、第４の絶縁体の下面と接し、第９の導電体は、第４の絶縁体の下面および側面と接し、第１０の導電体は、第４の絶縁体の下面および側面と接し、第４の絶縁体は、第１１の導電体の下面と接し、第４の絶縁体は、第１２の導電体の下面と接し、第８の導電体は、第１１の導電体と重なる領域を有し、第８の導電体は、第１２の導電体と重なる領域を有し、第９の導電体は、第１１の導電体と重なる領域を有し、第１０の導電体は、第１２の導電体と重なる領域を有し、第９の導電体は、第２の光電変換素子の一方の電極と電気的に接続され、第１０の導電体は、トランジスタのゲートと電気的に接続されていてもよい。
また、第１３の導電体と、第１４の導電体と、を有し、第１３の導電体は第３の絶縁体の下面および側面と接し、第１４の導電体は第３の絶縁体の下面および側面と接し、第１３の導電体は第１１の導電体と重なる領域を有し、第１４の導電体は第１２の導電体と重なる領域を有してもよい。
また、第２の酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｇａ、ＹまたはＳｎ）と、を有してもよい。
本発明の一態様の撮像装置と、レンズと、を有するモジュールも本発明の一態様である。
また、本発明の一態様の撮像装置と、表示装置と、を有する電子機器も本発明の一態様である。
本発明の一態様を用いることで、撮像データに対応する電荷の転送効率が高い撮像装置を提供することができる。または、光感度の高い撮像装置を提供することができる。または、簡易な回路構成の撮像装置を提供することができる。または、簡易な手順で動作する撮像装置を提供することができる。または、簡易な工程で作製することができる撮像装置を提供することができる。または、動体の撮像であっても歪みのない画像を得ることができる撮像装置を提供することができる。または、長時間データの保持ができる撮像装置を提供することができる。または、解像度の高い撮像装置を提供することができる。または、小型の撮像装置を提供することができる。または、高速動作に適した撮像装置を提供することができる。または、信頼性の高い撮像装置を提供することができる。または、低コストで作製することができる撮像装置を提供することができる。または、新規な撮像装置などを提供することができる。
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。
画素を説明する断面図および回路図。 画素を説明する断面図および回路図。 画素の動作を説明するタイミングチャートおよびポテンシャルダイアグラム。 画素を説明する断面図および回路図。 画素を説明する断面図および回路図。 撮像装置を説明するブロック図および回路図。 グローバルシャッタおよびローリングシャッタの動作を説明する模式図。 画素を説明する断面図および回路図。 画素を説明する断面図および回路図。 画素の動作を説明するタイミングチャート。 撮像装置を説明するブロック図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 本発明に係る酸化物半導体の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 酸化物半導体の積層構造におけるバンド図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 撮像装置を収めたパッケージの斜視図および断面図。 撮像装置を収めたパッケージの斜視図および断面図。 電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
例えば、本明細書などにおいて、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書などに開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（Ｄ／Ａ変換回路、Ａ／Ｄ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とが、本明細書などに開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書などに開示されているものとする。
なお、例えば、トランジスタのソース（または第１の端子など）が、Ｚ１を介して（または介さず）、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２を介して（または介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（または第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することができる。
例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（または第１の端子など）とトランジスタのドレイン（または第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（または第１の端子など）からトランジスタのドレイン（または第２の端子など）への電気的パスであり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（または第２の端子など）からトランジスタのソース（または第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。また、「電極」は、「配線」と言い換えることもできる。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という言葉を、「導電膜」という言葉に変更することが可能な場合がある。または、例えば、「絶縁膜」という言葉を、「絶縁層」という言葉に変更することが可能な場合がある。
なお、一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさによって大きさが決定される。したがって、「接地」「ＧＮＤ」「グラウンド」などと記載されている場合であっても、必ずしも、電位が０ボルトであるとは限らないものとする。例えば、回路で最も低い電位を基準として、「接地」や「ＧＮＤ」を定義する場合もある。または、回路で中間くらいの電位を基準として、「接地」や「ＧＮＤ」を定義する場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定されることとなる。
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。
図１は、本発明の一態様の撮像装置が有する画素１０の構成例を示す断面図および回路図である。なお、図１などにおいてはトランジスタがｎチャネル型である場合の例を示すが、本発明の一態様はこれに限定されず、一部のトランジスタをｐチャネル型トランジスタに置き換えてもよい。
画素１０は、絶縁体６０と接する導電体６２と、導電体６２と接する絶縁体６３と、絶縁体６３と接する半導体６４と、半導体６４と接する導電体６５および導電体６６と、絶縁体６３、半導体６４、導電体６５および導電体６６と接する絶縁体６７と、絶縁体６７と接する導電体６８および導電体６９と、絶縁体６７、導電体６８および導電体６９と接する絶縁体７０と、を有する。
絶縁体６０、絶縁体６３および絶縁体７０として、例えば酸化シリコン、酸化窒化シリコンなどの無機絶縁体を用いることができる。または、アクリル樹脂、ポリイミド樹脂などの有機絶縁体などを用いてもよい。または、上記材料の積層であってもよい。
なお、絶縁体６０の上面、絶縁体６３の上面および絶縁体７０の上面は、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などにより平坦化処理を行ってもよい。さらに、絶縁体６７が絶縁体６３と接しない構成としてもよい。例えば、絶縁体６７の端部が、導電体６８の端部および導電体６９の端部と一致する構成としてもよい。
絶縁体６７として、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを１種以上含む絶縁体を用いることができる。また、絶縁体６７は上記材料の積層であってもよい。
導電体６２、導電体６８および導電体６９として、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電体を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。
導電体６５および導電体６６として、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ、および当該金属材料の合金または導電性窒化物から選ばれた材料の単層、あるいは積層を用いることができる。なお、導電性窒化物である窒化タンタルを用いることで酸化を防止することができる。また、低抵抗のＣｕやＣｕ−Ｍｎなどの合金と上記材料との積層を用いてもよい。
図１では導電体６８は導電体６５と重なる領域を有しているが、導電体６８は導電体６５と重なる領域を有さなくてもよい。また、図１では導電体６９は導電体６６と重なる領域を有しているが、導電体６９は導電体６６と重なる領域を有さなくてもよい。さらに、図１では導電体６２は導電体６８および導電体６９と重なる領域を有しているが、導電体６２は導電体６８および導電体６９の両方と重なる領域を有さなくてもよいし、一方と重なる領域を有さなくてもよい。
絶縁体７０および絶縁体６７には、導電体６５に達する開口部および導電体６６に達する開口部が設けられる。導電体６５に達する開口部には導電体７５が形成され、導電体６６に達する開口部には導電体７６が形成される。
また、絶縁体７０には、導電体６８に達する開口部および導電体６９に達する開口部が設けられる。導電体６８に達する開口部には導電体７８が形成され、導電体６９に達する開口部には導電体７９が形成される。
さらに、絶縁体６０には、導電体６２に達する開口部が設けられ、当該開口部には導電体６１が形成される。
導電体６１、導電体７５、導電体７６、導電体７８および導電体７９として、例えばタングステンおよびモリブデンなどを用いることができる。
半導体６４の、導電体６５と重なる領域を領域３１とする。半導体６４の、導電体６２と重なる領域を領域４１とする。半導体６４の、導電体６６と重なる領域を領域３２とする。
また、画素１０は光電変換素子２１と、トランジスタ３３と、トランジスタ３４と、トランジスタ３５と、を有する。
画素１０において、光電変換素子２１の一方の電極は、導電体７５を介して導電体６５と電気的に接続される。トランジスタ３３のソースまたはドレインの一方は、導電体７６を介して導電体６６と電気的に接続される。トランジスタ３３のソースまたはドレインの一方は、トランジスタ３４のゲートと電気的に接続される。トランジスタ３４のソースまたはドレインの一方は、トランジスタ３５のソースまたはドレインの一方と電気的に接続される。
なお、光電変換素子２１の一方の電極と導電体６５は、導電体７５を介さずに電気的に接続してもよい。また、トランジスタ３３のソースまたはドレインの一方と導電体６６は、導電体７６を介さずに電気的に接続してもよい。
ここで、導電体６６、トランジスタ３３およびトランジスタ３４が電気的に接続されるノードＦＤを電荷検出部とする。
図１において、光電変換素子２１の他方の電極は、配線５１と電気的に接続される。トランジスタ３３のソースまたはドレインの他方は、配線５３と電気的に接続される。トランジスタ３４のソースまたはドレインの他方は、配線５４と電気的に接続される。
配線５１、配線５３および配線５４は、電源線としての機能を有する。配線５１には電位ＶＰＤを、配線５３には電位ＶＰＲを、配線５４には電位ＶＰＩをそれぞれ印加することができる。電位ＶＰＤは例えば低電位とすることができ、電位ＶＰＲおよび電位ＶＰＩは例えば高電位とすることができる。
本明細書において、低電位とは、例えば接地電位とすることができる。
導電体６２には、導電体６１を介して信号ＴＧを供給することができる。導電体６８には、導電体７８を介して信号ＴＸを供給することができる。導電体６９には、導電体７９を介して信号ＴＲを供給することができる。トランジスタ３３のゲートには、信号ＰＲを供給することができる。トランジスタ３５のゲートには、信号ＳＥを供給することができる。また、トランジスタ３５のソースまたはドレインの他方からは、画素１０に書き込まれた撮像データに対応する電位に対応した信号、すなわちノードＦＤの電位に対応した信号を出力することができる。
なお、信号ＴＧは、導電体６１を介さずに直接導電体６２に供給することができる。また、信号ＴＸは、導電体７８を介さずに直接導電体６８に供給することができる。さらに、信号ＴＲは、導電体７９を介さずに直接導電体６９に供給することができる。
トランジスタ３３は、ノードＦＤの電位をリセットするためのトランジスタとしての機能を有する。トランジスタ３４は、ノードＦＤの電位に対応した出力を行うためのトランジスタとしての機能を有する。トランジスタ３５は、画素１０を選択するためのトランジスタとしての機能を有する。
光電変換素子２１に光を照射することによって、当該光の照度に応じた電荷が領域３１を通じて領域４１に蓄積され、保持される。領域４１に保持された電荷は領域３２に転送された後、当該電荷に応じた撮像データが信号ＯＵＴとして読み出される。
ここで、半導体６４として例えば酸化物半導体を用いることにより、領域４１に電荷を保持できる期間を極めて長くすることができる。このため、回路構成および動作方法などを複雑にすることなく、全画素で同時に撮像データの取得動作を行うグローバルシャッタ方式を適用することができる。なお、本発明の一態様の撮像装置は、ローリングシャッタ方式で動作させることもできる。
半導体６４として酸化物半導体を用いる場合、半導体６４は少なくともＩｎもしくはＺｎを含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、上記材料と共に、Ａｌ、Ｇａ、Ｙ、またはＳｎなどのスタビライザーを含むことが好ましい。
また、半導体６４として酸化物半導体を用いる場合、半導体６４と、導電体６５および導電体６６とが接することで半導体６４内に酸素欠損が生じ、当該酸素欠損と、半導体６４内に残留または外部から拡散する水素との相互作用により、領域３１および領域３２は導電型がｎ型の低抵抗領域となる。絶縁体６３が化学量論組成よりも多い酸素を含む場合、絶縁体６３から半導体６４に酸素を供給することができる。つまり、絶縁体６３が有する酸素により半導体６４内の酸素欠損を補填することができる。これにより、領域３１および領域３２が低抵抗領域となることを防ぐことができ、本発明の一態様の撮像装置の信頼性を高めることができる。
また、トランジスタ３３には、チャネル形成領域に酸化物半導体を含むトランジスタ（以下、ＯＳトランジスタ）を用いることが好ましい。ＯＳトランジスタはリーク電流が低いので、ノードＦＤから電荷がリークすることを抑制することができる。これにより、本発明の一態様の撮像装置の光感度を高めることができる。
また、トランジスタ３４およびトランジスタ３５にＯＳトランジスタを用いてもよい。トランジスタ３４およびトランジスタ３５を、例えば活性層または活性領域にシリコンを含むトランジスタ（以下、Ｓｉトランジスタ）とする場合、詳細は後述するが、トランジスタ３４およびトランジスタ３５を、半導体６４などとは異なる層に設ける必要がある。例えば、絶縁体６０の下部または絶縁体７０の上部にトランジスタ３４およびトランジスタ３５を設ける必要がある。一方、半導体６４を酸化物半導体とし、トランジスタ３３乃至トランジスタ３５をすべてＯＳトランジスタとすることにより画素１０に含まれる素子を、光電変換素子２１を除いてすべて同一の層に形成することができる。これにより、本発明の一態様の撮像装置の作製工程を簡略化することができる。
なお、半導体６４は酸化物半導体でなくてもよい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも１つを有していてもよい。また、トランジスタ３３乃至トランジスタ３５はＯＳトランジスタでなくてもよい。トランジスタ３３乃至トランジスタ３５のチャネル形成領域などは、半導体６４と同様にシリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも１つを有していてもよい。
前述した画素１０の動作において、導電体６８は信号ＴＸの電位に応じて、領域３１から領域４１への電荷の転送を制御する機能を有する。例えば、信号ＴＸの電位が高電位である場合に、光電変換素子２１に照射された光の照度に応じた電荷が領域３１を通じて領域４１に蓄積される。
また、導電体６９は信号ＴＲの電位に応じて、領域４１に保持された電荷の領域３２への転送を制御する機能を有する。例えば、信号ＴＲの電位が高電位である場合に、領域４１に保持された電荷が領域３２に転送される。
また、導電体６２は、詳細は後述するが領域４１から領域３２への電荷の転送効率を高める機能を有する。特に、導電体６２が、導電体６８および導電体６９と重なる領域を有することで転送効率を大きく高めることができる。これにより、本発明の一態様の撮像装置の光感度を高めることができる。
画素１０において、導電体６２と、導電体６８および導電体６９と、は半導体６４に対して反対側の面に形成されている。これにより、導電体６２、導電体６８および導電体６９を半導体６４に対して一方の面側に形成する場合より、導電体６２と、導電体６８および導電体６９と、を容易に重ね合わせることができる。これにより、本発明の一態様の撮像装置の作製工程を簡略化することができる。
なお、上述した画素１０の構成は一例であり、一部の絶縁体、一部の導電体、一部のトランジスタ、または一部の配線などが含まれない場合もある。または、上述した構成に含まれない回路、トランジスタ、容量素子、配線などが含まれる場合もある。また、一部の配線の接続形態が上述した構成とは異なる場合もある。
図１に示す要素と、配線との接続形態は一例であり、それぞれの要素が異なる配線と電気的に接続される場合や、複数の要素が同一の配線に電気的に接続される場合もある。例えば、図２に示すように、トランジスタ３３のソースまたはドレインの他方を配線５４と電気的に接続する構成としてもよい。
次に、図１に示す構成の画素１０の動作の一例について、図３（Ａ）に示すタイミングチャートおよび図３（Ｂ）に示すポテンシャルの模式図を用いて説明する。図３（Ａ）のタイミングチャートにしたがって動作させる場合、電位ＶＰＲおよび電位ＶＰＩは高電位（Ｈ）、電位ＶＰＤは低電位（Ｌ）とする。
図３（Ａ）は、撮像データの取得動作および撮像データの読み出し動作を表し、ＴＸは信号ＴＸの電位、ＴＧは信号ＴＧの電位、ＰＲは信号ＰＲの電位、ＴＲは信号ＴＲの電位、ＳＥは信号ＳＥの電位、４１は領域４１の電位、ＦＤはノードＦＤの電位をそれぞれ表す。図３（Ｂ）は、図３（Ａ）に示す期間Ｔ０乃至期間Ｔ６における、領域３１、領域４１および領域３２のポテンシャルを表す。
なお、信号ＴＸの電位を高電位とすると領域３１と領域４１が導通し、信号ＴＸの電位を低電位とすると領域３１と領域４１が非導通となるとする。信号ＴＲの電位を高電位とすると領域３２と領域４１が導通し、信号ＴＲの電位を低電位とすると領域３２と領域４１が非導通となるとする。また、トランジスタのゲートに高電位の信号を供給すると当該トランジスタがオンとなり、トランジスタのゲートに低電位の信号を供給すると当該トランジスタがオフとなるとする。
期間Ｔ０において、信号ＴＸ、信号ＴＧ、信号ＰＲ、信号ＴＲ、信号ＳＥおよびノードＦＤの電位はすべて低電位であるとするが、低電位に限らず任意の電位とすることができる。
期間Ｔ１において、領域４１およびノードＦＤの電位のリセットを行う。信号ＴＸ、信号ＴＧ、信号ＰＲおよび信号ＴＲの電位を高電位とすることにより、領域３１のポテンシャル、領域４１のポテンシャルおよび領域３２のポテンシャルが低下する。さらに、トランジスタ３３がオンとなる。以上により、領域４１およびノードＦＤの電位が高電位（ＶＰＲ）となる。
期間Ｔ２において、露光および撮像データの取得を行う。信号ＰＲおよび信号ＴＲの電位を低電位とすることにより、光電変換素子２１に照射された光の照度に応じて、電荷が領域３１を通じて領域４１に蓄積される。一方、信号ＴＲの電位は低電位であるので領域３２のポテンシャルが上昇し、領域４１に蓄積された電荷は領域３２には転送されない。以上により、光電変換素子２１に照射された光の照度に応じて領域４１の電位が低下するが、ノードＦＤの電位は変化しない。
期間Ｔ３において、撮像データの保持を行う。信号ＴＸの電位を低電位とすることにより、領域３１のポテンシャルが上昇する。これにより、領域４１に蓄積された電荷が保持される。
期間Ｔ４において、保持された撮像データの転送を行う。信号ＴＲの電位を高電位とすることにより、領域３２のポテンシャルが低下する。これにより、領域４１に保持された電荷が領域３２に転送され、領域４１の電位およびノードＦＤの電位が低下する。
期間Ｔ５において、撮像データの読み出しを行う。信号ＳＥの電位を高電位とすることにより、撮像データに対応する電位の信号ＯＵＴが出力される。
また、信号ＴＧの電位を低電位とすることにより、領域４１のポテンシャルが上昇する。これにより、領域４１のポテンシャルが領域３２のポテンシャルより高くなり、領域４１から領域３２への電荷の転送効率を高めることができる。これにより、本発明の一態様の撮像装置の光感度を高めることができる。
なお、期間Ｔ５において、領域４１の電位およびノードＦＤの電位は、期間Ｔ４における領域４１の電位およびノードＦＤの電位より低くなる。
また、期間Ｔ４の後、信号ＴＧの電位の低電位への切り替えと、信号ＳＥの電位の高電位への切り替えを同時に行ったが、同時に行わなくてもよい。例えば、信号ＴＧの電位を低電位に切り替えた後に信号ＳＥの電位を高電位に切り替えてもよい。
撮像データを読みだした後、信号ＴＲの電位および信号ＳＥの電位を低電位とする。これにより、期間Ｔ６において撮像データの読み出し動作が終了する。以上が図１に示す構成の画素１０の動作の一例である。
図３（Ｃ）に、図１に示す画素１０から導電体６２を省略した構成の画素における領域３１および領域３２のポテンシャルを示す。なお、動作手順は図３（Ａ）に示すタイミングチャートと同様であるが、領域４１を有さず、信号ＴＧの供給は省略される。
導電体６２を省略した場合、期間Ｔ５において電荷の転送効率を高めることができず、期間Ｔ６において信号ＴＲを低電位とした場合に、電荷が領域３１と領域３２の間の領域に取り残される。
図１に示した構成の画素１０は、図４（Ａ）に示すように導電体７１および導電体７２を有する構成であってもよい。導電体７１および導電体７２は絶縁体６０および絶縁体６３と接する。また、導電体７１は導電体６５および導電体６８と重なる領域を有し、導電体７２は導電体６６および導電体６９と重なる領域を有する。なお、導電体７１は導電体６５と重なる領域を有さなくてもよく、導電体７２は導電体６６と重なる領域を有さなくてもよい。導電体７１および導電体７２は、例えば導電体６２と同様の材料を用いることができる。
導電体７１は、例えば導電体６８と電気的に接続することができる。当該構成とすることにより、導電体７１に信号ＴＸと同じ電位を印加することができる。これにより、信号ＴＸの電位が高電位である場合は、撮像データに対応する電荷の、領域３１から領域４１への転送効率を高めることができる。また、信号ＴＸの電位が低電位である場合は、領域４１に保持された電荷が領域３１にリークすることを抑制することができる。なお、導電体７１は導電体６８と電気的に接続しなくてもよい。この場合、導電体７１は導電体６８と異なる電位を印加してもよい。また、導電体７１に定電位を印加してもよい。
導電体７２は、例えば導電体６９と電気的に接続することができる。当該構成とすることにより、導電体７２に信号ＴＲと同じ電位を印加することができる。これにより、信号ＴＲの電位が高電位である場合は、領域４１に保持された電荷の、領域３２への転送効率を高めることができる。また、信号ＴＲの電位が低電位である場合は、領域４１に保持された電荷が領域３２にリークすることを抑制することができる。なお、導電体７２は導電体６９と電気的に接続しなくてもよい。この場合、導電体７２は導電体６９と異なる電位を印加してもよい。また、導電体７２に定電位を印加してもよい。
図１に示した構成の画素１０は、図４（Ｂ）に示すように半導体６４を半導体６４ａ、半導体６４ｂおよび半導体６４ｃの３層とする構成であってもよい。半導体６４ａ、半導体６４ｂおよび半導体６４ｃが酸化物半導体である場合、半導体６４ａ、半導体６４ｂおよび半導体６４ｃの材料を適切に選択することで半導体６４ｂに電流を流すことができる。半導体６４ｂに電流が流れることで、界面散乱の影響を抑制し、電荷の転送効率を高めることができる。一方、半導体６４ａおよび半導体６４ｃは、界面近傍には電流が流れる場合があるものの、それ以外の箇所は絶縁体として機能する場合がある。
なお、図４（Ｂ）では半導体６４ｃが導電体６５および導電体６６を覆う構成としているが、半導体６４ｃが導電体６５および導電体６６を覆う構成としなくてもよい。
また、半導体６４は２層構造であってもよいし、４層以上の積層構造であってもよい。
図１に示す構成の画素１０は、図５（Ａ）に示すように光電変換素子２１の接続される向きが異なってもよい。この場合、領域４１およびノードＦＤの電位はリセット時に低電位とし、露光動作を行うことで電位を上昇させる。当該構成の場合、電位ＶＰＤおよび電位ＶＰＩは高電位、電位ＶＰＲは低電位とすればよい。
また、図１に示す構成の画素１０は、図５（Ｂ）に示すようにトランジスタ３４のソースまたはドレインの一方から信号ＯＵＴが出力される構成であってもよい。
図６（Ａ）は、本発明の一態様の撮像装置を説明する図である。当該撮像装置は、画素１０と、ロードライバ回路１２と、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）回路１３と、Ａ／Ｄ変換回路１４と、カラムドライバ回路１５と、を有する。また、画素１０がマトリクス状に配置されて画素アレイ１６を構成している。なお、ＣＤＳ回路１３を設けない構成とすることもできる。
ロードライバ回路１２は、画素１０を駆動する機能を有する。ＣＤＳ回路１３は、画素１０の出力信号に対してＣＤＳ動作を行う機能を有する。Ａ／Ｄ変換回路１４は、ＣＤＳ回路１３から出力されたアナログデータをデジタルデータに変換する機能を有する。カラムドライバ回路１５は、Ａ／Ｄ変換回路１４で変換されたデータを選択して読み出す機能を有する。
図６（Ｂ）は１列分の画素１０に接続されるＣＤＳ回路１３の回路図およびＡ／Ｄ変換回路１４のブロック図である。ＣＤＳ回路１３は、トランジスタ８１と、トランジスタ８２と、容量素子８４と、容量素子８５と、を有する構成とすることができる。Ａ／Ｄ変換回路１４はコンパレータ回路１７およびカウンター回路１８を有する構成とすることができる。
また、ＣＤＳ回路１３およびＡ／Ｄ変換回路１４以外に、電流源としての機能を有するトランジスタ８３を有する構成とすることができる。トランジスタ８３のゲートには、常時バイアス電圧が印加されている状態とする。
トランジスタ８１のソースまたはドレインの一方は、トランジスタ８２のソースまたはドレインの一方と電気的に接続される。トランジスタ８１のソースまたはドレインの一方は、容量素子８４の一方の電極と電気的に接続される。トランジスタ８２のソースまたはドレインの他方は、容量素子８５の一方の電極と電気的に接続される。トランジスタ８２のソースまたはドレインの他方は、コンパレータ回路１７の一方の入力端子と電気的に接続される。コンパレータ回路１７の出力端子は、カウンター回路１８の入力端子と電気的に接続される。容量素子８４の他方の電極は、トランジスタ８３のソースまたはドレインの一方と電気的に接続される。
トランジスタ８１のソースまたはドレインの他方は、配線９１と電気的に接続される。容量素子８５の他方の電極は、配線９２と電気的に接続される。トランジスタ８３のソースまたはドレインの他方は、配線９３と電気的に接続される。
配線９１、配線９２および配線９３は、電源線としての機能を有する。配線９１には電位ＣＤＳＶＤＤを、配線９２には電位ＣＤＳＶＳＳを、配線９３には電位ＶＳＳをそれぞれ印加することができる。ＣＤＳＶＤＤは例えば高電位とすることができ、ＣＤＳＶＳＳおよびＶＳＳは例えば低電位とすることができる。
トランジスタ８３のソースまたはドレインの一方には、画素１０から出力される撮像データに対応する信号である信号ＯＵＴを供給することができる。コンパレータ回路１７の他方の入力端子には、信号ＲＡＭＰを供給することができる。カウンター回路１８の出力端子からは、信号ＯＵＴ２を出力することができる。
図１に示す画素１０と接続された場合のＣＤＳ回路１３の動作の一例を説明する。まず、トランジスタ８１およびトランジスタ８２を導通させる。次に、画素１０から撮像データの電位を信号ＯＵＴとして出力し、コンパレータ回路１７の一方の入力端子の電位を基準電位であるＣＤＳＶＤＤに保持する。その後、トランジスタ８１を非導通として画素１０からリセット電位（例えば撮像データの電位よりも高い電位）の信号ＯＵＴを出力する。このとき、コンパレータ回路１７の一方の端子に印加された電位は、撮像データの電位とリセット電位の差分の絶対値をＣＤＳＶＤＤに加算した電位となる。したがって、基準電位ＣＤＳＶＤＤに正味の撮像データの電位を加算した、ノイズの少ない信号をＡ／Ｄ変換回路１４に供給することができる。また、図３（Ａ）の期間Ｔ３内の一部で信号ＳＥを高電位としてリセット電位を読み出しても良い。この際信号ＰＲも高電位にしても良い。撮像データを読み出した後にリセット電位を読み出すのではなく、リセット電位を読み出した後に撮像データを読み出すことによりＣＤＳの効果を高めることができる。
なお、リセット電位が撮像データの電位よりも低い電位（例えば接地電位など）である場合、コンパレータ回路１７の一方の入力端子に印加された電位は撮像データの電位とリセット電位の差分の絶対値をＣＤＳＶＤＤから減算した電位となる。
Ａ／Ｄ変換回路１４では、ＣＤＳ回路１３からコンパレータ回路１７に入力される信号の電位と、上昇または下降するように掃引される基準電位（ＲＡＭＰ）とが比較される。そして、コンパレータ回路１７の出力に応じてカウンター回路１８が動作し、デジタル信号が信号ＯＵＴ２として出力される。
前述のように、本発明の一態様の撮像装置はグローバルシャッタ方式およびローリングシャッタ方式により動作することができる。図７（Ａ）はグローバルシャッタ方式の動作方法を模式化した図であり、図７（Ｂ）はローリングシャッタ方式の動作方法を模式化した図である。図７（Ａ）、（Ｂ）において、”Ｅ”は露光動作が行える期間、”Ｒ”は読み出し動作が行える期間を意味する。また、ｎは任意のｎ番目（ｎは２以上の自然数）のフレームである第ｎフレームを意味する。また、ｎ−１は第ｎフレームの一つ前のフレーム、ｎ＋１は第ｎフレームの一つ後のフレームを意味する。画素は、図６（Ａ）に示すようにマトリクス状に配置されているものとする。また、Ｒｏｗ［１］は１行目の画素、Ｒｏｗ［Ｍ］はＭ行目（最終行）の画素を意味する。
図７（Ａ）はグローバルシャッタ方式の動作方法を模式化した図である。グローバルシャッタ方式は、全画素で同時に露光を行い、その後行毎にデータを読み出す動作方法である。したがって、動体の撮像であっても歪のない画像を得ることができる。
図７（Ｂ）はローリングシャッタ方式の動作方法を模式化した図である。ローリングシャッタ方式は、行毎に露光とデータの読み出しを順次行う動作方法である。全画素において撮像の同時性がないため、動体の撮像においては画像に歪が生じる。
図８は、１個のトランジスタ３３、１個のトランジスタ３４および１個のトランジスタ３５を、ｎ個（ｎは２以上の整数）の図１に示す構成の画素１０で共有した場合の構成例である。当該構成とすることにより、１画素あたりのトランジスタの数を減らすことができ、１画素あたりの占有面積を減らすことができる。これにより、本発明の一態様の撮像装置の解像度を高めることができる。また、本発明の一態様の撮像装置を小型化することができる。
本明細書において、同じ符号の要素の中で、特に区別する必要があるときに、符号に［ａ］などの識別用の符号を付記している。例えば、ｎ個の画素１０は画素１０［１］乃至［ｎ］、と記載して区別している。
ｎの値として、例えば２、３、４、８などの値をとることができる。
なお、図８において、光電変換素子２１［１］乃至［ｎ］の他方の電極は同一の配線５１と電気的に接続されているが、異なる配線５１と電気的に接続される構成としてもよい。また、図８では導電体６８［１］乃至［ｎ］に同一の信号ＴＸが供給される構成としているが、図９に示すように信号ＴＸ［１］乃至［ｎ］がそれぞれ導電体６８［１］乃至［ｎ］に供給される構成としてもよい。
次に、図８に示す構成の画素１０の、グローバルシャッタ方式を用いた動作について説明する。図１０はｎ＝２、つまりトランジスタ３３、トランジスタ３４およびトランジスタ３５が、画素１０［１］および画素１０［２］により共有されている場合における、画素１０［１］および画素１０［２］の動作を説明するタイミングチャートである。
図１０のタイミングチャートにしたがって動作させる場合、図３（Ａ）に示すタイミングチャートにしたがって動作させる場合と同様に電位ＶＰＲおよび電位ＶＰＩは高電位（Ｈ）、電位ＶＰＤは低電位（Ｌ）とする。
図１０は撮像データの取得動作および撮像データの読み出し動作を表し、ＴＸは信号ＴＸの電位、ＴＧ［１］は信号ＴＧ［１］の電位、ＴＧ［２］は信号ＴＧ［２］の電位、ＰＲは信号ＰＲの電位、ＴＲ［１］は信号ＴＲ［１］の電位、ＴＲ［２］は信号ＴＲ［２］の電位、ＳＥは信号ＳＥの電位、４１［１］は領域４１［１］の電位、４１［２］は領域４１［２］の電位、ＦＤはノードＦＤの電位をそれぞれ表す。
なお、信号ＴＸの電位を高電位とすると領域３１［１］と領域４１［１］、および領域３１［２］と領域４１［２］が導通し、信号ＴＸの電位を低電位とすると領域３１［１］と領域４１［１］、および領域３１［２］と領域４１［２］が非導通となるとする。信号ＴＲ［１］の電位を高電位とすると領域３２［１］と領域４１［１］が導通し、信号ＴＲ［１］の電位を低電位とすると領域３２［１］と領域４１［１］が非導通となるとする。信号ＴＲ［２］の電位を高電位とすると領域３２［２］と領域４１［２］が導通し、信号ＴＲ［２］の電位を低電位とすると領域３２［２］と領域４１［２］が非導通となるとする。また、トランジスタのゲートに高電位の信号を供給すると当該トランジスタがオンとなり、トランジスタのゲートに低電位の信号を供給すると当該トランジスタがオフとなるとする。
期間Ｔ００において、信号ＴＸ、信号ＴＧ［１］、信号ＴＧ［２］、信号ＰＲ、信号ＴＲ［１］、信号ＴＲ［２］、信号ＳＥおよびノードＦＤの電位はすべて低電位であるとするが、低電位に限らず任意の電位とすることができる。
期間Ｔ０１において、領域４１［１］、領域４１［２］およびノードＦＤの電位のリセットを行う。信号ＴＸ、信号ＴＧ［１］、信号ＴＧ［２］、信号ＰＲ、信号ＴＲ［１］および信号ＴＲ［２］の電位を高電位とすることにより、領域４１［１］、領域４１［２］およびノードＦＤの電位が高電位（ＶＰＲ）となる。
期間Ｔ０２において、露光および撮像データの取得を行う。信号ＰＲ、信号ＴＲ［１］および信号ＴＲ［２］の電位を低電位とすることにより、画素１０［１］に照射された光の照度に応じた電荷が光電変換素子２１［１］から領域３１［１］を通って領域４１［１］に転送され、画素１０［２］に照射された光の照度に応じた電荷が光電変換素子２１［２］から領域３１［２］を通って領域４１［２］に転送される。一方、信号ＴＲ［１］および信号ＴＲ［２］の電位は低電位であるので、領域４１［１］に転送された電荷は領域３２［１］には転送されず、領域４１［２］に転送された電荷は領域３２［２］には転送されない。以上により、画素１０［１］に照射された光の照度に応じて領域４１［１］の電位が低下し、画素１０［２］に照射された光の照度に応じて領域４１［２］の電位が低下するが、ノードＦＤの電位は変化しない。
期間Ｔ０３において、撮像データの保持を行う。信号ＴＸの電位を低電位とすることにより、領域４１［１］および領域４１［２］に転送された電荷が保持される。
期間Ｔ１１において、領域４１［１］に保持された撮像データの転送を行う。信号ＴＲ［１］の電位を高電位とすることにより、領域４１［１］に保持された電荷が領域３２［１］に転送され、領域４１［１］の電位およびノードＦＤの電位が低下する。
期間Ｔ１２において、期間Ｔ１１に転送された撮像データの読み出しを行う。信号ＳＥの電位を高電位とすることにより、撮像データに対応する電位の信号ＯＵＴが出力される。また、信号ＴＧ［１］の電位を低電位とすることにより、領域４１［１］から領域３２［１］への電荷の転送効率を高めることができる。
なお、期間Ｔ１２において、領域４１［１］の電位およびノードＦＤの電位は、期間Ｔ１１における領域４１［１］の電位およびノードＦＤの電位より低くなる。
また、期間Ｔ１１の後、信号ＴＧ［１］の電位の低電位への切り替えと、信号ＳＥの電位の高電位への切り替えを同時に行ったが、同時に行わなくてもよい。例えば、信号ＴＧ［１］の電位を低電位に切り替えた後に信号ＳＥの電位を高電位に切り替えてもよい。
撮像データを読み出した後、信号ＴＲ［１］および信号ＳＥの電位を低電位とする。これにより、期間Ｔ１３において撮像データの読み出し動作が終了する。
期間Ｔ１４において、ノードＦＤの電位のリセットを行う。信号ＰＲの電位を高電位とすることにより、ノードＦＤの電位が高電位（ＶＰＲ）となる。
ノードＦＤの電位のリセットを行った後、信号ＰＲの電位を低電位とする。これにより、期間Ｔ１５においてリセット動作が終了する。
期間Ｔ２１において、領域４１［２］に保持された撮像データの転送を行う。信号ＴＲ［２］の電位を高電位とすることにより、領域４１［２］に保持された電荷が領域３２［２］に転送され、領域４１［２］の電位およびノードＦＤの電位が低下する。
期間Ｔ２２において、期間Ｔ２１に転送された撮像データの読み出しを行う。信号ＳＥの電位を高電位とすることにより、撮像データに対応する電位の信号ＯＵＴが出力される。また、信号ＴＧ［２］の電位を低電位とすることにより、領域４１［２］から領域３２［２］への電荷の転送効率を高めることができる。
なお、期間Ｔ２２において、領域４１［２］の電位およびノードＦＤの電位は、期間Ｔ２１における領域４１［２］の電位およびノードＦＤの電位より低くなる。
また、期間Ｔ２１の後、信号ＴＧ［２］の電位の低電位への切り替えと、信号ＳＥの電位の高電位への切り替えを同時に行ったが、同時に行わなくてもよい。例えば、信号ＴＧ［２］の電位を低電位に切り替えた後に信号ＳＥの電位を高電位に切り替えてもよい。また、ＣＤＳのために期間Ｔ１４にリセット電位を読み出してもよい。すなわち、期間Ｔ１４に信号ＳＥを高電位にしてもよい。また、期間Ｔ０３においてリセット電位を読み出してもよい。
撮像データを読み出した後、信号ＴＲ［２］および信号ＳＥの電位を低電位とする。これにより、期間Ｔ２３において撮像データの読み出し動作が終了する。
なお、期間Ｔ０１乃至期間Ｔ０３の動作は、本発明の一態様の撮像装置に含まれるすべての画素１０について同時に行う。一方、期間Ｔ１１以降の動作は、各行の画素１０ごとに順次行う。
図１１（Ａ）に、図６（Ａ）に示す画素アレイ１６のブロック図を示す。図１１（Ｂ）に、基板１９上に形成することができる回路のブロック図を示す。基板１９には、例えば図６（Ａ）に示すロードライバ回路１２、ＣＤＳ回路１３、Ａ／Ｄ変換回路１４およびカラムドライバ回路１５を形成することができる。本発明の一態様は、図１１（Ｃ）に示すように画素アレイ１６と基板１９との積層構成とすることができる。当該構成とすることで、撮像装置の面積を小さくすることができる。なお、図１１（Ｂ）における回路のレイアウトは一例であり、他のレイアウトであってもよい。
ロードライバ回路１２、ＣＤＳ回路１３、Ａ／Ｄ変換回路１４およびカラムドライバ回路１５は、高速動作とＣＭＯＳ回路での構成を両立させるため、Ｓｉトランジスタを用いて作製することが好ましい。例えば、基板１９をシリコン基板とし、当該シリコン基板に上記回路を形成することができる。また、画素アレイ１６に含まれる画素１０は、前述の通り酸化物半導体を用いて作製することが好ましい。なお、ロードライバ回路１２、ＣＤＳ回路１３、Ａ／Ｄ変換回路１４およびカラムドライバ回路１５を構成する一部のトランジスタを画素アレイ１６と同一の面上に設けてもよい。つまり、上記回路を構成する一部のトランジスタをＯＳトランジスタとしてもよい。また、画素１０を構成する一部のトランジスタを基板１９に設けてもよい。つまり、画素１０を構成する一部のトランジスタをＳｉトランジスタとしてもよい。
図１２は、図１に示す断面図と、光電変換素子２１の断面図とを組み合わせた図である。図１２に示すように、本発明の一態様の撮像装置には、絶縁体１０１、絶縁体１０２、絶縁体１０３および絶縁体１０４などが設けられる。絶縁体１０１乃至１０４は、保護膜および／または層間絶縁膜としての機能を有する。なお、前述した絶縁体６０、絶縁体６３および絶縁体７０も保護膜および／または層間絶縁膜としての機能を有する。絶縁体１０１乃至絶縁体１０４として、例えば絶縁体６０、絶縁体６３および絶縁体７０と同様の材料を用いることができる。また、絶縁体１０１乃至絶縁体１０４などの上面は、必要に応じてＣＭＰ法などにより平坦化処理を行ってもよい。
なお、図面に示される配線、導電体、絶縁体などの一部が設けられない場合や、図面に示されない配線、導電体および絶縁体などが各層に含まれる場合もある。
画素１０は、図１２に示すように、層１１００および層１２００を有することができる。層１１００は、光電変換素子２１を有することができる。光電変換素子２１には、例えば、２端子のフォトダイオードを用いることができる。当該フォトダイオードとしては、単結晶シリコン基板を用いたｐｎ型フォトダイオード、非晶質シリコン薄膜、微結晶シリコン薄膜または多結晶シリコン薄膜を用いたｐｉｎ型フォトダイオード、セレンまたはセレンの化合物、または有機化合物を用いたフォトダイオードなどを用いることができる。
図１２において、層１１００が有する光電変換素子２１は、単結晶シリコン基板を用いたｐｎ型フォトダイオードを示している。当該光電変換素子２１は、ｐ＋領域２２０、ｐ−領域２３０、ｎ型領域２４０、ｐ＋領域２５０を有する構成とすることができる。
層１２００は、光電変換素子２１を除き、画素１０が有する各要素を有することができる。層１２００は、図１の断面図に示す要素の他、図示しないが例えばトランジスタ３３などのＯＳトランジスタを有することができる。このように、光電変換素子２１と、画素１０とが重なる構成とすることができ、光電変換素子２１の受光面積を広くすることができる。
酸化物半導体を有する領域と、Ｓｉデバイス（ＳｉトランジスタまたはＳｉフォトダイオードなど）を有する領域との間には絶縁体１００が設けられる。
Ｓｉデバイス近傍に設けられる絶縁体中には、シリコンのダングリングボンドを終端するため、水素を含むことが好ましい。一方で、半導体６４などの酸化物半導体の近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、当該水素は画素１０の信頼性を低下させる要因となる場合がある。したがって、Ｓｉデバイスを有する一方の層と、酸化物半導体を有する他方の層を積層する場合、これらの間に水素の拡散を防止する機能を有する絶縁体１００を設けることが好ましい。絶縁体１００により水素の拡散を防ぐことができるため、Ｓｉデバイスおよび酸化物半導体を有するデバイス（画素１０を構成する各要素など）の両者の信頼性を向上することができる。
絶縁体１００としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）などを用いることができる。
光電変換素子２１の一方の電極（ｎ型領域２４０）は、例えば、導電体７３、配線１１３および導電体７５を介して導電体６５と電気的に接続される。また、光電変換素子２１の他方の電極（ｐ＋領域２２０およびｐ＋領域２５０）は、例えば導電体７４を介して配線５１と電気的に接続される。さらに、導電体６２は、例えば導電体６１を介して配線１１１と電気的に接続される。
ここで、導電体６１、導電体７３および導電体７４は絶縁体１００を貫通して設けられるため、導電体６１、導電体７３および導電体７４も水素の拡散を防止する機能を有することが好ましい。また、導電体７５、導電体７６、導電体７８および導電体７９も水素の拡散を防止する機能を有していてもよい。図１３は、導電体６１、導電体７３乃至導電体７６、導電体７８および導電体７９を２層構成とした場合の、図１に示す断面図と、光電変換素子２１の断面図とを組み合わせた図である。導電体６１、導電体７３乃至導電体７６、導電体７８および導電体７９は、外側（絶縁体７０などに形成された開口部の側壁に接する側）を水素に対してバリア性を有する導電体とし、内側を電気抵抗が低い導電体とすればよい。例えば、当該外側の導電体には窒化タンタルなどを用いることができ、当該内側の導電体にはタングステンなどを用いることができる。
画素１０は、図１４に示す積層構成とすることもできる。図１４に示す画素１０は、基板１１０上に層１２００および層１１００を設けた構成である。層１２００の上に光電変換素子２１を設ける構成となるため、導電体６５と光電変換素子２１の一方の電極との電気的な接続が容易になる。なお、絶縁体１０１を省略してもよい。
基板１１０には、ガラス基板、石英基板、半導体基板、セラミックス基板、表面が絶縁処理された金属基板などを用いることができる。または、トランジスタやフォトダイオードが形成されたシリコン基板、および当該シリコン基板上に絶縁体、配線、コンタクトプラグとして機能を有する導電体などが形成されたものを用いることができる。なお、シリコン基板にｐチャネル型のトランジスタを形成する場合は、ｎ−型の導電型を有するシリコン基板を用いることが好ましい。または、ｎ−型またはｉ型のシリコン層を有するＳＯＩ基板であってもよい。また、シリコン基板に設けるトランジスタがｐチャネル型である場合は、トランジスタを形成する面の面方位は、（１１０）面であるシリコン基板を用いることが好ましい。（１１０）面にｐチャネル型トランジスタを形成することで、移動度を高くすることができる。
図１４では、セレン系材料を光電変換層２６１に用いた形態を図示している。セレン系材料を用いた光電変換素子２１は、可視光に対する外部量子効率が高い特性を有する。また、セレン系材料は光吸収係数が高いため、光電変換層２６１を薄くしやすい利点を有する。セレン系材料を用いた光電変換素子２１では、アバランシェ倍増により増幅が大きい高感度のセンサとすることができる。つまり、セレン系材料を光電変換層２６１に用いることで、画素面積が縮小しても十分な光電流を得ることができる。したがって、セレン系材料を用いた光電変換素子２１は、低照度環境における撮像にも適しているといえる。
セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレンは、例えば、非晶質セレンを成膜後に熱処理することで得ることができる。結晶セレンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光吸収係数が高い特性を有する。
図１４では、光電変換層２６１は単層として図示しているが、図１５（Ａ）に示すように受光面側に正孔注入阻止層２６８として酸化ガリウム、酸化セリウムまたはＩｎ−Ｇａ−Ｚｎ酸化物などを設けてもよい。または、図１５（Ｂ）に示すように、電極２６６側に電子注入阻止層２６９として酸化ニッケルまたは硫化アンチモンなどを設けてもよい。または、図１５（Ｃ）に示すように、正孔注入阻止層２６８および電子注入阻止層２６９を設ける構成としてもよい。
光電変換層２６１は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であってもよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層であってもよい。ＣＩＳおよびＣＩＧＳでは、セレンの単層と同様にアバランシェ倍増を利用する光電変換素子を形成することができる。
セレン系材料を用いた光電変換素子２１は、例えば、金属材料などで形成された電極２６６と透光性導電体２６２との間に光電変換層２６１を有する構成とすることができる。また、ＣＩＳおよびＣＩＧＳはｐ型半導体であり、接合を形成するためにｎ型半導体の硫化カドミウムや硫化亜鉛などを接して設けてもよい。
図１４では透光性導電体２６２と配線２７１は直接接する構成としているが、図１５（Ｄ）に示すように配線２８８を介して両者が接する構成としてもよい。また、図１４では光電変換層２６１および透光性導電体２６２を画素回路間で分離しない構成としているが、図１５（Ｅ）に示すように回路間で分離する構成としてもよい。また、画素間においては、電極２６６を有さない領域には絶縁体で隔壁２６７を設け、光電変換層２６１および透光性導電体２６２に亀裂が入らないようにすることが好ましいが、図１６（Ａ）、（Ｂ）に示すように隔壁２６７を設けない構成としてもよい。
また、電極２６６および配線２７１などは多層としてもよい。例えば、図１６（Ｃ）に示すように、電極２６６を導電体２６６ａおよび導電体２６６ｂの二層とし、配線２７１を導電体２７１ａおよび導電体２７１ｂの二層とすることができる。図１６（Ｃ）の構成においては、例えば、導電体２６６ａおよび導電体２７１ａを低抵抗の金属などを選択して形成し、導電体２６６ｂおよび導電体２７１ｂを光電変換層２６１とコンタクト特性の良い金属などを選択して形成するとよい。このような構成とすることで、光電変換素子２１の電気特性を向上させることができる。また、一部の金属は透光性導電体２６２と接触することにより電蝕を起こすことがある。そのような金属を導電体２７１ａに用いた場合でも導電体２７１ｂを介することによって電蝕を防止することができる。
導電体２６６ｂおよび導電体２７１ｂには、例えば、モリブデンやタングステンなどを用いることができる。また、導電体２６６ａおよび導電体２７１ａには、例えば、アルミニウム、チタン、またはアルミニウムをチタンで挟むような積層を用いることができる。
また、図１６（Ｄ）に示すように透光性導電体２６２と配線２７１は導電体１２０、導電体１２１および配線２８８を介して接続してもよい。
隔壁２６７は、無機絶縁体や絶縁有機樹脂などを用いて形成することができる。また、隔壁２６７は、トランジスタなどに対する遮光、および／または１画素あたりの受光部の面積を確定するために黒色などに着色されていてもよい。
また、画素１０は、図１７に示す積層構成とすることもできる。図１７に示す画素１０は、図１４に示す画素１０と層１１００のみが異なり、その他の構成は同じである。
図１７において、層１１００が有する光電変換素子２１は、光電変換層に非晶質シリコンや微結晶シリコンなどを用いたｐｉｎ型フォトダイオードを示している。当該光電変換素子２１は、ｎ型の半導体２６５、ｉ型の半導体２６４、ｐ型の半導体２６３、電極２６６、配線２７１、配線２８８を有する構成とすることができる。
ｉ型の半導体２６４には非晶質シリコンを用いることが好ましい。また、ｐ型の半導体２６３およびｎ型の半導体２６５には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
また、ｐｉｎ型の薄膜フォトダイオードの形態を有する光電変換素子２１の構成、ならびに光電変換素子２１および配線の接続形態は、図１８（Ａ）、（Ｂ）、（Ｃ）に示す例であってもよい。なお、光電変換素子２１の構成、光電変換素子２１と配線の接続形態はこれらに限定されず、他の形態であってもよい。
図１８（Ａ）は、光電変換素子２１のｐ型の半導体２６３と接する透光性導電体２６２を設けた構成である。透光性導電体２６２は電極として作用し、光電変換素子２１の出力電流を高めることができる。
透光性導電体２６２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、グラフェンまたは酸化グラフェンなどを用いることができる。また、透光性導電体２６２は単層に限らず、異なる膜の積層であっても良い。
図１８（Ｂ）は、透光性導電体２６２と配線２７１が導電体１２０、導電体１２１および配線２８８を介して接続された構成である。なお、光電変換素子２１のｐ型の半導体２６３と配線２７１が導電体１２０、導電体１２１および配線２８８を介して接続された構成とすることもできる。なお、図１８（Ｂ）においては、透光性導電体２６２を設けない構成とすることもできる。
図１８（Ｃ）は、光電変換素子２１を覆う絶縁体１０５にｐ型の半導体２６３が露出する開口部が設けられ、当該開口部を覆う透光性導電体２６２と配線２７１が電気的な接続を有する構成である。
上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子２１は、成膜工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製することができる。したがって、歩留りが高く、低コストで作製することができる。
本発明の一態様の撮像装置は、図１９に示す積層構成とすることもできる。図１９は、層１３００上に層１２００および層１１００を設けた構成である。層１３００には、例えば、図６（Ａ）に示すロードライバ回路１２、ＣＤＳ回路１３、Ａ／Ｄ変換回路１４およびカラムドライバ回路１５などを設けることができる。
図１９は、層１３００がシリコン基板１３０を有し、シリコン基板１３０にトランジスタ１３１およびトランジスタ１３２を設けた場合の構成例である。つまり、トランジスタ１３１およびトランジスタ１３２はＳｉトランジスタである。図１９では、シリコン基板１３０に設けられる回路の一例として、トランジスタ１３１をｎチャネル型トランジスタ、トランジスタ１３２をｐチャネル型トランジスタとしてＣＭＯＳスイッチを構成した場合を示している。
図１９において、トランジスタ１３１およびトランジスタ１３２はシリコン基板１３０に設けられたフィン型の構成を例示しているが、図２０（Ａ）に示すようにプレーナー型であってもよい。または、図２０（Ｂ）に示すように、シリコン薄膜の活性層１４０を有するトランジスタであってもよい。活性層１４０は、多結晶シリコンやＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）の単結晶シリコンとすることができる。
なお、図１９では、図１４で示した構成に層１３００を付加した構成を示しているが、例えば図１７で示した構成に層１３００を付加してもよい。
図２１は、図１２に示す構成に層１４００を付加した構成の断面図であり、３画素分（画素１０ａ、画素１０ｂおよび画素１０ｃ）を表している。なお、画素１０ａ、画素１０ｂおよび画素１０ｃは、画素１０と同様の構成とすることができる。
層１４００には、遮光層１４３０、光学変換層１４５０ａ、光電変換層１４５０ｂ、光電変換層１４５０ｃおよびマイクロレンズアレイ１４４０などを設けることができる。
層１１００と接する領域には、絶縁体１０４が形成される。絶縁体１０４は可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層する構成としてもよい。
絶縁体１０４と接するように遮光層１４３０を設けることができる。遮光層１４３０は隣り合う画素の境に配置され、斜め方向から侵入する迷光を遮蔽する機能を有する。遮光層１４３０には、アルミニウム、タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体膜を積層する構成とすることができる。
絶縁体１０４および遮光層１４３０に接するように、光学変換層１４５０ａ、光電変換層１４５０ｂおよび光電変換層１４５０ｃを設けることができる。例えば、光学変換層１４５０ａ、光電変換層１４５０ｂおよび光電変換層１４５０ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などのカラーフィルタを割り当てることにより、カラー画像を得ることができる。
なお、光学変換層に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮像装置とすることができる。また、光学変換層に近赤外線の波長以下の光を遮るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。
また、光学変換層にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線などの放射線がシンチレータに入射されると、フォトルミネッセンス現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子２１で検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯを樹脂やセラミックスに分散させたものを用いることができる。
光学変換層１４５０ａ、光電変換層１４５０ｂおよび光電変換層１４５０ｃ上には、マイクロレンズアレイ１４４０を設けることができる。マイクロレンズアレイ１４４０が有する個々のレンズを通る光が直下の光学変換層１４５０ａ、光電変換層１４５０ｂおよび光電変換層１４５０ｃを通り、光電変換素子２１に照射されるようになる。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、撮像装置に適用した場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、撮像装置に適用しなくてもよい。例えば、本発明の一態様は、別の機能を有する半導体装置に適用してもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、本発明の一態様に用いることのできるＯＳトランジスタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
図２２（Ａ）、（Ｂ）、（Ｃ）は、本発明の一態様のトランジスタ３０１の上面図および断面図である。図２２（Ａ）は上面図であり、図２２（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図２２（Ｂ）に相当する。また、図２２（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図２２（Ｃ）に相当する。
なお、本実施の形態で説明する図面において、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼ぶ。
トランジスタ３０１は、基板３１０と接する導電体３２０と、基板３１０および導電体３２０と接する絶縁体３３０と、絶縁体３３０と接する酸化物半導体３４０と、酸化物半導体３４０と電気的に接続する導電体３５０および導電体３５１と、酸化物半導体３４０と接する絶縁体３６０と、絶縁体３６０と接する導電体３７０を有する。
また、トランジスタ３０１上には、絶縁体３３０、酸化物半導体３４０、導電体３５０、導電体３５１、絶縁体３６０および導電体３７０と接する絶縁体３８０を必要に応じて設けてもよい。
酸化物半導体３４０は、一例として、酸化物半導体３４０ａ、酸化物半導体３４０ｂおよび酸化物半導体３４０ｃの三層構造とすることができる。
導電体３５０はソース電極またはドレイン電極の一方、導電体３５１はソース電極またはドレイン電極の他方、絶縁体３６０はゲート絶縁体、導電体３７０はゲート電極としての機能をそれぞれ有する。
また、導電体３２０を第２のゲート電極（バックゲート）として用いることで、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、導電体３２０は、遮光層としても機能させることができる。
オン電流を増加させるには、例えば、導電体３７０と導電体３２０を同電位とし、ダブルゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導電体３７０とは異なる定電位を導電体３２０に供給すればよい。
酸化物半導体３４０において、導電体３５０と接する領域は、ソース領域またはドレイン領域の一方としての機能を有する。また、酸化物半導体３４０において、導電体３５１と接する領域は、ソース領域またはドレイン領域の他方としての機能を有する。
酸化物半導体３４０と、導電体３５０および導電体３５１とが接することで酸化物半導体３４０内に酸素欠損が生じ、当該酸素欠損と酸化物半導体３４０内に残留または外部から拡散する水素との相互作用により、当該領域は導電型がｎ型の低抵抗領域となる。
導電体３５０および導電体３５１は、酸化物半導体３４０の上面と接し、側面には接しない構成となっている。このような構成にすることにより、絶縁体３３０が有する酸素による酸化物半導体３４０内の酸素欠損を補填しやすくなる。
本発明の一態様のトランジスタは、図２３（Ａ）、（Ｂ）、（Ｃ）に示す構成であってもよい。図２３（Ａ）はトランジスタ３０２の上面図であり、図２３（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図２３（Ｂ）に相当する。また、図２３（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図２３（Ｃ）に相当する。
トランジスタ３０２は、導電体３５０および導電体３５１が絶縁体３３０と接している点と、導電体３５０および導電体３５１が酸化物半導体３４０の側面と接している点を除き、トランジスタ３０１と同様の構成を有する。
また、本発明の一態様のトランジスタは、図２４（Ａ）、（Ｂ）、（Ｃ）に示す構成であってもよい。図２４（Ａ）はトランジスタ３０３の上面図であり、図２４（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図２４（Ｂ）に相当する。また、図２４（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図２４（Ｃ）に相当する。
トランジスタ３０３は、酸化物半導体３４０ａ、酸化物半導体３４０ｂ、導電体３５０および導電体３５１が酸化物半導体３４０ｃおよび絶縁体３６０で覆われている点を除き、トランジスタ３０１と同様の構成を有する。
酸化物半導体３４０ｃで酸化物半導体３４０ａおよび酸化物半導体３４０ｂを覆うことで、酸化物半導体３４０ａ、酸化物半導体３４０ｂおよび絶縁体３３０に対する酸素の補填効果を高めることができる。また、酸化物半導体３４０ｃが介在することにより、絶縁体３８０による導電体３５０および導電体３５１の酸化を抑制することができる。
また、本発明の一態様のトランジスタは、図２５（Ａ）、（Ｂ）、（Ｃ）に示す構成であってもよい。図２５（Ａ）はトランジスタ３０４の上面図であり、図２５（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図２５（Ｂ）に相当する。また、図２５（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図２５（Ｃ）に相当する。
トランジスタ３０４は、酸化物半導体３４０ａ、酸化物半導体３４０ｂ、導電体３５０および導電体３５１が酸化物半導体３４０ｃで覆われている点および、導電体３７０が絶縁体３９０で覆われている点を除き、トランジスタ３０１と同様の構成を有する。
絶縁体３９０には、酸素に対するブロッキング性を有する材料を用いることができる。絶縁体３９０としては、例えば酸化アルミニウムなどの金属酸化物を用いることができる。絶縁体３９０が介在することにより、絶縁体３８０による導電体３７０の酸化を抑制することができる。
トランジスタ３０１乃至３０４は、導電体３７０と、導電体３５０および導電体３５１とが重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の幅は、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好ましい。当該構成では、酸化物半導体３４０にオフセット領域が形成されないため、オン電流の高いトランジスタを形成しやすい。
本発明の一態様のトランジスタは、図２６（Ａ）、（Ｂ）、（Ｃ）に示す構成であってもよい。図２６（Ａ）はトランジスタ３０５の上面図であり、図２６（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図２６（Ｂ）に相当する。また、図２６（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図２６（Ｃ）に相当する。
トランジスタ３０５は、基板３１０と接する導電体３２０と、基板３１０および導電体３２０と接する絶縁体３３０と、絶縁体３３０と接する酸化物半導体３４０と、酸化物半導体３４０と接する絶縁体３６０と、絶縁体３６０と接する導電体３７０を有する。
また、層間絶縁膜としての機能を有する絶縁体３８０には、酸化物半導体３４０の領域３５２と接する導電体３５４と、酸化物半導体３４０の領域３５３と接する導電体３５５が設けられる。導電体３５４は、ソース電極の一部またはドレイン電極の一部の一方としての機能を有する。また、導電体３５５は、ソース電極の一部またはドレイン電極の一部の他方としての機能を有する。
トランジスタ３０５における領域３５２および領域３５３には、酸素欠損を形成し導電率を高めるための不純物を添加することが好ましい。酸化物半導体に酸素欠損を形成する不純物としては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該不純物の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
不純物元素として、上記元素が酸化物半導体に添加されると、酸化物半導体中の金属元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体に含まれる酸素欠損と酸化物半導体中に残存または後から添加される水素の相互作用により、酸化物半導体の導電率を高くすることができる。
不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導電体を形成することができる。ここでは、導電体化された酸化物半導体を酸化物導電体という。
トランジスタ３０５は、ゲート電極としての機能を有する導電体３７０と、ソース電極およびドレイン電極とが重なる領域を有さないセルフアライン構造である。セルフアライン構造のトランジスタはゲート電極と、ソース電極およびドレイン電極との間の寄生容量が極めて小さいため、高速動作用途に適している。
本発明の一態様のトランジスタは、図２７（Ａ）、（Ｂ）、（Ｃ）に示す構成であってもよい。図２７（Ａ）はトランジスタ３０６の上面図であり、図２７（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図２７（Ｂ）に相当する。また、図２７（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図２７（Ｃ）に相当する。
トランジスタ３０６は、基板３１０と、基板３１０と接する導電体３２０と、基板３１０および導電体３２０と接する絶縁体３３０と、絶縁体３３０と接する酸化物半導体３４０（酸化物半導体３４０ａ、酸化物半導体３４０ｂ、酸化物半導体３４０ｃ）と、酸化物半導体３４０に接し、間隔を開けて配置された導電体３５０および導電体３５１と、酸化物半導体３４０ｃと接する絶縁体３６０と、絶縁体３６０と接する導電体３７０を有する。
なお、酸化物半導体３４０ｃ、絶縁体３６０および導電体３７０は、トランジスタ３０６上の絶縁体３８０に設けられた、酸化物半導体３４０ｂに達する開口部に設けられている。
本発明の一態様のトランジスタは、図２８（Ａ）、（Ｂ）、（Ｃ）に示す構成であってもよい。図２８（Ａ）はトランジスタ３０７の上面図であり、図２８（Ａ）に示す一点鎖線Ｘ１−Ｘ２方向の断面が図２８（Ｂ）に相当する。また、図２８（Ａ）に示す一点鎖線Ｙ１−Ｙ２方向の断面が図２８（Ｃ）に相当する。
トランジスタ３０７は、酸化物半導体３４０ａ、酸化物半導体３４０ｂ、導電体３５０および導電体３５１が酸化物半導体３４０ｄで覆われている点を除き、トランジスタ３０６と同様の構成を有する。酸化物半導体３４０ｄは酸化物半導体３４０ｃと同じ材料で形成することができる。
酸化物半導体３４０ｄで酸化物半導体３４０ａおよび酸化物半導体３４０ｂを覆うことで、酸化物半導体３４０ａ、酸化物半導体３４０ｂおよび絶縁体３３０に対する酸素の補填効果を高めることができる。また、酸化物半導体３４０ｄが介在することにより、絶縁体３８０による導電体３５０および導電体３５１の酸化を抑制することができる。
トランジスタ３０６およびトランジスタ３０７の構成は、ソースまたはドレインとなる導電体と、ゲート電極となる導電体とが重なる領域が少ないため、寄生容量を小さくすることができる。したがって、トランジスタ３０６およびトランジスタ３０７は、高速動作を必要とする回路の要素として適している。
また、本発明の一態様のトランジスタは、図２９（Ａ）に示すように、酸化物半導体３４０を単層で形成してもよい。また、図２９（Ｂ）に示すように、酸化物半導体３４０を２層で形成してもよい。
また、本発明の一態様のトランジスタは、図２９（Ｃ）に示すように、導電体３２０を有さない構成であってもよい。
また、本発明の一態様のトランジスタにおいて、導電体３７０と導電体３２０を電気的に接続するには、例えば、図２９（Ｄ）に示すように、絶縁体３３０、酸化物半導体３４０ｃおよび絶縁体３６０に導電体３２０に達する開口部を設け、当該開口部を覆うように導電体３７０を形成すればよい。
また、本発明の一態様のトランジスタは、図２９（Ｅ）に示すように導電体３５０および導電体３５１のそれぞれと接する絶縁体３５６および絶縁体３５７を設けてもよい。絶縁体３５６および絶縁体３５７により導電体３５０および導電体３５１の酸化を抑制することができる。
絶縁体３５６および絶縁体３５７としては、酸素に対するブロッキング性を有する材料を用いることができる。例えば、絶縁体３５６および絶縁体３５７として、酸化アルミニウムなどの金属酸化物を用いることができる。
また、本発明の一態様のトランジスタは、図２９（Ｆ）に示すように、導電体３７０を導電体３７０ａおよび導電体３７０ｂの積層で形成してもよい。
また、酸化物半導体３４０上に導電体３５０および導電体３５１が設けられる本発明の一態様のトランジスタにおいては、図２９（Ｇ）、（Ｈ）に示す上面図（酸化物半導体３４０、導電体３５０および導電体３５１のみを図示）のように酸化物半導体３４０の幅（ＷＯＳ）よりも導電体３５０および導電体３５１の幅（ＷＳＤ）が短く形成されていてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、ゲート電界がチャネル形成領域全体にかかりやすくなり、トランジスタの電気特性を向上させることができる。
なお、図２９（Ａ）乃至（Ｈ）では、トランジスタ３０１の変形例として例示したが、当該変形例は本実施の形態で説明したその他のトランジスタにも適用可能である。
本発明の一態様のトランジスタでは、いずれの構成においても、ゲート電極である導電体３７０（および導電体３２０）が絶縁体を介して酸化物半導体３４０のチャネル幅方向を電気的に取り囲む構成である。このような構成ではオン電流を高めることができ、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
酸化物半導体３４０ａおよび酸化物半導体３４０ｂを有するトランジスタ、ならびに酸化物半導体３４０ａ、酸化物半導体３４０ｂおよび酸化物半導体３４０ｃを有するトランジスタにおいては、酸化物半導体３４０を構成する二層または三層の材料を適切に選択することで酸化物半導体３４０ｂに電流を流すことができる。酸化物半導体３４０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得ることができる。
以上の構成のトランジスタを用いることにより、半導体装置に良好な電気特性を付与することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態２に示したトランジスタの構成要素について詳細を説明する。
基板３１０には、ガラス基板、石英基板、半導体基板、セラミックス基板、表面が絶縁処理された金属基板などを用いることができる。または、トランジスタやフォトダイオードが形成されたシリコン基板、および当該シリコン基板上に絶縁体、配線、コンタクトプラグとして機能を有する導電体などが形成されたものを用いることができる。なお、シリコン基板にｐチャネル型のトランジスタを形成する場合は、ｎ−型の導電型を有するシリコン基板を用いることが好ましい。または、ｎ−型またはｉ型のシリコン層を有するＳＯＩ基板であってもよい。また、シリコン基板に設けるトランジスタがｐチャネル型である場合は、トランジスタを形成する面の面方位は、（１１０）面であるシリコン基板を用いることが好ましい。（１１０）面にｐチャネル型トランジスタを形成することで、移動度を高くすることができる。
バックゲート電極として作用する導電体３２０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電体を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。
絶縁体３３０は、基板３１０に含まれる要素からの不純物の拡散を防止する役割を有するほか、酸化物半導体３４０に酸素を供給する役割を担うことができる。したがって、絶縁体３３０は酸素を含む絶縁体であることが好ましく、化学量論組成よりも多い酸素を含む絶縁体であることがより好ましい。例えば、膜の表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴＤＳ法にて、酸素原子に換算した酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。また、基板３１０が他のデバイスが形成された基板である場合、絶縁体３３０は、層間絶縁膜としての機能も有する。その場合は、表面が平坦になるようにＣＭＰ法などで平坦化処理を行うことが好ましい。
例えば、絶縁体３３０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁体、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁体、またはこれらの混合材料を用いることができる。また、上記材料の積層であってもよい。
酸化物半導体３４０は、酸化物半導体３４０ａ、酸化物半導体３４０ｂおよび酸化物半導体３４０ｃを絶縁体３３０側から順に積んだ三層構造とすることができる。
なお、酸化物半導体３４０が単層の場合は、本実施の形態に示す、酸化物半導体３４０ｂに相当する層を用いればよい。
酸化物半導体３４０が二層の場合は、酸化物半導体３４０ａに相当する層および酸化物半導体３４０ｂに相当する層を絶縁体３３０側から順に積んだ積層を用いればよい。この構成の場合、酸化物半導体３４０ａと酸化物半導体３４０ｂとを入れ替えることもできる。
一例としては、酸化物半導体３４０ｂには、酸化物半導体３４０ａおよび酸化物半導体３４０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸化物半導体を用いる。
このような構造において、導電体３７０に電圧を印加すると、酸化物半導体３４０のうち、伝導帯下端のエネルギーが最も小さい酸化物半導体３４０ｂにチャネルが形成される。したがって、酸化物半導体３４０ｂは半導体としての機能を有する領域を有するといえるが、酸化物半導体３４０ａおよび酸化物半導体３４０ｃは絶縁体または半絶縁体としての機能を有する領域を有するともいえる。
酸化物半導体３４０ａ、酸化物半導体３４０ｂ、および酸化物半導体３４０ｃとして用いることのできる酸化物半導体は、少なくともＩｎもしくはＺｎを含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、Ａｌ、Ｇａ、Ｙ、またはＳｎなどのスタビライザーを含むことが好ましい。
例えば、酸化物半導体３４０ａおよび酸化物半導体３４０ｃにはＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：９：６（原子数比）、およびその近傍の原子数比を有するＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。また、酸化物半導体３４０ｂにはＩｎ：Ｇａ：Ｚｎ＝１：１：１、２：１：３、５：５：６、３：１：２、３：１：４、５：１：６、４：２：３または４：２：４．１（原子数比）およびその近傍の原子数比を有するＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。
酸化物半導体３４０ａ、酸化物半導体３４０ｂおよび酸化物半導体３４０ｃには、結晶部が含まれていてもよい。例えばｃ軸に配向した結晶を用いることでトランジスタに安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
ソース電極またはドレイン電極の一方として作用する導電体３５０および、ソース電極またはドレイン電極の他方として作用する導電体３５１には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ、および当該金属材料の合金または導電性窒化物から選ばれた材料の単層、あるいは積層を用いることができる。なお、導電性窒化物である窒化タンタルを用いることで酸化を防止することができる。また、低抵抗のＣｕやＣｕ−Ｍｎなどの合金と上記材料との積層を用いてもよい。
上記材料は酸化物半導体から酸素を引き抜く性質を有する。そのため、上記材料と接した酸化物半導体の一部の領域では酸化物半導体中の酸素が脱離し、酸素欠損が形成される。酸化物半導体中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著にｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
ゲート絶縁体として作用する絶縁体３６０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁体を用いることができる。また、絶縁体３６０は上記材料の積層であってもよい。
また、酸化物半導体３４０と接する絶縁体３３０および絶縁体３６０として、窒素酸化物の放出量の少ない絶縁体を用いることが好ましい。窒素酸化物の放出量の多い絶縁体と酸化物半導体が接した場合、窒素酸化物に起因する準位密度が高くなることがある。
絶縁体３３０および絶縁体３６０として、上記絶縁体を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
ゲート電極として作用する導電体３７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電体を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕまたはＣｕ−Ｍｎなどの合金や上記材料とＣｕまたはＣｕ−Ｍｎなどの合金との積層を用いてもよい。例えば、導電体３７０ａに窒化チタン、導電体３７０ｂにタングステンを用いて導電体３７０を形成することができる。
また、導電体３７０にはＩｎ−Ｇａ−Ｚｎ酸化物、酸化亜鉛、酸化インジウム、酸化スズ、酸化インジウムスズなどの酸化物導電体を用いてもよい。絶縁体３６０と接するように酸化物導電体を設けることで、当該酸化物導電体から酸化物半導体３４０に酸素を供給することができる。
絶縁体３８０には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁体を用いることができる。また、当該絶縁体は上記材料の積層であってもよい。
ここで、絶縁体３８０は絶縁体３３０と同様に化学量論組成よりも多くの酸素を有することが好ましい。絶縁体３８０から放出される酸素は絶縁体３６０を経由して酸化物半導体３４０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの電気特性を得ることができる。
また、トランジスタ上または絶縁体３８０上には、不純物をブロッキングする効果を有する膜を設けることが好ましい。当該ブロッキング膜には窒化シリコン膜、窒化アルミニウム膜または酸化アルミニウム膜などを用いることができる。
窒化絶縁膜は水分などをブロッキングする機能を有し、トランジスタの信頼性を向上させることができる。また、酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物の酸化物半導体３４０への混入防止、酸素の酸化物半導体からの放出防止、絶縁体３３０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタの微細化によりトランジスタの電気特性は悪化する傾向にあり、例えばチャネル幅を縮小させるとオン電流は低下してしまう。
本発明の一態様のトランジスタでは、チャネルが形成される酸化物半導体３４０ｂを酸化物半導体３４０ｃで覆う構成とすることができる。当該構成では、チャネル形成層とゲート絶縁体が接しないため、チャネル形成層とゲート絶縁体との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電流を大きくすることができる。
本発明の一態様のトランジスタでは、前述したように酸化物半導体３４０のチャネル幅方向を電気的に取り囲むようにゲート電極（導電体３７０）が形成されているため、酸化物半導体３４０に対しては上面に垂直な方向からのゲート電界に加えて、側面に垂直な方向からのゲート電界が印加される。すなわち、チャネル形成層に対して全体的にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン電流を高められる。
本実施の形態で説明した導電体、半導体、絶縁体などのさまざまな膜は、代表的にはスパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（アルゴン、或いは窒素など）をキャリアガスとして導入しても良い。例えば２種類以上の原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらないように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。あるいは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層を成膜し、後から導入される第２の原料ガスが第１の層上に吸着・反応する。つまり、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入の繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
また、酸化物半導体の成膜には、対向ターゲット式スパッタ装置を用いることもできる。当該対向ターゲット式スパッタ装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ＳＰ）と呼ぶこともできる。
対向ターゲット式スパッタ装置を用いて酸化物半導体を成膜することによって、酸化物半導体の成膜時におけるプラズマ損傷を低減することができる。そのため、膜中の酸素欠損を低減することができる。また、対向ターゲット式スパッタ装置を用いることで低圧での成膜が可能となるため、成膜された酸化物半導体中の不純物濃度（例えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体の材料について説明する。
［酸化物半導体］
以下に、本発明に係る酸化物半導体について説明する。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、酸化物半導体が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
まず、図３０（Ａ）、図３０（Ｂ）、および図３０（Ｃ）を用いて、本発明に係る酸化物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図３０には、酸素の原子数比については記載しない。また、酸化物半導体が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図３０（Ａ）、図３０（Ｂ）、および図３０（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
図３０（Ａ）および図３０（Ｂ）では、本発明の一態様の酸化物半導体が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図３１に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図３１は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図３１に示す元素Ｍ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図３１に示すように、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、および酸素を有する（Ｍ，Ｚｎ）層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物半導体は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物半導体が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
ただし、酸化物半導体中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整数である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が２である層状構造と、（Ｍ，Ｚｎ）層がの層数が３である層状構造とが混在する層状構造となる場合がある。
例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
また、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物半導体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物半導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度が高くなるためである。
一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍値である原子数比（例えば図３０（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
従って、本発明の一態様の酸化物半導体は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図３０（Ａ）の領域Ａで示される原子数比を有することが好ましい。
また、図３０（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物半導体は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物半導体である。
なお、酸化物半導体が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、酸化物半導体が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
なお、高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい。例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
続いて、該酸化物半導体を２層構造、または３層構造とした場合について述べる。酸化物半導体Ｓ１、酸化物半導体Ｓ２、および酸化物半導体Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、酸化物半導体Ｓ２および酸化物半導体Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、について、図３２を用いて説明する。
図３２（Ａ）は、絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図３２（Ｂ）は、絶縁体Ｉ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体Ｓ２の伝導帯下端のエネルギー準位と、酸化物半導体Ｓ１、酸化物半導体Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物半導体Ｓ１、酸化物半導体Ｓ３の電子親和力よりも、酸化物半導体Ｓ２の電子親和力が大きく、酸化物半導体Ｓ１、酸化物半導体Ｓ３の電子親和力と、酸化物半導体Ｓ２の電子親和力との差は、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
図３２（Ａ）、および図３２（Ｂ）に示すように、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、または酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物半導体Ｓ１と酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物半導体Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物半導体の場合、酸化物半導体Ｓ１、酸化物半導体Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物半導体、Ｇａ−Ｚｎ酸化物半導体、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物半導体Ｓ２となる。酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、および酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物半導体Ｓ１、酸化物半導体Ｓ３を設けることにより、トラップ準位を酸化物半導体Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ１との界面、および酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物半導体Ｓ１、酸化物半導体Ｓ３には、図３０（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物半導体を用いればよい。なお、図３０（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値である原子数比を示している。
特に、酸化物半導体Ｓ２に領域Ａで示される原子数比の酸化物半導体を用いる場合、酸化物半導体Ｓ１および酸化物半導体Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物半導体を用いることが好ましい。また、酸化物半導体Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物半導体を用いることが好適である。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
以下では、本発明の一態様に用いることのできる酸化物半導体の構造について説明する。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図３３（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図３３（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図３３（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図３３（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３３（Ｅ）に示す。図３３（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図３３（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図３３（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図３４（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図３４（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図３４（Ｂ）および図３４（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図３４（Ｄ）および図３４（Ｅ）は、それぞれ図３４（Ｂ）および図３４（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図３４（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図３４（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図３４（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図３５（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図３５（Ｂ）に示す。図３５（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図３５（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図３５（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図３６に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図３６（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図３６（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図３６（Ａ）および図３６（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図３７は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図３７より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図３７より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図３７より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
次に、酸化物半導体のキャリア密度について、以下に説明を行う。
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、イメージセンサチップを収めたパッケージおよびカメラモジュールの一例について説明する。当該イメージセンサチップには、本発明の一態様の撮像装置の構成を用いることができる。
図３８（Ａ）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ８５０を固定するパッケージ基板８１０、カバーガラス８２０および両者を接着する接着剤８３０などを有する。
図３８（Ｂ）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ８４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）の構成を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）などであってもよい。
図３８（Ｃ）は、カバーガラス８２０および接着剤８３０の一部を省いて図示したパッケージの斜視図であり、図３８（Ｄ）は、当該パッケージの断面図である。パッケージ基板８１０上には電極パッド８６０が形成され、電極パッド８６０およびバンプ８４０はスルーホール８８０およびランド８８５を介して電気的に接続されている。電極パッド８６０は、イメージセンサチップ８５０が有する電極とワイヤ８７０によって電気的に接続されている。
また、図３９（Ａ）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ８５１を固定するパッケージ基板８１１、レンズカバー８２１、およびレンズ８３５などを有する。また、パッケージ基板８１１およびイメージセンサチップ８５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ８９０も設けられており、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図３９（Ｂ）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板８１１の下面および４側面には、実装用のランド８４１が設けられるＱＦＮ（Ｑｕａｄ ｆｌａｔ ｎｏ−ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）や前述したＢＧＡなどであってもよい。
図３９（Ｃ）は、レンズカバー８２１およびレンズ８３５の一部を省いて図示した当該カメラモジュールの斜視図であり、図３９（Ｄ）は、当該カメラモジュールの断面図である。ランド８４１の一部は電極パッド８６１として利用され、電極パッド８６１はイメージセンサチップ８５１およびＩＣチップ８９０が有する電極とワイヤ８７１によって電気的に接続されている。
イメージセンサチップを上述したような形態のパッケージに収めることで実装が容易になり、様々な半導体装置、電子機器に組み込むことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本発明の一態様に係る撮像装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤーなど）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図４０に示す。
図４０（Ａ）は監視カメラであり、筐体９５１、レンズ９５２、支持部９５３などを有する。当該監視カメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。
図４０（Ｂ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作キー９７４、レンズ９７５、接続部９７６などを有する。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図４０（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、発光部９６７、レンズ９６５などを有する。当該デジタルカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図４０（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９３３、操作用のボタン９３５、竜頭９３６、カメラ９３９などを有する。表示部９３２はタッチパネルとなっていてもよい。当該情報端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図４０（Ｅ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ９０９などを有する。なお、図４０（Ｅ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。当該携帯型ゲーム機における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図４０（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９などを有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。当該携帯データ端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
１０ 画素
１０ａ 画素
１０ｂ 画素
１０ｃ 画素
１２ ロードライバ回路
１３ ＣＤＳ回路
１４ Ａ／Ｄ変換回路
１５ カラムドライバ回路
１６ 画素アレイ
１７ コンパレータ回路
１８ カウンター回路
１９ 基板
２１ 光電変換素子
３１ 領域
３２ 領域
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
４１ 領域
５１ 配線
５３ 配線
５４ 配線
６０ 絶縁体
６１ 導電体
６２ 導電体
６３ 絶縁体
６４ 半導体
６４ａ 半導体
６４ｂ 半導体
６４ｃ 半導体
６５ 導電体
６６ 導電体
６７ 絶縁体
６８ 導電体
６９ 導電体
７０ 絶縁体
７１ 導電体
７２ 導電体
７３ 導電体
７４ 導電体
７５ 導電体
７６ 導電体
７８ 導電体
７９ 導電体
８１ トランジスタ
８２ トランジスタ
８３ トランジスタ
８４ 容量素子
８５ 容量素子
９１ 配線
９２ 配線
９３ 配線
１００ 絶縁体
１０１ 絶縁体
１０２ 絶縁体
１０３ 絶縁体
１０４ 絶縁体
１０５ 絶縁体
１１０ 基板
１１１ 配線
１１３ 配線
１２０ 導電体
１２１ 導電体
１３０ シリコン基板
１３１ トランジスタ
１３２ トランジスタ
１４０ 活性層
２２０ ｐ＋領域
２３０ ｐ−領域
２４０ ｎ型領域
２５０ ｐ＋領域
２６１ 光電変換層
２６２ 透光性導電体
２６３ 半導体
２６４ 半導体
２６５ 半導体
２６６ 電極
２６６ａ 導電体
２６６ｂ 導電体
２６７ 隔壁
２６８ 正孔注入阻止層
２６９ 電子注入阻止層
２７１ 配線
２７１ａ 導電体
２７１ｂ 導電体
２８８ 配線
３０１ トランジスタ
３０２ トランジスタ
３０３ トランジスタ
３０４ トランジスタ
３０５ トランジスタ
３０６ トランジスタ
３０７ トランジスタ
３１０ 基板
３２０ 導電体
３３０ 絶縁体
３４０ 酸化物半導体
３４０ａ 酸化物半導体
３４０ｂ 酸化物半導体
３４０ｃ 酸化物半導体
３４０ｄ 酸化物半導体
３５０ 導電体
３５１ 導電体
３５２ 領域
３５３ 領域
３５４ 導電体
３５５ 導電体
３５６ 絶縁体
３５７ 絶縁体
３６０ 絶縁体
３７０ 導電体
３７０ａ 導電体
３７０ｂ 導電体
３８０ 絶縁体
３９０ 絶縁体
８１０ パッケージ基板
８１１ パッケージ基板
８２０ カバーガラス
８２１ レンズカバー
８３０ 接着剤
８３５ レンズ
８４０ バンプ
８４１ ランド
８５０ イメージセンサチップ
８５１ イメージセンサチップ
８６０ 電極パッド
８６１ 電極パッド
８７０ ワイヤ
８７１ ワイヤ
８８０ スルーホール
８８５ ランド
８９０ ＩＣチップ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイク
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９０９ カメラ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３５ ボタン
９３６ 竜頭
９３９ カメラ
９５１ 筐体
９５２ レンズ
９５３ 支持部
９６１ 筐体
９６２ シャッターボタン
９６３ マイク
９６５ レンズ
９６７ 発光部
９７１ 筐体
９７２ 筐体
９７３ 表示部
９７４ 操作キー
９７５ レンズ
９７６ 接続部
１１００ 層
１２００ 層
１３００ 層
１４００ 層
１４３０ 遮光層
１４４０ マイクロレンズアレイ
１４５０ａ 光学変換層
１４５０ｂ 光電変換層
１４５０ｃ 光電変換層

Claims (8)

  1. 第１の導電体と、第２の導電体と、第３の導電体と、第４の導電体と、第５の導電体と、第１の絶縁体と、第２の絶縁体と、第１の酸化物半導体と、第１の光電変換素子と、トランジスタと、を有し、
    前記第１の導電体は、前記第１の絶縁体の下面および側面と接し、
    前記第１の絶縁体は、前記第１の酸化物半導体の下面と接し、
    前記第１の酸化物半導体は、前記第２の導電体の下面と接し、
    前記第１の酸化物半導体は、前記第３の導電体の下面と接し、
    前記第１の酸化物半導体は、前記第２の絶縁体の下面と接し、
    前記第２の導電体は、前記第２の絶縁体の下面および側面と接し、
    前記第３の導電体は、前記第２の絶縁体の下面および側面と接し、
    前記第２の絶縁体は、前記第４の導電体の下面と接し、
    前記第２の絶縁体は、前記第５の導電体の下面と接し、
    前記第１の導電体は、前記第４の導電体と重なる領域を有し、
    前記第１の導電体は、前記第５の導電体と重なる領域を有し、
    前記第２の導電体は、前記第４の導電体と重なる領域を有し、
    前記第３の導電体は、前記第５の導電体と重なる領域を有し、
    前記第２の導電体は、前記第１の光電変換素子の一方の電極と電気的に接続され、
    前記第３の導電体は、前記トランジスタのゲートと電気的に接続されることを特徴とする撮像装置。
  2. 請求項１において、
    第６の導電体と、第７の導電体と、を有し、
    前記第６の導電体は前記第１の絶縁体の下面および側面と接し、
    前記第７の導電体は前記第１の絶縁体の下面および側面と接し、
    前記第６の導電体は前記第４の導電体と重なる領域を有し、
    前記第７の導電体は前記第５の導電体と重なる領域を有することを特徴とする撮像装置。
  3. 請求項１または２において、
    前記第１の酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｇａ、ＹまたはＳｎ）と、を有することを特徴とする撮像装置。
  4. 請求項１乃至３のいずれか一項において、
    第８の導電体と、第９の導電体と、第１０の導電体と、第１１の導電体と、第１２の導電体と、第３の絶縁体と、第４の絶縁体と、第２の酸化物半導体と、第２の光電変換素子と、を有し、
    前記第８の導電体は、前記第３の絶縁体の下面および側面と接し、
    前記第３の絶縁体は、前記第２の酸化物半導体の下面と接し、
    前記第２の酸化物半導体は、前記第９の導電体の下面と接し、
    前記第２の酸化物半導体は、前記第１０の導電体の下面と接し、
    前記第２の酸化物半導体は、前記第４の絶縁体の下面と接し、
    前記第９の導電体は、前記第４の絶縁体の下面および側面と接し、
    前記第１０の導電体は、前記第４の絶縁体の下面および側面と接し、
    前記第４の絶縁体は、前記第１１の導電体の下面と接し、
    前記第４の絶縁体は、前記第１２の導電体の下面と接し、
    前記第８の導電体は、前記第１１の導電体と重なる領域を有し、
    前記第８の導電体は、前記第１２の導電体と重なる領域を有し、
    前記第９の導電体は、前記第１１の導電体と重なる領域を有し、
    前記第１０の導電体は、前記第１２の導電体と重なる領域を有し、
    前記第９の導電体は、前記第２の光電変換素子の一方の電極と電気的に接続され、
    前記第１０の導電体は、前記トランジスタのゲートと電気的に接続されることを特徴とする撮像装置。
  5. 請求項４において、
    第１３の導電体と、第１４の導電体と、を有し、
    前記第１３の導電体は前記第３の絶縁体の下面および側面と接し、
    前記第１４の導電体は前記第３の絶縁体の下面および側面と接し、
    前記第１３の導電体は前記第１１の導電体と重なる領域を有し、
    前記第１４の導電体は前記第１２の導電体と重なる領域を有することを特徴とする撮像装置。
  6. 請求項４または５において、
    前記第２の酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｇａ、ＹまたはＳｎ）と、を有することを特徴とする撮像装置。
  7. 請求項１乃至６のいずれか一項に記載の撮像装置と、
    レンズと、
    を有することを特徴とするモジュール。
  8. 請求項１乃至６のいずれか一項に記載の撮像装置と、
    表示装置と、
    を有することを特徴とする電子機器。
JP2017037883A 2016-03-08 2017-03-01 撮像装置 Active JP6904730B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016044271 2016-03-08
JP2016044271 2016-03-08

Publications (2)

Publication Number Publication Date
JP2017163139A true JP2017163139A (ja) 2017-09-14
JP6904730B2 JP6904730B2 (ja) 2021-07-21

Family

ID=59788642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017037883A Active JP6904730B2 (ja) 2016-03-08 2017-03-01 撮像装置

Country Status (2)

Country Link
US (2) US10014334B2 (ja)
JP (1) JP6904730B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529740B2 (en) * 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
WO2018105558A1 (ja) * 2016-12-05 2018-06-14 凸版印刷株式会社 固体撮像素子
JP6731626B2 (ja) * 2016-12-27 2020-07-29 パナソニックＩｐマネジメント株式会社 撮像装置、カメラ、及び撮像方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990405A (ja) * 1995-09-21 1997-04-04 Sharp Corp 薄膜トランジスタ
JP2003087663A (ja) * 2001-06-28 2003-03-20 Victor Co Of Japan Ltd 固体撮像装置
JP2012147187A (ja) * 2011-01-11 2012-08-02 Olympus Imaging Corp 撮像装置
JP2015046576A (ja) * 2013-06-27 2015-03-12 株式会社半導体エネルギー研究所 半導体装置
JP2015216369A (ja) * 2014-04-23 2015-12-03 株式会社半導体エネルギー研究所 撮像装置

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR100775058B1 (ko) * 2005-09-29 2007-11-08 삼성전자주식회사 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101404074B1 (ko) * 2007-07-31 2014-06-05 삼성전기주식회사 Ｃｍｏｓ 영상 센서
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
SG10201500220TA (en) 2010-01-15 2015-03-30 Semiconductor Energy Lab Semiconductor device and method for driving the same
CN104979369B (zh) 2010-03-08 2018-04-06 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011111521A1 (en) 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of display device
JP5821315B2 (ja) 2011-06-21 2015-11-24 ソニー株式会社 電子機器、電子機器の駆動方法
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9490373B2 (en) * 2012-02-02 2016-11-08 Sony Corporation Solid-state imaging device and electronic apparatus with improved storage portion
JP2015023250A (ja) 2013-07-23 2015-02-02 ソニー株式会社 固体撮像素子及びその駆動方法、並びに電子機器
JP2015041677A (ja) * 2013-08-21 2015-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI706550B (zh) * 2013-11-06 2020-10-01 日商新力股份有限公司 固體攝像裝置及其製造方法、及電子機器
JP6260787B2 (ja) * 2014-05-23 2018-01-17 パナソニックＩｐマネジメント株式会社 撮像装置
KR102509203B1 (ko) 2014-08-29 2023-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
WO2016055909A1 (en) * 2014-10-10 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Imaging device
CN113793872A (zh) * 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
JP6555468B2 (ja) * 2015-04-02 2019-08-07 パナソニックＩｐマネジメント株式会社 撮像装置
US10020336B2 (en) * 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0990405A (ja) * 1995-09-21 1997-04-04 Sharp Corp 薄膜トランジスタ
JP2003087663A (ja) * 2001-06-28 2003-03-20 Victor Co Of Japan Ltd 固体撮像装置
JP2012147187A (ja) * 2011-01-11 2012-08-02 Olympus Imaging Corp 撮像装置
JP2015046576A (ja) * 2013-06-27 2015-03-12 株式会社半導体エネルギー研究所 半導体装置
JP2015216369A (ja) * 2014-04-23 2015-12-03 株式会社半導体エネルギー研究所 撮像装置

Also Published As

Publication number Publication date
US10014334B2 (en) 2018-07-03
US10256265B2 (en) 2019-04-09
US20180308886A1 (en) 2018-10-25
JP6904730B2 (ja) 2021-07-21
US20170263661A1 (en) 2017-09-14

Similar Documents

Publication Publication Date Title
US11239273B2 (en) Imaging device and electronic device
US10917597B2 (en) Imaging device, module, and electronic device comprising a pixel including transistors using back gate electrical connections
US10033952B2 (en) Imaging device, module, electronic device, and method of operating the imaging device
JP6737633B2 (ja) 撮像装置および電子機器
JP6734132B2 (ja) 撮像装置
JP2017005713A (ja) 撮像装置、その動作方法および電子機器
JP6749781B2 (ja) 撮像装置
US11330213B2 (en) Imaging device and electronic device
JP7114783B2 (ja) 撮像素子
JP2017028286A (ja) 撮像装置および電子機器
US10109667B2 (en) Imaging device, module, and electronic device
US10256265B2 (en) Imaging device, module, and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210624

R150 Certificate of patent or registration of utility model

Ref document number: 6904730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150