JP6731626B2 - 撮像装置、カメラ、及び撮像方法 - Google Patents

撮像装置、カメラ、及び撮像方法 Download PDF

Info

Publication number
JP6731626B2
JP6731626B2 JP2018559512A JP2018559512A JP6731626B2 JP 6731626 B2 JP6731626 B2 JP 6731626B2 JP 2018559512 A JP2018559512 A JP 2018559512A JP 2018559512 A JP2018559512 A JP 2018559512A JP 6731626 B2 JP6731626 B2 JP 6731626B2
Authority
JP
Japan
Prior art keywords
image
light
frame image
pixel
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018559512A
Other languages
English (en)
Other versions
JPWO2018124055A1 (ja
Inventor
弘明 関東
弘明 関東
典巧 吉田
典巧 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2018124055A1 publication Critical patent/JPWO2018124055A1/ja
Application granted granted Critical
Publication of JP6731626B2 publication Critical patent/JP6731626B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/142—Energy conversion devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Description

画像を撮像する撮像装置、カメラ、及び撮像方法に関する。
従来、撮像素子を用いて、複数の連続するフレーム画像からなる映像を撮像する撮像装置が知られている。
この種の撮像装置において、フレーム画像に含まれる暗電流信号成分を低減する技術が提案されている。
例えば、特許文献１には、レンズ絞りを絞って遮光状態として、遮光状態における暗電流信号成分を取得して記憶し、記憶する暗電流信号成分を用いて、撮像したフレーム画像に含まれる暗電流信号成分を低減するように補正する撮像装置について記載されている。
特許第４２９２７５１号公報
上記従来の撮像装置では、連続するフレームを撮像するためには、その撮像期間中、レンズ絞りを開いた状態とする必要がある。これに対して、この撮像装置では、遮光状態における暗電流信号成分を取得するためには、一定期間、レンズ絞りを絞って遮光状態とする必要がある。すなわち、この撮像装置では、連続するフレーム画像の撮像期間中において、遮光状態における暗電流信号成分を取得することができない。
このため、この撮像装置では、連続するフレーム画像の撮像期間中に取得された、遮光状態における暗電流信号成分に基づいて、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減するように補正ことができない。
そこで、本開示は、連続するフレーム画像の撮像期間中に取得された、遮光状態における暗電流信号成分に基づいて、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減するように補正することが可能となる撮像装置、カメラ、及び撮像方法を提供することを目的とする。
本開示の一態様に係る撮像装置は、第１所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、第２所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で蓄積する複数の画素回路とを含み、前記複数の画素回路に蓄積される電荷量に基づくフレーム画像を出力する撮像素子と、前記光電変換部材に印加される電圧を制御する電圧制御部と、前記撮像素子から出力された１以上のフレーム画像のうちの少なくとも一部に対して、暗電流信号成分を低減するように補正する補正部とを備え、前記電圧制御部は、所定のフレーム周期のうちの一部の露光期間に、前記光電変換部材に前記第１所定範囲の電圧が印加され、前記フレーム周期のうちの、前記露光期間以外の遮光期間に、前記光電変換部材に前記第２所定範囲の電圧が印加されるように前記制御を行い、前記撮像素子は、前記フレーム周期毎に、前記露光期間において前記複数の画素回路に蓄積される電荷量に基づく信号フレーム画像と、前記遮光期間において前記複数の画素回路に蓄積される電荷量に基づく遮光フレーム画像とを出力し、前記補正部は、前記撮像素子から出力された信号フレーム画像に対して、前記撮像素子から出力された遮光フレーム画像を用いて、前記補正を行う。
本開示の一態様に係るカメラは、上記撮像装置と、前記撮像素子に外部の光を集光するレンズとを備える。
本開示の一態様に係る撮像方法は、撮像素子と電圧制御部と補正部とを含む撮像装置が行う撮像方法であって、前記撮像素子は、第１所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、第２所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で蓄積する複数の画素回路とを含み、前記撮像素子が、前記複数の画素回路に蓄積される電荷量に基づくフレーム画像を出力する撮像ステップと前記電圧制御部が、前記光電変換部材に印加される電圧を制御する電圧制御ステップと、前記補正部が、前記撮像素子から出力された１以上のフレーム画像のうちの少なくとも一部に対して、暗電流信号成分を低減するように補正する補正ステップとを含み、前記電圧制御ステップでは、前記電圧制御部が、所定のフレーム周期のうちの一部の露光期間に、前記光電変換部材に前記第１所定範囲の電圧が印加され、前記フレーム周期のうちの、前記露光期間以外の遮光期間に、前記光電変換部材に前記第２所定範囲の電圧が印加されるように前記制御を行い、前記撮像ステップでは、前記撮像素子が、前記フレーム周期毎に、前記露光期間において前記複数の画素回路に蓄積される電荷量に基づく信号フレーム画像と、前記遮光期間において前記複数の画素回路に蓄積される電荷量に基づく遮光フレーム画像とを出力し、前記補正ステップでは、前記補正部が、前記撮像素子から出力された信号フレーム画像に対して、前記撮像素子から出力された遮光フレーム画像を用いて、前記補正を行う。
上記本開示に係る撮像装置、カメラ、及び撮像方法によると、連続するフレーム画像の撮像期間中に取得された、遮光状態における暗電流信号成分に基づいて、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減するように補正ことが可能となる。
図１は、実施の形態に係るカメラの構成を示すブロック図である。 図２は、撮像素子の構成を示すブロック図である。 図３Ａは、光電変換素子の平面図である。 図３Ｂは、光電変換素子の側面図である。 図４は、画素回路の構成を示すブロック図である。 図５Ａは、電圧制御部の動作を示すタイミングチャートである。 図５Ｂは、撮像素子の動作を示すタイミングチャートである。 図６は、補正部が行う補正の様子を示す模式図である。 図７は、第１フレーム画像出力処理のフローチャートである。 図８は、第１補正処理のフローチャートである。 図９は、変形例１に係るカメラの構成を示すブロック図である。 図１０Ａは、電圧制御部の動作を示すタイミングチャートである。 図１０Ｂは、撮像素子の動作を示すタイミングチャートである。 図１１は、補正部が行う補正の様子を示す模式図である。 図１２は、第２フレーム画像出力処理のフローチャートである。 図１３は、第２補正処理のフローチャートである。 図１４は、変形例２に係る撮像装置の構成を示すブロック図である。 図１５は、加算画像生成部が行う加算遮光フレーム画像の生成の様子を示す模式図である。 図１６は、補正部が行う補正の様子を示す模式図である。 図１７は、第３補正処理のフローチャートである。 図１８は、変形例３に係るカメラの構成を示すブロック図である。 図１９は、加算平均画像生成部が行う加算平均遮光フレーム画像の生成の様子を示す模式図である。 図２０は、補正部が行う補正の様子を示す模式図である。 図２１は、第４補正処理のフローチャートである。 図２２は、変形例４に係るカメラの構成を示すブロック図である。 図２３Ａは、電圧制御部の動作を示すタイミングチャートである。 図２３Ｂは、撮像素子の動作を示すタイミングチャートである。 図２４は、補正部が行う補正の様子を示す模式図である。 図２５は、第３フレーム画像出力処理のフローチャートである。 図２６は、第５補正処理のフローチャートである。 図２７Ａは、変形例に係るデジタルスチルカメラの斜視図である。 図２７Ｂは、変形例に係るビデオカメラの斜視図である。
以下、実施の形態について詳細に説明する。なお、以下で説明する実施の形態は、いずれも本開示の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本開示は、請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本開示の独立請求項に記載されていない構成要素については、本開示の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
（実施の形態）
ここでは、画像を撮像する撮像装置１について、図面を参照しながら説明する。
［１−１．構成］
図１は、実施の形態に係るカメラ２００の構成を示すブロック図である。
カメラ２００は、レンズ鏡筒２３０と、撮像装置１とを備えている。そして、レンズ鏡筒２３０は、光学系２１０と、レンズ駆動部２２０とを備えている。
光学系２１０は、撮像装置１の撮像素子１０に外部の光を集光する１以上のレンズから構成されている。具体的には、光学系２１０は、ズームレンズ２１１、手振れ補正レンズ２１２、フォーカスレンズ２１３、絞り２１４により構成される。ズームレンズ２１１を光軸２１０Ａに沿って移動させることにより、被写体像の拡大、縮小をすることができる。また、フォーカスレンズ２１３を光軸２１０Ａに沿って移動させることにより被写体像のフォーカスを調整することができる。また、手振れ補正レンズ２１２は、光学系２１０の光軸２１０Ａに垂直な面内で移動可能である。カメラ２００のブレを打ち消す方向に手振れ補正レンズ２１２を移動することで、カメラ２００のブレが撮像画像に与える影響を低減できる。また、絞り２１４は光軸２１０Ａ上に位置する開口部２１４Ａを有し、使用者の設定に応じて若しくは自動で開口部２１４Ａの大きさを調整し、透過する光の量を調整する。
レンズ駆動部２２０は、ズームレンズ２１１を駆動するズームアクチュエータや、手振れ補正レンズ２１２を駆動する手ブレ補正アクチュエータや、フォーカスレンズ２１３を駆動するフォーカスアクチュエータや、絞り２１４を駆動する絞りアクチュエータを含む。そして、レンズ駆動部２２０は、上記のズームアクチュエータや、フォーカスアクチュエータや、手ブレ補正アクチュエータや、絞りアクチュエータを制御する。
撮像装置１は、撮像素子１０と、補正部１５と、電圧制御部２０と、制御部５０と、Ａ／Ｄコンバータ２５０と、画像処理部２６０と、メモリ２７０と、カードスロット２９０と、内部メモリ３４０と、操作部材３１０と、表示モニタ３２０とを含んで構成される。
撮像素子１０は、所定のフレーム周期Ｔ１（例えば、１／６０秒）で、信号フレーム画像（後述）と、遮光フレーム画像（後述）とを出力する。
Ａ／Ｄコンバータ２５０は、撮像素子１０で生成されたアナログ画像データに対してアナログゲインアップを行い、デジタル信号であるデジタル画像データに変換する。
補正部１５は、撮像素子１０から出力された１以上のフレーム画像（ここでは、Ａ／Ｄコンバータ２５０によって変換されたデジタル画像データ）のうちの少なくとも一部に対して暗電流信号成分を低減するように補正する。補正部１５は、一例として、メモリ（図示されず。）に記憶されるプログラムをプロセッサ（図示されず。）が実行することによって実現される。
電圧制御部２０は、撮像素子１０に含まれる光電変換部材１１１（後述）に印加される電圧を制御する。電圧制御部２０は、一例として、メモリ（図示されず。）に記憶されるプログラムをプロセッサ（図示されず。）が実行することによって実現される。
画像処理部２６０は、撮像素子１０で生成された画像データ（ここでは、補正部１５によって補正されたフレーム画像）に対して各種処理を施し、表示モニタ３２０に表示するための画像データを生成したり、メモリカード３００に格納するための画像データを生成したりする。例えば、画像処理部２６０は、撮像素子１０で生成された画像データに対して、ガンマ補正、ホワイトバランス補正などの各種処理を行う。また、画像処理部２６０は、撮像素子１０で生成された画像データを、Ｈ．２６４規格やＭＰＥＧ２規格に準拠した圧縮形式等により圧縮する。画像処理部２６０は、一例として、メモリ（図示されず。）に記憶されるプログラムをプロセッサ（図示されず。）が実行することによって実現される。
制御部５０は、カメラ２００全体を制御する。制御部５０は、一例として、内部メモリ３４０に記録されたプログラムを、一時的な記憶を行うメモリ２７０に展開し、制御部５０内のプロセッサ（図示されず。）が実行することによって実現される。
メモリ２７０は、画像処理部３６０及び制御部５０のワークメモリとしても機能する。メモリ２７０は、例えば、ＤＲＡＭ、ＳＲＡＭなどで実現できる。
カードスロット３９０はメモリカード３００を着脱可能に保持する。カードスロット２９０は機械的及び電気的にメモリカード３００と接続可能である。メモリカード３００は不揮発性フラッシュメモリや強誘電体メモリなどを内部に含み、画像処理部２６０で生成された画像ファイル等のデータを格納できる。
内部メモリ３４０は、不揮発性フラッシュメモリや強誘電体メモリなどで構成される。内部メモリ３４０は、カメラ２００全体を制御するための制御プログラム等を記憶する。
操作部材３１０は使用者からの操作を受け付けるユーザーインターフェースの総称である。操作部材３１０は、例えば、使用者からの操作を受け付ける十字キーや決定釦等を含む。
表示モニタ３２０は、撮像素子１０で生成された画像データが示す画像や、メモリカード３００から読み出された画像データが示す画像を表示できる画面３２０Ａを有する。また、表示モニタ３２０は、カメラ２００の各種設定を行うための各種メニュー画面等も画面３２０Ａに表示できる。表示モニタ３２０の画面３２０Ａ上にはタッチパネル３２０Ｂが配置されている。タッチパネル３２０Ｂはユーザによりタッチされて各種タッチ操作を受け付けることができる。タッチパネル３２０Ｂに対するタッチ操作が示す指示は制御部５０に通知され各種処理が行われる。
以下、撮像装置１を構成する上記構成要素のうち、撮像素子１０と、補正部１５と、電圧制御部２０とについて、図面を参照しながら、さらに詳細に説明する。
図２は、撮像素子１０の構成を示すブロック図である。
同図に示されるように、撮像素子１０は、光電変換素子１１０と、画素回路アレイ１２０と、読み出し回路１３０と、出力回路１４０と、行走査回路１５０と、タイミング制御回路１６０と、電圧印加回路１７０とを含んで構成される。
図３Ａは、光電変換素子１１０の平面図であり、図３Ｂは、光電変換素子１１０の側面図である。
図３Ａ、図３Ｂに示されるように、光電変換素子１１０は、薄膜状の光電変換部材１１１と、光電変換部材１１１の上面に密着する上部透明電極１１２と、光電変換部材１１１の下面に密着する、Ｎ行Ｍ列（Ｎ、Ｍは、１以上の整数。）の二次元アレイ状に配置されたＮ×Ｍ枚の下部画素電極１１３とを含んで構成される。
光電変換部材１１１は、０Ｖを含まない第１所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、０Ｖを含む第２所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない。
ここでは、光電変換部材１１１が、上記特性を有する有機薄膜であるとして説明する。すなわち、この実施の形態においては、撮像素子１０が、有機薄膜を光電変換部材とする有機ＣＭＯＳイメージセンサである場合の例となっている。
上部透明電極１１２は、光電変換部材１１１の上面の全体に、下面に対して０を含む電位差を生じさせる電圧を印加する、透明な電極である。
下部画素電極１１３は、光電変換部材１１１の下面の全体を覆うように、Ｎ行Ｍ列の二次元アレイ状に配置された電極である。
下部画素電極１１３は、光電変換部材１１１の上面に、下面に対して正の電位差を生じさせる電圧が印加されている場合において、光電変換部材１１１で電荷が生成されるときに、自身の近傍において生成される電荷のうち、正の電荷を集電する。
上記構成の光電変換素子１１０は、光電変換部材１１１の上面に、下面に対して、内部光電効果が生ずる範囲の正の電位差を生じさせる電圧が印加されている条件下では、受光による内部光電効果によって生成される正の電荷を、下部画素電極１１３のそれぞれが集電する。すなわち、光電変換素子１１０は、この条件下において、露光状態となる。これに対して、光電変換部材１１１の上面が、下面と略同電位である条件下では、受光しても、内部光電効果による電荷が生成されず、従って、下部画素電極１１３のそれぞれが電荷を集電することはない。すなわち、光電変換素子１１０は、この条件下において、遮光状態となる。
以下、光電変換部材１１１の上面に、下面に対して、内部光電効果が生ずる範囲の正の電位差を生じさせる電圧が印加されている期間のことを露光期間と呼び、光電変換部材１１１の上面に、下面に対して、内部光電効果が生じない範囲の電圧（ここでは、下面と略同電位の電圧）が印加されている期間のことを遮光期間と呼ぶ。
再び、図２に戻って、撮像素子１０の説明を続ける。
画素回路アレイ１２０は、Ｎ×Ｍ個の画素回路２１が、Ｎ行Ｍ列の二次元アレイ状に配置されてなる半導体デバイスであって、光電変換素子１１０の下面側に、光電変換素子１１０に重ね合わされて配置される。
画素回路アレイ１２０において、各画素回路２１は、撮像素子１０を平面視した場合において、画素回路２１それぞれの位置が、下部画素電極１１３それぞれの位置と、一対一に対応付けられて重なるように配置されている。
図４は、画素回路２１の構成を示すブロック図である。
同図に示されるように、画素回路２１は、リセットトランジスタ２２と、増幅トランジスタ２３と、選択トランジスタ２４と、電荷蓄積ノード２５とを含んで構成される。
電荷蓄積ノード２５は、自身の属する画素回路２１に対応する下部画素電極１１３と、リセットトランジスタ２２のソースと、増幅トランジスタ２３のゲートとに接続され、接続される下部画素電極１１３によって集電された正の電荷を蓄積する。
リセットトランジスタ２２は、ゲートにリセット信号線５１が接続され、ドレインにリセット電圧ＶＲＳＴが供給され、ソースに電荷蓄積ノード２５が接続される。
リセットトランジスタ２２は、行走査回路１５０（後述）からリセット信号線５１を介して配送されるリセット信号によってオンにされることで、電荷蓄積ノード２５に蓄積された電荷の量をリセット（初期化）する。
増幅トランジスタ２３は、ゲートに電荷蓄積ノード２５が接続され、ドレインに電源電圧ＶＤＤが供給され、ソースに選択トランジスタ２４のドレインが接続される。
増幅トランジスタ２３のゲートには、電荷蓄積ノード２５に蓄積される電荷に応じた電圧が印加される。
このため、増幅トランジスタ２３は、選択トランジスタ２４がオン状態の場合に、電荷蓄積ノード２５に蓄積された電荷に応じた電流を流す電流源として機能する。
選択トランジスタ２４は、ゲートに選択信号線５２が接続され、ドレインに増幅トランジスタ２３のソースが接続され、ソースに垂直信号線３２が接続される。
選択トランジスタ２４は、行走査回路１５０（後述）から選択信号線５２を介して配送される選択信号によってオンにされることで、増幅トランジスタ２３に流れる電流を垂直信号線３２に出力する。
後述するように、垂直信号線３２に出力される電流の電流量が、列読み出し回路３１（後述）によって検知されることで、選択信号によってオンされた選択トランジスタ２４を含む画素回路２１の電荷蓄積ノード２５に蓄積された電荷の量が読み出される。
画素回路２１は、上記構成により、光電変換部材１１１によって生成された電荷を電荷蓄積ノード２５に画素単位で蓄積する。そして、電荷蓄積ノード２５に蓄積された電荷の量が非破壊で読み出される。
再び、図２に戻って、撮像素子１０の説明を続ける。
行走査回路１５０は、下記蓄積電荷量リセット機能と下記読み出し画素回路選択機能とを有する。
蓄積電荷量リセット機能とは、画素回路アレイ１２０において、読み出し回路１３０に最も遠い側の行（第１行）から、読み出し回路１３０に最も近い側の行（第Ｎ行）へと１行ずつ順に、該当行に属する画素回路２１それぞれにおける電荷蓄積ノード２５に蓄積された正の電荷をリセットするためのリセット信号を、該当行に属する画素回路２１それぞれに接続されるリセット信号線５１を介して配送する機能である。
これにより、画素回路アレイ１２０に含まれる全ての画素回路２１の電荷蓄積ノード２５に蓄積された電荷のリセットは、第１行目から第Ｎ行目まで行単位で順に実行される。
読み出し画素回路選択機能とは、画素回路アレイ１２０において、第１行から第Ｎ行へと１行ずつ順に、該当行に属する画素回路２１それぞれにおける選択トランジスタ２４をオンにするための選択信号を、該当行に属する画素回路２１それぞれに接続される選択信号線５２を介して配送する機能である。
これにより、画素回路アレイ１２０に含まれる全ての画素回路２１の電荷蓄積ノード２５に蓄積された電荷量の読み出しは、第１行目から第Ｎ行目まで行単位で順に実行される。
読み出し回路１３０は、画素回路アレイ１２０を構成する画素回路２１のそれぞれに蓄積されている電荷の量を読み出す。
読み出し回路１３０は、画素回路アレイ１２０のＭ個の列それぞれに対応するＭ個の列読み出し回路３１を含んで構成される。
列読み出し回路３１は、対応する列に属する画素回路２１それぞれに接続される垂直信号線３２を介して、選択信号によってオンとなっている選択トランジスタ２４を含む画素回路２１（この画素回路２１のことを、「読み出し対象の画素回路２１」とも呼ぶ。）の増幅トランジスタ２３に流れる電流量を検知することで、読み出し対象の画素回路２１の電荷蓄積ノード２５に蓄積されている電荷の量を読み出して、読み出した電荷の量を示すＫビット（Ｋは、正の整数、例えば８）のデジタル信号を、読み出し対象の画素回路２１の画素値として出力する。
出力回路１４０は、列読み出し回路３１から出力された画素値からなるフレーム画像を外部に出力する。
出力回路１４０が出力するフレーム画像には、光電変換素子１１０が露光状態である期間において、各画素回路２１の電荷蓄積ノード２５に蓄積された電荷量に基づく信号フレーム画像と、光電変換素子１１０が遮光状態である期間において、各画素回路２１の電荷蓄積ノード２５に蓄積された電荷量に基づく遮光フレーム画像とがある。
光電変換素子１１０が遮光状態である期間において、各画素回路２１の電荷蓄積ノード２５に蓄積される電荷は、各画素回路２１の暗電流成分である。このため、遮光フレーム画像は、各画素回路２１の暗電流成分からなるフレーム画像となる。
電圧印加回路１７０は、光電変換部材１１１に電圧を印加する。より具体的には、電圧印加回路１７０は、上部透明電極１１２に印加する電圧を制御して、光電変換部材１１１の上面に、（１）下面に対して、内部光電効果が生ずる正の電位差を生じさせる、第１所定範囲の第１電圧を印加することで、その印加状態の期間、光電変換素子１１０を露光期間とし、（２）下面に対して、内部光電効果が生ずる正の電位差を生じさせない電位差（ここでは、下面と同電位）を生じさせる、第２所定範囲の第２電圧を印加することで、その印加状態の期間、光電変換素子１１０を遮光期間とする。
タイミング制御回路１６０は、行走査回路１５０の動作タイミングと、読み出し回路１３０の動作タイミングと、電圧印加回路１７０の動作タイミングと、出力回路１４０の動作タイミングとを制御する。すなわち、タイミング制御回路１６０は、行走査回路１５０による、蓄積電荷量リセット機能を実行するタイミングと、読み出し画素回路選択機能を実行するタイミングとを制御し、読み出し回路１３０による、選択信号によって選択された画素回路２１の電荷蓄積ノード２５に蓄積されている電荷の量を読み出すタイミングを制御し、電圧印加回路１７０による、光電変換素子１１０を露光期間とするタイミングと、光電変換素子１１０を遮光期間とするタイミングとを制御し、出力回路１４０による、フレーム画像を出力するタイミングとを制御する。
より具体的には、タイミング制御回路１６０は、電圧制御部２０から、フレーム開始信号（後述）を受け取ると、行走査回路１５０と、読み出し回路１３０と、電圧印加回路１７０と、出力回路１４０との動作タイミングを制御して、（１）画素回路アレイ１２０に含まれる全ての画素回路２１の電荷蓄積ノード２５に蓄積された電荷量を読み出させて、（２）読み出された電荷量に基づくフレーム画像を遮光フレーム画像として外部に出力させて、（３）画素回路アレイ１２０に含まれる全ての画素回路２１の電荷蓄積ノード２５に蓄積された電荷量をリセットさせて、（４）光電変換部材１１１への第１電圧の印加を開始させる。
また、タイミング制御回路１６０は、電圧制御部２０から、露光遮光切替信号（後述）を受け取ると、行走査回路１５０と、読み出し回路１３０と、電圧印加回路１７０と、出力回路１４０との動作タイミングを制御して、（１）画素回路アレイ１２０に含まれる全ての画素回路２１の電荷蓄積ノード２５に蓄積された電荷量を読み出させて、（２）読み出された電荷量に基づくフレーム画像を信号フレーム画像として外部に出力させて、（３）画素回路アレイ１２０に含まれる全ての画素回路２１の電荷蓄積ノード２５に蓄積された電荷量をリセットさせて、（４）光電変換部材１１１への第２電圧の印加を開始させる。再び、図１に戻って、撮像装置１の説明を続ける。
電圧制御部２０は、所定のフレーム周期Ｔ１毎に、フレーム周期Ｔ１のうちの一部の露光期間に、光電変換部材１１１に第１所定範囲の第１電圧が印加され、フレーム周期Ｔ１のうちの、上記露光期間を含まない遮光期間に、光電変換部材１１１に第２所定範囲の第２電圧が印加されるように、光電変換部材１１１へ印加する電圧を制御する。より具体的には、撮像素子１０に対して、フレーム周期Ｔ１で、新たなフレーム周期を開始する旨のフレーム開始信号を出力し、さらに、フレーム開始信号出力から所定期間Ｔ２だけ遅延する位相となるフレーム周期Ｔ１で、光電変換部材１１１に印加される電圧を第１電圧から第２電圧へと切り替える旨の露光遮光切替信号を出力することで、光電変換部材１１１へ印加される電圧の制御を行う。
図５Ａは、電圧制御部２０によって出力されるフレーム開始信号及び露光遮光切替信号のタイミングチャートである。そして、図５Ｂは、電圧制御部２０から、フレーム開始信号及び露光遮光切替信号を受け取った場合における、撮像素子１０の動作を示すタイミングチャートである。
図５Ａに示されるように、電圧制御部２０は、撮像素子１０に対して、フレーム周期Ｔ１毎に、フレーム開始信号と露光遮光切替信号とを、露光遮光切替信号がフレーム開始信号よりも所定期間Ｔ２（Ｔ２＜Ｔ１）だけ遅延するタイミングとなるように出力する。
図５Ｂに示されるように、撮像素子１０は、電圧制御部２０から、フレーム周期Ｔ１毎に出力される、フレーム開始信号及び露光遮光切替信号をと受け取ると、フレーム開始信号を受け取ってから、次に露光遮光切替信号を受け取るまでの期間、光電変換部材１１１へ第１電圧を印加し、露光遮光切替信号を受け取ってから、次にフレーム開始信号を受け取るまでの期間、光電変換部材１１１へ第２電圧を印加する。
このため、光電変換素子１１０は、フレーム開始信号を受け取ってから、次に露光遮光切替信号を受け取るまでの期間、露光状態となり、露光遮光切替信号を受け取ってから、次にフレーム開始信号を受け取るまでの期間、遮光状態となる。
そして、撮像素子１０は、光電変換素子１１０が露光状態である露光期間において、各画素回路２１の電荷蓄積ノード２５に蓄積された電荷量を読み出して、読み出した電荷量に基づく信号フレーム画像を出力し、光電変換素子１１０が遮光状態である遮光期間において、各画素回路２１の電荷蓄積ノード２５に蓄積された電荷量を読み出して、読み出した電荷量に基づく遮光フレーム画像を出力する。
再び、図１に戻って、撮像装置１の説明を続ける。
補正部１５は、撮像素子１０から出力された信号フレーム画像に対して、撮像素子１０から出力された遮光フレーム画像を用いて、暗電流信号成分を低減するように補正する。
ここでは、補正部１５は、補正対象とする信号フレーム画像（以下、「補正対象信号フレーム画像」と呼ぶ。）に対して、その補正対象信号フレーム画像が出力されたフレーム周期と同じフレーム周期において出力された遮光フレーム画像（以下、「補正用遮光フレーム画像」と呼ぶ。）を用いて補正する。
図６は、補正部１５が行う補正の様子を示す模式図である。
図６において、補正対象信号フレーム画像と、補正用遮光フレーム画像とに含まれている白い点は、該当する画素における暗電流信号成分を模式的に表現するものである。一例として、いわゆる「白キズ」と呼ばれる暗電流信号成分が、フレーム画像上の白い点として現れることがある。
一般に、補正対象信号フレーム画像は、被写体の画像に暗電流信号成分が重畳された画像となり、補正用遮光フレーム画像は、暗電流信号成分からなる画像となる。
まず、補正部１５は、補正用遮光フレーム画像に対して、正規化処理を行って、正規化された遮光フレーム画像を生成する。ここで、この正規化処理とは、補正用遮光フレーム画像おける遮光状態の期間（遮光期間Ｔｓ）を、補正対象信号フレーム画像における露光状態の期間（露光期間Ｔｒ）で正規化する処理のことを言う。より具体的には、補正部１５は、補正用遮光フレーム画像の各画素値に対して、（露光期間Ｔｒ／遮光期間Ｔｓ）の値を乗算することで、正規化された遮光フレーム画像を生成する。これにより、正規化された遮光フレーム画像における暗電流信号成分は、補正用遮光フレーム画像における暗電流信号成分の（Ｔｒ／Ｔｓ）倍となる。実施の形態１では、図５Ｂに例示されるように、Ｔｒ＞Ｔｓとなる場合の例となっている。このため、図６に例示されるように、正規化された遮光フレーム画像におけるいわゆる「白キズ」の輝度は、補正用遮光フレーム画像におけるいわゆる「白キズ」の輝度よりも大きくなる。
そして、補正部１５は、補正対象信号フレーム画像の各画素の画素値に対して、対応する、正規化された遮光フレーム画像の各画素の画素値を減算することで、補正後の信号フレーム画像を生成する。
補正部１５は、上記処理を行うことで、補正対象信号フレーム画像から、暗電流信号成分が低減された補正後信号フレーム画像を生成する。
上記構成の撮像装置１が行う動作について、以下、図面を参照しながら説明する。
［１−２．動作］
撮像装置１は、その特徴的な動作として、第１フレーム画像出力処理と、第１補正処理とを行う。
以下、これらの処理について、順に説明する。
［１−２−１．第１フレーム画像出力処理］
第１フレーム画像出力処理は、撮像素子１０が、所定のフレーム周期Ｔ１で、信号フレーム画像と、遮光フレーム画像とを交互に出力する処理である。以下では、第１フレーム画像出力処理が開始されるより前の初期状態において、光電変換部材１１１への印加電圧が第２電圧（ここでは、例えば０Ｖ）であるとして説明する。
この第１フレーム画像出力処理は、撮像装置１を利用するユーザによって、動画の撮像を開始する旨の操作が受け付けられたことで開始される。
図７は、第１フレーム画像出力処理のフローチャートである。
第１フレーム画像出力処理が開始されると、電圧制御部２０は、撮像素子１０に対して、フレーム開始信号を出力する（ステップＳ５）。
撮像素子１０は、電圧制御部２０から出力されたフレーム開始信号を受け取ると、画素回路アレイ１２０に含まれる各画素回路２１の電荷蓄積ノード２５に蓄積された電荷量を読み出して（ステップＳ１０）、読み出した電荷量に基づく遮光フレーム画像を出力する（ステップＳ１５）。
そして、撮像素子１０は、光電変換部材１１１への印加電圧を、第２電圧から第１電圧（ここでは、例えば１０Ｖ）へ変更する（ステップＳ２０）。
すると、光電変換素子１１０の状態が、遮光状態から露光状態へと切り替えられる（ステップＳ２５）。
そして、撮像素子１０は、画素回路アレイ１２０に含まれる各画素回路２１の電荷蓄積ノード２５に蓄積された電荷量をリセットする（ステップＳ３０）。
一方、電圧制御部２０は、前回フレーム開始信号を出力してから、所定期間Ｔ２経過すると（ステップＳ３５：Ｎｏを繰り返した後ステップＳ３５：Ｙｅｓ）、撮像素子１０に対して、露光遮光切替信号を出力する（ステップＳ４０）。
撮像素子１０は、電圧制御部２０から出力された露光遮光切替信号を受け取ると、画素回路アレイ１２０に含まれる各画素回路２１の電荷蓄積ノード２５に蓄積された電荷量を読み出して（ステップＳ４５）、読み出した電荷量に基づく露光フレーム画像を出力する（ステップＳ５０）。
そして、撮像素子１０は、光電変換部材１１１への印加電圧を、第１電圧から第２電圧へ変更する（ステップＳ５５）。
すると、光電変換素子１１０の状態が、露光状態から遮光状態へと切り替えられる（ステップＳ６０）。
そして、撮像素子１０は、画素回路アレイ１２０に含まれる各画素回路２１の電荷蓄積ノード２５に蓄積された電荷量をリセットする（ステップＳ６５）。
一方、前回フレーム開始信号を出力してから、所定時間Ｔ１経過すると（ステップＳ７０：Ｎｏを繰り返した後ステップＳ７０：Ｙｅｓ）、撮像素子１０は、ステップＳ５の処理に進んで、以降の処理を繰り返す。
［１−２−２．第１補正処理］
第１補正処理は、補正部１５が、撮像素子１０から出力された信号フレーム画像に対して、撮像素子１０から出力された遮光フレーム画像を用いて、対象と暗電流信号成分を低減するように補正する処理である。
この第１補正処理は、上述の第１フレーム画像出力処理において、撮像素子１０から、最初の遮光フレーム画像が出力されることで開始される。
図８は、第１補正処理のフローチャートである。
第１補正処理が開始されると、補正部１５は、撮像素子１０から、信号フレーム画像が出力されるまで待機する。そして、補正部１５は、信号フレーム画像の出力の待機中において、信号フレーム画像が出力されると（ステップＳ１００：Ｎｏを繰り返した後ステップＳ１００：Ｙｅｓ）、その信号フレーム画像を取得する（ステップＳ１１０）。
信号フレーム画像が取得されると、補正部１５は、撮像素子１０から、遮光フレーム画像が出力されるまで待機する。そして、補正部１５は、遮光フレーム画像の出力の待機中において、遮光フレーム画像が出力されると（ステップＳ１２０：Ｎｏを繰り返した後ステップＳ１２０：Ｙｅｓ）、その遮光フレーム画像を取得する（ステップＳ１３０）。
そして、補正部１５は、取得した遮光フレーム画像に対して、正規化処理を行って、正規化された遮光フレーム画像を生成する（ステップＳ１４０）。すなわち、補正部１５は、取得した遮光フレーム画像の各画素値に対して、（Ｔｒ／Ｔｓ）の値を乗算することで、正規化された遮光フレーム画像を生成する。
正規化された遮光フレーム画像が生成されると、補正部１５は、取得した信号フレーム画像の各画素の画素値に対して、対応する、正規化された遮光フレーム画像の各画素の画素値を減算する（ステップＳ１５０）ことで、補正後の信号フレーム画像を生成する（ステップＳ１６０）。
ステップＳ１６０の処理が終わると、補正部１５は、ステップＳ１００の処理に進んで、以降の処理を繰り返す。
［１−３．効果等］
上述したように、撮像装置１は、撮像素子１０から所定のフレーム周期Ｔ１で出力される信号フレーム画像に対して、同じフレーム周期において撮像素子１０から出力される遮光フレーム画像を用いて、暗電流信号成分を低減する補正を行う。
一般に、暗電流信号成分は、撮像素子の温度等により変化する。このため、連続するフレーム画像の撮像期間中に撮像素子の温度等が変化すると、暗電流信号成分が変化する。従って、本実施の形態に係る撮像装置１によると、連続する信号フレーム画像の撮像期間中における暗電流信号成分を取得することができない従来の撮像措置よりも、より精度良く、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減することができるようになる。
（変形例１）
ここでは、実施の形態に係る撮像装置１から、その一部の機能が変更された変形例１に係る撮像装置について、図面を参照しながら説明する。
実施の形態に係る撮像装置１は、補正部１５が、補正用遮光フレーム画像の各画素値に対して、（露光期間Ｔｒ）／（遮光期間Ｔｓ）の値を乗算することで、正規化された遮光フレーム画像を生成し、補正対象信号フレーム画像の各画素値に対して、対応する正規化された遮光フレーム画像の各画素の画素値を減算することで、補正後の信号フレーム画像を生成する構成の例であった。
これに対して、変形例１に係る撮像装置は、露光期間Ｔｒと遮光期間Ｔｓとが等しく設定されており、補正部が、補正対象信号フレーム画像の各画素値に対して、対応する補正用遮光フレーム画像の各画素をそのまま減算することで、補正後の信号フレーム画像を生成する構成の例となっている。
以下、変形例１に係る撮像装置について、実施の形態に係る撮像装置１からの変更点を中心に、図面を参照しながら説明する。
［２−１．構成］
図９は、変形例１に係るカメラ９００の構成を示すブロック図である。
同図に示されるように、カメラ９００は、実施の形態に係るカメラ２００から、撮像装置１が撮像装置２に変更されるように変形されている。そして、撮像装置２は、実施の形態に係る撮像装置１から、補正部１５が補正部９１５に変更され、電圧制御部２０が電圧制御部９２０に変更されるように変形されている。
電圧制御部９２０は、実施の形態に係る電圧制御部２０から、その機能の一部が変更されるように変形されている。
実施の形態に係る電圧制御部２０は、撮像素子１０に対して、フレーム周期Ｔ１でフレーム開始信号を出力し、さらに、フレーム開始信号出力から所定期間Ｔ２だけ遅延する位相となるフレーム周期Ｔ１で露光遮光切替信号を出力することで、光電変換部材１１１へ印加される電圧の制御を行う構成の例であった。
これに対して、電圧制御部９２０は、撮像素子１０に対して、フレーム周期Ｔ１でフレーム開始信号を出力し、さらに、フレーム開始信号出力からＴ１／２だけ遅延する位相となるフレーム周期Ｔ１で露光遮光切替信号を出力することで、光電変換部材１１１へ印加される電圧の制御を行う構成の例となっている。
図１０Ａは、電圧制御部９２０によって出力されるフレーム開始信号及び露光遮光切替信号のタイミングチャートである。そして、図１０Ｂは、電圧制御部９２０から、フレーム開始信号及び露光遮光切替信号を受け取った場合における、撮像素子１０の動作を示すタイミングチャートである。
図１０Ａに示されるように、電圧制御部９２０は、撮像素子１０に対して、フレーム周期Ｔ１毎に、フレーム開始信号と露光遮光切替信号とを、露光遮光切替信号がフレーム開始信号よりもＴ１／２だけ遅延するタイミングとなるように出力する。
図１０Ｂに示されるように、撮像素子１０は、電圧制御部９２０から、フレーム周期Ｔ１毎に出力される、フレーム開始信号及び露光遮光切替信号を受け取ると、フレーム開始信号を受け取ってから、次に露光遮光切替信号を受け取るまでの期間、光電変換部材１１１へ第１電圧を印加し、露光遮光切替信号を受け取ってから、次にフレーム開始信号を受け取るまでの期間、光電変換部材１１１へ第２電圧を印加する。
このため、光電変換素子１１０は、フレーム開始信号を受け取ってから、Ｔ１／２経過するまでの期間、露光状態となり、Ｔ１／２経過してから、次にフレーム開始信号を受け取るまでの期間、遮光状態となる。
そして、撮像素子１０は、光電変換素子１１０が露光状態である露光期間において、各画素回路２１の電荷蓄積ノード２５に蓄積された電荷量を読み出して、読み出した電荷量に基づく信号フレーム画像を出力し、光電変換素子１１０が遮光状態である遮光期間において、各画素回路２１の電荷蓄積ノード２５に蓄積された電荷量を読み出して、読み出した電荷量に基づく信号フレーム画像を出力する。
再び図９に戻って、撮像装置２の説明を続ける。
補正部９１５は、実施の形態に係る補正部１５から、その機能の一部が変更されるように変形されている。
実施の形態に係る補正部１５は、補正用遮光フレーム画像の各画素値に対して、（露光期間Ｔｒ）／（遮光期間Ｔｓ）の値を乗算することで、正規化された遮光フレーム画像を生成し、補正対象信号フレーム画像の各画素値に対して、対応する正規化された遮光フレーム画像の各画素の画素値を減算することで、補正後の信号フレーム画像を生成する構成の例であった。
これに対して補正部９１５は、補正対象信号フレーム画像の各画素に対して、対応する補正用遮光フレーム画像の各画素をそのまま減算することで、補正後の信号フレーム画像を生成する構成の例となっている。
図１１は、補正部９１５が行う補正の様子を示す模式図である。
同図に示されるように、補正部９１５は、補正対象信号フレームの画素の各画素値に対して、対応する補正用遮光フレーム画像の画素値を減算することで、補正後の信号フレーム画像を生成する。
撮像装置２において、露光期間Ｔｒと遮光期間Ｔｓとが等しく設定されている。このため、補正部９１５は、実施の形態に係る補正部１５のように、補正用遮光フレーム画像に対して、各フレーム周期における、遮光期間Ｔｓを露光期間Ｔｒで初期化する初期化処理を行う必要がない。
上記構成の撮像装置２が行う動作について、以下、図面を参照しながら説明する。
［２−２．動作］
撮像装置２は、その特徴的な動作として、第２フレーム画像出力処理と、第２補正処理とを行う。
以下、これらの処理について、順に説明する。
［２−２−１．第２フレーム画像出力処理］
第２フレーム画像出力処理は、撮像素子１０が、所定のフレーム周期Ｔ１で、信号フレーム画像と、遮光フレーム画像とを、互いにＴ１／２ずれた位相で、交互に出力する処理である。
この第２フレーム画像出力処理は、実施の形態に係る第１フレーム画像出力処理から、その処理の一部が変更された処理となっている。
図１２は、第２フレーム画像出力処理のフローチャートである。
同図において、ステップＳ１２０５の処理〜ステップＳ１２３０の処理、及び、ステップＳ１２４０の処理〜ステップＳ１２７０の処理は、それぞれ、実施の形態に係る第１フレーム画像出力処理（図７参照）における、ステップＳ５の処理〜ステップＳ３０の処理、及び、ステップＳ４０の処理〜ステップＳ７９の処理に対して、電圧制御部２０を電圧制御部９２０へと読み替えた処理となっている。
従って、ここでは、ステップＳ１２０５の処理〜ステップＳ１２３０の処理、及び、ステップＳ１２４０の処理〜ステップＳ１２７０の処理については説明済みであるとして、ステップＳ１２３５の処理、及び、その前後の処理について説明する。
ステップＳ１２３０の処理が終了した後において、電圧制御部９２０は、前回フレーム開始信号を出力してから、Ｔ１／２経過すると（ステップＳ１２３５：Ｎｏを繰り返した後ステップＳ１２３５：Ｙｅｓ）、撮像素子１０に対して、露光切替信号を出力する（ステップＳ１２４０）。
［２−２−２．第２補正処理］
第２補正処理は、補正部９１５が、撮像素子１０から出力された信号フレーム画像の各画素に対して、対応する遮光フレーム画像の各画素をそのまま減算することで、対象とする信号フレーム画像に対して、暗電流成分を低減するように補正する処理である。
この第２補正処理は、実施の形態に係る第１補正処理から、その処理の一部の処理が変更された処理となっている。
図１３は、第２補正処理のフローチャートである。
同図において、ステップＳ１３００の処理〜ステップＳ１３３０の処理、及び、ステップＳ１３６０の処理は、それぞれ、実施の形態に係る第１補正処理（図８参照）における、ステップＳ１００の処理〜ステップＳ１３０の処理に対して、補正部１５を補正部９１５へと読み替えた処理となっている。
また、第２補正処理では、実施の形態に係る第１補正処理におけるステップＳ１４０に該当する処理が削除されている。
従って、ここでは、ステップＳ１３００の処理〜ステップＳ１３３０の処理、及び、ステップＳ１３６０の処理は説明済みであるとして、ステップＳ１３５０の処理、及び、その前後の処理について説明する。
ステップＳ１３３０の処理において、遮光フレーム画像が取得されると、補正部９１５は、取得した信号フレーム画像の各画素の画素値に対して、対応する、遮光フレーム画像の画素値を減算する（ステップＳ１３５０）ことで、補正後の信号フレーム画像を生成する（ステップＳ１３６０）。
［２−３．効果等］
上述したように、撮像装置２において、補正部９１５は、補正対象信号フレーム画像の各画素値に対して、対応する補正用遮光フレーム画像の各画素値をそのまま減算することで、補正後の信号フレーム画像を生成する。
このため、本変形例１に係る撮像装置２によると、実施の形態に係る撮像装置１よりも少ない演算量で、信号フレーム画像の補正を実現することができる。
（変形例２）
ここでは、実施の形態に係る撮像装置１から、その一部の機能が変更された変形例２に係る撮像装置について、図面を参照しながら説明する。
実施の形態に係る撮像装置１は、補正対象信号フレームが出力されたフレーム周期と同じフレーム周期において出力された遮光フレーム画像を用いて、その補正対象信号フレームを補正する構成の例であった。
これに対して、変形例２に係る撮像装置は、補正対象信号フレームが出力されたフレーム周期を含む複数のフレーム周期において出力された遮光フレーム画像を用いて、その補正対象信号フレームを補正する構成の例となっている。
以下、変形例２に係る撮像装置について、実施の形態に係る撮像装置１からの変更点を中心に、図面を参照しながら説明する。
［３−１．構成］
図１４は、変形例２に係るカメラ１４００の構成を示すブロック図である。
同図に示されるように、カメラ１４００は、実施の形態に係るカメラ２００から、撮像装置１が撮像装置３に変更されるように変形されている。そして、撮像装置３は、実施の形態に係る撮像装置１から、補正部１５が補正部１４１５に変更され、加算画像生成部１４１７が追加されるように変形されている。
加算画像生成部１４１７は、撮像素子１０から出力される複数の遮光フレーム画像に対して、各遮光フレーム画像において互いに対応する画素の画素値を加算することで加算遮光フレーム画像を生成する。
図１５は、加算画像生成部１４１７が行う加算遮光フレーム画像の生成の様子を示す模式図である。
同図に示されるように、加算画像生成部１４１７は、撮像素子１０から、新たに遮光フレーム画像が出力されると、その新たに出力された遮光フレーム画像を含む、撮像素子１０から出力された、時系列における最新のｎ（ｎは２以上の整数）枚の遮光フレーム画像に対して、各遮光フレーム画像において互いに対応する画素の画素値を加算することで加算遮光フレーム画像を生成する。これにより、ｎ枚の遮光フレーム画像において、同じ位置（すなわち、同じ画素）の暗電流信号成分は、加算遮光フレーム画像において、該当する位置（すなわち、該当する画素）の暗電流信号成分として加算される。このため、図１５に例示されるように、ｎ枚の遮光フレーム画像において、同じ位置に現れるいわゆる「白キズ」は、加算遮光フレーム画像において、該当する位置に、各遮光フレーム画像における白キズの輝度が加算された輝度の白キズとして現れる。
一方で、ｎ枚の遮光フレーム画像において、異なる位置（すなわち、異なる画素）に生じるランダムノイズ（「ランダム成分」）は、加算遮光フレーム画像において１枚分しか加算されない。したがって、ｎ回加算された「白キズ」よりも十分低い輝度として現れ、ほとんど目立たない。すなわち、加算遮光フレーム画像において、「白キズ」に比べて、「ランダム成分」は低減されている。仮に、ランダムノイズがｎ枚の遮光フレーム画像のうち、複数枚の遮光フレーム画像において、同じ位置に発生したとしても、「白キズ」が発生する枚数に比べて少ないため、問題とはならない。
再び図１４に戻って、撮像装置３の説明を続ける。
補正部１４１５は、実施の形態に係る補正部１５から、その機能の一部が変更されるように変形されている。
実施の形態に係る補正部１５は、補正対象信号フレームが出力されたフレーム周期と同じフレーム周期において出力された遮光フレーム画像を用いて、その補正対象信号フレームを補正する構成の例であった。
これに対して、補正部１４１５は、補正対象信号フレームが出力されたフレーム周期と同じフレーム周期において出力された遮光フレーム画像を加算対象として含む、加算画像生成部１４１７から出力された加算遮光フレーム画像を用いて、その補正対象信号フレームを補正する構成の例となっている。
図１６は、補正部１４１５が行う補正の様子を示す模式図である。
まず、補正部１４１５は、加算遮光フレーム画像に対して、正規化処理を行って、正規化された加算遮光フレーム画像を生成する。ここで、この正規化処理とは、加算遮光フレーム画像における、遮光期間の総和（ｎ×Ｔｓ）を、補正対象信号フレーム画像における露光期間（Ｔｒ）で正規化する処理のことを言う。より具体的には、補正部１４１５は、加算遮光フレーム画像の各画素値に対して、（Ｔｒ／（ｎ×Ｔｓ））の値を乗算することで、正規化された加算遮光フレーム画像を生成する。これにより、正規化された加算遮光フレーム画像における暗電流信号成分は、加算遮光フレーム画像における暗電流信号成分の（Ｔｒ／（ｎ×Ｔｓ））倍となる。変形例２では、Ｔｒ＜（ｎ×Ｔｓ）となる場合の例となっている。このため、図１６に例示されるように、正規化された加算遮光フレーム画像におけるいわゆる「白キズ」、及び「ランダム成分」の輝度は、加算遮光フレーム画像におけるいわゆる「白キズ」、及び「ランダム成分」の輝度よりも小さくなる。ここで、「ランダム成分」の輝度は「白キズ」よりも十分低い輝度であるので、正規化により絶対値を小さくできる。また、例えば正規化処理を行う輝度レベルに「ランダム成分」が含まれないような閾値を設け、閾値以下の輝度を０とすれば、さらに「ランダム成分」は低減できる。
そして、補正部１４１５は、補正対象信号フレーム画像の各画素の画素値に対して、対応する、正規化された加算遮光フレームの各画素の画素値を減算することで、補正後の信号フレーム画像を生成する。
上記構成の撮像装置３が行う動作について、以下、図面を参照しながら説明する。
［３−２．動作］
撮像装置３は、その特徴的な動作として、第１フレーム画像出力処理と、第３補正処理とを行う。
第１フレーム画像出力処理は、既に、実施の形態において説明済みである。このため、ここでは、第３補正処理について説明する。
［３−２−１．第３補正処理］
第３補正処理は、補正部１４１５が、撮像素子１０から出力された信号フレーム画像に対して、加算画像生成部１４１７から出力された加算遮光フレーム画像を用いて、暗電流信号成分を低減するように補正する処理である。
この第３補正処理は、前述の第１フレーム画像出力処理において、撮像素子１０から、ｎ−１回目の遮光フレーム画像が出力されることで開始される。
図１７は、第３補正処理のフローチャートである。
第３補正処理が開始されると、補正部１４１５は、撮像素子１０から、信号フレーム画像が出力されるまで待機する。そして、補正部１４１５は、信号フレーム画像の出力の待機中において、信号フレーム画像が出力されると（ステップＳ１７００：Ｎｏを繰り返した後ステップＳ１７００：Ｙｅｓ）、その信号フレーム画像を取得する（ステップＳ１７１０）。
信号フレーム画像が取得されると、補正部１４１５は、加算画像生成部１４１７から、加算遮光フレーム画像が出力されるまで待機する。そして、補正部１４１５は、加算遮光フレーム画像の出力の待機中において、加算遮光フレーム画像が出力されると（ステップＳ１７２０：Ｎｏを繰り返した後ステップＳ１７２０：Ｙｅｓ）、その加算遮光フレーム画像を取得する（ステップＳ１７３０）。
そして、補正部１４１５は、取得した加算遮光フレーム画像に対して、正規化処理を行って、正規化された加算遮光フレーム画像を生成する（ステップＳ１７４０）。すなわち、補正部１５は、取得した加算遮光フレーム画像の各画素値に対して、（Ｔｒ／（ｎ×Ｔｓ））の値を乗算することで、正規化された加算遮光フレーム画像を生成する。
正規化された加算遮光フレーム画像が生成されると、補正部１４１５は、取得した信号フレーム画像の各画素の画素値に対して、対応する、正規化された加算遮光フレーム画像の各画素の画素値を減算する（ステップＳ１７５０）ことで、補正後の信号フレーム画像を生成する（ステップＳ１７６０）。
ステップＳ１７６０の処理が終わると、補正部１４１５は、ステップＳ１７００の処理に進んで、以降の処理を繰り返す。
［３−３．効果等］
上述したように、撮像装置３において、加算画像生成部１４１７によって生成される加算遮光フレーム画像は、ｎ枚の遮光フレーム画像のそれぞれにおける暗電流成分のランダム成分が、平均化されることで低減された画像となる。
このため、本変形例２に係る撮像装置３によると、実施の形態に係る撮像装置１よりも精度良く、信号フレーム画像の補正を実現することができる。
（変形例３）
ここでは、変形例１に係る撮像装置２から、その一部の機能が変更された変形例３に係る撮像装置について、図面を参照しながら説明する。
変形例１に係る撮像装置２は、露光期間Ｔｒと遮光期間Ｔｓとが等しく設定されており、補正対象信号フレーム画像の各画素に対して、補正対象信号フレームが出力されたフレーム周期と同じフレーム周期において出力された遮光フレーム画像の各画素の画素値をそのまま減算することで、補正後の信号フレーム画像を生成する構成の例であった。
これに対して、変形例３に係る撮像装置は、露光期間Ｔｒと遮光期間Ｔｓとが等しく設定されている点は同じであるが、補正対象信号フレームからの減算対象となる遮光フレーム画像が、補正対象信号フレームが出力されたフレーム周期を含む複数のフレーム周期において出力された遮光フレーム画像の各画素に対して、加算平均することで得られる加算遮平均光フレーム画像へと変更されるように変形される構成の例となっている。
以下、変形例３に係る撮像装置について、変形例１に係る撮像装置２からの変更点を中心に、図面を参照しながら説明する。
［４−１．構成］
図１８は、変形例３に係るカメラ１８００の構成を示すブロック図である。
同図に示されるように、カメラ１８００は、変形例１に係るカメラ９００から、撮像装置２が撮像装置４に変更されるように変形されている。そして、撮像装置４は、変形例１に係る撮像装置２から、補正部９１５が補正部１８１５に変更され、加算平均画像生成部１８１７が追加されるように変形されている。
加算平均画像生成部１８１７は、撮像素子１０から出力される複数の遮光フレーム画像に対して、各遮光フレーム画像において互いに対応する画素の画素値を加算平均することで加算平均遮光フレーム画像を生成する。
図１９は、加算平均画像生成部１８１７が行う加算平均遮光フレーム画像の生成の様子を示す模式図である。
同図に示されるように、加算平均画像生成部１８１７は、撮像素子１０から、新たに遮光フレーム画像が出力されると、その新たに出力された遮光フレーム画像を含む、撮像素子１０から出力された、時系列における最新のｎ（ｎは２以上の整数）枚の遮光フレーム画像に対して、各遮光フレーム画像において互いに対応する画素の画素値を加算平均することで加算平均遮光フレーム画像を生成する。これにより、ｎ枚の遮光フレーム画像において、同じ位置（すなわち、同じ画素）の暗電流信号成分は、加算平均遮光フレーム画像において、該当する位置（すなわち、該当する画素）の暗電流信号成分として加算平均される。このため、図１９に例示されるように、ｎ枚の遮光フレーム画像において、同じ位置に現れるいわゆる「白キズ」は、加算平均遮光フレーム画像において、該当する位置に、各遮光フレーム画像における白キズの輝度が加算平均された輝度の「白キズ」として現れる。一方で、ｎ枚の遮光フレーム画像において、異なる位置（すなわち、異なる画素）に生じるランダムノイズ（「ランダム成分」）は、加算平均遮光フレーム画像において１枚分しか加算されず、さらに平均化により１／ｎ倍にされる。したがって、ｎ回加算された「白キズ」よりも十分低い輝度として現れ、ほとんど目立たない。また、例えば加算平均処理を行う輝度レベルに「ランダム成分」が含まれないような閾値を設け、閾値以下の輝度を０とすれば、さらに「ランダム成分」は低減できる。このように、加算平均処理によって生成される加算遮光フレーム画像は、ｎ枚の遮光フレーム画像のそれぞれにおける暗電流成分のランダム成分が低減された画像となる。
このように、加算平均画像生成部１８１７によって生成される加算平均遮光フレーム画像は、ｎ枚の遮光フレーム画像のそれぞれにおける暗電流成分のランダム成分が、平均化されることで低減された画像となっている。
再び図１８に戻って、撮像装置４の説明を続ける。
補正部１８１５は、変形例１に係る補正部９１５から、その機能の一部が変更されるように変形されている。
変形例１に係る補正部９１５は、補正対象信号フレーム画像の各画素に対して、補正対象信号フレームが出力されたフレーム周期と同じフレーム周期において出力された遮光フレーム画像の各画素の画素値をそのまま減算することで、補正後の信号フレーム画像を生成する構成の例であった。
これに対して補正部１８１５は、補正対象信号フレームからの減算対象となる遮光フレーム画像が、補正対象信号フレームが出力されたフレーム周期と同じフレーム周期において出力された遮光フレーム画像を加算平均対象として含む、加算平均画像生成部１８１７から出力された加算平均遮光フレーム画像へと変更されるように変形される構成の例となっている。
図２０は、補正部１８１５が行う補正の様子を示す模式図である。
同図に示されるように、補正部１８１５は、補正対象信号フレームの画素の各画素値に対して、対応する加算平均遮光フレーム画像の画素値を減算することで、補正後の信号フレーム画像を生成する。
上記構成の撮像装置４が行う動作について、以下、図面を参照しながら説明する。
［４−２．動作］
撮像装置４は、その特徴的な動作として、第２フレーム画像出力処理と、第４補正処理とを行う。
第２フレーム画像出力処理は、既に、変形例１において説明済みである。このため、ここでは、第４補正処理について説明する。
［４−２−１．第４補正処理］
第４補正処理は、補正部１８１５が、撮像素子１０から出力された信号フレーム画像を構成する各画素の画素値から、加算平均画像生成部１８１７によって生成された加算平均遮光フレーム画像を構成する画素の画素値を減算することで、対象とする信号フレーム画像に対して、暗電流信号成分を低減するように補正する処理である。
この第４補正処理は、前述の第１フレーム画像出力処理において、撮像素子１０から、ｎ−１回目の遮光フレーム画像が出力されることで開始される。
図２１は、第４補正処理のフローチャートである。
第４補正処理が開始されると、補正部１８１５は、撮像素子１０から、信号フレーム画像が出力されるまで待機する。そして、補正部１８１５は、信号フレーム画像の出力の待機中において、信号フレーム画像が出力されると（ステップＳ２１００：Ｎｏを繰り返した後ステップＳ２１００：Ｙｅｓ）、その信号フレーム画像を取得する（ステップＳ２１１０）。
信号フレーム画像が取得されると、補正部１８１５は、加算平均画像生成部１８１７から、加算平均遮光フレーム画像が出力されるまで待機する。そして、補正部１８１５は、加算平均遮光フレーム画像の出力の待機中において、加算平均遮光フレーム画像が出力されると（ステップＳ２１２０：Ｎｏを繰り返した後ステップＳ２１２０：Ｙｅｓ）、その加算平均遮光フレーム画像を取得する（ステップＳ２１３０）。
そして、補正部１８１５は、取得した信号フレーム画像の各画素の画素値に対して、対応する、取得した加算平均遮光フレーム画像の各画素の画素値を減算する（ステップＳ２１５０）ことで、補正後の信号フレーム画像を生成する（ステップＳ２１６０）。
ステップＳ２１６０の処理が終わると、補正部１８１５は、ステップＳ２１００の処理に進んで、以降の処理を繰り返す。
［４−３．効果等］
上述したように、撮像装置４において、加算平均画像生成部１８１７によって生成される加算平均遮光フレーム画像は、ｎ枚の遮光フレーム画像それぞれにおける暗電流成分のランダム成分が、平均化されることで低減された画像となる。
このため、本変形例３に係る撮像装置４によると、変形例１に係る撮像装置２よりも、精度良く、信号フレーム画像の補正を実現することができる。
（変形例４）
ここでは、変形例２に係る撮像装置３から、その一部の機能が変更された変形例４に係る撮像装置について、図面を参照しながら説明する。
変形例２に係る撮像装置３は、補正部１４１５が、ｎ枚の遮光フレーム画像の加算によって得られる加算遮光フレーム画像の各画素値に対して、（露光期間Ｔｒ）／（ｎ×（遮光期間Ｔｓ））の値を乗算することで、正規化された加算遮光フレーム画像を生成し、補正対象信号フレーム画像の各画素値に対して、対応する正規化された加算遮光フレーム画像の各画素の画素値を減算することで、補正後の信号フレーム画像を生成する構成の例であった。
これに対して、変形例４に係る撮像装置は、露光期間Ｔｒが、遮光期間Ｔｓのｎ倍となるように設定されており、補正部が、補正対象信号フレーム画像の各画素値に対して、対応する加算遮光フレーム画像の各画素値をそのまま減算することで、補正後の信号フレーム画像を生成する構成の例となっている。
以下、変形例４に係る撮像装置について変形例２に係る撮像装置３からの変更点を中心に、図面を参照しながら説明する。
［５−１．構成］
図２２は、変形例４に係るカメラ２２００の構成を示すブロック図である。
同図に示されるように、カメラ２２００は、変形例２に係るカメラ１４００から、撮像装置３が撮像装置５に変更されるように変形されている。そして、撮像装置５は、変形例２に係る撮像装置３から、補正部１４１５が補正部２２１５に変形され、電圧制御部２０が電圧制御部２２２０に変更されるように変形されている。
電圧制御部２２２０は、変形例２に係る電圧制御部２０から、その機能の一部が変更されるように変形されている。
変形例２に係る電圧制御部２０は、撮像素子１０に対して、フレーム周期Ｔ１でフレーム開始信号を出力し、さらに、フレーム開始信号から所定期間Ｔ２だけ遅延する位相となるフレーム周期Ｔ１で、露光遮光切替信号を出力することで、光電変換部材１１１へ印加される電圧の制御を行う構成の例であった。
これに対して、電圧制御部２２２０は、撮像素子１０に対して、フレーム周期Ｔ１でフレーム開始信号を出力し、さらに、フレーム開始信号出力から（ｎ／（ｎ＋１））×Ｔ１だけ遅延する位相となるフレーム周期Ｔ１で露光遮光切替信号を出力することで、光電変換部材１１１へ印加される電圧の制御を行う構成の例となっている。
図２３Ａは、電圧制御部２２２０によって出力されるフレーム開始信号及び露光遮光切替信号のタイミングチャートである。そして、図２３Ｂは、電圧制御部２２２０から、フレーム開始信号及び露光遮光切替信号を受け取った場合における、撮像素子１０の動作を示すタイミングチャートである。
図２３Ａに示されるように、電圧制御部２２２０は、撮像素子１０に対して、フレーム周期Ｔ１毎に、フレーム開始信号と露光遮光切替信号とを、露光遮光切替信号がフレーム開始信号よりも（ｎ／（ｎ＋１））×Ｔ１だけ遅延するタイミングとなるように出力する。
図２３Ｂに示されるように、撮像素子１０は、電圧制御部２２２０から、フレーム周期Ｔ１毎に出力される、フレーム開始信号及び露光遮光切替信号を受け取ると、フレーム開始信号を受け取ってから、次に露光遮光切替信号を受け取るまでの期間、光電変換部材１１１へ第１電圧を印加し、露光遮光切替信号を受け取ってから、次にフレーム開始信号を受け取るまでの期間、光電変換部材１１１へ第２電圧を印加する。
このため、光電変換素子１１０は、フレーム開始信号を受け取ってから、（ｎ／（ｎ＋１））×Ｔ１経過するまでの期間、露光状態となり、（ｎ／（ｎ＋１））×Ｔ１経過してから、次にフレーム開始信号を受け取るまでの期間、遮光状態となる。
そして、撮像素子１０は、光電変換素子１１０が露光状態である露光期間において、各画素回路２１の電荷蓄積ノード２５に蓄積された電荷量を読み出して、読み出した電荷量に基づく信号フレーム画像を出力し、光電変換素子１１０が遮光状態である遮光期間において、各画素回路２１の電荷蓄積ノード２５に蓄積された電荷量を読み出して、読み出した電荷量に基づく信号フレーム画像を出力する。
再び図２２に戻って、撮像装置５の説明を続ける。
補正部２２１５は、変形例２に係る補正部１４１５から、その機能の一部が変更されるように変形されている。
変形例２に係る補正部１４１５は、加算遮光フレーム画像の各画素値に対して、（Ｔｒ／（ｎ×Ｔｓ））の値を乗算することで、正規化された加算遮光フレーム画像を生成し、補正対象信号フレーム画像の各画素値に対して、対応する正規化された加算遮光フレーム画像の各画素の画素値を減算することで、補正後の信号フレーム画像を生成する構成の例であった。
これに対して補正部２２１５は、補正対象信号フレーム画像の各画素に対して、対応する加算遮光フレーム画像の各画素をそのまま減算することで、補正後の信号フレーム画像を生成する構成の例となっている。
図２４は、補正部２２１５が行う補正の様子を示す模式図である。
同図に示されるように、補正部２２１５は、補正対象信号フレームの画素の各画素値に対して、対応する加算遮光フレーム画像の画素値を減算することで、補正後の信号フレーム画像を生成する。
撮像装置５において、露光期間Ｔｒが、遮光期間Ｔｓのｎ倍となるように設定されている。このため、補正部２２１５は、変形例２に係る補正部１４１５のように、加算遮光フレーム画像に対して、遮光状態の期間の総和（ｎ×Ｔｓ）を、補正対象信号フレーム画像における露光状態の期間（Ｔｒ）で正規化する正規化処理を行う必要がない。
上記構成の撮像装置５が行う動作について、以下、図面を参照しながら説明する。
［５−２．動作］
撮像装置５は、その特徴的な動作として、第３フレーム画像出力処理と、第５補正処理とを行う。
以下、これらの処理について、順位説明する。
［５−２−１．第３フレーム画像出力処理］
第３フレーム画像出力処理は、撮像素子１０が、所定のフレーム周期Ｔ１で、信号フレーム画像と、遮光フレーム画像とを、遮光フレーム画像が、信号フレーム画像に対して、（ｎ／（ｎ＋１））×Ｔ１だけ遅延するタイミングで、交互に出力する処理である。
この第３フレーム画像出力処理は、実施の形態に係る第１フレーム画像出力処理から、その処理の一部が変更された処理となっている。
図２５は、第３フレーム画像出力処理のフローチャートである。
同図において、ステップＳ２５０５の処理〜ステップＳ２５３０の処理、及び、ステップＳ２５４０の処理〜ステップＳ２５７０の処理は、それぞれ、実施の形態に係る第１フレーム画像出力処理（図７参照）における、ステップＳ５の処理〜ステップＳ３０の処理、及び、ステップＳ４０の処理〜ステップＳ７９の処理に対して、電圧制御部２０を電圧制御部９２０へと読み替えた処理となっている。
従って、ここでは、ステップＳ２５０５の処理〜ステップＳ２５３０の処理、及び、ステップＳ２５４０の処理〜ステップＳ２５７０の処理については説明済みであるとして、ステップＳ２５３５の処理、及び、その前後の処理について説明する。
ステップＳ２５３０の処理が終了した後において、電圧制御部２２２０は、前回フレーム開始信号を出力してから、（ｎ／（ｎ＋１））×Ｔ１経過すると（ステップＳ２５３５：Ｎｏを繰り返した後ステップＳ２５３５：Ｙｅｓ）、撮像素子１０に対して、露光切替信号を出力する（ステップＳ２５４０）。
［５−２−２．第２補正処理］
第５補正処理は、補正部２２１５が、撮像素子１０から出力された信号フレーム画像の各画素に対して、対応する加算遮光フレーム画像の各画素をそのまま減算することで、補正対象信号フレーム画像に対して、暗電流信号成分を低減するように補正する処理である。
この第４補正処理は、変形例２に係る第３補正処理から、その一部の処理が変更された処理となっている。
図２６は、第５補正処理のフローチャートである。
同図において、ステップＳ２６００の処理〜ステップＳ２６３０の処理、及び、ステップＳ２６６０の処理は、それぞれ、変形例２に係る第３補正処理（図１７参照）における、ステップＳ１７００の処理〜ステップＳ１７３０の処理に対して、補正部９１５を補正部２２１５へと読み替えた処理となっている。
また、第５補正処理では、変形例２に係る第３補正処理におけるステップＳ１７４０に該当する処理が削除されている。
従って、ここでは、ステップＳ２６００の処理〜ステップＳ２６３０の処理、及び、ステップＳ２６６０の処理は説明済みであるとして、ステップＳ２６５０の処理、及び、その前後の処理について説明する。
ステップＳ２６３０の処理において、加算遮光フレーム画像が取得されると、補正部２２１５は、取得した信号フレーム画像の各画素の画素値に対して、対応する、加算遮光フレーム画像の画素値を減算する（ステップＳ２６５０）ことで、補正後の信号フレーム画像を生成する（ステップＳ２６６０）。
［５−３．効果等］
上述したように、撮像装置５において、補正部２２１５は、補正対象信号フレーム画像の各画素値に対して、対応する加算遮光フレーム画像の各画素値をそのまま減算することで、補正後の信号フレーム画像を生成する。
このため、本変形例４に係る撮像装置５によると、変形例２に係る撮像装置３よりも少ない演算量で、信号フレーム画像の補正を実現することができる。
（補足）
以上のように、本出願において開示する技術の例示として、実施の形態、変形例１〜変形例４について説明した。しかしながら、本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略等を行った実施の形態にも適用可能である。
（１）実施の形態において、撮像装置１は、光電変換部材１１１が、第１所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、第２所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない機能を有する有機薄膜であるとして説明した。
しかしながら、光電変換部材１１１は、内部光電効果による電荷の生成の有無を、印加電圧によって制御することができる部材であれば、必ずしも上記有機薄膜に限定される必要はない。一例として、撮像装置１は、光電変換部材１１１が、ＰＮ接合面を有するダイオードである例等が考えられる。
（２）実施の形態において、撮像装置１は、フレーム周期Ｔ１が、例えば１／６０秒であるとして説明した。
しかしながら、フレーム周期Ｔ１は、必ずしも１／６０秒に限定される必要はない。
一例として、撮像装置１は、フレーム周期Ｔ１が、１／５０秒である例、フレーム周期Ｔ１が、撮像装置１を利用するユーザによって設定される例等が考えらえる。
（３）変形例２において、撮像装置３は、加算画像生成部１４１７が、撮像素子１０から、新たに遮光フレーム画像が出力されると、その新たに出力された遮光フレーム画像を含む、撮像素子１０から出力された、時系列における最新のｎ枚の遮光フレーム画像を対象として、各遮光フレーム画像において互いに対応する画素の画素値を加算することで加算遮光フレーム画像を生成するとして説明した。
しかしながら、加算遮光フレーム画像の生成方法は、必ずしも、上記方法に限定される必要はない。
一例として、既に加算遮光フレーム画像が生成された後において、新たな遮光フレーム画像が出力されると、既に生成されている加算遮光フレーム画像に、新たな遮光フレーム画像を、加算平均、又はＩＩＲ（Infinite Impulse Response）などの演算処理で取り込むことで、加算遮光フレーム画像を更新する例等も考えられる。
また、別の一例として、時系列において、より新しい遮光フレーム画像の方が、より大きな重み付けされるように、ｎ枚の遮光フレーム画像を対象として、各遮光フレーム画像において互いに対応する画素の画素値を重み付け加算することで加算遮光フレーム画像を生成する例等も考えられる。このようにすることで、より最近出力された遮光フレーム画像を、より多く暗電流信号成分の低減に反映させることができるようになる。
（４）本開示には、実施の形態における撮像装置１が内蔵された電子機器も含まれるのは言うまでもない。
このような電子機器は、例えば、図２７Ａに示されるデジタルスチルカメラや、図２７Ｂに示されるビデオカメラとして実現される。
（５）実施の形態において、図１に示されるように、撮像装置１は、光学系２１０とは別体となる構成であるとして説明した。しかしながら、撮像装置１は、必ずしも光学系２１０と別体となる構成に限定されない。例えば、撮像装置１は、光学系２１０とレンズ駆動部２２０とを含む、レンズ付きカメラであっても構わない。
（６）撮像装置１〜撮像装置５における各構成要素（機能ブロック）は、ＩＣ（Integrated Circuit）、ＬＳＩ（Large Scale Integration）等の半導体装置により個別に１チップ化されてもよいし、一部又は全部を含むように１チップ化されてもよい。また、集積回路化の手法はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Field Programmable Gate Array）や、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。更には、半導体技術の進歩又は派生する別技術によりＬＳＩに置き換わる集積回路化の技術が登場すれば、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適用等が可能性としてあり得る。
また、上記各種処理の全部又は一部は、電子回路等のハードウェアにより実現されても、ソフトウェアを用いて実現されてもよい。なお、ソフトウェアによる処理は、撮像装置１に含まれるプロセッサがメモリに記憶されたプログラムを実行することにより実現されるものである。また、そのプログラムを記録媒体に記録して頒布や流通させてもよい。例えば、頒布されたプログラムを、他のプロセッサを有する装置にインストールして、そのプログラムをそのプロセッサに実行させることで、その装置に、上記各処理を行わせることが可能となる。
また、上述した実施の形態で示した構成要素及び機能を任意に組み合わせることで実現される形態も本開示の範囲に含まれる。
（７）本開示の一態様に係る撮像装置１は、第１所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、第２所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない光電変換部材１１１と、光電変換部材１１１によって生成された電荷を画素単位で蓄積する複数の画素回路２１とを含み、複数の画素回路２１に蓄積される電荷量に基づくフレーム画像を出力する撮像素子１０と、光電変換部材１１１に印加される電圧を制御する電圧制御部２０と、撮像素子１０から出力された１以上のフレーム画像のうちの少なくとも一部に対して、暗電流信号成分を低減するように補正する補正部１５とを備え、電圧制御部２０は、所定のフレーム周期のうちの一部の露光期間に、光電変換部材１１１に前記第１所定範囲の電圧が印加され、前記フレーム周期のうちの、前記露光期間以外の遮光期間に、光電変換部材１１１に前記第２所定範囲の電圧が印加されるように前記制御を行い、撮像素子１０は、前記フレーム周期毎に、前記露光期間において複数の画素回路２１に蓄積される電荷量に基づく信号フレーム画像と、前記遮光期間において複数の画素回路２１に蓄積される電荷量に基づく遮光フレーム画像とを出力し、補正部１５は、撮像素子１０から出力された信号フレーム画像に対して、撮像素子１０から出力された遮光フレーム画像を用いて、前記補正を行う。
この撮像装置１では、遮光状態における暗電流成分は、遮光期間において画素回路２１に電荷として蓄積される。そして、撮像素子１０は、連続する信号フレーム画像の撮像期間中において、遮光期間において画素回路２１に蓄積された電荷量に基づく遮光フレーム画像を出力する。一方で、補正部１５は、その遮光フレームに基づいて、信号フレーム画像に対して、暗電流信号成分を低減するように補正する。
このため、この撮像装置１によると、連続するフレーム画像の撮像期間中に取得された、遮光状態における暗電流信号成分に基づいて、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減するように補正することが可能となる。
一般に、暗電流信号成分は、撮像素子１０の温度等により変化する。このため、連続するフレーム画像の撮像期間中に撮像素子１０の温度等が変化すると、暗電流信号成分が変化する。従って、この撮像装置１によると、連続する信号フレーム画像の撮像期間中における暗電流信号成分を取得することができない従来の撮像装置よりも、より精度良く、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減することができるようになる。
また、例えば、撮像素子１０は、有機薄膜を光電変換部材１１１とする有機ＣＭＯＳイメージセンサであるとしてもよい。
これにより、撮像素子１０の高集積化を実現することが可能となる。
また、例えば、前記露光期間と前記遮光期間とが等しく、補正部１５は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、当該信号フレーム画像と同じフレーム周期において撮像素子１０から出力された遮光フレーム画像を構成する画素の画素値を減算することで、前記補正を行うとしてもよい。
これにより、補正部１５による補正を、比較的処理量の少ない演算によって実現することができるようになる。
また、例えば、補正部１５は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、当該信号フレーム画像と同じフレーム周期において撮像素子１０から出力された遮光フレーム画像を構成する画素の画素値に対して、前記遮光期間に対する前記露光期間の比率を乗ずることで得られる値を減算することで、前記補正を行うとしてもよい。
これにより、補正部１５は、露光期間と遮光期間とが等しく無い場合であっても、補正することができるようになる。
また、例えば、前記露光期間と前記遮光期間とが等しく、さらに、複数の遮光フレーム画像に対して、各遮光フレーム画像において互いに対応する画素の画素値を加算平均することで加算平均遮光フレーム画像を生成する加算平均画像生成部１８１７を備え、補正部１５は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、加算平均画像生成部１８１７によって生成された加算平均遮光フレーム画像を構成する画素の画素値を減算することで、前記補正を行うとしてもよい。
これにより、暗電流信号成分に含まれるランダム成分を低減することができるようになる。
また、例えば、さらに、複数の遮光フレーム画像に対して、各遮光フレーム画像において互いに対応する画素の画素値を加算することで加算遮光フレーム画像を生成する加算画像生成部１４１７を備え、補正部１５は、加算画像生成部１４１１７によって生成された加算遮光フレーム画像に基づいて、前記補正を行うとしてもよい。
これにより、暗電流信号成分に含まれるランダム成分を低減することができるようになる。
また、例えば、前記露光期間と前記遮光期間との比率は、ｎ（ｎは２以上の整数）対１であり、加算画像生成部１４１７は、撮像素子１０から出力されたｎ枚の遮光フレーム画像を対象として前記加算画像の生成を行い、補正部１５は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、加算画像生成部１４１７によって生成された加算画像を構成する画素の画素値を減算することで、前記補正を行うとしてもよい。
これにより、補正部１５による、ランダム成分が低減された暗電流信号成分を用い行う補正を、比較的処理量の少ない演算によって実現することができるようになる。
また、例えば、加算画像生成部１４１７は、時系列において連続するｎ枚の遮光フレーム画像を対象とする加算画像が逐次生成されるように、前記加算画像の生成を行い、補正部１５は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、当該信号フレーム画像と同じフレーム周期において撮像素子１０から出力された遮光フレーム画像を含む連続するｎ枚の遮光フレーム画像を対象として加算画像生成部１４１７によって生成された加算画像を構成する画素の画素値を減算することで、前記補正を行うとしてもよい。
これにより、撮像時間差が最も小さくなる遮光フレーム画像群を用いて、ランダム成分が低減された暗電流信号成分を用い行う補正を実現することができるようになる。
本開示の一態様に係るカメラ２００は、撮像装置１と、撮像素子１０に外部の光を集光するレンズとを備える。
このカメラ２００では、遮光状態における暗電流成分は、遮光期間において画素回路２１に電荷として蓄積される。そして、撮像素子１０は、連続する信号フレーム画像の撮像期間中において、遮光期間において画素回路２１に蓄積された電荷量に基づく遮光フレーム画像を出力する。一方で、補正部１５は、その遮光フレームに基づいて、信号フレーム画像に対して、暗電流信号成分が低減されるように補正する。
このため、このカメラ２００によると、連続するフレーム画像の撮像期間中に取得された、遮光状態における暗電流信号成分に基づいて、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減するように補正することが可能となる。
本開示の一態様に係る撮像方法は、撮像素子１０と電圧制御部２０と補正部１５とを含む撮像装置１が行う撮像方法であって、撮像素子１０は、第１所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、第２所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない光電変換部材１１１と、光電変換部材１１１によって生成された電荷を画素単位で蓄積する複数の画素回路２１とを含み、撮像素子１０が、複数の画素回路２１に蓄積される電荷量に基づくフレーム画像を出力する撮像ステップと電圧制御部２０が、光電変換部材１１１に印加される電圧を制御する電圧制御ステップと、補正部１５が、撮像素子１０から出力された１以上のフレーム画像のうちの少なくとも一部に対して、暗電流信号成分を低減するように補正する補正ステップとを含み、前記電圧制御ステップでは、電圧制御部２０が、所定のフレーム周期のうちの一部の露光期間に、光電変換部材１１１に前記第１所定範囲の電圧が印加され、前記フレーム周期のうちの、前記露光期間以外の遮光期間に、光電変換部材１１１に前記第２所定範囲の電圧が印加されるように前記制御を行い、前記撮像ステップでは、撮像素子１０が、前記フレーム周期毎に、前記露光期間において前記複数の画素回路２１に蓄積される電荷量に基づく信号フレーム画像と、前記遮光期間において複数の画素回路２１に蓄積される電荷量に基づく遮光フレーム画像とを出力し、前記補正ステップでは、補正部１５が、撮像素子１０から出力された信号フレーム画像に対して、撮像素子１０から出力された遮光フレーム画像を用いて、前記補正を行う。
この撮像方法では、遮光状態における暗電流成分は、遮光期間において画素回路２１に電荷として蓄積される。そして、撮像素子１０は、連続する信号フレーム画像の撮像期間中において、遮光期間において画素回路２１に蓄積された電荷量に基づく遮光フレーム画像を出力する。一方で、補正部１５は、その遮光フレームに基づいて、信号フレーム画像に対して、暗電流信号成分を低減するように補正する。
このため、この撮像方法によると、連続するフレーム画像の撮像期間中に取得された、遮光状態における暗電流信号成分に基づいて、その撮像期間中に撮像されたフレーム画像に含まれる暗電流信号成分を低減するように補正することが可能となる。
本開示は、画像を撮像する撮像装置に広く利用可能である。
１、２、３、４、５ 撮像装置
１０ 撮像素子
１５、９１５、１４１５、１８１５、２２１５ 補正部
２０、９２０、２２２０ 電圧制御部
２１ 画素回路
３０ インターフェース部
１１０ 光電変換素子
１１１ 光電変換部材
１１２ 上部透明電極
１１３ 下部画素電極
１２０ 画素回路アレイ
１３０ 読み出し回路
１４０ 出力回路
１５０ 行走査回路
１６０ タイミング制御回路
１７０ 電圧印加回路
２００、９００、１４００、１８００、２２００ カメラ
２１１ ズームレンズ
２１２ 手振れ補正レンズ
２１３ フォーカスレンズ
１４１７ 加算画像生成部
１８１７ 加算平均画像生成部

Claims (10)

  1. 第１所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、第２所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で蓄積する複数の画素回路とを含み、前記複数の画素回路に蓄積される電荷量に基づくフレーム画像を出力する撮像素子と、
    前記光電変換部材に印加される電圧を制御する電圧制御部と、
    前記撮像素子から出力された１以上のフレーム画像のうちの少なくとも一部に対して、暗電流信号成分を低減するように補正する補正部とを備え、
    前記電圧制御部は、所定のフレーム周期のうちの一部の露光期間に、前記光電変換部材に前記第１所定範囲の電圧が印加され、前記フレーム周期のうちの、前記露光期間以外の遮光期間に、前記光電変換部材に前記第２所定範囲の電圧が印加されるように前記制御を行い、
    前記撮像素子は、前記フレーム周期毎に、前記露光期間において前記複数の画素回路に蓄積される電荷量に基づく信号フレーム画像と、前記遮光期間において前記複数の画素回路に蓄積される電荷量に基づく遮光フレーム画像とを出力し、
    前記補正部は、前記撮像素子から出力された信号フレーム画像に対して、前記撮像素子から出力された遮光フレーム画像を用いて、前記補正を行う
    撮像装置。
  2. 前記撮像素子は、有機薄膜を前記光電変換部材とする有機ＣＭＯＳイメージセンサである
    請求項１に記載の撮像装置。
  3. 前記露光期間と前記遮光期間とが等しく、
    前記補正部は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、当該信号フレーム画像と同じフレーム周期において前記撮像素子から出力された遮光フレーム画像を構成する画素の画素値を減算することで、前記補正を行う
    請求項１又は２に記載の撮像装置。
  4. 前記補正部は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、当該信号フレーム画像と同じフレーム周期において前記撮像素子から出力された遮光フレーム画像を構成する画素の画素値に対して、前記遮光期間に対する前記露光期間の比率を乗ずることで得られる値を減算することで、前記補正を行う
    請求項１又は２に記載の撮像装置。
  5. 前記露光期間と前記遮光期間とが等しく、
    さらに、複数の遮光フレーム画像に対して、各遮光フレーム画像において互いに対応する画素の画素値を加算平均することで加算平均遮光フレーム画像を生成する加算平均画像生成部を備え、
    前記補正部は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、前記加算平均画像生成部によって生成された加算平均遮光フレーム画像を構成する画素の画素値を減算することで、前記補正を行う
    請求項１又は２に記載の撮像装置。
  6. さらに、複数の遮光フレーム画像に対して、各遮光フレーム画像において互いに対応する画素の画素値を加算することで加算遮光フレーム画像を生成する加算画像生成部を備え、
    前記補正部は、前記加算画像生成部によって生成された加算遮光フレーム画像に基づいて、前記補正を行う
    請求項１又は２に記載の撮像装置。
  7. 前記露光期間と前記遮光期間との比率は、ｎ（ｎは２以上の整数）対１であり、
    前記加算画像生成部は、前記撮像素子から出力されたｎ枚の遮光フレーム画像を対象として前記加算画像の生成を行い、
    前記補正部は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、前記加算画像生成部によって生成された加算画像を構成する画素の画素値を減算することで、前記補正を行う
    請求項６に記載の撮像装置。
  8. 前記加算画像生成部は、時系列において連続するｎ枚の遮光フレーム画像を対象とする加算画像が逐次生成されるように、前記加算画像の生成を行い、
    前記補正部は、補正対象とする信号フレーム画像を構成する各画素の画素値から、当該画素に対応する、当該信号フレーム画像と同じフレーム周期において前記撮像素子から出力された遮光フレーム画像を含む連続するｎ枚の遮光フレーム画像を対象として前記加算画像生成部によって生成された加算画像を構成する画素の画素値を減算することで、前記補正を行う
    請求項６又は７に記載の撮像装置。
  9. 請求項１〜８のいずれか１項に記載の撮像装置と、
    前記撮像素子に外部の光を集光するレンズとを備える
    カメラ。
  10. 撮像素子と電圧制御部と補正部とを含む撮像装置が行う撮像方法であって、
    前記撮像素子は、第１所定範囲の電圧が印加された状態において受光することで内部光電効果による電荷を生成し、第２所定範囲の電圧が印加された状態において受光しても内部光電効果による電荷を生成しない光電変換部材と、前記光電変換部材によって生成された電荷を画素単位で蓄積する複数の画素回路とを含み、
    前記撮像素子が、前記複数の画素回路に蓄積される電荷量に基づくフレーム画像を出力する撮像ステップと、
    前記電圧制御部が、前記光電変換部材に印加される電圧を制御する電圧制御ステップと、
    前記補正部が、前記撮像素子から出力された１以上のフレーム画像のうちの少なくとも一部に対して、暗電流信号成分を低減するように補正する補正ステップとを含み、
    前記電圧制御ステップでは、前記電圧制御部が、所定のフレーム周期のうちの一部の露光期間に、前記光電変換部材に前記第１所定範囲の電圧が印加され、前記フレーム周期のうちの、前記露光期間以外の遮光期間に、前記光電変換部材に前記第２所定範囲の電圧が印加されるように前記制御を行い、
    前記撮像ステップでは、前記撮像素子が、前記フレーム周期毎に、前記露光期間において前記複数の画素回路に蓄積される電荷量に基づく信号フレーム画像と、前記遮光期間において前記複数の画素回路に蓄積される電荷量に基づく遮光フレーム画像とを出力し、
    前記補正ステップでは、前記補正部が、前記撮像素子から出力された信号フレーム画像に対して、前記撮像素子から出力された遮光フレーム画像を用いて、前記補正を行う
    撮像方法。
JP2018559512A 2016-12-27 2017-12-26 撮像装置、カメラ、及び撮像方法 Active JP6731626B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016254499 2016-12-27
JP2016254499 2016-12-27
PCT/JP2017/046599 WO2018124055A1 (ja) 2016-12-27 2017-12-26 撮像装置、カメラ、及び撮像方法

Publications (2)

Publication Number Publication Date
JPWO2018124055A1 JPWO2018124055A1 (ja) 2019-07-25
JP6731626B2 true JP6731626B2 (ja) 2020-07-29

Family

ID=62707599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018559512A Active JP6731626B2 (ja) 2016-12-27 2017-12-26 撮像装置、カメラ、及び撮像方法

Country Status (5)

Country Link
US (1) US10573681B2 (ja)
EP (1) EP3565238B1 (ja)
JP (1) JP6731626B2 (ja)
CN (1) CN109997352B (ja)
WO (1) WO2018124055A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021044771A1 (ja) * 2019-09-06 2021-03-11
JP7295329B2 (ja) * 2020-02-21 2023-06-20 株式会社日立国際電気 撮像システム、画像処理プログラム、および画像処理方法
CN112367475B (zh) * 2021-01-15 2021-03-30 上海闪马智能科技有限公司 一种交通事件检测方法、系统及电子设备
US11696049B2 (en) * 2021-05-28 2023-07-04 Microsoft Technology Licensing, Llc Systems and methods for dark current compensation in single photon avalanche diode imagery
US11711628B2 (en) 2021-05-28 2023-07-25 Microsoft Technology Licensing, Llc Systems and methods for obtaining color imagery using single photon avalanche diodes

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02164184A (ja) * 1988-12-19 1990-06-25 Toshiba Corp Ｘ線診断装置
AU8783998A (en) * 1997-08-15 1999-03-08 Uniax Corporation Organic diodes with switchable photosensitivity
JP4292751B2 (ja) 2002-05-30 2009-07-08 日本ビクター株式会社 撮像装置
KR20060038681A (ko) * 2004-11-01 2006-05-04 삼성테크윈 주식회사 디지털 카메라에서 고정 패턴 노이즈 제거 장치 및 방법
US20070041063A1 (en) 2005-08-18 2007-02-22 Matsushita Electric Industrial Co., Ltd. Image sensor
JP2007067194A (ja) * 2005-08-31 2007-03-15 Fujifilm Corp 有機光電変換素子、および積層型光電変換素子
JP2008042180A (ja) * 2006-07-13 2008-02-21 Matsushita Electric Ind Co Ltd イメージセンサ
JP4252078B2 (ja) * 2006-09-28 2009-04-08 三洋電機株式会社 光検出装置
JP5020840B2 (ja) * 2007-06-26 2012-09-05 富士フイルム株式会社 画像検出装置および画像検出器の駆動方法
JP2009105246A (ja) * 2007-10-24 2009-05-14 Seiko Epson Corp 光電変換素子、固体撮像装置、および電子機器
JP5335271B2 (ja) * 2008-04-09 2013-11-06 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP2011055351A (ja) * 2009-09-03 2011-03-17 Fujifilm Corp 撮影装置及びその制御方法
JP2011250249A (ja) * 2010-05-28 2011-12-08 Panasonic Corp 映像信号処理装置および映像信号処理方法
US8916947B2 (en) * 2010-06-08 2014-12-23 Invisage Technologies, Inc. Photodetector comprising a pinned photodiode that is formed by an optically sensitive layer and a silicon diode
JP5847413B2 (ja) * 2011-03-24 2016-01-20 キヤノン株式会社 撮像装置及び撮像システム、それらの制御方法
GB2497571A (en) * 2011-12-15 2013-06-19 St Microelectronics Res & Dev An imaging array with high dynamic range
US9325913B2 (en) * 2011-12-28 2016-04-26 General Electric Company Radiation detector for use in sequential image acquisition
FR3018653B1 (fr) * 2014-03-11 2016-03-04 E2V Semiconductors Procede de capture d'image avec reduction de courant d'obscurite et faible consommation
JP6223881B2 (ja) * 2014-03-18 2017-11-01 株式会社東芝 光検出器
JP2017152669A (ja) * 2016-02-25 2017-08-31 パナソニックＩｐマネジメント株式会社 撮像装置
JP6904730B2 (ja) * 2016-03-08 2021-07-21 株式会社半導体エネルギー研究所 撮像装置

Also Published As

Publication number Publication date
US20190280037A1 (en) 2019-09-12
EP3565238B1 (en) 2023-07-19
CN109997352A (zh) 2019-07-09
WO2018124055A1 (ja) 2018-07-05
EP3565238A4 (en) 2020-01-22
US10573681B2 (en) 2020-02-25
JPWO2018124055A1 (ja) 2019-07-25
EP3565238A1 (en) 2019-11-06
CN109997352B (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
JP6731626B2 (ja) 撮像装置、カメラ、及び撮像方法
JP5959834B2 (ja) 撮像装置
JP5013811B2 (ja) 撮像装置及び補正方法
JP5013812B2 (ja) 撮像装置及び補正方法
JP2010068049A (ja) 撮像装置
JP5701942B2 (ja) 撮像装置、カメラシステム及び画像処理方法
JP5147652B2 (ja) 撮像装置及びその制御方法及びプログラム
JP7271131B2 (ja) 撮像装置および撮像装置の制御方法
JP2014107739A (ja) 撮像装置及びその制御方法
JP2013118474A (ja) 撮像装置及び撮像装置の制御方法
JP6463159B2 (ja) 撮像装置およびその制御方法、プログラム、並びに記憶媒体
JP6748979B2 (ja) 撮像装置及びその制御方法
JP6664121B2 (ja) 撮像装置、および、カメラ
JP6706850B2 (ja) 撮像装置、カメラ、及び撮像方法
JP4847281B2 (ja) 撮像装置及びその制御方法並びに撮像システム
JP2008072512A (ja) 撮像装置及びその制御方法、撮像システム
JP2007081453A (ja) 撮像装置及び信号処理方法並びにプログラム
JP6706783B2 (ja) 撮像素子、撮像装置、カメラ、及び撮像方法
JP2014057196A (ja) 撮像装置
JP2010166479A (ja) 撮像装置及び撮像画像の補正方法
JP2018093301A (ja) 撮像素子及び撮像素子の制御方法
WO2018124048A1 (ja) 撮像装置、カメラ、及び撮像方法
JP6470589B2 (ja) 撮像装置およびその制御方法、プログラム、並びに記憶媒体
JP5664010B2 (ja) 撮像装置
JP2018107733A (ja) 撮像装置及びその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200618

R151 Written notification of patent or utility model registration

Ref document number: 6731626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151