JP2008042180A - イメージセンサ - Google Patents

Abstract

【課題】有機光電変換素子をバイアス一定状態で動作させ、発生した光電流を駆動回路で蓄積することで、高ＳＮ比、優れたリニアリティ特性で情報を読取ることが出来る信頼性に優れたイメージセンサを提供すること。
【解決手段】有機化合物層で形成された有機光電変換層７がＩＴＯ陽極６とアルミ陰極８の間に狭持された光電変換素子３と、光電変換素子３で生成された信号電荷を検知する検知手段および検知手段で検知した信号電荷を読み出す信号電荷読出手段を有する駆動回路を搭載したＩＣチップ４と、を基板上に備えるイメージセンサであって、検知手段は、光電変換素子３のＩＴＯ陽極６とアルミ陰極８との電位差を所定の値になるように保ち、光電変換素子３から生成される信号電荷を蓄積して検知する回路からなる。
【選択図】図３

Description

本発明は、物体の形状や画像などの各種情報を電気信号として取り出すイメージセンサに関するものである。

従来、ファクシミリやスキャナなどにおけるイメージセンサとして、光学系がロッドレンズだけでよいことから、セットとして小型化できるという特長を有する密着型リニアセンサが用いられている。この密着型リニアセンサは原稿と等サイズのセンサ長を持つものであり、このため単結晶シリコンで構成されるＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサチップやＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）センサチップを複数個並べて構成される。

また、近年、イメージセンサに用いられる光電変換素子に関し、有機材料を使用し、しかも簡便な方法で光電変換素子を形成することができる技術が開示されている（たとえば、特許文献１参照）。
特表２００２−５０２１２０号公報

しかしながら、上記従来の技術では、以下のような課題を有していた。

単結晶シリコンで形成されるＣＭＯＳセンサチップやＣＣＤセンサチップを用いた従来の密着型リニアセンサの場合、複数のチップを精度良く配置する必要があり、またチップ間のつなぎ目に相当する箇所の情報を正確に読取れないという課題を有していた。

また、（特許文献１）に記載の有機材料を用いて光電変換素子を形成すれば、非常に簡便な方法にて所定サイズ、所定解像度を有する光電変換素子アレイを形成できるため、上記の課題を解決することはできる。しかしながら、通常密着型イメージセンサでは光入射量が原稿からの散乱光のため極めて弱く、直接光電変換された電流を検知するのは困難であるので、発生した電流を所定時間蓄積することで電流電圧変換する必要がある。そのため、有機光電変換素子には、光電変換する機能と蓄積する機能とが必要となる。この蓄積機能を備える（いわゆる暗電流を防ぐ）ためには、陽極と陰極とにカーボンなどの絶縁性材料を挿入する必要があるが、この挿入された絶縁材料の影響により光電変換効率が悪化したり、絶縁材料そのものの影響で入射光量が減ったりするという課題があった。また、光電変換素子自身に蓄積させた場合には、光電変換素子には蓄積量に応じてバイアス電圧がかかることになるため、光電変換素子の変換効率が一定とならず、入射光と光電変換された電流値とのリニアリティが悪いという課題もあった。

さらに、光電変換素子からの信号電荷を検知し、これを読み出す駆動回路は、通常シリコントランジスタで形成され、その製造プロセスが光電変換素子とは異なる。そのため、駆動回路は、光電変換素子から所定の距離だけ離れた位置に配置されることになり、その間を接続する配線距離が長くなるにつれ、その容量が増加して光電変換素子からの信号電荷が小さくなり、正確に信号電荷を検知できないという課題を有していた。特に、光電変換素子の解像度が６００ＤＰＩ以上になると、光電変換素子自身の容量が極めて小さくなるため、配線距離の違いに伴う容量の変化が無視できなくなっていた。

さらに、低照度下でも検知可能な高感度センサを提供するには、フェムトアンペアからピコアンペア程度の超微小電流をＳＮよく検知する必要があるが、駆動回路の動作に必要な電源や制御線等の異なる電位からのリーク電流を抑えるのが困難という課題があった。

本発明は、所定のセンサ長に亘って所定の配列ピッチでシームレスに読取り可能で、高ＳＮ比（Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ ｒａｔｉｏ）、優れたリニアリティで情報を読取ることができるイメージセンサを提供することを目的とする。

本発明に係るイメージセンサは、有機化合物層で形成された光電変換層が陽極と陰極の間に狭持された光電変換素子と、光電変換素子で生成された信号電荷を検知する検知手段と、検知手段で検知した信号電荷を読み出す信号電荷読出手段と、を有する駆動回路と、を基板上に備えるイメージセンサであって、検知手段は、光電変換素子の陽極と陰極との電位差を所定の値になるように保ち、光電変換素子から生成される信号電荷を蓄積して検知する回路からなる構成とした。

この構成によれば、電荷が光電変換素子に蓄積されず、また駆動回路による電荷の検出を電流積分方式として検出感度を高めることができる。

本発明によれば、所定のセンサ長に亘って所定の配列ピッチを達成したシームレスな光電変換素子を作成できるとともに、光電変換素子の両電極間の電位差を所定の値にし、かつ駆動回路に信号電荷を蓄積するようにしたので、配線距離の増大に伴う容量の影響を受けずに、高ＳＮ比で、優れたリニアリティで情報を読取ることのできるイメージセンサが得られる。

また、光電変換素子の陽極、陰極、及び駆動回路の光電変換素子と接続される端子群とを１つの領域にまとめ、この領域を一定電位の電極でガードするようにしたので、光電変換素子以外からの光電変換素子へのリーク電流の影響を受けずに、高ＳＮ比で、優れたリニアリティで情報を読取ることのできるイメージセンサが得られる。

第１の発明は、有機化合物層で形成された光電変換層が陽極と陰極の間に狭持された光電変換素子と、光電変換素子で生成された信号電荷を検知する検知手段と、検知手段で検知した信号電荷を読み出す信号電荷読出手段と、を有する駆動回路と、を基板上に備えるイメージセンサであって、検知手段は、光電変換素子の陽極と陰極との電位差を所定の値になるように保ち、光電変換素子から生成される信号電荷を蓄積して検知する回路からなるようにしたものであり、電荷が光電変換素子に蓄積されず、また駆動回路による電荷の検出を電流積分方式として検出感度を高めることができる。

第２の発明は、第１の発明において、検知手段は、光電変換素子の陽極と陰極との電位差が０Ｖとなるように保つようにしたものであり、入射光に応じて発生した光電流に対するノイズ成分となる暗電流を低減させることができる。

第３の発明は、有機化合物層で形成された光電変換層が陽極と陰極の間に狭持された光電変換素子と、光電変換素子で生成された信号電荷を検知する検知手段と、検知手段で検知した信号電荷を読み出す信号電荷読出手段と、を有する駆動回路と、を基板上に備えるイメージセンサであって、光電変換素子の陽極、陰極、及び駆動回路の光電変換素子と接続される端子群とを１つの領域として、当該領域を一定電位の電位に維持するガード電極を設けた構成としたものであり、入射光に応じて発生した光電流に対するノイズ成分となる領域外からのリーク電流を低減させることができる。

第４の発明は、第３の発明において、一定電位の電極でガードされた領域内全ての電極電位を、ガード電極の電位と同じ値にする構成としたものであり、素子を構成する電極や配線からガード電極へのリーク電流も低減させることができる。

第５の発明は、第１〜第４のいずれか一の発明において、駆動回路は、単結晶シリコントランジスタによって構成されるＩＣチップとしたものであり、高速動作が可能となり、個体内および個体間での品質のばらつきを低減することができる。

第６の発明は、第１〜第４のいずれか一の発明において、駆動回路は、基板上に形成される多結晶シリコンまたはアモルファスシリコンの薄膜トランジスタとしたものであり、駆動回路をチップで実装する必要がなく、しかも光電変換素子と駆動回路との配線距離を短くすることができる。

以下、本発明の実施の形態について図面を用いて説明する。なお、以下に示す各実施の形態では、関連する点は相互に利用可能である。

（実施の形態１）
図１は、本発明の実施の形態１におけるイメージセンサの平面図、図２は本発明の実施の形態１におけるイメージセンサの光電変換素子の構成を模式的に示す断面図である。

図１において、１はイメージセンサ、２はイメージセンサ１の基板としてのガラス基板、３は有機材料で形成されたイメージセンサ１の光電変換素子であり、ガラス基板２上に複数並べて実装されている。

４は単結晶シリコンで形成された駆動回路を搭載したＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップ、５は光電変換素子３とＩＣチップ４とを接続する配線であり、ＩＣチップ４、配線５はガラス基板２上に実装されている。また、光電変換素子３はそれぞれ配線５でＩＣチップ４に電気的に接続されていると共に、所定数の光電変換素子３毎に１つのＩＣチップ４が対応し、ＩＣチップ４もガラス基板２上に複数実装されている。なお、図示しないが、ＩＣチップ４は、光電変換素子３で生成された信号電荷を検知する検知手段と、検知手段で検知した信号電荷を読み出す信号電荷読出手段と、を有する。

また、図２において、６はガラス基板２上に形成された光電変換素子３の第１電極としてのＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）陽極、７は電子供与性材料からなる電子供与性層および電子受容性材料からなる電子受容性層とで形成された光電変換素子３の有機光電変換層、８は光電変換素子３の第２電極としてのアルミニウム陰極（以下、「アルミ陰極」という）である。

ここで、上記イメージセンサの製造方法について説明する。

まず、スパッタリング法によりガラス基板２上に膜厚１５０ｎｍのＩＴＯ膜を成膜し、このＩＴＯ膜の上部にレジスト材（たとえば、東京応化製、ＯＦＰＲ−８００）をスピンコート法により塗布して厚さ５μｍのレジスト膜を形成する。そして、マスキング、露光、現像を行って、レジストをＩＴＯ陽極６およびその配線５の形状にパターニングする。

その後、このガラス基板２を６０℃、１８Ｎの塩酸水溶液中に浸潰し、レジスト膜が形成されていない部分のＩＴＯ膜をエッチングした後に水洗し、最後にレジスト膜を除去して、所定のパターン形状のＩＴＯ膜からなるＩＴＯ陽極６および配線５を形成する。

ついで、このガラス基板２を洗剤（たとえば、フルウチ化学社製、セミコクリーン）による５分間の超音波洗浄、純水による１０分間の超音波洗浄、アンモニア水（体積比）に対して過酸化水素水と水を１：５で混合した溶液による５分間の超音波洗浄、７０℃の純水による５分間の超音波洗浄の順に洗浄処理した後、窒素ブロアでガラス基板２に付着した水分を除去し、さらに２５０℃で加熱して乾燥させる。

続いて、このＩＴＯ陽極６が形成されたガラス基板２上に、ポリ（３，４）エチレンジオキシチオフェン／ポリスチレンスルフオネート（ＰＥＤＴ／ＰＳＳ）を０．４５μｍのフィルタを通して滴下し、スピンコート法によって均一に塗布する。その後、これを２００℃のクリーンオーブン中で１０分間加熱することで厚さ６０ｎｍの電荷輸送層（図示せず）を形成する。

ついで、電子供与性有機材料として機能するポリ（２−メトキシ−５−（２’一エチルヘキシルオキシ）−１，４−フェニレンビニレン）（ＭＥＨ−ＰＰＶ）および電子受容性材料として機能する［５，６］−フェニルＣ６１ブチリックアシッドメチルエステル（［５，６］−ＰＣＢＭ）とが重量比１：４からなるクロロベンゼン溶液をスピンコートした後、１００℃のクリーンオーブン中で３０分間加熱処理し、約１００ｎｍの有機光電変換層７を形成する。ここで、有機光電変換層７の製造方法としては、均質で平滑性の高い薄膜を安定して形成できるものであればどのようなものであってもよく、真空蒸着法、スパッタリング法などの各種真空プロセスや、スピンコート、ディッピング法、インクジェット法などのウェットプロセスなどを好適に用いることができる。使用する材料や構成などに応じて任意のプロセスを選択することが可能であるが、特に大掛かりな製造装置が不要なウェットプロセスで有機光電変換層７を形成した場合、量産性、低コスト性に優れ好ましい。

最後に、この有機光電変換層７の上部に０．２７ｍＰａ（＝２×１０^-6Torr）以下の真空度まで減圧した抵抗加熱蒸着装置内にて、ＬｉＦを約１ｎｍ、続いてアルミニウムを約１０ｎｍの膜厚で成膜してアルミ陰極８を形成する。

なお、ＭＥＨ−ＰＰＶはｐ型有機半導体であり、［５，６］−ＰＣＢＭはｎ型有機半導体で、光吸収により発生した励起子の電子はコンダクションバンドを拡散して［５，６］−ＰＣＢＭに、またホールはバレンスバンドを拡散してＭＥＨ−ＰＰＶに供与されて、これらのバンドを伝導して、それぞれアルミ陰極８およびＩＴＯ陽極６に伝導する。

この［５，６］−ＰＣＢＭは、修飾されたフラーレン類であり、電子移動度が非常に大きく、加えて電子供与材料であるＭＥＨ−ＰＰＶとの混合物が利用できることから、電子−ホール対の分離搬送を効率的に行うことができ、光電効率が高くなると共に低コストの作製が可能となるという利点がある。

以上のように構成されたイメージセンサの動作について、以下に図３、図４を用いて説明する。

図３は、本発明の実施の形態１におけるイメージセンサの一画素の構成を示す回路図であり、図４は、本発明の実施の形態１におけるイメージセンサの出力信号を示すタイミングチャートである。

図３において、９はオペアンプ、１０は蓄積コンデンサ、１１は蓄積コンデンサ１０に蓄積された電荷をリセットするリセットスイッチ、１２は蓄積した電圧値を読み出すための読み出し用スイッチである。ここで、蓄積コンデンサ１０は、オペアンプ９の反転入力端子と出力端子との間に配置され、積分回路を構成している。また、光電変換素子３のアルミ陰極８の電位がＶｒｅｆ１レベルとなるように、そしてオペアンプ９の非反転力入力端子の電位がＶｒｅｆレベル（ただし、Ｖｒｅｆ１＞Ｖｒｅｆ）となるように接続される。

なお、この図３では、ＩＣチップ４に搭載された駆動回路の検知手段の部分のみを示しており、信号電荷読出手段の部分は、従来公知の回路を使用することができるので、その図示を省略している。

図４のタイムチャートの時刻０〜Ｔａにおいて、まずリセットスイッチ１１を制御して、ＯＮ状態にすることで蓄積コンデンサ１０をリセットする。このときオペアンプ９の出力電圧はＶｒｅｆレベルとなる。

ついで、時刻Ｔａでリセットスイッチ１１を制御してＯＦＦ状態にする。このとき、有機材料で形成された光電変換素子３に入射光が入ると、光電流に光電変換され、その光電流はＩＴＯ陽極６および配線５を介して駆動回路を搭載したＩＣチップ４に流れ込む。このＩＣチップ４では、オペアンプ９の作用により、その２つの入力端子の両端の電位差が０になるように蓄積コンデンサ１０を介してフィードバックがかかり、蓄積コンデンサ１０にはこの光電流が蓄積される。これにより、オペアンプ９の出力レベルは流れ込んだ光電流量および蓄積コンデンサ１０の容量に応じてＶｒｅｆレベルから変化する（時刻Ｔａ〜Ｔｂ）。

その後、所定時間に達すると、読み出し用スイッチ１２を制御して、ＩＣチップ４の信号電荷読出手段によって、このオペアンプ９の出力が順次読み出される（時刻Ｔｂ〜Ｔｃ）。以上のようなリセット、蓄積、読み出し動作を繰り返すことで、各画素の情報を取り込むことができる。

上記したように、光電変換素子３のアルミ陰極８側はＶｒｅｆ１レベルに接続され、一方のＩＴＯ陽極６はオペアンプ９の作用によりＶｒｅｆレベルになるように制御されるので、光電変換素子３の両電極間は常に所定の電位差を有する逆バイアス状態となる。そのため、光電変換素子３とＩＣチップ４とを接続する配線５に伴って配線容量が増えても、光電変換素子３のＩＴＯ陽極６、配線５、オペアンプ９の反転入力端子は常に同電位に保たれる。その結果、光電流が配線容量によってロスすることなく、ＩＣチップ４の蓄積コンデンサ１０に蓄積されるので、信号レベルが減少することがない。また、このとき、光電変換素子３で光電変換された光電流は、光電変換素子３に印加される逆バイアス電圧によって加速されるため、取り出し効率が向上し、感度も向上する。さらに、光電変換素子３の両電極間の電位差（バイアス電圧）は常に所定のレベルに保たれるため、光電変換素子の変換効率も所定の値となり、入射光量に対する光電流値のリニアリティ特性も良好となる。

なお、実施の形態１においては、リニアセンサに適用した場合について説明したが、本発明のイメージセンサはリニアセンサへ適用するものに限定されるものではなく、エリアセンサにも同様に適用し得るものである。この場合には、信号の読出しを２個のスイッチング用トランジスタによるＸ−Ｙアドレス型とすればよい。

さらに、実施の形態１では、基板としてガラス基板２を用いていたが、第１電極（ＩＴＯ陽極６）、有機光電変換層７および第２電極（アルミ陰極８）を支持できるものであればどのようなものであってもよく、上記ガラス基板２のほかに、ポリエチレンテレフタレート、ポリカーボネート、ポリメチルメタクリレート、ポリエーテルスルフォン、ポリフッ化ビニル、ポリプロピレン、ポリエチレン、ポリアクリレート、非晶質ポリオレフィン、フッ素系樹脂などの各種高分子材料、さらにはシリコンウエハをはじめとする各種金属材料などを用いることができる。

また、有機光電変換層７を形成する電子供与性材料としては、フェニレンビニレンおよびその誘導体、フルオレンおよびその誘導体、特に骨格にキノリン基またはピリジン基を有するフルオレン系コポリマー（Ｐ０Ｆ６６、Ｐ１Ｆ６６、ＰＦＰＶ）、フルオレン含有アリールアミンポリマー、カルバゾールおよびその誘導体、インドールおよびその誘導体、ピレンおよびその誘導体、ピロールおよびその誘導体、ピコリンおよびその誘導体、チオフェンおよびその誘導体、アセチレンおよびその誘導体、ジアセチレンおよびその誘導体を繰り返し単位として有する重合体および他のモノマーとの共重合体、またデンドリマーとして総称される一群の高分子材料が用いられる。

また、高分子材料以外にも、たとえばポルフィン、テトラフェニルポルフィン銅、フタロシアニン、銅フタロシアニン、チタニウムフタロシアニンオキサイドなどのポリフィリン化合物や、１，１−ビス｛４−（ジ−Ｐ−トリルアミノ）フェニル｝シクロヘキサン、４，４’，４’’−トリメチルトリフェニルアミン、Ｎ，Ｎ，Ｎ’，Ｎ’−テトラキス（Ｐ−トリル）−Ｐ−フェニレンジアミン、１−（Ｎ，Ｎ−ジ−Ｐ−トリルアミノ）ナフタレン、４，４’−ビス（ジメチルアミノ）−２−２’−ジメチルトリフェニルメタン、Ｎ，Ｎ，Ｎ’，Ｎ’−テトラフェニル−４，４’−ジアミノビフェニル、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ジ−ｍ−トリル−４，４’−ジアミノビフェニル、Ｎ−フェニルカルバゾールなどの芳香族第三級アミンや、４−ジ−Ｐ−トリルアミノスチルベン、４−（ジ−Ｐ−トリルアミノ）−４’−〔４−（ジ−Ｐ−トリルアミノ）スチリル〕スチルベンなどのスチルベン化合物や、トリアゾールおよびその誘導体、オキサジザゾールおよびその誘導体、イミダゾールおよびその誘導体、ポリアリールアルカンおよびその誘導体、ピラゾリンおよびその誘導体、ピラゾロンおよびその誘導体、フェニレンジアミンおよびその誘導体、アニールアミンおよびその誘導体、アミノ置換カルコンおよびその誘導体、オキサゾールおよびその誘導体、スチリルアントラセンおよびその誘導体、フルオレノンおよびその誘導体、ヒドラゾンおよびその誘導体、シラザンおよびその誘導体、ポリシラン系アニリン系共重合体、高分子オリゴマー、スチリルアミン化合物、芳香族ジメチリディン系化合物、ポリ３−メチルチオフェンなども用いることができる。

また、有機光電変換層７を形成する電子受容性材料としては１，３−ビス（４−ｔｅｒｔ−ブチルフェニル−１，３，４−オキサジアゾリル）フェニレン（ＯＸＤ−７）などのオキサジアゾールおよびその誘導体、アントラキノジメタンおよびその誘導体、ジフェニルキノンおよびその誘導体、フラーレンおよびその誘導体、特にＰＣＢＭ（［６，６］−ｐｈｅｎｙｌ Ｃ６１ ｂｕｔｙｒｉｃ ａｃｉｄ ｍｅｔｈｙｌ ｅｓｔｅｒ）カーボンナノチューブおよびその誘導体などが用いられる。

有機光電変換層７の下に設けられる第１電極（陽極）として、本実施の形態１で用いたＩＴＯのほかに、ＡＴＯ（ＳｂをドープしたＳｎＯ₂）、ＡＺＯ（ＡｌをドープしたＺｎ
Ｏ）などの透明電極を用いることができる。さらには、Ａｌ，Ａｇ，Ａｕなどの金属薄膜といった光透過性の材料で構成することによって、光透過性を付与することも可能となる。これによって、光透過性の受光部を提供することもできる。

また、有機光電変換層７の上に設ける第２電極（陰極）として、本実施の形態１で用いたＡｌのほかに、Ａｇ，Ａｕ，Ｃｒ，Ｃｕ，Ｉｎ，Ｍｇ，Ｎｉ，Ｓｉ，Ｔｉなどの金属や、Ｍｇ−Ａｇ合金、Ｍｇ−Ｉｎ合金などのＭｇ合金や、Ａｌ−Ｌｉ合金、Ａｌ−Ｓｒ合金、Ａｌ−Ｂａ合金などのＡｌ合金などの薄膜を用いることができる。さらに、短絡電流の改善を図るために、有機光電変換層７と第２電極との間に金属酸化物、ＬｉＦをはじめとする金属フッ化物などの薄膜を導入する手法も好適に用いられる。さらには、第２電極（陰極）としてＩＴＯ，ＡＴＯ，ＡＺＯなどを使用することも可能である。

また、必要に応じて第１電極または第２電極と有機光電変換層７との間に、ＰＥＤＯＴ：ＰＳＳ（ポリチオフェンとポリスチレンスルホン酸の混合物）などの高分子材料をバッファ層として導入する素子構成、あるいはシリコン、チタニア、アルミナ、カーボン、ジルコニアなどの無機物を漏れ電流のブロック層として導入する素子構成も好適に用いることができる。

なお、実施の形態１では色分解する手段について記載していないが、Ｒ（Ｒｅｄ），Ｇ（Ｇｒｅｅｎ），Ｂ（Ｂｌｕｅ）の各色を色分解する手段としてカラーフィルタを用いてもよいし、カラーフィルタを用いずに、有機材料の分光特性を利用してもよい。

実施の形態１におけるイメージセンサによれば、有機材料からなる光電変換素子３のアルミ陰極８側の電位がＶｒｅｆ１レベルとされ、一方のＩＴＯ陽極６の電位がオペアンプ９の作用によってＶｒｅｆ１よりも低いＶｒｅｆレベルとなるように制御されるので、光電変換素子３の両電極間には所定の大きさの逆バイアス電圧が印加された状態となる。これにより、入射光に応じて発生した信号成分である光電流をより効率的に取り出すことができる。

また、光電変換素子３とＩＣチップ４とを接続する配線５に伴って配線容量が増えるが、光電変換素子３のＩＴＯ陽極６、配線５、およびオペアンプ９の反転入力端子は常に同電位に保たれるため、光電流が配線容量によりロスすることなくＩＣチップ４の蓄積コンデンサ１０に蓄積される。これにより、信号レベルが減少することがない。

さらに、光電変換素子３の両電極間の電位差（バイアス電圧）は常に所定のレベルに保たれるため、光電変換素子３の変換効率が所定の値となる。

以上により、所定のセンサ長に亘って所定の配列ピッチでシームレスに読取り可能で、しかも高ＳＮ比を有し、入射光量に対する優れたリニアリティを有するイメージセンサを得ることができるという効果を有する。

また、駆動回路を搭載したＩＣチップ４を単結晶シリコントランジスタで形成したので、移動度が高く高速動作が可能であるとともに、閾値のばらつきが小さく能力の均一性に優れ、個体内および個体間での品質のばらつきを低減することができる。その結果、信頼性、実用性に優れたイメージセンサを提供することができるという効果も有する。

（実施の形態２）
図５は、本発明の実施の形態２におけるイメージセンサの一画素の構成を示す回路図である。図５の構成は、実施の形態１の図３と基本的に同一であるので、その説明を省略する。

実施の形態２のイメージセンサ１ａが実施の形態１と異なるのは、図５において光電変換素子３のアルミ陰極８の電位を、オペアンプ９の非反転力端子と同じＶｒｅｆレベルに接続した点である。

この構成によって、光電変換素子３のＩＴＯ陽極６の電位も、オペアンプ９の作用によってＶｒｅｆレベルになるように制御される。その結果、光電変換素子３の両電極間は、実質的に電位差が０となる。これにより、入射光に応じて発生した光電流に対するノイズ成分となる暗電流を低減することができる。ただし、このとき、光電変換素子３の両電極間には逆バイアス電圧がかからないので、実施の形態１のようにバイアス電圧による取り出し効率向上の効果は見込めなくなるが、暗電流の低減分が大きくなるので、結果としてＳＮ比を向上させることができる。

実施の形態２におけるイメージセンサによれば、実施の形態１の効果に加え、光電変換膜の両電極にかかる電圧が０となるので、ノイズ成分となる暗電流を低減でき、その結果、さらなる高ＳＮ比での信号電荷の検知、蓄積時間の短縮が可能となる。

（実施の形態３）
図６は、本発明の実施の形態３におけるイメージセンサの光電変換素子と駆動回路の構成を示す図である。

図６において、２は光を透過する能力のあるガラス基板、６はガラス基板上に形成した画素サイズ規定する透明電極で構成したＩＴＯ陽極、８は光電変換素子の共通のアルミ陰極、４は単結晶シリコンで構成した駆動回路を搭載したＩＣチップ、４Ａは光電変換素子の各ＩＴＯ陽極６と接続されるＩＣチップ４の端子、４ＢはＩＣチップ４を動作させるに必要な電源や制御線が接続されるＩＣチップ４の端子、５は光電変換画素素子のＩＴＯ陽極６とＩＣチップ４とを接続する配線である。

さらに、Ｇで示したラインは、光電変換素子とＩＣチップ４の端子４Ａとを一つの領域としてこれを取り囲んだガード電極であり、アルミ陰極８と同じＶｒｅｆレベル（図示せず）に接続されている。Ｃ及びＶＤＤは、駆動回路７を動作させるための制御線及び電源ラインである。

ここで、イメージセンサの一画素の回路構成は、実施の形態２と同じであるから説明は省略する。

上記構成により、光電変換素子の各ＩＴＯ陽極６、共通のアルミ陰極８、配線５及びガード電極Ｇは、全て同電位Ｖｒｅｆレベルとなる。これにより、ガード電極で囲まれた領域外の異なる電位を持つ制御線Ｃや電源ラインＶＤＤ等から光電変換素子や配線へのリーク電流の影響を排除できるとともに、光電変換素子を構成する各ＩＴＯ陽極６やアルミ陰極８、及び配線５からのガード電極Ｇへのリーク電流も排除でき、さらに隣接する光電変換素子間のリーク電流も排除できるようになる。

実施の形態３におけるイメージセンサによれば、実施の形態２の効果に加え、ガード電極Ｇで囲まれた領域内は全て同電位となるので、ノイズ成分となる暗電流やリーク電流を低減でき、その結果、高ＳＮ比での信号電荷の検知、蓄積時間の短縮が可能となるという効果を有する。

（実施の形態４）
図７は、本発明の実施の形態４におけるイメージセンサの光電変換素子と駆動回路の構成を示す図である。

図７において、３は、赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ）を分光吸収する画素がそれぞれ一列に配置されたカラー対応の構成を有する光電変換素子、１３ａ，１３ｂは駆動回路である。

図７の例では、駆動回路１３ａは青色光を光電変換する画素の駆動回路であり、駆動回路１３ｂは赤色光と緑色光を光電変換する画素の駆動回路である。なお、実施の形態１の図３と同一の構成要素には、同一の符号を付して、その説明を省略する。

実施の形態４におけるイメージセンサ１ｂが実施の形態１と異なるのは、駆動回路１３ａ、１３ｂを、ガラス基板２上に多結晶シリコンやアモルファスシリコンからなる薄膜トランジスタによって一括して形成した点である。

このような構成によれば、実施の形態１のように、単結晶シリコンで形成された駆動回路を搭載したＩＣチップ４をベア実装する必要がないので、信頼性が高いイメージセンサ１ｂをさらに安価に生産することができる。

また、光電変換素子３の直ぐ近傍に駆動回路を形成することができ、さらに光電変換素子３を挟むようにその両側に駆動回路１３ａ、１３ｂを配置することもできるので、光電変換素子３と駆動回路１３ａ、１３ｂとの配線を短くすることができる。その結果、外部からのノイズの影響を低減することができる。

実施の形態４におけるイメージセンサによれば、実施の形態１の効果に加え、駆動回路を構成するシリコントランジスタを、多結晶シリコンまたはアモルファスシリコンの薄膜トランジスタで形成するようにしたので、ガラス基板上にＩＣチップを実装する必要がなく、安価で量産性に優れるイメージセンサを得ることができるという効果を有する。また、駆動回路１３ａ、１３ｂを薄膜トランジスタで形成することによって、光電変換素子３と駆動回路１３ａ、１３ｂとの配線５の距離が短くなり、外部からのノイズを低減できる。その結果、高ＳＮ比での信号電荷の検知を行うことができるとともに、蓄積時間の短縮を図ることができるという効果を有する。

本発明に係るイメージセンサは、物体の形状や画像などの各種情報を電気信号として取り出すスキャナ、ファックスなど装置に有用である。

本発明の実施の形態１におけるイメージセンサの平面図 本発明の実施の形態１における光電変換素子の模式的断面図 本発明の実施の形態１におけるイメージセンサの一画素の構成を示す回路図 本発明の実施の形態１におけるイメージセンサの出力信号を示すタイミングチャート 本発明の実施の形態２におけるイメージセンサの一画素の構成を示す回路図 本発明の実施の形態３におけるイメージセンサの光電変換素子と駆動回路の構成を示す図 本発明の実施の形態４におけるイメージセンサの光電変換素子と駆動回路の構成を示す図

符号の説明

１、１ａ、１ｂ、１ｃ イメージセンサ
２ ガラス基板
３ 光電変換素子
４ ＩＣチップ
４Ａ、４Ｂ 端子
５ 配線
６ ＩＴＯ陽極
７ 有機光電変換層
８ アルミ陰極
９ オペアンプ
１０ 蓄積コンデンサ
１１ リセットスイッチ
１２ 読み出し用スイッチ
１３ａ，１３ｂ 駆動回路

Claims (6)

1. 有機化合物層で形成された光電変換層が陽極と陰極の間に狭持された光電変換素子と、
   前記光電変換素子で生成された信号電荷を検知する検知手段と、前記検知手段で検知した信号電荷を読み出す信号電荷読出手段と、を有する駆動回路と、
   を基板上に備えるイメージセンサであって、
   前記検知手段は、前記光電変換素子の前記陽極と前記陰極との電位差を所定の値になるように保ち、前記光電変換素子から生成される信号電荷を蓄積して検知する回路からなることを特徴とするイメージセンサ。
2. 前記検知手段は、前記光電変換素子の前記陽極と前記陰極との電位差が０Ｖとなるように保つことを特徴とする請求項１に記載のイメージセンサ。
3. 有機化合物層で形成された光電変換層が陽極と陰極の間に狭持された光電変換素子と、
   前記光電変換素子で生成された信号電荷を検知する検知手段と、前記検知手段で検知した信号電荷を読み出す信号電荷読出手段と、を有する駆動回路と、
   を基板上に備えるイメージセンサであって、
   前記光電変換素子の陽極、陰極、及び前記駆動回路の光電変換素子と接続される端子群とを１つの領域として、当該領域を一定電位の電位に維持するガード電極を設けたことを特徴とするイメージセンサ。
4. 前記一定電位の電極でガードされた領域内全ての電極電位を、前記ガード電極の電位と同じ値にすることを特徴とする請求項３記載のイメージセンサ。
5. 前記駆動回路は、単結晶シリコントランジスタによって構成されるＩＣチップであることを特徴とする請求項１〜４、何れか一に記載のイメージセンサ。
6. 前記駆動回路は、前記基板上に形成される多結晶シリコンまたはアモルファスシリコンの薄膜トランジスタであることを特徴とする請求項１〜４、何れか一に記載のイメージセンサ。

Images