JP2021193810A - 撮像素子、画像読取装置及び画像形成装置 - Google Patents

Abstract

【課題】色毎の画素の配列内の位置によって受光素子に供給される電源電圧が異なってしまうことを防止することができる撮像素子を提供する。【解決手段】色毎にそれぞれ一方向に配列されて光電変換を行う複数の受光素子と、電源供給元から前記複数の受光素子に対して電源電圧を供給する複数の電源配線とを有し、前記複数の電源配線それぞれは、前記電源供給元から前記受光素子それぞれまでの形状が少なくとも色毎に略同じ形状に形成されている。【選択図】図４

Description

本発明は、撮像素子、画像読取装置及び画像形成装置に関する。

スキャナには、原稿からの反射光を光電変換する光電変換素子と、光電変換素子が出力するアナログ画像信号に対してＡ／Ｄ変換等の処理を行うアナログ処理部と、デジタル変換された画像データに対して各種補正を施す画像補正部と、ＬＶＤＳ等によって後段に画像データを転送する画像転送部とを有するものがある。

中でも、光電変換素子には従来ＣＣＤが多く使われていたが、近年の低電力化要求により、ＣＭＯＳリニアイメージセンサが注目されている。ＣＭＯＳリニアイメージセンサは、入射光をフォトダイオード（受光素子）によって光電変換する点ではＣＣＤと同じである。

しかし、ＣＣＤが電荷をシフトレジスタによって転送し、転送後に電荷検出部で電荷−電圧変換するのに対し、ＣＭＯＳリニアイメージセンサは画素内の電荷検出部において電圧信号に変換し、スイッチ、アナログバスを介して出力バッファから後段へ出力する点が異なる。ＣＭＯＳリニアイメージセンサは、ＣＣＤに対して駆動負荷がスイッチのみで済むために低消費電力であることが知られている。

また、特許文献１には、複数の単位画素がマトリックス配列をなして構成された画素配列部と、各単位画素で使用される電源電圧を供給する、画素配列部上に配置された複数の電源ラインとを備え、電源ラインが、画素配列部から映像信号を出力するためのスキャン方向と交差する方向に配置されたイメージセンサが開示されている。

しかしながら、従来のＣＭＯＳリニアイメージセンサでは、色毎の画素の配列方向に延びるように電源配線が形成され、色毎の画素の配列の一端側から電源電圧が供給されていたため、他端側の受光素子ほど電源電圧が降下してしまい、画像データにムラが発生してしまうという問題があった。

本発明は、上記に鑑みてなされたものであって、色毎の画素の配列内の位置によって受光素子に供給される電源電圧が異なってしまうことを防止することができる撮像素子、画像読取装置及び画像形成装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、色毎にそれぞれ一方向に配列されて光電変換を行う複数の受光素子と、電源供給元から前記複数の受光素子に対して電源電圧を供給する複数の電源配線とを有し、前記複数の電源配線それぞれは、前記電源供給元から前記受光素子それぞれまでの形状が少なくとも色毎に略同じ形状に形成されていることを特徴とする。

本発明によれば、色毎の画素の配列内の位置によって受光素子に供給される電源電圧が異なってしまうことを防止することができるという効果を奏する。

図１は、画像形成装置などに実装された撮像素子と周辺の構成を示す構成図である。 図２は、比較例における撮像素子内の電源配線を示す図である。 図３は、図２に示した比較例の撮像素子における主走査方向の電源電圧の分布を示すグラフである。 図４は、実施の形態にかかる撮像素子の電源配線の第１例を示す図である。 図５は、実施の形態にかかる撮像素子の電源配線の第２例を示す図である。 図６は、実施の形態にかかる撮像素子の電源配線の第３例を示す図である。 図７は、実施の形態にかかる撮像素子の電源配線の第４例を示す図である。 図８は、実施の形態にかかる撮像素子の電源配線の第５例を示す図である。 図９は、撮像素子を有する画像読取装置を備えた画像形成装置の概要を示す図である。

以下に添付図面を参照して、撮像素子の実施の形態を詳細に説明する。図１は、例えば画像読取装置又は画像形成装置などに実装された撮像素子１０及びその周辺の構成を示す構成図である。撮像素子１０は、デジタル出力型のＣＭＯＳカラーリニアイメージセンサであり、ＣＰＵ１１の制御に応じて動作する。

図１に示すように、撮像素子１０は、例えば光電変換部１２、信号処理部１４及び制御部１６を有する。光電変換部１２は、Ｒ，Ｇ，Ｂ（図示しないフィルタによる）の色毎にそれぞれ一方向に配列されたＮ個（１〜ｎ）の受光素子（フォトダイオード）１２０、１２２、１２４を有する。また、撮像素子１０は、Ｒ，Ｇ，Ｂの３つの受光素子１２０、１２２、１２４が１つのカラムに含まれ、カラム毎に光電変換した信号を出力するように構成されている。以下、受光素子１２０、１２２、１２４がそれぞれ配列されている方向を、画像読取装置に撮像素子１０が実装された場合の主走査方向（単に主走査方向）と記すことがある。

信号処理部１４は、Ｎ個のＰＧＡ（Programmable Gain Amplifier：増幅部）１４０、及びＮ個のＡ／Ｄ変換器（ＡＤＣ）２０を有し、光電変換部１２がカラム毎に出力するアナログ信号を増幅し、デジタル信号に変換して出力する。以下、実質的に同一の構成部分には、同一の符号が付してある。

次に、撮像素子１０の各画素（それぞれ受光素子を含む）に対して電源電圧を供給するチップ内の電源配線について説明する。まず、比較例におけるＣＭＯＳリニアイメージセンサ（撮像素子）内の電源配線について説明する。図２は、比較例における撮像素子内の電源配線を示す図である。なお、図２においては、制御信号線等は示していない。

図２に示すように、比較例の撮像素子は、Ｒ，Ｇ，Ｂの色毎にそれぞれ一方向に配列されたＮ個（１〜ｎ）の画素３４、３２、３０（受光素子１２４、１２２、１２０をそれぞれ含む）を有する。電源供給元４０は、撮像素子（チップ）内において位置が異なっても電位差がほとんど生じないように十分な面積と幅を有し、外部から供給される電源電圧（Ｖｄｄ）をチップ内に略均等に供給する。それぞれＮ個の画素３０、３２、３４は、電源供給元４０から色毎に電源配線４００を介して電源電圧の供給を受ける。

また、図２においては、電源供給元４０に近い側からｎ番目の画素がＰｉｘｎで表されている。主走査方向の画素数Ｎは、画像読取装置の所望の読取サイズと読取解像度によって決定されるが、例えばＡ３サイズの原稿の短辺２９７ｍｍを６００ｄｐｉ（１インチ当り６００ドット）で読み取るためには、およそＮ＝７０００画素が必要となる。撮像素子１０は、画像読取装置に実装される場合の副走査方向に、Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅの色毎に計３ラインの画素の配列がある。

図２に示したように、画素３０、３２、３４それぞれに対して主走査方向の片側から電源電圧が供給されると、電源供給元４０に近いＰｉｘ１、Ｐｉｘ２から遠ざかるに従って、電源配線４００のインピーダンスが増加するために電圧降下が大きくなる。

図３は、図２に示した比較例の撮像素子における主走査方向の電源電圧Ｖｄｄの分布を示すグラフである。図２に示した比較例の撮像素子では、図３に示したように、電源供給元４０から主走査方向の他端へ進むに従って電圧降下が発生する。つまり、画素特性が電源電圧に依存して変化（悪化）することが考えられ、その場合には電源電圧Ｖｄｄの降下と共に主走査方向で画像データにムラが発生してしまう。なお、図３に示した電源電圧Ｖｄｄの分布は、副走査方向に同様の電源配線が構成される場合には、副走査方向にも同様に生じる。

次に、実施の形態にかかる撮像素子１０内の電源配線について説明する。図４は、実施の形態にかかる撮像素子１０内の電源配線の第１例を示す図である。なお、図４においては、制御信号線等は示していない。

撮像素子１０内の電源配線の第１例では、主走査方向の画素位置によらず、画素３０、３２、３４に対する電源配線４０２の長さを色毎に同じにするために、撮像素子１０の主走査方向の長さと同等の長さの電源供給元４２が配置されている。なお、電源供給元４２等は、いずれも撮像素子（チップ）内において位置が異なっても電位差がほとんど生じないように十分な面積と幅を有し、外部から供給される電源電圧（Ｖｄｄ）をチップ内に略均等に供給するものとする。

電源配線４０２は、主走査方向に配列されたそれぞれＮ個の画素３０、３２、３４と同じ数となるようにＮ本形成されている。各電源配線４０２は、電源供給元４２から画素３０、３２、３４（受光素子１２０、１２２、１２４）それぞれまでの形状が色毎に略同じ形状に形成されている。また、各電源配線４０２は、主走査方向に略平行な電源供給元４２の端部から、主走査方向に対して略直交する方向に延びるように形成されている。

よって、それぞれＮ個の画素３０、３２、３４は、色毎に電源供給元４２からの電源配線４０２の長さが均等となり、配線インピーダンスが同等となって、主走査方向の電源電圧の分布が均一となる。

図５は、実施の形態にかかる撮像素子１０内の電源配線の第２例を示す図である。なお、図５においては、制御信号線等は示していない。

撮像素子１０内の電源配線の第２例では、電源供給元４２から各画素３０、３２、３４に対し、電源配線４０４、４０６、４０８がそれぞれ独立に設けられている。また、各電源配線４０４、４０６、４０８は、電源供給元４２から画素３０、３２、３４（受光素子１２０、１２２、１２４）それぞれまでの形状が色毎に略同じ形状に形成されている。また、各電源配線４０４、４０６、４０８は、主走査方向に略平行な電源供給元４２の端部から、主走査方向に対して略直交する方向に延びるように形成されている。

よって、撮像素子１０内の電源配線の第２例では、ある色の画素が電力消費を行っても、他の色の電源配線にその消費電流が流れることはない。つまり、撮像素子１０内の電源配線の第２例は、色間のクロストークを防止することができる。

図６は、実施の形態にかかる撮像素子１０内の電源配線の第３例を示す図である。なお、図６においては、制御信号線等は示していない。

撮像素子１０内の電源配線の第３例では、撮像素子１０内の電源配線の第２例に示した構成に加えて、各増幅部１４０及び各Ａ／Ｄ変換器２０に対しても、それぞれ電源配線４１０及び電源配線４１２がそれぞれ独立に設けられている。また、各電源配線４１０、４１２は、電源供給元４２から増幅部１４０及びＡ／Ｄ変換器２０それぞれまでの形状が略同じ形状に形成されている。また、各電源配線４１０、４１２は、主走査方向に略平行な電源供給元４２の端部から、主走査方向に対して略直交する方向に延びるように形成されている。

図７は、実施の形態にかかる撮像素子１０内の電源配線の第４例を示す図である。なお、図７においては、制御信号線等は示していない。

撮像素子１０内の電源配線の第４例では、電源供給元４２に平行に電源供給元４４が設けられており、電源供給元４２及び電源供給元４４から電源配線４１４、４１６、４１８を介して各画素３０、３２、３４に電源電圧Ｖｄｄが供給される。また、各電源配線４１４、４１６、４１８は、電源供給元４２及び電源供給元４４から画素３０、３２、３４（受光素子１２０、１２２、１２４）それぞれまでの形状が色毎に略同じ形状に形成されている。また、各電源配線４１４、４１６、４１８は、主走査方向に略平行な電源供給元４２の端部及び電源供給元４４の端部それぞれから、主走査方向に対して略直交する方向に延びるように形成されている。

よって、撮像素子１０内の電源配線の第４例では、色間の配線インピーダンスの差異を抑えて電圧降下を抑え、色間の特性差を軽減することができる。

図８は、実施の形態にかかる撮像素子１０内の電源配線の第５例を示す図である。なお、図８においては、制御信号線等は示していない。

撮像素子１０内の電源配線の第５例では、電源供給元４６ｒ、４６ｇ、４６ｂが色毎に設けられている。また、撮像素子１０内の電源配線の第５例では、電源供給元４６ｇの端部がＲｅｄの画素列（各画素３４）とＧｒｅｅｎの画素列（各画素３２）との間に形成されている。また、撮像素子１０内の電源配線の第５例では、電源供給元４６ｂの端部がＧｒｅｅｎの画素列（各画素３２）とＢｌｕｅの画素列（各画素３０）との間に形成されている。つまり、電源供給元４６ｇ、４６ｂは、画素列（ライン）間の非画素領域に設けられている。電源供給元４６ｒ、４６ｇ、４６ｂから各画素３０、３２、３４へそれぞれ電源電圧を供給する電源配線４２０それぞれは、画素毎に独立に設けられている。

また、各電源配線４２０は、電源供給元４６ｒ、４６ｇ、４６ｂいずれかから画素３０、３２、３４（受光素子１２０、１２２、１２４）それぞれまでの形状が略同じ形状に形成されている。また、各電源配線４２０は、主走査方向に略平行な電源供給元４６ｒ、４６ｇ、４６ｂの端部それぞれから、主走査方向に対して略直交する方向に延びるように形成されている。具体的には、全ての画素３０、３２、３４に対し、それぞれ電源配線４２０の配線インピーダンスが同等であり、かつ独立に電源電圧Ｖｄｄが供給される。従って、画素３０、３２、３４は、他の画素に流れる電流によって電圧降下が生じることがない。このように、撮像素子１０内の電源配線の第５例では、主走査方向と副走査方向のいずれについても電源電圧Ｖｄｄの分布が均一になる。撮像素子１０内の電源配線の第５例は、リニアイメージセンサには画素列（ライン）間にギャップがあるために可能な構成であり、エリアイメージセンサでは効率的に実現できない構成である。

なお、撮像素子１０内の電源配線の構成は、第１例から第５例に示した構成に限定されることなく、これらを任意に組み合わせた構成であってもよい。

次に、実施形態にかかる撮像素子１０を有する画像読取装置を備えた画像形成装置について説明する。図９は、撮像素子１０を有する画像読取装置６０を備えた画像形成装置５０の概要を示す図である。画像形成装置５０は、画像読取装置６０と画像形成部７０とを有する例えば複写機やＭＦＰ（Multifunction Peripheral）などである。

画像読取装置６０は、例えば撮像素子１０、ＬＥＤドライバ（ＬＥＤ＿ＤＲＶ）６００及びＬＥＤ６０２を有する。ＬＥＤドライバ６００は、制御部１６が出力するライン同期信号などに同期して、ＬＥＤ６０２を駆動する。ＬＥＤ６０２は、原稿に対して光を照射する。撮像素子１０は、ライン同期信号などに同期して、原稿からの反射光を受光して図示しない複数の受光素子が電荷を発生させて蓄積を開始する。そして、撮像素子１０は、ＡＤ変換等を行った後に、パラレルシリアル変換回路などを介して画像データを画像形成部７０に対して出力する。

画像形成部７０は、処理部８０とプリンタエンジン８２とを有し、処理部８０とプリンタエンジン８２とがインターフェイス（Ｉ／Ｆ）８４を介して接続されている。

処理部８０は、ＬＶＤＳ８００、画像処理部８０２及びＣＰＵ１１を有する。ＣＰＵ１１は、撮像素子１０などの画像形成装置５０を構成する各部を制御する。また、ＣＰＵ１１（又は制御部１６）は、各受光素子が受光量に応じて電荷を発生させることを略同時に開始するよう制御する。

撮像素子１０は、ＬＶＤＳ８００に対して例えば画像読取装置６０が読取った画像の画像データ、ライン同期信号及び伝送クロックなどを出力する。ＬＶＤＳ８００は、受入れた画像データ、ライン同期信号及び伝送クロックなどをパラレル１０ビットデータに変換する。画像処理部８０２は、変換された１０ビットデータを用いて画像処理を行い、画像データなどをプリンタエンジン８２に対して出力する。プリンタエンジン８２は、受入れた画像データを用いて印刷を行う。

このように、画像形成装置５０は、撮像素子１０を有する画像読取装置６０を備えているので、少なくとも色毎に電源供給元から各画素への電源配線の長さ（形状）が均等となり、色毎の画素の配列内の位置によって受光素子に供給される電源電圧が異なってしまうことを防止することができる。

１０ 撮像素子
１１ ＣＰＵ
１２ 光電変換部
１４ 信号処理部
１６ 制御部
２０ Ａ／Ｄ変換器
３０、３２、３４ 画素
４０、４２、４４、４６ｒ、４６ｇ、４６ｂ 電源供給元
５０ 画像形成装置
６０ 画像読取装置
７０ 画像形成部
１２０、１２２、１２４ 受光素子
１４０ ＰＧＡ
４００〜４２０ 電源配線

特開２００６−２２９９３５号公報

上述した課題を解決し、目的を達成するために、本発明は、色毎にそれぞれ一方向に配列されて光電変換を行う画素領域を形成する複数の受光素子と、前記一方向に平行な複数の電源供給元に共通して設けられ、前記複数の電源供給元から前記複数の受光素子に対して電源電圧をそれぞれ供給する複数の電源配線とを有し、前記複数の電源配線それぞれは、前記複数の受光素子のそれぞれに対して接続されており、前記複数の電源供給元のそれぞれの端部から前記色毎の前記画素領域の前記複数の受光素子それぞれまでの長さが前記複数の電源供給元毎に同じ長さに形成されており、前記複数の電源配線のそれぞれは、前記電源供給元のそれぞれの端部から、前記一方向に対して交わる方向に延びるように形成されていることを特徴とする。

Claims (9)

1. 色毎にそれぞれ一方向に配列されて光電変換を行う複数の受光素子と、
   電源供給元から前記複数の受光素子に対して電源電圧を供給する複数の電源配線と
   を有し、
   前記複数の電源配線それぞれは、
   前記電源供給元から前記受光素子それぞれまでの形状が少なくとも色毎に略同じ形状に形成されていること
   を特徴とする撮像素子。
2. 前記複数の電源配線は、
   前記一方向に略平行な前記電源供給元の端部から、前記一方向に対して略直交する方向に延びるように形成されていること
   を特徴とする請求項１に記載の撮像素子。
3. 前記複数の電源配線は、
   前記一方向に略平行な前記電源供給元の複数の端部それぞれから、前記一方向に対して略直交する方向に延びるように形成されていること
   を特徴とする請求項１に記載の撮像素子。
4. 前記電源供給元の端部の少なくともいずれかは、
   第１の色の前記一方向に配列されて光電変換を行う前記複数の受光素子の少なくともいずれかと、第２の色の前記一方向に配列されて光電変換を行う前記複数の受光素子の少なくともいずれかとの間に形成されていること
   を特徴とする請求項１乃至３のいずれか１項に記載の撮像素子。
5. 前記複数の電源配線は、
   前記複数の受光素子それぞれに対して独立に設けられていること
   を特徴とする請求項１乃至４のいずれか１項に記載の撮像素子。
6. 前記複数の受光素子が光電変換した電気信号をデジタル信号に変換する複数のＡＤ変換器と、
   前記電源供給元から前記複数のＡＤ変換器それぞれに対して電源電圧を供給し、それぞれの形状が略同じ形状に形成されている他の複数の電源配線と
   をさらに有することを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子。
7. 前記複数の受光素子が光電変換した電気信号を増幅する複数の増幅部と、
   前記電源供給元から前記複数の増幅部それぞれに対して電源電圧を供給し、それぞれの形状が略同じ形状に形成されている他の複数の電源配線と
   をさらに有することを特徴とする請求項１乃至６のいずれか１項に記載の撮像素子。
8. 請求項１乃至７のいずれか１項に記載の撮像素子を有することを特徴とする画像読取装置。
9. 請求項８に記載の画像読取装置と、
   前記画像読取装置が読取った画像を形成する画像形成部と、
   を有することを特徴とする画像形成装置。

Images