CN107112353A - 反向传导半导体装置 - Google Patents

反向传导半导体装置 Download PDF

Info

Publication number
CN107112353A
CN107112353A CN201580070745.8A CN201580070745A CN107112353A CN 107112353 A CN107112353 A CN 107112353A CN 201580070745 A CN201580070745 A CN 201580070745A CN 107112353 A CN107112353 A CN 107112353A
Authority
CN
China
Prior art keywords
layer
region
reverse conduction
master
bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580070745.8A
Other languages
English (en)
Other versions
CN107112353B (zh
Inventor
L.斯托拉斯塔
C.科瓦斯塞
M.勒加洛
M.拉希莫
A.科普塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of CN107112353A publication Critical patent/CN107112353A/zh
Application granted granted Critical
Publication of CN107112353B publication Critical patent/CN107112353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7819—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

一种具有活动单元区域（10）和端接区域（12）的反向传导MOS装置（1）被提供。在第一和第二主侧（20、25）之间。活动单元区域（10）包括带有第二传导性类型的基极层（4）的多个MOS单元（11）。在第一主侧（20）上，具有与基极层（4）相比更高的最大掺杂浓度的第二传导性类型的条（8）被布置在活动单元区域（10）和端接区域（12）之间，其中条（8）被电连接到第一主电极（2）。在端接区域（12）中的第一主侧（20）上，第二传导性类型的可变横向掺杂层（7）被布置。第二传导性类型的保护层（9）被布置在可变横向掺杂层（7）中，所述保护层（9）具有与附连于保护层（9）的区域中的可变横向掺杂层的最大掺杂浓度相比更高的最大掺杂浓度。

Description

反向传导半导体装置
技术领域
本发明涉及功率电子学的领域，并且更具体涉及根据权利要求1的序言的反向传导MOS装置。
背景技术
在US8212283B2中，一种采取双模式绝缘栅极晶体管（BIGT）160的形式的现有技术反向传导绝缘栅极双极晶体管（RC-IGBT）被描述（在图1中示出），其包括在普通半导体芯片上的绝缘栅极双极晶体管（IGBT）和续流二极管，所述芯片的部分形成带有漂移层掺杂浓度和漂移层厚度53的（n-）掺杂漂移层5。RC-IGBT包括阳极侧27（第二主侧）和阴极侧20（第一主侧），而阳极侧27被布置在芯片的阴极侧20的对面。
漂移层厚度53是带有漂移层掺杂浓度的芯片的那个部分的阳极和阴极侧27和20之间的最大垂直距离。
n掺杂源区域3、p掺杂基极层4以及具有电传导栅极层62和使栅极层62与任何掺杂层绝缘的绝缘层（包括第一和第二绝缘层64、66）的栅极电极6以及阴极电极2（第一主电极）被布置在阴极侧20处。
反向传导半导体装置包括是芯片中的面积（area）的活动单元区域10，其包含源区域3、基极层4或栅极层62中的任何并被布置在源区域3、基极层4或栅极层62中的任何之下。
在此种BIGT中，与漂移层的漂移层掺杂浓度相比更高的掺杂浓度的n掺杂第一层50和p掺杂阳极层55被交替布置在阳极侧27上。第一层50包括至少一个或多个n掺杂第一区域51，其中每个第一区域具有第一区域宽度52。每个第一区域宽度52比漂移层厚度53更小。
阳极层55包括至少一个或多个p掺杂第二区域56和至少一个或多个p掺杂先导区域58，其中每个第二区域56具有第二区域宽度57且每个先导区域58具有先导区域宽度59（图3）。至少一个第二区域56是阳极层55的那个部分，其不是至少一个先导区域58，这将在下文中被定义。
混合区域包括至少一个第一和第二区域51、56。混合区域被布置在先导区域58和活动区域边界之间，并具有基极层厚度53的至少一倍的宽度。图2示出通过图1的图1的线A'- A'的切割（cut)，其示出此种混合区域。
任何区域（第一、第二或先导区域）具有区域宽度和由区域边界所围绕的区域面积。最短距离应是所述区域面积之内的点和所述区域边界上的点之间的最小长度。每个区域宽度被定义为所述区域之内所有（即，任何可能的）最短距离的最大值的两倍。
每个先导区域面积是p掺杂面积，其中被布置在先导区域58的边界上的任何两个第一区域51具有比漂移层厚度53的两倍更小的在先导区域边界上的两个相邻的第一区域51之间的距离。先导区域宽度59是漂移层厚度53的至少两倍。在示范性实施例中，漂移层厚度53是至少100 µm（对于大约1200 V的装置）、至少300 µm（对于大约2500 V的装置）和至少500 um（对于大约4500V的装置）。因此，先导区域宽度是至少200 µm、至少600 µm或至少1000 µm。至少一个先导区域58的总面积在活动区域的面积的10 %和30 %之间。
先导区域58在先导区域边界上由第一区域51横向围绕，第一区域51具有比漂移层厚度53的两倍更少的彼此之间的距离，该距离示范性地比漂移层厚度53的一倍更小。没有n掺杂区域51被包围（enclosed）在该p掺杂先导区域58中。那意味着在平行于阳极侧27的平面中至少一个第一区域51围绕至少一个先导区域58，使得n掺杂面积（即，一个或多个第一区域）围绕至少一个先导区域58，该n掺杂面积具有比漂移层厚度53的两倍更少的至少一个开口（即，其中p掺杂第二区域56被布置）或该n掺杂面积不具有此类开口。这应包含如下选项：第一区域51是在平行于阳极侧27的平面中围绕先导区域58的连续区域，或通过使第一区域51形成为具有比漂移层厚度53的两倍更小的开口的打开的环。通过具有在先导区域58周围的n掺杂面积，具有比漂移层厚度53的两倍更少的宽度（并因此形成第二区域56）的p掺杂面积被布置。
在先导区域58中，没有第一区域被布置或被包围。跨先导区域58（即，在先导区域边界上），第一区域51具有比漂移层厚度53的两倍更多的距离。那意味着先导区域58可由具有到彼此的更小距离的第一区域51来包围，但是跨先导区域面积，任何两个第一区域51之间的距离比漂移层厚度53的两倍更大。在其它示范性实施例中，每个先导区域面积具有比漂移层厚度53的2.5倍（特别地为3倍或4倍）更大的宽度。
先导区域具有先导区域面积，使得具有漂移层厚度53的至少两倍的直径的圆（p掺杂面积）能够在平行于阳极侧27的平面中被放置到先导区域中在整个区域面积上。
至少一个先导区域58以存在先导区域边界到活动区域边界580之间的漂移层厚度53的至少一倍（图3）的最小距离的这样的方式被布置在活动区域10的中央部分中。先导区域58代表先导IGBT区域，其由带有交替的第一和第二掺杂区域51、56的缩短的区域（混合区域）来围绕。至少一个先导区域58被布置在装置的中央部分中，使得混合区域横向围绕至少一个先导区域58。
通过引入带有与第一和第二区域51、56相比大大增加的尺寸的先导区域58，被专用为单独IGBT区域且未以二极管模式在操作的区域被创建。p类型先导区域58确保BIGT的自由快速回跳（snap-back free）操作。先导区域58能够还被用来给予更多自由度（freedom）以确定IGBT对二极管面积的比率并从仅涉及小的第二区域56的标准途径解耦该设计方面。
先导区域58代表先导IGBT区域，其消除在低电流的快速回跳影响。BIGT的快速回跳影响取决于漂移层的电阻，该漂移层的电阻转而取决于漂移层53的厚度和电阻率。对于具有更大的漂移层厚度53的装置，跨漂移层的电压降更大。因此，总导通状态（on-state）电压降对于此类装置也是更高的，以及快速回跳影响发生在更高电压。
引入足够大的p掺杂区域（先导区域）能够避免高电压IGBT装置中的此种快速回跳影响。该先导区域58和活动区域的边界之间的最小距离对于好的热性能和装置SOA的改善是不可或缺的，因为先导IGBT未包含芯片的过渡部分，例如从活动到端接区域（termination region）的那些。此外，通过使用先导区域58，快速回跳行为相比于分布的更小先导区域被改善。
第一和第二区域51、56形成主缩短的区域，包含在其中的硅面积在IGBT和二极管模式两者中被利用。
n掺杂阳极在关断期间缩短（第一层）传导电子电流并引起FCE影响，这极大改善BIGT装置的关断柔软度（softness）。
在现有技术反向传导（RC）-IGBT或BIGT装置中，MOS单元的p-基极层被利用为内部续流PIN二极管的阳极区域。MOS单元在带有更深和更高掺杂p-条的端接区域处被端接，其还充当附加的二极管阳极区域。这些附加的p-条未由MOS信道来缩短，并因此对于实现自由快速回跳二极管模式特性是不可或缺的，如在专利申请US 2013/0099279 A1中被描述的。然而，续流二极管的SOA由p-条与在BIGT/RC-IGBT的活动面积周围的面积中的端接区域接触的设计强烈影响。
RC IGBT和BIGT的标准设计使用附加的p-条，该附加的p-条相比于MOS单元的p-基极层被更高掺杂并被更深地扩散。它们接触某面积中的p基极层，在该面积中没有MOS信道是可形成的。
在续流二极管在传导时，p-条和端接充当阳极区域并将空穴注入到n-漂移层中。在反向恢复期间，电场最大值接近深且高掺杂p条，且作为结果，反向电流在这些面积中变得浓缩。因此，电流细丝（filament）（其中空穴被高浓缩在小的面积中）被创建在p条的弯曲部分处。由于这个，局部高温度被创建在细丝中，这可能导致装置破坏并因此降低二极管模式SOA，如由热力学仿真（图4）中的现有技术曲线所示出的。
Chen在“A snapback suppressed RC-IGBT with built-in diode by utilizingedge termination”Superlattices和Microstructures，卷70，109-116中示出一种在中央区域中具有纯粹IGBT区域的现有技术RC-IGBT。该IGBT区域由纯粹二极管区域来围绕，该纯粹二极管区域被建立在p掺杂条（其被电连接到阴极电极）和第二主侧上的n掺杂层之间。在围绕二极管区域的端接区域中，具有与p条相同深度的场环被布置。这些场环结构具有280µm的宽度，所述极大宽度被对于电场的降低被需要。
WO 2014/054319A1示出在第一主侧上包括p掺杂扩散区域的IGBT，所述p掺杂扩散区域通过从活动单元区域增加距离而已增加彼此之间的距离。靠近活动单元区域的内部（inner）p区域被连接到阴极电极，而在外部区域中，p区域通过漂移层彼此之间分开，使得它们起场环的作用。
为了将电场与此类隔离场环结构端接，需要更大数量的场环，其连同场环之间的距离导致宽端接区域。
发明内容
本发明的目的是要提供一种反向传导MOS装置，该反向传导MOS装置具有在二极管模式中的装置的改善的关断能力。
该目的由根据权利要求1的反向传导MOS装置来实现。
发明的反向传导MOS装置具有第一主侧上的第一主电极和与第一主侧相对的第二主侧上的第二主电极。该装置具有活动单元区域和横向围绕活动单元区域直到装置的边缘的端接区域。活动单元区域包括多个MOS单元，该MOS单元中的每个包括在第一主和第二主侧之间的第一传导性类型的源层、与第一传导性类型不同的第二传导性类型的基极层、第一传导性类型的漂移层和第一传导性类型的第一层，其与漂移层相比被更高掺杂。在每个MOS单元中，栅极电极被布置在第一主侧上。
在第一主侧上，第二传导性类型的条（其具有与基极层相比更高的最大掺杂浓度）被布置在活动单元区域和端接区域之间，并在平行于第一主侧的平面中包围活动单元区域。条经由第二传导性类型的基极层或通过直接接触被电连接到第一主电极。
在端接区域中的第一主侧上，第二传导性类型的可变横向掺杂层被布置，其中对于在可变横向掺杂层中的所有深度，掺杂浓度朝装置的边缘减少。可变横向掺杂层被连接到条，使得雪崩能够开始于条处并随后通过可变横向掺杂层朝保护层传播。
在第一主侧上，第二传导性类型的保护层被布置在可变横向掺杂层中，所述保护层具有与附连于保护层的区域中的可变横向掺杂层的最大掺杂浓度相比更高的最大掺杂浓度。
由于附加的p-条，IGBT的高关断能力能够被获得，以及二极管模式中的自由快速回跳特性能够被启用。
VLD层被用于降低端接区域中的电场。当VLD层被连接到条时，以及当保护层被嵌入在VLD层中时，电场在小的距离中被降低，即，对于具有宽场环结构的需要。
由于高掺杂保护层的引入，空穴未被指引到在条和可变横向掺杂层之间的接口处的小的点（spot）面积中，但是它们在保护层之内被更宽传播，且附加的电阻被引入到细丝路径中，这降低细丝电流。通过具有带有多个保护区域的保护层，示范性地具有围绕活动单元区域环形的区域（保护环），该影响能够进一步被增强，其中的每个包围活动单元区域且其通过更低掺杂VLD层彼此之间分开。更远离条区域的保护区域将更接近于条区域的保护区域包围在平行于第一主侧的平面中。通过将保护区域嵌入在VLD层中，在平行于第一主侧的平面中，（第二传导性类型的）调制掺杂分布（profile）被实现，其中与在保护区域中间的VLD层处相比，在此类保护区域处存在更高的掺杂浓度。在示范性实施例中，该装置具有高达5个保护环或3个和5个之间的保护环作为保护区域。
该影响导致端接区域中的最大温度的急剧降低，即，在如图4中所示出的细丝中。发明的RC-IGBT1含有带有减少的宽度的五个保护区域，以及发明的RC-IGBT2含有带有不变宽度的两个保护区域。在关于现有技术装置的相同电压和电流，空穴电流被传开且未集中到狭窄细线中。作为结果，装置中的峰值温度被降低（这转而提供二极管的好得多的关断能力），以及二极管模式中的好得多的SOA性能是可取得的。
本发明结合在带有小的端接宽度（即，在从活动单元区域增加距离的方向上具有小的宽度）的装置中使温度保持低的优点。
本发明能够被应用于反向传导MOS装置，即，应用于具有MOS单元并实现反向传导模式的装置。那意味着：对于带有n- MOS信道的MOS，n掺杂第一层被布置在第二主侧上；以及对于p- MOS，p掺杂第一层被布置在第二主侧上。此种发明的RC MOS装置能够是MOSFET或RC-IGBT。RC-IGBT可还被设计为BIGT。
本发明主题的另外的优选实施例被公开在从属权利要求中。
附图说明
本发明的主题将参考附图在下文中被更详细解释，其中：
图1 示出现有技术反向传导IGBT上的截面图；
图2 示出现有技术反向传导IGBT的第一和第二区域的结构的平面图；
图3 示出另一个现有技术反向传导IGBT的第一和第二区域的结构的平面图；
图4 为在二极管模式关断期间现有技术装置和发明的装置的细线中的温度的时间相关性；
图5 示出具有三个保护区域的发明的反向传导MOSFET上的截面图；
图6 示出具有一个保护区域的发明的反向传导IGBT上的截面图；
图7 示出具有三个保护区域的发明的反向传导IGBT上的截面图；
图8 示出具有缓冲层的发明的反向传导IGBT上的截面图；
图9 示出具有带有减少的宽度的保护区域的发明的反向传导IGBT上的截面图；
图10 示出具有带有相邻的保护区域之间的增加的距离的保护区域的发明的反向传导IGBT上的截面图；
图11 示出具有三个保护区域的发明的反向传导IGBT上的顶视图；以及
图12 示出具有保护区的有孔环的发明的反向传导IGBT上的顶视图；
图13 示出具有条9和第一主电极2之间的直接接触的发明的MOSFET上的截面图；
图14 示出平行于第一主侧20的平面中的视图，其指示线A - - A（如还在图5中所示出的）。
在图中所使用的参考符号及其意义被概括在参考符号的列表中。一般地，相似或相似机能的部分被给予相同参考符号。所描述的实施例被意味为示例且不应限制本发明。
具体实施方式
在图5中，采取金属氧化物半导体场效应晶体管（MOSFET）100的形式的发明的反向传导（RC）MOS（金属氧化物半导体）装置1的第一实施例被示出。MOSFET 100包括第一主侧20上的第一主电极2（其是MOSFET的源电极）和与第一主侧20相对的第二主侧27上的第二主电极25（其是MOSFET 100的漏电极）。装置具有活动单元区域10（中央区域，其应是MOS单元区域，即，此种区域，MOS单元11被布置在其中）和横向围绕活动单元区域10直到装置的边缘14的端接区域12。该边缘被布置为在装置的第一和第二主侧20、27之间的装置的表面。第一主侧20应是朝第一主电极2的侧上的掺杂层的表面。其应是最远离第二主电极25的平坦平面。
活动单元区域10（MOS单元区域）包括多个MOS单元11，该MOS单元11中的每个包括在第一主和第二主侧20、27之间的n掺杂源层3、p掺杂基极层4、（n-）掺杂漂移层5及与漂移层（5）相比被更高掺杂的n掺杂第一层50。第一层是MOSFET 100的漏层。
至少一个源区域3、栅极层5和绝缘层6被布置，使得开口在基极层4之上是可用的，基极和源层4、3在所述开口处接触源电极2。开口由至少一个源层3、栅极层5和绝缘层来围绕。
活动单元区域10是这样的面积，在该面积中装置在导通状态期间传导电流，在RC-IGBT或MOSFET的情况中，这是MOS单元11。装置可包括一个或更多MOS单元11。在每个MOS单元11中，栅极电极6被布置在第一主侧20上。MOS单元应是具有带有栅极电极6以及源层3和基极层4的第一主侧上的MOS结构的面积，在所述层处， MOS信道（MOS信道，其中电子通过基极层4从源层3流到漂移层5）在装置操作期间被创建。
因此，活动单元区域10是装置之内的那个面积，其包含源区域3和基极层4以及被布置在源层3、基极层4和栅极层62之下（在到源层3、基极层4和栅极层62的投影中）的面积。通过以下，该面积被意味为其在装置1中被布置在第一主侧20和第二主侧27之间，源层3、基极层4或栅极层62中的任何被布置在所述面积中。
栅极电极6包括电传导栅极层62和绝缘层，该绝缘层使栅极层62与至少一个基极层4、源层3和漂移层5电绝缘。示范性地，栅极层5由绝缘层被嵌入并且完全覆盖。
示范性地，绝缘层包括优选地由二氧化硅所制成的第一电绝缘层64，和优选也由二氧化硅所制成的第二电绝缘层66。第二电绝缘层66覆盖第一电绝缘层64。对于带有形成为平面栅极电极的栅极层6（如在图1中所示出）的MOSFET 100，第一电绝缘层64被布置在第一主侧20之上。在第一和第二电绝缘层64、66中间，栅极层62被嵌入，示范性地，其被完全嵌入。因此，栅极层62通过第一电绝缘层64与漂移层5、源层3和基极层4分开。栅极层62示范性地由多掺杂多晶硅或像如铝的金属制成。
栅极电极6可还被设计为沟槽（trench）栅极电极。此外，沟槽栅极电极包括电传导层62和第一电绝缘层64，该第一电绝缘层64围绕并因此使电传导层62与漂移层5、基极层4和源层3分开。示范性地，第二绝缘层66被布置在电传导层62和第一主电极2之间。沟槽栅极电极在平行于第一主侧20的平面中被布置成横向于基极层4。沟槽栅极电极从第一主侧20一直延伸到沟槽栅极电极深度。
第一和第二绝缘层64、66可由绝缘材料制成，其中像如金属氧化物的电介质（示范性地，二氧化硅）还应被认为是绝缘层。覆盖的第二绝缘层66能够还被制成为一堆不同绝缘层。在绝缘层是金属氧化物层的情况中，在上面所描述的信道被叫做MOS（金属氧化物半导体）信道，而在其他情况下（绝缘层64、66由另一种绝缘材料制成）该信道可还被叫做MIS（金属绝缘体半导体）信道。对于本发明的目的，MIS和MOS装置应被叫做MOS装置。
作为用于栅极层62的材料，像如金属或多晶硅的任何适当电传导材料可被使用。
漂移层5是低掺杂浓度的（n-）掺杂层。示范性地，漂移层5具有不变地低掺杂浓度。在其中，漂移层5的实质上不变的掺杂浓度应意味着掺杂浓度在整个漂移层5中实质上是同质的，然而在没有排除漂移层之内的掺杂浓度中的波动的情况下，在一到五的因素的顺序中可由于例如波动而可能存在。最终漂移层厚度和掺杂浓度由于应用需要而被选择。漂移层5的示范性掺杂浓度在5*1012 cm-3和5*1014 cm-3之间。
为MOSFET 100的源电极的第一主电极2被布置在第一主侧20上在开口之内，使得其直接电接触基极层4和源层3。该源电极示范性地还覆盖绝缘层64、66，但是通过第二电绝缘层66与栅极层62分开并因此被电绝缘。
在示范性实施例中，基极层4包括基极区域41和接触层40，该接触层40与基极区域41相比被更高掺杂。接触层40接触源电极2并改善接触性质和最大关断电流能力，而基极区域41使源层3与漂移层5分开。其被布置在接触层40之下并横向围绕接触层40。接触层40在图中被示出为虚线以指示该层是示范性实施例。
在第一主侧20上，具有与基极层4相比更高的最大掺杂浓度的p+高掺杂条8被布置在活动单元区域10和端接区域12之间。条8是环形的，使得其横向（即，在平行于第一主侧20的平面中）包围活动单元区域10。环形条8（条8自封闭并横向（即，在平行于第一主侧20的平面中）包围活动单元区域10）能够示范性具有带有圆形角落的矩形的设计。条8经由基极层4或直接被电连接到第一主电极2。图5到图10示出经由基极层4并到第一主电极2的p条98的连接，以及图13示出从条8到第一主电极2的直接连接。当然，此类连接的组合也是可能的，即，在示范性实施例中，条8被连接到基极层4并还被直接连接到第一主电极2，或通过其条8被连接到第一主电极2的任何其它连接应由本发明覆盖。图14示出另一个示范性实施例，其中MOS单元11由p基极层4指示。图14是某一深度中的平行于第一主侧20的平面中的切割，其中p基极层4、p+条8、VLD层7和作为三个保护环90的保护层9被布置（也参见图5中的线A -A，所述线还在图14中被示出）。VLD层由有点面积示出，更轻的有点的区域指示朝装置的横向侧（边缘）的减少的掺杂浓度。条8和基极层4的重叠应指示这两个层的连接，条通过其被连接到第一主电极2。
条8可具有10到200 µm之间的宽度。宽度应对应于圆的最大直径，其能够在平行于第一主侧20的平面中被放置到条中。
取决于来自预期的附加p-条区域的最佳注入，条8能够被设计成部分漂浮（通过经由基极层4将条8接触到第一主电极2；参见图5到10）或非漂浮（条8直接接触第一主电极2；参见图13），或两种连接都在相同装置中被实现。条8可在条接触面积处接触第一主电极2，该条接触面积至多是在第一主侧表面处的条面积的10 %。通过引入此类弱接触条，低导通状态损耗被实现，以及高安全操作面积（SOA）被维持。
如果条8经由基极层4被电连接到第一主电极2（图5到10），则该连接被建立在连接面积中。该连接面积是这样的面积，其中所述条8邻接基极层4。在另一个示范性实施例中，基极层4在连接面积中接触条8，该连接面积比所述基层表面面积的1 %更少。如果条8通过将第一主电极2放置在条8上被直接电连接到第一主电极2，则该连接面积能够被调整。第一主电极2可在是少于所述条表面面积的10 %或甚至少于1 %的面积中接触条8。
在端接区域12中的第一主侧20上，p-掺杂剂类型的VLD（可变横向掺杂）层7被布置，其中在VLD层中，掺杂浓度向装置的边缘14横向（即，在平行于第一主侧20的平面中）减少（尽管由于生产方法可发生的局部掺杂波动）。掺杂浓度的横向减少对于VLD层7的所有深度是可用的。VLD层被连接到条8。示范性地，VLD层7具有高达15 µm的厚度。
示范性地，VLD层7是围绕MOS单元区域10并在从MOS单元区域10增加距离的方向上是毗邻的毗邻（contiguous）层，使得VLD层7的（及从而还有保护层9的）所有面积经由接触条8的VLD层7被弱连接到第一主电极。
示范性地，VLD层7是扩散层，对于其，掺杂浓度（掺杂分布，其应是在深度方向上，即，在垂直于第一主侧20的方向上的层的掺杂浓度）对于离第一主侧20的更大深度从局部最大掺杂浓度连续减少。此外，VLD层7的（此种掺杂分布的）局部最大掺杂浓度通过增加距离（即，从活动单元区域10横向）而减少。示范性地，VLD层的厚度也变化，使得厚度对于从活动单元区域10增加距离而减少。因此，VLD层7具有应是在VLD层7中任何位置处的掺杂分布的最大掺杂浓度的局部最大掺杂浓度，以及应是VLD层7中所有掺杂浓度的最大值（即，还应是所有局部最大掺杂浓度的最大值）的最大掺杂浓度。
此外，在第一主侧20上，p+掺杂保护层9被布置在端接区域12中和在可变横向掺杂层7之内。保护层9具有与附连于保护层9的区域中的可变横向掺杂层的（局部）最大掺杂浓度相比更高的最大掺杂浓度。示范性地，保护层9具有与VLD层7的所有局部最大掺杂浓度相比更高的最大掺杂浓度。
保护层9可具有这样的最大掺杂浓度，所述最大掺杂浓度是附连于保护层9的区域中的可变横向掺杂层的局部最大掺杂浓度的至少10倍、100倍或1000倍，或是可变横向掺杂层的最大掺杂浓度（其是绝对最大掺杂浓度）的至少10倍、100倍或1000倍。
p掺杂剂的掺杂分布由保护层9的引入来调制。对于具有环形保护区域90的保护层9，这导致采用通过从MOS单元区域10增加距离而VLD层的减少的掺杂浓度覆盖的掺杂浓度的调制，即，更高掺杂浓度（保护环90）和更低掺杂浓度（VLD层7）在从MOS单元区域10增加距离的方向上交替。带有高达5个保护环或3个和5个之间的保护环作为保护区域的发明的装置已经高效降低端接区域12中的电场。
在示范性实施例中，条8和保护层9具有相同的最大掺杂浓度或相同的厚度，或相同的最大掺杂浓度和相同的厚度。保护层9可具有至多5*1018 cm-3或5*1016 cm-3或甚至低于5*1015 cm-3的最大掺杂浓度。保护层9的厚度可在6到20 µm之间，示范性地高达9 µm。示范性地，保护层9的宽度可以是至多20 µm。
示范性地，保护层9具有这样的厚度，其比VLD层7的厚度更浅。在示范性实施例中，保护层9的厚度可高达9 µm，以及VLD层7的厚度高达15 µm。
图6到图14示出在图5中所示出的相同发明的不同实施例。如在图6中所示出的，发明的装置1可还是反向传导绝缘栅极双极晶体管（RC-IGBT）150，其不同于在上面所公开的MOSFET 100，因为RC-IGBT 150包括在第二主侧27上的第二层55，该第二层55形成用于IGBT的集电极层。在第二主侧27上交替的第一和第二层5、55接触第二主电极25，该第二主电极25形成用于RC-IGBT的集电极电极。第一主电极2形成用于RC-IGBT的发射极电极。
如在上面对于现有技术BIGT所描述的，RC-IGBT 150可还被设计为双模式绝缘栅极晶体管（BIGT）（即，包括p掺杂先导区域），但是具有条8、VLD层7和保护层9的端接区域12中和在条8、VLD层7和保护层9的端接区域12处的发明的结构。
如在图8中所示出的，在另一个实施例中，RC-IGBT 150可进一步包括被布置在漂移层5分别和第一及第二层之间的n类型缓冲层54，以及所述缓冲层54具有与漂移层5相比更高的掺杂浓度。
缓冲层54优先地具有至多1*1017 cm-3的最大掺杂浓度。
在下文中所公开的特征在对于RC-IGBT 150的图中被示出，但是能够还被应用在发明的MOSFET 100上。
保护层9可包括至少一个环形区域90（图11），即，在活动单元区域10周围形成环（在平行于第一主侧20的平面中）的区域。环应是自封闭的形状，其在平行于第一主侧20的平面中围绕活动单元区域10。示范性地，环将活动单元区域10包围在不变距离中。装置可还包括多个此类环，其中所有后续环具有到活动单元区域10的更大的距离（也参见图7）并通过VLD层7彼此之间分开。
备选地，保护层9可包括围绕活动单元区域10的多个保护区92。此类保护区可在示范性实施例中具有至多50 µm或至多20 µm的两个相邻保护区92之间的距离（图12）。在另一个实施例中，此类保护区92能够被仅放置在高细丝电流可被预期的位置处，例如对于具有例如矩形/正方形形状的装置在装置的角落中。示范性地，围绕活动单元区域10的保护区92形成在相邻的保护区92之间具有开口的有孔环，其中开口具有至多50 µm或至多20 µm的距离。此种有孔环的保护区92可被布置在到活动单元区域10的不变距离中。
对于包括至少两个环（保护区域90）或有孔环的装置，相邻的保护区域90或保护区92的有孔环的宽度可以是不变的或变化的。在示范性实施例中，相继随后的（successivelyfollowing）保护区域90/保护区92的有孔环的宽度在朝装置的边缘14的方向上减少（图9）。对于包括至少两个环（保护区域90）或有孔环的装置，每个环的宽度可至多20 µm。
对于包括至少三个环形区域（自含有区域）90或有孔环的装置，两个相邻的保护区域90之间或保护区92的有孔环之间的距离可在1到30 µm之间。该距离可对于所有相邻的保护区域90是不变的。两个环（即，面对彼此的环的边界）之间的距离可还通过从活动单元区域10增加距离而增加（图10）。
如之前所定义的，保护层可还是VLD层，使得局部最大掺杂浓度通过从活动单元区域10（即，朝装置的边缘14）增加距离而减少。因此，此种装置包括两个VLD层7和9，其中VLD层7包围VLD保护层9。
钝化层69能够在衬底的端接区域上被提供以均衡跨端接区域的电荷分布，并以避免电荷的局部积聚，其能够促成增加的区再结合或使衬底的局部掺杂特性（及因此还有局部电场梯度）变形。已知的是使用半绝缘多晶硅（SIPOS）作为用于结式端接区域的高电阻钝化层。欧洲专利申请EP0651435描述了由半绝缘多晶性硅（SIPOS，还已知为Polydox）的薄电阻膜所制成的场极板（field plate），其在硅衬底上沉积或夹在两个氧化物层之间，以便减少热机械应力。
SIPOS是半绝缘材料的示例。术语“半绝缘”材料被使用在本申请中以指的是具有非常高的电阻率（通常比107 Ω cm更大）和非常低的固有载体浓度（相对宽的能隙）的未掺杂半导体材料。
SIPOS是带有极端高（但有限）电阻率的含氧多晶性硅膜，但是其仍然具有小传导性，这允许泄漏电流的流动。因为SIPOS层69的电阻率在每个横向方向上是相同的，小泄漏电流使在硅表面处的场更均匀，因此减轻表面电场并对于钝化表面提供场屏蔽效应。SIPOS膜具有额外的优点，即它们在电学上是几乎中性的（通常几乎没有掺杂），并因此未修改任何相邻结的空间电荷区域。
SIPOS层69可由另外的绝缘层68来覆盖，该另外的绝缘层68可示范性地由氮化硅制成。然而，由第三绝缘层67来覆盖端接区域也是可能的。
在图中所未示出的另一个示范性实施例中，n掺杂增强层为具有更低导通状态损耗而被布置在基极层4和漂移层5之间。增强层将漂移层5与基极层4分开，而且其具有与漂移层5相比更高的掺杂浓度。增强层41能够被存在于平面栅极设计中以及在沟槽栅极设计中。
在另一个实施例中，层的传导性类型被转换，即，第一传导性类型的所有层是p类型（例如，漂移层5），以及第二传导性类型的所有层是n类型（例如，基极层4）。
发明的反向传导MOS装置1能够例如被使用在转换器中。
参考列表
1 反向传导MOS装置
100 MOSFET
150 反向传导绝缘栅极双极晶体管
160 现有技术BIGT
10 活动单元区域
11 MOS单元
12 端接区域
14 装置的边缘
2 第一主电极
20 第一主侧
25 第二主电极
27 第二主侧
3 源层
4 基极层
40 接触层
41 基极区域
5 漂移层
50 第一层
51 第一区域
52 第一区域宽度
53 漂移层厚度
54 缓冲层
55 第二层
56 第二区域
57 第二区域宽度
58 先导区域
580 先导区域边界到活动区域边界
59 先导区域宽度
6 栅极电极
62 栅极层
64 第一绝缘层
66 第二绝缘层
67 第三绝缘层
68 另外的绝缘层
69 SIPOS层
7 可变横向掺杂层
8 条
9 保护层
90 环形区域
92 保护区。

Claims (15)

1.一种具有第一主侧（20）上的第一主电极（2）和与所述第一主侧（20）相对的第二主侧（27）上的第二主电极（25）的反向传导MOS装置（1），所述装置具有活动单元区域（10）和横向围绕所述活动单元区域（10）直到所述装置的边缘（14）的端接区域（12），
其中所述活动单元区域（10）包括多个MOS单元（11），所述MOS单元（11）中的每个包括所述第一主和第二主侧（20、27）之间的第一传导性类型的源层（3）、与所述第一传导性类型不同的第二传导性类型的基极层（4）、所述第一传导性类型的漂移层（5）和与所述漂移层（5）相比被更高掺杂的所述第一传导性类型的第一层（50），其中在每个MOS单元（11）中，栅极电极（6）被布置在所述第一主侧（20）上，
其中在所述第一主侧（20）上，具有与所述基极层（4）相比更高的最大掺杂浓度的所述第二传导性类型的条（8）被布置在所述活动单元区域（10）和所述端接区域（12）之间，并在平行于所述第一主侧（20）的平面中包围所述活动单元区域（10），其中所述条（8）被电连接到所述第一主电极（2），
其特征在于，
其中在所述端接区域（12）中的所述第一主侧（20）上，所述第二传导性类型的可变横向掺杂层（7）被布置，其中对于所述可变横向掺杂层中的所有深度，所述掺杂浓度朝所述装置的所述边缘（14）减少，所述可变横向掺杂层（7）被连接到所述条（8），
在所述第一主侧（20）上，所述第二传导性类型的保护层（9）被布置在所述可变横向掺杂层（7）中，所述保护层（9）具有与附连于所述保护层（9）的区域中的所述可变横向掺杂层的所述最大掺杂浓度相比更高的最大掺杂浓度。
2. 根据权利要求1或2所述的反向传导MOS装置（1），其特征在于，所述条（8）经由所述基极层（4）或在条接触面积处直接被电连接到所述第一主电极（2），所述条接触面积至多是所述条（8）的最大面积的10 %。
3.根据权利要求1或2所述的反向传导MOS装置（1），其特征在于，所述保护层（9）包括围绕所述活动单元区域（10）的至少一个环形区域（90）。
4.根据权利要求1到3中的任何所述的反向传导MOS装置（1），其特征在于，所述保护层（9）具有最大掺杂浓度，所述最大掺杂浓度是附连于所述保护层（9）的区域中的所述可变横向掺杂层的所述最大掺杂浓度的至少10倍、100倍或1000倍。
5. 根据权利要求1到4中的任何一个所述的反向传导MOS装置（1），其特征在于，所述保护层（9）具有至多5*1018 cm-3或5*1016 cm-3或5*1015 cm-3的最大掺杂浓度。
6.根据权利要求1到5中的任何所述的反向传导MOS装置（1），其特征在于，所述条（8）和所述保护层（9）具有相同最大掺杂浓度和相同厚度中的至少一个。
7. 根据权利要求1到6中的任何所述的反向传导MOS装置（1），其特征在于，所述条（8）具有10到200 µm之间的宽度。
8. 根据权利要求1到7中的任何所述的反向传导MOS装置（1），其特征在于，所述保护层（9）具有至多20 µm的宽度。
9. 根据权利要求1到8中的任何所述的反向传导MOS装置（1），其特征在于，所述保护层（9）包括多个保护区（92），所述多个保护区（92）围绕所述活动单元区域（10），尤其是使得两个相邻的保护区（92）之间的距离是至多50 µm或至多20 µm。
10.根据权利要求1到7中的任何所述的反向传导MOS装置（1），其特征在于，所述保护层（9）是可变横向掺杂层，其中对于所述保护层（9）中的所有深度，所述掺杂浓度朝所述装置的所述边缘（14）减少。
11. 根据权利要求1到8中的任何所述的反向传导MOS装置（1），其特征在于，所述保护层（9）包括至少两个环形区域（90），以及两个相邻的保护区域（90）之间的距离在1到30 µm之间。
12.根据权利要求1到11中的任何所述的反向传导MOS装置（1），其特征在于，相继随后的保护区域（90）的宽度在朝所述装置的所述边缘（14）的方向上减少。
13.根据权利要求1到12中的任何所述的反向传导MOS装置（1），其特征在于，所述保护层（9）包括至少三个环形区域（90），以及特征在于相继随后的保护区域（90）之间的距离在朝所述装置的所述边缘（14）的方向上增加。
14.根据权利要求1到13中的任何所述的反向传导MOS装置（1），其特征在于，所述端接区域（12）由半绝缘层（69）来覆盖。
15. 根据权利要求1到14中的任何所述的反向传导MOS装置（1），其特征在于，所述装置是MOSFET （100）或反向传导绝缘栅极双极晶体管（150）或双模式绝缘栅极晶体管。
CN201580070745.8A 2014-12-23 2015-12-22 反向传导半导体装置 Active CN107112353B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14200101 2014-12-23
EP14200101.5 2014-12-23
PCT/EP2015/080947 WO2016102549A1 (en) 2014-12-23 2015-12-22 Reverse-conducting semiconductor device

Publications (2)

Publication Number Publication Date
CN107112353A true CN107112353A (zh) 2017-08-29
CN107112353B CN107112353B (zh) 2020-12-22

Family

ID=52231999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580070745.8A Active CN107112353B (zh) 2014-12-23 2015-12-22 反向传导半导体装置

Country Status (5)

Country Link
US (1) US10109725B2 (zh)
EP (1) EP3238260B1 (zh)
JP (1) JP7030515B2 (zh)
CN (1) CN107112353B (zh)
WO (1) WO2016102549A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797403A (zh) * 2019-10-18 2020-02-14 上海睿驱微电子科技有限公司 一种rc-igbt半导体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6649102B2 (ja) * 2016-02-05 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6897166B2 (ja) * 2017-03-03 2021-06-30 株式会社豊田中央研究所 半導体装置
US10355132B2 (en) 2017-03-20 2019-07-16 North Carolina State University Power MOSFETs with superior high frequency figure-of-merit
JP6804379B2 (ja) 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
DE102018102279A1 (de) 2018-02-01 2019-08-01 Infineon Technologies Ag Halbleiterbauelement mit randabschlussbereich
CN111211157A (zh) * 2018-11-21 2020-05-29 深圳比亚迪微电子有限公司 快恢复二极管及其制备方法
CN110190029B (zh) * 2019-04-28 2021-07-09 爱特微(张家港)半导体技术有限公司 一种功率半导体器件的制备方法
DE102019111786A1 (de) * 2019-05-07 2020-11-12 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren
JP7227110B2 (ja) * 2019-09-18 2023-02-21 株式会社東芝 半導体装置
CN110610986B (zh) * 2019-10-09 2023-03-14 重庆邮电大学 一种利用结终端集成横向续流二极管的rc-igbt器件
CN110854180B (zh) * 2019-11-27 2024-04-16 吉林华微电子股份有限公司 终端结构的制造方法、终端结构及半导体器件
US20210273090A1 (en) * 2020-03-02 2021-09-02 Cree, Inc. Semiconductor die with improved edge termination
CN113782592B (zh) * 2021-09-10 2023-08-29 重庆邮电大学 一种衬底集成反并联续流二极管的rc-ligbt器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141170A (ja) * 2008-12-12 2010-06-24 Denso Corp 半導体装置の製造方法
CN102479807A (zh) * 2010-11-26 2012-05-30 三菱电机株式会社 碳化硅半导体装置及其制造方法
CN102934231A (zh) * 2010-06-17 2013-02-13 Abb技术有限公司 功率半导体器件
WO2013153668A1 (ja) * 2012-04-13 2013-10-17 三菱電機株式会社 ダイオード
WO2014054319A1 (ja) * 2012-10-02 2014-04-10 三菱電機株式会社 半導体装置およびその製造方法
WO2014087522A1 (ja) * 2012-12-06 2014-06-12 三菱電機株式会社 半導体装置
JP2014175377A (ja) * 2013-03-07 2014-09-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2014192433A (ja) * 2013-03-28 2014-10-06 Sanken Electric Co Ltd 半導体装置
JP2015126192A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799307A (ja) * 1993-09-29 1995-04-11 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
JP4905559B2 (ja) * 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
EP2249392B1 (en) * 2009-04-29 2020-05-20 ABB Power Grids Switzerland AG Reverse-conducting semiconductor device
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5459403B2 (ja) * 2011-03-28 2014-04-02 トヨタ自動車株式会社 縦型半導体装置
JP2014038937A (ja) * 2012-08-16 2014-02-27 Mitsubishi Electric Corp 半導体装置
JP5939127B2 (ja) * 2012-10-22 2016-06-22 住友電気工業株式会社 炭化珪素半導体装置
JP6261494B2 (ja) * 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141170A (ja) * 2008-12-12 2010-06-24 Denso Corp 半導体装置の製造方法
CN102934231A (zh) * 2010-06-17 2013-02-13 Abb技术有限公司 功率半导体器件
JP2013533619A (ja) * 2010-06-17 2013-08-22 アーベーベー・テヒノロギー・アーゲー パワー半導体デバイス
CN102479807A (zh) * 2010-11-26 2012-05-30 三菱电机株式会社 碳化硅半导体装置及其制造方法
WO2013153668A1 (ja) * 2012-04-13 2013-10-17 三菱電機株式会社 ダイオード
WO2014054319A1 (ja) * 2012-10-02 2014-04-10 三菱電機株式会社 半導体装置およびその製造方法
WO2014087522A1 (ja) * 2012-12-06 2014-06-12 三菱電機株式会社 半導体装置
CN104854701A (zh) * 2012-12-06 2015-08-19 三菱电机株式会社 半导体装置
JP2014175377A (ja) * 2013-03-07 2014-09-22 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2014192433A (ja) * 2013-03-28 2014-10-06 Sanken Electric Co Ltd 半導体装置
JP2015126192A (ja) * 2013-12-27 2015-07-06 株式会社豊田中央研究所 縦型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797403A (zh) * 2019-10-18 2020-02-14 上海睿驱微电子科技有限公司 一种rc-igbt半导体装置
CN110797403B (zh) * 2019-10-18 2023-08-01 上海睿驱微电子科技有限公司 一种rc-igbt半导体装置

Also Published As

Publication number Publication date
US20170294526A1 (en) 2017-10-12
JP2018504778A (ja) 2018-02-15
US10109725B2 (en) 2018-10-23
EP3238260B1 (en) 2020-03-25
CN107112353B (zh) 2020-12-22
WO2016102549A1 (en) 2016-06-30
JP7030515B2 (ja) 2022-03-07
EP3238260A1 (en) 2017-11-01

Similar Documents

Publication Publication Date Title
CN107112353A (zh) 反向传导半导体装置
JP4357753B2 (ja) 高耐圧半導体装置
CN103219339B (zh) 半导体器件
EP2732471B1 (en) Insulated gate bipolar transistor and method of production thereof
KR100878287B1 (ko) 절연 게이트형 반도체장치 및 그 제조 방법
CN105047712B (zh) 纵向型半导体装置及其制造方法
US9105680B2 (en) Insulated gate bipolar transistor
US9685523B2 (en) Diode structures with controlled injection efficiency for fast switching
US10629714B2 (en) Insulated gate bipolar transistor
US10672878B2 (en) Silicon carbide semiconductor device
JP5865618B2 (ja) 半導体装置
US11121250B2 (en) Silicon carbide semiconductor device
CN109962111A (zh) 半导体器件及其制造方法
US11489047B2 (en) Semiconductor device and method of manufacturing the same
JP2019503591A (ja) パワー半導体デバイス
KR100510096B1 (ko) 트렌치-게이트형 파워 mosfet
KR101039564B1 (ko) 트렌치 게이트 구조를 가지는 반도체 소자
CN109314130A (zh) 绝缘栅极功率半导体器件以及用于制造这种器件的方法
CN104091824B (zh) 半导体装置
JP2019087730A (ja) 半導体装置
US11444193B2 (en) Silicon carbide semiconductor device
JP2003031821A (ja) 半導体装置
JP7486399B2 (ja) 半導体装置および半導体装置の製造方法
JP2005150348A (ja) 半導体装置
CN112864244B (zh) 超结器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200512

Address after: Baden, Switzerland

Applicant after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Applicant before: ABB Switzerland Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240108

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG