CN106898658A - 太阳能电池及其制造方法 - Google Patents

太阳能电池及其制造方法 Download PDF

Info

Publication number
CN106898658A
CN106898658A CN201611272990.XA CN201611272990A CN106898658A CN 106898658 A CN106898658 A CN 106898658A CN 201611272990 A CN201611272990 A CN 201611272990A CN 106898658 A CN106898658 A CN 106898658A
Authority
CN
China
Prior art keywords
conductive region
region
layer
electrode
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611272990.XA
Other languages
English (en)
Other versions
CN106898658B (zh
Inventor
郑寅道
许美姬
梁周弘
李恩珠
南正范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingao Solar Co Ltd
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN106898658A publication Critical patent/CN106898658A/zh
Application granted granted Critical
Publication of CN106898658B publication Critical patent/CN106898658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

太阳能电池及其制造方法。本发明公开了一种太阳能电池，包括：半导体衬底；保护膜层，形成在半导体衬底的表面上；多晶半导体层，形成在保护膜层上方；第一导电区域，通过用第一导电掺杂剂选择性地掺杂半导体层形成；第二导电区域，掺杂有第二导电掺杂剂并且位于第一导电区域的相邻部分之间；势垒区域，位于第一导电区域与第二导电区域之间且不掺杂掺杂剂；第一电极，连接到第一导电区域；以及第二电极，连接到第二导电区域。第一导电区域和第二导电区域中的每一个包括具有与势垒区域不同的结晶结构的第二结晶区域，并且第一导电区域和第二导电区域的第二结晶区域包括具有不同深度的第二多晶区域和第四结晶区域。

Description

太阳能电池及其制造方法
技术领域
本发明涉及一种所有电极均设置在背表面上的背表面电极型太阳能电池及其制造方法。
背景技术
最近，由于现有能源资源(例如石油和煤炭)的枯竭，对取代现有能源的替代能源的兴趣正在增加。最重要的是，用于能将太阳光转换为电能的太阳能电池，是流行的下一代电池。
可以通过基于一些设计形成各种层和电极来制造太阳能电池。太阳能电池的效率可以通过各种层和电极的设计来确定。为了使太阳能电池商业化，需要克服低效率和低生产率的问题，因此，需要一种太阳能电池及其制造方法，其可以最大化太阳能电池的效率和生产率。
发明内容
根据本发明的一个方面，一种太阳能电池，所述太阳能电池包括：半导体衬底；保护膜层，所述保护膜层形成在所述半导体衬底的表面上；多晶半导体层，所述多晶半导体层形成在所述保护膜层上方；第一导电区域，所述第一导电区域通过用第一导电掺杂剂选择性地掺杂所述半导体层形成；第二导电区域，所述第二导电区域掺杂有第二导电掺杂剂并且位于所述第一导电区域的相邻部分之间；势垒区域(barrier area)，所述势垒区域位于所述第一导电区域与所述第二导电区域之间且不掺杂掺杂剂；第一电极，所述第一电极连接到所述第一导电区域；以及第二电极，所述第二电极连接到所述第二导电区域。第一导电区域和第二导电区域中的每一个包括具有与势垒区域不同的结晶结构的第二结晶区域，并且第一导电区域和第二导电区域的第二结晶区域包括具有不同深度的第二多晶区域和第四结晶区域。
附图说明
通过下面结合附图的详细描述，将更清楚地理解本发明的上述及其它目的、特征和其它优点，在附图中：
图1是示出根据本发明的实施方式的太阳能电池的截面图；
图2是示出图1所示的太阳能电池的背表面的平面图；
图3是示出根据本发明的实施方式的制造太阳能电池的方法的流程图；
图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H、图4I、图4J、图4K、图4L和图4M是示意性地示出图3的各个步骤的视图；
图5、图6、图7、图8、图9、图10、图11和图12是示出使用激光扫描掺杂层的方法的视图；
图13是示出第二多晶区域的结晶结构的视图；
图14是示出在半导体层中发生的再结晶的TEM照片；
图15是示出通过湿法蚀刻去除(re)残留掺杂层时的半导体层的厚度变化的视图；
图16是示出通过干法蚀刻去除残留掺杂层时的半导体层的厚度变化的视图；
图17和图18是示出用于形成开口的激光扫描方法的视图；
图19是示出第四多晶区域的结晶结构的视图；
图20是示出第三结晶区的结晶结构的视图；
图21是示出根据本发明的实施方式的太阳能电池的截面图；
图22是示出图21的太阳能电池的部分后视平面图；
图23A、图23B、图23C、图23D、图23E、图23F、图23G、图23H、图23I、图23J、图23K和图23L是示出根据本发明的实施方式的太阳能电池的制造方法的截面图；
图24是示出通过激光在绝缘膜中形成接触孔的原理的视图；
图25是示出根据本发明的另一实施方式的太阳能电池的截面图；
图26是根据本发明的另一实施方式的太阳能电池的截面图；
图27是示出本发明的另一实施方式的太阳能电池的局部放大截面图；
图28是示出本发明的另一实施方式的太阳能电池的局部后视平面图；
图29是示出根据制造示例的太阳能电池的背表面的显微镜照片；
图30是示出太阳能电池的形成有接触孔的部分(即，第一部分)和未形成接触孔的部分(即，第二部分)的截面的照片；
图31是示出在形成有接触孔的部分(即，第一部分)和未形成接触孔的部分(即，第二部分)中通过拉曼分析法对半导体层进行分析的结果的曲线图；
图32是示出根据本发明的实施方式的太阳能电池的示例的截面图；
图33是示出图32所示的太阳能电池的背表面的平面图；
图34是示出根据本发明的实施方式的制造太阳能电池的方法的流程图；
图35A、图35B、图35C、图35D、图35E、图35F、图35G、图35H、图35I、图35J、图35K、图35L、图35M、图35N和35O是示意性地示出图34的各个步骤的视图；
图36是示出根据本发明的实施方式的太阳能电池面板的立体图；和
图37是沿图36的II-II线截取的截面图。
具体实施方式
现在将详细参照本发明的实施方式，这些实施方式的示例在附图中示出。然而，应当理解，本发明不应限于这些实施方式，并且可以以各种方式修改。
在附图中，为了清楚和简要地解释本发明，省略与说明书无关的元件的示出，并且在整个说明书中由相同的附图标记指定相同或极其相似的元件。另外，在附图中，为了更清楚地解释，多个层的构造、厚度、宽度等被夸大、减少或省略，并且本发明的厚度、宽度等不限于附图的示出。
在下文中，将参照附图详细描述根据本发明的实施方式的制造太阳能电池的方法以及通过该方法形成的太阳能电池。首先，将描述由根据本发明的实施方式的太阳能电池的制造方法制造的太阳能电池的示例，然后，将描述根据本发明的实施方式的太阳能电池的制造方法。
图1是示出根据本发明的一些实施方式的太阳能电池的示例的截面图，并且图2是图1所示的太阳能电池的局部后视平面图。
参照图1和图2，根据本实施方式的太阳能电池100包括：半导体衬底10、形成在半导体衬底10的表面上的保护膜层20，位于保护膜层20上方的，由多晶半导体形成的且与半导体衬底10形成pn结的第一导电区域32和第二导电区域34，以及分别与第一导电区域32和第二导电区域34接触的第一电极42和第二电极44。
另外，第一导电区域32包括第二多晶区域321，其具有与第一导电区域32的其余区域不同的结晶结构，并且第二导电区域34包括第四多晶区域341，其具有与第二多晶区域321基本相同的结晶结构。此外，第二多晶区域321还包括与第一电极42接触的第三结晶区域321a，第四多晶区域341还包括与第二电极44接触的第三结晶区域341a。
另外，太阳能电池100还可以包括设置在半导体衬底10的前表面上的前表面场区130、绝缘膜24和抗反射膜26。
半导体衬底10由以低浓度掺杂有第一导电掺杂剂的结晶半导体形成。在一个示例中，半导体衬底10由单晶或多晶半导体形成。单晶半导体具有高结晶度，因此缺陷少，其电性能优于多晶半导体的电性能。
第一导电类型是p型和n型中的任何一种。在示例性形式中，当半导体衬底10是n型时，为了增加光电转换面积，可以广泛形成p型的并且形成用于通过光电转换形成载流子的pn结的第一导电区域32。此外，在这种情况下，具有宽面积的第一导电区域32可以有效地收集相对缓慢移动的空穴，从而有助于提高光电转换效率。
此外，半导体衬底10包括位于该半导体衬底10的前表面(即，光入射表面)上的前表面场区130。前表面场区130具有与半导体衬底10相同的导电类型，并且具有比半导体衬底10更高的掺杂浓度。
在示例性形式中，前表面场区130是通过以比半导体衬底10的掺杂浓度更高的掺杂浓度对半导体衬底10掺杂第一导电掺杂剂而形成的掺杂区域，并且前表面场区130的掺杂浓度低于具有与前表面场区130相同的导电性的第二导电区34的掺杂浓度。
因为前表面场区130功能在于防止载流子移动到半导体衬底10的前表面，所以前表面场区130的掺杂浓度可以低于第二导电区34的掺杂浓度。在一个示例中，前表面场区130的掺杂浓度可以在1×1017/cm3到1×1020/cm3的范围内，并且第二导电区域34的掺杂浓度可以在1×1020/cm3到1×1022/cm3的范围内。
此外，包括在第二导电区域34中的掺杂剂是与包括在前表面场区130中的第一导电掺杂剂相同的第一导电类型的掺杂剂。在示例性形式中，包括在第二导电区域34的第一导电掺杂剂与包括在前表面场区130中的第一导电掺杂剂是相同的材料。
半导体衬底10的前表面具有例如菱形形式的纹理结构，其提高光到半导体衬底10的穿透。纹理结构的形式基于半导体衬底10的结晶结构而改变。单晶结构具有一致的结晶方向，并且因此平坦的凸凹部分，而多晶结构具有非一致的结晶方向，并且因此具有不平坦的凸凹部分。
另外，半导体衬底10的背表面例如可通过镜面研磨来形成，因此可以是具有比前表面小的表面粗糙度的相对平滑的平坦表面。如在本实施方式中那样在半导体衬底10的背表面上一起形成第一导电区域32和第二导电区域34的情况下，半导体衬底10的背表面的性能(property)可能对太阳能电池100的性能有很大的影响。因此，为了实现提高的钝化性能，半导体衬底10的背表面可以没有通过纹理化形成的凸凹部分。
保护膜层20形成在半导体衬底10的表面上。保护膜层20可以形成为与半导体衬底10的表面接触，并且因此可以呈现简化的结构和改善的隧穿效应。
保护膜层20可以用作电子和空穴的势垒层，以防止少数载流子从中通过，并且仅允许在与保护膜层20相邻的部分处积累并且从而具有给定能量或更多能量的多数载流子从中通过。此时，具有给定能量或更多能量的多数载流子可由于隧穿效应而容易地穿过保护膜层20。
此外，保护膜层20可以用作用于防止导电区域32和34的掺杂剂扩散到半导体衬底10中的扩散势垒层。保护膜层20可以由各种材料中的任何一种形成，以能够实现多数载流子的隧穿。在一个示例中，保护膜层20可以由氧化物、氮化物、半导体或导电聚合物形成。例如，保护膜层20可以由氧化硅、氮化硅、氮氧化硅、本征非晶硅或本征多晶硅形成。在示例性形式中，保护膜层20可以由氧化硅形成。氧化硅具有优异的钝化性能并且确保载流子容易隧穿。
保护膜层20的厚度可以为5nm或更小，并且更具体地，可以在0.5nm到2nm的范围内。当保护膜层20的厚度超过5nm时，不会发生平滑的隧穿效应，因此，太阳能电池100可能不工作。当保护膜层20的厚度小于0.5nm时，可能难以形成具有期望质量的保护膜层20。为了进一步改善隧穿效应，保护膜层20的厚度可以在0.5nm至2nm的范围内。
在保护膜层20上方形成具有不同于半导体衬底10的结晶结构的多晶半导体层30。半导体层30包括同一层中的第一导电区域32和第二导电区域34。第一导电区域32以高浓度掺杂有第二导电掺杂剂，并且第二导电区域34以高浓度掺杂有第一导电掺杂剂，所述第一导电掺杂剂具有与包括在半导体衬底10中的掺杂剂相同的导电类型。这里，当第一导电掺杂剂是p型时，其可以是如硼(B)、铝(Al)、镓(Ga)或铟(In)的III族元素。当第一导电掺杂剂是n型时，其可以是如磷(P)、砷(As)、铋(Bi)或锑(Sb)的V族元素。此外，第二导电掺杂剂和第一导电掺杂剂具有相反的导电类型。
也就是说，第一导电区域32可以是p型导电区域，并且第二导电区域可以是n型导电区域。相反，第一导电区域32可以是n型导电区域，并且第二导电区域可以是p型导电区域。
第一导电区域32构造发射极区域，其与半导体衬底10形成pn结，在第一导电区域32与半导体衬底10之间插入有保护膜层20，以便通过光电转换产生载流子。第二导电区域34构造背表面场区，该背表面场区形成背表面场以防止由于在半导体衬底10的表面上的复合而导致的载流子的损失。
此外，势垒区域33可以位于第一导电区域32与第二导电区域34之间，使得第一导电区域32和第二导电区域34彼此间隔开。当第一导电区域32和第二导电区域34彼此接触时，可能发生分流，从而不期望地导致太阳能电池100的性能劣化。因此，当势垒区域33位于第一导电区域32和第二导电区域34之间时，可以防止不必要的分流。
势垒区域33可以由各种材料中的任何一种形成，其可以基本上使第一导电区域32和第二导电区域34彼此绝缘。在示例性形式中，势垒区域33可以由未掺杂的绝缘材料形成，更具体地，由未掺杂有异物(即掺杂剂)的本征半导体形成。
此外，当半导体衬底10是n型时，其与第一导电区域32形成pn结，并且第一导电区域32形成发射极。在这种情况下，第一导电区域32的面积可以大于第二导电区域34的面积。
当半导体衬底10和第二导电区34为n型导电类型并且第一导电区域32是p型导电类型时，宽的第一导电区域32可以用于收集空穴。因为空穴具有比电子更长的寿命，所以第一导电区域32可以有效地收集空穴。
在示例性形式中，第一导电区域32和第二导电区域34可以具有不同的厚度。因为第一导电区域32和第二导电区域34在如下所述不同的步骤中使用不同的方法形成，所以第一导电区域32和第二导电区域34可以具有不同的高度。
第一导电区域32可以包括第二多晶区域321。第二多晶区域321具有与第一导电区域32的其余区域不同的结晶结构。在形成第一导电区域32的过程中，半导体层302熔化并再结晶，从而形成第二多晶区域321。
具体地，第一导电区域32可以包括第一多晶区域(未示出)和第二多晶区域321。第一多晶区域具有第一晶粒尺寸，并且形成在保护膜层20与第二多晶区域321之间，以便与保护膜层20接触。第二多晶区域321形成在第一多晶区域上并且具有比第一晶粒尺寸更大的第二晶粒尺寸。
在本实施方式中，第一多晶区域可以是第一导电区域32的其中不发生再结晶的区域，并且第一晶粒尺寸可以与半导体层302的晶粒尺寸相同。
也就是说，第二多晶区域321中的晶粒大于半导体层302中的晶粒，并且具有更密集的布置。此外，第二多晶区域321的截面面积与第一导电区域32的截面面积的比率可以为0.5∶1或更大，第二多晶区域321的深度与半导体层302的厚度的比率可以大于0.5∶1，但小于1∶1。
第二导电区域34可以包括第四多晶区域341。第四多晶区域341具有与第二导电区域34的其余区域不同的结晶结构。在形成第二导电区域34的过程中，半导体层302熔化并再结晶，从而形成第四多晶区域341。
具体地，第二导电区域34可以包括第三多晶区域(未示出)和第四多晶区域341。第三多晶区域具有第一晶粒尺寸，并且形成在保护膜层20与第四多晶区域341之间，以便与保护膜层20接触。第四多晶区域341形成在第三多晶区域上并且具有比第一晶粒尺寸大的第二晶粒尺寸。
在本实施方式中，第三多晶区域可以是第二导电区域34的其中不发生再结晶的区域，并且第一晶粒尺寸可以与半导体层302的晶粒尺寸相同。
此外，在本实施方式中，具有相同的第一晶粒尺寸的第一多晶区域和第三多晶区域可以分别或统称为第一结晶区域，并且具有相同的第二晶粒尺寸的第二多晶区域321和第四多晶区域341可以分别或统称为第二晶体区域321或341。具有如下所述的相同的第三晶粒尺寸的第五多晶区域321a和第六多晶区域341a可以分别或统称为第三结晶区域321a或341a。
第四多晶区域341中的晶粒与第二多晶区域321中的晶粒基本上相同。第四多晶区域341的截面面积与第二导电区域34的截面面积的比率可以大于第二多晶区域321的截面面积与第一导电区域32的截面面积的比率。
此外，第二结晶区域321和341可以分别包括第三结晶区域321a和341a。第三结晶区域321a和341a的结晶结构可以不同于第二结晶区域321和341的结晶结构。
第三结晶区域321a和341a在使第一电极42和第二电极44与第一导电区域32和第二导电区域34接触的过程中形成。具体地，当与第一电极42和第二电极44接触的第二结晶区域321和341的界面被再结晶时，可以形成第三结晶区域321a和341a。第三晶体区域321a和341a具有比第一晶粒尺寸和第二晶粒尺寸小的第三晶粒尺寸。这将在下面详细描述。
绝缘膜40形成在半导体层30上方。绝缘膜40具有用于在第一导电区域32与第一电极42之间连接的第一开口40a，和用于在第二导电区域34与第二电极44之间连接的第二开口40b。绝缘膜40用于对半导体层30进行钝化。
绝缘膜40可以由选自由氮化硅膜、含氢的氮化硅膜、氧化硅膜、氮氧化硅膜、碳化硅膜和Al2O3、MgF2、ZnS、TiO2和CeO2膜构成的组中的两种或更多种膜的组合的形式的单层膜或多层膜形成。
设置在半导体衬底10的背表面上的电极42和44，包括与第一导电区域32接触的第一电极42和与第二导电区域34接触的第二电极44。
第一电极42通过第一开口40a与第一导电区域32接触，并且第二电极44通过第二开口40b与第二导电区域34接触。第一电极42和第二电极44可以由各种金属材料中的任何一种形成，并且可以具有包括两层或更多层的多层结构。另外，第一电极42和第二电极44可以具有各种平面形状中的任何一种，以便通过分别连接到第一导电区域32和第二导电区域34而不彼此电连接来收集和向外转移(transfer)载流子。此外，第一电极42和第二电极44中的每一个可以具有被构造为突出到第一开口40a或第二开口40b中的突起。
另外，前绝缘膜24和抗反射膜26选择性地设置在半导体衬底10的前表面上的前表面场区130上方。也就是说，在一些实施方式中，可以仅在半导体衬底10上方形成前绝缘膜24，可以仅在半导体衬底10上方形成抗反射膜26，或者可以在半导体衬底10上方顺序地设置前绝缘膜24和抗反射膜26。
前绝缘膜24和抗反射膜26可以基本上形成在半导体衬底10的整个前表面上。
前绝缘膜24形成为与半导体衬底10的表面接触，用于钝化存在于半导体衬底10的表面或体块(bulk)中的缺陷。因此，前绝缘膜24可以通过去除少数载流子的复合部位(recombination site)来增加太阳能电池150的开路电压。抗反射膜26降低了被引入到半导体衬底10的前表面的光的反射率。因此，抗反射膜26可增加到达形成在半导体衬底10和第一导电区域32的界面处的pn结的光量。因此，抗反射膜26可增加太阳能电池100的短路电流Isc。因此，前绝缘膜24和抗反射膜26可增加太阳能电池100的开路电压和短路电流，从而提高太阳能电池100的效率。
前绝缘膜24和抗反射膜26中的每一个可以包括以选自由氮化硅膜、含氢的氮化硅膜，氧化硅膜、氮氧化硅膜、氧化铝膜、碳化硅膜以及MgF2、ZnS、TiO2和CeO2膜构成的组中的两种或更多种膜的组合的形式的单层膜或多层膜。
当光被引入根据本实施方式的上述结构的太阳能电池100中时，在半导体衬底10与第一导电区域32之间形成的pn结处通过光电转换产生电子和空穴，并且产生的电子和空穴通过穿过保护膜层20的隧穿移动到第一导电区域32和第二导电区域34，然后移动到第一电极42和第二电极44。由此，产生电。
在具有其中电极42和44形成在半导体衬底10的背表面上并且在半导体衬底10的前表面上没有形成电极的背表面电极结构的太阳能电池100中，在半导体衬底10的前表面上遮光损耗可以被最小化。因此，可以提高太阳能电池100的效率。
第一导电区域32和第二导电区域34在半导体衬底10上方形成，在二者之间插入保护膜层20，因此与半导体衬底10分开形成。因此，由于复合导致的损耗可以小于当通过用掺杂剂掺杂半导体衬底10的区域形成的掺杂区域被用作导电区域时的损耗。
同时，如图2所示，多个第一导电区域32和多个第二导电区域34形成为沿给定方向延伸很长的长度，并且并排布置。此外，第一导电区域32和第二导电区域34交替布置。势垒区域33可以位于第一导电区域32与第二导电区域34之间，使得第一导电区域32和第二导电区域34通过势垒区域33彼此间隔开。
在示例性形式中，第一导电区域32的面积可以大于第二导电区域34的面积，如图2所示。在一个示例中，可以通过提供具有不同宽度的第一导电区域32和第二导电区域34来调节第一导电区域32和第二导电区域34的面积。在这种情况下，第一导电区域32的宽度W1大于第二导电区域34的宽度W2。
另外，第一电极42在第一导电区域32上方以条带形状形成，第二电极44在第二导电区域34上方以条带形状形成。
在下文中，将参照附图详细描述具有上述构造的太阳能电池的制造方法。
首先，图3是示出根据本发明的实施方式的太阳能电池的制造方法的流程图。
根据实施方式的制造太阳能电池的方法按时间顺序包括：保护膜层形成步骤S101，本征半导体层形成步骤S102，掺杂层形成步骤S103，第一导电区域形成步骤S104，掺杂层去除步骤S105，纹理化步骤S106，掩模层图案化步骤S107，第二导电区域/前表面场区形成步骤S108，绝缘膜形成步骤S109和电极形成步骤S110。
下面将参照图4A至4M详细描述图3的各个步骤。图4A至图4M是示意性地示出图3的各个步骤的视图。第二结晶区域和第三结晶区域仅在相应的描述的附图中示出，并且在其它附图中被省略。
首先，在保护膜层形成工序S101中，在半导体衬底10的两个表面(例如前表面和背表面)上分别形成保护膜层201和202。保护膜层包括设置在半导体衬底10的前表面上的前保护膜层201，和设置在半导体衬底10的背表面上的背表面保护膜层202。图4A示意性地示出保护膜层形成步骤S101。出于参照的目的，为了便于描述，在图4A至图4M中，半导体衬底10的前表面被示出为面向下方。
半导体衬底10由具有单晶或多晶结构的硅晶体生长半导体形成，并且包含具有相反导电类型的第一导电掺杂剂和第二导电掺杂剂中的任何一种。在一个实例中，第一导电掺杂剂是n型掺杂剂，例如，V族元素，如磷(P)，砷(As)，铋(Bi)，或锑(Sb)，并且第二导电掺杂剂是p型掺杂剂，例如，III族元素，如硼(B)，铝(Al)，镓(Ga)，或铟(In)。
在示例性形式中，半导体衬底10具有其中晶粒仅在给定方向上生长的单晶结构，并且包含n型掺杂剂。因此，在半导体衬底10中，具有比电子长的寿命的空穴形成多数载流子，以便于在pn结表面处的光电转换。
在示例性形式中，保护膜层201和202被构造为包括热氧化物和氧化硅的氧化物层，并且具有5nm或更小的厚度，更具体地，厚度在0.5nm至2nm的范围内。保护膜层201和202减少了与pn结表面对应的复合部位，因此起到能够有效钝化的作用。
当保护膜层201和202的厚度超过5nm时，载流子隧穿的可能性降低，导致太阳能电池100的效率降低。当保护膜层201和202的厚度低于0.5nm时，保护膜层201和202可能无法实现钝化功能，导致太阳能电池100的效率降低。
在示例性形式中，保护膜层201和202可以通过化学气相沉积(CVD)方法形成，源气体可以仅包括氧气，或者可以包括氧气和硅烷气体(SiH4)。
当源气体仅包括氧气时，保护膜层201和202由通过从源气体分解的氧离子与半导体衬底10的表面之间的化学反应而形成的热氧化物SiOx形成。
不同地，当源气体包括氧气和硅烷气体(SiH4)时，保护膜层201和202由通过从源气体分解的氧离子和从硅烷气体分解的硅离子与半导体衬底10的表面之间的化学反应而形成的氧化物(例如氧化硅(SiOx))形成。
除了氧气和硅烷气体之外，源气体还可以包括氮气和氯气。其中，氯气能够调节保护膜层201和202的纯度，并且氮气能够调节保护膜层201和202的膜生长速率和均匀性。
因为氯气可以增加保护膜层201和202的生长速率，所以氯气的量可以小于氧气的量。在一个实例中，氧气与氯气的体积比可以在1∶0.05至1∶0.1的范围内。
当该比率低于1∶0.05时，由于氯气导致的纯度的增加可能不足。当该比率超过1∶0.1时，可能包括比所需量更大量的氯气，这可能劣化保护膜层201和202的纯度，并且可能增加保护膜层201和202的生长速率，导致保护膜层201和202的厚度增加。
考虑到其中形成保护膜层201和202的室的尺寸来调节氮气的量，并且考虑到加工条件来调节氧气、氯气和氮气的总量以达到所需的压力。
同时，当通过热氧化工艺在高温下形成保护膜层201和202时，氧化物的快速生长可能使得保护膜层201和202难以形成为期望的厚度。
因此，在示例性形式中，在保护膜层形成步骤S101中，在低于室温的温度下形成保护膜层201和202。因此，可以控制保护膜层201和202的生长速率，使得保护膜层201和202形成为较小的厚度。
在示例性形式中，保护膜层201和202可以在600℃或更高的温度以及2Torr或更小的压力下形成。这里，“压力”指腔室内的实际压力。
当保护膜层201和202在600℃或更高的温度下形成时，保护膜层201和202可以具有增加的密度和降低的界面陷阱密度Dit，这可以提高保护膜层201和202的钝化性能。此外，保护膜层201和202可以在与形成半导体层30的温度相似的温度下形成，半导体层30将在形成保护膜层201和202之后形成。因此，保护膜层201和202以及半导体层301和302可以在连续工艺中形成。
当压力保持在2Torr或更小时，保护膜层201和202可以由于低压而保持低的生长速率，因此即使保护膜层201和202通过热氧化工艺在高温下形成，也可以容易地形成为期望的厚度。
在示例性形式中，保护膜层201和202可以在600℃至800℃的温度范围内和0.01Torr至2Torr的压力范围内形成。当保护膜层201和202在高于800℃的温度下形成时，即使压力降低，也难以控制氧化物的生长速率，并且氧化物的厚度变化可能增加。
为了更有效地控制保护膜层201和202的厚度，可以在600℃至700℃的温度范围内形成保护膜层201和202。
此外，当保护膜层201和202在低于0.1Torr的压力下形成时，成本等可能增加，并且负载可能被施加到用于制造保护膜层201和202的装置。因此，压力可以在0.5Torr至2Torr的范围内。
在示例性形式中，保护膜层201和202的厚度可以在0.5nm至2nm的范围内。为了均匀地形成为该厚度的保护膜层201和202，形成保护膜层201和202的工艺可以在10分钟至20分钟的时间范围内执行。
同时，在现有技术中，迄今为止，为了防止隧穿效应，形成厚度超过2nm的膜。然而，在本发明中，在pn结表面之间，氧化物层形成为发生隧穿的厚度。
此外，在现有技术中，迄今为止，在通过沉积方法形成保护膜层时通过调节温度和压力形成薄的保护膜层的方法是未知的。因此，通过例如在半导体领域中通常使用的方法(如湿式氧化或在大气炉中的热氧化)形成这种保护膜层。因此，不可能均匀地形成薄的保护膜层以实现有效的隧穿效应。
另一方面，如上所述，与现有技术不同，在本发明中，通过在高温下以及在低于大气压的压力下调节热氧化的速率进行的热氧化处理形成保护膜层201和202。因此，保护膜层201和202可均匀地形成为可实现有效隧穿的小的厚度。
在该步骤S101中，因为保护膜层201和202在低压下形成，所以可以通过低压化学气相沉积(LPCVD)方法形成保护膜层201和202。
在LPCVD方法中，保护膜分别形成在半导体衬底10的两个表面上，即前表面和背表面上。因此，在步骤S101中形成设置在半导体衬底10的前表面上的第一保护膜层201和设置在半导体衬底10的背表面上的第二保护膜层202。
同时，在随后的工艺中，在保护膜层201和202上方形成半导体层。由于半导体层也可以通过LPCVD方法形成，可以使用相同的沉积设备连续地形成两个层，这使得能够进行原位工艺。当保护膜层201和202以及半导体层301和302在原位工艺中形成时，制造工艺可以大大简化，这可以大大降低例如制造成本和制造时间。
另外，当全部保护膜层201和202以及半导体层301和302都通过LPCVD方法形成时，可以将两个工艺之间的温度差调节到100℃或更小。当如上所述温度(该温度的调节相对困难)维持而没有大的变化时，可以实现连续形成保护膜层201和202以及半导体层301和302的原位工艺。
随后，在保护膜层形成步骤S101之后的本征半导体层形成步骤S102中，在第一保护膜层201和第二保护膜层202上方分别形成结晶型且不掺杂有掺杂剂的本征半导体层301和302。图4B示意性地示出本征半导体层形成步骤S102。
这样，本征半导体层包括设置在第一保护膜层201上方的第一本征半导体层301和设置在第二保护膜层202上方的第二本征半导体层302。每个半导体层的厚度在300nm至400nm的范围内。当厚度低于300nm时，在随后的第一导电区域形成步骤S104中，异物可以被掺杂到第二保护膜层202。当厚度超过400nm时，可以在厚度方向上仅在第二本征半导体层302的一部分上掺杂异物，而不是在整个第二本征半导体层302上掺杂异物。
在示例性形式中，在步骤S102中，通过LPCVD方法形成本征半导体层301和302，以便实现与前面的步骤S101有关的原位工艺。
当步骤S101和步骤S102通过相同的LPCVD方法执行时，两个步骤的处理可以使用相同的设备来执行。因此，与现有技术不同，由于半导体衬底不需要暴露于外部环境，可以防止在其上已形成有保护膜层的半导体衬底必须从设备去除时引起的异物对保护膜层的污染或者通过额外的氧化引起的保护膜层的厚度的增加。
在该步骤S102中，由于半导体层301和302是本征的，所以源气体仅包括包含半导体材料(例如，硅烷气体(SiH4))的气体。选择性地，源气体还可以包含二氧化氮(N2O)气体和/或氧气(O2)气体，以便调节例如晶粒的尺寸和结晶度。
在示例性形式中，半导体层301和302中的每一个被构造为其中具有80％至95％的量的多晶部分和5％至20％的量的非晶部分彼此混合的结晶半导体层。
该工艺中的沉积温度等于或小于形成保护膜层201和202的温度。当半导体层301和302的沉积温度低于形成保护膜层201和202的温度时，直接参与光电转换的半导体层301和302的性能可以是一致。
同时，因为半导体层301和302具有与半导体衬底10不同的结晶结构并且不掺杂有异物，所以半导体层301和302具有比掺杂时低的反应速率。因此，半导体层301和302的沉积温度可以在600℃至700℃的范围内。因此，半导体层301和302的沉积温度与形成保护膜层201和202的温度之间的差异可以减小。
当形成保护膜层201和202的温度与上述半导体层301和302的沉积温度相同或相似时，例如，可以减少调节两个过程的温度所花费的时间和稳定温度所花费的时间，这可以简化过程。
另外，步骤S102中的沉积压力范围为0.01Torr至0.5Torr。当沉积压力低于0.01Torr时，可能限制该工艺的实施，并且半导体层301和302的处理时间可能过度增加。此外，当沉积压力高于0.5Torr时，半导体层301和302的均匀性降低。
在步骤S102中，以低沉积压力处理半导体层301和302，以便如上所述改善半导体层301和302的性能。更具体地，随着包括硅烷气体的源气体热分解，半导体层301和302形成，使得半导体材料沉积在保护膜层201和202上。尽管为了提高沉积速率，可以增加沉积温度和/或沉积压力，但是这可能增加半导体层301和302内部的结晶度差异。同时，载流子的迁移率极大地取决于半导体层的晶粒尺寸，并且结晶度差异的增加意味着半导体层301和302具有不一致的性能。在步骤S102中，因为沉积压力在0.01Torr至0.5Torr的范围内，所以可以有效地降低结晶度差异。
随后，在掺杂层形成步骤S103中，在设置在半导体衬底10的背表面上的第二半导体层302上形成包含掺杂剂的掺杂层314。图4C示意性地示出了掺杂层形成步骤S103。
掺杂层314仅设置在第二半导体层302上，并且在第一半导体层301上不存在。
包含在掺杂层314中的掺杂剂可以是第二导电掺杂剂，其具有与半导体衬底10中的掺杂剂的导电类型相反的导电类型。在一个示例中，当半导体衬底10掺杂有n型掺杂剂，掺杂层314中的掺杂剂是p型掺杂剂。因此，诸如硼(B)，铝(Al)，镓(Ga)或铟(In)的III族元素被用作掺杂层314中的掺杂剂。当半导体衬底10掺杂p型掺杂剂，掺杂层314中的掺杂剂是n型掺杂剂。因此，在掺杂层314中使用诸如磷(P)，砷(As)，铋(Bi)或锑(Sb)的V族元素作为掺杂剂。
在随后的步骤S104中，包括在掺杂层314中的掺杂剂被引入到第二半导体层302中，使得第二半导体层302与半导体衬底10形成pn结，其间插入有第二保护膜层202。
包含在掺杂层314中的掺杂剂的浓度范围为1×1020/cm3至1×1022/cm3，并且大于将在后续步骤中描述的第一导电区域中的掺杂剂的浓度。
在示例性形式中，具有上述掺杂剂浓度的掺杂层314被构造为由非晶硅形成的半导体层，并且具有在30nm到50nm的范围内的厚度。
当厚度低于30nm，在用激光照射掺杂层314时，掺杂层314可能不能有效地吸收激光，这导致损坏薄的第二保护膜层202。另一方面，当厚度超过50nm时，掺杂层314可能过度吸收激光，因此掺杂剂可能不能有效地被引入第二半导体层302中。
同时，如众所周知的，非晶硅具有高的光吸收系数，因此能够通过吸收穿透该层的光来降低光的强度。如下所述，包括在掺杂层314中的掺杂剂通过激光选择性地引入到第二半导体层302中。此时，因为用激光照射被构造为非晶半导体层的掺杂层314，所以可以防止对存在于第二半导体层302下方并且薄的第二保护膜层202的损坏。
掺杂层314可以经由如等离子体增强化学气相沉积(PECVD)的使得能够进行横截面沉积的沉积方法来形成，因为掺杂层314是包含掺杂剂的非晶半导体层，并且仅形成在半导体衬底10的背表面上。
使用硅烷气体，含有掺杂剂的B2H6气体或BCI3的混合物作为源气体，处理温度保持在200℃至300℃的范围内，并且处理压力保持在1Torr至4Torr的范围内。
同时，尽管掺杂层314在前面已经被描述为被构造为非晶半导体层，但是掺杂层314可以是包含掺杂剂的氧化物膜，其由硼硅酸盐玻璃(BSG)或磷硅酸盐玻璃(PSG)选择性地形成。
氧化膜也可以通过PECVD方法形成在第二半导体层302上，氧气、硅烷气体、含有掺杂剂的B2H6气体或BCI3气体的混合物，可以用作源气体，处理温度保持在200℃至300℃范围，并且处理压力保持在1Torr至4Torr的范围内。
因为氧化物膜具有比非晶半导体层更低的光吸收系数，所以可以通过降低激光的能量(与使用非晶半导体层作为掺杂层的情况相比)，或者通过调节激光的脉冲宽度，基于膜的性能来调节激光扫描方法。
随后，在第一导电区域形成步骤S104中，将包括在掺杂层314中的掺杂剂选择性地引入到本征第二半导体层302中，以局部地形成第一导电区域32。图4D示意性地示出了第一导电区域形成步骤S104。
在示例性形式中，通过用激光选择性地照射掺杂层314来形成第一导电区域32。如在图4D所示，没有用激光照射整个掺杂层314，而是用激光选择性地照射掺杂层314的具有对应于第一导电区域32的第一宽度S1的一部分，使得掺杂层314的具有第二宽度S2的其余部分没有被激光照射。在用激光照射的掺杂层314中，包括在掺杂层314中的掺杂剂热扩散到第二半导体层302中，由此形成第一导电区域32。然后，去除用激光照射的掺杂层314。
当使用如上所述的激光形成第一导电区域32时，例如，为选择性地将包括在掺杂层314中的掺杂剂引入到第二半导体层302中而掩蔽掺杂层314的步骤可以省略，这可以简化制造工艺并且可以降低制造成本。
由此，半导体衬底10与第一导电区域32形成pn结，其间插入有第二保护膜层202。
第一导电区域32中的掺杂剂的浓度范围为1×1020/cm3至1×1022/cm3，并且基本上与掺杂层314中的掺杂剂的浓度相同。
在下文中，将参照附图详细描述通过用激光照射掺杂层314来形成第一导电层32的激光扫描方法。
首先，图5示出形成在半导体衬底10上的第一导电区域32。
如图5所示，相对于半导体衬底10的片材，第一导电区域32具有在500μm至700μm范围的线宽Wa。
第一导电区域32沿着图5中y轴延伸很长的长度，并且各个第一导电区域32以恒定距离Wb彼此间隔。因此，第一导电区域32通常形成条带布置。
如图5所示，具有条带形式的第一导电区域32，可以通过用激光沿激光前进方向(即沿图5的y轴)直接照射掺杂层314来一个接一个地被形成。或者，可以通过用激光照射整个掺杂层314同时形成第一导电区域32。
在示例性形式中，激光可以使用图6所示的脉冲型激光器，并且可以具有0.5J/cm2至2.5J/cm2的能量，10KHz至100KHz的频率，80ns至100ns(纳秒)的脉冲宽度以及350nm至600nm的波长。
图6示出脉冲型激光器相对于时间轴的振荡。如图6所示，脉冲型激光器相对于时间轴不连续地发射，并且每个激光射束的脉冲宽度在80ns到100ns的范围恩内。
每个激光射束的能量分布具有顶帽的形状，使得其在射击的开始和结束处形成陡峭的倾斜，并且在整个其余部分中是恒定的。
图7示出取决于激光的波长的吸收系数。曲线图中的x轴表示激光的波长，y轴表示激光的吸收系数。可以看出，激光被非晶硅吸收，并且该步骤中使用的大量的激光，在350nm至600nm波长的附近被吸收。
此外，可以通过将每个单位时间的能量值乘以激光器的脉冲宽度来计算激光器的功率。因此，即使激光器具有恒定的能量，也可以通过调节其脉冲宽度来调节激光器的功率。
在本实施方式中，基于上述描述，用调节后的脉冲宽度的激光照射由非晶硅形成的掺杂层314，以便将包括在掺杂层314中的掺杂剂均匀地热扩散到半导体层302中，并且防止薄的保护膜层被激光损坏。
同时，由单个激光振荡扫描的区域(以下称为发射)可以被定义为光点(spot)。在示例性形式中，脉冲型激光器的光点具有正方形形状。
图8示出光点中的能量相对于水平轴和垂直轴的分布。如图所示，激光的能量分布相对于水平轴和垂直轴中的每一个具有顶帽的形状。顶帽是侧向对称的并且在其相对端形成陡峭的倾斜，从而大体上显示梯形分布，如图所示。
图9是示出使用具有上述能量分布的光点扫描第一导电区域的方法的视图。在图9中，即使仅示出了形成为条带形状的第一导电区域32的一部分，并且为了便于描述，仅示例了第一光电SP1至第三光点SP3，但是实际上可以使用更多数量的光点以形成具有条带形状的第一导电区域32。例如，可以使用具有比第一导电区域32更大的光点尺寸的激光来纵向扫描第一导电区域32，使得光点彼此部分交叠。
如图9所示，第一光点SP1至第三光点SP3具有大致正方形形状，其具有对应于水平宽度的第一宽度Tb和对应于垂直宽度的第二宽度Ta。此处，使用基于激光振荡的时间序列的序数来命名第一光电SP1至第三光点SP3。第一光点SP1由在第二和第三光点SP2和SP3之前的激光振荡形成，然后第二光点SP2和第三光点SP3通过激光振荡按此顺序制成。
第一光点SP1至第三光点SP3具有大致正方形形状，并且具有沿着垂直轴的长度Ta和沿着水平轴的长度Tb。
此处，在与第一导电区域32的纵向方向(沿着图9的y轴)相同的方向上执行激光扫描，并且第一光点SP1至第三光点SP3沿着第二导电区域32的纵向方向形成以便对应于扫描方向。
在水平方向(即，沿着图9的y轴的扫描方向)，第一光点SP1和第二光点SP2彼此部分地交叠以形成交叠区域Mo，并且第二光点SP2和第三光点SP3彼此部分地交叠以形成另一交叠区域Mo。
考虑到在其相对端部具有陡峭的倾斜的能量分布，交叠区域Mo的宽度可以在5μm到15μm的范围内。考虑到光点具有水平和垂直长度范围在550μm到910μm的大致正方形形状，交叠区域Mo的水平宽度与水平宽度Tb的比率在1/182到1/110的范围内。
图10示出相对于水平轴的第一光点SP1到第三光点SP3的能量分布。
在交叠区域Mo中，第一光点SP1的倾斜部分和第二光点SP2的倾斜部分彼此交叠，并且第二光点SP2的倾斜部分和第三光点SP3的倾斜部分彼此交叠。因此，在交叠区域Mo中，对应于两个交叠光点的积分值的激光的能量可以与其余区域的能量相同。因此，这些光点通常可以具有恒定的能量。
考虑到这种能量分布，当交叠区域Mo的水平宽度与光点的水平宽度Tb的比率低于1/182时，因为与其余面积相比能量的积分和减小，所以发生能量变化。另一方面，当交叠区域Mo的水平宽度与光点的水平宽度Tb的比率高于1/110时，由于与其余区域相比能量的积分和增加，因此发生对第二保护膜层202的损坏。
再次参照图9，在垂直方向(沿着图9的x轴)，由于光点SP1至SP3中的每一个的宽度Ta大于第一导电区域32的宽度Wa，每个光点在其宽度方向上长度La和Lb的相对部分上，与第一导电区域32不交叠。这里，“La”和“Lb”具有相同的值，并且建立了Wa＝Ta-(La+Lb)的关系。
同时，如图8所示，由于光点的能量分布在垂直方向上也具有顶帽形状，因此当光点SP的垂直宽度Ta与第一导电区域32的宽度Wa以1∶1的比率匹配时，由于在光点的相对边缘处的倾斜部分而发生能量的变化。当在其中存在能量变化的状态下执行激光照射时，掺杂剂的浓度可以根据能量的变化而变化。因此，需要校正这种能量变化。
因此，如图9所示，考虑到能量的分布，第一光电SP1至第三光点SP3的垂直宽度Ta大于1.1倍，但小于第一导电区域32的第一宽度Wa的1.3倍。由于第一导电区32的宽度Wa在500μm至700μm的范围内，因此光点SP的垂直宽度Ta在550μm至910μm的范围内。
当光点SP的垂直宽度Ta小于第一导电区域32的垂直宽度Ta的1.1倍时，由于光点的倾斜部分而产生能量变化。当光点SP的垂直宽度Ta大于第一导电区域32的垂直宽度Ta的1.3倍时，第一导电区域32的宽度Wa过度增加，从而导致第一导电区域32和第二导电区域之间的分流，这将在后面的步骤S108中形成。
图11示出当通过上述方法用掺杂剂掺杂半导体层302时，基于厚度的掺杂剂浓度分布。在图11中，厚度被描述为随着靠近第二保护膜层而增加。
在图11的曲线图中，实线表示经由上述方法(实验示例)执行激光扫描的情况，虚线表示如现有技术(比较示例)中通过热扩散形成第一导电区域的情况。使用硼(B)作为掺杂剂，并且引入掺杂剂以增加厚度。
根据浓度分布的变化，该图可以分为部分A和部分B。在部分A期间，实验示例和比较示例二者都具有其中掺杂剂的掺杂浓度下降到最低点然后上升的形状。也就是说，实验示例和比较示例在部分A期间具有相同的浓度分布。
在部分B期间，实验示例和比较示例都具有随着厚度增加，掺杂剂的掺杂浓度在达到最高点之后逐渐下降的形状。
然而，如图11所示，实验示例的最高点高于比较示例的最高点，实施方式的下降梯度比比较示例的下降梯度更缓和。换句话说，因为在区域B期间在实施方式中掺杂剂的浓度随厚度变化的变化小于比较示例，因此可以看出，在实验示例中掺杂剂的掺杂浓度高于比较示例，并且在实验示例中比在比较示例中更均匀地掺杂。
与前述不同，图12示出了在光点中的能量分布基本上具有完整的矩形形状的情况。
如图12所示，以与上述相同的方式，光点SP′为其垂直宽度Ta具有第一长度，水平宽度Tb具有第二长度的正方形的形状。
激光的能量分布为沿垂直轴和水平轴相同具有长度的完整正方形的形状，因此光点中的能量值是恒定的，与距离无关。
因此，由于当使用具有上述能量分布的光点执行激光扫描时不需要补偿光点的倾斜部分，因此光点SP′的垂直宽度Ta与第一导电区域32的宽度Wa相同，并且相邻光点SP′彼此靠近，但是在水平方向上彼此不交叠。
图13示出步骤S104结束后的第一导电区域32的结晶结构图，图14是示出在半导体层中发生再结晶的TEM照片。
在图14中，(a)示出激光照射之前的结晶半导体层和在结晶半导体层上由非晶硅形成的掺杂层的截面，(b)示出经历了再结晶后的半导体层的截面。在图14的TEM照片中，半导体层下面的黑色层是半导体衬底。
第一导电区域32包括第二多晶区域321，其具有不同于半导体层302的结晶结构的结晶结构。
当用激光照射掺杂层314时，通过激光烧蚀使半导体层302熔化并再结晶，形成第二多晶区域321。第二多晶区域321具有与半导体层302的结晶结构不同的结晶结构。
第二多晶区域321中的晶粒具有比结晶半导体层302更好的结晶度。“结晶度”是包括晶粒和缺陷的尺寸的概念，并且当晶粒尺寸增加以及缺陷的数量减少时可以说是好的。
当用激光照射半导体层302时，发生烧蚀。在该工艺中，由于晶粒中包括的缺陷被去除，并且晶粒的密度随着在再结晶期间晶粒尺寸增加而增加，所以第二多晶区域321的结晶度变得比半导体层302的结晶度更好。
当第一导电区域32包括如上所述的第二多晶区域321时，抵抗载流子通过第一导电区域32的移动的阻力减小，这可以增加载流子收集效率，从而增加太阳能电池100的效率。
第二多晶区域321在从半导体层302的表面朝向保护膜层20的深度方向上形成。
同时，引入到掺杂层314中的激光没有强到熔化整个第一导电区域32的程度，因为一些激光被半导体层302吸收并且已经调节了激光的脉冲宽度。
因此，第二多晶区域321的深度DT1小于半导体层302的厚度。深度DT1可以大于半导体层302的厚度的一半，但是小于半导体层302的厚度。当第二多晶区域321的厚度DT1小于半导体层302的厚度的一半时，则激光的功率不足以热扩散第一导电区域32中的掺杂剂，而当第二多晶区域321的深度DT1等于半导体层302时，激光功率过大，导致对第二保护膜层202造成损伤。
此外，第二多晶区域321的截面面积是第一导电区域32的截面面积的一半或更多。第二多晶区域321具有基本上U形的横截面，并且该深度DT1大于半导体层302的厚度的一半。因此，第二多晶区域321的截面面积可以是第一导电区域32的截面面积的一半或更多。当具有比半导体层302更好的结晶度的第二多晶区域321具有更大的截面面积时，太阳能电池100发电的效率可以进一步增加。
同时，因为第二多晶区域321的宽度DR1对应于激光照射区域(即，第一导电区域32)的宽度，所以宽度DR1基本上与第一导电区域32的宽度相同，在500μm到700μm的范围内。
随后，在第一导电区域形成步骤S104之后的掺杂层去除步骤S105中，去除第二半导体层302上的残留掺杂层314a。残留掺杂层314a可以具有在掺杂层314的局部部分中形成开口的形状。在该步骤中，在半导体衬底10的前表面上依次形成的第一保护膜层201和其上的第一半导体层301的一部分可以被选择性地去除。
在示例性形式中，可以通过将半导体衬底10浸入KOH∶H2O2＝2(L)∶0.8(L)的蚀刻剂中10分钟至20分钟的湿法蚀刻来去除残留掺杂层314a，或者可以通过使等离子体离子与残留掺杂层314a碰撞的干法蚀刻(如反应离子蚀刻(RIE))，来去除残留掺杂层314a。
“浸渍(dipping)”是将整个半导体衬底10浸入(immerse)其中存储有蚀刻剂的桶中的蚀刻方法。当通过将残留掺杂层314a浸渍在蚀刻剂中来去除残留掺杂层314a时，可以同时去除形成在半导体衬底10的前表面上的半导体层301的一部分，并且由于蚀刻剂的反应性，半导体层302也可以通过过蚀刻而被蚀刻。
因此，半导体衬底10的前表面可以在随后的纹理化步骤S106中被有效地纹理化。图4E示意性地示出了其中通过浸渍去除残留掺杂层314a的湿法蚀刻。
残留掺杂层314a的厚度在30nm至50nm的范围内，而形成在半导体衬底10的前表面上的第一半导体层301的厚度在300nm至400nm的范围内。因此，即使残留掺杂层314a和第一半导体层301的蚀刻速率彼此不同，第一半导体层301也不会完全去除，因此第一半导体层301的一部分保留而残留掺杂层314a完全去除。
此外，当半导体衬底10浸渍到蚀刻剂中时，残留掺杂层314a和其间的第一导电区域32暴露于蚀刻剂。因此，尽管第一导电区域32也暴露于蚀刻剂，而残留掺杂层314a被完全去除，但其中已经引入掺杂剂的第一导电区域32处于稳定耦合状态，并且因此用作蚀刻停止层。
因此，如图15所示，一旦浸渍完成，第一导电区域32具有第一厚度t1，而已去除残留掺杂层314a的未掺杂区域33具有第二厚度t2，该第二厚度t2由于过蚀刻而小于第一厚度t1。
图16示出在通过干法蚀刻去除残留掺杂层314a之后，第一导电区域32与已去除残留掺杂层314a的区域33之间的厚度差。
当通过干法蚀刻去除残留掺杂层314a时，与上述湿法蚀刻不同，第一导电区域32具有第三厚度t3，而未掺杂区域33具有大于第三厚度t3的第四厚度t4。
这里，第三厚度t3与第四厚度t4之间的差异与残留掺杂层314a的厚度基本相同。
干法蚀刻物理地去除膜，并且因此显示出与材料无关的基本相同的蚀刻速率。因此，因为第一导电区域32也与残留掺杂层314a的干法蚀刻同时被蚀刻，所以第三厚度t3和第四厚度t4之间的差异基本上与残留掺杂层314a的厚度相同。
随后，在掺杂层去除步骤S105之后的纹理化步骤S106中，在用掩模层315掩蔽第二半导体层302的状态下，将半导体衬底10浸渍到蚀刻剂中，使得形成在半导体衬底10的前表面上的第一半导体层301和其下的第一保护膜层201被完全去除，同时地，半导体衬底10的暴露的前表面也被蚀刻，由此半导体衬底10的前表面被纹理化。图4F示意性地示出了该步骤。
这里，掩模层315形成在第二半导体层302的整个表面上方，以保护第二半导体层302，同时半导体衬底10的前表面被纹理化。
另外，为了在随后的工艺中形成第二导电区域，当掺杂剂被引入到未掺杂区域33中时，掩模层315防止掺杂剂被引入到第一导电区域32中。
掩模层315可以由不包含用作掺杂剂的异物的材料形成。也就是说，掩模层315可以由能够防止引入异物的各种材料中的任何一种形成。掩模层315是有效地势垒掺杂剂的引入的碳化硅(SiC)膜，并且具有在100nm至200nm的范围内的厚度。
通过激光烧蚀容易地去除碳化硅膜，并且使用稀释的氢氟酸(HF)溶液容易地去除碳化硅膜，因为其在随后的步骤S108中变为氧化物。这将在下面详细描述关于相应的步骤S108。
掩模层315仅形成在第二半导体层302上方，并且不形成在纹理化表面(即，半导体衬底10的前表面)上。因此，掩模层315可以通过能够进行截面沉积的各种方法中的任何一种形成。在示例性形式中，掩模层315可以通过能够进行横截面沉积的PECVD方法形成。
将设置有掩模层315的半导体衬底10浸渍到KOH∶H2O2＝2(L)∶0.6(L)的蚀刻剂中15分钟至30分钟，使得第一半导体层301和其下的第一保护膜层201完全去除，并且还蚀刻半导体衬底10的暴露的前表面，其中对半导体衬底10的前表面进行纹理化。
因为在步骤S106中使用的蚀刻剂比在先前步骤S105中使用的蚀刻剂更具强碱性，所以半导体衬底10的表面可以被有效地纹理化。不同于图4E，在图4F中，为了说明这一事实，示出了KOH+。
随后，在掩模层图案化步骤S107中，在掩模层315中形成开口315a，以便暴露半导体层302的未形成第一导电区域32的区域(即未掺杂区域33)。图4G示意性地示出了掩模层图案化步骤。
在示例性形式中，通过用激光选择性地照射掩模层315来形成开口315a，使得掩模层315的一部分经受激光烧蚀。
激光是脉冲型激光，其脉冲宽度可被调节，并且具有0.5J/cm2至2.5J/cm2的能量，10KHz至100KHz的频率，160ns至200ns(纳秒)的脉冲宽度，350nm到600nm的波长。满足这些条件的脉冲型激光与在上述第一导电区域形成步骤S104中使用的激光相同，但是仅在脉冲宽度方面具有很大差异。因此，在上述第一导电区域形成步骤S104中使用的激光装置与也可以在该步骤中使用，这可以降低制造成本并且可以简化工艺。
在该步骤中，因为不是使用激光热扩散，而是使用激光烧蚀在掩模层315中形成开口315a，所以可以使用强度降低的激光，因为其具有比在上述步骤S104中使用的激光更宽的脉冲宽度。形成在掩模层315中的开口315a的宽度可以比形成在掺杂层314中的开口的宽度小。图17和图18示出了步骤S107中的激光扫描方法。激光扫描方法可以与上述步骤S104中使用的基本相同，唯一的区别是激光的脉冲宽度减小。
如图17所示，开口315a在未掺杂区域33的长度方向(沿着图17的y轴)上延长，以使在其长度方向上露出未掺杂区域33。开口315a形成在未掺杂区域33的正上方，以使在其长度方向上露出未掺杂区域33。
相应的相邻开口315a以恒定的距离彼此间隔开，以便大致形成条带布置。
图18示出了形成开口的激光扫描方法。在图18中，为了便于描述，仅示出三个光点，并且光点中的能量分布以与图7相同的方式具有顶帽形状。
光点SA具有大致正方形形状，其具有沿着水平轴的第一长度Na和沿着垂直轴的第二长度Nb。
考虑到能量的分布，第一长度Na大于开口315a的宽度S1并且小于未掺杂区域33的宽度S2。当第一长度Na大于未掺杂区域33的宽度S2时，第一导电区域32可以通过开口315a暴露。在这种情况下，在随后的步骤S108中，可能发生第一导电区域32和第二导电区域34之间的分流。
此外，考虑到能量的分布，第一光点SA1至第三光点SA3的相邻光点部分地交叠以形成交叠区域Mr。考虑到能量的分布，交叠区域Mr的宽度范围为5μm至15μm。
激光的能量分布在上面已经描述为具有顶帽形状。此时，当激光具有图11所示的能量分布时，第一长度Nb基本上与开口315a的宽度S1相同。
当使用激光图案化掩模层315时，开口315a可以精确地形成在期望的位置，并且可以减少工艺数量。
同时，开口315a的宽度S1小于未掺杂区域33的宽度S2。当开口315a的宽度S1小于未掺杂区域33的宽度S2时，未掺杂区域33的一部分，即未掺杂区域33的相对边缘不被暴露，而是被掩模层315覆盖。因此，当在后续步骤中将掺杂剂引入到未掺杂区域33中时，在用于形成由本征半导体层形成的势垒区域33的被覆盖部分中不发生掺杂。
势垒区域33位于第一导电区域32和第二导电区域34之间，并且防止具有不同导电类型的第一导电区域32和第二导电区域34之间的分流。
图19是示出掩模层图案化步骤S107结束之后的第二导电区域的结晶结构的截面图。
当用激光照射掩模层315时，通过激光烧蚀在掩模层315中形成开口351a，并且开口315a下面的未掺杂区域33熔化并再结晶。因此，第二导电区34包括第四多晶区341，其具有与第二导电区34的其余区域不同的结晶结构。
第四多晶区341中的晶粒具有比势垒区33的未改变的结晶结构更好的结晶度，因此具有更少的缺陷并且更大和更密集。
当用激光照射半导体层302时，发生烧蚀。在该工艺中，由于包括在晶粒中的缺陷被去除并且晶粒在再结晶期间的体积和密度增加，所以第四多晶区域341的结晶度变得比半导体层302的结晶度好。
同时，形成第二多晶区域321时使用的激光和形成第四多晶区域341时使用的激光仅在其脉冲宽度方面彼此不同，并且具有基本上相同的能量。因此，因为第四多晶区域341的结晶度与第二多晶区域321的结晶度基本相同，所以第四多晶区域341的结晶结构与第二多晶区域321的结晶结构基本相同。
虽然激光根据其波长被非晶硅选择性地吸收，如图7所示，在350nm或更大的波长范围内的激光不被碳化硅吸收。
因此，当用激光照射由碳化硅形成的掩模层315时，激光直接穿透掩模层315，从而熔化半导体层302。结果，第四多晶区域341在从半导体层302的表面到保护膜层202的深度方向上形成。第四多晶区域341的深度DT2大于第二多晶区域321的深度DT1。
因此，第四多晶区域341的截面面积与第二导电区域34的截面面积的比率为0.5∶1或更大，并且大于第二多晶区域321的截面面积与第一导电区域32的截面面积的比率。
因为具有比半导体层302更好的结晶度的第四多晶区域341广泛地形成在第二导电区域34中，所以载流子可以有效地在第二导电区域34中移动，这可以进一步提高太阳能电池100产生电力的效率。
同时，第四多晶区域341的宽度DR2对应于用激光照射的区域的宽度，即开口315a，并且基本上在205μm到350μm的范围内，其与第二导电区域34的宽度相同。
第四多晶区域341的宽度DR2小于第二多晶区域321的宽度DR1。第四多晶区域341的宽度DR2可以是第二多晶区域321的宽度的一半。
随后，在第二导电区域/表面场区形成步骤S108中，掺杂剂被引入半导体衬底10的前表面中以形成前表面场区130，并且还被引入到通过开口315a暴露的背表面的未掺杂区域33中，以形成第二导电区域34。图4H示意性地示出了该步骤。
掺杂剂是第一导电掺杂剂，其与半导体衬底10中使用的掺杂剂相同。当半导体衬底10是n型时，第一导电掺杂剂是包括V族元素的n型掺杂剂，诸如磷(P)，砷(As)，铋(Bi)或锑(Sb)。当半导体衬底10是p型时，第一导电掺杂剂是包括III族元素的p型掺杂剂，诸如硼(B)，铝(Al)，镓(Ga)或铟(In)。
在步骤S108中，可以通过在包括第一导电掺杂剂的气体气氛中热扩散第一导电掺杂剂来同时形成第二导电区域34和前表面场区130。包括第一导电掺杂剂的各种气体中的任何一种可以用作气体气氛。在一个实例中，当第一导电掺杂剂是n型时，使用磷酰氯(POCl3)。
这样，第一导电掺杂剂通过开口315a从半导体衬底10的背表面热扩散到未掺杂区域33，从而形成第二导电区域34，并且第一导电区域32被掩模层315保护。
此外，由于在引入掺杂剂的同时，第一导电区域32和第二导电区域34之间的未掺杂区域33被掩模层315掩蔽，所以没有掺杂剂被引入到未掺杂区域33中，由此形成势垒区域33作为本征半导体层。
在示例性形式中，第二导电区域34的掺杂浓度与第一导电区域32的掺杂浓度相同。
此外，将与被引入到半导体衬底10中的掺杂剂导电类型相同的第一导电掺杂剂引入到半导体衬底10的前表面中，由此形成前表面场区130。前表面场区130的掺杂浓度在1×1017/cm3至1×1020/cm3的范围内，低于第二导电区34的掺杂浓度。其上已形成有前表面场区130的半导体衬底10是单晶半导体层，并且其上已经形成有第二导电区域34的第二半导体层302是结晶半导体层。因此，半导体衬底10和第二半导体层302具有不同的掺杂浓度。
在另一种形式中，第二导电区域34和前表面场区130可以单独形成。在一个示例中，当形成第二导电区域34时，半导体衬底10的前表面可以由保护膜保护。在形成第二导电区域34之后，可以去除保护膜，并且可以仅将第二导电掺杂剂引入到半导体衬底110的前表面中，以便顺序地形成前表面场区130。
或者，当使用离子注入时，可以容易地执行横截面掺杂，并且例如，可以容易地控制前表面场区130的掺杂深度和掺杂状况。因此，可以形成具有期望属性的前表面场区130。
同时，在步骤S108中，当使用反应气体(例如磷酰氯(POCl3))通过热扩散形成第二导电区域34和前表面场区130时，氧化物，诸如磷硅酸盐玻璃(PSG)，由于反应气体中存在氧而在第二导电区域34的表面和前表面场区130的表面上形成。因此，为了去除氧化物，将半导体衬底10浸渍到稀氢氟酸(DHF)中。在该工艺中，由未被酸溶液去除的碳化硅(SiC)形成的掩模层变为氧化硅(SiOx)，因此容易通过稀氢氟酸(DHF)去除。
在另一示例中，可以通过蚀刻剂(例如KOH)来湿法蚀刻在步骤S108中使用的由碳化硅(SiC)形成掩模层或非晶硅掺杂剂层。因此，以最高速率蚀刻具有较高反应性的n型(例如磷)导电区域，以最低速率蚀刻具有较低反应性的p型(例如硼)导电区域，并且势垒区域可以具有在n型和p型导电区域的厚度之间的厚度。
随后，在绝缘膜形成步骤S109中，在半导体衬底10的前表面和后表面上分别形成绝缘膜。图4I和图4J示意性地示出该步骤。
在示例性形式中，分别由绝缘材料形成的前绝缘膜24和抗反射膜26顺序地形成在半导体衬底10的前表面上的前表面场区130上，在半导体衬底10的背表面上的第二半导体层302上形成由绝缘材料形成的绝缘膜40。
绝缘材料可以是由氧化硅(SiOx)，氮化硅(SiNx)，氮氧化硅(SiNxOy)或碳化硅(SiC)形成的薄膜。
绝缘膜可以通过各种方法中的任何一种形成，例如真空沉积，化学气相沉积，旋涂，丝网印刷或喷涂。在示例性形式中，可以通过能够进行横截面沉积的PECVD方法形成绝缘膜。
当通过PECVD方法形成绝缘膜时，即使绝缘膜24和抗反射膜26由不同的绝缘材料形成，绝缘膜24和抗反射膜26可以通过原位工艺使用在相同的腔室中的不同的源气体形成。
类似地，当在半导体衬底10的背表面上的第二半导体层302上形成绝缘膜40时，可以使用PECVD方法仅在背表面上形成绝缘膜40。形成前绝缘膜24和抗反射膜26的工艺和形成绝缘膜40的工艺可以是原位工艺。
在该步骤S109中，已经描述了绝缘膜首先形成在半导体衬底10的前表面上，然后形成为覆盖半导体衬底10的背表面。这样，由于第一导电区域32和第二导电区域34对热的暴露最小化，因此可以最大程度地防止性能的劣化或损坏。
随后，在电极形成步骤S110中，与第一导电区域32接触的第一电极42和与第二导电区域34接触的第二电极44分别形成在半导体衬底10的背表面。图4K至图4M示意性地示出了电极形成步骤S110。
形成在绝缘膜40中的第一开口40a暴露第一导电区域32的一部分，并且形成在绝缘膜40中的第二开口40b暴露第二导电区域34的一部分。此时，形成在绝缘膜40中的第一和第二开口40a和40b的宽度可以小于形成在掩模层315中的开口315a的宽度。第一开口40a和第二开口40b中的每一个可以采取狭缝的形式，其在第一导电区域32或第二导电区域34的纵向方向上延伸。在这种情况下，第一开口40a和第二开口40b交替布置以形成条带布置。
在示例性形式中，第一开口40a和第二开口40b通过激光烧蚀形成。
在步骤S110中使用的激光可以具有400KHz的频率和0.5瓦特至2瓦特的功率，以适于具有15μm至30μm宽度范围的开口40a和40b，并且考虑到开口40a和40b的宽度在10μm至20μm的范围内，还可以具有皮秒(ps)脉冲宽度，以便于激光烧蚀。
图20是示出当使用激光形成开口40a和40b时半导体层的结晶结构的截面图。
当用激光照射绝缘膜40时，暴露第一导电区域32和第二导电区域34的开口40a和40b通过激光烧蚀形成，并且其下的第二结晶区域321和341熔化并重新结晶，从而在第二多晶区域321中形成第五多晶区域321a，并且在第四多晶区域341中形成第六多晶区域341a。
第三结晶区域321a和341a的结晶结构具有比第二结晶区域321和341的结晶结构低的结晶度。
因为第三结晶区域321a和341a使用具有极短激光照射时间的皮秒(ps)标度激光形成，所以与使用纳秒(ns)级激光形成的第二结晶区域321和341相比，再结晶时间减少，因此第三结晶区域321a和341a具有降低的结晶度。结果，第三结晶区域321a和341a中的晶粒小于第二结晶区域321和341中的晶粒。
此外，第三结晶区321a和341a在从半导体层302的表面到保护膜层202的深度方向上形成。第三结晶区321a和341a的深度为几十纳米，比第二结晶区域321和341的深度小得多，并且第三结晶区域321a和34a1的宽度基本上与开口40a和40b的宽度相同。
同时，因为电极42和44通过开口40a和40b分别连接到第一导电区域32和第二导电区域34，所以电极42和44基本上与第三结晶区域321a和341a接触。具体地，根据本实施方式，第三结晶区域321a和341a可以在其表面上具有凸凹部分，并且与第三结晶区域321a和341a接触第一电极42和第二电极44的表面，可以具有包括两层或更多层的多层结构，并且可以包括与第三结晶区域321a和341a的表面上的凸凹部分相对应的凸凹部分。
因此，在本实施方式中，使用激光形成第一导电区域32和第二导电区域34，并且具有结晶结构的第一导电区域32和第二导电区域34被再结晶以实现改善的结晶度，其可提高太阳能电池100的效率。
在另一种形式中，开口40a和40b可以通过各种方法中的任何一种形成，例如干法蚀刻或湿法蚀刻。
电极层400形成在整个绝缘膜40上，使得第一开口40a和第二开口40b用电极层400填充。由于电极层400需要通过第一开口40a与第一导电区域32接触，并且还需要通过第二开口40b与第二导电区域34接触，电极层400由导电材料形成。
在一个示例中，电极层400可以使用包括铝(Al)的浆料形成，或者可以通过溅射法使用多层金属形成。
电极层400可以通过例如电镀，沉积或溅射来形成。在示例性形式中，可以将包括铝的浆料施加到绝缘膜40。
电极层400被图案化以便与第一导电区域32和第二导电区域34接触。可以通过各种已知的方法执行图案化。
在一个示例中，使用激光烧制接触技术形成第一电极42和第二电极44。在这种情况下，由于第一电极42和第二电极44在形成第一电极42和第二电极44时形成，因此不需要形成第一和第二开口40a和40b的工艺。
接下来，将参照图21和图22描述根据本发明的一些实施方式的太阳能电池。
图21是示出根据本发明的实施方式的太阳能电池的截面图，图22是示出图21所示的太阳能电池的部分后视平面图。根据本实施方式的太阳能电池基本上类似于上面参照图1描述的太阳能电池。因此，可以省略其重复描述。
参照图21和图22，根据本实施方式的太阳能电池100包括半导体衬底10，形成在半导体衬底10上方并且被构造为第一导电类型的半导体层的第一导电区域32，与第一导电类型相反的第二导电类型的第二导电区域34，设置在第一导电区域32上并且具有第一接触孔461的绝缘膜40，通过第一接触孔461电连接到第一导电区域32的第一电极42，电连接第二导电区域34的第二电极44。第一导电区域32包括包括形成有第一接触孔461的部分的第一部分321和位于除了第一部分321之外的区域中的第二部分322。第一部分321具有比第二部分322大的表面粗糙度，并且第一部分321的结晶度可以不同于第二部分322的结晶度。这将在下面更详细地描述。另外，太阳能电池100还可以包括例如设置在半导体衬底10的前表面上的前绝缘膜24和抗反射膜26。这将在下面更详细地描述。
半导体衬底10可以包括基本区110，其包括相对低掺杂浓度的第一或第二导电掺杂剂，并且因此是第一或第二导电类型。
此外，半导体衬底10可以包括设置在半导体衬底10的一个表面(例如，前表面)上的前表面场区(或场区域)130。前表面场区130可以具有与基本区110相同的导电类型，并且可以具有比基本区110更高的掺杂浓度。
保护膜层20可以形成在半导体衬底10的另一个表面(例如背表面)上。在一个示例中，保护膜层20可以形成为与半导体衬底10的背表面接触，因此可以呈现简化的结构和改善的隧穿效应。然而，本发明不限于此。
包括导电区域32和34的半导体层30可以设置在保护膜层20上。在一个示例中，半导体层30可以形成为与保护膜层20接触，因此可以呈现简化的结构和改进的隧穿效应。然而，本发明不限于此。
在本实施方式中，半导体层30可以包括第一导电区域32和第二导电区域34，第一导电区域32包括第一导电掺杂剂并且因此是第一导电类型，第二导电区域34包括第二导电掺杂剂并且因此是第二导电类型。第一导电区域32和第二导电区域34可以位于保护膜层20上方的同一平面中。另外，势垒区域36可以位于与导电区域32和34相同的平面中的第一导电区域32和第二导电区域34之间。
此时，第一导电区域32可以由包括其导电类型与基本区域110的导电类型相反的第一导电掺杂剂的半导体(例如，硅)形成。另外，第二导电区域34可以包括与基本区域110的导电类型相同的第二导电掺杂剂，但是可以具有比基本区域110更高的掺杂浓度。在本实施方式中，第一导电区域32和第二导电区域34形成在半导体衬底10上方(更准确地，在保护膜层20上)与半导体衬底10分离，并且分别被构造为掺杂有第一或第二导电掺杂剂的半导体层。因此，第一导电区域32和第二导电区域34可以被构造为半导体层，其具有与半导体衬底10不同的结晶结构，以便容易地形成在半导体衬底10上。例如，第一导电区域32和第二导电区域34可以通过掺杂，例如，非晶半导体层，微晶半导体层或多晶半导体层(例如，非晶硅，微晶硅或多晶硅)形成，其可以容易地通过各种方法中的任何一种制造，例如使用第一或第二导电掺杂剂沉积。特别地，当第一导电区域32和第二导电区域34由多晶硅形成时，第一导电区域32和第二导电区域34可以具有热稳定性和优异的电性能。第一或第二导电掺杂剂可以在形成半导体层的同时，或在形成半导体层之后通过各种掺杂方法(例如热扩散或离子注入)引入半导体层。
势垒区域36例如可以由未掺杂的绝缘材料(如，氧化物或氮化物)形成。或者，势垒区域36可以由本征半导体形成。此时，第一导电区域32，第二导电区域34和势垒区域36可以被构造为相同的半导体层(例如，非晶硅，微晶硅或多晶硅层)，其连续地形成使得其侧表面彼此接触。势垒区域36可以由基本上不包括掺杂剂的i型(本征)半导体材料形成。在一个实例中，在半导体层由半导体材料形成之后，用第一导电掺杂剂掺杂半导体层的区域以形成第一导电区域32，并且半导体层的另一区域掺杂有第二导电掺杂剂以形成第二导电区域34，由此其中未形成第一导电区域32和第二导电区域34的其余区域可以构造势垒区域36。因此，制造第一导电区域32，第二导电区域34和势垒区域36的方法可以被简化。
然而，本发明不限于此。因此，势垒区域36可以通过各种方法中的任何一种形成，以具有各种厚度和任何各种形状中的任何一种。势垒区域36可以采取是中空空间的沟槽的形式。各种其它改变是可能的。图21和图22示出了势垒区域36使得第一导电区域32和第二导电区域34彼此完全间隔开。然而，势垒区域36可以形成为使得第一导电区域32和第二导电区域34仅沿着它们之间的边界的一部分彼此间隔开。或者，可以不形成势垒区域36，使得第一导电区域32和第二导电区域34的边界彼此接触。
在本实施方式中，第一导电区域32和/或第二导电区域34可以包括在表面粗糙度和结晶度方面彼此不同的第一部分321和第二部分322。这是因为当通过激光蚀刻或烧蚀工艺在绝缘膜40中形成接触孔46时，表面粗糙度和结晶度变化。这将在下面更详细地描述。
绝缘膜40可以形成在半导体衬底10的背表面上的第一导电区域32和第二导电区域34以及势垒区域36上。在一个示例中，绝缘膜40可以形成为与第一导电区域32和第二导电区域34以及势垒区域36接触，并且因此可以具有简化的结构。然而，本发明不限于此。
绝缘膜40包括用于导电区域32和34与电极42和44之间的电连接的接触孔46。接触孔46包括用于第一导电区域32和第一电极42之间的连接的第一接触孔461，以及用于在第二导电区域34和第二电极44之间连接的第二接触孔462。因此，绝缘膜40用于防止第一导电区域32和第二导电区域34连接到错误的电极(即，在第一导电区域32的情况下为第二电极44，在第二导电区域34的情况下为第一电极42)。此外，绝缘膜40可以施加第一导电区域32和第二导电区域34和/或势垒区域36的钝化效应。
另外，前绝缘膜24和/或抗反射膜26可以设置在半导体衬底10的前表面上(更精确地，在半导体衬底10的前表面上形成的前表面场区130上方)。然而，本发明不限于此，并且可以在前表面场区130上形成具有不同堆叠结构的绝缘膜。
前绝缘膜24和抗反射膜26可以基本上形成在半导体衬底10的整个前表面上。此外，绝缘膜40可以形成在除了接触孔46之外的半导体层30的整个背表面上，这里，“整个形成”不仅包括物理完全形成，而且包括不可避免地排除的部分的形成。
在下文中，将参照图21和图22详细描述第一导电区域32、第二导电区域34、势垒区域36，绝缘膜40中的接触孔46以及第一电极42和第二电极44的平面形状的示例。
参照图21和图22，在本实施方式中，第一导电区域32和第二导电区域34延伸长的长度以形成条带，并且在与其纵向方向交叉的方向上交替布置。势垒区域36可以作为间隔器，位于第一导电区域32和第二导电区域34之间。尽管在图21和图22未示出，彼此间隔开的多个第一导电区域32，可以在其一个边缘处互连，并且彼此间隔开的多个第二导电区域34可以在其另一边缘处互连。然而，本发明不限于此。
此时，第一导电区域32可以比第二导电区域34宽。在一个示例中，第一导电区域32和第二导电区域34的区域可以通过提供具有不同宽度的第一导电区域32和第二导电区域34来调节。也就是说，第一导电区域32的宽度W1可以大于第二导电区域34的宽度W2。
另外，第一电极42可以形成为条带形状，以对应于第一导电区域32，并且第二电极44可以形成为条带形状，以对应于第二导电区域34。
本实施方式示出了第一和第二接触孔461和462形成为仅将第一电极42和第二电极44的一部分分别连接到第一导电区域32和第二导电区域34的情况。更具体地，多个第一接触孔461可以在第一导电区域32延伸的方向上彼此间隔开恒定的距离，并且多个第二接触孔462可以在第二导电区域34延伸的方向上彼此间隔开的恒定距离。因此，可以减少第一接触孔461和第二接触孔462的数量或总面积，这可以使形成第一和第二接触孔461和462的工艺的时间和成本最小化。
然而，本发明不限于此。第一接触孔461可以形成为彼此部分地交叠，并且第二接触孔462可以形成为彼此部分地交叠。或者，第一接触孔461和第二接触孔462中的至少一个可以沿着第一导电区域32和第二导电区域34延伸，以与整个第一电极42和第二电极44对应。
此时，电极42和44的宽度W3可以大于接触孔46的宽度W4。因此，第一电极42和第二电极44可以具有归因于其足够宽度的减小的电阻，并且可以改善第一导电区域32和第二导电区域34与第一电极42和第二电极44之间的对准。
尽管在图21和图22中未示出，彼此间隔开的第一导电区域32，可以在其一个边缘处互连，并且彼此间隔开的第二导电区域34，可以在其另一个边缘处互连。然而，本发明不限于此。
在本实施方式中，接触孔46可以通过用激光照射绝缘膜40的局部部分而形成，使得绝缘膜40在相应部分中蒸发。稍后将参照图23K更详细地描述形成接触孔46的方法。当如上所述形成接触孔46时，靠近绝缘膜40的导电区域32和34经历性能的变化。因此，第一导电区32包括第一部分321和第二部分322，第一部分321包括形成第一接触孔461的部分，第二部分322构造除了第一部分321之外的其余区域，并且具有不同与第一区域321的表面粗糙度和结晶度。此时，因为第一部分321受到第一接触孔461的形成的影响，所以第一部分321可以具有与第一接触孔461相同或相似的尺寸(例如，具有误差为10％或以下)，并且可以与第一接触孔461交叠。另外，第二部分322可以是除了第一部分321之外的其余部分。
更具体地，第一部分321具有比第二部分322更大的表面粗糙度。当使用激光形成第一接触孔461时，热量被传递到第一导电区域32。第一导电区域32的被热熔化并再结晶的部分构造第一部分321。因此，因为第一部分321被热熔化并且再结晶，所以第一部分321具有更大的表面曲率，并且因此具有比第二部分322更大的表面粗糙度。
此外，第一部分321具有与第二部分322的结晶度不同的结晶度，因为它在形成第一接触孔461时也受激光的影响，并且因此在与用于第二部分322的条件不同的条件下再结晶。更具体地，第二部分322的结晶度可以低于第一部分321的结晶度。
当第二部分322包括多晶半导体时，第一部分321可以包括多晶半导体，并且第一部分321的结晶度可以低于第二部分322的结晶度。因此，载流子的迁移率可以在整个第一导电区域32中保持在高值。然而，本发明不限于此。在另一示例中，第二部分322可以包括多晶半导体，并且第一部分321可以包括微晶半导体或非晶半导体。或者，当第二部分322包括微晶半导体时，第一部分321可以包括非晶半导体。当第一部分321和第二部分322都包括非晶半导体时，第一部分321的结晶度可以类似于第二部分322的结晶度。
在本实施方式中，绝缘膜40包括，例如氮化物。因此，为了形成第一接触孔461，需要使用能够蚀刻或去除包括氮化物的层的激光。用于去除包括氮化物的层的激光具有相对小的脉冲宽度。然而，使用具有这种脉冲宽度的激光，可能不会向第一导电区域32提供足够量的结晶所需的能量。不同的是，不受第一接触孔461的形成影响的第二部分322，保持在相对高的结晶度，即相对高的结晶度，因为它保持第一导电区域32的性能，其在获得足够的结晶度的条件下形成。因此，第一部分321具有比第二部分322更低的结晶度，即更低的结晶度。
在一个实例中，第一部分321的结晶度可在50％至70％的范围内，第二部分322的结晶度可在85％至98％的范围内。第二部分322的结晶度限制在第一导电区域32可以表现出优异的热稳定性和优异的电性能的范围内。当第二部分322的结晶度低于85％时，由于低迁移率，第一导电区域32可能难以表现出优异的性能。此外，可能难以形成第二部分322以具有高于98％的结晶度。此外，第一部分321的结晶度限于在绝缘膜40中稳定地形成第一接触孔461的范围，而不会显着劣化第一部分321的各种性能，例如载流子的迁移率。当第一部分321的结晶度低于50％时，相应部分的热稳定性和电性能可能劣化。此外，当第一部分321的结晶度高于70％时，需要增加用于形成第一接触孔461的激光的脉冲宽度。在这种情况下，例如，氮化物可能不容易被去除，这可能使得难以稳定地形成第一接触孔461。
或者，第一部分321的结晶度可以大于第二部分322的结晶度5％或更多(例如10％或更多)。该差异确保了第一部分321和第二部分322发挥足够的效果。然而，本发明不限于此。
另外，第一部分321中的晶粒可以小于第二部分322中的晶粒。这被认为是因为通过激光提供给第一部分321的热不足以实现结晶，因此晶粒不生长至大尺寸并且不规则地排列。例如，第一部分321中的晶粒尺寸(例如，晶粒的平均尺寸)与第二部分322中的晶粒尺寸(例如，晶粒的平均尺寸)的比例可以为10％至50％。在一个示例中，第一部分321中的晶粒的尺寸可以在10nm到1μm的范围内。当第一部分321中的晶粒尺寸与第二部分322中的晶粒尺寸的比率低于10％时，第一部分321的结晶度可能不足。当第一部分321的晶粒尺寸与第二部分322中晶粒尺寸的比率高于50％时，用于形成第一接触孔461的激光的脉冲宽度增加，这难以稳定地形成第一接触孔461。
第一部分321和第二部分322的结晶度可以通过各种方法测量或分析。在一个示例中，第一和第二部分321和322的结晶度可以指示半导体层30(例如，硅半导体层)中的结晶结构的百分比，并且可以使用例如X-射线衍射(XRD)，电子背散射衍射(EBSD)或RAMAN分析仪测量和分析。
另外，在本实施方式中，因为可以使用激光形成第一接触孔461，所以第一部分321可以具有与第二部分322的性能不同的各种性能。第一部分321和第二部分322的微观形状在图22的放大圆中示意性地示出。
参照图21和图22的放大圆，当在照明(特别是使用显微镜)的情况下观察时，在本实施方式中，第二部分322的锯伤痕标记SD2比第一部分的锯伤痕标记SD1深。通过切割半导体晶片形成半导体衬底10，此时，锯伤痕标记SD1和SD2保留在半导体衬底10上。由于半导体器件的性能极大地依赖于半导体衬底的性能，在半导体器件中使用没有锯痕损伤痕迹的非常高质量的半导体衬底。另一方面，在太阳能电池100中，由于太阳能电池100的性能或效率不很大地受锯伤损标记SD1和SD2的影响，使用具有锯损伤标记SD1和SD2的半导体衬底10可以降低成本。因此，当太阳能电池100的半导体衬底10包括锯伤损标记SD1和SD2时，由于第一导电区域32的被激光熔化和再结晶的部分经历结晶度的变化，可以看到不同程度的锯伤痕标记SD1和SD2。也就是说，在具有相对高或极好结晶度的第二部分322中的锯痕损伤标记SD2可以清楚且深入地看到，并且在具有低结晶度的第一部分321中的锯伤痕SD1可以看到是模糊的或者可能不清楚可见。
此外，可以看到包括第一部分321的太阳能电池100的部分比包括第二部分322的部分更亮。这是因为从第一部分321去除了绝缘膜40。此时，可以看到第一区域A1比第二区域A2更亮，该第一区域对应于靠近第一部分321的第二部分322的部分或绝缘膜40的一部分，该第二区域A2对应于第二部分322或绝缘膜40的其余部分。更具体地，第一区域A1可以具有预定宽度，并且可以看到比第二区域A2更亮。这被认为是因为靠近第一接触孔461的绝缘膜40在形成第一接触孔461时经历厚度或性能的变化，从而看到对应部分比其余部分更亮。
同时，在本实施方式中，第二导电区34包括第一部分341和第二部分342，第一部分341包括形成第二接触孔462的部分，第二部分342位于除了第一部分341之外的区域。第一接触孔461，第一导电区域32的第一部分321和第二部分322的描述可以应用于第二接触孔462，第二导电区域34的第一部分341和第二部分342，因此省略了第二接触孔462，第二导电区域34的第一部分341和第二部分342的详细描述。此时，第一导电区域32和第二导电区域34的第一部分321和341可以具有相同或相似的性能(例如表面粗糙度或结晶度)，并且第一导电区域32和第二导电区域34的第二部分322和342可以具有相同或相似的性能。这是因为第一导电区域32和第二导电区域34或第二部分322和342包括在通过单个工艺形成的半导体层30中，从而被相同或类似的激光照射，并且第一部分321和341也用相同或相似的激光照射，以形成第一和第二接触孔461和462。
当对应于接触孔46的第一部分321和341具有比第二部分322和342大的表面粗糙度时，通过接触孔46连接到(例如，接触)第一部分321和341的电极42和44也具有大的表面粗糙度。因此，电极42和44的表面可以反射穿透半导体衬底10并被引导到背表面的光，以使得能够重新使用光。另外，这种大的表面粗糙度可以使第一部分321和341与电极42和44之间的接触面积最大化，从而改善结合性能。
另外，在本实施方式中，势垒区域36的表面粗糙度可以小于第一部分321和341的表面粗糙度，并且可以大于第二部分322和342的表面粗糙度。此外，势垒区域36的结晶度可以高于第一部分321和341的结晶度，并且低于第二部分322和342的结晶度。在一个示例中，当半导体层30由多晶半导体形成时，势垒区域36的结晶度可以高于第一部分321和341的结晶度，并且低于第二部分322和342的结晶度。另外，势垒区域36中的晶粒可以是比第一部分321和341中的晶粒大，并且小于第二部分322和342中的晶粒。
在本实施方式中，在形成接触孔46之前，当对第一导电区域32和第二导电区域34执行掺杂工艺(参见图23F)时，或当用于掺杂的掩模层(参见图23G中的附图标记340)被图案化时，可以将激光产生的热提供给整个第一导电区域32和第二导电区域34。此时，掩模层340包括可以通过激光容易地图案化的材料(例如，诸如碳化硅的碳化物)。因此，用于执行掺杂工艺或者图案化掩模层340的激光具有比用于在绝缘膜40中形成接触孔46的激光更大的脉冲宽度。因此，可以提供相对大量的热量到第一导电区域32和第二导电区域34，这可有助于第一导电区域32和第二导电区域34的结晶。此时，由于大量的热量确保晶粒的充分生成和生长，第一导电区域32和第二导电区域34的结晶化程度可以高于势垒区域36的结晶化程度，并且第一导电区域32和第二导电区域34中的晶粒可以大于势垒区域中的晶粒此外，第一导电区域32和第二导电区域34的表面粗糙度小于势垒区域36的表面粗糙度。当在该状态下形成接触孔46时，尽管具有如上所述的高结晶度，即高结晶度或小表面粗糙度的第一导电区域32和第二导电区域34保留在没有形成接触孔46的第二部分322和342中，其中形成接触孔46的部分形成第一部分321和341，其具有比势垒区域36更低的结晶度，即更低的结晶度。因此，第一部分321和341具有比势垒区域36更小的表面粗糙度。
以上描述示出了第一导电区域32和第二导电区域34以及势垒区域36包括多晶半导体的情况。然而，本发明不限于此。在另一示例中，第二部分322可以包括多晶半导体，并且第一部分321和势垒区域36可以包括微晶半导体或非晶半导体。当第一部分321和341以及势垒区域36包括微晶半导体时，势垒区域36可以具有优于第一部分321和341的结晶度。或者，当第二部分322包括微晶半导体时，第一部分321和势垒区域36可以包括非晶半导体。当第一和第二部分321和322以及势垒区域36包括非晶半导体时，第一和第二部分321和322以及势垒区域36可以具有相似的结晶度。
因此，在本实施方式中，直接参与光电转换的第一导电区域32和第二导电区域34的第二部分322和342，可以具有优于势垒区域36的结晶度。此外，连接到电极42和44的第一导电区域32和第二导电区域34的第一部分321和341，可以具有大的表面粗糙度，这可以提高电极42和44的反射率和结合。
当光被引入根据本实施方式的太阳能电池100中时，在形成在基本区域110和第一导电区32之间的pn结处通过光电转换产生电子和空穴，并且所产生的电子和空穴，通过隧穿保护膜层20，移动到第一导电区域32和第二导电区域34，且然后移动到第一电极42和第二电极44。由此，产生电。
另外，对应于接触孔46的第一部分321和341可以具有比第二部分322和342更大的表面粗糙度，由此可以提高电极42和44的反射率，并且电极42和44的接合可以改进。此外，其中没有形成接触孔46的第二部分322和342可以具有高的结晶度，即高结晶度，因此具有高迁移率和优异的电性能。因此，可以提高太阳能电池100的效率。
以上描述示出了第一导电区域32和第二导电区域34一起设置在相同的保护膜层20上以便被绝缘膜40覆盖的情况。然而，本发明不限于此。下面将参照图25和26描述本发明的替代实施方式。
另外，图21和图22示出在其上已经形成有第一导电区域32和第二导电区域34的半导体衬底10的背表面上没有设置纹理结构的情况。然而，本发明不限于此，并且纹理结构可以设置在半导体衬底10的背表面上。在这种情况下，与上述描述不同，第一部分321和341可以具有不平坦表面，第二部分322和342可以具有比第一部分321和341更大的表面粗糙度，但是根据特定的结晶表面可以具有相对规则的凸凹部分。
以下将参照图23A至图23L详细描述制造具有上述结构的太阳能电池100的方法。图23A至图23L是示出根据本发明的实施方式的太阳能电池的制造方法的截面图。
首先，参照图23A，准备包括含有第二导电掺杂剂的基本区域110的半导体衬底10。
随后，如图23B所示，保护膜层20形成在半导体衬底10的表面上。保护膜层20可以形成在半导体衬底10的整个背表面上。
这里，保护膜层20可以通过例如热生长，沉积(例如等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD))或化学氧化形成。然而，本发明不限于此，并且第一保护膜层20可以通过各种方法中的任何一种形成。
随后，参照图23C至图23G，在保护膜层20上形成第一导电区域32，第二导电区域34和前表面场区130。然后，可以在半导体衬底10的前表面上形成纹理结构。这将在下面详细描述。
如图23C所示，半导体层30形成在保护膜层20上。半导体层30可以由微晶，非晶或多晶半导体形成。半导体层30可以通过例如热生长或沉积(例如低压化学气相沉积(LPCVD))形成。然而，本发明不限于此，并且半导体层30可以通过各种方法中的任何一种形成。此时，可以使用具有高结晶度的多晶半导体来形成半导体层30。在一个实例中，半导体层30的结晶度可在80％至98％的范围内(例如在85％至98％的范围内)。
随后，如图23D所示，可以对半导体衬底10的前表面进行纹理化，以便具有凸凹部分。在半导体衬底10的表面上进行的纹理化可以是湿法纹理化或干法纹理化。湿法纹理化可以通过将半导体衬底10浸渍到纹理化溶液中来进行，并且有利地具有短的处理时间。干法纹理化是使用例如金刚石格栅或激光研磨半导体衬底10的表面的工艺，并且可能不利地需要长的处理时间和对半导体衬底10的损坏的可能性，尽管其可以形成均匀的凸凹部分。此外，半导体衬底10可以通过例如反应离子蚀刻(RIE)来纹理化。因此，在本发明中，半导体衬底10可以通过各种方法中的任何一种来纹理化。
本实施方式示出了在形成半导体层30之后对半导体衬底10的前表面进行纹理化的情况。然而，本发明不限于此。因此，可以在形成半导体层30之前或在另一工艺中对半导体衬底10的表面进行纹理化。
随后，参照图23E至图23I，在半导体层30中形成第一导电区域32，第二导电区域34和势垒区域36。例如，半导体层30的与第一导电区域32对应的区域可以通过各种方法中的任何一种，诸如离子注入，热扩散或激光掺杂，来掺杂第一导电掺杂剂，并且半导体层30的与第二导电区域34对应的区域可以通过各种方法的任何一种，例如离子注入，热扩散或激光掺杂，来掺杂第二导电掺杂剂。因此，位于第一导电区域32和第二导电区域34之间的区域构造势垒区域36。
然后，用第二导电掺杂剂掺杂半导体衬底10的前表面，以便形成前表面场区130。前表面场区130可以通过各种方法中的任何一种形成，例如，离子注入，热扩散或激光掺杂。可以使用各种其它方法。或者，当用第二导电掺杂剂掺杂半导体层30以形成第二导电区域34时，可以通过在半导体衬底10的前表面掺杂第二导电掺杂剂来形成前表面场区130。
在一个实例中，第一导电区域32和第二导电区域34中的一个可以通过在半导体层30上形成包括第一或第二导电掺杂剂的掺杂剂层320来形成，以及使用激光302或304通过激光掺杂将掺杂剂层320的第一或第二导电掺杂剂选择性地引入到半导体衬底10中。然后，可以使用包括开口340a的掩模层340，通过第一或第二导电掺杂剂的离子注入或热扩散来形成第一导电区域32和第二导电区域34中的另一个。在下文中，将描述其中通过激光掺杂形成第一导电区域32并且使用掩模层340形成第二导电区域34的示例。因此，可以在形成第二导电区域34时形成前表面场区130，这可以简化处理。
参照图23E和图23F，在半导体层30上形成包括第一导电掺杂剂的掺杂剂层320，并且用激光302选择性地照射与第一导电区域32相对应的掺杂剂层320的一部分，以执行激光掺杂工艺。这样，包括在掺杂剂层320中的第一导电掺杂剂扩散到半导体层30中，以便形成第一导电区域32。
掺杂剂层320可以由包括第一导电掺杂剂的各种材料中的任何一种形成。在一个实例中，掺杂剂层320可由包括第一导电掺杂剂的半导体(例如，硅)形成。此时，当掺杂剂层320具有非晶结构时，掺杂剂层320可以包括足够量的第一导电掺杂剂。此外，具有非晶结构的掺杂剂层320可以具有高的光吸收系数，并且因此可以降低通过其中的光的强度，从而使激光器302对半导体层30或保护膜层20的影响最小化。当掺杂剂层320包括与包括在半导体层30中的半导体材料相同的半导体材料时，可以通过改变在形成半导体层30的过程中的例如反应气体或温度来形成掺杂剂层320。因此，半导体层30和掺杂剂层320可以通过连续工艺(即原位工艺)形成。然而，本发明不限于此。因此，掺杂剂层320可以由例如硼，硅酸盐玻璃或磷硅酸盐玻璃形成，或者可以由各种其它材料中的任何材料形成。
在一个实例中，掺杂剂层320的厚度可以在30nm至50nm的范围内。当掺杂剂层320的厚度低于30nm时，激光302可能对半导体层30或保护膜层20具有过度的作用，导致性能劣化。当掺杂剂层320的厚度超过50nm时，可能难以有效地将掺杂剂扩散到半导体层30中。然而，本发明不限于掺杂剂层320的厚度。
激光302可以是能够在对应于第一导电区域32的半导体层30的部分中充分地扩散第一导电掺杂剂的激光器。在一个示例中，可以使用紫外激光作为激光302。这是因为紫外激光辐射可以被纳米级膜吸收。作为参照，因为绿色激光辐射可能被微米级膜吸收，所以当使用绿色激光作为用于掺杂的激光时，半导体层30或保护膜层20可能被损坏。此外，可以使用脉冲型激光，即具有纳米级脉冲宽度(即在1nm至999nm的范围内)的激光。具有这样的纳米级脉冲宽度的激光可以向掺杂剂层320和半导体层30提供足够的热量，因此在半导体层30的被激光照射的部分中可能发生再结晶。当提供足够量的热量时，在半导体层30的对应部分(即，在第一导电区域32中)实现充分的结晶。因此，第一导电区域32具有较高的再结晶程度，并且包括比没有形成第一导电区域32的半导体层30的部分更大的晶粒。
在一个示例中，激光器302的脉冲宽度可以从80ns到100ns。该脉冲宽度被限制在掺杂剂可以有效地扩散的范围内，并且在该范围内，可以通过再结晶来改善第一导电区域32的性能。然而，本发明不限于此。
在激光掺杂工艺完成之后，去除掺杂剂层320。去除掺杂剂层320的方法可以是任何已知的方法。在一个实例中，可以使用例如碱性溶液的湿法蚀刻或者诸如反应离子蚀刻的干法蚀刻来去除掺杂剂层320。
随后，如图23G所示，在包括第一导电区域32的半导体层30上形成掩模层340，并且如图23H所示，在掩模层340中形成对应于第二导电区域34的开口340a。此时，可以使用激光304通过激光烧蚀来形成开口340a。
掩模层340可以由各种材料中的任何材料形成，这可以防止第二导电掺杂剂的扩散。在一个示例中，掩模层340可以是包括碳化硅(SiC)的碳化硅膜。当掩模层340被构造为碳化硅膜时，掩模层340可以有效地防止掺杂剂的扩散，可以通过激光304容易地图案化，并且可以在处理后容易地去除。
用于在掩模层340中形成开口340a的激光304可以是类似于在用于形成第一导电区域32的激光掺杂工艺中使用的激光302的激光。也就是说，激光304可以是紫外激光。另外，激光304可以是具有纳米级脉冲宽度(即在1nm至999nm的范围内)的脉冲型激光。然而，用于形成开口340a的激光304的脉冲宽度可以稍微大于用于形成第一导电区域32的激光302的脉冲宽度。这用于将较高温度的热传递到掩模层340以便熔化和蒸发掩模层340的一部分。在一个示例中，激光304的脉冲宽度可以在160ns至200ns的范围内。该脉冲宽度被限制在激光可以在掩模层340中形成开口340a的范围内，并且可以改善第二导电区域34的性能。然而，本发明不限于此。
如上所述具有纳米级脉冲宽度的激光304可以向半导体层30提供足够的热量，由此在半导体层30被激光照射的部分中可能发生再结晶。因为当提供足够的热量时，半导体层30的对应部分(即，第二导电区域34)被结晶化，第二导电区域34具有更高程度的再结晶，并且包括比没有形成第一导电区域32和第二导电区域34的半导体层30的部分(即，势垒区域36)更大的晶粒。
随后，如图23I所示，通过使第二导电掺杂剂扩散通过开口340a来形成第二导电区域34，并且去除掩模层340。可以使用各种方法中的任何一种，例如热扩散或离子注入，以扩散第二导电掺杂剂。此时，当第二导电掺杂剂通过热扩散而扩散时，也可以与形成第二导电区域34同时地，在半导体衬底10的前表面上形成前表面场区130。
在本实施方式中，第一导电区32在激光掺杂工艺中结晶，第二导电区34在形成开口340a的视图案化工艺中结晶。因此，第一和第二导电区域34可以具有较高的结晶度，并且可以包括比未被激光照射的势垒区域36更大的晶粒。
随后，如图23J所示，在半导体衬底10的前表面上顺序形成前绝缘膜24和抗反射膜26，并且在半导体衬底10的背表面上形成绝缘膜40。前绝缘膜24，抗反射膜26，或绝缘膜40可以通过各种方法中的任何一种形成，例如化学气相沉积，真空沉积，旋涂，丝网印刷或喷涂。具体地，前绝缘膜24，抗反射膜26，或绝缘膜40可以通过化学气相沉积形成。
随后，如图23K所示，在绝缘膜40中形成接触孔46。在本实施方式中，可以通过用激光306照射绝缘膜40的相应部分，通过激光烧蚀来形成接触孔46。
激光306可以是能够在绝缘膜40中形成接触孔46的任何激光。在一个示例中，激光306可以是紫外激光。这是因为紫外激光辐射可能被纳米级膜吸收。另外，激光306可以是脉冲型激光，即具有皮米级刻度脉冲宽度(即，在从1pm到999pm的范围内)或具有0.5W到2W输出的激光。这是因为，当激光306具有纳米级脉冲宽度时，可能难以在由氮化物形成的绝缘膜40中形成接触孔46。具有这种皮米级脉冲宽度的激光306可以通过以高强度短时间供给热量来形成接触孔46。在一个示例中，激光306可以具有1pm或100pm的脉冲宽度。该脉冲宽度被限制在激光可以稳定地在由预定材料形成的绝缘膜40中形成接触孔46的范围内。然而，本发明不限于此。
当用激光照射绝缘膜40以形成接触孔46时，以基于图24所示的原理形成接触孔46。首先，如图24中的(a)所示，当用激光306照射绝缘膜40时，如图24中的(b)所示，绝缘膜40的对应部分吸热，并且如图24中的(c)所示，绝缘膜40熔融并蒸发，由此如图24中的(d)所示，形成接触孔46。
此时，由于激光306具有皮秒级脉冲宽度，因此相对少量的热量被提供给半导体层30的与接触孔46对应的部分。因此，对应于接触孔46的，半导体层30的第一部分321和341被改变，从而具有与第二部分322和342不同的性能。更具体地，当第一部分321和341熔化并结晶时，第一部分321和341的一部分可以不被重新结晶，因为没有向其提供足够的热量。因此，对应于接触孔46的第一部分321和341具有较低的结晶度，并且包括比保持第一导电区域32和第二导电区域34的原始性能的第二部分322和342更大的晶粒。此时，与接触孔46对应的第一部分321和341具有较低的结晶度，即较低的结晶度，并且包括比在激光掺杂或图案化期间未被激光照射的势垒区域36更小的晶粒。这是因为由激光306提供的热量不足以用于结晶。
此外，由于半导体层30熔化并再结晶使得其一些部分结晶，而其一些部分不结晶，所以第一部分321和341具有比第二部分322和342和势垒区域36更大的表面粗糙度，此外，可以看出，由于第一部分321和341的结晶度的变化，半导体衬底10的锯损伤标记(参见图2的附图标记SD1和SD2)可以不同，并且绝缘膜40的一些性能可以在对应于绝缘膜40的部分的第一区域A1或靠近第一部分321和341的部分的第二部分322和342中变化，由此可以看到第一区域A1比对应于绝缘膜40或第二部分322和342的其余部分的第二区域A2更亮。
随后，如图23L所示，接触孔46填充有第一电极42和第二电极44。
多个电极层通过例如溅射或电镀在导电区域32和34以及绝缘膜40中顺序形成，然后被图案化以形成第一电极42和第二电极44。图案化可以使用，例如蚀刻剂或蚀刻膏，或通过干法蚀刻执行。或者，电极42和44可以形成在导电区域32和34上以具有期望的视图案，使得接触孔46填充有电极42和44。
利用上述制造方法，可以通过简化的处理来制造具有优异效率的太阳能电池100，这可以提高太阳能电池100的生产率。特别地，使用激光306形成接触孔46使得能够容易且快速地形成接触孔46。在本实施方式中，在第一电极42和第二电极44一起设置在半导体衬底10的背表面上的情况下，使用激光306形成接触孔46可以大大增加例如设计的自由度。
在下文中，将详细描述根据本发明的另一实施方式的太阳能电池及其制造方法。将省略与上述描述相同或非常相似的部分的详细描述，并且将仅详细描述不同的部分。此外，上述实施方式及其替代实施方式以及以下实施方式和其替代实施方式可以彼此组合，并且这种组合落入本发明的范围内。
图25是示出根据本发明的另一实施方式的太阳能电池的截面图。
如图25所示，在本实施方式中，中间绝缘膜41可以设置在半导体层30和绝缘膜40之间。设置在半导体层30和绝缘膜40之间的中间绝缘膜41可以防止当使用激光306形成接触孔46时，对半导体层30(即，第一导电区域32和第二导电区域34)具有过度影响的激光(参见图23K中的附图标记306)。另外，中间绝缘膜41可以设置在整个半导体层30上，以提高半导体层30的钝化性。
在这种情况下，电极42和44可以通过介于其间的中间绝缘膜41电连接到导电区域32和33。中间绝缘膜41可以由氧化物膜(例如，氧化硅膜)形成，其可以改善钝化性能而不会劣化电极42和44与导电区域32和34之间的电性能。中间绝缘膜41的厚度可以等于或小于保护膜层20的厚度，以便减小电极42和44与导电区域32和34之间的低接触电阻。然而，本发明不限于此，例如，中间绝缘膜41的材料和厚度可以以各种方式改变。
图26是根据本发明的另一实施方式的太阳能电池的截面图。
参照图26，在本实施方式中，第一导电区域32和第二导电区域34可以形成在半导体衬底10的不同表面上。图26示出了第二导电区域34掺杂有掺杂剂，其与半导体衬底10的基极区域110中的掺杂剂不同的情况，其掺杂浓度高于基极区域110。然而，本发明并不限于此，并且第二导电区域34可以是包括与半导体衬底10分离地形成的非晶，微晶或多晶半导体的半导体层。此时，可以设置另一保护膜层，或者可以不设置在第二导电区域34和半导体衬底10之间。
另外，尽管图26示出了保护膜层20，第一导电区域32和第一电极42设置在半导体衬底10的背表面上的情况，但保护膜层20，第一导电区域32和第二电极44可以设置在半导体衬底10的前表面上。此时，第二导电区域34可以以与第一导电区域32相同的方式设置在半导体衬底10的前表面上，或者与不同于第一导电区域32的方式设置在半导体衬底10的背表面上。各种其它改变是可能的。
图27是示出本发明的另一实施方式的太阳能电池的局部放大截面图。
在上述实施方式中，第一部分321形成在第一导电区域32的厚度方向上，以在第一导电区域32和保护膜层20之间延伸。如图27所示，在本实施方式中，第一部分321形成在在第一导电区域32的厚度方向的第一导电区域32的部分上。此时，第一部分321可以位于靠近第一电极42。当激光306在厚度方向上对第一导电区域32没有影响时，可以形成这样的结构。因此，尽管第一部分321形成在电极42和44的表面附近，这决定了电极42和44的反射率和接触电阻，但是具有优异的电学性能和迁移率的第一导电区域32可以保持在第一部分321下方。尽管图27示出了第二部分322位于第一部分321下方，但是本发明不限于此。第三部分，具有更高的结晶度，即比第一部分321更高的结晶度，但具有更低的结晶度，即比第二部分322更低的结晶度，可以位于第一部分321下方。
此外，虽然在图27中仅示出了第一导电区域32，第二导电区域34可以类似地形成为使得第一部分341仅在第二导电区域34的厚度方向的一部分中形成。
图28示出根据本发明的另一实施方式的太阳能电池的局部后视平面图。在图28中，没有绝缘膜(参见图21中的附图标记40)示出，并且仅示出了第一导电区域32和第二导电区域34，势垒区域36以及第一电极42和第二电极44。尽管未示出和描述，在本实施方式中，绝缘膜40设置在第一电极42和第二电极44以及第一和第二导电区32和34以及势垒区36之间。此外，用于第一电极42和第一导电区域32之间的连接的第一接触孔(参见图21中的附图标记461)可以形成在绝缘膜40中的第一电极42和第一导电区域32彼此交叠的部分中，用于第二电极44和第二导电区域34之间的连接的第二接触孔(参见图21中的附图标记462)可以形成在绝缘膜40的其中第二电极44和第二导电区域34彼此交叠的部分中。
参照图28，在根据本实施方式的太阳能电池100中，多个第二导电区域34可以具有岛形状并且可以彼此间隔开，并且第一导电区域32可以形成在除了第二导电区域34以及围绕各自第二导电区域34的势垒区域36之外的其余部分。
因此，用作发射极区域的第一导电区域32可以具有最大面积，这可以提高光电转换效率。此外，可以在整个半导体衬底10中分布第二导电区域34，同时使第二导电区域34的面积最小化。因此，可以最大化第二导电区域34的面积，同时有效地防止第二导电区域34表面复合。然而，本发明不限于此，当然，第二导电区域34可以具有任何各种其它形状，只要它们可以具有可能的最小面积。
尽管图28示出第二导电区域34具有圆形形状，但是本发明不限于此。因此，第二导电区域34可以具有椭圆形状或多边形形状，例如三角形，矩形或六边形。
以下，更详细地说明本发明的制造例。然而，下面将描述的本发明的制造示例仅作为示例给出，并且本发明不限于此。
制造示例
在n型单晶半导体衬底的一个表面上形成由氧化硅膜形成的保护膜层。通过低压化学气相沉积在保护膜层上形成包括多晶硅的半导体层。然后，利用激光掺杂，通过用p型掺杂剂掺杂半导体层的区域，以及利用使用掩模层的热扩散，通过用n型掺杂剂掺杂半导体层的另一区域，在半导体层中分别形成第一导电区域和第二导电区域。然后，形成由氮化硅膜和碳化硅膜形成的背表面钝化膜，并且使用脉冲宽度为20pm的激光在背表面钝化膜中形成接触孔。形成第一电极和第二电极，以通过接触孔电连接到第一导电区域和第二导电区域。
根据制造实施方式的太阳能电池的背表面的显微照片在图29中示出，以及分别在图30的(a)和(b)中示出了在形成接触孔的部分(即，第一部分)和未形成接触孔的部分(即，第二部分)中的太阳能电池的横截面的照片。通过拉曼分析法对半导体层的形成接触孔的部分(即，第一部分)和未形成接触孔的部分(即，第二部分)的分析结果示于图31，并且其结晶度示于表1中。此时，测量在靠近电极的半导体层的部分中，在半导体层的中间部分中以及靠近保护膜层的部分中的结果。
表1
参照图29，可以看出，没有形成接触孔的部分(即，第二部分)的锯伤痕标记SD2比形成接触孔的部分(即，第一部分)的锯伤痕标记SD1更深。此外，可以看出，其中形成接触孔(即，第一区域A1)的最亮部分的周边所对应的区域，比其余区域更亮。此外，可以看出，参照图30中的(a)，其中形成接触孔的部分(即，第一部分)中的半导体层具有大的表面粗糙度，而参照图30中的(b)，在其中没有形成接触孔的部分(即第二部分)中的半导体层具有小的表面粗糙度。
另外，参照表1，基于图31的结果，可以看出，其中形成接触孔的部分(即，第一部分)具有92％以上的高结晶度，而其中没有形成接触孔的部分(即，第二部分)具有在约50％至60％的范围内的低结晶度。此外，可以看出，在没有形成接触孔的部分(即第二部分)中，结晶度随着与电极的距离的增加而增加。这被认为是因为激光的效果随着与电极的距离的增加而减小。
接下来，将参照图32和图33描述根据本发明的一些实施方式的太阳能电池。
图32是示出根据本发明的一些实施方式的太阳能电池的示例的截面图，并且图33是图32所示的太阳能电池的局部背表面图。根据本实施方式的太阳能电池可以与上述太阳能电池基本相同。因此，可以省略重复的描述。
参照图32和图33，根据本实施方式的太阳能电池100包括：半导体衬底10，形成在半导体衬底10的表面上的保护膜层202，形成在保护膜层202上方的第一导电区域32，以及作为第一导电类型的半导体层，与第一导电类型相反的第二导电类型的第二导电区域34，以及被构造为分别与第一导电区域32和第二导电区域34接触的第一电极42和第二电极44。
在本实施方式中，第一导电区域32包括通过第一接触孔40a暴露的接触孔区域。接触孔区域的表面具有第一接触孔表面粗糙度R1。第二导电区域34包括通过第二接触孔40b暴露的接触孔区域。接触孔区域的表面具有第二接触孔表面粗糙度R2。在本实施方式中，第一电极42和第二电极44分别具有，对应于第一接触孔表面粗糙度R1的第一电极表面粗糙度，和对应于第二接触孔表面粗糙度R2的第二电极表面粗糙度。这将在后面详细描述。
半导体衬底10可以以相对低的掺杂浓度掺杂有第一或第二导电掺杂剂，并且因此可以是第一或第二导电类型。
此外，半导体衬底10可以包括设置在半导体衬底10的一个表面(例如，前表面)上的前表面场区(或场区域)130。前表面场区130可以具有与半导体衬底10相同的导电类型，并且可以具有比半导体衬底10更高的掺杂浓度。
本实施方式示出了前表面场区130是通过以相对高的掺杂浓度用第二导电掺杂剂掺杂半导体衬底10形成掺杂区域的情况。因此，前表面场区130可以包括第二导电结晶(单晶或多晶)半导体，以构造半导体衬底10的一部分。
然而，本发明不限于此。因此，可以通过用第二导电掺杂剂掺杂单独的半导体层(例如，非晶半导体层，微晶半导体层或多晶半导体层)，而不是半导体衬底10，来形成前表面场区130。或者，前表面场区130可以被构造为场区域，其功能类似于靠近半导体衬底10形成的层(例如，前绝缘膜24和/或抗反射膜26)并掺杂有固定电荷。例如，当半导体衬底10是n型时，前绝缘膜24可以由具有固定负电荷的氧化物(例如，氧化铝)形成，以便在半导体衬底10表面上形成反型层。在这种情况下，半导体衬底10可以包括非单独的掺杂区域，这可以使半导体衬底10的缺陷最小化。可以使用各种其它方法来形成具有各种构造的前表面场区130。
保护膜层202可以形成在半导体衬底10的另一表面(例如背表面)上。保护膜层202可以形成在半导体衬底10的整个背表面上。因此，保护膜层202可以容易地形成而没有图案化。
为了实现足够的隧穿效应，保护膜层202的厚度可以小于绝缘膜40的厚度。在一个示例中，保护膜层202的厚度可以为5nm或更小(更具体地，2nm或更小，例如在0.5nm至2nm的范围内)。当保护膜层202的厚度超过5nm时，不发生平滑隧穿效应，因此，太阳能电池100可能不工作。当保护膜层202的厚度低于0.5nm时，可能难以形成具有期望质量的保护膜层202。为了进一步提高隧穿效应，保护膜层202的厚度可以为2nm或更小(更具体地，在0.5nm至2nm的范围内)。此时，为了进一步提高隧穿效应，保护膜层202的厚度可以在0.5nm至1.5nm的范围内。然而，本发明不限于此，保护膜层202的厚度可以具有各种值。
包括导电区域32和34的半导体层302可以设置在保护膜层202上。在一个示例中，半导体层302可以形成为与保护膜层202接触，因此可以呈现简化的结构和改进的隧穿效应。然而，本发明不限于此。
在本实施方式中，半导体层302可以包括第一导电区域32和第二导电区域34，第一导电区域32包括第一导电掺杂剂并且因此是第一导电类型，第二导电区域34包括第二导电掺杂剂并且因此是第二导电类型。第一导电区域32和第二导电区域34可以位于保护膜层202上方的同一平面中。也就是说，可以没有插入在第一导电区域32和第二导电区域34与保护膜层202之间的层。或者，当另一层插入在第一导电区域32和第二导电区域34与保护膜层202之间时，插入层可以具有相同的堆叠结构。另外，势垒区域33可以位于第一导电区域32和第二导电区域34之间，在与导电区域32和34相同的平面中。
第一导电区域32构造发射极区域，其与半导体衬底10形成pn结，其间插入有保护膜层202，以便通过光电转换产生载流子。第二导电区域34构造背表面场区，其形成背表面场，以防止由于在半导体衬底10的表面上的复合而导致的载流子的损失。
此外，势垒区域33可以位于第一导电区域32和第二导电区域34之间，使得第一导电区域32和第二导电区域34彼此间隔开。当第一导电区域32和第二导电区域34彼此接触时，可能发生分流，从而不期望地导致太阳能电池100的性能劣化。因此，当势垒区域33位于第一导电区域32和第二导电区域34之间时，可以防止不必要的分流。
势垒区域33可以由各种材料中的任何一种形成，这可以基本上将第一导电区域32和第二导电区域34彼此隔离。在示例性形式中，势垒区域33可以由未掺杂的绝缘材料形成，更具体地，由不包括掺杂剂的本征半导体形成。或者，可以在第一导电区域32和第二导电区域34之间形成凹槽，以将第一导电区域32和第二导电区域34彼此物理隔离。
另外，当半导体衬底10是n型时，其与第一导电区域32形成pn结，并且第一导电区域32形成发射极。在这种情况下，第一导电区域32的面积可以大于第二导电区域34的面积。
当半导体衬底10和第二导电区域34是n型导电类型并且第一导电区域32是p型导电类型时，宽的第一导电区域32可以用于收集空穴。因为空穴具有比电子更长的寿命，所以第一导电区域32可以有效地收集空穴。
背表面绝缘膜40形成在半导体层302上。背表面绝缘膜40包括用于在第一导电区域32和第一电极42之间连接的第一接触孔40a，以及用于在第二导电区域34和第二电极44之间连接的第二接触孔40b，并且用于钝化半导体层302。第一导电区域32和第二导电区域34分别通过绝缘膜40的接触孔40a和40b暴露，并且暴露的第一导电区域32和第二导电区域34具有特定的表面形状。接触孔通常成形为多个圆形，椭圆形或多边形开口，彼此间隔开，或者形成为条带形状开口。第一导电区域32和第二导电区域34可以具有取决于接触孔40a和40b的形状的预定形状，并且特别地，可以具有预定的表面粗糙度，其可以被称为第一和第二接触孔表面粗糙度R1和R2。
背表面绝缘膜40可以由选自由氮化硅膜，含氢的氮化硅膜，氧化硅膜，氧氮化硅膜，碳化硅膜和Al2O3，MgF2，ZnS，TiO2和CeO2膜组成的组形成的单层或多层膜。
设置在半导体衬底10的背表面上的电极42和44，包括与第一导电区域32接触的第一电极42，以及与第二导电区域34接触的第二电极44。第一电极42可以穿透后绝缘膜40中的接触孔40a，从而与具有第一接触孔表面粗糙度R1的第一导电区域32接触，由此第一电极42的表面可以具有第一电极表面粗糙度Ral。这里，可以在第一接触孔表面粗糙度R1转印到第一电极42的表面时获取第一电极表面粗糙度Ral。
第二电极44可以穿透后绝缘膜40中的接触孔40b，从而与具有第二接触孔表面粗糙度R2的第二导电区域34接触，由此第二电极44的表面可以具有第二电极表面粗糙度Ra2。这里，可以在将第二接触孔表面粗糙度R2转印到第二电极44的表面时获取第二电极表面粗糙度Ra2。
第一电极42和第二电极44可以包括各种金属材料中的任何一种。此外，第一电极42和第二电极44可以具有各种平面形状中的任何一种，以便通过分别连接到第一导电区域32和第二导电区域34而不彼此电连接来收集和向外转移载流子。
在本实施方式中，可以通过用激光照射绝缘膜40的局部部分来形成接触孔40a和40b，使得通过蒸发去除绝缘膜40的对应部分。通过该处理，可以获取第一和第二接触孔表面粗糙度R1和R2。
当使用激光形成接触孔40a和40b时，热量被传递到第一导电区域32和第二导电区域34，导致第一导电区域32和第二导电区域34的对应部分被熔化和再结晶。再结晶部分表现出比其余部分更尖的曲率，因此具有增加的表面粗糙度，即第一和第二接触孔表面粗糙度R1和R2。
当对应于接触孔40a和40b的第一导电区域32和第二导电区域34的部分具有比其余部分更大的表面粗糙度时，电极42和44通过具有增加的表面粗糙度的接触孔40a和40b连接(例如，接触)到第一导电区域32和第二导电区域34。也就是说，当第一和第二接触孔表面粗糙度R1和R2被转印到第一电极42和第二电极44时，可以获取第一电极42和第二电极44的第一和第二电极表面粗糙度Ra1和Ra2。
因此，电极42和44的表面可以反射穿透半导体衬底10并被引导到背表面的光，以使得能够重新使用光。此外，这种大的表面粗糙度可以使与第一和第二接触孔40a和40b相对应的第一导电区域32和第二导电区域34的部分与电极42和44之间的接触面积最大化，从而改善结合性能。
接触孔可以通过使用蚀刻膏去除背表面绝缘膜40，而不是激光照射来形成。在这种情况下，接触孔的轮廓的凹槽状标记可以印制在第一导电区域32和第二导电区域34的接触孔区域中。
同时，在本实施方式中，第一电极42和第二电极44的厚度可以为1μm或更小。更具体地，第一电极42和第二电极44从与导电区域32和34的界面到另一表面的高度可以为1μm或更小。在本实施方式中，第一电极42和第二电极44可以是通过沉积形成的多层膜。例如，第一电极42和第二电极44可以具有包括第一钛层，铝层，第二钛层和镍-钒合金层的四层结构。第一钛层的厚度为50nm或更小，铝层的厚度为550nm或更小，第二钛层的厚度为150nm或更小，镍-钒合金层的厚度为250nm或更小。然而，本发明不限于此，并且可以使用各种其它金属。
在本实施方式中，通过第一和第二接触孔40a和40b连接到电极42和44的第一导电区域32和第二导电区域34的部分可以具有相对较高的第一和第二接触孔表面粗糙度R1和R2，从而改善电极42和44的反射率和结合。
当光被引入根据本实施方式的太阳能电池100中时，在半导体衬底10和第一导电区域32之间形成的pn结处通过光电转换产生电子和空穴，并且所产生的电子和空穴通过隧穿穿过保护膜层202而移动到第一导电区域32和第二导电区域34，并且随后移动到第一电极42和第二电极44。由此，产生电。
在如本实施方式那的具有其中电极42和44形成在半导体衬底10的背表面上的以及在半导体衬底10的前表面不形成电极的背表面电极结构的太阳能电池100中，遮光损失可以在半导体衬底10的前表面上最小化。因此，可以提高太阳能电池100的效率。然而，本发明不限于此。
第一和第二导电区域32和34在半导体衬底10上隔着保护膜层202，形成，并且因此与半导体衬底10分开形成。因此，由于复合导致的损失可以小于当使用通过用掺杂剂掺杂半导体衬底10的区域形成的掺杂区域作为导电区域时的损耗。
此外，与接触孔40a和40b相对应的部分具有比其余部分更大的表面粗糙度，由此可以提高电极42和44的反射率，并且可以提高电极42和44的接合。另外，其中没有形成接触孔40a和40b的部分可以具有高的结晶度，即高结晶度，因此实现高迁移率和优异的电性能。因此，可以提高太阳能电池100的效率。
以上描述示出了第一导电区域32和第二导电区域34一起设置在相同保护膜层202上并且被绝缘膜40一起覆盖的情况。然而，本发明不限于此。
另外，图32和图33示出在其上已经形成有第一导电区域32和第二导电区域34的半导体衬底10的背表面上没有设置纹理结构的情况。然而，本发明不限于此，并且可以在半导体衬底10的背表面上设置纹理结构。
此外，前绝缘膜24和抗反射膜26选择性地设置在半导体衬底10的前表面上的前表面场区130上。也即，在一些实施方式中，仅前绝缘膜24可以在半导体衬底10上形成，可以仅在半导体衬底10上形成抗反射膜26，或者可以在半导体衬底10上依次设置前绝缘膜24和抗反射膜26。
前绝缘膜24和抗反射膜26可以基本上形成在半导体衬底10的整个前表面上。
前绝缘膜24形成为使得与半导体衬底10的表面接触，用于钝化存在于半导体衬底10的表面或体中的缺陷。因此，前绝缘膜24可以通过去除少数载流子的复合部位来增加太阳能电池150的开路电压。抗反射膜26降低了引入到半导体衬底10的前表面中的光的反射率。因此，抗反射膜26可以增加，到达形成在半导体衬底10和第一导电区域32的界面处的pn结的光量。因此，抗反射膜26可以增加太阳能电池100的短路电流Isc。从而，前绝缘膜24和抗反射膜26可以增加太阳能电池100的开路电压和短路电流，从而提高太阳能电池100的效率。
前绝缘膜24和抗反射膜26中的每一个可以包括单个膜或多个膜，其是选自由氮化硅膜，含氢的氮化硅膜，氧化硅膜，氮氧化硅膜，氧化铝膜，碳化硅膜和MgF2，ZnS，TiO2和CeO2膜中的两种或更多种膜的组合的形式。
当光被引入具有根据本实施方式的上述结构的太阳能电池100中时，在形成于半导体衬底10和第一导电区域32之间的pn结处通过光电转换产生电子和空穴，并且所产生的电子和空穴通过隧穿穿过保护膜层202而移动到第一导电区域32和第二导电区域34，然后移动到第一电极42和第二电极44。由此，产生电。
在具有其中电极42和44形成在半导体衬底10的背表面上、并且在半导体衬底10的前表面上没有形成电极的背表面电极结构的太阳能电池100中，，在半导体衬底10的前表面上遮光损耗可以被最小化。因此，可以提高太阳能电池100的效率。
第一导电区域32和第二导电区域34在半导体衬底10上隔着保护膜层202形成，因此与半导体衬底10分开形成。因此，由于复合导致的损失可以小于当使用通过用掺杂剂掺杂半导体衬底10的区域形成的掺杂区域作为导电区域时的损耗。
同时，如图33所示，多个第一导电区域32和多个第二导电区域34形成为在给定方向上延伸长一长度，并且并排布置。此外，第一导电区域32和第二导电区域34交替布置。势垒区域33可以位于第一导电区域32和第二导电区域34之间，使得第一导电区域32和第二导电区域34通过势垒区域33彼此间隔开。
在示例性形式中，第一导电区域32的面积可以大于第二导电区域34的面积，如图33所示。在一个示例中，可以通过提供具有不同宽度的第一导电区域32和第二导电区域34来调节第一导电区域32和第二导电区域34的面积。在这种情况下，第一导电区域32的宽度W1大于第二导电区域34的宽度W2。
另外，第一电极42在第一导电区域32上以条带形状形成，并且第二电极44在第二导电区域34上以条带形状形成。在已经形成在第一导电区域32和第二导电区域34上的绝缘膜40中形成接触孔的状态下，如图35L所示，第一电极42和第二电极44在接触孔区域中部分地与第一导电区域32和第二导电区域34接触。具有接触孔的轮廓的视图像被印刷在第一电极42和第二电极44的表面上，如图35N所示。
压印在第一电极42和第二电极44的表面上的接触孔的轮廓，取决于形成在绝缘膜40中的开口的形状，以及在该开口的形成时形成的第一导电区域32和二导电区域34的接触孔区域的表面性能。参照图35N的放大圆，被印刷在第一电极42和第二电极44上的接触孔的轮廓被视为凸凹部分，其对应于当形成接触孔时产生的第一导电区32和第二导电区34的表面粗糙度。凸凹部分保留在单元电极的表面上，因此保留在最终的单元结构中，从而对单元性能和模块性能具有影响。
在下文中，将参照附图详细描述具有上述构造的太阳能电池的制造方法。
首先，图34是示出根据本发明的一些实施方式的制造方法的流程图。
根据本实施方式的制造太阳能电池的方法包括：保护膜层形成步骤S101，半导体层形成步骤S102，第一导电区域形成步骤S103，第二导电区域形成步骤S104，绝缘膜形成步骤S105，接触孔形成步骤S106以及电极形成步骤S107。
以下，将参照图35A至图35O详细描述图34中的各个步骤。图35A至图35O是示意性地示出了图34的各个步骤的视图。这里，图35J是图35I的平面图，且图35M是图35L的平面图。
首先，在保护膜层形成步骤S101中，在半导体衬底10的背表面形成保护膜层202。图35A示意性地示出了保护膜层形成步骤S101。对于参照，为了便于描述，在图35A至35L中，半导体衬底10的前表面被示出为面向下。
半导体衬底10由具有单晶或多晶结构的硅晶体生长半导体形成，并含有具有相反的导电类型的第一导电掺杂剂和第二导电掺杂剂中的任何一种。在一个实例中，第一导电掺杂剂是n型掺杂剂，例如V族元素，例如磷(P)，砷(As)，铋(Bi)或锑(Sb)，第二导电掺杂剂是p型掺杂剂，例如，III族元素，例如硼(B)，铝(Al)，镓(Ga)或铟(In)。
在示例性形式中，半导体衬底10具有单晶结构，其中晶粒仅在给定方向上生长，并且包含n型掺杂剂。因此，在半导体衬底10中，具有比电子长的寿命的空穴，形成多数载流子以便于在pn结表面处进行光电转换。
在示例性形式中，保护膜层202被构造为包括热氧化物和氧化硅的氧化物层，并且具有5nm或更小的厚度，更具体地，厚度在0.5nm至3nm的范围内。保护膜层202减少了与pn结表面对应的复合部位，因此起到能够有效钝化的作用。
当保护膜层202的厚度超过5nm时，载流子隧穿的可能性降低，导致太阳能电池100的效率降低。当保护膜层202的厚度低于0.5nm时，保护膜层202可能不执行钝化功能，导致太阳能电池100的效率降低。保护膜层202可以通过通常用于，例如半导体场的方法形成，例如，湿法氧化，在大气炉中的热氧化，PECVD或LPCVD。
同时，在随后的工艺中，半导体层302形成在保护膜层202上。半导体层302也可以通过LPCVD方法形成。当通过CVD形成保护膜层202和半导体层302时，可以使用相同的沉积设备连续地形成两个层，这使得能够进行原位工艺。
当保护膜层202和半导体层302在原位工艺中形成时，制造工艺可以大大简化，这可以大大降低，例如制造成本和制造时间。
同时，当通过LPCVD方法形成保护膜层202和半导体层302两者时，可以将两个工艺之间的温度差调节至100℃或更低。当维持其调节相对困难的温度，而没有如上所述大的变化时，可以便于连续形成保护膜层202和半导体层302的原位工艺。
随后，在保护膜层形成步骤S101之后的半导体层形成步骤S102中，在保护膜层202上形成结晶类型且不掺杂有掺杂剂的半导体层302。图35B示意性地示出半导体层形成步骤S102。
半导体层302的厚度范围为300nm至400nm。当厚度低于300nm时，在随后的第一导电区域形成步骤S104中，可以将异物掺杂到保护膜层202中。当厚度超过400nm时，可以仅在半导体层302的厚度方向的一部分上掺杂异物，而不是在整个半导体层302上掺杂。
在示例性形式中，在步骤S102中，可以通过LPCVD方法形成本征半导体层302，以便实现与前一步骤S101有关的原位工艺。当通过相同的LPCVD方法执行步骤S101和步骤S102时，可以使用相同的设备来执行两个步骤的过程。因此，由于半导体衬底不需要暴露于外部环境，可以防止在其上已经形成保护膜层202的半导体衬底必须从设备去除时引起保护膜层202被异物污染，或者通过额外的氧化导致的保护膜层202的厚度增加，与现有技术不同。
在该步骤S102中，因为半导体层302是本征的，所以源气体仅包括含有半导体材料的气体，例如，硅烷气体(SiH4)。选择性地，源气体还可以包含二氧化氮(N2O)气体和/或氧气(O2)气体以便调节，例如，晶粒的尺寸和结晶。
在示例性形式中，半导体层302被构造为多晶半导体层，但不限于此。半导体层302可以被构造为非晶半导体层，或者可以被构造为包括结晶结构和非晶结构的层。
随后，可以在半导体层302上形成包含掺杂剂的掺杂层314，半导体层302设置在半导体衬底10的背表面上。图35C示意性地示出了掺杂层形成步骤。
包含在掺杂层314中的掺杂剂的导电类型，可以与半导体衬底10中的掺杂剂的导电类型相反。在一个示例中，当半导体衬底10掺杂有n型掺杂剂时，掺杂层314中的掺杂剂是p型掺杂剂。因此，诸如硼(B)，铝(Al)，镓(Ga)或铟(In)的III族元素被用作掺杂层314中的掺杂剂。当半导体衬底10掺杂p型掺杂剂，掺杂层314中的掺杂剂是n型掺杂剂。因此，在掺杂层314中使用诸如磷(P)，砷(As)，铋(Bi)或锑(Sb)的V族元素作为掺杂剂。
在随后的步骤S104中，包括在掺杂层314中的掺杂剂被引入半导体层302中，使得半导体层302与半导体衬底10形成pn结，其间插入有保护膜层202。
包括在掺杂层314中的掺杂剂的浓度范围从1×1020/cm3至1×1022/cm3，并且大于第一导电区域中的掺杂剂的浓度，这将在随后的步骤中描述。在示例性形式中，具有上述掺杂剂浓度的掺杂层314被构造为由非晶硅形成的半导体层，并且具有在从30nm到50nm的范围内的厚度。
当厚度低于30nm时，在用激光照射掺杂层314的同时，掺杂层314可能不能有效地吸收激光，这导致损坏薄的保护膜层202。另一方面，当厚度超过50nm时，掺杂层314可能过度吸收激光，因此掺杂剂可能不能有效地引入半导体层302中。
同时，如众所周知的非晶硅具有高的光吸收系数，因此能够通过吸收穿透该层的光来降低光的强度。如下所述，包括在掺杂层314中的掺杂剂通过激光选择性地引入到半导体层302中。此时，因为用激光照射被构造为非晶半导体层的掺杂层314，可以防止，对存在于半导体层302下方并且薄的，保护膜层202的损坏。
掺杂层314可以经由能够横截面沉积的沉积方法形成，例如等离子体增强化学气相沉积(PECVD)，因为掺杂层314是包含掺杂剂的非晶半导体层，并且仅形成在半导体衬底10的背表面上。
使用硅烷气体，含有掺杂剂的B2H6气体，或BCl3的混合物作为源气体，处理温度保持在200℃至300℃的范围内，并且处理压力保持在1Torr至4Torr的范围内。
同时，尽管掺杂层314在上面已经被描述为被构造为非晶半导体层，但是掺杂层314可以是包含掺杂剂的氧化物膜，其选择性地由硼硅酸盐玻璃(BSG)或磷硅酸盐玻璃(PSG)形成。
此外，代替分别执行半导体层的形成和掺杂层的形成，在半导体层形成步骤S102中，可以使用掺杂剂气体形成包括第一导电掺杂剂或第二导电掺杂剂的半导体层302，使得代替使用掺杂剂层，掺杂剂气体通过热扩散或离子注入被引入半导体层。
随后，在第一导电区域形成步骤S103中，包括在掺杂层314中的掺杂剂选择性地扩散到本征半导体层302中，以形成第一导电区域32。图35D示意性地示出第一导电性区域形成工序S103。
通过用激光直接照射掺杂层314来形成第一导电区域32。如图35D所示，整个掺杂层314未被激光照射，但是仅有掺杂层314的具有对应于第一导电区域32的第一宽度S1的部分被激光选择性地照射，使得具有第二宽度S2的掺杂层314的其余部分不被激光照射。在用激光照射的掺杂层314中，包括在掺杂层314中的掺杂剂热扩散到半导体层302中，由此形成第一导电区域32。然后，去除用激光照射的掺杂层314。
当如上所述使用激光形成第一导电区域32时，例如，可以省略旨在选择性地将包括在掺杂层314中的掺杂剂引入半导体层302中的掩蔽掺杂层314工艺，其可以简化制造工艺并可降低制造成本。
由此，半导体衬底10与第一导电区域32形成pn结，保护膜层202插入其间。第一导电区域32中的掺杂剂的浓度范围为1×1020/cm3至1×1022/cm3，并且基本上与掺杂层314中的掺杂剂的浓度相同。
当通过激光照射执行掺杂工艺时，半导体层302的结晶结构可以基于激光的性能而变化。也就是说，当本征半导体层302是非晶半导体层时，非晶半导体层可以通过激光照射而结晶，从而变成结晶半导体层。此外，当本征半导体层302是多晶半导体层时，通过激光照射形成的区域的结晶度可以高于通过沉积形成的区域的结晶度。在该区域中，可以增加晶粒的尺寸。
随后，去除半导体层302上的残留掺杂层314a。在示例性形式中，可以通过将半导体衬底10浸渍到KOH∶H2O2＝2(L)∶0.8(L)的蚀刻剂中，10分钟至20分钟的湿法蚀刻来去除残留掺杂层314a，或者可以通过干法蚀刻，例如反应离子蚀刻(RIE)，通过使等离子体离子与残留掺杂层314a碰撞以去除残留掺杂层314a。
“浸渍”是将整个半导体衬底10浸入其中存储有蚀刻剂的桶中的蚀刻方法。当通过将残留掺杂层314a浸渍在蚀刻剂中来去除残留掺杂层314a时，可以同时去除半导体衬底10的前表面的一部分。
因此，可以在随后的步骤中有效地纹理化半导体衬底10的前表面。图35E示意性地图示了其中通过浸渍去除残留掺杂层314a的湿法蚀刻。
随后，在半导体层302用掩模层315掩蔽的状态下，将半导体衬底10浸渍到蚀刻剂中，由此将半导体衬底10的前表面纹理化为具有预定的凸凹结构。图35F示意性地示出了该步骤。
这里，掩模层315形成在半导体层302的整个表面上，以保护半导体层302，同时半导体衬底10的前表面被纹理化。
另外，当掺杂剂被引入到未掺杂区域33中以便在随后的工艺中形成第二导电区域时，掩模层315防止掺杂剂被引入到第一导电区域32中。
掩模层315可以由不包含可用作掺杂剂的异物的材料形成。也就是说，掩模层315可以由能够防止异物的引入的各种材料中的任何一种形成。掩模层315是有效地势垒掺杂剂的引入的碳化硅(SiC)膜，并且具有在100nm至200nm的范围内的厚度。
通过激光烧蚀容易去除碳化硅膜，并且使用稀氢氟酸(HF)溶液容易地去除碳化硅膜，因为其在随后的步骤中变为氧化物。这将在下面关于相应的步骤中进行详细描述。
掩模层315仅形成在半导体层302上，并且不形成在半导体衬底10的纹理化的正表面上。因此，掩模层315可以通过能够进行横截面沉积的各种方法中的任何一种形成。在示例性形式中，掩模层315可以通过能够进行横截面沉积的PECVD方法形成。
将设置有掩模层315的半导体衬底10浸渍到KOH∶H2O2＝2(L)∶0.6(L)的蚀刻剂中15分钟至30分钟，使得第一半导体层301和其下的第一保护膜层201被完全去除，并且也蚀刻半导体衬底10的暴露的前表面，由此对半导体衬底10的前表面进行纹理化。
因为在该步骤中使用的蚀刻剂比在前一步骤中使用的蚀刻剂具有更强碱性，所以可以有效地纹理化半导体衬底10的表面。与图35E不同，在图35F中，为了说明这一事实，示出了KOH+。
随后，在掩模层315中形成暴露区域315a，以暴露未掺杂区域33的一部分。暴露区域对应于第二导电区域34，并且在形成第二导电区域34的后续掺杂工艺中，掩模层315防止掺杂剂进入第一导电区域32和势垒区域33。图35G示意性地示出了掩模层图案化步骤。
在示例性形式中，通过用激光选择性地照射掩模层315来形成暴露区域315a，使得掩模层315的一部分经受激光烧蚀。
激光是脉冲型激光，其脉冲宽度可被调节，并且具有0.5J/cm2至2.5J/cm2的能量，10KHz至100KHz的频率，160ns至200ns(纳秒)的脉冲宽度，波长为350nm至600nm。满足这些条件的脉冲型激光与在上述第一导电区域形成步骤S104中使用的激光相同，但是仅在脉冲宽度方面具有很大差异。因此，在上述第一导电区域形成步骤S104中使用的激光设备也可以用在该步骤中，这可以降低制造成本并且可以简化工艺。
在该步骤中，因为使用激光烧蚀在掩模层315中形成暴露区域315a，所以可以使用比在上述步骤S103中使用的激光的脉冲宽度更宽的激光。
当使用如上所述的激光使掩模层315图案化时，可以在期望的位置处更精确地形成暴露区域315a，并且可以减少工艺数量。势垒区域33位于第一导电区域32和第二导电区域34之间，从而防止具有不同导电类型的第一导电区域32和第二导电区域34之间的分流。
随后，在第二导电区域形成步骤S104中，通过将掺杂剂引入半导体层的未掺杂区域33中来形成第二导电区域34，其通过掩模层315中的暴露区域315a暴露在半导体衬底10的背表面上。此时，可以在形成第二导电区域34的同时在前表面上形成前表面场区130。
图35H示意性地示出了该步骤。
掺杂剂是第一导电掺杂剂，其与半导体衬底10中使用的相同。当半导体衬底10是n型时，第一导电掺杂剂是包括V族元素的n型掺杂剂，例如(P)，砷(As)，铋(Bi)或锑(Sb)。当半导体衬底10是p型时，第一导电掺杂剂是包括III族元素的p型掺杂剂，诸如硼(B)，铝(Al)，镓(Ga)或铟(In)。
在该步骤中，可以通过在包括第一导电掺杂剂的气体气氛中热扩散第一导电掺杂剂来同时形成第二导电区域34和前表面场区130。包括第一导电掺杂剂的各种气体中的任何一种可以用作气体气氛。在一个实例中，当第一导电掺杂剂是n型时，使用磷酰氯(POCl3)。
这样，第一导电掺杂剂通过暴露区域315a从半导体衬底10的背表面热扩散到未掺杂区域33，由此形成第二导电区域34，并且第一导电区域32被掩模层315保护。
此外，由于在引入掺杂剂的同时第一导电区域32和第二导电区域34之间的未掺杂区域33被掩模层315掩蔽，所以没有掺杂剂被引入到未掺杂区域33中，由此形成作为本征半导体层的势垒区域33。
在示例性形式中，第二导电区域34的掺杂浓度与第一导电区域32的掺杂浓度相同。
此外，将与被引入到半导体衬底10中的掺杂剂的导电类型相同的第一导电掺杂剂引入到半导体衬底10的前表面中，由此形成前表面场区130。前表面场区130的掺杂浓度范围从1×1017/cm3至1×1020/cm3，其低于第二导电区34的掺杂浓度。其上已经形成前表面场区130的半导体衬底10是单晶半导体层，并且已经形成有第二导电区域34的半导体层302是结晶半导体层。因此，半导体衬底10和半导体层302具有不同的掺杂浓度。
在另一种形式中，第二导电区域34和前表面场区130可以单独形成。在一个示例中，当形成第二导电区域34时，半导体衬底10的前表面可以由保护膜保护。在形成第二导电区域34之后，可以去除保护膜，并且可以仅将第二导电掺杂剂引入到半导体衬底110的前表面中，以便顺序地形成前表面场区130。
或者，当使用离子注入时，可以容易地执行横截面掺杂，并且例如，可以容易地控制前表面场区130的掺杂深度和掺杂轮廓。因此，可以形成具有期望性能的前表面场区130。
同时，在步骤S104中，当使用反应气体(例如磷酰氯(POCl3))通过热扩散形成第二导电区域34和前表面场区130时，由于反应气体中存在氧，在第二导电区域34的表面和前表面场区130的表面上，形成诸如磷硅酸盐玻璃(PSG)的氧化物。因此，为了去除氧化物，将半导体衬底10浸渍到稀氢氟酸(DHF)中。在该工艺中，由不能被酸溶液去除的碳化硅(SiC)形成的掩模层，变为氧化硅(SiOx)，因此容易通过稀氢氟酸(DHF)去除。
随后，在绝缘膜形成步骤S105中，在半导体衬底10的前表面和后表面上分别形成绝缘膜。图35I至图35K示意性地示出该步骤。
在示例性形式中，分别由绝缘材料形成的前绝缘膜24和抗反射膜26在半导体衬底10的前表面上的前表面场区130上顺序形成，并且在半导体衬底10的背表面上的半导体层302上形成由绝缘材料形成的背表面绝缘膜40。
绝缘材料可以是由氧化硅(SiOx)，氮化硅(SiNx)，氮氧化硅(SiNxOy)或碳化硅(SiC)形成的薄膜。
绝缘膜可以通过各种方法中的任何一种形成，例如，真空沉积，化学气相沉积，旋涂，丝网印刷或喷涂。在示例性形式中，可以通过能够进行横截面沉积的PECVD方法形成绝缘膜。
当通过PECVD方法形成绝缘膜时，即使绝缘膜24和抗反射膜26由不同的绝缘材料形成，绝缘膜24和抗反射膜26可以使用不同的源气体，通过原位工艺在相同的腔室形成。
类似地，当在半导体衬底10的背表面上的第二半导体层302上形成绝缘膜40时，可以使用PECVD方法仅在背表面上形成绝缘膜40。形成前绝缘膜24和抗反射膜26的工艺和形成绝缘膜40的工艺可以是原位工艺。
在该步骤S105中，已经描述了在半导体衬底10的前表面上首先形成绝缘膜，然后形成覆盖半导体衬底10的背表面的该绝缘膜。因此，由于暴露第一导电区域32和第二导电区域34的热量被最小化，可以最大程度地防止性能的劣化或损坏。
随后，在接触孔形成步骤S106中，第一导电区域32和第二导电区域34的部分通过接触孔40a和40b露出。图35L和图35M示意性地示出接触孔形成步骤S106。
形成在背绝缘膜40中的第一接触孔40a暴露第一导电区域32的一部分，并且第二接触孔40b暴露第二导电区域34的一部分。第一接触孔40a和第二接触孔40b中的每一个可以采取在第一导电区域32或第二导电区域34的纵向方向上延长的狭缝的形式，或者可以形成彼此间隔开的多个圆，椭圆或多边形的排列。在这种情况下，第一接触孔40a和第二接触孔40b的剥离布置，形成在交替布置的第一导电区域32和第二导电区域34上。此时，形成有第一和第二接触孔40a和40b的第一导电区域32和第二导电区域34的露出区域，分别具有第一和第二接触孔表面粗糙度R1和R2。
在示例性形式中，第一接触孔40a和第二接触孔40b通过激光烧蚀形成。
在步骤S106中使用的激光可以具有400KHz的频率和0.5瓦特至2瓦特的功率，以适于具有在15μm至30μm的宽度范围的开口40a和40b，并且考虑到开口40a和40b的宽度在10μm至20μm之间的范围内，其也可以具有皮秒(ps)脉冲宽度，以便于激光烧蚀。
设置有接触孔40a和40b的第一导电区域32和第二导电区域34的表面具有，通过在接触孔形成步骤中使用激光，在其上形成的，区别于相应区域与其余区域的标记。也就是说，设置有接触孔40a和40b的第一导电区域32和第二导电区域34的表面根据激光器的强度而经历其结晶结构的变化，因为半导体层302的表面中的晶粒是熔化和再结晶的，从而具有包括改变的表面粗糙度的第一和第二接触孔表面粗糙度R1和R2。
在另一种形式中，接触孔40a和40b可以通过各种方法中的任何一种形成，例如湿法蚀刻或干法蚀刻。特别是，即使当使用蚀刻糊时，其中形成有接触孔40a和40b的半导体层302的区域的形状改变，从而形成有区别相应区域与其余区域的标记。例如，可以在衬底中的相应区域中形成凹槽，或者相应的区域可以具有，与通过激光照射获得的那些相同的，第一和第二接触孔表面粗糙度R1和R2。
接触孔的标记不是通过使用光致抗蚀剂的绝缘膜去除工艺形成的，并且如图35L的放大圆所示，在第一导电区域32和第二导电区域34的接触孔区域上形成具有预定尺寸的凸凹部分。凸凹部分通常具有500nm或更小的高度或宽度。
随后，在电极形成步骤S107中，与第一导电区域32接触的第一电极42和与第二导电区域34接触的第二电极44，分别形成在半导体衬底10的背表面。图35N至图35O示意性地表示电极形成工序S107。
通过第一接触孔40a和第二接触孔40b，电极层400遍及第一导电区域32，第二导电区域34和背表面绝缘膜40形成。因为电极层400需要通过第一接触孔40a与第一导电区域32接触，并且还需要通过第二接触孔40b与第二导电区域34接触，所以电极层400是由导电材料形成。
在一个示例中，可以使用多层金属经由溅射方法形成电极层400。
同时，在本实施方式中，电极层400的厚度可以为1μm或更小。当电极层400的厚度在850nm以上时，第一和第二接触孔表面粗糙度R1和R2到第一和第二电极41和42的表面的转移可能是困难的。由于传统上使用糊剂的丝网印刷或电镀在具有几十微米厚度的电极的接触孔填充工艺中使用，接触孔的轮廓不会保留在电极的表面上。
在本实施方式中，电极层400可以具有多层结构。例如，电极层400可以具有包括第一钛层，铝层，第二钛层和镍-钒合金层的四层结构。第一钛层的厚度为50nm或更小，铝层的厚度为550nm或更小，第二钛层的厚度为150nm或更小，镍-钒合金层的厚度为250nm或更小。然而，本发明不限于此，并且可以使用各种其它金属。
电极层400通过沉积，例如电子束法或溅射法形成。在这种情况下，因为来自靶的金属原子沉积在衬底表面上，所以接触孔的轮廓被印刷在电极表面上。由于其中形成有用于电极接触的接触孔40a和40b中的第一电极42和第二电极44通过溅射形成为具有小厚度，设置有接触孔40a和40b的第一导电区域32和第二导电区域34的表面的表面粗糙度被传递到第一电极42和第二电极44，由此第一电极42和第二电极44设置有第一和第二凸凹界面R1和R2。当第一导电区域32和第二导电区域34的表面的表面粗糙度被转移到第一电极42和第二电极44时，可以增加第一和第二电极32和34的反射性。因为从单元电极侧可以看到表面粗糙度，所以可以使用印刷在电极上的接触孔的轮廓在精确的位置进行电极图案化工艺，而不需要在随后的视图案化工艺中的单独的对准键。
同时，电极层400可以通过蒸发形成，其能够实现良好的阶梯覆盖。当使用蒸发时，通过接触孔40a和40b暴露的第一导电区域32和第二导电区域34的表面粗糙度可以更有效地传递到第一电极42和第二电极44。
电极层400被图案化以使其与第一导电区域32和第二导电区域34中的每一个接触，同时将第一导电区域32和第二导电区域34彼此分离。可以使用各种已知的视图案化方法。如上所述，印刷在电极表面上的接触孔的轮廓可以在分离过程期间用于对准。
接下来，将参照图36和图37描述根据本发明的一些实施方式的太阳能电池板。
根据本实施方式的太阳能电池板可以包括根据上述实施方式的太阳能电池100。因此，可以省略重复的描述。
图36是示出根据本发明的实施方式的太阳能电池板的透视图，且图37是沿图36中的线II-II截取的截面图。
参照图36和图37，根据本实施方式的太阳能电池板200包括多个太阳能电池101和102以及用于将太阳能电池101和102电互连的互连器242。另外，太阳能电池板200包括用于围绕和密封太阳能电池101和102的密封构件230，以及用于互连太阳能电池101和102的互连器242，设置在密封构件230上方的太阳能电池101和102的前表面上的前衬底210，以及设置在密封构件230上方的太阳能电池101和102的背表面上的背表面衬底220。这将在下面更详细地描述。
首先，太阳能电池101和102可以与根据上述实施方式的太阳能电池100基本相同。因此，省略重复的描述。另外，太阳能电池101和102可以通过互连器242串联和/或并联地电互连。具体地，互连器242可以电连接太阳能电池101和102之中的两个相邻的太阳能电池101和102。
在一个示例中，每个互连器242可以包括由金属形成的芯层142a，和焊料层，其以小的厚度涂覆在芯层的表面上并且其包括焊料材料，以便能够与图1中的第一电极42和第二电极44焊接。在一个示例中，芯层可以包括Ni，Cu，Ag或Al作为主要材料，并且焊料层可以由包括锡，铅，银，铋和铟中的至少一种的合金形成。
在本实施方式中，太阳能电池包括第一电极42和第二电极44，每个电极具有在图1的实施方式中的上述表面粗糙度。也就是说，第一电极42和第二电极44中的每一个在与第一或第二导电区域32和34的界面处包括第一凸凹部分，并且第一凸凹部分可以与表面粗糙度相同。另外，第一电极42和第二电极44中的每一个可以在界面的相对侧上的最外表面上具有第二凸凹部分，第二凸凹部分对应于第一凸凹部分。这样，互连器242设置在各自具有表面粗糙度的第一电极42和第二电极44上。因此，当互连器142通过焊接与第一电极42和第二电极44接触时，由于表面粗糙度，第一电极42和第二电极44的表面积增加，这可以增加互连器242与第一电极42和第二电极44之间的接合。
同时，互连器242可以使用设置在每个电极42和44的最外表面上的导电粘合剂结合到太阳能电池101和102的电极，其上形成有第二凸凹部分。以与上述相同的方式，在这种情况下，可以通过第一电极42和第二电极44的表面粗糙度增加互连器242与第一电极42和第二电极44之间的接合。
同时，在根据本实施方式的太阳能电池模块中，为了互连相邻的第一和第二太阳能电池101和102，互连器242可以包括连接到第一太阳能电池101的第一电极的第一导电互连器，连接到第二太阳能电池102的第二电极的第二导电互连器，以及用于互连第一导电互连器和第二导电互连器的第三导电互连器。
这里，第一导电互连器经由导电粘合剂层电连接到第一太阳能电池101的第一电极，并且经由绝缘层与第二电极绝缘。第二导电互连器经由导电粘合剂层电连接到第二太阳能电池102的第二电极，并且经由绝缘层与第一电极绝缘。
第一互连器，第二互连器和第三互连器可以彼此集成，或者可以依次连接到彼此。在这种情况下，太阳能电池101和102可以具有不同的布置。
绝缘层或导电粘合剂层形成在导电互连器和电极之间。此时，当电极表面设置有凸凹部分时，绝缘层或导电粘合剂层可以与电极的凸凹部分接触，这可以增加结合力，并因此增加模块的性能。
也就是说，互连器可以分别结合到形成在太阳能电池101和102的背表面上的第一电极和第二电极。特别地，当使用导电粘合剂层构造上述结构时，互连器需要连接到所有电池电极。在这种情况下，可以增加结合力，并且可以提高太阳能电池的效率。
总线带145通过互连器242互连，以便互连互连器242的交替端，其将太阳能电池101和102互连在列中(换句话说，太阳能电池串)。总线带145可以位于太阳能电池串的端部上，以便穿过太阳能电池串。总线带145可以互连彼此相邻的太阳能电池串，或者可以将太阳能电池串连接到接线盒(未示出)，这防止电流回流。总线带145的材料，形状，连接结构等可以以各种方式改变，并且本发明不限于此。
密封构件230可以包括设置在太阳能电池101和102的前表面上的第一密封构件231，和设置在太阳能电池101和102的背表面上的第二密封构件232。第一密封构件231和第二密封构件232防止可能对太阳能电池101和102具有负面影响的水分和氧的引入，并且实现太阳能电池面板200的各个元件之间的化学键合。太阳能电池面板200可以通过在前衬底210，第一密封构件231，太阳能电池101和102，第二密封材料232和后衬底220依次堆叠的状态下施加热和/或压力的层压工艺。
第一和第二密封构件231和232可以由乙烯醋酸乙烯酯(EVA)共聚物树脂，聚乙烯醇缩丁醛，有机硅树脂，酯类树脂或烯烃类树脂形成。然而，本发明不限于此。因此，第一和第二密封构件231和232可以通过各种方法中的任何一种而不是层压使用的各种材料中的任何一种形成。此时，第一和第二密封构件231和232可以具有透光率，从而允许通过前衬底210引入的光或被前衬底210反射的光到达太阳能电池101和102。
前衬底210设置在第一密封构件231上并且构造太阳能电池板200的前表面。前衬底210可以由能够透射光的透光材料形成，并且可以具有保护太阳能电池101和102免受外部冲击等的强度。在一个示例中，前衬底210可以被构造为玻璃衬底。此时，前衬底210可以被构造为钢化玻璃衬底，以增加其强度。前衬底210的各种其它改变是可能的。例如，前衬底210可以另外包括能够改善各种性能的各种材料。或者，前衬底210可以是由例如树脂形成的片材或膜。也就是说，本发明不限于前衬底210的材料，并且前衬底210可以由各种材料中的任何一种形成。
后衬底220可以设置在第二密封材料232上，并且可以用作设置在太阳能电池101和102的背表面上的层，以便保护太阳能电池101和102。背衬底220可以具有防水，绝缘和紫外线阻断功能。
背表面衬底220可以具有保护太阳能电池101和102免受外部冲击等所需的强度，并且可以根据太阳能电池面板200的结构透射或反射光。在一个示例中，在通过背表面衬底220引入光的结构，背表面衬底220可以由透光材料形成。在从后衬底220反射光的结构中，后衬底220可以由反光材料或不透光的材料形成。在一个示例中，后衬底220可以被构造为玻璃衬底，或者可以被构造为膜或片。例如，后衬底220可以是Tedlar/PET/Tedlar(TPT)类型，或者可以由在聚对苯二甲酸乙二醇酯(PET)的至少一个表面上形成的聚偏二氟乙烯(PVDF)树脂形成。聚偏二氟乙烯是具有双(氟)分子结构的(CH2CF2)n结构的聚合物，因此具有优异的机械性能，耐候性和耐紫外线性能。本发明不限于背表面衬底220的材料。
根据上述说明可知，根据本发明的实施方式，即使异物通过激光照射而热扩散到半导体层中，也可以防止对形成在半导体层下面的薄保护膜层的损伤。
此外，在本发明的实施方式中，当用激光照射时，形成发射极和背表面场(BSF)的半导体层被再结晶。因此，发射极和BSF中的每一个可以包括具有提高的结晶度的第二结晶区域，这可以提高太阳能电池的效率。
上述特征、构造、效果等包括在本发明的至少一个实施方式中，并且不应当仅限于一个实施方式。此外，如每个实施方式中所示的特征、构造、效果等可以基于其它实施方式来实现，因为它们可以彼此组合或由本领域技术人员修改。因此，与这些组合和修改相关的内容应被解释为包括在所附权利要求中公开的本发明的范围和精神内。
相关申请的交叉引用
本申请要求于2015年12月21日向韩国知识产权局提交的韩国专利申请No.10-2015-0183118，于2016年2月3日向韩国知识产权局提交的韩国专利申请No.10-2016-0013337以及于2016年11月16日向韩国知识产权局提交的韩国专利申请No.10-2016-0152869的优先权，通过引用将上述韩国专利申请的公开内容并入本文。

Claims (20)

1.一种太阳能电池，所述太阳能电池包括：
半导体衬底；
保护膜层，所述保护膜层形成在所述半导体衬底的表面上；
多晶半导体层，所述多晶半导体层形成在所述保护膜层上方；
第一导电区域，所述第一导电区域通过用第一导电掺杂剂选择性地掺杂半导体层形成；
第二导电区域，所述第二导电区域掺杂有第二导电掺杂剂并且位于所述第一导电区域的相邻部分之间；
第一电极，所述第一电极连接到所述第一导电区域；以及
第二电极，所述第二电极连接到所述第二导电区域，
其中，所述第一导电区域和所述第二导电区域中的至少一个包括第一结晶区域和第二结晶区域，所述第一结晶区域与所述保护膜层接触并且具有第一晶粒尺寸，所述第二结晶区域通过所述多晶半导体层的一部分的再结晶形成并且具有大于所述第一晶粒尺寸的第二晶粒尺寸。
2.根据权利要求1所述的太阳能电池，所述太阳能电池还包括设置在所述第一导电区域与所述第二导电区域之间并且不掺杂有掺杂剂的势垒区域。
3.根据权利要求2所述的太阳能电池，其中，所述势垒区域具有所述第一晶粒尺寸。
4.根据权利要求1所述的太阳能电池，所述太阳能电池还包括通过和所述第二结晶区域接触的所述第一电极及所述第二电极中的每一个与所述第二结晶区域之间的界面的再结晶而形成的第三结晶区域，所述第三结晶区域具有比所述第一晶粒尺寸和所述第二晶粒尺寸小的第三晶粒尺寸。
5.根据权利要求4所述的太阳能电池，其中，所述第三结晶区域包括形成在该第三结晶区域的表面上的表面凸凹部分。
6.根据权利要求5所述的太阳能电池，其中，所述第一电极和所述第二电极中的至少一个电极具有包括两层或更多层的多层结构，并且包括形成在所述至少一个电极的与所述第三结晶区域接触的表面上以与所述第三结晶区域的所述表面凸凹部分对应的电极凸凹部分。
7.根据权利要求1所述的太阳能电池，所述太阳能电池还包括形成在所述第一导电区域和所述第二导电区域中的至少一个上的绝缘层，
其中，所述绝缘层包括用于允许所述第一电极和所述第一导电区域彼此电连接的第一开口或者用于允许所述第二电极和所述第二导电区域彼此电连接的第二开口。
8.根据权利要求7所述的太阳能电池，其中，所述第一电极和所述第二电极中的每一个具有分别突出到所述第一开口和所述第二开口中的突起。
9.一种太阳能电池，所述太阳能电池包括：
半导体衬底；
第一导电区域，所述第一导电区域形成在所述半导体衬底上方并且被构造为第一导电类型的半导体层；
绝缘膜，所述绝缘膜设置在所述第一导电区域上方并且具有第一接触孔；以及
第一电极，所述第一电极通过所述第一接触孔电连接到所述第一导电区域，
其中，所述第一导电区域包括第一部分和第二部分，所述第一部分包括形成有所述第一接触孔的部分，所述第二部分位于除了所述第一部分之外的区域中，并且
其中，所述第一部分的表面粗糙度和结晶度中的至少一个与所述第二部分中的相应的一个不同。
10.根据权利要求9所述的太阳能电池，其中，所述第一部分的表面粗糙度大于所述第二部分的表面粗糙度。
11.根据权利要求9所述的太阳能电池，其中，所述第二部分具有比所述第一部分更高的结晶度。
12.根据权利要求9所述的太阳能电池，所述太阳能电池还包括：
与所述第一导电类型相反的第二导电类型的第二导电区域；以及
电连接到所述第二导电区域的第二电极。
13.根据权利要求12所述的太阳能电池，其中，所述第一电极和所述第二电极中的每一个电极是具有多层结构的沉积膜，并且具有到其表面的1μm或以下的总高度。
14.一种制造太阳能电池的方法，所述方法包括以下步骤：
在半导体衬底上形成保护膜层；
在所述保护膜层上沉积具有第一晶粒尺寸的本征多晶半导体层；
在所述多晶半导体层上形成包括第二导电掺杂剂的掺杂层；以及
通过用激光照射所述掺杂层来形成第一导电区域，使得所述多晶半导体层掺杂包括在所述掺杂层中的所述第二导电掺杂剂并且被再结晶。
15.根据权利要求14所述的方法，其中，所述多晶半导体层的一部分通过所述激光的照射再结晶，并且所述多晶半导体层的再结晶的部分具有大于所述第一晶粒尺寸的第二晶粒尺寸。
16.根据权利要求14所述的方法，所述方法还包括以下步骤：在形成所述第一导电区域之后去除所述多晶半导体层上方的残留掺杂层。
17.根据权利要求14所述的方法，所述方法还包括以下步骤：通过用第一导电掺杂剂掺杂所述多晶半导体层的在所述第一导电区域的相邻部分之间的部分来形成第二导电区域，所述第一导电掺杂剂的导电类型与所述第二导电掺杂剂的导电类型相反。
18.根据权利要求14所述的方法，其中，形成所述第一导电区域的步骤包括使用具有比所述第一导电区域的宽度大的光点尺寸的激光来执行扫描，使得在所述第一导电区域的纵向方向上连续的光点部分地彼此交叠。
19.根据权利要求16所述的方法，所述方法还包括以下步骤：在去除所述残留掺杂层之后在所述多晶半导体层上形成掩模层，
其中，形成第二导电区域的步骤包括在所述掩模层中形成开口，以暴露所述多晶半导体层的未形成所述第一导电区域的区域以及用第一导电掺杂剂掺杂所暴露的区域以形成所述第二导电区域。
20.根据权利要求19所述的方法，其中，形成所述第二导电区域的步骤包括在包括所述第一导电掺杂剂的气体气氛中通过所述开口将所述第一导电掺杂剂热扩散到所述半导体衬底的前表面和所述多晶半导体层，以便同时形成第二导电区域和前表面场区。
CN201611272990.XA 2015-12-21 2016-12-21 太阳能电池及其制造方法 Active CN106898658B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20150183118 2015-12-21
KR10-2015-0183118 2015-12-21
KR20160013337 2016-02-03
KR10-2016-0013337 2016-02-03
KR10-2016-0152869 2016-11-16
KR20160152869 2016-11-16

Publications (2)

Publication Number Publication Date
CN106898658A true CN106898658A (zh) 2017-06-27
CN106898658B CN106898658B (zh) 2019-11-05

Family

ID=57583068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611272990.XA Active CN106898658B (zh) 2015-12-21 2016-12-21 太阳能电池及其制造方法

Country Status (5)

Country Link
US (1) US10868210B2 (zh)
EP (2) EP3185307B1 (zh)
JP (1) JP6453297B2 (zh)
KR (1) KR102600379B1 (zh)
CN (1) CN106898658B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039536A (zh) * 2016-01-12 2017-08-11 Lg电子株式会社 太阳能电池及其制造方法
CN108666376A (zh) * 2018-07-11 2018-10-16 泰州隆基乐叶光伏科技有限公司 一种p型背接触太阳电池及其制备方法
CN110676160A (zh) * 2019-10-10 2020-01-10 浙江晶科能源有限公司 一种太阳能电池及其制作方法
CN110943142A (zh) * 2018-09-21 2020-03-31 邵丙璜 一种制备光伏电池的方法
CN111584685A (zh) * 2020-05-28 2020-08-25 江西展宇新能科技有限公司 一种新型太阳能电池及其制备方法
CN112447867A (zh) * 2019-09-02 2021-03-05 财团法人金属工业研究发展中心 太阳能电池结构及其制作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170236972A1 (en) * 2016-02-12 2017-08-17 Lg Electronics Inc. Solar cell and method of manufacturing the same
KR101846443B1 (ko) * 2017-02-23 2018-04-06 엘지전자 주식회사 태양전지를 위한 산화막 형성 방법
TWI688109B (zh) * 2018-10-26 2020-03-11 財團法人工業技術研究院 太陽能電池
KR102214451B1 (ko) * 2019-03-15 2021-02-09 한국과학기술연구원 펄스레이저를 이용한 태양 전지 셀의 국부 후면 전계 영역 형성 방법과 이에 따라 형성된 후면 전계 영역을 포함하는 태양 전지 셀
US11538836B2 (en) 2020-08-13 2022-12-27 Omnivision Technologies, Inc. Cell deep trench isolation pyramid structures for CMOS image sensors
EP4280827A1 (en) * 2021-03-17 2023-11-22 Samsung Electronics Co., Ltd. Interposer and electronic device comprising same
CN113192857B (zh) * 2021-04-20 2023-05-12 山西潞安太阳能科技有限责任公司 一种判断晶硅太阳能电池片失效的方法
US11843071B2 (en) 2021-08-04 2023-12-12 Shanghai Jinko Green Energy Enterprise Management Co., Ltd. Solar cell, manufacturing method thereof, and photovoltaic module
CN115528121A (zh) 2021-08-04 2022-12-27 上海晶科绿能企业管理有限公司 太阳能电池及光伏组件
CN116666460A (zh) * 2022-04-27 2023-08-29 浙江晶科能源有限公司 太阳能电池及制备方法、光伏组件
CN114784148B (zh) * 2022-06-15 2022-09-23 浙江晶科能源有限公司 太阳能电池的制备方法及太阳能电池、光伏组件
CN116936658A (zh) * 2022-06-21 2023-10-24 浙江晶科能源有限公司 背接触太阳能电池及光伏组件
CN117712199A (zh) 2022-09-08 2024-03-15 浙江晶科能源有限公司 太阳能电池及光伏组件
CN115995507A (zh) * 2022-10-28 2023-04-21 天合光能股份有限公司 太阳能电池及其制备方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250655A (ja) * 1986-04-23 1987-10-31 Fuji Xerox Co Ltd 半導体装置およびその製造方法
US5403771A (en) * 1990-12-26 1995-04-04 Canon Kabushiki Kaisha Process for producing a solar cell by means of epitaxial growth process
JPH0690014A (ja) * 1992-07-22 1994-03-29 Mitsubishi Electric Corp 薄型太陽電池及びその製造方法，エッチング方法及び自動エッチング装置，並びに半導体装置の製造方法
JP2872930B2 (ja) * 1995-03-27 1999-03-24 三洋電機株式会社 光起電力素子の製造方法
JP3754815B2 (ja) * 1997-02-19 2006-03-15 キヤノン株式会社 光起電力素子、光電変換素子、光起電力素子の製造方法及び光電変換素子の製造方法
US6472248B2 (en) * 1999-07-04 2002-10-29 Canon Kabushiki Kaisha Microcrystalline series photovoltaic element and process for fabrication of same
JP2001267611A (ja) * 2000-01-13 2001-09-28 Sharp Corp 薄膜太陽電池及びその製造方法
US20060024870A1 (en) * 2004-07-27 2006-02-02 Wen-Chun Wang Manufacturing method for low temperature polycrystalline silicon cell
JP2006216841A (ja) * 2005-02-04 2006-08-17 Toyota Motor Corp 光電変換素子
US20080000522A1 (en) 2006-06-30 2008-01-03 General Electric Company Photovoltaic device which includes all-back-contact configuration; and related processes
US8012317B2 (en) * 2006-11-02 2011-09-06 Guardian Industries Corp. Front electrode including transparent conductive coating on patterned glass substrate for use in photovoltaic device and method of making same
US7851698B2 (en) 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions
KR101482130B1 (ko) 2008-11-21 2015-01-15 엘지전자 주식회사 후면전극 태양전지의 제조방법 및 이를 이용한 후면전극 태양전지
US8242354B2 (en) 2008-12-04 2012-08-14 Sunpower Corporation Backside contact solar cell with formed polysilicon doped regions
US8324015B2 (en) 2009-12-01 2012-12-04 Sunpower Corporation Solar cell contact formation using laser ablation
WO2011161813A1 (ja) * 2010-06-25 2011-12-29 三菱電機株式会社 太陽電池セルおよびその製造方法
TWI453939B (zh) * 2010-12-30 2014-09-21 Au Optronics Corp 太陽能電池及其製作方法
US8586403B2 (en) * 2011-02-15 2013-11-19 Sunpower Corporation Process and structures for fabrication of solar cells with laser ablation steps to form contact holes
KR101888547B1 (ko) * 2011-11-08 2018-08-16 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 태양 전지 및 이의 제조 방법
JP5999527B2 (ja) * 2012-04-26 2016-09-28 パナソニックＩｐマネジメント株式会社 太陽電池モジュール及び太陽電池モジュールの製造方法
KR101528447B1 (ko) * 2012-05-29 2015-06-11 솔렉셀, 인크. 고효율 후면 접촉 태양 전지의 인접 및 비인접 베이스 영역의 형성 방법 및 구조체
JP2014072342A (ja) * 2012-09-28 2014-04-21 Panasonic Corp 光起電力装置
JP2014086590A (ja) * 2012-10-24 2014-05-12 Sharp Corp 結晶太陽電池の製造方法および結晶太陽電池
JP2014086587A (ja) * 2012-10-24 2014-05-12 Sharp Corp 太陽電池セルの製造方法および太陽電池セル
JP2014110256A (ja) * 2012-11-30 2014-06-12 Sharp Corp 太陽電池セルの製造方法および太陽電池セル
KR101622089B1 (ko) * 2013-07-05 2016-05-18 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR102140068B1 (ko) * 2014-01-13 2020-07-31 엘지전자 주식회사 태양 전지의 제조 방법
KR101620431B1 (ko) * 2014-01-29 2016-05-12 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR101867855B1 (ko) * 2014-03-17 2018-06-15 엘지전자 주식회사 태양 전지
KR20150109745A (ko) * 2014-03-20 2015-10-02 엘지전자 주식회사 태양 전지 및 이의 제조 방법
KR101661948B1 (ko) 2014-04-08 2016-10-04 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039536A (zh) * 2016-01-12 2017-08-11 Lg电子株式会社 太阳能电池及其制造方法
CN108666376A (zh) * 2018-07-11 2018-10-16 泰州隆基乐叶光伏科技有限公司 一种p型背接触太阳电池及其制备方法
CN108666376B (zh) * 2018-07-11 2023-08-08 泰州隆基乐叶光伏科技有限公司 一种p型背接触太阳电池及其制备方法
CN110943142A (zh) * 2018-09-21 2020-03-31 邵丙璜 一种制备光伏电池的方法
CN112447867A (zh) * 2019-09-02 2021-03-05 财团法人金属工业研究发展中心 太阳能电池结构及其制作方法
CN110676160A (zh) * 2019-10-10 2020-01-10 浙江晶科能源有限公司 一种太阳能电池及其制作方法
WO2021068307A1 (zh) * 2019-10-10 2021-04-15 浙江晶科能源有限公司 一种太阳能电池及其制作方法
CN111584685A (zh) * 2020-05-28 2020-08-25 江西展宇新能科技有限公司 一种新型太阳能电池及其制备方法

Also Published As

Publication number Publication date
EP3185307A1 (en) 2017-06-28
JP2017118112A (ja) 2017-06-29
KR20230140542A (ko) 2023-10-06
EP3373339B1 (en) 2020-04-22
KR20170074172A (ko) 2017-06-29
CN106898658B (zh) 2019-11-05
US20170179325A1 (en) 2017-06-22
US10868210B2 (en) 2020-12-15
EP3373339A1 (en) 2018-09-12
KR102600379B1 (ko) 2023-11-10
EP3185307B1 (en) 2018-03-07
JP6453297B2 (ja) 2019-01-16

Similar Documents

Publication Publication Date Title
CN106898658B (zh) 太阳能电池及其制造方法
US11616153B2 (en) Solar cell and method for manufacturing the same
CN102763226B (zh) 使用薄平面半导体的高效光伏背触点太阳能电池结构和制造方法
CN104681648B (zh) 太阳能电池及其制造方法
CN102428573B (zh) 具有有效且高效设计的背接触太阳能电池及相对应的图案化工艺
CN106206838B (zh) 太阳能电池及其制造方法
CN106159008B (zh) 太阳能电池及其制造方法
EP3050120B1 (en) Nanostructured silicon based solar cells and methods to produce nanostructured silicon based solar cells
CN110299418A (zh) 太阳能电池及其制造方法
CN107039536A (zh) 太阳能电池及其制造方法
CN105244389B (zh) 太阳能电池
KR101676750B1 (ko) 기판형 태양전지 및 그 제조방법
CN107845689A (zh) 太阳能电池及其制造方法
CN104205350B (zh) 太阳能电池单元的制造方法
CN106062975A (zh) 太阳能电池的制造方法以及太阳能电池
CN108963013A (zh) 太阳能电池及其制造方法
CN113809205A (zh) 太阳能电池的制备方法
CN101803042A (zh) 太阳能电池及其制造方法
CN106252458A (zh) 制造太阳能电池的方法
Peng et al. Upscaling of Perovskite/c-Si tandem solar cells by using industrial adaptable processes
KR102665965B1 (ko) 태양 전지와 그 제조 방법
KR101772432B1 (ko) 다중밴드 Si-Ge 박막 단결정을 이용한 태양전지 및 그의 효율 개선방법
CN112542520B (zh) 一种改善接触钝化太阳能电池金属接触的复合膜结构的制备方法
Fırat Polycrystalline Silicon Passivating Contacts for High-Efficiency Silicon Solar Cells
CN115939230A (zh) 一种TOPCon电池的硼扩选择性发射极制备方法及电池制备工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20170627

Assignee: Hanhua thinksin Co.,Ltd.

Assignor: LG ELECTRONICS Inc.

Contract record no.: X2022990000645

Denomination of invention: Solar cell and method of making the same

Granted publication date: 20191105

License type: Common License

Record date: 20220914

EE01 Entry into force of recordation of patent licensing contract
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221108

Address after: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province

Patentee after: Shangrao Jingke Green Energy Technology Development Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG ELECTRONICS Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province 334100

Patentee after: Shangrao Xinyuan Yuedong Technology Development Co.,Ltd.

Address before: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province 334100

Patentee before: Shangrao Jingke Green Energy Technology Development Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20240320

Address after: 055550 Jing Long Street, Ningjin County, Xingtai, Hebei

Patentee after: JA SOLAR Co.,Ltd.

Country or region after: China

Address before: No. 3, Yingbin Avenue, Shangrao Economic and Technological Development Zone, Jiangxi Province 334100

Patentee before: Shangrao Xinyuan Yuedong Technology Development Co.,Ltd.

Country or region before: China

TR01 Transfer of patent right